JP2008225962A - 電磁障害ノイズ解析方法及び半導体集積回路 - Google Patents
電磁障害ノイズ解析方法及び半導体集積回路 Download PDFInfo
- Publication number
- JP2008225962A JP2008225962A JP2007064619A JP2007064619A JP2008225962A JP 2008225962 A JP2008225962 A JP 2008225962A JP 2007064619 A JP2007064619 A JP 2007064619A JP 2007064619 A JP2007064619 A JP 2007064619A JP 2008225962 A JP2008225962 A JP 2008225962A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- chip
- power supply
- analysis method
- electromagnetic interference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】LSIチップ内の回路が発生する電磁障害ノイズを解析するための回路シミュレーション方法において、電源線9と、接地線10と、電源線9と接地線10の間に接続されたNAND回路11と、電源線9と接地線10の間に接続されたデカップリング容量Cdと、電源線に挿入された抵抗Rとを含むLSIチップ内の回路モデルを準備し、前記回路モデルを用いて、回路シミュレーションを実行して、前記電源線9に流れる電流を取得し、前記電流をフーリエ変換することにより、電流スペクトラムを取得する。
【選択図】図2
Description
ASIC設計環境の下でのEMIノイズ解析IEEE Trans. Computer-Aided Design, vol. 19, no. 11, pp. 1337-1346, Nov. 2000. ゲートレベルシミュレータによるEMIノイズ解析 in Proc. ISQED, pp. 129-136, Mar. 2000. CMOSデバイスパッケージにおける電磁放射及び同時スイッチングノイズ in Proc. Electronic Components and Technology Conf., pp. 781-785, May 2000. 多層プリント回路基板上のパワーバス・デカップリング IEEE Trans. Electromagnetic Compatibility, vol. 37, no. 2, pp. 155-166, May 1995. SPICEに基づくPCBと関連構造からの放射の解析in Proc. IEEE Int. Symp. Electromagnetic Compatibility, pp. 320-325, Aug. 1996. LSIの電源電流モデル及びデジタルPCBのEMIノイズシミュレーションのためのパラメータ特定 in Proc. IEEE Int. Symp. Electromagnetic Compatibility, pp. 1185-1190, Aug. 2001. 負荷依存性を持ったEMIノイズシミュレーションのためIC/LSIの電源電流モデリングin Proc. IEEE Int. Symp. Electromagnetic Compatibility, pp. 16-21, Aug. 2003.
本発明は、チップ設計者のために、EMIノイズの発生源であるチップからのノイズを解析する方法と対策を提供するものである。解析は回路シミュレーション(SPICE)ベースで電流や電圧の変化として評価する。チップからのノイズにはチップの内部回路ブロックや入出力回路(I/O)の同時スイッチングがあり、前者の内部回路ブロックは一般に周辺に比べ電圧が低いが消費電力が大きく、後者の入出力回路は通常では電圧が高く周波数が低い。これらのノイズ対策として一般に空き領域へデカップリング容量(バイパス・コンデンサとも言う)を挿入している。本発明者の経験では、内部回路ブロックや通常の入出力回路は現設計方法である程度ノイズは抑えられているが、高い電圧で高速動作する水晶発振回路が他のチップ動作に影響を及ぼす場合がある。
1) SPICEベースでチップから発生するノイズを解析する方法をチップ外のモデリング(特にワイヤボンドのPKG)と一緒に示す。
2) 水晶発振回路に関するチップ内のパッド配置、デカップリング容量、抵抗挿入によるEMIノイズへの効果を示す。
ここでは、水晶発振に起因して発生する電源のノイズを解析するためのモデリングとシミュレーション方法を提示する。初めにシミュレーションに用いる回路のモデリングを提示し、次にシミュレーション方法を示す。
チップ3内は、トランジスタ・レベルの寄生抽出ツールにより作成されたネットリストを使用する。チップ3外は図3から図5に示したRLCの回路モデルを使用する。図5(A)の水晶発振子4と図5(B)のPCB1のデカップリング容量Cdはメーカー規格の値を用い、それ以外は解析式[非特許文献10,11を参照]により求めた値を利用する。PKG2は誘電率やリード8の構造、およそのチップ・サイズ等の情報が必要である。PCB1はPKG2から電源16(もしくはレギュレータ)までの距離や基板構造等の情報が必要である。これらは、LSI設計前に行うので、上述した情報はある程度の予測であり、パラメータの幅を持たせて解析することが重要である。当然ながら、PCB試作後はその情報が入手できれば、そのデータを基に解析する。
以下では、上述の回路シミュレーションによって取得した、水晶発振回路に関する電源線9の電流スペクトラムやチップ3のパッドPDで電圧ノイズを基に、チップ内対策の解析結果を示す。
初めにパッドPDの配置による特性の相違を調査する。PKG2内の容量性/誘導性クロストークや実効インダクタンスの変化による信号線や電源線9への影響を解析する。解析に用いた配置の組み合わせを図7に示す。水晶発振子の入出力を電源線9と接地線10で挟み、中間に接地線10を通したり、NC(非接続)な端子を設けたりした。NC(非接続)はPKG2の端子(ピン)だけではなく、チップ3内もNCパッド(非接続パッド)が存在すると仮定して解析した。
チップ内のデカップリング容量Cdは、チップ外のRLCとチップ内電流変動から生じるパッドPD近傍の電圧変動を抑制する効果があると共に、チップ3から発生する電磁波に関する電流ノイズを低減する効果がある。Cdを変動させた時の特性を図10に示す。図10(A)はXV33のパッド部の電圧波形、図10(B)は電圧波形の振幅レベルの最大と最小をプロットしたものである。Cdが大きくなるに従い電圧の揺れが小さくなり、1nF程度でおおよそ飽和することがわかる。
ここまではパッド配置とCdの効果を示した。チップ内対策として、Cdは効果が大きいが、空き領域に入れる以外には、チップ面積の増加につながる。例えば、本論文で使用したテクノロジで1nFのCdを作るためには、Cdの作り方にも依るが、0.3mm2〜0.5mm2程度の面積を要する。すなわち、デカップリング容量でどこまで対策するかは、LSIの用途とコストに依存する。ここでは、チップ内対策としてCdに比べ非常に小面積で済む電源線抵抗による方法について効果を述べる。チップ3内の電源線9に抵抗Rを入れると言うことは、RCのローパスフィルターの役割を果たす。しかしながら、PCB1からチップ3のパッドまで定格電圧が来ていても、そのチップ3内の電源線9の抵抗Rとチップ3内の回路動作によって回路に供給する電圧の降下を引き起こす。これらの得失を解析する。
以上では、デカップリング容量Cdと電源線9に挿入される抵抗Rの効果を明確に示すために別々に解析した。対策として両方を使う場合は、それぞれの相乗効果を考慮する必要がある。図15にデカップリング容量Cdと抵抗Rの電圧降下(振幅の最小)への影響を示す。
5 入出力回路 6 内部回路ブロック 7 ボンディングワイヤ
8 リード 9 電源線 10 接地線 11 NAND回路
12 インバータ 13 部品対策部(AVD) 14 相互インダクタンス
15 結合容量 16 電源
Claims (6)
- 半導体集積回路チップ内の回路が発生する電磁障害ノイズを解析するための電磁障害ノイズ解析方法において、
電源線と、接地線と、電源線と接地線の間に接続された回路と、電源線と接地線の間に接続されたデカップリング容量と、電源線に挿入された抵抗とを含むLSIチップ内の回路モデルを準備し、
前記回路モデルを用いて、回路シミュレーションを実行して、前記電源線に流れる電流を取得し、
前記電流をフーリエ変換することにより、電流スペクトラムを取得することを特徴とする電磁障害ノイズ解析方法。 - 前記LSIチップ内の回路モデルに、LSIチップ外の部品及び配線を含む回路モデルが付加されていることを特徴とする請求項1に記載の電磁障害ノイズ解析方法。
- 前記回路は水晶発振回路であることを特徴とする請求項1または請求項2に記載の電磁障害ノイズ解析方法。
- 前記回路モデルを用いて、回路シミュレーションを実行して、前記電源線の電圧ノイズを取得することを特徴とする請求項1、2、3のいずれかに記載の電磁障害ノイズ解析方法。
- 前記電流スペクトラム及び前記電圧ノイズに基づいて、前記デカップリング容量及び前記抵抗の最適値を決定することを特徴とする請求項4に記載の電磁障害ノイズ解析方法。
- 請求項1乃至6のいずれかに記載の電磁障害ノイズ解析方法を用いて設計された半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007064619A JP4966697B2 (ja) | 2007-03-14 | 2007-03-14 | 電磁障害ノイズ解析方法及び半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007064619A JP4966697B2 (ja) | 2007-03-14 | 2007-03-14 | 電磁障害ノイズ解析方法及び半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008225962A true JP2008225962A (ja) | 2008-09-25 |
JP4966697B2 JP4966697B2 (ja) | 2012-07-04 |
Family
ID=39844488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007064619A Expired - Fee Related JP4966697B2 (ja) | 2007-03-14 | 2007-03-14 | 電磁障害ノイズ解析方法及び半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4966697B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107247210A (zh) * | 2017-08-11 | 2017-10-13 | 安徽江淮汽车集团股份有限公司 | 一种整车emc接地故障排查方法及系统 |
CN113536719A (zh) * | 2020-04-13 | 2021-10-22 | 联合汽车电子有限公司 | Pcb板仿真电路以及pcb板仿真电路分析方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002304434A (ja) * | 2001-04-06 | 2002-10-18 | Nec Corp | Emiシミュレーション用半導体集積回路電源モデルの作成方法、装置及びプログラム |
JP2005165871A (ja) * | 2003-12-04 | 2005-06-23 | Denso Corp | 半導体集積回路のノイズ解析方法、ノイズ解析装置及びプログラム |
JP2005222455A (ja) * | 2004-02-09 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 抵抗値計算方法 |
-
2007
- 2007-03-14 JP JP2007064619A patent/JP4966697B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002304434A (ja) * | 2001-04-06 | 2002-10-18 | Nec Corp | Emiシミュレーション用半導体集積回路電源モデルの作成方法、装置及びプログラム |
JP2005165871A (ja) * | 2003-12-04 | 2005-06-23 | Denso Corp | 半導体集積回路のノイズ解析方法、ノイズ解析装置及びプログラム |
JP2005222455A (ja) * | 2004-02-09 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 抵抗値計算方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107247210A (zh) * | 2017-08-11 | 2017-10-13 | 安徽江淮汽车集团股份有限公司 | 一种整车emc接地故障排查方法及系统 |
CN113536719A (zh) * | 2020-04-13 | 2021-10-22 | 联合汽车电子有限公司 | Pcb板仿真电路以及pcb板仿真电路分析方法 |
CN113536719B (zh) * | 2020-04-13 | 2023-10-13 | 联合汽车电子有限公司 | Pcb板仿真电路以及pcb板仿真电路分析方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4966697B2 (ja) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7120893B2 (en) | System and method for evaluation of electric characteristics of printed-circuit boards | |
US20070057380A1 (en) | Method for designing semiconductor apparatus, system for aiding to design semiconductor apparatus, computer program product therefor and semiconductor package | |
JP5151571B2 (ja) | 電子回路基板の電源雑音解析装置とプログラム | |
KR20030081475A (ko) | 회로 레이아웃 설계 방법 및 그 시스템 | |
US9536033B2 (en) | Board design method and board design device | |
CN108694262A (zh) | 一种去耦电容优化方法和装置 | |
Montrose | EMC and printed circuit board design | |
US8935644B2 (en) | Printed substrate design system, and printed substrate design method | |
US20030052395A1 (en) | Semiconductor device and design support method of electronic device using the same | |
JP4966697B2 (ja) | 電磁障害ノイズ解析方法及び半導体集積回路 | |
JP4320220B2 (ja) | 電源ノイズ解析方法 | |
JP5304460B2 (ja) | プリント配線基板電源回路設計装置、プリント配線基板電源回路設計方法及びプログラム | |
Shenglong et al. | Relationship between SSN and EMC in SiP | |
JP6252494B2 (ja) | 設計支援装置、設計支援方法及びプログラム | |
JP4453433B2 (ja) | バイパスコンデンサ配置情報取得装置及び方法 | |
Chuang et al. | Power integrity chip-package-PCB co-simulation for I/O interface of DDR3 high-speed memory | |
Ko et al. | Practical approach to power integrity‐driven design process for power‐delivery networks | |
Li et al. | Development and validation of a microcontroller model for EMC | |
Pan et al. | Diagnosis and optimization of a power distribution network by extracting its parasitic inductances and building a lumped circuit model | |
Leca et al. | EMI modeling of a 32-bit microcontroller | |
Uematsu et al. | Chip-package-PCB co-simulation for power integrity design at the early design stage | |
He et al. | Study of package EMI reduction for GHz microprocessors | |
Leca et al. | EMI Modeling of a 32-bit Microcontroller in Wait Mode | |
Adachi | Power noise analysis of large-scale printed circuit boards | |
Amick et al. | Macro-modeling concepts for the chip electrical interface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100225 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110922 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120402 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |