JP2008225577A - Pciデバイスのホットプラグにおけるモード設定方法及びpciバスを有するシステム - Google Patents
Pciデバイスのホットプラグにおけるモード設定方法及びpciバスを有するシステム Download PDFInfo
- Publication number
- JP2008225577A JP2008225577A JP2007059079A JP2007059079A JP2008225577A JP 2008225577 A JP2008225577 A JP 2008225577A JP 2007059079 A JP2007059079 A JP 2007059079A JP 2007059079 A JP2007059079 A JP 2007059079A JP 2008225577 A JP2008225577 A JP 2008225577A
- Authority
- JP
- Japan
- Prior art keywords
- pci
- hot
- pci device
- control circuit
- configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Abstract
【解決手段】サウスブリッジから直接ファームウェアにPCIデバイスのホットアッドを報告することにより、OSやオープンなホットプラグドライバーを修正することなく、ホットアッドにより追加されたPCIデバイスに対してプラットフォーム固有の機能をサポートできる。
【選択図】図1
Description
図7は、従来のPCIバスを有するシステムのブロック図であり、図8は、従来のPCI制御回路のブロック図である。
従来のPCIバスを有するシステムは、図7に示すようにコンフィグリード(Config Read)命令発行回路やホットアッド(Hot Add)制御回路は無く、プロセッサ101、ノースブリッジ102、PCI制御回路110を有するサウスブリッジ104、PCIスロット105、及びファームウェア103で構成されていた。
第1の課題は、OSやオープン(Open)のホットプラグドライバ(Hot Plug Driver)の修正依頼やホットプラグドライバの自作は難しいため、Boot時からシステムに組み込まれるPCIデバイスに対してはプラットフォーム固有機能のサポートは可能であるが、ホットアッドにより動作中に追加されたPCIデバイスへのプラットフォーム固有機能のサポートはできないということである。
〔構成の説明〕
本発明のPCIデバイスのホットプラグにおけるモード設定方式は、PCI バスを持つシステムのSBにおいて、PCIデバイスがホットアッドされたことをSBがFWへ報告すると共に、モード設定に必要なホットアッド対象PCIデバイスのVID/DIDの情報をSBがPCIデバイスから自動で読み出してFWに渡すことで、専用ホットプラグドライバーを作成することなく、システムに対してホットアッドされたPCIデバイスに対するプラットフォーム固有のサポート機能のモード設定を可能としたことを特徴としている。
図1に示すシステムは、プロセッサ101、ノースブリッジ(以降NB)102、SB104、PCIスロット105からなるシステムで構成され、プラットフォーム固有の制御をFW103によって行われる。
図2において、PCI制御回路110は、PCIスロット105上のPCIデバイスに対して命令の発行および受信の制御を行うPCIバス制御回路201と、PCIデバイスに対してプラットフォーム固有機能のサポートを設定するためのモードレジスタ202とからなる。
図3において、ホットアッド制御回路112は、ホットアッド時のシーケンスを管理するフラグレジスタやVID/DIDを保持するためのレジスタを管理するフラグ制御回路301と、FW103にホットアッドを報告するために割り込みを行う割り込み制御回路302と、PCIスロット105からの電確信号120によりPCIスロット105上にPCIデバイスがホットアッドされたことを検出するホットアッド検出回路303とからなる。
図1に示したシステム、図2、図3のサウスブリッジ内の各制御回路図の動作を説明する。
システムが動作中にSB104に接続されたPCIスロット105に対してPCIデバイスがホットアッドされると、電確信号120によりSB104に報告される。
電確信号120によりホットアッドが報告されたSB104は、ホットアッド制御回路112内のホットアッド検出回路303によりPCIデバイスのホットアッドを認識する。
ホットアッドを検出すると、ホットアッド検出回路303からフラグ制御回路301に報告され、内部に持つ初期値が”0”であるアッドフラグ310とCMPフラグ311のうち、アッドフラグ310のみ”1”にセットする。
PCIスロット105にPCIデバイスがホットアッドされたことが通知されるとOSおよびホットプラグドライバーはPCIスロット105上のPCIデバイスをシステムに組み込むために、NB102やSB104およびPCIスロット105上のPCIデバイスに設定を行う。
OSやホットプラグドライバーの設定によりPCIスロット105上のPCIデバイスにコンフィグアクセスが発行可能な状態になると、プロセッサ101からPCIスロット105上のPCIデバイスにコンフィグアクセスが発行される。
経路上であるSB104内のPCIバス制御回路201は、プロセッサ101からPCIスロット105上のPCIデバイスへのコンフィグアクセスを受信することでPCIスロット105上のPCIデバイスへのコンフィグアクセスが発行可能な状態になったことを認識できる。
コンフィグリード命令発行回路111からPCIスロット105上のPCIデバイスへのコンフィグリード命令を発行中に、再度プロセッサ101からリトライが返却されたコンフィグアクセスが再発行されてくるが、コンフィグリード命令発行回路111からのコンフィグリード命令を処理中であるため、コンフィグアクセスリトライ制御回路203により再度リトライレスポンスがプロセッサ101に返却され、コンフィグリード命令発行回路111からのコンフィグリード命令の処理が完了するまで継続される。
〔構成の説明〕
図4は、本発明に係るPCIバスを有するシステムの他の実施の形態を示すブロック図である。
図4において、プロセッサ401、NB402、SB404、PCIスロット405からなるシステムで構成され、プラットフォーム固有の制御をFW403によって行われる。
SB404内には、プロセッサ401からの命令をPCIスロット405上のPCIデバイスへの発行の制御やこれとは逆にPCIデバイスからの命令を制御するPCI制御回路410と、FW403からの指示によりPCIデバイスに対してコンフィグリード命令を発行するためのコンフィグリード命令発行回路411と、PCIスロット405にPCIデバイスがホットアッドされた時にコンフィグリード命令の発行指示やFW403へホットアッドの割り込みの報告を行うホットアッド制御回路412を持つ。また、PCIスロット405からはPCIバスとは別に、PCIスロット405上の電確信号420がホットアッド制御回路412に接続される。
図5に示したPCI制御回路については基本的に図2に示したPCI制御回路と変わらない。図5において、PCI制御回路410は、PCIスロット405上のPCIデバイスに対して命令の発行および受信の制御を行うPCIバス制御回路501と、PCIデバイスに対してプラットフォーム固有機能のサポートを設定するためのモードレジスタ502とからなる。
図6において、ホットアッド制御回路412は、FW403にホットアッドを報告するために割り込みを行う割り込み制御回路601と、PCIスロット405からの電確信号420によりPCIスロット405上にPCIデバイスがホットアッドされたことを検出するホットアッド検出回路602からなる。
図4のシステム構成図および図5、図6のサウスブリッジ内の各制御回路図の動作を説明する。
システムが動作中にSB404に接続されたPCIスロット405に対してPCIデバイスがホットアッドされると、電確信号420によりSB404に報告される。
ホットアッドを検出すると、ホットアッド検出回路602から割り込み制御回路601に報告され、FW403に対してPCIスロット405にPCIデバイスがホットアッドされたことを報告するための割り込みを行う。
OSやホットプラグドライバーの設定によりPCIスロット405上のPCIデバイスにコンフィグアクセスが発行可能な状態になると、プロセッサ401からPCIスロット405上のPCIデバイスにコンフィグアクセスが発行される。経路上であるSB404内のPCIバス制御回路501は、プロセッサ401からPCIスロット405上のPCIデバイスへのコンフィグアクセスを受信することでPCIスロット405上のPCIデバイスへのコンフィグアクセスが発行可能な状態になったことを認識できる。
以上説明したように、本発明においては、以下に記載するような効果を奏する。
第1の効果は、サウスブリッジから直接ファームウェアにPCIデバイスのホットアッドを報告することにより、OSやオープンなホットプラグドライバーを修正することなく、ホットアッドにより動作中に追加されたPCIデバイスに対してプラットフォーム固有の機能をサポートできる。
102 ノースブリッジ(NB)
103 ファームウェア(FW)
104 サウスブリッジ(SB)
105 PCIスロット
110 PCI制御回路
111 コンフィグリード命令発行回路
112 ホットアッド制御回路
120 電確信号
Claims (10)
- PCIデバイスのホットプラグにおけるモード設定方法において、サウスブリッジからファームウェアに前記PCIデバイスのホットアッドを報告することを特徴とするPCIデバイスのホットプラグにおけるモード設定方法。
- ホットアッドされたPCIデバイスのベンダーIDやデバイスIDを自動で読み出すことを特徴とする請求項1に記載のPCIデバイスのホットプラグにおけるモード設定方法。
- プロセッサからのコンフィグアクセス命令受信まで前記PCIデバイスへのコンフィグリード命令発行を待ち合わせることを特徴とする請求項1または2記載のPCIデバイスのホットプラグにおけるモード設定方法。
- プロセッサからのコンフィグアクセス命令をサウスブリッジからのコンフィグリード命令が完了するまでリトライすることを特徴とする請求項1から4のいずれか1項記載のPCIデバイスのホットプラグにおけるモード設定方法。
- PCIデバイスのホットプラグにおけるモード設定方法において、
PCIバスを持つシステムのサウスブリッジで前記PCIデバイスがホットアッドされたことを前記サウスブリッジがファームウェアへ報告すると共に、前記モード設定に必要なホットアッド対象PCIデバイスのベンダーID及びデバイスIDの情報を前記サウスブリッジが前記PCIデバイスから自動で読み出して前記ファームウェアに渡すことで、システムに対してホットアッドされたPCIデバイスに対するプラットフォーム固有のサポート機能のモード設定を可能とすることを特徴とするモード設定方法。 - サウスブリッジからファームウェアにPCIデバイスのホットアッドを報告するモード設定手段を有することを特徴とするPCIバスを有するシステム。
- ホットアッドされたPCIデバイスのベンダーIDやデバイスIDを自動で読み出す手段を有することを特徴とする請求項6記載のPCIバスを有するシステム。
- プロセッサからのコンフィグアクセス命令受信まで前記PCIデバイスへのコンフィグリード命令発行を待ち合わせる手段を有することを特徴とする請求項6または7記載のPCIバスを有するシステム。
- プロセッサからのコンフィグアクセス命令をサウスブリッジからのコンフィグリード命令が完了するまでリトライする手段を有することを特徴とする請求項6から8のいずれか1項記載のPCIバスを有するシステム。
- PCIバスと、ファームウェアと、PCIデバイスと、前記PCIデバイスがホットアッドされたことを前記ファームウェアへ報告すると共に、モード設定に必要なホットアッド対象PCIデバイスのベンダーID及びデバイスIDの情報を前記PCIデバイスから自動で読み出して前記ファームウェアに渡すサウスブリッジとを有することを特徴とするPCIバスを有するシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007059079A JP4429331B2 (ja) | 2007-03-08 | 2007-03-08 | Pciデバイスのホットプラグにおけるモード設定方法及びpciバスを有するシステム |
US12/042,863 US7814254B2 (en) | 2007-03-08 | 2008-03-05 | Mode setting method and system in hot plug of PCI device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007059079A JP4429331B2 (ja) | 2007-03-08 | 2007-03-08 | Pciデバイスのホットプラグにおけるモード設定方法及びpciバスを有するシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008225577A true JP2008225577A (ja) | 2008-09-25 |
JP4429331B2 JP4429331B2 (ja) | 2010-03-10 |
Family
ID=39742784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007059079A Active JP4429331B2 (ja) | 2007-03-08 | 2007-03-08 | Pciデバイスのホットプラグにおけるモード設定方法及びpciバスを有するシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7814254B2 (ja) |
JP (1) | JP4429331B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5573049B2 (ja) * | 2009-08-26 | 2014-08-20 | 富士ゼロックス株式会社 | 読取システム、読取装置、制御装置及びプログラム |
US8443126B2 (en) * | 2010-09-22 | 2013-05-14 | Wilocity, Ltd. | Hot plug process in a distributed interconnect bus |
CN102625399B (zh) * | 2012-03-22 | 2014-08-13 | 福州瑞芯微电子有限公司 | 一种移动平台上快速切换网络制式的方法 |
US9697155B2 (en) | 2014-11-21 | 2017-07-04 | International Business Machines Corporation | Detecting and configuring of external IO enclosure |
US9582366B2 (en) | 2014-11-21 | 2017-02-28 | International Business Machines Corporation | Detecting and sparing of optical PCIE cable channel attached IO drawer |
US10430366B2 (en) | 2016-12-20 | 2019-10-01 | Dell Products L.P. | Systems and methods for configuration of hot-inserted device prior to operating system control of device |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6098132A (en) * | 1996-06-05 | 2000-08-01 | Compaq Computer Corporation | Installation and removal of components of a computer |
US5930496A (en) | 1997-09-26 | 1999-07-27 | Compaq Computer Corporation | Computer expansion slot and associated logic for automatically detecting compatibility with an expansion card |
US6311242B1 (en) * | 1998-08-27 | 2001-10-30 | Apple Computer, Inc. | Method and apparatus for supporting dynamic insertion and removal of PCI devices |
JP2000259546A (ja) | 1999-03-04 | 2000-09-22 | Sony Corp | 情報処理装置および情報処理方法、並びに提供媒体 |
JP3389878B2 (ja) | 1999-03-29 | 2003-03-24 | 日本電気株式会社 | Ideデバイス挿抜装置 |
JP2001084218A (ja) | 1999-09-17 | 2001-03-30 | Hitachi Ltd | バスアイソレーション機能を有するコンピュータシステム |
JP2001168892A (ja) | 1999-12-13 | 2001-06-22 | Casio Comput Co Ltd | ネットワーク構築方法 |
JP2002032324A (ja) | 2000-07-17 | 2002-01-31 | Hitachi Ltd | Pciバスデバイス接続制御方式 |
US6928498B2 (en) * | 2001-01-31 | 2005-08-09 | Efficient Networks, Inc. | System and method for identifying open peripheral component interconnect (PCI) slots |
JP2002278913A (ja) | 2001-03-21 | 2002-09-27 | Toshiba Corp | 情報処理システムおよびその制御方法 |
JP2002288104A (ja) | 2001-03-28 | 2002-10-04 | Nec Corp | コンピュータシステム、そのリソース割り当て方法及びプログラム |
JP2003046511A (ja) | 2001-08-01 | 2003-02-14 | Canon Inc | 情報処理装置と情報処理方法、及び情報処理システム、並びに記憶媒体 |
US7406549B2 (en) * | 2003-08-01 | 2008-07-29 | Intel Corporation | Support for non-standard device containing operating system data |
TWI237765B (en) * | 2003-11-03 | 2005-08-11 | Via Tech Inc | Adapting device for use in a computer system |
US20050160207A1 (en) * | 2004-01-16 | 2005-07-21 | Universal Scientific Industrial Co., Ltd. | Computing apparatus including a hardware management add-on card |
US7246190B2 (en) * | 2004-04-21 | 2007-07-17 | Hewlett-Packard Development Company, L.P. | Method and apparatus for bringing bus lanes in a computer system using a jumper board |
US7058738B2 (en) | 2004-04-28 | 2006-06-06 | Microsoft Corporation | Configurable PCI express switch which allows multiple CPUs to be connected to multiple I/O devices |
US20060129999A1 (en) | 2004-11-16 | 2006-06-15 | Sony Computer Entertainment Inc. | Methods and apparatus for using bookmarks in a trace buffer |
US20070168574A1 (en) * | 2005-09-28 | 2007-07-19 | Dell Products L.P. | System and method for securing access to general purpose input/output ports in a computer system |
JP2008158710A (ja) * | 2006-12-22 | 2008-07-10 | Hitachi Ltd | 計算機システム |
-
2007
- 2007-03-08 JP JP2007059079A patent/JP4429331B2/ja active Active
-
2008
- 2008-03-05 US US12/042,863 patent/US7814254B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7814254B2 (en) | 2010-10-12 |
US20080222335A1 (en) | 2008-09-11 |
JP4429331B2 (ja) | 2010-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4429331B2 (ja) | Pciデバイスのホットプラグにおけるモード設定方法及びpciバスを有するシステム | |
US7739487B2 (en) | Method for booting a host device from an MMC/SD device, a host device bootable from an MMC/SD device and an MMC/SD device method a host device may booted from | |
TW299424B (en) | Methods and apparatus for booting a computer having a removable media disk drive | |
US7689751B2 (en) | PCI-express system | |
KR20100054107A (ko) | 인터럽트 검출 장치 및 정보 처리 시스템 | |
JP2008090375A (ja) | 割込み制御システム、およびこれを利用した記憶制御システム | |
JP2011130215A (ja) | データ処理装置およびその制御方法 | |
EP3707597B1 (en) | Bitwise writing apparatus for system-on-chip system | |
EP3264226B1 (en) | Pin control method and device | |
US7702820B2 (en) | Hardware accelerator and data transmission system and method using the same | |
JP5651622B2 (ja) | データ伝送装置、データ伝送方法、及びプログラム | |
US6230216B1 (en) | Method for eliminating dual address cycles in a peripheral component interconnect environment | |
EP2730993B1 (en) | Reset method and network device | |
JP2010128604A (ja) | メモリシステム | |
JP2014038438A (ja) | 演算処理装置、情報処理装置及び割込制御方法 | |
US6301631B1 (en) | Memory mapping method for eliminating dual address cycles in a peripheral component interconnect environment | |
EP1700223B1 (en) | Chipset feature detection and configuration by an i/o device | |
JP2015032103A (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム | |
JP2005275452A (ja) | データ転送制御システム | |
US5606673A (en) | Small computer system interface (SCSI) controller | |
JP2006126938A (ja) | データ転送システム及びそのデータ転送方法 | |
JP2006178704A (ja) | 複数の機能を有する装置、及び当該装置と接続可能な上位装置 | |
JP2010166309A (ja) | 光データリンク | |
US6178478B1 (en) | Smart target mechanism for eliminating dual address cycles in a peripheral component interconnect environment | |
JP5381919B2 (ja) | Fifoデータ読出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090302 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090729 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4429331 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |