JP2001084218A - バスアイソレーション機能を有するコンピュータシステム - Google Patents
バスアイソレーション機能を有するコンピュータシステムInfo
- Publication number
- JP2001084218A JP2001084218A JP26318399A JP26318399A JP2001084218A JP 2001084218 A JP2001084218 A JP 2001084218A JP 26318399 A JP26318399 A JP 26318399A JP 26318399 A JP26318399 A JP 26318399A JP 2001084218 A JP2001084218 A JP 2001084218A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- board
- switch
- computer system
- request signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】ＰＣＩバスなど、高速のバスを有するコンピュ
ータシステムにおいて、容易にバスの配線長を任意に可
変とできるシステムの提供。 【解決手段】システムを制御するＣＰＵボード１４と複
数の拡張ボード１５をメインボード１上に実装されたバ
スにより接続するコンピュータシステムにおいて、メイ
ンボード上に実装されるバスを、第１のバスと複数の第
２のバス１１から構成し、これら第１のバス及び各第２
のバス上に配置され、バスを電気的に接続又は切断する
バススイッチ１２と、これら複数のバススイッチ１２の
接続又は切断の動作を制御する機構を設けることによ
り、稼働中のシステムにおいてバスの配線長を任意に変
化させる。
ータシステムにおいて、容易にバスの配線長を任意に可
変とできるシステムの提供。 【解決手段】システムを制御するＣＰＵボード１４と複
数の拡張ボード１５をメインボード１上に実装されたバ
スにより接続するコンピュータシステムにおいて、メイ
ンボード上に実装されるバスを、第１のバスと複数の第
２のバス１１から構成し、これら第１のバス及び各第２
のバス上に配置され、バスを電気的に接続又は切断する
バススイッチ１２と、これら複数のバススイッチ１２の
接続又は切断の動作を制御する機構を設けることによ
り、稼働中のシステムにおいてバスの配線長を任意に変
化させる。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータシス
テムのバスのアイソレーション動作の制御方式に関す
る。
テムのバスのアイソレーション動作の制御方式に関す
る。
【０００２】
【従来の技術】ＰＣＩバスなど、高速のバスを有するコ
ンピュータシステムにおいて、配線長や負荷をパラメー
タとして評価することはシステムの信頼性を評価する上
でも重要である。従来、バスの配線長や負荷をパラメー
タとしたバスの評価を行おうとした場合、評価する段階
のシステムのバスの配線長や負荷は固定であることがほ
とんどであるため、パラメータを各々設定した評価機を
それぞれ用意して評価を行っている。
ンピュータシステムにおいて、配線長や負荷をパラメー
タとして評価することはシステムの信頼性を評価する上
でも重要である。従来、バスの配線長や負荷をパラメー
タとしたバスの評価を行おうとした場合、評価する段階
のシステムのバスの配線長や負荷は固定であることがほ
とんどであるため、パラメータを各々設定した評価機を
それぞれ用意して評価を行っている。
【０００３】また、バスに接続された稼働中のシステム
においてバス接続されたデバイスで使用頻度が低いデバ
イスや、何らかの理由により未使用となったデバイスが
存在する場合、未使用時に各デバイスがパーシャルダウ
ンを行っている。
においてバス接続されたデバイスで使用頻度が低いデバ
イスや、何らかの理由により未使用となったデバイスが
存在する場合、未使用時に各デバイスがパーシャルダウ
ンを行っている。
【０００４】また、ＰＣＩホットプラグ等、システム稼
働中にシステムをダウンすることなく拡張ボードの取り
外しや交換を行うアプリケーションを行うシステムの場
合、拡張ボードをそのまま取り外すか、上記と同様に拡
張ボードがパーシャルダウンを行い取り外しや交換を行
っている。
働中にシステムをダウンすることなく拡張ボードの取り
外しや交換を行うアプリケーションを行うシステムの場
合、拡張ボードをそのまま取り外すか、上記と同様に拡
張ボードがパーシャルダウンを行い取り外しや交換を行
っている。
【０００５】また、接続されている２つ以上のバスを同
時に並行して動作させようとした場合２つのバスをブリ
ッジ回路で隔てることによってそれを実現している。
時に並行して動作させようとした場合２つのバスをブリ
ッジ回路で隔てることによってそれを実現している。
【０００６】
【発明が解決しようとする課題】しかし、上記の方法に
はそれぞれ以下のような問題がある。
はそれぞれ以下のような問題がある。
【０００７】まず、バスの配線長が固定値の評価機によ
ってバスの評価を行うことで、パラメータを設定するた
びに評価機を用意していたのではコストと時間がかかっ
てしまっていた。
ってバスの評価を行うことで、パラメータを設定するた
びに評価機を用意していたのではコストと時間がかかっ
てしまっていた。
【０００８】また、バスに接続された稼働中のシステム
において未使用のデバイスをパーシャルダウンしただけ
では、各デバイスの消費電力は抑えられるが、パーシャ
ルダウンを行ったデバイスにバスを通して漏れ電流が流
れることにより、その部分で電力を消費することにな
る。さらに、未使用デバイスが複数存在する場合、その
各々のデバイスに対してパーシャルダウンを行う回路が
必要になり、部品数が増加し、コストと消費電力が増す
ことになる。
において未使用のデバイスをパーシャルダウンしただけ
では、各デバイスの消費電力は抑えられるが、パーシャ
ルダウンを行ったデバイスにバスを通して漏れ電流が流
れることにより、その部分で電力を消費することにな
る。さらに、未使用デバイスが複数存在する場合、その
各々のデバイスに対してパーシャルダウンを行う回路が
必要になり、部品数が増加し、コストと消費電力が増す
ことになる。
【０００９】また、ＰＣＩホットプラグ等、システム稼
働中にシステムをダウンすることなく拡張ボードの取り
外しや交換を行うアプリケーションを行うシステムの場
合、アクティブ状態のシステムから接続する拡張ボード
の容量をチャージする電流の流れ込みなどによるシステ
ムの誤動作が生じる可能性があった。
働中にシステムをダウンすることなく拡張ボードの取り
外しや交換を行うアプリケーションを行うシステムの場
合、アクティブ状態のシステムから接続する拡張ボード
の容量をチャージする電流の流れ込みなどによるシステ
ムの誤動作が生じる可能性があった。
【００１０】２つのバスをブリッジ回路で隔てることに
よって、接続されている２つ以上のバスを同時に並行し
て動作させようとした場合、動作が複雑であり、コスト
の面でも専用のチップセットを購入，製作する必要があ
るため高価なものとなることがあった。
よって、接続されている２つ以上のバスを同時に並行し
て動作させようとした場合、動作が複雑であり、コスト
の面でも専用のチップセットを購入，製作する必要があ
るため高価なものとなることがあった。
【００１１】本発明の目的は、バスの配線長を容易に任
意の長さに変化させ得る機能を有するコンピュータシス
テムを提供することにある。
意の長さに変化させ得る機能を有するコンピュータシス
テムを提供することにある。
【００１２】
【課題を解決するための手段】本発明は、システムを制
御するＣＰＵボードと複数の拡張ボードをメインボード
上に実装されたバスにより接続するコンピュータシステ
ムにおいて、前記メインボード上に実装されたバスは、
第１のバスと、前記ＣＰＵボード及び複数の拡張ボード
の各々を前記第１のバスに接続するよう設けられた複数
の第２のバスから構成され、前記第１のバス及び前記各
第２のバス上に配置され、当該バスを電気的に接続又は
切断するバススイッチと、前記ＣＰＵボード及び拡張ボ
ートの接続関係を切り換えるため、前記複数のバススイ
ッチの接続又は切断の動作を制御するバス制御手段を設
け、前記稼動中のバスの任意の箇所を電気的に切断する
よう構成したことを特徴とする。
御するＣＰＵボードと複数の拡張ボードをメインボード
上に実装されたバスにより接続するコンピュータシステ
ムにおいて、前記メインボード上に実装されたバスは、
第１のバスと、前記ＣＰＵボード及び複数の拡張ボード
の各々を前記第１のバスに接続するよう設けられた複数
の第２のバスから構成され、前記第１のバス及び前記各
第２のバス上に配置され、当該バスを電気的に接続又は
切断するバススイッチと、前記ＣＰＵボード及び拡張ボ
ートの接続関係を切り換えるため、前記複数のバススイ
ッチの接続又は切断の動作を制御するバス制御手段を設
け、前記稼動中のバスの任意の箇所を電気的に切断する
よう構成したことを特徴とする。
【００１３】好ましくは、前記各拡張ボード内に、バス
切換要求信号を出力するバス切換要求信号発生回路を設
け、前記拡張ボードを前記メインボードより取り外す場
合に前記バス切換要求信号を出力するよう構成する。こ
れにより取り外される前記拡張ボードがそれまで接続さ
れていた前記第１のバス及び／又は前記第２のバスが電
気的に切断されることとなり、バスの配線長を容易に可
変とでき、更にはこれまで接続されていたバスへの漏れ
電流の流入による消費電力の問題も解消される。
切換要求信号を出力するバス切換要求信号発生回路を設
け、前記拡張ボードを前記メインボードより取り外す場
合に前記バス切換要求信号を出力するよう構成する。こ
れにより取り外される前記拡張ボードがそれまで接続さ
れていた前記第１のバス及び／又は前記第２のバスが電
気的に切断されることとなり、バスの配線長を容易に可
変とでき、更にはこれまで接続されていたバスへの漏れ
電流の流入による消費電力の問題も解消される。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を詳細に説明する。
施例を詳細に説明する。
【００１５】図１は本発明の一実施例であるコンピュー
タシステムのシステム構成図である。図１において、メ
インボード１上にＰＣＩバス１１とその信号を取り出す
バススロット１３が実装されており、システムを制御す
るＣＰＵボード１４と各拡張ボード１５はバススロット
１３に挿し込むことによりＰＣＩバスを介してバス接続
される構成となっている。メインボード１内のＰＣＩバ
ス１１は、図１に示されるように、メインボード上を横
断するように実装された１つのバスと、このバスと前記
複数のバススロット１３を接続するように実装された複
数のバスからなり、これら各バスに設けられた複数のバ
ススイッチ１２を有する。
タシステムのシステム構成図である。図１において、メ
インボード１上にＰＣＩバス１１とその信号を取り出す
バススロット１３が実装されており、システムを制御す
るＣＰＵボード１４と各拡張ボード１５はバススロット
１３に挿し込むことによりＰＣＩバスを介してバス接続
される構成となっている。メインボード１内のＰＣＩバ
ス１１は、図１に示されるように、メインボード上を横
断するように実装された１つのバスと、このバスと前記
複数のバススロット１３を接続するように実装された複
数のバスからなり、これら各バスに設けられた複数のバ
ススイッチ１２を有する。
【００１６】本実施例でのバススイッチ１２は電気的に
ＯＮ／ＯＦＦの制御が可能なスイッチである。以下に一
例としてＭＯＳスイッチを使用した例を挙げる。図２は
本発明のバススイッチの概略図である。図２に示される
ＭＯＳスイッチはイネーブルコントロールのためのＣＭ
ＯＳゲートとＮチャネルのＭＯＳトランジスタからなっ
ており、信号ラインを電気的コントロールによりＯＮ／
ＯＦＦすることができる。スイッチがＯＮの時は非常に
小さいオン抵抗により信号ラインが接続された状態にな
っている。図２（ａ）のＭＯＳスイッチは入力電圧が上
昇することにより信号ラインのオン抵抗が上昇するが図
２（ｂ）のように、ＰＭＯＳを加えることにより出力電
圧の低下を抑えるタイプのＭＯＳスイッチも市場に提供
されているので、この問題は解決できる。スイッチがＯ
ＦＦ状態の時は、入力端と出力端はＮＭＯＳとトランジ
スタの特性によりアイソレーションされている。また、
ＭＯＳスイッチは標準のロジックＩＣに比べて非常に高
速であり、ＯＦＦ時の電流の流れ込みが少ないので、本
発明における高速システムのバスラインのアイソレーシ
ョンとして使用するのに適している。
ＯＮ／ＯＦＦの制御が可能なスイッチである。以下に一
例としてＭＯＳスイッチを使用した例を挙げる。図２は
本発明のバススイッチの概略図である。図２に示される
ＭＯＳスイッチはイネーブルコントロールのためのＣＭ
ＯＳゲートとＮチャネルのＭＯＳトランジスタからなっ
ており、信号ラインを電気的コントロールによりＯＮ／
ＯＦＦすることができる。スイッチがＯＮの時は非常に
小さいオン抵抗により信号ラインが接続された状態にな
っている。図２（ａ）のＭＯＳスイッチは入力電圧が上
昇することにより信号ラインのオン抵抗が上昇するが図
２（ｂ）のように、ＰＭＯＳを加えることにより出力電
圧の低下を抑えるタイプのＭＯＳスイッチも市場に提供
されているので、この問題は解決できる。スイッチがＯ
ＦＦ状態の時は、入力端と出力端はＮＭＯＳとトランジ
スタの特性によりアイソレーションされている。また、
ＭＯＳスイッチは標準のロジックＩＣに比べて非常に高
速であり、ＯＦＦ時の電流の流れ込みが少ないので、本
発明における高速システムのバスラインのアイソレーシ
ョンとして使用するのに適している。
【００１７】図３は、本発明の一実施例であるコンピュ
ータシステムにおけるバスの配線長を任意に可変とし得
ることを示す概念図である。本バススイッチ１２はセレ
クタ１６からのバススイッチ制御信号２００によりＯＮ
／ＯＦＦする構成となっている。バススイッチ１２がＯ
Ｎしている間はＰＣＩバス１１は接続されているが、Ｏ
ＦＦになるとバススイッチ１２の左右でＰＣＩバス１１
が電気的に分断できる構成とする。このバススイッチ１
２の動作によりＰＣＩバス１１の配線長、接続されるス
ロット数を変化させることができる。従来は未使用とな
っているバススロット１３はそのままあけた状態にする
かバススロット１３の数量の少ないメインボード１を購
入または製作し用意する必要があるが、本実施例では固
定されているメインボード１のバススロット１３の数量
を任意に設定することができる。図４は従来の未使用デ
バイスの切断方法を示す概略図である。図４に示される
ように、バスに接続された稼働中のシステムにおいて未
使用のデバイスをパーシャルダウンしただけでは、各デ
バイスの消費電力は抑えられるものの、パーシャルダウ
ンを行ったデバイスにバスを通して漏れ電流が流れるこ
とにより、その部分で電力を消費するという問題があ
る。また、さらに、未使用デバイスが複数存在する場
合、その各々のデバイスに対してパーシャルダウンを行
う回路が必要になり、部品数が増加し、コストと消費電
力が増すことになる。これに対し、図８に本発明の一実
施例における未使用デバイスの切断方法の概念図を示
す。本実施例では、バススイッチ１２によってバスを最
適な位置でシステム稼動時に内部の未使用ブロックをア
イソレーションし、さらにＭＯＳスイッチなど消費電力
や部品数の小さい回路によってこれを実現できるのでシ
ステム全体の消費電力，コストを抑えることができる。
ータシステムにおけるバスの配線長を任意に可変とし得
ることを示す概念図である。本バススイッチ１２はセレ
クタ１６からのバススイッチ制御信号２００によりＯＮ
／ＯＦＦする構成となっている。バススイッチ１２がＯ
Ｎしている間はＰＣＩバス１１は接続されているが、Ｏ
ＦＦになるとバススイッチ１２の左右でＰＣＩバス１１
が電気的に分断できる構成とする。このバススイッチ１
２の動作によりＰＣＩバス１１の配線長、接続されるス
ロット数を変化させることができる。従来は未使用とな
っているバススロット１３はそのままあけた状態にする
かバススロット１３の数量の少ないメインボード１を購
入または製作し用意する必要があるが、本実施例では固
定されているメインボード１のバススロット１３の数量
を任意に設定することができる。図４は従来の未使用デ
バイスの切断方法を示す概略図である。図４に示される
ように、バスに接続された稼働中のシステムにおいて未
使用のデバイスをパーシャルダウンしただけでは、各デ
バイスの消費電力は抑えられるものの、パーシャルダウ
ンを行ったデバイスにバスを通して漏れ電流が流れるこ
とにより、その部分で電力を消費するという問題があ
る。また、さらに、未使用デバイスが複数存在する場
合、その各々のデバイスに対してパーシャルダウンを行
う回路が必要になり、部品数が増加し、コストと消費電
力が増すことになる。これに対し、図８に本発明の一実
施例における未使用デバイスの切断方法の概念図を示
す。本実施例では、バススイッチ１２によってバスを最
適な位置でシステム稼動時に内部の未使用ブロックをア
イソレーションし、さらにＭＯＳスイッチなど消費電力
や部品数の小さい回路によってこれを実現できるのでシ
ステム全体の消費電力，コストを抑えることができる。
【００１８】図６は従来の稼働中に拡張ボードの取り外
しを行う場合の問題を説明する概略図である。従来、Ｐ
ＣＩホットプラグ等、システム稼働中にシステムをダウ
ンすることなく拡張ボードの取り外しや交換を行うアプ
リケーションを行うシステムの場合、アクティブ状態の
システムから接続する拡張ボードの容量をチャージする
電流の流れ込みなどによるシステムの誤動作が生じる可
能性があった。本実施例では図７に示されるように、そ
のバススロット１３を電気的に切断することによってこ
れを防ぐことができる。
しを行う場合の問題を説明する概略図である。従来、Ｐ
ＣＩホットプラグ等、システム稼働中にシステムをダウ
ンすることなく拡張ボードの取り外しや交換を行うアプ
リケーションを行うシステムの場合、アクティブ状態の
システムから接続する拡張ボードの容量をチャージする
電流の流れ込みなどによるシステムの誤動作が生じる可
能性があった。本実施例では図７に示されるように、そ
のバススロット１３を電気的に切断することによってこ
れを防ぐことができる。
【００１９】また、ＰＣＩバス１１を電気的に分割する
ことにより各々を独立のバスとして動作させることが可
能である。図５に従来のブリッジ回路を用いたシステム
構成図を示す。従来、２つのバスをブリッジ回路で隔て
ることによって、接続されている２つ以上のバスを同時
に並行して動作させようとした場合、動作が複雑であ
り、コストの面でも専用のチップセットを購入，製作す
る必要があるため高価なものとなることがあった。本発
明ではいくつかのバススイッチ１２と制御回路をＣＰＵ
ボード１４により制御してそれを実現できるため動作も
単純であり、コストも安価となる。この概念図を図９に
示す。
ことにより各々を独立のバスとして動作させることが可
能である。図５に従来のブリッジ回路を用いたシステム
構成図を示す。従来、２つのバスをブリッジ回路で隔て
ることによって、接続されている２つ以上のバスを同時
に並行して動作させようとした場合、動作が複雑であ
り、コストの面でも専用のチップセットを購入，製作す
る必要があるため高価なものとなることがあった。本発
明ではいくつかのバススイッチ１２と制御回路をＣＰＵ
ボード１４により制御してそれを実現できるため動作も
単純であり、コストも安価となる。この概念図を図９に
示す。
【００２０】図１に示されるように本発明の一実施例で
は、バス制御手段としてのセレクタ１６はメインボード
１上に実装され、ＰＣＩバス１１に接続されているＣＰ
Ｕボード１４により制御される構成とする。ＣＰＵボー
ド１４によって発行されたセレクタ制御信号２０１をメ
インボード１上のセレクタ１６が受けるとセレクタ１６
はセレクタ制御信号２０１を翻訳し、各バススイッチ１
２に対してバススイッチ制御信号２００を発行する。バ
ススイッチが上記であげたようなＭＯＳスイッチの場合
セレクタ１６から出力されるバススイッチ制御信号２０
０は各バススイッチアレイ(ある部分でバスの接続及び
切断を行っているバススイッチの集合)について１ビッ
トの信号で制御可能である。
は、バス制御手段としてのセレクタ１６はメインボード
１上に実装され、ＰＣＩバス１１に接続されているＣＰ
Ｕボード１４により制御される構成とする。ＣＰＵボー
ド１４によって発行されたセレクタ制御信号２０１をメ
インボード１上のセレクタ１６が受けるとセレクタ１６
はセレクタ制御信号２０１を翻訳し、各バススイッチ１
２に対してバススイッチ制御信号２００を発行する。バ
ススイッチが上記であげたようなＭＯＳスイッチの場合
セレクタ１６から出力されるバススイッチ制御信号２０
０は各バススイッチアレイ(ある部分でバスの接続及び
切断を行っているバススイッチの集合)について１ビッ
トの信号で制御可能である。
【００２１】次に本発明の一実施例であるシステム設定
手段及び切換許可手段を実装したＣＰＵボードの概略図
を図１０に示す。ＣＰＵボード１４は、ＰＣＩバス１１
によってメインボード１に接続され、システムを制御す
るメインコントローラである。ＣＰＵボード１４はＣＰ
Ｕ６１とバス制御回路６２を含む構成とする。
手段及び切換許可手段を実装したＣＰＵボードの概略図
を図１０に示す。ＣＰＵボード１４は、ＰＣＩバス１１
によってメインボード１に接続され、システムを制御す
るメインコントローラである。ＣＰＵボード１４はＣＰ
Ｕ６１とバス制御回路６２を含む構成とする。
【００２２】ＣＰＵ６１の動作を示すフローチャートを
図１１に示す。ＣＰＵ６１は割込み信号２０２を受ける
か、あるいは切換要求手段としてプログラムによるバス
切換命令２０３（特に図示せず）が実行されると、ＰＣ
Ｉバス１１の切断によって影響を受けるＰＣＩデバイス
１１１を認識し、ＰＣＩバス１１の動作を停止する。そ
して、ＰＣＩバス１１の切断によってシステムの構成が
変化するためシステム再構成のためのソフトウェアの設
定を行う。その処理が終了した後、バス切換許可信号２
０４を発行する。バス制御回路６２は割込み発生回路６
３とバス制御信号発生回路６４による構成とする。割込
み発生回路６３は、ＰＣＩバス１１上の拡張ボード１５
から発行されたバス切換要求信号２０５を受けると、Ｃ
ＰＵ６１に対して割込み信号２０２を発行する。バス制
御回路６２は、ＣＰＵ６１からバス切換許可信号２０４
を受け、セレクタ１６に対してセレクタ制御信号２０１
を発行する。本実施例ではメインボード１とＣＰＵボー
ド１４を分けて構成しているがＣＰＵボード１４の機能
をメインボード１内に実装することも可能である。
図１１に示す。ＣＰＵ６１は割込み信号２０２を受ける
か、あるいは切換要求手段としてプログラムによるバス
切換命令２０３（特に図示せず）が実行されると、ＰＣ
Ｉバス１１の切断によって影響を受けるＰＣＩデバイス
１１１を認識し、ＰＣＩバス１１の動作を停止する。そ
して、ＰＣＩバス１１の切断によってシステムの構成が
変化するためシステム再構成のためのソフトウェアの設
定を行う。その処理が終了した後、バス切換許可信号２
０４を発行する。バス制御回路６２は割込み発生回路６
３とバス制御信号発生回路６４による構成とする。割込
み発生回路６３は、ＰＣＩバス１１上の拡張ボード１５
から発行されたバス切換要求信号２０５を受けると、Ｃ
ＰＵ６１に対して割込み信号２０２を発行する。バス制
御回路６２は、ＣＰＵ６１からバス切換許可信号２０４
を受け、セレクタ１６に対してセレクタ制御信号２０１
を発行する。本実施例ではメインボード１とＣＰＵボー
ド１４を分けて構成しているがＣＰＵボード１４の機能
をメインボード１内に実装することも可能である。
【００２３】次に本発明の一実施例である切換要求手段
となる拡張ボード１５の概略図を図１２に示す。拡張ボ
ード１５はＰＣＩデバイス１１１とバス切換要求発生回
路１１２とＳＷ１１３を実装した構成とする。何らかの
理由で拡張ボード１５を切り離す必要が生じた時、拡張
ボード１５上のＳＷ１１３を押すことにより、PCIデバ
イス１１１にバス切換要求発生信号２０６が発行され、
それを受けたＰＣＩデバイス１１１はバス切換要求信号
発生回路１１２を通してＣＰＵボード１４にバス切換要
求信号２０５を発行する。
となる拡張ボード１５の概略図を図１２に示す。拡張ボ
ード１５はＰＣＩデバイス１１１とバス切換要求発生回
路１１２とＳＷ１１３を実装した構成とする。何らかの
理由で拡張ボード１５を切り離す必要が生じた時、拡張
ボード１５上のＳＷ１１３を押すことにより、PCIデバ
イス１１１にバス切換要求発生信号２０６が発行され、
それを受けたＰＣＩデバイス１１１はバス切換要求信号
発生回路１１２を通してＣＰＵボード１４にバス切換要
求信号２０５を発行する。
【００２４】以下、本発明におけるバス分割方式につい
て説明する。図１においてＣＰＵボード１４及び各拡張
ボード１５はメインボード１に実装されたＰＣＩバス１
１により接続されて動作している。何らかの理由でバス
スロット＃３以降のＰＣＩバス１１を切り離すまでの動
作を示す略図を図１３に示す。図１３においてバススロ
ット＃３以降のＰＣＩバス１１を切り離す指示をＣＰＵ
ボード１４にさせるための手段として、拡張ボード１５
からのバス切換要求信号２０５とプログラム上のバス切
換命令２０３がある。まず、拡張ボード１５からのバス
切換要求信号２０５による場合は以下のような流れにな
る。
て説明する。図１においてＣＰＵボード１４及び各拡張
ボード１５はメインボード１に実装されたＰＣＩバス１
１により接続されて動作している。何らかの理由でバス
スロット＃３以降のＰＣＩバス１１を切り離すまでの動
作を示す略図を図１３に示す。図１３においてバススロ
ット＃３以降のＰＣＩバス１１を切り離す指示をＣＰＵ
ボード１４にさせるための手段として、拡張ボード１５
からのバス切換要求信号２０５とプログラム上のバス切
換命令２０３がある。まず、拡張ボード１５からのバス
切換要求信号２０５による場合は以下のような流れにな
る。
【００２５】動作の流れを図１４に示す。拡張ボード１
５上に何らかの問題が生じたり、拡張ボード１５上のＳ
Ｗ１１３が押され、バス切換要求発生信号２０６がＰＣ
Ｉデバイスに発行されると、ＰＣＩデバイス１１１から
バス切換要求信号発生回路１１２を通してバス切換要求
信号２０５がＣＰＵボード１４に発行される。このバス
切換要求信号２０５をＣＰＵボード１４上の割込み発生
回路６３が受け取り、割込み発生回路６３はバス切換要
求があったことを割込み信号２０２としてＣＰＵ６１に
知らせる。割込み信号２０２を受けたＣＰＵ６１はＰＣ
Ｉバス１１を安全に切断するための処理を実行する。こ
の処理には、ＰＣＩバス１１の使用禁止処理や、ＰＣＩ
デバイス１１１におけるソフトウェアの再設定などが考
えられる。これらの処理が終了し、ＣＰＵ６１がＰＣＩ
バス１１の切断が可能であると判断するとＣＰＵ６１は
バス切換許可信号２０４を発行する。このバス切換許可
信号２０４はＣＰＵボード１４上のバス切換信号発生回
路６４に送られバス切換信号発生回路６４はこの信号を
もとにセレクタ制御信号２０１を発行する。このセレク
タ制御信号２０１はメインボード１上によるセレクタ１
６によって受け取られ、セレクタ１６はこのセレクタ制
御信号２０１をもとに切り換えるバススイッチ１２（こ
の場合はＢＳＷ＃２）を選択し、バススイッチ１２にバ
ススイッチ制御信号２００を発行する。バススイッチ制
御信号２００によりバススイッチ１２はＯＦＦとなり、
図８に示すような２スロットのメインボードと等価にな
る。
５上に何らかの問題が生じたり、拡張ボード１５上のＳ
Ｗ１１３が押され、バス切換要求発生信号２０６がＰＣ
Ｉデバイスに発行されると、ＰＣＩデバイス１１１から
バス切換要求信号発生回路１１２を通してバス切換要求
信号２０５がＣＰＵボード１４に発行される。このバス
切換要求信号２０５をＣＰＵボード１４上の割込み発生
回路６３が受け取り、割込み発生回路６３はバス切換要
求があったことを割込み信号２０２としてＣＰＵ６１に
知らせる。割込み信号２０２を受けたＣＰＵ６１はＰＣ
Ｉバス１１を安全に切断するための処理を実行する。こ
の処理には、ＰＣＩバス１１の使用禁止処理や、ＰＣＩ
デバイス１１１におけるソフトウェアの再設定などが考
えられる。これらの処理が終了し、ＣＰＵ６１がＰＣＩ
バス１１の切断が可能であると判断するとＣＰＵ６１は
バス切換許可信号２０４を発行する。このバス切換許可
信号２０４はＣＰＵボード１４上のバス切換信号発生回
路６４に送られバス切換信号発生回路６４はこの信号を
もとにセレクタ制御信号２０１を発行する。このセレク
タ制御信号２０１はメインボード１上によるセレクタ１
６によって受け取られ、セレクタ１６はこのセレクタ制
御信号２０１をもとに切り換えるバススイッチ１２（こ
の場合はＢＳＷ＃２）を選択し、バススイッチ１２にバ
ススイッチ制御信号２００を発行する。バススイッチ制
御信号２００によりバススイッチ１２はＯＦＦとなり、
図８に示すような２スロットのメインボードと等価にな
る。
【００２６】次にプログラム上のバス切換命令２０３の
実行による動作を図１５に示す。バス切換命令２０３が
実行されるとＣＰＵ６１は上記と同様にＰＣＩバス１１
を安全に切断するための処理を実行する。この処理が終
了し、ＣＰＵ６１がＰＣＩバス１１の切断が可能である
と判断するとＣＰＵ６１はバス切換許可信号２０４を発
行する。このバス切換許可信号２０４はＣＰＵボード１
４上のバス切換信号発生回路６４に送られバス切換信号
発生回路６４はこの信号をもとにセレクタ制御信号２０
１を発行する。このセレクタ制御信号２０１はメインボ
ード１上によるセレクタ１６によって受け取られ、セレ
クタ１６はこのセレクタ制御信号２０１をもとに切り換
えるバススイッチ１２（この場合はＢＳＷ＃２）を選択
し、バススイッチ１２にバススイッチ制御信号２００を
発行する。バススイッチ制御信号２００によりバススイ
ッチ１２はＯＦＦとなり、上記の拡張ボード１５からの
バス切換要求信号２０５によるものと同様な状態とな
る。
実行による動作を図１５に示す。バス切換命令２０３が
実行されるとＣＰＵ６１は上記と同様にＰＣＩバス１１
を安全に切断するための処理を実行する。この処理が終
了し、ＣＰＵ６１がＰＣＩバス１１の切断が可能である
と判断するとＣＰＵ６１はバス切換許可信号２０４を発
行する。このバス切換許可信号２０４はＣＰＵボード１
４上のバス切換信号発生回路６４に送られバス切換信号
発生回路６４はこの信号をもとにセレクタ制御信号２０
１を発行する。このセレクタ制御信号２０１はメインボ
ード１上によるセレクタ１６によって受け取られ、セレ
クタ１６はこのセレクタ制御信号２０１をもとに切り換
えるバススイッチ１２（この場合はＢＳＷ＃２）を選択
し、バススイッチ１２にバススイッチ制御信号２００を
発行する。バススイッチ制御信号２００によりバススイ
ッチ１２はＯＦＦとなり、上記の拡張ボード１５からの
バス切換要求信号２０５によるものと同様な状態とな
る。
【００２７】このように、本実施例では、ＰＣＩバス１
１上の切断したい部分に電気的に制御可能なバススイッ
チ１２を設け、これをＣＰＵボード１４上で制御する構
成とすることにより、拡張ボード１５上のバス切換要求
発生回路１１２から発行されるバス切換要求信号２０５
によって、ＣＰＵボード１４上の割込み発生回路６３か
ら割込み信号２０２を発生させ、それを受けたＣＰＵ６
１がＰＣＩバス１１を安全に切断するための処理を行
う。その処理終了後、ＣＰＵ６１はバス切換許可信号２
０４をＣＰＵボード１４上のバス切換信号発生回路６４
に発行し、それを受けたバス切換信号発生回路６４はメ
インボード１上のセレクタ１６に対しセレクタ制御信号
２０１を発行する。セレクタ制御信号２０１によってセ
レクタ１６はバススイッチ制御信号２００を操作しバス
スイッチ１２のＯＮ／ＯＦＦを制御する。バススイッチ
１２のＯＮにより１つのバスとして接続していたＰＣＩ
バス１１はバススイッチ１２のＯＦＦにより分断され、
別々のバスとして機能する。これにより、ＣＰＵボード
１４によって、稼働中のシステムにおいて固定長である
メインボード１上のバスを任意の地点で接続又は切断す
ることが可能である。稼働中のシステムのＰＣＩバス１
１の配線長を任意に変化させることが可能となる。
１上の切断したい部分に電気的に制御可能なバススイッ
チ１２を設け、これをＣＰＵボード１４上で制御する構
成とすることにより、拡張ボード１５上のバス切換要求
発生回路１１２から発行されるバス切換要求信号２０５
によって、ＣＰＵボード１４上の割込み発生回路６３か
ら割込み信号２０２を発生させ、それを受けたＣＰＵ６
１がＰＣＩバス１１を安全に切断するための処理を行
う。その処理終了後、ＣＰＵ６１はバス切換許可信号２
０４をＣＰＵボード１４上のバス切換信号発生回路６４
に発行し、それを受けたバス切換信号発生回路６４はメ
インボード１上のセレクタ１６に対しセレクタ制御信号
２０１を発行する。セレクタ制御信号２０１によってセ
レクタ１６はバススイッチ制御信号２００を操作しバス
スイッチ１２のＯＮ／ＯＦＦを制御する。バススイッチ
１２のＯＮにより１つのバスとして接続していたＰＣＩ
バス１１はバススイッチ１２のＯＦＦにより分断され、
別々のバスとして機能する。これにより、ＣＰＵボード
１４によって、稼働中のシステムにおいて固定長である
メインボード１上のバスを任意の地点で接続又は切断す
ることが可能である。稼働中のシステムのＰＣＩバス１
１の配線長を任意に変化させることが可能となる。
【００２８】また、ソフトウェアによりＰＣＩバス１１
上のＰＣＩデバイス１１１を電気的に切断することが可
能であることにより、稼働中のシステムにおいて未使用
ブロックを部分的に切り離すことによってシステム全体
の消費電力を抑えることができる。
上のＰＣＩデバイス１１１を電気的に切断することが可
能であることにより、稼働中のシステムにおいて未使用
ブロックを部分的に切り離すことによってシステム全体
の消費電力を抑えることができる。
【００２９】また、ＰＣＩホットプラグ等、システム稼
働中の拡張ボードの取り外しや交換を行うアプリケーシ
ョンに対して電流の流れ込みなどによるシステムの誤動
作を、そのバススロット１３を切断することによって防
ぐことができる。
働中の拡張ボードの取り外しや交換を行うアプリケーシ
ョンに対して電流の流れ込みなどによるシステムの誤動
作を、そのバススロット１３を切断することによって防
ぐことができる。
【００３０】さらに、ＰＣＩバス１１を分断し、そのそ
れぞれのバス上に転送のマスタとなるデバイスを持つこ
とにより、それぞれの独立したデータ転送が可能であ
る。
れぞれのバス上に転送のマスタとなるデバイスを持つこ
とにより、それぞれの独立したデータ転送が可能であ
る。
【００３１】以上のとおり本実施例によれば、従来は未
使用となっているバススロットはそのままあけた状態に
するかバススロット数の少ないメインボードを購入また
は製作し用意する必要があるが、本実施例では固定され
ているメインボードのバススロット数を任意に設定する
ことができる。
使用となっているバススロットはそのままあけた状態に
するかバススロット数の少ないメインボードを購入また
は製作し用意する必要があるが、本実施例では固定され
ているメインボードのバススロット数を任意に設定する
ことができる。
【００３２】そのため、従来は未使用となっているスロ
ットはそのままあけた状態にするかスロット数の少ない
メインボードを購入または製作し用意する必要がある
が、本実施例では固定されているメインボードのスロッ
ト数を任意に設定することができるため、ＰＣＩバスに
おいて配線長や負荷をパラメータとした評価においても
いくつものメーンボードを用意する必要がないためコス
トの削減につながる。
ットはそのままあけた状態にするかスロット数の少ない
メインボードを購入または製作し用意する必要がある
が、本実施例では固定されているメインボードのスロッ
ト数を任意に設定することができるため、ＰＣＩバスに
おいて配線長や負荷をパラメータとした評価においても
いくつものメーンボードを用意する必要がないためコス
トの削減につながる。
【００３３】また、バスに接続された稼働中のシステム
において未使用のデバイスをパーシャルダウンしただけ
では、各デバイスの消費電力は抑えられるが、パーシャ
ルダウンを行ったデバイスに、バスを通して漏れ電流が
流れることにより、その部分で電力を消費することにな
る。さらに、未使用デバイスが複数存在する場合、その
各々のデバイスに対してパーシャルダウンを行う回路が
必要になり、部品数が増加し、コストと消費電力が増す
ことになる。本発明では、バススイッチ１２によってバ
スを最適な位置でシステム稼動時に内部の未使用ブロッ
クをアイソレーションし、さらにＭＯＳスイッチなど消
費電力や部品数の小さい回路によってこれを実現できる
のでシステム全体の消費電力，コストを抑えることがで
きる。
において未使用のデバイスをパーシャルダウンしただけ
では、各デバイスの消費電力は抑えられるが、パーシャ
ルダウンを行ったデバイスに、バスを通して漏れ電流が
流れることにより、その部分で電力を消費することにな
る。さらに、未使用デバイスが複数存在する場合、その
各々のデバイスに対してパーシャルダウンを行う回路が
必要になり、部品数が増加し、コストと消費電力が増す
ことになる。本発明では、バススイッチ１２によってバ
スを最適な位置でシステム稼動時に内部の未使用ブロッ
クをアイソレーションし、さらにＭＯＳスイッチなど消
費電力や部品数の小さい回路によってこれを実現できる
のでシステム全体の消費電力，コストを抑えることがで
きる。
【００３４】また、ＰＣＩホットプラグ等、システム稼
働中にシステムをダウンすることなく拡張ボードの取り
外しや交換を行うアプリケーションを行うシステムの場
合、アクティブ状態のシステムから接続する拡張ボード
の容量をチャージする電流の流れ込みなどによるシステ
ムの誤動作が生じる可能性があった。本実施例により、
そのバスロットを電気的に切断することによってこれを
防ぐことができる。
働中にシステムをダウンすることなく拡張ボードの取り
外しや交換を行うアプリケーションを行うシステムの場
合、アクティブ状態のシステムから接続する拡張ボード
の容量をチャージする電流の流れ込みなどによるシステ
ムの誤動作が生じる可能性があった。本実施例により、
そのバスロットを電気的に切断することによってこれを
防ぐことができる。
【００３５】また、ＰＣＩバス１１を電気的に分割する
ことにより各々を独立のバスとして動作させることが可
能である。従来、２つのバスをブリッジ回路で隔てるこ
とによって、接続されている２つ以上のバスを同時に並
行して動作させようとした場合、動作が複雑であり、コ
ストの面でも専用のチップセットを購入，製作する必要
があるため高価なものとなることがあった。本発明では
いくつかのバススイッチと制御回路をＣＰＵボードによ
り制御してそれを実現できるため動作も単純であり、コ
ストも安価となる。
ことにより各々を独立のバスとして動作させることが可
能である。従来、２つのバスをブリッジ回路で隔てるこ
とによって、接続されている２つ以上のバスを同時に並
行して動作させようとした場合、動作が複雑であり、コ
ストの面でも専用のチップセットを購入，製作する必要
があるため高価なものとなることがあった。本発明では
いくつかのバススイッチと制御回路をＣＰＵボードによ
り制御してそれを実現できるため動作も単純であり、コ
ストも安価となる。
【００３６】
【発明の効果】本発明によれば、固定されているメイン
ボードのバススロット数を任意に設定できることにより
バスの配線長を容易に任意に可変とすることが可能とな
る。
ボードのバススロット数を任意に設定できることにより
バスの配線長を容易に任意に可変とすることが可能とな
る。
【図１】本発明の一実施例であるコンピュータシステム
のシステム構成図である。
のシステム構成図である。
【図２】本発明のバススイッチの概略図である。
【図３】本発明のコンピュータシステムにおけるバスの
配線長を任意に可変とし得ることを示す概念図である。
配線長を任意に可変とし得ることを示す概念図である。
【図４】従来の未使用デバイスの切断方法を示す概略図
である。
である。
【図５】従来のブリッジ回路を用いたシステムの構成
図。
図。
【図６】従来の稼働中に拡張ボードの取り外しを行う場
合の問題を説明する概略図である。
合の問題を説明する概略図である。
【図７】本発明によりメインボードのスロット数を任意
に設定することができることを示す概念図である。
に設定することができることを示す概念図である。
【図８】本発明の一実施例における未使用デバイスの切
断方法を示す概略図である。
断方法を示す概略図である。
【図９】ＰＣＩバス１１を電気的に分割することにより
各々を独立のバスとして動作させることができることを
示す概念図である。
各々を独立のバスとして動作させることができることを
示す概念図である。
【図１０】本発明の一実施例であるＣＰＵボードの概略
図である。
図である。
【図１１】図１０の実施例の動作を示すフローチャート
である。
である。
【図１２】本発明の一実施例の拡張ボードの概略図であ
る。
る。
【図１３】本発明の実施例の動作を説明する概略図であ
る。
る。
【図１４】拡張ボードからのバス切換要求信号によるバ
スの切り離し動作を示すフローチャートである。
スの切り離し動作を示すフローチャートである。
【図１５】プログラム上のバス切換命令の実行によるバ
スの切り離し動作を示すフローチャートである。
スの切り離し動作を示すフローチャートである。
１…メインボード、１１…ＰＣＩバス、１２…バススイ
ッチ、１３…バススロット、１４…ＣＰＵボード、１５
…拡張ボード、１６…セレクタ、６１…ＣＰＵ、６２…
バス制御回路、６３…割込み発生回路、６４…バス切換
信号発生回路、１１１…ＰＣＩデバイス、１１２…バス
切換要求発生回路。
ッチ、１３…バススロット、１４…ＣＰＵボード、１５
…拡張ボード、１６…セレクタ、６１…ＣＰＵ、６２…
バス制御回路、６３…割込み発生回路、６４…バス切換
信号発生回路、１１１…ＰＣＩデバイス、１１２…バス
切換要求発生回路。
Claims (7)
- 【請求項１】システムを制御するＣＰＵボードと複数の
拡張ボードをメインボード上に実装されたバスにより接
続するコンピュータシステムにおいて、 前記メインボード上に実装されたバスは、第１のバス
と、前記ＣＰＵボード及び複数の拡張ボードの各々を前
記第１のバスに接続するよう設けられた複数の第２のバ
スから構成され、 前記第１のバス及び前記各第２のバス上に配置され、当
該バスを電気的に接続又は切断するバススイッチと、 前記ＣＰＵボード及び拡張ボートの接続関係を切り換え
るため、前記複数のバススイッチの接続又は切断の動作
を制御するバス制御手段を設け、 前記稼動中のバスの任意の箇所を電気的に切断すること
を特徴とするコンピュータシステム。 - 【請求項２】請求項１において、前記バス制御手段は、
前記各バススイッチに対し接続又は切断の指令を選択的
に出力するバススイッチ選択手段を有することを特徴と
するコンピュータシステム。 - 【請求項３】請求項１において、 前記各拡張ボードは、少なくとも当該拡張ボードが前記
メインボードより取り外される場合にバス切換要求信号
を出力するバス切換要求信号発生回路を有し、 前記バス制御手段は前記バス切換要求信号に基づいて前
記複数のバススイッチの接続又は切断の動作を制御する
ことを特徴とするコンピュータシステム。 - 【請求項４】請求項１乃至３の何れかにおいて、前記複
数のバススイッチは、ＭＯＳスイッチにより構成される
ことを特徴とするコンピュータシステム。 - 【請求項５】請求項１乃至３の何れかにおいて、前記複
数のバススイッチは、リレースイッチにより構成される
ことを特徴とするコンピュータシステム。 - 【請求項６】システムを制御するＣＰＵボードと複数の
拡張ボードをメインボード上に実装されたバスにより接
続するコンピュータシステムにおいて、 前記メインボード上に実装されたバスは、第１のバス
と、前記ＣＰＵボード及び複数の拡張ボードの各々を前
記第１のバスに接続するよう設けられた複数の第２のバ
スから構成され、 前記第１のバス及び前記各第２のバス上に配置され、当
該バスを電気的に接続又は切断するバススイッチと、 前記ＣＰＵボード及び拡張ボートの接続関係を切り換え
るため、バス切換要求信号を出力する切換要求信号出力
手段と、 前記バス切換要求信号に基づき前記バススイッチに対し
接続又は切断の指令を発する制御手段を設けたことを特
徴とするコンピュータシステム。 - 【請求項７】請求項６において、前記切換要求信号発生
手段は、少なくとも前記拡張ボードの何れかが前記メイ
ンボードより取り外される場合に、前記バス切換要求信
号を出力することを特徴とするコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26318399A JP2001084218A (ja) | 1999-09-17 | 1999-09-17 | バスアイソレーション機能を有するコンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26318399A JP2001084218A (ja) | 1999-09-17 | 1999-09-17 | バスアイソレーション機能を有するコンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001084218A true JP2001084218A (ja) | 2001-03-30 |
Family
ID=17385933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26318399A Pending JP2001084218A (ja) | 1999-09-17 | 1999-09-17 | バスアイソレーション機能を有するコンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001084218A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008217145A (ja) * | 2007-02-28 | 2008-09-18 | Nec Computertechno Ltd | 活線挿抜システム |
| US7814254B2 (en) | 2007-03-08 | 2010-10-12 | Nec Computertechno, Ltd. | Mode setting method and system in hot plug of PCI device |
-
1999
- 1999-09-17 JP JP26318399A patent/JP2001084218A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008217145A (ja) * | 2007-02-28 | 2008-09-18 | Nec Computertechno Ltd | 活線挿抜システム |
| US7814254B2 (en) | 2007-03-08 | 2010-10-12 | Nec Computertechno, Ltd. | Mode setting method and system in hot plug of PCI device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4698120B2 (ja) | 電源シーケンサ制御回路 | |
| CN110785327B (zh) | 车辆控制装置 | |
| TW200919960A (en) | Power control circuitry and method | |
| EP1882306B1 (en) | Integrated circuit, electronic device and integrated circuit control method | |
| CN210986071U (zh) | 数字信号接口电路、芯片与电子设备 | |
| CN109062392A (zh) | 一种自动切换服务器板卡供电的设备、方法及系统 | |
| EP2079003A1 (en) | Computer system and power-saving method thereof | |
| CN110098826A (zh) | 芯片电路及其控制状态的检测方法、电子设备及介质 | |
| JP2010072843A (ja) | 検証用デバイス及び検証装置並びに検証システム | |
| US6799238B2 (en) | Bus speed controller using switches | |
| JP2001084218A (ja) | バスアイソレーション機能を有するコンピュータシステム | |
| CN101794161B (zh) | 电脑系统与其超频方法 | |
| CN200986699Y (zh) | 多处理器的开机切换电路 | |
| CN203733107U (zh) | 一种双机热备系统中快速主备切换装置 | |
| US8020137B2 (en) | Structure for an on-demand power supply current modification system for an integrated circuit | |
| CN115173548A (zh) | 电子设备的供电切换电路、系统以及方法 | |
| US20050144498A1 (en) | [method and apparatus for tuning over clock and tuning method for sub-stable state with high performance] | |
| CN102171626B (zh) | 用于在微处理器中节省能量的方法和装置 | |
| CN107329537A (zh) | 一种上电控制方法及装置 | |
| CN102694719B (zh) | 微型电信计算架构系统、载板集线器模块及pci‑e交换器的端口配置方法 | |
| US6848016B2 (en) | System and method for efficiently implementing an electronic device architecture | |
| TWI324314B (en) | Switch device for usb access control | |
| CN102970168A (zh) | 一种线路切换方法、装置及系统 | |
| CN211906032U (zh) | 一种初始化控制电路及电子设备 | |
| CN117033281A (zh) | 一种多节点系统中PCIe设备复用系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060417 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060626 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060721 |