JP2008225514A - Liquid crystal display device and method for manufacturing same - Google Patents

Liquid crystal display device and method for manufacturing same Download PDF

Info

Publication number
JP2008225514A
JP2008225514A JP2008166964A JP2008166964A JP2008225514A JP 2008225514 A JP2008225514 A JP 2008225514A JP 2008166964 A JP2008166964 A JP 2008166964A JP 2008166964 A JP2008166964 A JP 2008166964A JP 2008225514 A JP2008225514 A JP 2008225514A
Authority
JP
Japan
Prior art keywords
insulating film
liquid crystal
crystal display
display device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008166964A
Other languages
Japanese (ja)
Other versions
JP4900332B2 (en
Inventor
Takayuki Kato
隆幸 加藤
Hironori Sugiyama
裕紀 杉山
Shinichiro Nomura
慎一郎 野村
Takao Shintani
隆夫 新谷
Satoshi Morita
聡 森田
Takashi Sato
尚 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2008166964A priority Critical patent/JP4900332B2/en
Publication of JP2008225514A publication Critical patent/JP2008225514A/en
Application granted granted Critical
Publication of JP4900332B2 publication Critical patent/JP4900332B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device and a method for manufacturing the same, in which the capacitance of an auxiliary capacitor electrode is increased without reducing the aperture ratio of each pixel and which is suitable to achieve a relatively small pixel area and high definition. <P>SOLUTION: A liquid crystal display device 10 includes: a plurality of signal lines 17 and scan lines arranged on a transparent substrate 11 in a matrix; a plurality of auxiliary capacitor lines provided between the scan lines in parallel; thin film transistors TFTs each provided in a vicinity of an intersection of the signal lines 17 and scan lines; and pixel electrodes 20 arranged in respective positions defined by the signal lines 17 and the scan lines and each electrically connected to a drain electrode D of the thin film transistor TFT; in which the thin film transistor TFT's gate electrode G and the scan line are covered by a gate insulating film formed by an insulating film 25 as a first layer and an insulating layer 26 as a second layer, and the drain electrode D of the thin film transistor TFT extends to overlie an auxiliary capacitor electrode 18a, with the insulating layer 26 as the second layer interposed. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は液晶表示装置及びその製造方法に関し、特に画素ごとの開口率を減少させるこ
となく補助容量電極の容量を増大させた、比較的小さな画素面積ないしは高精細化に好適
な液晶表示装置及びその製造方法に関する。
The present invention relates to a liquid crystal display device and a method for manufacturing the same, and more particularly to a liquid crystal display device suitable for a relatively small pixel area or high definition, in which the capacity of an auxiliary capacitance electrode is increased without decreasing the aperture ratio for each pixel, and the same. It relates to a manufacturing method.

近年、情報通信機器のみならず一般の電気機器においても液晶表示装置が多く利用され
ている。液晶表示装置は、表面に電極等が形成された一対のガラス等からなる基板と、こ
の一対の基板間に形成された液晶層と、からなり、基板上の電極に電圧を印加することに
よって液晶分子を再配列することで光の透過率を可変し、種々の映像を表示するものであ
る。
In recent years, liquid crystal display devices are widely used not only in information communication equipment but also in general electric equipment. A liquid crystal display device comprises a substrate made of a pair of glass or the like with electrodes or the like formed on the surface thereof, and a liquid crystal layer formed between the pair of substrates. A liquid crystal is applied by applying a voltage to the electrodes on the substrate. By rearranging the molecules, the light transmittance is changed and various images are displayed.

このような液晶表示装置は、その表面にマトリクス状に走査線及び信号線を形成し、こ
の両配線により囲まれた領域に液晶駆動用のスイッチング素子である薄膜トランジスタ(
Thin Film Transistor :TFT)、液晶に電圧を印加する画素電極及び信号を保持する
ための補助容量を形成する補助容量線が形成されたアレイ基板と、表面に赤(R)、緑(
G)、青(B)等のカラーフィルタ及び共通電極等が形成されたカラーフィルタ基板とか
らなり、両基板間に液晶が封入された構成を備えている。
Such a liquid crystal display device has scanning lines and signal lines formed in a matrix on the surface thereof, and a thin film transistor (switching element for driving liquid crystal) in a region surrounded by both the wirings (
Thin film transistor (TFT), an array substrate on which pixel electrodes for applying a voltage to liquid crystal and auxiliary capacitance lines for forming auxiliary capacitance for holding signals are formed, and red (R), green (on the surface)
G), a blue (B) color filter, and a color filter substrate on which a common electrode and the like are formed, and a configuration in which liquid crystal is sealed between the substrates is provided.

アレイ基板に形成される補助容量線は、信号線から供給される信号の電荷を一定期間保
持する補助容量を形成するために設けられるものであり、補助容量はこの補助容量線とT
FTのドレイン電極ないしは画素電極の一部を電極とし、TFTのゲート電極を覆うゲー
ト絶縁膜を誘電体としてコンデンサを形成することにより設けられている。なお、この補
助容量線は一般的にアルミニウム、モリブデンあるいはクロムなどの遮光性導電部材から
形成されている。
The auxiliary capacity line formed on the array substrate is provided to form an auxiliary capacity for holding a charge of a signal supplied from the signal line for a certain period.
A capacitor is formed by using a drain electrode of the FT or a part of the pixel electrode as an electrode and a gate insulating film covering the gate electrode of the TFT as a dielectric. The auxiliary capacitance line is generally formed from a light-shielding conductive member such as aluminum, molybdenum or chromium.

ところで、この補助容量は、液晶表示装置のクロストークあるいはフリッカを防止する
観点から、容量を大きくする必要があるが、近年の技術革新に伴って液晶表示装置の小型
化・高精細化が進展したことにより個々の画素サイズが小さくなったため、画素ごとの開
口率を考慮すると補助容量を多くとるために補助容量線自体を太くすることは現実的に困
難である。
By the way, it is necessary to increase the capacity of this auxiliary capacitor from the viewpoint of preventing crosstalk or flicker of the liquid crystal display device. However, along with recent technological innovation, miniaturization and higher definition of the liquid crystal display device have progressed. As a result, the size of each pixel has been reduced. Therefore, considering the aperture ratio for each pixel, it is practically difficult to make the auxiliary capacitance line thicker in order to increase the auxiliary capacitance.

上記のような問題点を解決するものとして、下記特許文献1に開示された液晶表示装置
のアレイ基板70を図9を用いて説明する。なお、図9Aはアレイ基板の平面図、図9B
は図9AのIXB−IXB断面図である。
In order to solve the above problems, an array substrate 70 of a liquid crystal display device disclosed in Patent Document 1 below will be described with reference to FIG. 9A is a plan view of the array substrate, and FIG. 9B.
FIG. 9B is an IXB-IXB sectional view of FIG. 9A.

この液晶表示装置のアレイ基板70は、図9A及び図9Bに示すように、透明な絶縁基
板71上にアルミニウム、クロム、モリブデン、窒化クロム、窒化モリブデンまたはこれ
らの合金などの導電物質からなる走査線72、補助容量線73及び長方形の補助容量パタ
ーン74が形成されている。走査線72は薄膜トランジスタTFTのゲート電極Gに接続
されており、補助容量パターン74は補助容量線73に接続されている。
As shown in FIGS. 9A and 9B, an array substrate 70 of this liquid crystal display device has a scanning line made of a conductive material such as aluminum, chromium, molybdenum, chromium nitride, molybdenum nitride, or an alloy thereof on a transparent insulating substrate 71. 72, an auxiliary capacitance line 73, and a rectangular auxiliary capacitance pattern 74 are formed. The scanning line 72 is connected to the gate electrode G of the thin film transistor TFT, and the auxiliary capacitance pattern 74 is connected to the auxiliary capacitance line 73.

絶縁基板71上には窒化ケイ素または酸化ケイ素のような絶縁物質からなる厚さ250
0〜4500Åのゲート絶縁膜75が走査線72、補助容量線73及び補助容量パターン
74を覆っている。ゲート絶縁膜75上にはゲート電極Gと重なり、非晶質シリコンなど
からなる半導体パターン76が形成されている。半導体パターン76の一部とゲート絶縁
膜75上には導電物質からなる信号線77及び補助容量用導電パターン78が形成されて
いる。信号線77は縦方向に延びており、TFTのソース電極Sを兼ねている。
The insulating substrate 71 has a thickness of 250 made of an insulating material such as silicon nitride or silicon oxide.
A gate insulating film 75 of 0 to 4500 kg covers the scanning line 72, the auxiliary capacitance line 73, and the auxiliary capacitance pattern 74. A semiconductor pattern 76 made of amorphous silicon or the like is formed on the gate insulating film 75 so as to overlap the gate electrode G. On part of the semiconductor pattern 76 and the gate insulating film 75, a signal line 77 and a storage capacitor conductive pattern 78 made of a conductive material are formed. The signal line 77 extends in the vertical direction and doubles as the source electrode S of the TFT.

補助容量用導電パターン78はこのような信号線77と同一層に島形状で形成されてお
り、ゲート絶縁膜75を介してその下部に位置する補助容量パターン74と重なって補助
容量を形成する。この時、補助容量用導電パターン78は後述する画素電極79と電気的
に接続されている。
The auxiliary capacitor conductive pattern 78 is formed in an island shape in the same layer as the signal line 77 and overlaps with the auxiliary capacitor pattern 74 located under the gate insulating film 75 to form an auxiliary capacitor. At this time, the auxiliary capacitor conductive pattern 78 is electrically connected to a pixel electrode 79 described later.

そして、このような信号線77、補助容量用導電パターン78及び半導体パターン76
を窒化ケイ素または酸化ケイ素のような絶縁物質からなる500〜2000Å厚さの保護
絶縁膜80が覆っている。保護絶縁膜80にはドレイン電極Dの上部にコンタクトホール
81が形成されており、補助容量用導電パターン78の上部に開口82が設けられている
。そして、保護絶縁膜80上には画素電極79が形成され、コンタクトホール81を介し
て画素電極79とドレイン電極Dとが電気的に接続されているとともに、開口82を介し
て補助容量用導電パターン78と画素電極79とが接続され、結果として補助容量用導電
パターン78とドレイン電極Dとが画素電極79を介して電気的に接続される。この画素
電極79はITO(Indium Tin Oxide)またはIZO(Indium Zinc Oxide)のような透
明導電物質で形成されている。
Such signal lines 77, auxiliary capacitance conductive patterns 78, and semiconductor patterns 76 are provided.
Is covered with a protective insulating film 80 having a thickness of 500 to 2000 mm made of an insulating material such as silicon nitride or silicon oxide. In the protective insulating film 80, a contact hole 81 is formed above the drain electrode D, and an opening 82 is provided above the auxiliary capacitor conductive pattern 78. A pixel electrode 79 is formed on the protective insulating film 80, and the pixel electrode 79 and the drain electrode D are electrically connected via the contact hole 81, and a storage capacitor conductive pattern is provided via the opening 82. 78 and the pixel electrode 79 are connected, and as a result, the auxiliary capacitance conductive pattern 78 and the drain electrode D are electrically connected via the pixel electrode 79. The pixel electrode 79 is formed of a transparent conductive material such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).

このような従来技術において、画素電極79は、補助容量線73及び補助容量用導電パ
ターン78と重なるが、補助容量線73とは保護絶縁膜80及びゲート絶縁膜75を間に
置いて補助容量を形成し、また、画素電極79は補助容量用導電パターン78に電気的に
接続されているが、補助容量用導電パターン78は補助容量パターン74とゲート絶縁膜
75を隔てて他の補助容量を形成する。この場合、補助容量用導電パターン78と補助容
量パターン74の間に介在しているゲート絶縁膜75の厚さが薄いために、補助容量パタ
ーン74が画素電極79と重なって補助容量を形成する場合に比べて同一の重畳面積を有
しても更に大きい静電容量を確保することができる。したがって、下記特許文献1に開示
されている液晶表示装置においては、補助容量パターン74及び補助容量線73の面積を
広げなくても静電容量を増加させることができるので、静電容量対比開口率を向上させる
ことができるというものである。
In such a conventional technique, the pixel electrode 79 overlaps with the auxiliary capacitance line 73 and the auxiliary capacitance conductive pattern 78, but the auxiliary capacitance line 73 has an auxiliary capacitance interposed between the protective insulating film 80 and the gate insulating film 75. The pixel electrode 79 is electrically connected to the auxiliary capacitance conductive pattern 78, but the auxiliary capacitance conductive pattern 78 forms another auxiliary capacitance with the auxiliary capacitance pattern 74 and the gate insulating film 75 interposed therebetween. To do. In this case, since the gate insulating film 75 interposed between the auxiliary capacitance conductive pattern 78 and the auxiliary capacitance pattern 74 is thin, the auxiliary capacitance pattern 74 overlaps the pixel electrode 79 to form an auxiliary capacitance. Even if it has the same overlapping area, a larger capacitance can be secured. Therefore, in the liquid crystal display device disclosed in Patent Document 1 below, the capacitance can be increased without increasing the areas of the auxiliary capacitance pattern 74 and the auxiliary capacitance line 73, and therefore, the capacitance relative aperture ratio is increased. Can be improved.

しかしながら、下記特許文献1に開示された液晶表示装置のアレイ基板70においては
、静電容量(補助容量)が、補助容量用導電パターン78と補助容量パターン74とを電
極とし、その間に設けられているゲート絶縁膜75を誘電体としており、このゲート絶縁
膜75の厚さは薄いとされているが、それでもゲート絶縁膜75の厚さは2500〜45
00Åともあるため、クロストークあるいはフリッカ等の表示不良を抑制するのに十分な
補助容量を確保するためには、やはり遮光性の導電物質からなる補助容量パターン74の
面積を大きくせざるを得ない。すなわち、下記特許文献1に開示された液晶表示装置のア
レイ基板70において、補助容量を大きくするにはゲート絶縁膜75の厚さを薄くするこ
とによっても可能であるが、ゲート絶縁膜75の厚さそのものをより薄くするとゲート絶
縁膜75によって覆われるゲート電極G及び走査線72と他の部材との間の電気的絶縁性
を保つことが困難となる。
However, in the array substrate 70 of the liquid crystal display device disclosed in Patent Document 1 below, the capacitance (auxiliary capacitance) is provided between the auxiliary capacitance conductive pattern 78 and the auxiliary capacitance pattern 74 as electrodes. The gate insulating film 75 is used as a dielectric, and the thickness of the gate insulating film 75 is thin, but the thickness of the gate insulating film 75 is still 2500 to 45.
Therefore, in order to secure a sufficient auxiliary capacity for suppressing display defects such as crosstalk or flicker, the area of the auxiliary capacity pattern 74 made of a light-shielding conductive material must be increased. . That is, in the array substrate 70 of the liquid crystal display device disclosed in Patent Document 1 below, it is possible to increase the auxiliary capacitance by reducing the thickness of the gate insulating film 75, but the thickness of the gate insulating film 75 is not limited. If the thickness itself is made thinner, it becomes difficult to maintain electrical insulation between the gate electrode G and the scanning line 72 covered with the gate insulating film 75 and other members.

また、容量の大きな補助容量を得るものとして、下記特許文献2に開示された液晶表示
装置90のアレイ基板を図10及び図11を用いて説明する。なお、図10は下記特許文
献2に開示されているアレイ基板の数画素分の平面図であり、図11A〜図11Gは図1
0のアレイ基板の製造工程を順に示す部分断面図である。まず、ガラス板からなる絶縁性
基板91上にITO(Indium Tin Oxide)からなる補助容量線92をパターン形成する。
次に、ゲート金属膜93を形成しパターニングする(図11A)。
In addition, an array substrate of the liquid crystal display device 90 disclosed in Patent Document 2 below will be described with reference to FIGS. 10 and 11 as an auxiliary capacitor having a large capacity. 10 is a plan view of several pixels of the array substrate disclosed in Patent Document 2 below, and FIGS. 11A to 11G are FIGS.
It is a fragmentary sectional view which shows the manufacturing process of 0 array substrate in order. First, an auxiliary capacitance line 92 made of ITO (Indium Tin Oxide) is patterned on an insulating substrate 91 made of a glass plate.
Next, a gate metal film 93 is formed and patterned (FIG. 11A).

更に、プラズマCVD等によって、SiNXあるいはSiOXからなるゲート絶縁膜94
、活性層としての例えばa−Siからなる非晶質半導体膜95、更に、不純物をドープし
た例えばn+a−Si膜からなるオーミックコンタクト用半導体膜96を連続して形成す
る(図11B)。このとき、絶縁膜の膜厚Aは、ドレイン・ゲート、ソース・ゲート間の
ショートが発生しないように充分厚く、例えばX=4000Åに設定する。
Further, a gate insulating film 94 made of SiN x or SiO x is formed by plasma CVD or the like.
Then, an amorphous semiconductor film 95 made of, for example, a-Si as an active layer, and an ohmic contact semiconductor film 96 made of, for example, an n + a-Si film doped with impurities are successively formed (FIG. 11B). At this time, the film thickness A of the insulating film is sufficiently thick so as not to cause a short circuit between the drain / gate and the source / gate, and is set to, for example, X = 4000 mm.

次に、オーミックコンタクト用半導体膜96と非晶質半導体膜95とを同一のレジスト
でパターンにエッチングする(図11C)。そして、補助容量線92と、後工程で形成さ
れる画素電極97とが重なる部分を開口パターン(図10の破線部分)として残したレジ
スト(図11には図示せず)をコートし、ゲート絶縁膜94用のエッチャントにより、補
助容量用絶縁膜として所望の膜厚Y=2000Åにまで薄くなるようにエッチングする(
図11D)。
Next, the ohmic contact semiconductor film 96 and the amorphous semiconductor film 95 are etched into a pattern with the same resist (FIG. 11C). Then, a resist (not shown in FIG. 11) is coated by leaving a portion where the auxiliary capacitance line 92 and the pixel electrode 97 formed in a later process overlap as an opening pattern (a broken line portion in FIG. 10), and gate insulation is performed. Etching is performed by the etchant for the film 94 so as to be as thin as a desired film thickness Y = 2000 mm as an auxiliary capacitor insulating film (
FIG. 11D).

次に、ITOからなる画素電極97を形成パターニングする(図11E)。更にドレイ
ン、及びソース用金属膜98を形成してパターニングし(図11F)、TFTのチャネル
部に残されたオーミックコンタクト用半導体膜96をエッチングにより除去すると液晶表
示装置用アレイ基板が完成する(図11G)。このような構成により得られたアレイ基板
を液晶物質を介して共通電極基板に対向配置することにより液晶表示装置90が得られる
Next, a pixel electrode 97 made of ITO is formed and patterned (FIG. 11E). Further, a drain and source metal film 98 is formed and patterned (FIG. 11F), and the ohmic contact semiconductor film 96 left in the channel portion of the TFT is removed by etching to complete an array substrate for a liquid crystal display device (FIG. 11). 11G). A liquid crystal display device 90 is obtained by disposing the array substrate obtained by such a configuration so as to face the common electrode substrate with a liquid crystal substance interposed therebetween.

このような従来技術においては、補助容量線92及び画素電極97がコンデンサの電極
の電極に相当し、補助容量線92と画素電極97との間に存在するゲート絶縁膜94がコ
ンデンサの誘電体に相当するが、ゲート電極93上のゲート絶縁膜94の厚さX=400
0Åであるのに対し補助容量線92上の絶縁膜の厚さY=2000Åとなされているから
、ドレイン・ゲート、ソース・ゲート間のショートは発生し難くなっているとともに、補
助容量線92の面積を広くしなくても必要な補助容量を確保できるという効果を奏するも
のである。
In such a conventional technique, the auxiliary capacitance line 92 and the pixel electrode 97 correspond to the electrode of the capacitor, and the gate insulating film 94 existing between the auxiliary capacitance line 92 and the pixel electrode 97 serves as the dielectric of the capacitor. Correspondingly, the thickness X = 400 of the gate insulating film 94 on the gate electrode 93
Although the thickness of the insulating film on the auxiliary capacitance line 92 is 2000 mm while it is 0 mm, the short circuit between the drain and gate and the source and gate is less likely to occur. There is an effect that a necessary auxiliary capacity can be secured without increasing the area.

特表2005−506575号公報(図8、図9、段落[0069]〜[0085])JP 2005-506575 A (FIGS. 8 and 9, paragraphs [0069] to [0085]) 特許第2584290号公報(特許請求の範囲、2頁4欄30行〜3頁5欄17行、図1、図2)Japanese Patent No. 2584290 (Claims, page 2, column 4, line 30 to page 3, column 5, line 17, FIG. 1, FIG. 2)

上記特許文献1に開示されている液晶表示装置70のアレイ基板においては、表示不良
を抑制するのに十分な補助容量を確保するために、やはり大きな面積の補助容量パターン
が必要であり開口率が低下し、さらに、画素内に遮光性部材としてTFTと補助容量用導
電パターン78が存在するため、開口率がより小さくなってしまう。また、上記特許文献
2に開示されている液晶表示装置90のアレイ基板においては、補助容量線の表面のゲー
ト絶縁膜の厚さのみをエッチングによって部分的に薄くすることにより、ゲート絶縁膜に
よって覆われるゲート電極及び走査線と他の部材との間の電気的絶縁性を保ったまま、補
助容量を増大させるようにしているが、補助容量線のゲート絶縁膜の厚さを部分的に薄く
して所望の厚さを得るためのエッチング量の制御が難しく、液晶表示装置毎の補助容量線
のゲート絶縁膜の膜厚均一性を維持することが困難であった。
In the array substrate of the liquid crystal display device 70 disclosed in Patent Document 1, an auxiliary capacitance pattern having a large area is necessary to secure a sufficient auxiliary capacitance for suppressing display defects, and the aperture ratio is high. Further, since the TFT and the auxiliary capacitance conductive pattern 78 exist as a light shielding member in the pixel, the aperture ratio becomes smaller. Further, in the array substrate of the liquid crystal display device 90 disclosed in Patent Document 2, only the thickness of the gate insulating film on the surface of the auxiliary capacitance line is partially thinned by etching, so that it is covered with the gate insulating film. The auxiliary capacitance is increased while maintaining the electrical insulation between the gate electrode and the scanning line and other members. However, the thickness of the gate insulating film of the auxiliary capacitance line is partially reduced. Therefore, it is difficult to control the etching amount for obtaining a desired thickness, and it is difficult to maintain the film thickness uniformity of the gate insulating film of the auxiliary capacitance line for each liquid crystal display device.

加えて、上記特許文献2に開示されている液晶表示装置90のアレイ基板においては、
ガラス板からなる絶縁性基板91上にITOからなる補助容量線92をパターン形成した
後にゲート金属膜93をパターン形成することによって走査線とゲート電極とを形成して
いるために、工数が増えてしまうために製造効率が低下すること、マスクずれ等を考慮し
て画素電極97とソース用金属膜98との間の距離を大きくとる必要が生じること及びT
FTの部分に画素電極を設けることができないことから開口率が小さくなってしまうため
、近年の比較的小さな画素面積ないしは高精細化された液晶表示装置用の補助容量形成手
段としては採用することが困難である。
In addition, in the array substrate of the liquid crystal display device 90 disclosed in Patent Document 2 above,
Since the scanning line and the gate electrode are formed by patterning the gate metal film 93 after patterning the auxiliary capacitance line 92 made of ITO on the insulating substrate 91 made of glass plate, man-hours increase. Therefore, it is necessary to increase the distance between the pixel electrode 97 and the source metal film 98 in consideration of reduction in manufacturing efficiency, mask displacement, and the like.
Since the aperture ratio becomes small because the pixel electrode cannot be provided in the FT portion, it can be adopted as a relatively small pixel area or a high-definition auxiliary capacitance forming means for a liquid crystal display device in recent years. Have difficulty.

本願の発明者らは、上記の問題点に鑑み、補助容量を形成するコンデンサの効率をより
高くするとともに、特に工数の増加を招くことなく、かつ、開口率が大きく、比較的小さ
な画素面積ないしは高精細化された液晶表示装置用にも有効に使用できる補助容量形成手
段について種々検討した結果、この補助容量を形成するコンデンサの一方の電極となる補
助容量線と対になる電極としてTFTのドレイン電極を延在させて使用するとともに、補
助容量線とドレイン電極との間の距離をより短くするために、両者間に介在するゲート絶
縁膜に換えてゲート絶縁膜よりも厚さが薄い絶縁層を介在させれば、特に工数の増加や開
口率の低下をもたらすことなく補助容量コンデンサの容量を増大させることができること
を見出し、本発明を完成するに至ったものである。
In view of the above problems, the inventors of the present application make the efficiency of the capacitor that forms the auxiliary capacitance higher, does not particularly increase man-hours, and has a large aperture ratio and a relatively small pixel area or As a result of various studies on auxiliary capacitance forming means that can be used effectively for high-definition liquid crystal display devices, the drain of the TFT is used as an electrode paired with the auxiliary capacitance line that is one electrode of the capacitor forming the auxiliary capacitance. In order to shorten the distance between the storage capacitor line and the drain electrode while extending the electrode, the insulating layer is thinner than the gate insulating film instead of the gate insulating film interposed therebetween In order to complete the present invention, it is found that the capacity of the auxiliary capacitor can be increased without increasing man-hours and lowering the aperture ratio. Is that Tsu.

すなわち、本発明の目的は、画素ごとの開口率を低下させることなく、しかもクロスト
ークやフリッカ等の表示不良を抑制することができる、小画素面積もしくは高精細化した
画素を有する液晶表示装置及びその製造方法を提供することにある。
That is, an object of the present invention is to provide a liquid crystal display device having a small pixel area or a high-definition pixel, which can suppress display defects such as crosstalk and flicker without reducing the aperture ratio of each pixel. It is in providing the manufacturing method.

本発明の上記第1の目的を達成するため、本発明の液晶表示装置は、透明基板上にマト
リクス状に配置された複数の信号線及び走査線と、前記走査線間に平行に設けられた複数
の補助容量線と、前記信号線及び走査線の交点近傍に設けられた薄膜トランジスタと、前
記信号線及び走査線により区画されるそれぞれの位置に配置されるとともに前記薄膜トラ
ンジスタのドレイン電極に電気的に接続された画素電極とを備えた液晶表示装置において
、前記薄膜トランジスタのゲート電極及び前記走査線はゲート絶縁膜で被覆され、前記補
助容量線の上に前記ゲート絶縁膜の厚みよりも薄い絶縁層を介して前記薄膜トランジスタ
のドレイン電極が延在されていることを特徴とする。
In order to achieve the first object of the present invention, a liquid crystal display device of the present invention is provided in parallel between a plurality of signal lines and scanning lines arranged in a matrix on a transparent substrate, and the scanning lines. A plurality of storage capacitor lines, a thin film transistor provided in the vicinity of the intersection of the signal line and the scanning line, and a drain electrode of the thin film transistor are disposed at respective positions partitioned by the signal line and the scanning line. In the liquid crystal display device including the connected pixel electrode, the gate electrode and the scanning line of the thin film transistor are covered with a gate insulating film, and an insulating layer thinner than the thickness of the gate insulating film is formed on the auxiliary capacitance line. The drain electrode of the thin film transistor is extended through.

また、本発明は、上記液晶表示装置において、前記ゲート絶縁膜は複数層構造からなり
、前記絶縁層はそのうちの少なくとも一層で構成されていることを特徴とする。
In the liquid crystal display device according to the present invention, the gate insulating film has a multi-layer structure, and the insulating layer is composed of at least one of them.

また、本発明は、上記液晶表示装置において、前記絶縁膜は前記ゲート絶縁膜を構成す
る複数層のうち最も表面側に形成された一層であることを特徴とする。
In the liquid crystal display device according to the present invention, the insulating film is a single layer formed on the most surface side among a plurality of layers constituting the gate insulating film.

また、本発明は、上記液晶表示装置において、前記絶縁層は前記ゲート絶縁膜を構成す
る複数層のうち最も透明基板側に形成された一層であることを特徴とする。
In the liquid crystal display device according to the present invention, the insulating layer is a layer formed on the most transparent substrate side among a plurality of layers constituting the gate insulating film.

また、本発明は、上記液晶表示装置において、前記絶縁層は、前記ゲート絶縁膜を構成
する複数層のうち最も厚みの薄い層で構成されていることを特徴とする。
In the liquid crystal display device according to the present invention, the insulating layer is composed of a thinnest layer among a plurality of layers constituting the gate insulating film.

また、本発明は、前記補助容量線上の絶縁層の薄い部分のエッジが補助容量線のエッジ
よりも内側に位置することを特徴とする。
Further, the invention is characterized in that the edge of the thin portion of the insulating layer on the storage capacitor line is located inside the edge of the storage capacitor line.

また、本発明は、上記液晶表示装置において、前記ゲート絶縁膜の厚さは2500〜5
500Åであり、前記絶縁層の厚さは500〜1500Åであることを特徴とする。
According to the present invention, in the liquid crystal display device, the gate insulating film has a thickness of 2500 to 5
The insulating layer has a thickness of 500 to 1500 mm.

また、本発明は、上記液晶表示装置において、前記画素電極と前記ドレイン電極との間
には層間絶縁膜が形成されており、該層間絶縁膜の前記補助容量線上に位置する部分には
コンタクトホールが形成されており、該コンタクトホールを介して前記画素電極と前記ド
レイン電極とが電気的に接続されていることを特徴とする。
According to the present invention, in the liquid crystal display device, an interlayer insulating film is formed between the pixel electrode and the drain electrode, and a contact hole is formed in a portion of the interlayer insulating film located on the auxiliary capacitance line. The pixel electrode and the drain electrode are electrically connected through the contact hole.

また、本発明は、上記液晶表示装置において、前記画素電極の表面又は背面には、前記
薄膜トランジスタ及び補助容量線上、あるいは、前記画素電極に対応する位置の全域を覆
うように、反射膜が形成されていることを特徴とする。
In the liquid crystal display device according to the present invention, a reflective film is formed on the front surface or the back surface of the pixel electrode so as to cover the thin film transistor and the auxiliary capacitance line or the entire region corresponding to the pixel electrode. It is characterized by.

更に、本発明の上記第2の目的を達成するため、本発明の液晶表示装置の製造方法の発
明は、透明基板上にゲート電極に連なる走査線及び補助容量線を互いに平行に複数本配設
する工程と、前記透明基板上の全面を覆うようにゲート絶縁膜を形成する工程と、前記ゲ
ート絶縁膜の前記補助容量線上に位置する部分を薄膜化して前記補助容量線の周囲より厚
みの薄い絶縁層を形成する工程と、前記ゲート絶縁膜の上方に薄膜トランジスタのドレイ
ン電極を形成すると共にこの薄膜トランジスタのドレイン電極を前記補助容量線上の絶縁
層を被覆するように延在させて補助容量を形成する工程を含むことを特徴とする。
Furthermore, in order to achieve the second object of the present invention, a liquid crystal display device manufacturing method according to the present invention includes a plurality of scanning lines and auxiliary capacitance lines connected to a gate electrode on a transparent substrate in parallel with each other. A step of forming a gate insulating film so as to cover the entire surface of the transparent substrate, and a portion of the gate insulating film located on the auxiliary capacitance line is thinned to be thinner than the periphery of the auxiliary capacitance line Forming an insulating layer; and forming a drain electrode of the thin film transistor above the gate insulating film and extending the drain electrode of the thin film transistor so as to cover the insulating layer on the auxiliary capacitance line to form an auxiliary capacitance Including a process.

また、本発明は、上記液晶表示装置の製造方法において、前記絶縁層を形成する工程は
、前記ゲート絶縁膜上に半導体層を形成する工程と、前記半導体層の表面にフォトレジス
トを塗布する工程と、ハーフトーンマスクを用い、前記補助容量線上の補助容量形成部の
フォトレジストは除去し、ゲート電極に対応する位置に厚いフォトレジストを残すととも
にその他の部分に薄いフォトレジストを残す工程と、エッチングにより、露出している前
記補助容量形成部の半導体層を除去した後に、更に前記補助容量形成部に位置する前記ゲ
ート絶縁膜の一部を除去して周囲のゲート絶縁膜より厚さの薄い絶縁層を形成する工程と
、前記薄いフォトレジストを除去して前記ゲート電極に対応する位置にのみフォトレジス
トを残す工程と、露出している前記半導体層をエッチングにより除去する工程と、残りの
前記フォトレジストを除去する工程を含むことを特徴とする。
In the method of manufacturing a liquid crystal display device according to the present invention, the step of forming the insulating layer includes a step of forming a semiconductor layer on the gate insulating film, and a step of applying a photoresist on the surface of the semiconductor layer. And using a halftone mask, removing the photoresist in the auxiliary capacitance forming portion on the auxiliary capacitance line, leaving a thick photoresist at a position corresponding to the gate electrode and leaving a thin photoresist in other portions, and etching. Then, after the exposed semiconductor layer of the auxiliary capacitance forming portion is removed, a part of the gate insulating film located in the auxiliary capacitance forming portion is further removed to make the insulation thinner than the surrounding gate insulating film A step of forming a layer, a step of removing the thin photoresist and leaving a photoresist only at a position corresponding to the gate electrode, and an exposure. Removing the serial semiconductor layer by etching, characterized in that it comprises a step of removing the remaining of the photoresist.

また、本発明は、上記液晶表示装置の製造方法において、前記絶縁層を形成する工程は
、前記ゲート絶縁膜を複数回に分けて複数層に形成する工程と、その内の少なくとも一層
を除去する工程を含むことを特徴とする。
According to the present invention, in the method for manufacturing a liquid crystal display device, the step of forming the insulating layer includes a step of forming the gate insulating film in a plurality of times and a step of removing at least one of them. Including a process.

また、本発明は、上記液晶表示装置の製造方法において、前記絶縁層を形成する工程は
、前記ゲート絶縁膜を複数回に分けて複数層に形成する際に最初に形成した層を除去する
工程であることを特徴とする。
In addition, in the method for manufacturing a liquid crystal display device according to the present invention, the step of forming the insulating layer is a step of removing the first formed layer when the gate insulating film is formed into a plurality of layers in a plurality of times. It is characterized by being.

また、本発明は、上記液晶表示装置の製造方法において、前記絶縁層を形成する工程は
、前記ゲート絶縁膜を複数回に分けて複数層に形成した後に最後に形成した層を除去する
工程であることを特徴とする。
In the method for manufacturing a liquid crystal display device according to the present invention, the step of forming the insulating layer is a step of removing the last layer formed after the gate insulating film is formed into a plurality of layers in a plurality of times. It is characterized by being.

また、本発明は、上記液晶表示装置の製造方法において、前記複層構造のゲート絶縁膜
は同一材料を用いてそれぞれの層毎に基板温度を変えることによって形成したことを特徴
とする。
In the method for manufacturing a liquid crystal display device according to the present invention, the gate insulating film having a multilayer structure is formed by changing the substrate temperature for each layer using the same material.

また、本発明は、上記液晶表示装置の製造方法において、前記基板温度は、最初のゲー
ト絶縁膜の形成時が最も高く、更なるゲート絶縁膜の形成時に順次低くなるようにしたこ
とを特徴とする。
Further, the present invention is characterized in that, in the method for manufacturing a liquid crystal display device, the substrate temperature is highest when the first gate insulating film is formed, and gradually decreases when further gate insulating films are formed. To do.

また、本発明は、上記液晶表示装置の製造方法において、前記複層構造のゲート絶縁膜
は同一材料を用いてそれぞれの層毎に周囲の雰囲気ガスの成分を変えることにより形成し
たことを特徴とする。
Further, the present invention is characterized in that, in the above-mentioned method for manufacturing a liquid crystal display device, the gate insulating film having a multilayer structure is formed by using the same material and changing the ambient gas component for each layer. To do.

また、本発明は、上記液晶表示装置の製造方法において、ドレイン電極を覆うように層
間絶縁膜を形成する工程と、層間絶縁膜にドレイン電極と補助容量線が重なる位置にコン
タクトホールを形成する工程と、層間絶縁膜上にコンタクトホールを介して前記ドレイン
電極と電気的に接続するように画素電極を形成する工程とを含むことを特徴とする。
According to the present invention, in the method of manufacturing the liquid crystal display device, a step of forming an interlayer insulating film so as to cover the drain electrode, and a step of forming a contact hole at a position where the drain electrode and the auxiliary capacitance line overlap with the interlayer insulating film And a step of forming a pixel electrode on the interlayer insulating film so as to be electrically connected to the drain electrode through a contact hole.

また、本発明は、上記液晶表示装置の製造方法において、前記画素電極の形成前又は後
に、前記薄膜トランジスタ及び補助容量線に対応する位置、あるいは、前記画素電極に対
応する位置の全面反射板を形成する工程を含むことを特徴とする。
According to the present invention, in the method for manufacturing a liquid crystal display device, before or after the formation of the pixel electrode, a full-surface reflector at a position corresponding to the thin film transistor and the auxiliary capacitance line or a position corresponding to the pixel electrode is formed. Including the step of:

本発明は上記構成を備えることにより、以下に示すような優れた効果を奏する。すなわ
ち、本発明の液晶表示装置によれば、補助容量線の一部の表面上に設けられた複層構造の
ゲート絶縁膜の一部である絶縁層を介して画素電極に接続されたドレイン電極が設けられ
ているが、この絶縁膜の厚さは補助容量線の周囲を覆うゲート絶縁膜の厚さよりも薄くな
っており、この絶縁層が補助容量の誘電体層を形成するため、補助容量を飛躍的に大きく
でき、以って補助容量線の面積を大きくすることなく、クロストークやフリッカ等の表示
不良を抑制することができる液晶表示装置が得られる。
By providing the above configuration, the present invention has the following excellent effects. That is, according to the liquid crystal display device of the present invention, the drain electrode connected to the pixel electrode through the insulating layer that is a part of the multi-layered gate insulating film provided on a part of the surface of the auxiliary capacitance line However, the thickness of this insulating film is smaller than the thickness of the gate insulating film covering the periphery of the auxiliary capacitance line, and this insulating layer forms a dielectric layer of the auxiliary capacitance, so that the auxiliary capacitance Thus, a liquid crystal display device can be obtained in which display defects such as crosstalk and flicker can be suppressed without increasing the area of the auxiliary capacitance line.

すなわち、ゲート絶縁膜は本来層間の絶縁性を保つ目的で透明基板全体にわたって均一
の厚さに設けられるが、特にTFTの一端子となるゲート電極上ではTFTの静電耐圧を
維持するためにゲート絶縁膜の厚さを薄くすることは不可能である。しかしながら、本発
明の液晶表示装置のように、補助容量線の表面に複層構造のゲート絶縁膜の一部である絶
縁層を薄く形成することで、特にゲート絶縁膜全体の厚さを薄くすることなく補助容量線
上の絶縁膜を薄肉にできるので、他の構成に何ら悪影響を与えることなく上述した効果を
奏することが可能となる。加えて単にドレイン電極を延在させることによって補助容量を
形成することができるため、遮光性の補助容量を効率よく配置することができ、開口率が
向上する。
In other words, the gate insulating film is originally provided with a uniform thickness over the entire transparent substrate for the purpose of maintaining the insulation between the layers. However, the gate insulating film is used to maintain the electrostatic breakdown voltage of the TFT, particularly on the gate electrode serving as one terminal of the TFT. It is impossible to reduce the thickness of the insulating film. However, as in the liquid crystal display device of the present invention, by forming a thin insulating layer which is a part of the gate insulating film having a multilayer structure on the surface of the auxiliary capacitance line, the entire thickness of the gate insulating film is particularly reduced. Since the insulating film on the storage capacitor line can be made thinner without any adverse effect on other configurations, the above-described effects can be achieved. In addition, since the auxiliary capacitance can be formed simply by extending the drain electrode, the light-shielding auxiliary capacitance can be efficiently arranged, and the aperture ratio is improved.

また、本発明の液晶表示装置によれば、複層構造のゲート絶縁膜の形成時に、前記補助
容量線上の絶縁層がその複数層のうちの一層、すなわち、ゲート絶縁膜の最も表面側に形
成された層、あるいは最も透明基板側に形成された層から構成されるものとすれば、例え
ばゲート絶縁膜の各層にエッチング特性の異なる材料を用い、不要な層のみをエッチング
により除去することで、上述の薄い絶縁層を容易に形成することができるようになる。ま
た、この絶縁層として用いられる層をゲート絶縁膜の各層のうち最も薄い層とすれば、容
易に補助容量コンデンサの容量を増大させることができるようになる。
Further, according to the liquid crystal display device of the present invention, when the gate insulating film having a multilayer structure is formed, the insulating layer on the auxiliary capacitance line is formed on one of the plurality of layers, that is, on the most surface side of the gate insulating film. For example, by using a material having different etching characteristics for each layer of the gate insulating film and removing only unnecessary layers by etching, The thin insulating layer described above can be easily formed. Further, if the layer used as the insulating layer is the thinnest layer among the gate insulating films, the capacity of the auxiliary capacitor can be easily increased.

また、本発明の液晶表示装置によれば、補助容量線上の絶縁層の薄い部分のエッジを補
助容量線のエッジよりも内側に位置させているので、補助容量を構成する上電極と走査線
との間に十分な間隔を取りながら、また補助容量線のエッジ付近における補助容量を構成
する上電極と下電極の静電耐圧を確保しながら、補助容量の容量を大きくすることができ
る。
Further, according to the liquid crystal display device of the present invention, since the edge of the thin portion of the insulating layer on the auxiliary capacitance line is positioned inside the edge of the auxiliary capacitance line, the upper electrode and the scanning line constituting the auxiliary capacitance are arranged. It is possible to increase the capacity of the auxiliary capacitor while ensuring a sufficient interval between the upper and lower electrodes, and securing the electrostatic withstand voltage of the upper electrode and the lower electrode constituting the auxiliary capacitor near the edge of the auxiliary capacitor line.

また、本発明の液晶表示装置によれば、ゲート絶縁膜の厚さが2500〜5500Åと
絶縁性を損なわない程度の肉厚が保たれているとともに、絶縁層は500〜1500Åと
薄肉になっているので、コンデンサの容量を大きくすることができる。なお、ゲート絶縁
膜の厚さとしてはより好ましくは2800Å以上とし、絶縁層の厚さはより好ましくは1
000Å前後とする。
Further, according to the liquid crystal display device of the present invention, the thickness of the gate insulating film is 2500 to 5500 mm, which is a thickness that does not impair the insulation, and the insulating layer is as thin as 500 to 1500 mm. Therefore, the capacity of the capacitor can be increased. The thickness of the gate insulating film is more preferably 2800 mm or more, and the thickness of the insulating layer is more preferably 1
It should be around 000 km.

また、本発明の液晶表示装置によれば、走査線、信号線及び薄膜トランジスタ等の各種
配線が形成された後に層間絶縁膜によってこれらの配線が覆われることとなるが、画素電
極は、この層間膜の表面に設けられているため、表面が平らになる。そのため、液晶表示
装置のセルギャップを均一にすることができ、表示画質の良好な液晶表示装置が得られる
。更に、画素電極は、補助容量線上に設けたコンタクトホールを介してドレイン電極と電
気的に導通させたので、このコンタクトホール上のセルギャップがその周囲のセルギャッ
プとは相違しても、このセルギャップの部分は遮光性のドレイン電極によりバックライト
からの光を遮光するので、表示品質に悪影響が出ることはない。
In addition, according to the liquid crystal display device of the present invention, after various wirings such as scanning lines, signal lines, and thin film transistors are formed, these wirings are covered with the interlayer insulating film. Since the surface is provided, the surface becomes flat. Therefore, the cell gap of the liquid crystal display device can be made uniform, and a liquid crystal display device with good display image quality can be obtained. Further, since the pixel electrode is electrically connected to the drain electrode through a contact hole provided on the auxiliary capacitance line, even if the cell gap on the contact hole is different from the surrounding cell gap, this cell Since the gap portion shields light from the backlight by the light-shielding drain electrode, the display quality is not adversely affected.

また、本発明の液晶表示装置によれば、画素電極の薄膜トランジスタ及び補助容量線上
対応する位置の表面又は背面に反射板を設ければ簡単に半透過型の液晶表示装置とするこ
とができ、更には、画素電極の表面又は背面全域を覆うように反射板を設ければ簡単に反
射型の液晶表示装置とすることができる。
Further, according to the liquid crystal display device of the present invention, a transflective liquid crystal display device can be easily obtained by providing a reflective plate on the front surface or back surface of the pixel electrode corresponding to the thin film transistor and auxiliary capacitance line. If a reflector is provided so as to cover the entire surface of the pixel electrode or the entire back surface, a reflective liquid crystal display device can be easily obtained.

更に、本発明の液晶表示装置の製造方法によれば、上記発明の効果を奏する液晶表示装
置を容易に製造することができることに加えて、複層構造のゲート絶縁膜及び半導体層を
順次連続的に成膜したために、ゲート絶縁膜の成膜及びエッチング工程を行った後に半導
体層の成膜を行う方法と比較すれば、基板の周囲を常圧状態から真空状態に保持する工程
を1回少なくすることができるとともに、ゲート絶縁膜のエッチング工程で生じるコンタ
ミネーションの影響を受け難くなるためにTFTの特性が悪化することが少なくなる。
Furthermore, according to the method for manufacturing a liquid crystal display device of the present invention, in addition to being able to easily manufacture a liquid crystal display device having the effects of the above invention, a gate insulating film and a semiconductor layer having a multilayer structure are successively formed. Therefore, the number of steps of maintaining the periphery of the substrate from the normal pressure state to the vacuum state is reduced once compared with the method of forming the semiconductor layer after the gate insulating film is formed and etched. In addition, the TFT characteristics are less likely to deteriorate because it is less susceptible to contamination caused by the etching process of the gate insulating film.

また、本発明の液晶表示装置の製造方法によれば、複層構造のゲート絶縁膜の形成時に
、前記補助容量線上に形成された複数層の絶縁層のうちの一層、すなわち、ゲート絶縁膜
の最初に形成された層、あるいは最後に形成された層を除去するようにしたので、簡単に
ゲート絶縁膜よりも薄い厚さの絶縁層を形成することができる。
According to the method for manufacturing a liquid crystal display device of the present invention, when the gate insulating film having a multilayer structure is formed, one of the plurality of insulating layers formed on the storage capacitor line, that is, the gate insulating film is formed. Since the first formed layer or the last formed layer is removed, an insulating layer having a thickness smaller than that of the gate insulating film can be easily formed.

また、本発明の液晶表示装置の製造方法によれば、複層構造のゲート絶縁膜を同一材料
を用いてそれぞれの層毎に基板温度を変えることによって形成するようにしたので、周囲
雰囲気を変更せずに単に基板温度を変えることによりそれぞれ組成が実質的に同一である
が物性が異なる複層構造のゲート絶縁膜を形成することができ、しかもこの物性の差異を
利用してエッチングにより補助容量線の表面の絶縁層のみを容易に残すことができる。し
たがって、複層のゲート絶縁膜形成時に、各膜毎にエッチング処理を行わなくてもよいの
で、各膜の表面の汚染を避けることができるだけでなく、短時間に所定の絶縁膜及びゲー
ト絶縁膜を形成することができるようになる。この場合、ゲート絶縁膜形成材料として窒
化ケイ素、酸化ケイ素等を使用し得る。
In addition, according to the method for manufacturing a liquid crystal display device of the present invention, the gate insulating film having a multilayer structure is formed by changing the substrate temperature for each layer using the same material, so the ambient atmosphere is changed. By simply changing the substrate temperature, it is possible to form a gate insulating film having a multi-layer structure with substantially the same composition but different physical properties. Only the insulating layer on the surface of the wire can be easily left. Therefore, when the multi-layer gate insulating film is formed, it is not necessary to perform the etching process for each film. Therefore, it is possible not only to avoid contamination of the surface of each film, but also to reduce the predetermined insulating film and gate insulating film in a short time. Can be formed. In this case, silicon nitride, silicon oxide, or the like can be used as the gate insulating film forming material.

また、本発明の液晶表示装置の製造方法によれば、複層構造のゲート絶縁膜を同一材料
を用いてそれぞれの層毎に周囲の雰囲気ガスの成分を変えることにより形成することがで
き、しかもこの組成の差異に基づく物性の差異を利用してエッチングにより補助容量線の
表面の絶縁層のみを残すことができる。したがって、複層のゲート絶縁膜形成時に、各膜
毎にエッチング処理を行わなくてもよいので、各膜の表面の汚染を避けることができるだ
けでなく、短時間に所定の絶縁膜及びゲート絶縁膜を形成することができるようになる。
この異なる組成の薄膜からなる複層構造のゲート絶縁膜は、窒化ケイ素層及び酸化ケイ素
層からなることが好ましく、更には最上層が窒化ケイ素層からなることがより好ましい。
In addition, according to the method for manufacturing a liquid crystal display device of the present invention, a multi-layered gate insulating film can be formed by using the same material and changing the ambient gas component for each layer. By using the difference in physical properties based on the difference in composition, only the insulating layer on the surface of the auxiliary capacitance line can be left by etching. Therefore, when the multi-layer gate insulating film is formed, it is not necessary to perform the etching process for each film. Therefore, it is possible not only to avoid contamination of the surface of each film, but also to reduce the predetermined insulating film and gate insulating film in a short time. Can be formed.
The gate insulating film having a multilayer structure composed of thin films having different compositions is preferably composed of a silicon nitride layer and a silicon oxide layer, and more preferably the uppermost layer is composed of a silicon nitride layer.

以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態
は、本発明の技術思想を具体化するための液晶表示装置及びその製造方法を例示するもの
であって、本発明をこの液晶表示装置及びその製造方法に特定することを意図するもので
はなく、特許請求の範囲に含まれるその他の実施形態のものも等しく適応し得るものであ
る。なお、以下に示す実施例の液晶表示装置としては透過型の液晶表示装置について説明
するが、本発明の液晶表示装置は透過型に限らず、半透過型あるいは反射型の液晶表示装
置についても適応可能であることは明白である。
Hereinafter, the best embodiment of the present invention will be described with reference to the drawings. However, the embodiment described below exemplifies a liquid crystal display device and a manufacturing method thereof for embodying the technical idea of the present invention, and the present invention is specified to the liquid crystal display device and the manufacturing method thereof. And other embodiments within the scope of the claims are equally applicable. Note that a transmissive liquid crystal display device will be described as a liquid crystal display device according to the following embodiment. However, the liquid crystal display device of the present invention is not limited to a transmissive type, but can be applied to a transflective or reflective liquid crystal display device. Obviously it is possible.

図1は本発明の実施例1に係る液晶表示装置の一画素に相当する部分を拡大し、かつ他
方基板、例えばカラーフィルタ基板を透視して示した平面図であり、図2は図1の液晶表
示装置のII−II線で切断した状態を示す側断面図であり、図3及び図4は図1の液晶表示
装置のアレイ基板を製造する製造工程を示す断面図である。なお、図3及び図4はいずれ
も図1のII−II線において切断した断面の状態を示すものである。
1 is an enlarged plan view showing a portion corresponding to one pixel of the liquid crystal display device according to the first embodiment of the present invention, and seeing through the other substrate, for example, a color filter substrate. FIG. 2 is a plan view of FIG. FIG. 3 is a side sectional view showing a state of the liquid crystal display device taken along line II-II, and FIG. 3 and FIG. 4 are sectional views showing manufacturing steps for manufacturing the array substrate of the liquid crystal display device of FIG. 3 and 4 both show a cross-sectional state taken along line II-II in FIG.

本実施例1の液晶表示装置10は、ガラス等からなる透明基板11、12上に各種配線
等が形成されたアレイ基板13及びカラーフィルタ基板14からなる一対の基板の表面外
周部をシール材(図示省略)により貼り合わせ、その内部に液晶15を注入することによ
り作製される。
In the liquid crystal display device 10 of the first embodiment, the outer peripheral surface of the pair of substrates including the array substrate 13 and the color filter substrate 14 on which various wirings are formed on the transparent substrates 11 and 12 made of glass or the like is used as a sealing material ( (Not shown), and the liquid crystal 15 is injected therein.

アレイ基板13及びカラーフィルタ基板14上(内面側)には種々の配線等が形成され
ており、そのうちアレイ基板13には、マトリクス状に形成された複数本の走査線16及
び信号線17と、複数本の走査線16間に設けられ、この走査線16と平行な複数本の補
助容量線18と、ソース電極S、ゲート電極G、ドレイン電極D、及び半導体層19から
なる薄膜トランジスタTFTと、走査線16と信号線17とで囲まれた領域を覆う画素電
極20と、が設けられている。なお、TFTの半導体層19としてはポリシリコン(p−
Si)又はアモルファスシリコン(a−Si)が通常用いられるがこれに限られずアクテ
ィブ素子であればよい。
Various wirings and the like are formed on the array substrate 13 and the color filter substrate 14 (inner surface side), and among them, the array substrate 13 includes a plurality of scanning lines 16 and signal lines 17 formed in a matrix, A plurality of auxiliary capacitance lines 18 provided between the plurality of scanning lines 16 and parallel to the scanning lines 16, a thin film transistor TFT comprising a source electrode S, a gate electrode G, a drain electrode D, and a semiconductor layer 19, and scanning A pixel electrode 20 that covers a region surrounded by the line 16 and the signal line 17 is provided. As the semiconductor layer 19 of the TFT, polysilicon (p−
Si) or amorphous silicon (a-Si) is usually used, but is not limited to this and may be an active element.

カラーフィルタ基板14には、アレイ基板13の画素領域に合わせてマトリクス状に設
けられたブラックマトリクス21と、このブラックマトリクス21により囲まれた領域に
設けられる赤(R)、緑(G)、青(B)等のカラーフィルタ22と、アレイ基板側の電
極に電気的に接続されカラーフィルタを覆うように設けられた共通電極23とが通常設け
られている。ただし、本発明はこれに限定されることなく、横電界方式の場合には共通電
極がない場合もあるし、白黒表示であればカラーフィルタがない場合もあるし、色補完型
のカラー表示の場合には三原色ではなくもっと多種類のカラーフィルタで構成する場合も
ある。
The color filter substrate 14 includes a black matrix 21 provided in a matrix in accordance with the pixel region of the array substrate 13, and red (R), green (G), and blue provided in a region surrounded by the black matrix 21. A color filter 22 such as (B) and a common electrode 23 which is electrically connected to the electrode on the array substrate side and is provided so as to cover the color filter are usually provided. However, the present invention is not limited to this. In the case of the horizontal electric field method, there may be no common electrode, in the case of monochrome display, there may be no color filter, or color complementary color display. In some cases, the color filter may be composed of more kinds of color filters instead of the three primary colors.

そして、アレイ基板13とカラーフィルタ基板14、及びシール剤により囲まれた領域
には基板間距離を均一にするためのスペーサ等が必要に応じて複数個配設されているとと
もに、液晶15が封入されている。
In the area surrounded by the array substrate 13, the color filter substrate 14, and the sealant, a plurality of spacers and the like are provided as necessary to make the distance between the substrates uniform, and the liquid crystal 15 is enclosed. Has been.

次に上述の液晶表示装置のアレイ基板の製造工程を図3及び図4を参照して以下に示す
Next, the manufacturing process of the array substrate of the above-mentioned liquid crystal display device will be described below with reference to FIGS.

先ず、図3Aに示すように、透明基板11上に所定厚のアルミニウム、モリブデン、ク
ロムあるいはこれらの合金からなる導電物質層24を成膜する。そして、図3Bに示すよ
うに、周知のフォトリソグラフィー法を用いてパターニングすることによりその一部をエ
ッチングにより除去し、横方向に伸びる複数本の走査線16と、これら複数本の走査線1
6間に補助容量線18とを形成する。なお、図3Bにおいては走査線16から伸びるゲー
ト電極Gと補助容量線18の一部を幅広とすることにより形成された補助容量電極18a
が示されている。また、ここで示す走査線16及び補助容量線18は、アルミニウムとモ
リブデンからなる多層構造の配線として示している。これは、アルミニウムは抵抗値が小
さいという長所を持っているが、その反面、腐食しやすい、ITOとの接触抵抗が高いな
どの欠点があるため、アルミニウムをモリブデンで覆った多層構造にすることでそうした
欠点を改善できる。
First, as shown in FIG. 3A, a conductive material layer 24 made of aluminum, molybdenum, chromium, or an alloy thereof having a predetermined thickness is formed on the transparent substrate 11. Then, as shown in FIG. 3B, by patterning using a well-known photolithography method, a part thereof is removed by etching, and a plurality of scanning lines 16 extending in the lateral direction and the plurality of scanning lines 1
A storage capacitor line 18 is formed between the six. In FIG. 3B, the gate electrode G extending from the scanning line 16 and the auxiliary capacitance line 18a formed by widening a part of the auxiliary capacitance line 18 are widened.
It is shown. The scanning lines 16 and the auxiliary capacitance lines 18 shown here are shown as wirings having a multilayer structure made of aluminum and molybdenum. This has the advantage that aluminum has a small resistance value, but on the other hand, it has disadvantages such as being easily corroded and having high contact resistance with ITO. Such drawbacks can be improved.

次に前記工程によって走査線16と補助容量線18が形成された透明基板11上を覆う
ように所定厚さの第1層目の絶縁膜25が成膜される。この第1層目の絶縁膜25として
は窒化シリコンなどからなる透明な樹脂材が用いられ、また、この第1層目の絶縁膜25
の厚さは走査線16及びゲート電極Gの絶縁性に関わるため2500〜5500Åの範囲
とすることが好ましく、より好ましくは2800Å以上とするとよい。そして、第1層目
の絶縁膜25が成膜されると、図3Dに示すように、この第1層目の絶縁膜25の補助容
量電極18a上に位置する部分のみエッチングにより除去して窓部27を形成する。
Next, a first insulating film 25 having a predetermined thickness is formed so as to cover the transparent substrate 11 on which the scanning lines 16 and the auxiliary capacitance lines 18 are formed by the above process. As the first-layer insulating film 25, a transparent resin material made of silicon nitride or the like is used, and the first-layer insulating film 25 is used.
The thickness is preferably in the range of 2500 to 5500 mm, more preferably 2800 mm or more because it relates to the insulating properties of the scanning line 16 and the gate electrode G. When the first-layer insulating film 25 is formed, as shown in FIG. 3D, only the portion of the first-layer insulating film 25 located on the auxiliary capacitance electrode 18a is removed by etching. A portion 27 is formed.

また、上記工程が完了した後、図3Eに示すように、透明基板11上を覆うように第1
層目の絶縁膜25より薄肉な第2層目の絶縁層26を成膜する。この第2層目の絶縁層2
6は第1層目の絶縁膜25及び前述のエッチングにより第1層目の絶縁膜25が除去され
た補助容量電極18a上に成膜されるので、走査線16及びゲート電極Gは第1層目の絶
縁膜25と第2層目の絶縁層26の両方によって被覆され、この2層膜でゲート絶縁膜を
構成する。そして補助容量電極18aは第2層目の絶縁層26によってのみ被覆されてい
る。なお、この第2層目の絶縁層26の材料としては第1層目の絶縁膜25と同一材料、
すなわち窒化シリコンからなるものであっても良く、また別の絶縁膜、例えば酸化シリコ
ンなどでもよい。その肉厚は第1層目の絶縁膜25よりも薄肉であって、好ましくは50
0〜1500Åとし、さらに好ましくは1000Å前後、例えば800〜1200Åとす
る。
In addition, after the above steps are completed, as shown in FIG.
A second insulating layer 26 thinner than the insulating film 25 is formed. This second insulating layer 2
6 is formed on the first-layer insulating film 25 and the auxiliary capacitance electrode 18a from which the first-layer insulating film 25 has been removed by the above-described etching. Therefore, the scanning line 16 and the gate electrode G are formed on the first layer. The gate insulating film is composed of both the insulating film 25 of the eye and the insulating layer 26 of the second layer, and the two-layer film. The auxiliary capacitance electrode 18a is covered only with the second insulating layer 26. The material of the second insulating layer 26 is the same material as that of the first insulating film 25.
That is, it may be made of silicon nitride or another insulating film such as silicon oxide. Its thickness is thinner than that of the first insulating film 25, and preferably 50
It is set to 0 to 1500 mm, more preferably around 1000 mm, for example 800 to 1200 mm.

このような構成においては、ゲート絶縁膜と同じ手法においてゲート電極部分の厚み、
即ち補助容量線の周囲の厚みよりも薄い絶縁膜を補助容量線の補助容量電極18aの主要
部に形成するのが目的なので、第2層目の絶縁層26を特別に形成することも考えられる
が、ゲート絶縁膜を例えば2〜5層の複数層構造とし、絶縁層はそのうちの少なくとも一
層で構成するのが効率的で膜質がよい。その場合膜質を変えるなどしてエッチング特性を
変えて、ゲート絶縁膜の表面に形成されたうちの一層とすることもできる。最も効率的な
のは、上述の如く厚膜の第1層を形成し、これを電極表面までエッチングにより除去し、
その上に薄膜からなる絶縁層を形成するという、絶縁層をゲート絶縁膜の表面側に形成さ
れた一層とするのが好ましい。これにより、絶縁層は、ゲート絶縁膜を構成する複数層の
内最も厚みの薄い層で構成することができ、補助容量を格段に大きくすることが出来る。
In such a configuration, the thickness of the gate electrode portion in the same manner as the gate insulating film,
That is, since the purpose is to form an insulating film thinner than the peripheral thickness of the auxiliary capacitance line in the main part of the auxiliary capacitance electrode 18a of the auxiliary capacitance line, the second insulating layer 26 may be specially formed. However, it is efficient and the film quality is good that the gate insulating film has a multi-layer structure of 2 to 5 layers, for example, and the insulating layer is composed of at least one of them. In that case, it is possible to change the etching characteristics by changing the film quality or the like to form one layer formed on the surface of the gate insulating film. The most efficient is to form a thick first layer as described above and remove it to the electrode surface by etching.
An insulating layer made of a thin film is formed thereon, and the insulating layer is preferably a single layer formed on the surface side of the gate insulating film. As a result, the insulating layer can be constituted by the thinnest layer among the plurality of layers constituting the gate insulating film, and the auxiliary capacity can be greatly increased.

次に、図3Fに示すように、この第2層目の絶縁層26上にシリコン層、例えばa−S
iを1800Åの厚さで成膜する。そして、図3Gに示すように、ゲート電極Gを覆う部
分を残してa−Si層をエッチングにより除去し、TFTの一部となる半導体層19を形
成する。そして同様の手法により、図4Aに示すように、透明基板11上に導電物質を成
膜し、走査線16に直交する方向に延びる複数本の信号線17、この信号線17から延設
され半導体層19に接続されるソース電極S、及び、補助容量電極18a上を覆うととも
に一端が半導体層19に接続されるドレイン電極Dをパターニングする。これにより、透
明基板11の走査線16と信号線17との交差部近傍にはスイッチング素子となるTFT
が形成される。
Next, as shown in FIG. 3F, a silicon layer, for example, aS, is formed on the second insulating layer 26.
i is deposited to a thickness of 1800 mm. Then, as shown in FIG. 3G, the a-Si layer is removed by etching, leaving a portion covering the gate electrode G, thereby forming a semiconductor layer 19 that becomes a part of the TFT. 4A, a conductive material is deposited on the transparent substrate 11, and a plurality of signal lines 17 extending in a direction orthogonal to the scanning lines 16 are extended from the signal lines 17 to the semiconductor. The source electrode S connected to the layer 19 and the drain electrode D which covers the auxiliary capacitance electrode 18a and whose one end is connected to the semiconductor layer 19 are patterned. As a result, a TFT serving as a switching element is located near the intersection of the scanning line 16 and the signal line 17 of the transparent substrate 11.
Is formed.

さらにまた、図4Bに示すように、これらの各種配線を覆うように透明基板11上に表
面の安定化のための無機絶縁材料からなる保護絶縁膜28を成膜し、続いて、図4Cに示
すように、アレイ基板13の表面を平坦化するための有機絶縁材料からなる層間膜29が
成膜される。なお、この層間膜29の補助容量電極18a上に位置する部分には後述する
画素電極20とドレイン電極Dとを電気的に接続するためのコンタクトホール30を形成
する穴が設けられているが、この穴の位置は補助容量電極18a上に限らない。ただし、
コンタクトホール30が形成された部分は液晶表示装置10としてカラーフィルタ基板1
4と貼り合わせた際にその基板間距離が他の部分と異なるため、表示品質のバラつきが生
じる恐れがあるので、好ましくは遮光性材料である補助容量電極18a上に設けるものと
する。そして、図4Dに示すように、層間膜29に形成された穴から露出している無機絶
縁材料からなる保護絶縁膜28を取り除いた後、最後に、図4Eに示すように、走査線1
6及び信号線17によって囲まれた1画素領域ごとに例えばITO(Indium Tin Oxide)
からなる画素電極20を形成する。このとき好ましくはその一部が走査線16及び信号線
17上に位置し、かつ隣接する画素電極20同士が非接続状態となるように設ける。以上
の工程によりアレイ基板13が製造される。
Furthermore, as shown in FIG. 4B, a protective insulating film 28 made of an inorganic insulating material for stabilizing the surface is formed on the transparent substrate 11 so as to cover these various wirings. As shown, an interlayer film 29 made of an organic insulating material for planarizing the surface of the array substrate 13 is formed. A portion of the interlayer film 29 positioned on the auxiliary capacitance electrode 18a is provided with a hole for forming a contact hole 30 for electrically connecting a pixel electrode 20 and a drain electrode D, which will be described later. The position of this hole is not limited to the auxiliary capacitance electrode 18a. However,
The portion where the contact hole 30 is formed is the color filter substrate 1 as the liquid crystal display device 10.
Since the distance between the substrates is different from that of the other portions when bonded to 4, the display quality may vary. Therefore, it is preferably provided on the auxiliary capacitance electrode 18a which is a light shielding material. 4D, after removing the protective insulating film 28 made of an inorganic insulating material exposed from the hole formed in the interlayer film 29, finally, as shown in FIG. 4E, the scanning line 1
6 and the signal line 17 for each pixel region, for example, ITO (Indium Tin Oxide)
A pixel electrode 20 made of is formed. At this time, it is preferable that a part thereof is located on the scanning line 16 and the signal line 17 and the adjacent pixel electrodes 20 are not connected to each other. The array substrate 13 is manufactured through the above steps.

上述した製造方法によって形成されたアレイ基板13の補助容量は、電極が補助容量電
極18aと画素電極20に接続されたドレイン電極Dであり、誘電体が厚さ1000Åの
第2層目の絶縁層26であるコンデンサ構造からなる。よって、従来技術のように誘電体
が2500〜4500Åのゲート絶縁膜よりも薄肉な絶縁膜であるので、コンデンサ容量
を飛躍的に増大させることができる。また、ゲート電極G及び走査線16は第1層目の絶
縁膜25と第2層目の絶縁層26の積層体によって被覆されているので、その絶縁性は確
保されている。
The auxiliary capacitance of the array substrate 13 formed by the manufacturing method described above is that the electrode is the drain electrode D connected to the auxiliary capacitance electrode 18a and the pixel electrode 20, and the dielectric is the second insulating layer having a thickness of 1000 mm. 26 capacitor structure. Therefore, since the dielectric is a thinner insulating film than the gate insulating film of 2500 to 4500 mm as in the prior art, the capacitor capacity can be dramatically increased. In addition, since the gate electrode G and the scanning line 16 are covered with the laminated body of the first-layer insulating film 25 and the second-layer insulating layer 26, the insulating property is ensured.

また、コンデンサ容量を増大させることで補助容量を構成する電極部分を小さくでき、
画素の開口率を上げることができる。更に、ドレイン電極Dが補助容量を構成する電極を
兼ねているため、補助容量の電極としてドレイン電極D以外に特別に電極(導電層)を設
ける場合よりも画素内の遮光部分を少なくすることができ、開口率をより向上することが
できる。
In addition, by increasing the capacitor capacity, the electrode part constituting the auxiliary capacity can be reduced,
The aperture ratio of the pixel can be increased. Further, since the drain electrode D also serves as an electrode constituting the auxiliary capacitance, the light shielding portion in the pixel can be reduced as compared with the case where an electrode (conductive layer) is provided in addition to the drain electrode D as the auxiliary capacitance electrode. The aperture ratio can be further improved.

補助容量の容量を増大させるためには、補助容量を形成する全ての部分で絶縁膜を薄く
した方がよい。この実施例では第1層目の絶縁膜25を部分的に取り除くことで補助容量
部分の絶縁膜を薄くしているので、容量を大きくするためには、この第1層目の絶縁膜2
5を取り除く部分を補助容量電極18aよりも大きくした方がよい。つまり第1層目の絶
縁膜25の窓部27のエッジが補助容量電極18aのエッジの外側になるようにすればよ
い。ところが、ドレイン電極Dが補助容量の電極を兼ねる場合、補助容量は走査線16の
近くに配置される。そのため補助容量部分の外側まで絶縁膜を薄くしてしまうと、補助容
量の上電極(ドレイン電極D)と走査線16の間隔が近くなり過ぎてしまい、寄生容量な
どの問題が発生する。従ってドレイン電極Dが補助容量の上電極を兼ねる場合は、補助容
量の上電極と走査線16の間隔を広く取りながら、補助容量部分の絶縁膜を薄くする必要
があり、絶縁膜の薄い部分のエッジが補助容量電極18aのエッジの内側に位置するよう
にする。また、補助容量電極18a上に形成される絶縁膜は補助容量電極18aのエッジ
付近ではその他の部分よりも薄くなりやすいため、補助容量電極18aのエッジ付近にお
いて補助容量電極18aと上電極との静電耐圧を確保するためにも、補助容量電極18a
のエッジ付近の絶縁膜を補助容量電極18aの中央付近の絶縁膜よりも厚くした方がよい
。この実施例では、第1層目の絶縁膜25を取り除く部分(窓部27)のエッジが補助容
量電極18aの内側になるようにすることで、補助容量の上電極(ドレイン電極D)との
走査線16との間に十分な間隔を取ると共に上電極と補助容量電極との静電耐圧も確保し
ている。
In order to increase the capacity of the auxiliary capacitor, it is better to make the insulating film thinner in all the portions forming the auxiliary capacitor. In this embodiment, the insulating film 25 in the auxiliary capacitance portion is thinned by partially removing the first-layer insulating film 25. Therefore, in order to increase the capacitance, the first-layer insulating film 2 is used.
It is better to make the portion where 5 is removed larger than the auxiliary capacitance electrode 18a. That is, the edge of the window portion 27 of the first insulating film 25 may be located outside the edge of the auxiliary capacitance electrode 18a. However, when the drain electrode D also serves as an auxiliary capacitance electrode, the auxiliary capacitance is arranged near the scanning line 16. Therefore, if the insulating film is thinned to the outside of the auxiliary capacitance portion, the distance between the upper electrode (drain electrode D) of the auxiliary capacitance and the scanning line 16 becomes too close, and problems such as parasitic capacitance occur. Therefore, in the case where the drain electrode D also serves as the upper electrode of the auxiliary capacitor, it is necessary to make the insulating film in the auxiliary capacitor portion thin while widening the distance between the upper electrode of the auxiliary capacitor and the scanning line 16. The edge is positioned inside the edge of the auxiliary capacitance electrode 18a. Further, since the insulating film formed on the auxiliary capacitance electrode 18a is likely to be thinner near the edge of the auxiliary capacitance electrode 18a than the other portions, the static capacitance between the auxiliary capacitance electrode 18a and the upper electrode is near the edge of the auxiliary capacitance electrode 18a. In order to ensure the withstand voltage, the auxiliary capacitance electrode 18a
It is better to make the insulating film near the edge of the electrode thicker than the insulating film near the center of the auxiliary capacitance electrode 18a. In this embodiment, the edge of the portion (window portion 27) from which the first-layer insulating film 25 is removed is located inside the auxiliary capacitance electrode 18a, so that the upper electrode (drain electrode D) of the auxiliary capacitance is connected. A sufficient space is provided between the scanning line 16 and the electrostatic withstand voltage between the upper electrode and the auxiliary capacitance electrode is secured.

この実施例では、補助容量部分の絶縁膜を薄くする方法として、先に第1層目の絶縁膜
を成膜し、その第1層目の絶縁膜の補助容量電極と対応する部分を完全に取り除き、その
上から第1層目の絶縁膜よりも薄い第2層目の絶縁膜を積層している。補助容量部分の絶
縁膜を薄くする方法としては、この他にも先に厚めの絶縁膜を成膜し、その絶縁膜を部分
的にエッチングして薄くする方法もあるが、この実施例の方が補助容量部分の絶縁膜の厚
みを制御しやすく、均一な厚さの絶縁膜を形成することができる。
In this embodiment, as a method of thinning the insulating film in the auxiliary capacitor portion, the first insulating film is first formed, and the portion corresponding to the auxiliary capacitor electrode of the first insulating film is completely formed. A second insulating film that is thinner than the first insulating film is stacked from above. In addition to this, there is another method of thinning the insulating film in the auxiliary capacity part, in which a thicker insulating film is first formed and the insulating film is partially etched to reduce the thickness. However, it is easy to control the thickness of the insulating film in the auxiliary capacitance portion, and an insulating film having a uniform thickness can be formed.

以上述べたように、本発明の液晶表示装置によれば、遮光性材料からなる補助容量電極
の面積を大きくすることなく補助容量コンデンサの容量を増大させることができ、しかも
、画素電極20は、その一部が走査線16及び信号線17上に位置し、かつ隣接する画素
電極20同士が非接続状態となるように設けるので、画素ごとの開口率を低下させること
なく、クロストーク及びフリッカ等の表示不良を抑えることができる。加えて、画素電極
20は平らな層間膜29上に設けられているので、得られる液晶表示装置10のセルギャ
ップを均一となし得るため、表示画質の良好な液晶表示装置10が得られる。
As described above, according to the liquid crystal display device of the present invention, it is possible to increase the capacity of the auxiliary capacitor without increasing the area of the auxiliary capacitor electrode made of a light-shielding material. A portion thereof is located on the scanning line 16 and the signal line 17 and is provided so that adjacent pixel electrodes 20 are not connected to each other, so that the crosstalk, flicker, etc. are not reduced without decreasing the aperture ratio for each pixel. Display defects can be suppressed. In addition, since the pixel electrode 20 is provided on the flat interlayer film 29, the cell gap of the obtained liquid crystal display device 10 can be made uniform, so that the liquid crystal display device 10 with good display image quality can be obtained.

なお、本発明の液晶表示装置を透過型ではなく半透過型とする場合には、画素電極のコ
ンタクトホール30を除く領域に形成された層間膜29の表面に部分的に微細な凹凸を形
成するとともに、この凹凸部と画素電極20との間又は画素電極20の表面に光反射材料
からなる反射膜を成膜すればよい。半透過型の液晶表示装置においては、透過型の液晶表
示装置に比べて透過部の面積が狭いため、開口部の面積を広くすることができる本発明の
液晶表示装置及びその製造方法は特に有効である。また、この液晶表示装置を反射型とし
たい場合は、層間膜29との間又は画素電極20の表面の全域に反射膜を成膜すればよい
In the case where the liquid crystal display device of the present invention is not a transmissive type but a transflective type, fine irregularities are partially formed on the surface of the interlayer film 29 formed in the region excluding the contact hole 30 of the pixel electrode. At the same time, a reflective film made of a light reflecting material may be formed between the uneven portion and the pixel electrode 20 or on the surface of the pixel electrode 20. In the transflective liquid crystal display device, since the area of the transmissive portion is narrower than that of the transmissive liquid crystal display device, the liquid crystal display device of the present invention that can widen the area of the opening and the manufacturing method thereof are particularly effective. It is. If the liquid crystal display device is to be of a reflective type, a reflective film may be formed between the interlayer film 29 or the entire surface of the pixel electrode 20.

次に、実施例2の液晶表示装置10Aのアレイ基板の製造工程を図5及び図6を用いて
説明する。なお、実施例2の液晶表示装置10Aのカラーフィルタ基板を透視して表した
アレイ基板の一画素に相当する部分の拡大平面図は図1に示した実施例1の液晶表示装置
10の場合と同様であり、同じく実施例2のアレイ基板における図1のII−II断面図に対
応する図は図2に示した実施例1の液晶表示装置10の場合と同様であるので、必要に応
じて図1及び図2を援用して説明することとし、実施例1の液晶表示装置10の構成と同
一の部分には同一の参照符号を付与して説明する。また、図5A〜図5E及び図6A〜図
6Dは実施例2の液晶表示装置10Aのアレイ基板を製造する製造工程を示す断面図であ
る。なお、図5A〜図5E及び図6A〜図6Dはいずれも図1のII−II断面に対応する位
置の状態を示す。
Next, the manufacturing process of the array substrate of the liquid crystal display device 10A of Example 2 will be described with reference to FIGS. An enlarged plan view of a portion corresponding to one pixel of the array substrate seen through the color filter substrate of the liquid crystal display device 10A of the second embodiment is the same as that of the liquid crystal display device 10 of the first embodiment shown in FIG. Similarly, the figure corresponding to the II-II sectional view of FIG. 1 on the array substrate of Example 2 is the same as that of the liquid crystal display device 10 of Example 1 shown in FIG. The description will be made with reference to FIGS. 1 and 2, and the same reference numerals are given to the same parts as those of the liquid crystal display device 10 of the first embodiment. 5A to 5E and FIGS. 6A to 6D are cross-sectional views illustrating manufacturing steps for manufacturing the array substrate of the liquid crystal display device 10A of the second embodiment. 5A to 5E and FIGS. 6A to 6D each show a state of a position corresponding to the II-II cross section of FIG.

先ず、図5Aに示すように、透明基板11上に所定厚のアルミニウム、モリブデン、ク
ロムあるいはこれらの合金からなる導電物質層24を成膜する。そして、図5Bに示すよ
うに、周知のフォトリソグラフィー法を用いてパターニングすることによりその一部をエ
ッチングして除去し、横方向に伸びる複数本の走査線16、この走査線16に連なるゲー
ト電極G及びこれら複数本の走査線16の間にそれぞれ補助容量線18を形成する。なお
、図5Bにおいては走査線16から伸びるゲート電極Gと補助容量線18の一部を幅広と
することにより形成された補助容量電極18aが示されている。
First, as shown in FIG. 5A, a conductive material layer 24 made of aluminum, molybdenum, chromium, or an alloy thereof having a predetermined thickness is formed on the transparent substrate 11. Then, as shown in FIG. 5B, by patterning using a well-known photolithography method, a part thereof is removed by etching, a plurality of scanning lines 16 extending in the lateral direction, and gate electrodes connected to the scanning lines 16 A storage capacitor line 18 is formed between G and the plurality of scanning lines 16. In FIG. 5B, the gate electrode G extending from the scanning line 16 and the auxiliary capacitance electrode 18a formed by widening a part of the auxiliary capacitance line 18 are shown.

次に、図5Cに示すように、前記工程によって走査線16と補助容量線18が形成され
た透明基板11を真空装置内で高温、例えば350℃に加熱し、常法に従ってプラズマC
VD(Chemical Vapor Deposition)法等により表面に所定厚さ(例えば1000Å)の
窒化ケイ素からなる第1層目の絶縁膜25を形成する。その後、表面に第1層目の絶縁膜
25を形成した透明基板11の温度を最初の温度よりも低い温度、例えば250℃に下げ
、同様にプラズマCVD法等により所定厚さ(例えば3000Å)の窒化ケイ素からなる
第2層目の絶縁層26を形成する。この第1層目の絶縁膜25及び第2層目の絶縁層26
の両者がゲート絶縁膜となる。更に、第2層目の絶縁層26の表面全体に例えばa−Si
層及びn+a−Si層からなる半導体層19を所定の厚さ(例えばa−Si層1800Å
及びn+a−Si層500Å)に形成する。
Next, as shown in FIG. 5C, the transparent substrate 11 on which the scanning lines 16 and the auxiliary capacitance lines 18 are formed by the above process is heated in a vacuum apparatus to a high temperature, for example, 350 ° C.
A first insulating film 25 made of silicon nitride having a predetermined thickness (for example, 1000 mm) is formed on the surface by a VD (Chemical Vapor Deposition) method or the like. Thereafter, the temperature of the transparent substrate 11 on which the first insulating film 25 is formed on the surface is lowered to a temperature lower than the initial temperature, for example, 250 ° C., and a predetermined thickness (for example, 3000 mm) is similarly formed by plasma CVD or the like. A second insulating layer 26 made of silicon nitride is formed. The first insulating layer 25 and the second insulating layer 26
Both become gate insulating films. Further, for example, a-Si is formed on the entire surface of the second insulating layer 26.
The semiconductor layer 19 composed of a layer and an n + a-Si layer has a predetermined thickness (for example, an a-Si layer 1800 mm).
And an n + a-Si layer 500 Å).

この第1層目の絶縁膜25、第2層目の絶縁層26及び半導体層19は、いずれも真空
装置から透明基板11を取り出すことなしに連続的に形成することができる。なお、第1
層目の絶縁膜25と第2層目の絶縁層26とは、それぞれの絶縁膜形成時の基板温度が相
違しているため、同じ窒化ケイ素からなるものであっても膜の硬さが異なり、基板温度が
高い第1層目の絶縁膜25の方が硬くなるために緩衝フッ酸による湿式エッチングレート
が低下する。なお、第1層目の絶縁膜25の厚さは短絡を起こさない限り薄い方が好まし
く、500〜1500Åとするとよい。また、第1層目の絶縁膜25と第2層目の絶縁層
26の両者を合わせて厚さは、TFTのゲート電極G部分で静電気により絶縁破壊を起こ
さないようにするため、2500〜5500Åとするとよい。
The first insulating film 25, the second insulating layer 26, and the semiconductor layer 19 can all be formed continuously without taking the transparent substrate 11 out of the vacuum apparatus. The first
Since the insulating film 25 in the second layer and the insulating layer 26 in the second layer have different substrate temperatures at the time of forming the insulating films, the hardness of the films differs even if they are made of the same silicon nitride. Since the first insulating film 25 having a higher substrate temperature is harder, the wet etching rate with buffered hydrofluoric acid is lowered. The first insulating film 25 is preferably thin as long as it does not cause a short circuit, and is preferably 500 to 1500 mm. The thickness of both the first insulating film 25 and the second insulating layer 26 is 2500 to 5500 mm in order to prevent dielectric breakdown due to static electricity in the gate electrode G portion of the TFT. It is good to do.

ここでは絶縁膜を積層するときの基板温度を変えることでエッチングレートの異なる絶
縁膜を形成したが、この他にも雰囲気ガスの成分を変えてエッチングレートの異なる絶縁
膜を形成しても良い。例えば、窒化ケイ素を形成する場合、シランガスと窒素ガスを用い
るが、第2層目を形成する際に第1層目を形成するときよりもシランガスの割合を増やす
ことで、第1層の絶縁膜の方を硬くすることができる。
Here, the insulating film having a different etching rate is formed by changing the substrate temperature when the insulating films are stacked, but an insulating film having a different etching rate may be formed by changing the components of the atmospheric gas. For example, when silicon nitride is formed, silane gas and nitrogen gas are used, but when the second layer is formed, the ratio of the silane gas is increased as compared with the case where the first layer is formed. Can be hardened.

その後、図5Dに示すように、TFTのゲート電極Gの表面に半導体層19が残るよう
に半導体層19をドライエッチングにより除去し、次いで補助容量電極18aの表面の第
2層目の絶縁層26を第1層目の絶縁膜25が露出するように緩衝フッ酸を用いた湿式エ
ッチングないしはドライエッチングにより除去して窓部27を形成する。この際、第1層
目の絶縁膜25のエッチング速度は第2層目の絶縁層26のエッチング速度よりも遅いた
め、第1層目の絶縁膜25は実質的にエッチングされない状態で残すことができる。
Thereafter, as shown in FIG. 5D, the semiconductor layer 19 is removed by dry etching so that the semiconductor layer 19 remains on the surface of the gate electrode G of the TFT, and then the second insulating layer 26 on the surface of the auxiliary capacitance electrode 18a. Is removed by wet etching or dry etching using buffered hydrofluoric acid so that the first insulating film 25 is exposed. At this time, since the etching rate of the first-layer insulating film 25 is slower than the etching rate of the second-layer insulating layer 26, the first-layer insulating film 25 may be left in a state where it is not substantially etched. it can.

次いで、透明基板11上にアルミニウム、モリブデン、クロムあるいはこれらの合金か
らなる導電物質層を成膜した後、図1及び図5Eに示すように、走査線16に直交する方
向に延びる複数本の信号線17、この信号線17から延設されて半導体層19に接続され
るソース電極S、及び、補助容量電極18a上を覆うとともに一端が半導体層19に接続
されるドレイン電極Dをパターニングする。これにより、透明基板11の走査線16及び
信号線17との交差部近傍にはスイッチング素子となるTFTが形成される。
Next, after forming a conductive material layer made of aluminum, molybdenum, chromium, or an alloy thereof on the transparent substrate 11, a plurality of signals extending in a direction perpendicular to the scanning line 16 as shown in FIGS. 1 and 5E. The line 17, the source electrode S extending from the signal line 17 and connected to the semiconductor layer 19, and the drain electrode D covering the auxiliary capacitance electrode 18 a and having one end connected to the semiconductor layer 19 are patterned. As a result, a TFT serving as a switching element is formed in the vicinity of the intersection of the transparent substrate 11 with the scanning line 16 and the signal line 17.

更に、図6Aに示すように、これらの各種配線を覆うように透明基板11上に表面の安
定化のための無機絶縁性材料(例えば窒化ケイ素)からなる保護絶縁膜28を成膜し、続
いて、図6Bに示すように、アレイ基板13の表面を平坦化するためのポリイミド等の有
機絶縁材料からなる層間膜29を成膜したのち、図6Cに示すように、エッチングにより
補助容量電極18a上に位置する層間膜29と保護絶縁膜28にコンタクトホール30を
形成する。なお、このコンタクトホール30を形成する位置は、補助容量電極18a上に
限らないが、コンタクトホール30が形成された部分は液晶表示装置10としてカラーフ
ィルタ基板14と貼り合わせた際にその基板間距離、すなわちセルギャップが他の部分と
異なるので、表示品質のバラつきが生じる恐れがあるために、好ましくは遮光性材料であ
る補助容量電極18a上に設けた方がよい。
Further, as shown in FIG. 6A, a protective insulating film 28 made of an inorganic insulating material (for example, silicon nitride) for surface stabilization is formed on the transparent substrate 11 so as to cover these various wirings, and then 6B, an interlayer film 29 made of an organic insulating material such as polyimide for planarizing the surface of the array substrate 13 is formed, and then the auxiliary capacitance electrode 18a is etched by etching as shown in FIG. 6C. Contact holes 30 are formed in the interlayer film 29 and the protective insulating film 28 located above. The position where the contact hole 30 is formed is not limited to the auxiliary capacitance electrode 18a, but the portion where the contact hole 30 is formed is the distance between the substrates when the liquid crystal display device 10 is bonded to the color filter substrate 14. That is, since the cell gap is different from other parts, there is a possibility that the display quality may vary. Therefore, the cell gap is preferably provided on the auxiliary capacitance electrode 18a which is a light shielding material.

そして、図6Dに示すように、走査線16及び信号線17によって囲まれた1画素領域
ごとに例えばITOからなる画素電極20を形成する。このとき、光漏れを防止するため
に、好ましくは画素電極20の一部が走査線16及び信号線17上に位置し、かつ隣接す
る画素電極20同士が非接続状態となるように設ける。以上の工程によりアレイ基板13
が製造される。
Then, as shown in FIG. 6D, a pixel electrode 20 made of, for example, ITO is formed for each pixel region surrounded by the scanning line 16 and the signal line 17. At this time, in order to prevent light leakage, a part of the pixel electrode 20 is preferably positioned on the scanning line 16 and the signal line 17 and the adjacent pixel electrodes 20 are not connected to each other. The array substrate 13 is obtained by the above process.
Is manufactured.

上述した製造方法によって形成された実施例2の液晶表示装置10Aのアレイ基板13
の補助容量は、補助容量電極18a及び画素電極20に接続されたドレイン電極Dがコン
デンサの電極に相当し、補助容量電極18a及びドレイン電極Dとの間に配置された第1
層目の絶縁膜25がコンデンサの誘電体に相当するし、しかもこの第1層目の絶縁膜25
からなる誘電体の厚さは、従来から使用されているゲート絶縁膜の厚さ2500〜450
0Åよりも大幅に薄い500〜1500Åとすることができるから、補助容量電極18a
の面積を大きくしなくても補助容量を飛躍的に増大させることができる。また、ゲート電
極G及び走査線16は第1層目の絶縁膜25と第2層目の絶縁層26の積層体からなるゲ
ート絶縁膜によって覆われているので、絶縁性は十分に確保される。
The array substrate 13 of the liquid crystal display device 10A of Example 2 formed by the manufacturing method described above.
The first auxiliary capacitance is arranged between the auxiliary capacitance electrode 18a and the drain electrode D, the drain electrode D connected to the auxiliary capacitance electrode 18a and the pixel electrode 20 corresponds to the electrode of the capacitor.
The insulating film 25 in the layer corresponds to the dielectric of the capacitor, and this insulating film 25 in the first layer
The thickness of the dielectric composed of the gate insulating film conventionally used is 2500 to 450.
Since it can be 500-1500 mm which is significantly thinner than 0 mm, the auxiliary capacitance electrode 18a
Even if the area is not increased, the auxiliary capacity can be dramatically increased. In addition, since the gate electrode G and the scanning line 16 are covered with a gate insulating film made of a stacked body of the first insulating film 25 and the second insulating layer 26, sufficient insulation is ensured. .

以上述べたように、実施例2の液晶表示装置によれば、遮光性材料からなる補助容量電
極18aの面積を大きくすることなく補助容量を増大させることができるので、画素ごと
の開口率を低下させることなく、クロストーク及びフリッカ等の表示不良を抑えることが
できる。加えて、画素電極20は平らな層間膜29上に設けられているので、得られる液
晶表示装置10Aのセルギャップを均一となし得るため、表示画質の良好な液晶表示装置
10が得られる。
As described above, according to the liquid crystal display device of the second embodiment, the auxiliary capacitance can be increased without increasing the area of the auxiliary capacitance electrode 18a made of a light-shielding material, so that the aperture ratio for each pixel is lowered. Therefore, display defects such as crosstalk and flicker can be suppressed. In addition, since the pixel electrode 20 is provided on the flat interlayer film 29, the cell gap of the obtained liquid crystal display device 10A can be made uniform, so that the liquid crystal display device 10 with good display image quality can be obtained.

なお、上述の実施例2では、第1層目の絶縁膜25と第2層目の絶縁層26をともに窒
化ケイ素からなるものとした例を示したが、両者共に酸化ケイ素で形成してもよく、更に
は、第1層目の絶縁膜25及び第2層目の絶縁層26のいずれか1方を酸化ケイ素として
他方を窒化ケイ素とすることもできる。ただし、エッチングレートの速い層を最上層にも
ってくるのがよく、また、絶縁性の点からすると第2層目の絶縁層26は窒化ケイ素から
なるものとする方がよい。また、補助容量線をアルミニウムで形成し、その表面を陽極酸
化して酸化アルミニウムとし、その膜を補助容量部分の絶縁層とすることもできる。
In the second embodiment, the example in which both the first insulating film 25 and the second insulating layer 26 are made of silicon nitride has been shown. However, both of them may be made of silicon oxide. In addition, one of the first insulating film 25 and the second insulating layer 26 may be made of silicon oxide and the other may be made of silicon nitride. However, a layer having a high etching rate is preferably the uppermost layer, and in terms of insulation, the second insulating layer 26 is preferably made of silicon nitride. Alternatively, the storage capacitor line can be formed of aluminum, the surface thereof can be anodized to form aluminum oxide, and the film can be used as an insulating layer for the storage capacitor portion.

次に、実施例3の液晶表示装置10Bのアレイ基板の製造工程を図7及び図8を用いて
説明する。なお、実施例3の液晶表示装置10Bのカラーフィルタ基板を透視して表した
アレイ基板の一画素に相当する部分の拡大平面図は図1に示した実施例1の液晶表示装置
10の場合と同様であり、同じく実施例3のアレイ基板における図1のII−II断面図に対
応する図は図2に示した実施例1の液晶表示装置10の場合と同様であるので、必要に応
じて図1及び図2を援用して説明することとし、実施例1の液晶表示装置10の構成と同
一の部分には同一の参照符号を付与して説明する。また、図7A〜図7F及び図8A〜図
8Eは実施例3の液晶表示装置10Bのアレイ基板を製造する製造工程を示す断面図であ
る。なお、図7A〜図7F及び図8A〜図8Eはいずれも図1のII−II断面に対応する位
置の状態を示す。
Next, the manufacturing process of the array substrate of the liquid crystal display device 10B of Example 3 will be described with reference to FIGS. An enlarged plan view of a portion corresponding to one pixel of the array substrate seen through the color filter substrate of the liquid crystal display device 10B of the third embodiment is the same as the case of the liquid crystal display device 10 of the first embodiment shown in FIG. Similarly, the figure corresponding to the II-II sectional view of FIG. 1 on the array substrate of Example 3 is the same as that of the liquid crystal display device 10 of Example 1 shown in FIG. The description will be made with reference to FIGS. 1 and 2, and the same reference numerals are given to the same parts as those of the liquid crystal display device 10 of the first embodiment. 7A to 7F and FIGS. 8A to 8E are cross-sectional views illustrating manufacturing steps for manufacturing the array substrate of the liquid crystal display device 10B of the third embodiment. 7A to 7F and FIGS. 8A to 8E all show the state of the position corresponding to the II-II cross section of FIG.

先ず、図7Aに示すように、透明基板11上に所定厚のアルミニウム、モリブデン、ク
ロムあるいはこれらの合金からなる導電物質層24を成膜する。そして、図7Bに示すよ
うに、周知のフォトリソグラフィー法を用いてパターニングすることによりその一部をエ
ッチングして除去し、横方向に伸びる複数本の走査線16、この走査線16に連なるゲー
ト電極G及びこれら複数本の走査線16の間にそれぞれ補助容量線18を形成する。なお
、図7Bにおいては走査線16から伸びるゲート電極Gと補助容量線18の一部を幅広と
することにより形成された補助容量電極18aが示されている。また、ここで示す走査線
16及び補助容量線18は、画素電極との接合コンタクトを取るために、アルミニウムと
モリブデンからなる複層構造となっている。
First, as shown in FIG. 7A, a conductive material layer 24 made of aluminum, molybdenum, chromium, or an alloy thereof having a predetermined thickness is formed on the transparent substrate 11. Then, as shown in FIG. 7B, by patterning using a well-known photolithography method, a part thereof is removed by etching, a plurality of scanning lines 16 extending in the lateral direction, and gate electrodes connected to the scanning lines 16 A storage capacitor line 18 is formed between G and the plurality of scanning lines 16. In FIG. 7B, the gate electrode G extending from the scanning line 16 and the auxiliary capacitance electrode 18a formed by widening a part of the auxiliary capacitance line 18 are shown. Further, the scanning line 16 and the auxiliary capacitance line 18 shown here have a multilayer structure made of aluminum and molybdenum in order to make a junction contact with the pixel electrode.

次に、図7Cに示すように、前記工程によって走査線16と補助容量線18が形成され
た透明基板11の表面に、常法に従ってプラズマCVD(Chemical Vapor Deposition)
法等により表面に所定厚さ(例えば4000Å)の窒化ケイ素からなる絶縁膜25を形成
し、更に、絶縁膜25の表面全体に例えばa−Si層及びn+a−Si層からなる半導体
層19を所定の厚さ(例えばa−Si層1800Å及びn+a−Si層500Å)に形成
する。
Next, as shown in FIG. 7C, plasma CVD (Chemical Vapor Deposition) is formed on the surface of the transparent substrate 11 on which the scanning lines 16 and the auxiliary capacitance lines 18 are formed by the above-described process.
An insulating film 25 made of silicon nitride having a predetermined thickness (for example, 4000 mm) is formed on the surface by a method or the like, and a semiconductor layer 19 made of, for example, an a-Si layer and an n + a-Si layer is formed on the entire surface of the insulating film 25. Are formed to a predetermined thickness (for example, an a-Si layer 1800 Å and an n + a-Si layer 500 Å).

この絶縁膜25'及び半導体層19は、いずれも真空装置から透明基板11を取り出す
ことなしに連続的に形成することができる。なお、絶縁膜25'の厚さはTFTのゲート
電極G部分で静電気により絶縁破壊を起こさないようにするため、2500〜5500Å
とするとよい。
Both the insulating film 25 ′ and the semiconductor layer 19 can be continuously formed without removing the transparent substrate 11 from the vacuum apparatus. The thickness of the insulating film 25 ′ is 2500 to 5500 mm so as not to cause dielectric breakdown due to static electricity at the gate electrode G portion of the TFT.
It is good to do.

その後、図7Dに示すように、透明基板11の表面全体にポジ型のフォトレジスト31
を均一な厚さになるように設け、このフォトレジスト31をハーフトーンマスク32を用
いて露光する。このハーフトーンマスク32は、TFTのゲート電極Gに対応する部分3
3は完全遮光性、補助容量電極18aに対応する部分34は透光性、その他の部分35は
半透過性となされている。したがって、フォトレジスト31を露光後に現像すると、図7
Eに示すように、ゲート電極Gの表面には厚いフォトレジスト311が残り、補助容量電
極18aの表面にはフォトレジストは存在せずに半導体層19が露出し、残りの部分には
ゲート電極Gの表面のフォトレジスト311よりも厚さが薄いフォトレジスト312が残る
Thereafter, as shown in FIG. 7D, a positive photoresist 31 is formed on the entire surface of the transparent substrate 11.
Are provided so as to have a uniform thickness, and the photoresist 31 is exposed using a halftone mask 32. This halftone mask 32 has a portion 3 corresponding to the gate electrode G of the TFT.
3 is completely light-shielding, the portion 34 corresponding to the auxiliary capacitance electrode 18a is translucent, and the other portion 35 is semi-transmissive. Therefore, when the photoresist 31 is developed after exposure, FIG.
As shown in E, the thick photoresist 31 1 remains on the surface of the gate electrode G, the photoresist does not exist on the surface of the auxiliary capacitance electrode 18a, and the semiconductor layer 19 is exposed, and the remaining portion has the gate electrode Photoresist 31 2 having a thickness smaller than that of photoresist 31 1 on the surface of G remains.

この状態で、図7Fに示すように、補助容量電極18aの表面上の半導体層19をドラ
イエッチングにより除去して絶縁膜25'を露出させ、補助容量電極18aの表面に露出
している絶縁膜25'の一部を緩衝フッ酸により湿式エッチングないしはドライエッチン
グし、所定厚さ(例えば1000Å)の絶縁層26'が残るようにする。次いで、図8A
に示したように、薄いフォトレジスト層312をアッシングにより除去して半導体層19
を露出させる。この際、ゲート電極G上に位置していた厚いフォトレジスト層311は、
その一部がアッシングされるために、厚さは薄くなるがそのまま半導体層19を被覆した
まま残る。その後、図8Bに示したように、ドライエッチングにより露出した半導体層1
9を除去する。
In this state, as shown in FIG. 7F, the semiconductor layer 19 on the surface of the auxiliary capacitance electrode 18a is removed by dry etching to expose the insulating film 25 ′, and the insulating film exposed on the surface of the auxiliary capacitance electrode 18a. A part of 25 'is wet-etched or dry-etched with buffered hydrofluoric acid so that an insulating layer 26' having a predetermined thickness (for example, 1000 mm) remains. Next, FIG. 8A
As shown in, thin photoresist layer 31 and second semiconductor layer 19 is removed by ashing
To expose. At this time, a thick photoresist layer 31 1 positioned on the gate electrode G,
Since part of the film is ashed, the thickness is reduced, but the semiconductor layer 19 remains covered. Thereafter, as shown in FIG. 8B, the semiconductor layer 1 exposed by dry etching.
9 is removed.

その後、ゲート電極G上に位置していた厚いフォトレジスト層311をアッシングによ
り除去し、透明基板11上にアルミニウム、モリブデン、クロムあるいはこれらの合金か
らなる導電物質層を成膜した後、図1及び図8Cに示すように、走査線16に直交する方
向に延びる複数本の信号線17、この信号線17から延設されて半導体層19に接続され
るソース電極S、及び、補助容量電極18a上を覆うとともに一端が半導体層19に接続
されるドレイン電極Dをパターニングする。これにより、透明基板11の走査線16及び
信号線17との交差部近傍にはスイッチング素子となるTFTが形成される。更に、これ
らの各種配線を覆うように透明基板11上に表面の安定化のための無機絶縁性材料(例え
ば窒化ケイ素)からなる保護絶縁膜28を成膜し、続いて、アレイ基板13の表面を平坦
化するためのポリイミド等の有機絶縁材料からなる層間膜29を成膜する。
Thereafter, a thick photoresist layer 31 1 positioned on the gate electrode G is removed by ashing, aluminum on a transparent substrate 11, after forming molybdenum, chromium or conductive material layer made of such an alloy, FIG. 1 8C, a plurality of signal lines 17 extending in a direction orthogonal to the scanning line 16, a source electrode S extending from the signal line 17 and connected to the semiconductor layer 19, and an auxiliary capacitance electrode 18a The drain electrode D that covers the top and has one end connected to the semiconductor layer 19 is patterned. As a result, a TFT serving as a switching element is formed in the vicinity of the intersection of the transparent substrate 11 with the scanning line 16 and the signal line 17. Further, a protective insulating film 28 made of an inorganic insulating material (for example, silicon nitride) for stabilizing the surface is formed on the transparent substrate 11 so as to cover these various wirings, and then the surface of the array substrate 13 is formed. An interlayer film 29 made of an organic insulating material such as polyimide for flattening is formed.

そして、図8Dに示すように、エッチングにより補助容量電極18a上に位置する層間
膜29と保護絶縁膜28にコンタクトホール30を形成する。なお、このコンタクトホー
ル30を形成する位置は、補助容量電極18a上に限らないが、コンタクトホール30が
形成された部分は液晶表示装置10としてカラーフィルタ基板14と貼り合わせた際にそ
の基板間距離、すなわちセルギャップが他の部分と異なるので、表示品質のバラつきが生
じる恐れがあるために、好ましくは遮光性材料である補助容量電極18a上に設けた方が
よい。
Then, as shown in FIG. 8D, contact holes 30 are formed in the interlayer film 29 and the protective insulating film 28 located on the auxiliary capacitance electrode 18a by etching. The position where the contact hole 30 is formed is not limited to the auxiliary capacitance electrode 18a, but the portion where the contact hole 30 is formed is the distance between the substrates when the liquid crystal display device 10 is bonded to the color filter substrate 14. That is, since the cell gap is different from other parts, there is a possibility that the display quality may vary. Therefore, the cell gap is preferably provided on the auxiliary capacitance electrode 18a which is a light shielding material.

そして、図8Eに示すように、走査線16及び信号線17によって囲まれた1画素領域
ごとに例えばITOないしはIZO等からなる画素電極20を形成する。このとき、光漏
れを防止するために、好ましくは画素電極20の一部が走査線16及び信号線17上に位
置し、かつ隣接する画素電極20同士が非接続状態となるように設ける。以上の工程によ
り実施例3の液晶表示装置10Bのアレイ基板13が製造される。
Then, as shown in FIG. 8E, a pixel electrode 20 made of, for example, ITO or IZO is formed for each pixel region surrounded by the scanning line 16 and the signal line 17. At this time, in order to prevent light leakage, a part of the pixel electrode 20 is preferably positioned on the scanning line 16 and the signal line 17 and the adjacent pixel electrodes 20 are not connected to each other. The array substrate 13 of the liquid crystal display device 10B of Example 3 is manufactured through the above steps.

上述した実施例3の製造方法によって形成されたアレイ基板13の補助容量は、補助容
量電極18a及び画素電極20に接続されたドレイン電極Dがコンデンサの電極に相当し
、補助容量電極18a及びドレイン電極Dとの間に配置された絶縁層26'がコンデンサ
の誘電体に相当し、しかもこの絶縁層26'からなる誘電体の厚さは、従来から使用され
ているゲート絶縁膜の厚さ2500〜4500Åよりも大幅に薄い500〜1500Åと
することができるから、補助容量電極18aの面積を大きくしなくても補助容量を飛躍的
に増大させることができる。また、ゲート電極G及び走査線16は絶縁層26'よりも厚
さが厚い絶縁膜25'からなるゲート絶縁膜によって覆われているので、絶縁性は十分に
確保される。
In the auxiliary capacitance of the array substrate 13 formed by the manufacturing method of the third embodiment described above, the auxiliary capacitance electrode 18a and the drain electrode D connected to the pixel electrode 20 correspond to the electrode of the capacitor, and the auxiliary capacitance electrode 18a and the drain electrode. Insulating layer 26 'disposed between D and D corresponds to the dielectric of the capacitor, and the thickness of the dielectric composed of this insulating layer 26' is the thickness of a conventionally used gate insulating film 2500-500. Since the thickness can be 500-1500 mm, which is significantly thinner than 4500 mm, the auxiliary capacity can be dramatically increased without increasing the area of the auxiliary capacity electrode 18a. Further, since the gate electrode G and the scanning line 16 are covered with the gate insulating film made of the insulating film 25 ′ having a thickness larger than that of the insulating layer 26 ′, sufficient insulation is ensured.

なお、上述の実施例3では、絶縁膜25'として単一の窒化ケイ素層からなるものを示
したが、このような場合には、絶縁膜25'は均質となるため、絶縁膜25'を緩衝フッ酸
により湿式エッチングして厚さの薄い絶縁層26'を形成する際にはエッチング時間で厳
密に管理する必要がある。しかしながら、この絶縁膜25'をエッチング速度が異なる材
料からなる複層構造とすれば、エッチング条件をより柔軟とすることができ、製造が容易
となる。例えば、最初に透明基板11の温度を高くして硬質な窒化ケイ素膜を設けた後、
透明基板11の温度を低くして軟質な窒化ケイ素膜を積層するようにすれば、軟質な窒化
ケイ素膜は緩衝フッ酸によりエッチング速度が速いため、多少のエッチング時間の誤差が
あっても下層の硬質な窒化ケイ素膜はほとんどエッチングされないため、正確な厚さの絶
縁層26を得ることができる。
In the above-described third embodiment, the insulating film 25 ′ is composed of a single silicon nitride layer. In such a case, the insulating film 25 ′ is homogeneous, so that the insulating film 25 ′ is formed. When the thin insulating layer 26 ′ is formed by wet etching using buffered hydrofluoric acid, it is necessary to strictly control the etching time. However, if the insulating film 25 ′ has a multi-layer structure made of materials with different etching rates, the etching conditions can be made more flexible and the manufacture becomes easier. For example, after the temperature of the transparent substrate 11 is first increased and a hard silicon nitride film is provided,
If a soft silicon nitride film is laminated by lowering the temperature of the transparent substrate 11, the soft silicon nitride film has a high etching rate due to buffered hydrofluoric acid, so even if there is some etching time error, Since the hard silicon nitride film is hardly etched, the insulating layer 26 having an accurate thickness can be obtained.

さらに、絶縁膜25'は、酸化ケイ素の単一層からなるものとすることができ、更には
窒化ケイ素層と酸化ケイ素層の複層構造からなるものとすることもできる。ただし、絶縁
性の点からすると最上層は窒化ケイ素膜からなるものとする方がよい。
Furthermore, the insulating film 25 ′ can be composed of a single layer of silicon oxide, and further can be composed of a multilayer structure of a silicon nitride layer and a silicon oxide layer. However, from the viewpoint of insulation, the uppermost layer is preferably made of a silicon nitride film.

なお、上述の実施例3では、絶縁膜25'と絶縁層26'をともに窒化ケイ素からなるも
のとした例を示したが、両者共に酸化ケイ素などで形成することができ、更には、第1の
絶縁膜及び第2の絶縁層のいずれか1方を酸化ケイ素として他方を窒化ケイ素とすること
もできる。
In Example 3 described above, the insulating film 25 ′ and the insulating layer 26 ′ are both made of silicon nitride. However, both of them can be made of silicon oxide or the like. One of the insulating film and the second insulating layer can be made of silicon oxide and the other can be made of silicon nitride.

以上述べたように、実施例3の液晶表示装置10Bによれば、補助容量電極18aの面
積を大きくすることなく補助容量を増大させることができるので、画素ごとの開口率を低
下させることなく、クロストーク及びフリッカ等の表示不良を抑えることができる。また
、実施例3の液晶表示装置10Bの製造方法によれば、ゲート絶縁膜及び半導体層を順次
連続的に成膜したために、ゲート絶縁膜の成膜及びエッチング工程を行った後に半導体層
の成膜を行う従来例の方法と比較すれば、基板の周囲を常圧状態から真空状態に保持する
工程を1回少なくすることができるとともに、ハーフトーンマスクにより補助容量線の周
囲に残したフォトレジスト層をマスクとしてエッチングにより補助容量線の表面に位置す
る半導体層の除去を行うことができ、しかも、ゲート絶縁膜のエッチング工程で生じるコ
ンタミネーションの影響を受け難くなるためにTFTの特性が悪化することが少なくなる
。加えて、実施例3の液晶表示装置10Bの製造方法によれば、補助容量線の表面の半導
体層をエッチングした後、残ったフォトレジスト層及び半導体層をそのままマスクとして
エッチングにより絶縁層の形成を行うことができるので、絶縁層形成後に半導体層のエッ
チング工程が増えるとはいえ、特に絶縁層形成時にフォトリソグラフィー工程を設ける必
要がなくなる。
As described above, according to the liquid crystal display device 10B of the third embodiment, since the auxiliary capacitance can be increased without increasing the area of the auxiliary capacitance electrode 18a, the aperture ratio for each pixel is not reduced. Display defects such as crosstalk and flicker can be suppressed. In addition, according to the method for manufacturing the liquid crystal display device 10B of Example 3, since the gate insulating film and the semiconductor layer were sequentially formed in succession, the semiconductor layer was formed after the gate insulating film was formed and etched. Compared with the conventional method of forming a film, the step of maintaining the periphery of the substrate from the normal pressure state to the vacuum state can be reduced once, and the photoresist left around the auxiliary capacitance line by the halftone mask The semiconductor layer located on the surface of the auxiliary capacitance line can be removed by etching using the layer as a mask, and the TFT characteristics are deteriorated because it is less susceptible to contamination generated in the gate insulating film etching process. Less. In addition, according to the method of manufacturing the liquid crystal display device 10B of Example 3, after etching the semiconductor layer on the surface of the storage capacitor line, the insulating layer is formed by etching using the remaining photoresist layer and semiconductor layer as a mask. Since the number of steps for etching the semiconductor layer is increased after the insulating layer is formed, it is not necessary to provide a photolithography step particularly when the insulating layer is formed.

実施例1に係る液晶表示装置の一画素に相当する部分を拡大し、カラーフィルタ基板を透視して示した平面図である。3 is an enlarged plan view of a portion corresponding to one pixel of the liquid crystal display device according to the first exemplary embodiment, with a color filter substrate seen through. FIG. 図1の液晶表示装置のII−II線で切断した状態を示す側断面図である。It is a sectional side view which shows the state cut | disconnected by the II-II line | wire of the liquid crystal display device of FIG. 図3A〜図3Gは図1のアレイ基板を製造する製造工程を示す断面図である。3A to 3G are cross-sectional views showing manufacturing steps for manufacturing the array substrate of FIG. 図4A〜図4Eは図3Gに引き続く図1のアレイ基板を製造する製造工程を示す断面図である。4A to 4E are cross-sectional views showing manufacturing steps for manufacturing the array substrate of FIG. 1 following FIG. 3G. 図5A〜図5Eは実施例2のアレイ基板を製造する製造工程を示す断面図である。5A to 5E are cross-sectional views illustrating manufacturing steps for manufacturing the array substrate of the second embodiment. 図6A〜図6Dは図5Eに引き続く実施例2のアレイ基板を製造する製造工程を示す断面図である。6A to 6D are cross-sectional views illustrating manufacturing steps for manufacturing the array substrate of Example 2 subsequent to FIG. 5E. 図7A〜図7Fは実施例3のアレイ基板を製造する製造工程を示す断面図である。7A to 7F are cross-sectional views illustrating manufacturing steps for manufacturing the array substrate of the third embodiment. 図8A〜図8Eは図7Fに引き続く実施例3のアレイ基板を製造する製造工程を示す断面図である。8A to 8E are cross-sectional views illustrating manufacturing steps for manufacturing the array substrate of Example 3 subsequent to FIG. 7F. 図9Aは第1の従来例のアレイ基板の平面図、図9Bは図9AのIXB−IXB断面図である。9A is a plan view of the array substrate of the first conventional example, and FIG. 9B is a cross-sectional view taken along the line IXB-IXB in FIG. 9A. 図10は第2の従来例のアレイ基板の数画素分の平面図である。FIG. 10 is a plan view of several pixels of the array substrate of the second conventional example. 図11A〜図11Gは図10のアレイ基板の製造工程を順に示す部分断面図である。11A to 11G are partial cross-sectional views sequentially showing manufacturing steps of the array substrate of FIG.

符号の説明Explanation of symbols

10,10A,10B…液晶表示装置、11,12…透明基板、13…アレイ基板、1
4…カラーフィルタ基板、15…液晶、16…走査線、17…信号線、18…補助容量線
、18a…補助容量電極、19…半導体層、20…画素電極、22…カラーフィルタ、2
3…共通電極、24…導電物質層、25…第1の絶縁膜、25'…絶縁膜、26…第2の
絶縁層、26'…絶縁層、27…窓部、28…保護絶縁膜、29…層間膜、30…コンタ
クトホール。
10, 10A, 10B ... Liquid crystal display device, 11, 12 ... Transparent substrate, 13 ... Array substrate, 1
4 ... color filter substrate, 15 ... liquid crystal, 16 ... scanning line, 17 ... signal line, 18 ... auxiliary capacitance line, 18a ... auxiliary capacitance electrode, 19 ... semiconductor layer, 20 ... pixel electrode, 22 ... color filter, 2
DESCRIPTION OF SYMBOLS 3 ... Common electrode, 24 ... Conductive material layer, 25 ... 1st insulating film, 25 '... Insulating film, 26 ... 2nd insulating layer, 26' ... Insulating layer, 27 ... Window part, 28 ... Protective insulating film, 29 ... interlayer film, 30 ... contact hole.

Claims (19)

透明基板上にマトリクス状に配置された複数の信号線及び走査線と、前記走査線間に平
行に設けられた複数の補助容量線と、前記信号線及び走査線の交点近傍に設けられた薄膜
トランジスタと、前記信号線及び走査線により区画されるそれぞれの位置に配置されると
ともに前記薄膜トランジスタのドレイン電極に電気的に接続された画素電極とを備えた液
晶表示装置において、
前記薄膜トランジスタのゲート電極及び前記走査線はゲート絶縁膜で被覆され、前記補
助容量線の上に前記ゲート絶縁膜の厚みよりも薄い絶縁層を介して前記薄膜トランジスタ
のドレイン電極が延在されていることを特徴とする液晶表示装置。
A plurality of signal lines and scanning lines arranged in a matrix on a transparent substrate, a plurality of auxiliary capacitance lines provided in parallel between the scanning lines, and a thin film transistor provided near the intersection of the signal lines and the scanning lines And a pixel electrode disposed at each position partitioned by the signal line and the scanning line and electrically connected to the drain electrode of the thin film transistor,
The gate electrode of the thin film transistor and the scanning line are covered with a gate insulating film, and the drain electrode of the thin film transistor extends on the storage capacitor line through an insulating layer thinner than the thickness of the gate insulating film. A liquid crystal display device.
前記ゲート絶縁膜は複数層構造からなり、前記絶縁層はそのうちの少なくとも一層で構
成されていることを特徴とする請求項1に記載の液晶表示装置。
The liquid crystal display device according to claim 1, wherein the gate insulating film has a multi-layer structure, and the insulating layer includes at least one of them.
前記絶縁膜は前記ゲート絶縁膜を構成する複数層のうち最も表面側に形成された一層で
あることを特徴とする請求項2に記載の液晶表示装置。
3. The liquid crystal display device according to claim 2, wherein the insulating film is a single layer formed on the most surface side among a plurality of layers constituting the gate insulating film.
前記絶縁層は前記ゲート絶縁膜を構成する複数層のうち最も透明基板側に形成された一
層であることを特徴とする請求項2に記載の液晶表示装置。
The liquid crystal display device according to claim 2, wherein the insulating layer is a single layer formed on the most transparent substrate side among a plurality of layers constituting the gate insulating film.
前記絶縁層は、前記ゲート絶縁膜を構成する複数層のうち最も厚みの薄い層で構成され
ていることを特徴とする請求項2に記載の液晶表示装置。
The liquid crystal display device according to claim 2, wherein the insulating layer is formed of a thinnest layer among a plurality of layers constituting the gate insulating film.
前記補助容量線上の絶縁層の薄い部分のエッジが補助容量線のエッジよりも内側に位置
することを特徴とする請求項1に記載の液晶表示装置。
The liquid crystal display device according to claim 1, wherein an edge of a thin portion of the insulating layer on the auxiliary capacitance line is located inside an edge of the auxiliary capacitance line.
前記ゲート絶縁膜の厚さは2500〜5500Åであり、前記絶縁層の厚さは500〜
1500Åであることを特徴とする請求項1に記載の液晶表示装置。
The gate insulating film has a thickness of 2500 to 5500 mm, and the insulating layer has a thickness of 500 to 500.
The liquid crystal display device according to claim 1, wherein the liquid crystal display device is 1500 mm.
前記画素電極と前記ドレイン電極との間には層間絶縁膜が形成されており、該層間絶縁
膜の前記補助容量線上に位置する部分にはコンタクトホールが形成されており、該コンタ
クトホールを介して前記画素電極と前記ドレイン電極とが電気的に接続されていることを
特徴とする請求項1に記載の液晶表示装置。
An interlayer insulating film is formed between the pixel electrode and the drain electrode, and a contact hole is formed in a portion of the interlayer insulating film located on the storage capacitor line, via the contact hole. The liquid crystal display device according to claim 1, wherein the pixel electrode and the drain electrode are electrically connected.
前記画素電極の表面又は背面には、前記薄膜トランジスタ及び補助容量線上、あるいは
、前記画素電極に対応する位置の全域を覆うように、反射膜が形成されていることを特徴
とする請求項8に記載の液晶表示装置。
9. The reflective film is formed on the front surface or the back surface of the pixel electrode so as to cover the entire area of the thin film transistor and the auxiliary capacitance line or a position corresponding to the pixel electrode. Liquid crystal display device.
透明基板上にゲート電極に連なる走査線及び補助容量線を互いに平行に複数本配設する
工程と、
前記透明基板上の全面を覆うようにゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の前記補助容量線上に位置する部分を薄膜化して前記補助容量線の周
囲より厚みの薄い絶縁層を形成する工程と、
前記ゲート絶縁膜の上方に薄膜トランジスタのドレイン電極を形成すると共にこの薄膜
トランジスタのドレイン電極を前記補助容量線上の絶縁層を被覆するように延在させて補
助容量を形成する工程を含むことを特徴とする液晶表示装置の製造方法。
A step of arranging a plurality of scanning lines and auxiliary capacitance lines parallel to each other on a transparent substrate;
Forming a gate insulating film so as to cover the entire surface of the transparent substrate;
Thinning a portion of the gate insulating film located on the auxiliary capacitance line to form an insulating layer having a smaller thickness than the periphery of the auxiliary capacitance line;
Forming a storage capacitor by forming a drain electrode of the thin film transistor above the gate insulating film and extending the drain electrode of the thin film transistor so as to cover the insulating layer on the storage capacitor line; A method for manufacturing a liquid crystal display device.
前記絶縁層を形成する工程は、
前記ゲート絶縁膜上に半導体層を形成する工程と、
前記半導体層の表面にフォトレジストを塗布する工程と、
ハーフトーンマスクを用い、前記補助容量線上の補助容量形成部のフォトレジストは除
去し、ゲート電極に対応する位置に厚いフォトレジストを残すとともにその他の部分に薄
いフォトレジストを残す工程と、
エッチングにより、露出している前記補助容量形成部の半導体層を除去した後に、更に
前記補助容量形成部に位置する前記ゲート絶縁膜の一部を除去して周囲のゲート絶縁膜よ
り厚さの薄い絶縁層を形成する工程と、
前記薄いフォトレジストを除去して前記ゲート電極に対応する位置にのみフォトレジス
トを残す工程と、
露出している前記半導体層をエッチングにより除去する工程と、
残りの前記フォトレジストを除去する工程を含むことを特徴とする請求項10に記載の
液晶表示装置の製造方法。
The step of forming the insulating layer includes
Forming a semiconductor layer on the gate insulating film;
Applying a photoresist to the surface of the semiconductor layer;
Using a halftone mask, removing the photoresist of the auxiliary capacitance forming portion on the auxiliary capacitance line, leaving a thick photoresist at a position corresponding to the gate electrode and leaving a thin photoresist in the other portions;
After the exposed semiconductor layer of the auxiliary capacitance forming portion is removed by etching, a part of the gate insulating film located in the auxiliary capacitance forming portion is further removed to make the thickness thinner than the surrounding gate insulating film Forming an insulating layer;
Removing the thin photoresist to leave the photoresist only in a position corresponding to the gate electrode;
Removing the exposed semiconductor layer by etching;
The method of manufacturing a liquid crystal display device according to claim 10, further comprising a step of removing the remaining photoresist.
前記絶縁層を形成する工程は、前記ゲート絶縁膜を複数回に分けて複数層に形成する工
程と、その内の少なくとも一層を除去する工程を含むことを特徴とする請求項10に記載
の液晶表示装置の製造方法。
11. The liquid crystal according to claim 10, wherein the step of forming the insulating layer includes a step of forming the gate insulating film into a plurality of layers in a plurality of times and a step of removing at least one of them. Manufacturing method of display device.
前記絶縁層を形成する工程は、前記ゲート絶縁膜を複数回に分けて複数層に形成する際
に最初に形成した層を除去する工程であることを特徴とする請求項12に記載の液晶表示
装置の製造方法。
13. The liquid crystal display according to claim 12, wherein the step of forming the insulating layer is a step of removing a layer formed first when the gate insulating film is formed into a plurality of layers divided into a plurality of times. Device manufacturing method.
前記絶縁層を形成する工程は、前記ゲート絶縁膜を複数回に分けて複数層に形成した後
に最後に形成した層を除去する工程であることを特徴とする請求項12に記載の液晶表示
装置の製造方法。
13. The liquid crystal display device according to claim 12, wherein the step of forming the insulating layer is a step of removing the last formed layer after the gate insulating film is formed into a plurality of layers divided into a plurality of times. Manufacturing method.
前記複層構造のゲート絶縁膜は同一材料を用いてそれぞれの層毎に基板温度を変えるこ
とによって形成したことを特徴とする請求項12に記載の液晶表示装置の製造方法。
13. The method of manufacturing a liquid crystal display device according to claim 12, wherein the multi-layer gate insulating film is formed by changing the substrate temperature for each layer using the same material.
前記基板温度は、最初のゲート絶縁膜の形成時が最も高く、更なるゲート絶縁膜の形成
時に順次低くなるようにしたことを特徴とする請求項15に記載の液晶表示装置の製造方
法。
16. The method of manufacturing a liquid crystal display device according to claim 15, wherein the substrate temperature is highest when the first gate insulating film is formed, and gradually decreases when further gate insulating films are formed.
前記複層構造のゲート絶縁膜は同一材料を用いてそれぞれの層毎に周囲の雰囲気ガスの
成分を変えることにより形成したことを特徴とする請求項12に記載の液晶表示装置の製
造方法。
13. The method of manufacturing a liquid crystal display device according to claim 12, wherein the multi-layered gate insulating film is formed by using the same material and changing the ambient gas component for each layer.
前記ドレイン電極を覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記ドレイン電極と補助容量線が重なる位置にコンタクトホールを形
成する工程と、
前記層間絶縁膜上にコンタクトホールを介して前記ドレイン電極と電気的に接続するよ
うに画素電極を形成する工程とを含むことを特徴とする請求項10に記載の液晶表示装置
の製造方法。
Forming an interlayer insulating film so as to cover the drain electrode;
Forming a contact hole at a position where the drain electrode and the auxiliary capacitance line overlap the interlayer insulating film;
The method of manufacturing a liquid crystal display device according to claim 10, further comprising: forming a pixel electrode on the interlayer insulating film so as to be electrically connected to the drain electrode through a contact hole.
前記画素電極の形成前又は後に、前記薄膜トランジスタ及び補助容量線に対応する位置
、あるいは、前記画素電極に対応する位置の全面に反射板を形成する工程を含むことを特
徴とする請求項18に記載の液晶表示装置の製造方法。
19. The method according to claim 18, further comprising a step of forming a reflection plate on a whole surface at a position corresponding to the thin film transistor and the auxiliary capacitance line or a position corresponding to the pixel electrode before or after the pixel electrode is formed. Liquid crystal display device manufacturing method.
JP2008166964A 2005-09-13 2008-06-26 Manufacturing method of liquid crystal display device Active JP4900332B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008166964A JP4900332B2 (en) 2005-09-13 2008-06-26 Manufacturing method of liquid crystal display device

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2005264825 2005-09-13
JP2005264825 2005-09-13
JP2005315728 2005-10-31
JP2005315730 2005-10-31
JP2005315728 2005-10-31
JP2005315730 2005-10-31
JP2008166964A JP4900332B2 (en) 2005-09-13 2008-06-26 Manufacturing method of liquid crystal display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006184115A Division JP4301259B2 (en) 2005-09-13 2006-07-04 Liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2008225514A true JP2008225514A (en) 2008-09-25
JP4900332B2 JP4900332B2 (en) 2012-03-21

Family

ID=39844118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008166964A Active JP4900332B2 (en) 2005-09-13 2008-06-26 Manufacturing method of liquid crystal display device

Country Status (1)

Country Link
JP (1) JP4900332B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8593438B2 (en) 2010-02-19 2013-11-26 Seiko Epson Corporation Electrophoretic display and electronic device
JP2014199406A (en) * 2012-09-13 2014-10-23 株式会社半導体エネルギー研究所 Semiconductor device
US9911755B2 (en) 2012-12-25 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and capacitor
CN112201685A (en) * 2020-09-08 2021-01-08 浙江大学 Super junction device and dielectric combined terminal

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0336769A (en) * 1989-07-04 1991-02-18 Hitachi Ltd Thin film transistor and manufacture thereof and matrix circuit substrate and image display device using the same
JPH03260632A (en) * 1990-03-12 1991-11-20 Fujitsu Ltd Production of thin-film transistor matrix
JPH04336530A (en) * 1991-05-14 1992-11-24 Mitsubishi Electric Corp Liquid crystal display
JPH06208134A (en) * 1993-01-12 1994-07-26 Toshiba Corp Liquid crystal display device
JPH07191348A (en) * 1993-12-27 1995-07-28 Rohm Co Ltd Manufacture of liquid crystal display device
JP2584290B2 (en) * 1988-09-19 1997-02-26 三洋電機株式会社 Manufacturing method of liquid crystal display device
JPH1048668A (en) * 1996-08-02 1998-02-20 Sharp Corp Liquid crystal display device and its production
JPH10186408A (en) * 1996-11-26 1998-07-14 Samsung Electron Co Ltd Thin film transistor substrate for liquid crystal display device, its production, and liquid crystal display device
JPH1115022A (en) * 1997-06-26 1999-01-22 Nec Corp Liquid crystal display device and manufacturing method therefor
JP2000183359A (en) * 1998-10-07 2000-06-30 Furontekku:Kk Thin-film transistor and its manufacturing method, and liquid crystal display, and/or thin film forming apparatus
JP2001013520A (en) * 1999-06-28 2001-01-19 Alps Electric Co Ltd Active matrix type liquid crystal display device
JP2001036089A (en) * 1999-07-15 2001-02-09 Nec Corp Method for manufacturing thin-film semiconductor device and thin-film semiconductor-forming apparatus
JP2005506575A (en) * 2001-09-26 2005-03-03 サムスン エレクトロニクス カンパニー リミテッド THIN FILM TRANSISTOR SUBSTRATE, ITS MANUFACTURING METHOD, AND LIQUID CRYSTAL DISPLAY DEVICE
JP2005217342A (en) * 2004-02-02 2005-08-11 Sony Corp Manufacturing method of semiconductor device

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2584290B2 (en) * 1988-09-19 1997-02-26 三洋電機株式会社 Manufacturing method of liquid crystal display device
JPH0336769A (en) * 1989-07-04 1991-02-18 Hitachi Ltd Thin film transistor and manufacture thereof and matrix circuit substrate and image display device using the same
JPH03260632A (en) * 1990-03-12 1991-11-20 Fujitsu Ltd Production of thin-film transistor matrix
JP2874256B2 (en) * 1990-03-12 1999-03-24 富士通株式会社 Method of manufacturing thin film transistor matrix
JP2827570B2 (en) * 1991-05-14 1998-11-25 三菱電機株式会社 Liquid crystal display
JPH04336530A (en) * 1991-05-14 1992-11-24 Mitsubishi Electric Corp Liquid crystal display
JPH06208134A (en) * 1993-01-12 1994-07-26 Toshiba Corp Liquid crystal display device
JPH07191348A (en) * 1993-12-27 1995-07-28 Rohm Co Ltd Manufacture of liquid crystal display device
JPH1048668A (en) * 1996-08-02 1998-02-20 Sharp Corp Liquid crystal display device and its production
JPH10186408A (en) * 1996-11-26 1998-07-14 Samsung Electron Co Ltd Thin film transistor substrate for liquid crystal display device, its production, and liquid crystal display device
JP2004110054A (en) * 1996-11-26 2004-04-08 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display, its manufacturing method and liquid crystal display
JPH1115022A (en) * 1997-06-26 1999-01-22 Nec Corp Liquid crystal display device and manufacturing method therefor
JP2000183359A (en) * 1998-10-07 2000-06-30 Furontekku:Kk Thin-film transistor and its manufacturing method, and liquid crystal display, and/or thin film forming apparatus
JP2001013520A (en) * 1999-06-28 2001-01-19 Alps Electric Co Ltd Active matrix type liquid crystal display device
JP2001036089A (en) * 1999-07-15 2001-02-09 Nec Corp Method for manufacturing thin-film semiconductor device and thin-film semiconductor-forming apparatus
JP2005506575A (en) * 2001-09-26 2005-03-03 サムスン エレクトロニクス カンパニー リミテッド THIN FILM TRANSISTOR SUBSTRATE, ITS MANUFACTURING METHOD, AND LIQUID CRYSTAL DISPLAY DEVICE
JP2005217342A (en) * 2004-02-02 2005-08-11 Sony Corp Manufacturing method of semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8593438B2 (en) 2010-02-19 2013-11-26 Seiko Epson Corporation Electrophoretic display and electronic device
JP2014199406A (en) * 2012-09-13 2014-10-23 株式会社半導体エネルギー研究所 Semiconductor device
JP6110584B1 (en) * 2012-09-13 2017-04-05 株式会社半導体エネルギー研究所 Semiconductor device
JP2017143252A (en) * 2012-09-13 2017-08-17 株式会社半導体エネルギー研究所 Semiconductor device
JP2017143280A (en) * 2012-09-13 2017-08-17 株式会社半導体エネルギー研究所 Display device
US9806099B2 (en) 2012-09-13 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10236305B2 (en) 2012-09-13 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10446584B2 (en) 2012-09-13 2019-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10700099B2 (en) 2012-09-13 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9911755B2 (en) 2012-12-25 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and capacitor
CN112201685A (en) * 2020-09-08 2021-01-08 浙江大学 Super junction device and dielectric combined terminal

Also Published As

Publication number Publication date
JP4900332B2 (en) 2012-03-21

Similar Documents

Publication Publication Date Title
JP4301259B2 (en) Liquid crystal display device and manufacturing method thereof
WO2019169848A1 (en) Array substrate, display apparatus, and method of fabricating array substrate
JP4354542B2 (en) Liquid crystal display device and manufacturing method thereof
JP4285533B2 (en) Liquid crystal display device and manufacturing method thereof
US7872699B2 (en) Thin film transistor array panel and liquid crystal display including the panel
US7319239B2 (en) Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same, and display device
JP4211855B2 (en) Liquid crystal display device and manufacturing method thereof
US6927815B2 (en) Thin film transistor liquid crystal display and method for manufacturing the same
JP5528475B2 (en) Active matrix substrate and manufacturing method thereof
JP5120828B2 (en) Thin film transistor substrate and manufacturing method thereof, and liquid crystal display panel having the same and manufacturing method
US20060215068A1 (en) Electro-optic device, method for manufacturing the same, and electronic apparatus
JP2008170664A (en) Liquid crystal display device and method for manufacturing the same
CN100485470C (en) Liquid crystal display device and method for manufacturing the same
JP4900332B2 (en) Manufacturing method of liquid crystal display device
JP2007121793A (en) Liquid crystal display device and manufacturing method thereof
JP2005327813A (en) Semiconductor device and its manufacturing method, electro-optical device and its manufacturing method and electronic apparatus
JP2007334297A (en) Liquid crystal display and manufacturing method therefor
JPH08160454A (en) Liquid crystal display device
JP2005018069A (en) Liquid crystal display device
JP4722538B2 (en) Display device
JP4946250B2 (en) Liquid crystal display
US8435722B2 (en) Method for fabricating liquid crystal display device
JP4940926B2 (en) Liquid crystal display device and manufacturing method thereof
US7547588B2 (en) Thin film transistor array panel
KR100860178B1 (en) Liquid crystal display device and method for manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080724

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080724

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

R151 Written notification of patent or utility model registration

Ref document number: 4900332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250