JP2007121793A - Liquid crystal display device and manufacturing method thereof - Google Patents

Liquid crystal display device and manufacturing method thereof Download PDF

Info

Publication number
JP2007121793A
JP2007121793A JP2005315729A JP2005315729A JP2007121793A JP 2007121793 A JP2007121793 A JP 2007121793A JP 2005315729 A JP2005315729 A JP 2005315729A JP 2005315729 A JP2005315729 A JP 2005315729A JP 2007121793 A JP2007121793 A JP 2007121793A
Authority
JP
Japan
Prior art keywords
insulating film
liquid crystal
gate insulating
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005315729A
Other languages
Japanese (ja)
Inventor
Takayuki Kato
隆幸 加藤
Shinichiro Nomura
慎一郎 野村
Hironori Sugiyama
裕紀 杉山
Takao Shintani
隆夫 新谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2005315729A priority Critical patent/JP2007121793A/en
Publication of JP2007121793A publication Critical patent/JP2007121793A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device made to be a small pixel area or high-definition pixel, capable of satisfactorily restraining display defects such as cross talk and flickers, and also provide a manufacturing method thereof. <P>SOLUTION: The liquid crystal display device 10 comprises a plurality of signal lines 17 and scanning lines 16 disposed on a transparent substrate 11 in a matrix, an auxiliary capacitance line 18 disposed in parallel with the scanning lines, a thin film transistor TFT, and a pixel electrode 20 electrically connected to a drain electrode D of the thin film transistor TFT. The portions where the scanning lines 16 and the auxiliary capacitance 18 intersect with the signal line 17 are separated by a gate insulating film 25<SB>1</SB>, 25<SB>2</SB>, and a semiconductor layer 19<SB>1</SB>, 19<SB>2</SB>respectively. The drain electrode D of the thin film transistor TFT extends on the surface of the auxiliary capacitance line 18 at the portion where the pixel electrode 20 is located through an insulating layer 26 of which thickness is smaller than the gate insulating film 25. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は液晶表示装置及びその製造方法に関し、特に画素ごとの開口率を減少させることなく補助容量電極の容量を増大させた、比較的小さな画素面積ないしは高精細化に好適な液晶表示装置及びその製造方法に関する。   The present invention relates to a liquid crystal display device and a method for manufacturing the same, and more particularly to a liquid crystal display device suitable for a relatively small pixel area or high definition, in which the capacity of an auxiliary capacitance electrode is increased without decreasing the aperture ratio for each pixel, and the same. It relates to a manufacturing method.

近年、情報通信機器のみならず一般の電気機器においても液晶表示装置が多く利用されている。液晶表示装置は、表面に電極等が形成された一対のガラス等からなる基板と、この一対の基板間に形成された液晶層と、からなり、基板上の電極に電圧が印加されることにより、液晶分子を再配列することで光の透過率を可変して種々の映像を表示するものである。   In recent years, liquid crystal display devices are widely used not only in information communication equipment but also in general electric equipment. A liquid crystal display device includes a pair of glass substrates having electrodes formed on the surface and a liquid crystal layer formed between the pair of substrates, and a voltage is applied to the electrodes on the substrate. The liquid crystal molecules are rearranged to change the light transmittance and display various images.

このような液晶表示装置は、その表面にマトリクス状に走査線及び信号線を形成し、この両配線により囲まれた領域に液晶駆動用のスイッチング素子である薄膜トランジスタ(Thin Film Transistor :TFT)、液晶に電圧を印加する表示電極及び信号を保持するための補助容量を形成する補助容量線が形成されたアレイ基板と、表面に赤(R)、緑(G)、青(B)等のカラーフィルタ及び共通電極等が形成されたカラーフィルタ基板とからなり、両基板間に液晶が封入された構成を備えている。   Such a liquid crystal display device has scanning lines and signal lines formed in a matrix on the surface thereof, and a thin film transistor (Thin Film Transistor: TFT), which is a switching element for driving liquid crystal, in a region surrounded by both the wirings. An array substrate on which a display electrode for applying a voltage to the electrode and an auxiliary capacitor line for forming an auxiliary capacitor for holding a signal are formed, and color filters such as red (R), green (G), and blue (B) on the surface And a color filter substrate on which a common electrode and the like are formed, and a configuration in which liquid crystal is sealed between the two substrates is provided.

アレイ基板に形成される補助容量線は、信号線から供給される信号の電荷を一定期間保持する補助容量を形成するために設けられるものであり、補助容量はこの補助容量線とTFTのドレイン電極ないしは画素電極の一部を電極とし、TFTのゲート電極を覆うゲート絶縁膜を誘電体としてコンデンサを形成することにより設けられている。なお、この補助容量線は一般的にアルミニウム、モリブデンあるいはクロムなどの遮光性導電部材から形成されている。   The auxiliary capacity line formed on the array substrate is provided to form an auxiliary capacity for holding the charge of the signal supplied from the signal line for a certain period, and the auxiliary capacity is the auxiliary capacity line and the drain electrode of the TFT. Alternatively, a capacitor is formed using a part of the pixel electrode as an electrode and a gate insulating film covering the gate electrode of the TFT as a dielectric. The auxiliary capacitance line is generally formed from a light-shielding conductive member such as aluminum, molybdenum or chromium.

ところで、この補助容量は、液晶表示装置のクロストークあるいはフリッカを防止する観点から、容量を多くする必要があるが、近年の技術革新に伴って液晶表示装置の小型化・高精細化が進展したことにより個々の画素サイズが小さくなったため、画素ごとの開口率を考慮すると補助容量を多くとるために補助容量線自体を太くすることは現実的に困難である。   By the way, it is necessary to increase the capacity of this auxiliary capacitor from the viewpoint of preventing crosstalk or flicker of the liquid crystal display device. However, along with recent technological innovation, miniaturization and higher definition of the liquid crystal display device have progressed. As a result, the size of each pixel has been reduced. Therefore, considering the aperture ratio for each pixel, it is practically difficult to make the auxiliary capacitance line thicker in order to increase the auxiliary capacitance.

上記のような問題点を解決するものとして、下記特許文献1に開示された液晶表示装置のアレイ基板70を図4を用いて説明する。なお、図4(a)はアレイ基板の平面図、図4(b)は図4(a)のX−X断面図である。   In order to solve the above problems, an array substrate 70 of a liquid crystal display device disclosed in Patent Document 1 below will be described with reference to FIG. 4A is a plan view of the array substrate, and FIG. 4B is a sectional view taken along line XX in FIG. 4A.

この液晶表示装置のアレイ基板70は、図4に示すように、透明な絶縁基板71上にアルミニウム、クロム、モリブデン、窒化クロム、窒化モリブデンまたはこれらの合金などの導電物質からなる走査線72、補助容量線73及び長方形の補助容量パターン74が形成されている。走査線72は薄膜トランジスタTFTのゲート電極Gに接続されており、補助容量パターン74は補助容量線73に接続されている。   As shown in FIG. 4, an array substrate 70 of this liquid crystal display device includes a scanning line 72 made of a conductive material such as aluminum, chromium, molybdenum, chromium nitride, molybdenum nitride, or an alloy thereof on a transparent insulating substrate 71, and an auxiliary substrate. Capacitor lines 73 and rectangular auxiliary capacitor patterns 74 are formed. The scanning line 72 is connected to the gate electrode G of the thin film transistor TFT, and the auxiliary capacitance pattern 74 is connected to the auxiliary capacitance line 73.

絶縁基板71上には窒化ケイ素または酸化ケイ素のような絶縁物質からなる厚さ2500〜4500Åのゲート絶縁膜75が走査線72、補助容量線73及び補助容量パターン74を覆っている。ゲート絶縁膜75上にはゲート電極Gと重なり、非晶質シリコンなどからなる半導体パターン76が形成されている。半導体パターン76の一部とゲート絶縁膜75上には導電物質からなる信号線77及び補助容量用導電パターン78が形成されている。信号線77は縦方向に延びており、TFTのソース電極Sを兼ねている。   On the insulating substrate 71, a gate insulating film 75 made of an insulating material such as silicon nitride or silicon oxide and having a thickness of 2500 to 4500 mm covers the scanning lines 72, auxiliary capacitance lines 73 and auxiliary capacitance patterns 74. A semiconductor pattern 76 made of amorphous silicon or the like is formed on the gate insulating film 75 so as to overlap the gate electrode G. On part of the semiconductor pattern 76 and the gate insulating film 75, a signal line 77 and a storage capacitor conductive pattern 78 made of a conductive material are formed. The signal line 77 extends in the vertical direction and doubles as the source electrode S of the TFT.

補助容量用導電パターン78はこのような信号線77と同一層に島形状で形成されており、ゲート絶縁膜75を介してその下部に位置する補助容量パターン74と重なって補助容量を形成する。この時、補助容量用導電パターン78は後述する画素電極79と電気的に接続されている。   The auxiliary capacitor conductive pattern 78 is formed in an island shape in the same layer as the signal line 77 and overlaps with the auxiliary capacitor pattern 74 located under the gate insulating film 75 to form an auxiliary capacitor. At this time, the auxiliary capacitor conductive pattern 78 is electrically connected to a pixel electrode 79 described later.

そして、このような信号線77、補助容量用導電パターン78及び半導体パターン76を窒化ケイ素または酸化ケイ素のような絶縁物質からなる500〜2000Å厚さの保護絶縁膜80が覆っている。保護絶縁膜80にはドレイン電極Dの上部にコンタクトホール81が形成されており、補助容量用導電パターン78の上部に開口82が設けられている。そして、保護絶縁膜80上には画素電極79が形成され、コンタクトホール81を介して画素電極79とドレイン電極Dとが電気的に接続されているとともに、開口82を介して補助容量用導電パターン78と画素電極79とが接続され、結果として補助容量用導電パターン78とドレイン電極Dとが画素電極79を介して電気的に接続される。この画素電極79はITO(Indium Tin Oxide)またはIZO(Indium Zinc Oxide)のような透明導電物質で形成されている。   The signal line 77, the auxiliary capacitor conductive pattern 78, and the semiconductor pattern 76 are covered with a protective insulating film 80 having a thickness of 500 to 2000 mm made of an insulating material such as silicon nitride or silicon oxide. In the protective insulating film 80, a contact hole 81 is formed above the drain electrode D, and an opening 82 is provided above the auxiliary capacitor conductive pattern 78. A pixel electrode 79 is formed on the protective insulating film 80, and the pixel electrode 79 and the drain electrode D are electrically connected via the contact hole 81, and a storage capacitor conductive pattern is provided via the opening 82. 78 and the pixel electrode 79 are connected, and as a result, the auxiliary capacitance conductive pattern 78 and the drain electrode D are electrically connected via the pixel electrode 79. The pixel electrode 79 is formed of a transparent conductive material such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).

このような従来技術において、画素電極79は、補助容量線73及び補助容量用導電パターン78と重なるが、補助容量線73とは保護絶縁膜80及びゲート絶縁膜75を間に置いて補助容量を形成し、また、画素電極79は補助容量用導電パターン78に電気的に接続されているが、補助容量用導電パターン78は補助容量パターン74とゲート絶縁膜75を隔てて他の補助容量を形成する。この場合、補助容量用導電パターン78と補助容量パターン74の間に介在しているゲート絶縁膜75の厚さが薄いために、補助容量パターン74が画素電極79と重なって補助容量を形成する場合に比べて同一の重畳面積を有しても更に大きい静電容量を確保することができる。したがって、下記特許文献1に開示されている液晶表示装置においては、補助容量パターン74及び補助容量線73の面積を広げなくても静電容量を増加させることができるので、静電容量対比開口率を向上させることができるというものである。
特表2005−506575号公報(図8、図9、段落[0069]〜[0085])
In such a conventional technique, the pixel electrode 79 overlaps with the auxiliary capacitance line 73 and the auxiliary capacitance conductive pattern 78, but the auxiliary capacitance line 73 has an auxiliary capacitance interposed between the protective insulating film 80 and the gate insulating film 75. The pixel electrode 79 is electrically connected to the auxiliary capacitance conductive pattern 78, but the auxiliary capacitance conductive pattern 78 forms another auxiliary capacitance with the auxiliary capacitance pattern 74 and the gate insulating film 75 interposed therebetween. To do. In this case, since the gate insulating film 75 interposed between the auxiliary capacitance conductive pattern 78 and the auxiliary capacitance pattern 74 is thin, the auxiliary capacitance pattern 74 overlaps the pixel electrode 79 to form an auxiliary capacitance. Even if it has the same overlapping area, a larger capacitance can be secured. Therefore, in the liquid crystal display device disclosed in Patent Document 1 below, the capacitance can be increased without increasing the areas of the auxiliary capacitance pattern 74 and the auxiliary capacitance line 73, and therefore, the capacitance relative aperture ratio is increased. Can be improved.
JP 2005-506575 A (FIGS. 8 and 9, paragraphs [0069] to [0085])

しかしながら、上記特許文献1に開示された液晶表示装置のアレイ基板70においては、静電容量(補助容量)が、補助容量用導電パターン78と補助容量パターン74とを電極とし、その間に設けられているゲート絶縁膜75を誘電体としており、このゲート絶縁膜75の厚さは薄いとされているが、それでもゲート絶縁膜75の厚さは2500〜4500Åともあるため、クロストークあるいはフリッカ等の表示不良を抑制するのに十分な補助容量を確保するためには、やはり遮光性の導電物質からなる補助容量パターン74の面積を大きくせざるを得ない。すなわち、上記特許文献1に開示された液晶表示装置のアレイ基板70において、補助容量を大きくするにはゲート絶縁膜75の厚さを薄くすることによっても可能であるが、ゲート絶縁膜75の厚さそのものをより薄くするとゲート絶縁膜75によって覆われるゲート電極Gや走査線72と他の部材との間の電気的絶縁性を保つことが困難となるため、直ちには採用し難い。   However, in the array substrate 70 of the liquid crystal display device disclosed in Patent Document 1, the capacitance (auxiliary capacitance) is provided between the auxiliary capacitance conductive pattern 78 and the auxiliary capacitance pattern 74 as electrodes. The gate insulating film 75 is a dielectric, and the gate insulating film 75 is thin. However, since the gate insulating film 75 has a thickness of 2500 to 4500 mm, display such as crosstalk or flicker is performed. In order to secure a sufficient auxiliary capacity for suppressing defects, the area of the auxiliary capacity pattern 74 made of a light-shielding conductive material must be increased. That is, in the array substrate 70 of the liquid crystal display device disclosed in Patent Document 1, it is possible to increase the auxiliary capacitance by reducing the thickness of the gate insulating film 75, but the thickness of the gate insulating film 75 is not limited. If the thickness itself is made thinner, it becomes difficult to maintain the electrical insulation between the gate electrode G or the scanning line 72 covered with the gate insulating film 75 and the other members, so that it is difficult to adopt it immediately.

本願の発明者らは、上記の問題点に鑑み、補助容量を形成するコンデンサの効率をより高くする方法を種々検討した結果、この補助容量を形成するコンデンサの電極となる補助容量線と画素電極との間の距離、あるいは、補助容量線と画素電極に接続されたドレイン電極との距離をより短くするために、両者間に介在するゲート絶縁膜に換えてゲート絶縁膜よりも厚さが薄い絶縁層を介在させれば、両電極間距離をより縮めることができ、もって補助容量コンデンサの容量を増大させることができることを見出し、本発明に至ったものである。   In view of the above problems, the inventors of the present application have studied various methods for increasing the efficiency of a capacitor that forms an auxiliary capacitance, and as a result, an auxiliary capacitance line and a pixel electrode serving as an electrode of the capacitor that forms the auxiliary capacitance. In order to shorten the distance between the drain capacitance electrode and the drain electrode connected to the pixel electrode, the thickness is thinner than the gate insulating film instead of the gate insulating film interposed therebetween. The present inventors have found that if an insulating layer is interposed, the distance between both electrodes can be further reduced, and the capacity of the auxiliary capacitor can be increased, and the present invention has been achieved.

すなわち、本発明の目的は、画素ごとの開口率を低下させることなく、しかもクロストークやフリッカ等の表示不良を抑制することができる、小画素面積もしくは高精細化した画素を有する液晶表示装置及びその製造方法を提供することにある。   That is, an object of the present invention is to provide a liquid crystal display device having a small pixel area or a high-definition pixel, which can suppress display defects such as crosstalk and flicker without reducing the aperture ratio of each pixel. It is in providing the manufacturing method.

本発明の上記第1の目的は以下の構成により達成し得る。すなわち、請求項1に係る液晶表示装置の発明は、透明基板上にマトリクス状に配置された複数の信号線及び走査線と、前記走査線間に平行に設けられた複数の補助容量線と、前記信号線及び走査線の交点近傍に設けられた薄膜トランジスタと、前記信号線及び走査線により区画されるそれぞれの位置に配置されるとともに前記薄膜トランジスタのドレイン電極に電気的に接続された画素電極とを備えた液晶表示装置において、
前記走査線と信号線の交差部及び補助容量線と信号線の交差部はそれぞれゲート絶縁膜及び互いに独立して設けられた半導体層により分離されており、
更に、前記補助容量線の表面には前記ゲート絶縁膜の厚さよりも薄い絶縁層を介して前記薄膜トランジスタのドレイン電極が延在されていることを特徴とする。
The first object of the present invention can be achieved by the following configuration. That is, the invention of the liquid crystal display device according to claim 1 includes a plurality of signal lines and scanning lines arranged in a matrix on a transparent substrate, a plurality of auxiliary capacitance lines provided in parallel between the scanning lines, A thin film transistor provided near an intersection of the signal line and the scanning line, and a pixel electrode disposed at each position partitioned by the signal line and the scanning line and electrically connected to the drain electrode of the thin film transistor. In the liquid crystal display device provided,
The intersection of the scanning line and the signal line and the intersection of the storage capacitor line and the signal line are separated by a gate insulating film and a semiconductor layer provided independently of each other,
Further, the drain electrode of the thin film transistor extends on the surface of the auxiliary capacitance line through an insulating layer thinner than the thickness of the gate insulating film.

また、請求項2に係る発明は、請求項1に記載の液晶表示装置において、前記ゲート絶縁膜及び絶縁層は同一の材料からなることを特徴とする。   The invention according to claim 2 is the liquid crystal display device according to claim 1, wherein the gate insulating film and the insulating layer are made of the same material.

また、請求項3に係る発明は、請求項1に記載の液晶表示装置において、前記ゲート絶縁膜は複層構造を有し、前記絶縁層は前記複層構造のゲート絶縁膜の少なくとも一層と同一の材料からなることを特徴とする。   The invention according to claim 3 is the liquid crystal display device according to claim 1, wherein the gate insulating film has a multilayer structure, and the insulating layer is the same as at least one layer of the gate insulating film having the multilayer structure. It is characterized by comprising the following materials.

また、請求項4に係る発明は、請求項1に記載の液晶表示装置において、前記ゲート絶縁膜の厚さは2500〜5500Åであり、前記絶縁層の厚さは500〜1500Åであることを特徴とする
また、請求項5に係る発明は、請求項1に記載の液晶表示装置において、前記画素電極と前記ドレイン電極との間には層間絶縁膜が形成されており、前記層間絶縁膜の前記補助容量線上に位置する部分にはコンタクトホールが形成されており、前記コンタクトホールを介して前記画素電極と前記ドレイン電極の前記補助容量線上に延在された部分とが電気的に接続されていることを特徴とする。
According to a fourth aspect of the present invention, in the liquid crystal display device according to the first aspect, the gate insulating film has a thickness of 2500 to 5500 mm, and the insulating layer has a thickness of 500 to 1500 mm. According to a fifth aspect of the present invention, in the liquid crystal display device according to the first aspect, an interlayer insulating film is formed between the pixel electrode and the drain electrode, A contact hole is formed in a portion located on the auxiliary capacitance line, and the pixel electrode and a portion of the drain electrode extending on the auxiliary capacitance line are electrically connected through the contact hole. It is characterized by that.

また、請求項6に係る発明は、請求項1〜5のいずれかに記載の液晶表示装置において、前記画素電極の前記薄膜トランジスタ及び補助容量線上に位置する背面、あるいは、前記画素電極の背面全域を覆うように反射板が形成されていることを特徴とする。   According to a sixth aspect of the present invention, in the liquid crystal display device according to any one of the first to fifth aspects, the back surface of the pixel electrode positioned on the thin film transistor and the auxiliary capacitance line, or the entire back surface of the pixel electrode. A reflection plate is formed so as to cover it.

更に、本発明の上記第2の目的は以下の方法により達成し得る。すなわち、請求項7に係る液晶表示装置の製造方法の発明は、
透明基板上に薄膜トランジスタのゲート電極に連なる走査線及び補助容量線を互いに平行に複数本配設する工程と、
前記透明基板上の全面を覆うようにゲート絶縁膜及び半導体層を順次形成する工程と、
前記半導体層を、前記ゲート電極の表面、前記走査線及び補助容量線と信号線の交差部に対応する位置を残して、選択的に除去する工程と、
露出している前記ゲート絶縁膜の一部をエッチングにより除去して前記ゲート絶縁膜の厚さよりも薄い絶縁層を形成する工程と、
前記走査線及び補助容量線上に位置する半導体層と前記絶縁層の表面に前記走査線に直交する方向に複数本の信号線を設け、前記走査線及び信号線の交点近傍に薄膜トランジスタのソース電極及びドレイン電極を設けるとともに、前記ドレイン電極を前記補助容量線上の絶縁層を被覆するように延在させて補助容量を形成する工程と、
前記走査線及び信号線に囲まれた複数の領域のそれぞれに画素電極を形成するとともに、前記画素電極を前記薄膜トランジスタのドレイン電極に電気的に接続する工程と、
を含むことを特徴とする。
Furthermore, the second object of the present invention can be achieved by the following method. That is, the invention of the manufacturing method of the liquid crystal display device according to claim 7 is:
A step of arranging a plurality of scanning lines and auxiliary capacitance lines connected to the gate electrode of the thin film transistor in parallel with each other on a transparent substrate;
Sequentially forming a gate insulating film and a semiconductor layer so as to cover the entire surface of the transparent substrate;
Selectively removing the semiconductor layer leaving a position corresponding to the surface of the gate electrode, the intersection of the scanning line and the auxiliary capacitance line and the signal line;
Removing a part of the exposed gate insulating film by etching to form an insulating layer thinner than the thickness of the gate insulating film;
A plurality of signal lines are provided in a direction perpendicular to the scanning lines on the surfaces of the semiconductor layer and the insulating layer located on the scanning lines and the auxiliary capacitance lines, and a source electrode of the thin film transistor is provided near the intersection of the scanning lines and the signal lines. Providing a drain electrode and extending the drain electrode so as to cover an insulating layer on the auxiliary capacitance line to form an auxiliary capacitance;
Forming a pixel electrode in each of a plurality of regions surrounded by the scanning line and the signal line, and electrically connecting the pixel electrode to a drain electrode of the thin film transistor;
It is characterized by including.

また、請求項8に係る発明は、請求項7に記載の液晶表示装置の製造方法において、前記ゲート絶縁膜は同一原料を用いてそれぞれの層毎に基板温度を変えることによって複層構造としたことを特徴とする。   The invention according to claim 8 is the method of manufacturing a liquid crystal display device according to claim 7, wherein the gate insulating film has a multilayer structure by changing the substrate temperature for each layer using the same raw material. It is characterized by that.

また、請求項9に係る発明は、請求項8に記載の液晶表示装置の製造方法において、前記基板温度は、最初のゲート絶縁膜の形成時が最も高く、更なるゲート絶縁膜の形成時に順次低くなるようにしたことを特徴とする。   According to a ninth aspect of the present invention, in the method for manufacturing a liquid crystal display device according to the eighth aspect, the substrate temperature is highest when the first gate insulating film is formed, and sequentially when further gate insulating films are formed. It is characterized by being lowered.

また、請求項10に係る発明は、請求項7に記載の液晶表示装置の製造方法において、前記ゲート絶縁膜は同一原料を用いてそれぞれの層毎に周囲の雰囲気ガスの成分を換えることにより組成の異なる複層構造としたことを特徴とする。   According to a tenth aspect of the present invention, in the method of manufacturing a liquid crystal display device according to the seventh aspect, the gate insulating film is composed of the same raw material by changing the components of the surrounding atmospheric gas for each layer. It is characterized by having a multi-layer structure with different.

また、請求項11に係る発明は、請求項7に記載の液晶表示装置の製造方法において、前記ゲート絶縁膜の厚さを2500〜5500Åとし、前記絶縁層の厚さを500〜1500Åとしたことを特徴とする。   The invention according to claim 11 is the method of manufacturing a liquid crystal display device according to claim 7, wherein the gate insulating film has a thickness of 2500 to 5500 mm, and the insulating layer has a thickness of 500 to 1500 mm. It is characterized by.

また、請求項12に係る発明は、請求項7に記載の液晶表示装置の製造方法において、前記画素電極を形成する前に、前記透明基板の表面全体に層間絶縁膜を形成する工程と、前記層間絶縁膜の前記補助容量線上に位置する部分にコンタクトホールを設ける工程を含み、前記画素電極の形成時にコンタクトホールを介して前記ドレイン電極と前記画素電極とを電気的に接続するようにしたことを特徴とする。   According to a twelfth aspect of the present invention, in the method of manufacturing a liquid crystal display device according to the seventh aspect, before forming the pixel electrode, a step of forming an interlayer insulating film over the entire surface of the transparent substrate; Including a step of providing a contact hole in a portion of the interlayer insulating film located on the storage capacitor line, and the drain electrode and the pixel electrode are electrically connected through the contact hole when the pixel electrode is formed. It is characterized by.

また、請求項13に係る発明は、請求項7〜12のいずれかに記載の液晶表示装置の製造方法において、前記画素電極を形成する前に、前記画素電極の薄膜トランジスタ及び補助容量線に対応する位置の背面、あるいは、前記画素電極の背面全域を覆うように反射板を形成する工程を更に備えることを特徴とする。   The invention according to claim 13 corresponds to the thin film transistor and auxiliary capacitance line of the pixel electrode before forming the pixel electrode in the method of manufacturing a liquid crystal display device according to any one of claims 7 to 12. The method further includes a step of forming a reflection plate so as to cover the rear surface of the position or the entire rear surface of the pixel electrode.

本発明は上記構成を備えることにより、以下に示すような優れた効果を奏する。すなわち、本願の請求項1に係る発明によれば、補助容量線の表面に設けられた絶縁層を介して画素電極に接続されたドレイン電極が設けられているが、この絶縁膜の厚さはゲート絶縁膜の厚さよりも薄く、この絶縁層が補助容量の誘電体層を形成するため、補助容量を飛躍的に大きくでき、以って補助容量線の面積を大きくすることなく、クロストークやフリッカ等の表示不良を抑制することができる液晶表示装置が得られる。   By providing the above configuration, the present invention has the following excellent effects. That is, according to the invention according to claim 1 of the present application, the drain electrode connected to the pixel electrode through the insulating layer provided on the surface of the auxiliary capacitance line is provided, and the thickness of the insulating film is Since the thickness of the gate insulating film is smaller than that of the gate insulating film, and this insulating layer forms a dielectric layer of the auxiliary capacitance, the auxiliary capacitance can be dramatically increased. A liquid crystal display device capable of suppressing display defects such as flicker can be obtained.

すなわち、ゲート絶縁膜は本来層間の絶縁性を保つ目的で透明基板全体にわたって均一の厚さに設けられるが、特にTFTのゲート電極上、走査線及び補助容量線と信号線の交差部では静電耐圧を維持するためにゲート絶縁膜の厚さを薄くすることは不可能である。しかしながら、請求項1に係る発明では、ゲート電極上、走査線及び補助容量線と信号線の交差部では静電耐圧を維持するために必要なゲート絶縁膜の厚さを確保した上で、少なくとも補助容量線の表面に絶縁層を薄く形成したから、他の構成に何ら悪影響を与えることなく上述した効果を奏することが可能となる。   That is, the gate insulating film is originally provided with a uniform thickness over the entire transparent substrate for the purpose of maintaining the insulation between the layers. In particular, on the gate electrode of the TFT, at the intersection of the scanning line, the auxiliary capacitance line and the signal line, In order to maintain the breakdown voltage, it is impossible to reduce the thickness of the gate insulating film. However, in the invention according to claim 1, at least the thickness of the gate insulating film necessary for maintaining the electrostatic withstand voltage is secured on the gate electrode and at the intersection of the scanning line and the auxiliary capacitance line and the signal line. Since the insulating layer is thinly formed on the surface of the auxiliary capacitance line, the above-described effects can be obtained without adversely affecting other configurations.

また、走査線及び補助容量線と信号線の交差部にはゲート絶縁膜の表面に半導体を設けたから、エッチングの際にこの半導体層をマスクとして利用できるようになるとともに、この半導体層の存在により静電気の局部集中が生じないようになるため、静電耐圧が向上する。なお、半導体層としてはアモルファスシリコン(a−Si)又はポリシリコン(p−Si)を用いることができるが、形成温度が低いことからa−Siを用いる方がよい。   In addition, since a semiconductor is provided on the surface of the gate insulating film at the intersection of the scanning line, the auxiliary capacitance line, and the signal line, the semiconductor layer can be used as a mask during etching, and the presence of this semiconductor layer. Since local concentration of static electricity does not occur, electrostatic withstand voltage is improved. Note that amorphous silicon (a-Si) or polysilicon (p-Si) can be used for the semiconductor layer, but a-Si is better because the formation temperature is low.

また、請求項2及び3に係る発明によれば、従来例と同様に透明基板全体にゲート絶縁膜を形成した後に、必要な部分のみゲート絶縁膜の厚さを薄くした絶縁層を形成できるので、特に工数を増やすことなく請求項1に係る発明の効果を奏することができる液晶表示装置が得られる。   Further, according to the inventions according to claims 2 and 3, since the gate insulating film is formed on the entire transparent substrate as in the conventional example, an insulating layer in which the thickness of the gate insulating film is reduced only at necessary portions can be formed. In particular, a liquid crystal display device that can achieve the effect of the invention according to claim 1 without increasing the number of man-hours can be obtained.

また、請求項4に係る発明によれば、ゲート絶縁膜の厚さが2500〜5500Åと絶縁性を損なわない程度の肉厚が保たれているとともに、絶縁層は500〜1500Åと薄肉になっているので、補助容量を従来例と比較すると大幅に大きくすることができる。なお、ゲート絶縁膜の厚さとしてはより好ましくは2800Å以上とし、絶縁層の厚さはより好ましくは1000Å前後とするとよい。   According to the invention of claim 4, the thickness of the gate insulating film is 2500 to 5500 mm so that the insulation is not impaired, and the insulating layer is as thin as 500 to 1500 mm. Therefore, the auxiliary capacity can be greatly increased compared to the conventional example. Note that the thickness of the gate insulating film is more preferably 2800 mm or more, and the thickness of the insulating layer is more preferably about 1000 mm.

また、請求項5に係る発明によれば、走査線、信号線及び薄膜トランジスタ等の各種配線が形成された後に層間絶縁膜によってこれらの配線が覆われることとなるが、画素電極は、この層間膜の表面に設けられているため、表面が平らになる。そのため、液晶表示装置のセルギャップを均一にすることができ、表示画質の良好な液晶表示装置が得られる。更に、画素電極は、補助容量線上に設けたコンタクトホールを介してドレイン電極と電気的に導通させたので、このコンタクトホール上のセルギャップがその周囲のセルギャップとは相違しても、このセルギャップの部分は遮光性のドレイン電極によりバックライトからの光を遮光するので、表示品質に悪影響が出ることはない。   According to the invention of claim 5, after various wirings such as scanning lines, signal lines and thin film transistors are formed, these wirings are covered with the interlayer insulating film. Since the surface is provided, the surface becomes flat. Therefore, the cell gap of the liquid crystal display device can be made uniform, and a liquid crystal display device with good display image quality can be obtained. Further, since the pixel electrode is electrically connected to the drain electrode through a contact hole provided on the auxiliary capacitance line, even if the cell gap on the contact hole is different from the surrounding cell gap, this cell Since the gap portion shields light from the backlight by the light-shielding drain electrode, the display quality is not adversely affected.

また、請求項6に係る発明によれば、画素電極の薄膜トランジスタ及び補助容量線に対応する位置の背面に反射板を設ければ簡単に半透過型の液晶表示装置とすることができ、更には、画素電極の背面全域を覆うように反射板を設ければ簡単に反射型の液晶表示装置とすることができる。   According to the invention of claim 6, a transflective liquid crystal display device can be easily obtained by providing a reflector on the back surface of the pixel electrode corresponding to the thin film transistor and the auxiliary capacitance line. If a reflective plate is provided so as to cover the entire back surface of the pixel electrode, a reflective liquid crystal display device can be easily obtained.

更に、請求項7に係る発明によれば、請求項1に係る発明の効果を奏する液晶表示装置を容易に製造することができることに加えて、ゲート絶縁膜及び半導体層を順次連続的に成膜したために、ゲート絶縁膜の成膜及びエッチング工程を行った後に半導体層の成膜を行う方法と比較すれば、基板の周囲を常圧状態から真空状態に保持する工程を1回少なくすることができるとともに、補助容量線の表面に絶縁層を残した半導体層をマスクとしてエッチングにより形成することができるため、リソグラフィー工程を1回少なくすることができ、しかも、ゲート絶縁膜のエッチング工程で生じるコンタミネーションの影響を受け難くなるためにTFTの特性が悪化することが少なくなる。   Further, according to the invention according to claim 7, in addition to being able to easily manufacture the liquid crystal display device having the effect of the invention according to claim 1, the gate insulating film and the semiconductor layer are successively and successively formed. Therefore, compared with a method of forming a semiconductor layer after forming a gate insulating film and an etching process, the number of steps of maintaining the periphery of the substrate from a normal pressure state to a vacuum state can be reduced once. In addition, since the semiconductor layer with the insulating layer remaining on the surface of the auxiliary capacitance line can be formed by etching, the lithography process can be reduced once, and contamination generated in the gate insulating film etching process can be reduced. The TFT characteristics are less likely to deteriorate because it is less susceptible to the effects of nations.

また、請求項8及び9に係る発明によれば、複層構造のゲート絶縁膜形成時に、単に周囲雰囲気を変更せずに単に基板温度を変えることによりそれぞれ組成が実質的に同一であるが物性が異なる複層構造のゲート絶縁膜を形成することができ、しかもこの物性の差異を利用してエッチングにより所定厚さの絶縁層のみを簡単に残すことができる。したがって、複層のゲート絶縁膜形成時に、各膜毎にエッチング処理を行わなくてもよいので、各膜の表面の汚染を避けることができるだけでなく、短時間に所定の絶縁膜及びゲート絶縁膜を形成することができるようになる。この場合、ゲート絶縁膜形成材料として窒化ケイ素、酸化ケイ素、酸化アルミニウム等を使用し得る。   Further, according to the inventions according to claims 8 and 9, when forming the multi-layer gate insulating film, the composition is substantially the same by simply changing the substrate temperature without changing the ambient atmosphere. However, it is possible to form a gate insulating film having a multi-layer structure different from each other and to easily leave only an insulating layer having a predetermined thickness by etching using the difference in physical properties. Therefore, when the multi-layer gate insulating film is formed, it is not necessary to perform the etching process for each film. Therefore, it is possible not only to avoid contamination of the surface of each film, but also to reduce the predetermined insulating film and gate insulating film in a short time. Can be formed. In this case, silicon nitride, silicon oxide, aluminum oxide or the like can be used as the gate insulating film forming material.

また、請求項10に係る発明によれば、複層構造のゲート絶縁膜の形成時に、同一のゲート絶縁膜生成材料を用いて単に周囲雰囲気を変えることにより、異なる組成の薄膜からなる複層構造のゲート絶縁膜を形成することができ、しかもこの組成の差異に基づく物性の差異を利用してエッチングにより補助容量線の表面の絶縁層のみを残すことができる。したがって、複層のゲート絶縁膜形成時に、各膜毎にエッチング処理を行わなくてもよいので、各膜の表面の汚染を避けることができるだけでなく、短時間に所定の絶縁膜及びゲート絶縁膜を形成することができるようになる。この異なる組成の薄膜からなる複層構造のゲート絶縁膜は、窒化ケイ素層及び酸化ケイ素層からなることが好ましく、更には最上層が窒化ケイ素層からなることがより好ましい。   According to the invention of claim 10, a multilayer structure comprising thin films having different compositions by simply changing the ambient atmosphere using the same gate insulating film generating material when forming a gate insulating film having a multilayer structure. In addition, only the insulating layer on the surface of the auxiliary capacitance line can be left by etching using the difference in physical properties based on the difference in composition. Therefore, when the multi-layer gate insulating film is formed, it is not necessary to perform the etching process for each film. Therefore, it is possible not only to avoid contamination of the surface of each film, but also to form a predetermined insulating film and gate insulating film in a short time Can be formed. The gate insulating film having a multilayer structure composed of thin films having different compositions is preferably composed of a silicon nitride layer and a silicon oxide layer, and more preferably the uppermost layer is composed of a silicon nitride layer.

また、請求項11〜13に係る発明によればそれぞれ請求項4〜6に係る発明の液晶表示装置を製造することができる。   Moreover, according to the invention which concerns on Claims 11-13, the liquid crystal display device of the invention which concerns on Claims 4-6 can be manufactured, respectively.

以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態は、本発明の技術思想を具体化するための液晶表示装置及びその製造方法を例示するものであって、本発明をこの液晶表示装置及びその製造方法に特定することを意図するものではなく、特許請求の範囲に含まれるその他の実施形態のものも等しく適応し得るものである。   Hereinafter, the best embodiment of the present invention will be described with reference to the drawings. However, the embodiment described below exemplifies a liquid crystal display device and a manufacturing method thereof for embodying the technical idea of the present invention, and the present invention is specified to the liquid crystal display device and the manufacturing method thereof. And other embodiments within the scope of the claims are equally applicable.

図1は本発明の一実施例に係る液晶表示装置のカラーフィルタ基板を透視して表したアレイ基板の一画素に相当する部分の拡大平面図であり、図2は図1の液晶表示装置のA−A断面図であり、また、図3(a)〜図3(j)は図1の液晶表示装置のアレイ基板を製造する製造工程を示す断面図である。なお、図3(a)〜図3(j)はいずれも図1のA−A断面に対応する位置の状態を示す。   FIG. 1 is an enlarged plan view of a portion corresponding to one pixel of an array substrate seen through a color filter substrate of a liquid crystal display device according to an embodiment of the present invention, and FIG. 2 is a plan view of the liquid crystal display device of FIG. FIGS. 3A to 3J are cross-sectional views showing a manufacturing process for manufacturing the array substrate of the liquid crystal display device of FIG. 3A to 3J show the state of the position corresponding to the AA cross section of FIG.

本実施例の液晶表示装置10は、ガラス等からなる透明基板11、12上に各種配線等が形成されたアレイ基板13及びカラーフィルタ基板14からなる一対の基板の表面外周部をシール材(図示省略)により貼り合わせ、その内部に液晶層15が封入された構成を備えている。   In the liquid crystal display device 10 of the present embodiment, the outer peripheral surface of the pair of substrates including the array substrate 13 and the color filter substrate 14 on which various wirings are formed on the transparent substrates 11 and 12 made of glass or the like is used as a sealing material (illustrated). And the liquid crystal layer 15 is sealed inside.

アレイ基板13には、マトリクス状に形成された複数本の走査線16及び信号線17と、複数本の走査線16間に平行に設けられた複数本の補助容量線18と、ソース電極S、ゲート電極G、ドレイン電極D、及び半導体層19からなるTFTと、走査線16と信号線17とで囲まれた領域を覆うように設けられたITO(Indium Tin Oxide)ないしはIZO(Indium Zinc Oxide)等からなる透明な画素電極20とが設けられている。なお、TFTの半導体層19としてはアモルファスシリコン(a−Si)が通常用いられるが、場合によってはポリシリコン(p−Si)を用いる場合もある。   The array substrate 13 includes a plurality of scanning lines 16 and signal lines 17 formed in a matrix, a plurality of auxiliary capacitance lines 18 provided in parallel between the plurality of scanning lines 16, a source electrode S, An ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide) provided so as to cover a region surrounded by the TFT composed of the gate electrode G, the drain electrode D, and the semiconductor layer 19 and the scanning line 16 and the signal line 17. And a transparent pixel electrode 20 made of the like. Note that amorphous silicon (a-Si) is usually used as the semiconductor layer 19 of the TFT, but polysilicon (p-Si) may be used in some cases.

カラーフィルタ基板14には、アレイ基板13の画素領域に合わせてマトリクス状に設けられたブラックマトリクス21と、このブラックマトリクス21により囲まれた領域に設けられる赤(R)、緑(G)、青(B)等のカラーフィルタ22と、カラーフィルタ22を覆うように設けられた共通電極23とが通常設けられている。ただし、本発明はこれに限定されることなく、横電界方式の場合には共通電極がない場合もあり、白黒表示であればカラーフィルタがない場合もあり、更には、色補完型のカラー表示の場合には三原色ではなくもっと多くの種類のカラーフィルタで構成する場合もある。   The color filter substrate 14 includes a black matrix 21 provided in a matrix in accordance with the pixel region of the array substrate 13, and red (R), green (G), and blue provided in a region surrounded by the black matrix 21. A color filter 22 such as (B) and a common electrode 23 provided so as to cover the color filter 22 are usually provided. However, the present invention is not limited to this. In the case of the horizontal electric field method, there may be no common electrode, in the case of monochrome display, there may be no color filter, and further, color complementary color display. In this case, the color filter may be composed of more kinds of color filters instead of the three primary colors.

次に上述の液晶表示装置のアレイ基板13の製造工程を図1及び図3を参照しながら説明する。先ず、図3(a)に示すように、透明基板11上に所定厚のアルミニウム、モリブデン、クロムあるいはこれらの合金からなる導電物質層24を成膜する。そして、図3(b)に示すように、周知のフォトリソグラフィー法を用いてパターニングすることによりその一部をエッチングして除去し、横方向に伸びる複数本の走査線16、ゲート電極G及びこれら複数本の走査線16の間にそれぞれ補助容量線18を形成する。なお、図3(b)においては走査線16から伸びるゲート電極Gと補助容量線18の一部を幅広とすることにより形成された補助容量電極18aも示されている。また、ここで示す走査線16及び補助容量線18は、画素電極との接合コンタクトをとるために、アルミニウムとモリブデンからなる複層構造となっている。   Next, a manufacturing process of the array substrate 13 of the above-described liquid crystal display device will be described with reference to FIGS. First, as shown in FIG. 3A, a conductive material layer 24 made of aluminum, molybdenum, chromium, or an alloy thereof having a predetermined thickness is formed on the transparent substrate 11. Then, as shown in FIG. 3B, by patterning using a well-known photolithography method, a part thereof is removed by etching, a plurality of scanning lines 16 extending in the lateral direction, the gate electrodes G, and these A storage capacitor line 18 is formed between each of the plurality of scanning lines 16. In FIG. 3B, the gate electrode G extending from the scanning line 16 and the auxiliary capacitance electrode 18a formed by widening a part of the auxiliary capacitance line 18 are also shown. Further, the scanning line 16 and the auxiliary capacitance line 18 shown here have a multilayer structure made of aluminum and molybdenum in order to make a junction contact with the pixel electrode.

次に、図3(c)に示すように、前記工程によって走査線16と補助容量線18が形成された透明基板11を真空装置内で常法に従ってプラズマCVD(Chemical Vapor Deposition)法等により表面に所定厚さ(例えば4000Å)の窒化ケイ素からなるゲート絶縁膜25を形成し、更に、ゲート絶縁膜25の表面全体に例えばa−Si層及びna−Si層からなる半導体層19を所定の厚さ(例えばa−Si層1800Å及びna−Si層500Å)に形成する。このゲート絶縁膜25及び半導体層19は何れも真空装置から透明基板11を取り出すことなしに連続的に形成することができる。なお、ゲート絶縁膜の厚さは、少なくともTFTのゲート電極Gの表面で静電気によって絶縁破壊しないようにするため、2500〜5500Åとするとよい。 Next, as shown in FIG. 3 (c), the transparent substrate 11 on which the scanning lines 16 and the auxiliary capacitance lines 18 are formed by the above-described process is surfaced by a plasma CVD (Chemical Vapor Deposition) method or the like in a vacuum apparatus according to a conventional method. A gate insulating film 25 made of silicon nitride having a predetermined thickness (for example, 4000 mm) is formed, and a semiconductor layer 19 made of, for example, an a-Si layer and an n + a-Si layer is formed on the entire surface of the gate insulating film 25. (For example, an a-Si layer 1800 Å and an n + a-Si layer 500 Å). Both the gate insulating film 25 and the semiconductor layer 19 can be continuously formed without taking out the transparent substrate 11 from the vacuum apparatus. Note that the thickness of the gate insulating film is preferably 2500 to 5500 mm so as not to cause dielectric breakdown due to static electricity at least on the surface of the gate electrode G of the TFT.

その後、図3(d)に示すように、TFTのゲート電極Gの表面、走査線16及び補助容量線18と信号線17の交差部に対応する位置のゲート絶縁膜25の表面にそれぞれ半導体層19、19及び19が残るように半導体層19をドライエッチングにより除去する。次いで、図3(e)に示すように、これらの半導体層19、19及び19をエッチング用のマスクとして使用し、半導体層19、19及び19により被覆されていない部分のゲート絶縁膜の一部を緩衝フッ酸により湿式エッチングないしはドライエッチングすることにより除去し、所定厚さ(例えば1000Å)の絶縁層26を形成する。この場合、ゲート絶縁膜25は単層膜を使用したため、エッチング時間を制御することにより所定厚さの絶縁層26を得ることができる。 Thereafter, as shown in FIG. 3D, the semiconductor layer is formed on the surface of the gate electrode G of the TFT, the surface of the gate insulating film 25 at the position corresponding to the intersection of the scanning line 16 and the auxiliary capacitance line 18 and the signal line 17, respectively. The semiconductor layer 19 is removed by dry etching so that 19 G , 19 1 and 19 2 remain. Next, as shown in FIG. 3 (e), these semiconductor layers 19 G , 19 1 and 19 2 are used as etching masks, and the portions not covered by the semiconductor layers 19 G , 19 1 and 19 2 are formed. A part of the gate insulating film is removed by wet etching or dry etching with buffered hydrofluoric acid to form an insulating layer 26 having a predetermined thickness (for example, 1000 mm). In this case, since the gate insulating film 25 is a single layer film, the insulating layer 26 having a predetermined thickness can be obtained by controlling the etching time.

次いで、透明基板11上に導電物質を成膜した後、図3(f)に示すように、走査線16に直交する方向に延びる複数本の信号線17、この信号線17から延設されて半導体層19に接続されるソース電極S、及び、補助容量電極18a上を覆うとともに一端が半導体層19に接続されるドレイン電極Dをパターニングする。これにより、透明基板11の走査線16及び信号線17との交差部近傍にはスイッチング素子となるTFTが形成される。 Next, after a conductive material is deposited on the transparent substrate 11, as shown in FIG. 3F, a plurality of signal lines 17 extending in a direction orthogonal to the scanning lines 16 are extended from the signal lines 17. a source electrode S connected to the semiconductor layer 19 G, and is patterned drain electrode D having one end connected to the semiconductor layer 19 G covers the upper storage capacitor electrode 18a. As a result, a TFT serving as a switching element is formed near the intersection of the transparent substrate 11 with the scanning line 16 and the signal line 17.

更に、図3(g)に示すように、これらの各種配線を覆うように透明基板11上に表面の安定化のための無機絶縁性材料からなる保護絶縁膜28を成膜し、続いて、図3(h)に示すように、アレイ基板13の表面を平坦化するためのポリイミド等の有機絶縁材料からなる層間膜29を成膜したのち、図3(i)に示すように、エッチングにより補助容量電極18a上に位置する層間膜29と保護絶縁膜28にコンタクトホール30を形成する。なお、このコンタクトホール30を形成する位置は、補助容量電極18a上に限らないが、コンタクトホール30が形成された部分は液晶表示装置10としてカラーフィルタ基板14と貼り合わせた際にその基板間距離、すなわちセルギャップが他の部分と異なるので、表示品質のバラつきが生じる恐れがあるために、好ましくは遮光性材料である補助容量電極18a上に設けた方がよい。   Further, as shown in FIG. 3G, a protective insulating film 28 made of an inorganic insulating material for stabilizing the surface is formed on the transparent substrate 11 so as to cover these various wirings. As shown in FIG. 3 (h), after an interlayer film 29 made of an organic insulating material such as polyimide for planarizing the surface of the array substrate 13 is formed, etching is performed as shown in FIG. 3 (i). Contact holes 30 are formed in the interlayer film 29 and the protective insulating film 28 located on the auxiliary capacitance electrode 18a. The position where the contact hole 30 is formed is not limited to the auxiliary capacitance electrode 18a, but the portion where the contact hole 30 is formed is the distance between the substrates when the liquid crystal display device 10 is bonded to the color filter substrate 14. That is, since the cell gap is different from other parts, there is a possibility that the display quality may vary. Therefore, the cell gap is preferably provided on the auxiliary capacitance electrode 18a which is a light shielding material.

そして、図3(j)に示すように、走査線16及び信号線17によって囲まれた1画素領域ごとに例えばITOからなる画素電極20を形成する。このとき、光漏れを防止するために、好ましくは画素電極20の一部が走査線16及び信号線17上に位置し、かつ隣接する画素電極20同士が非接続状態となるように設ける。以上の工程によりアレイ基板13が製造される。   Then, as shown in FIG. 3J, a pixel electrode 20 made of, for example, ITO is formed for each pixel region surrounded by the scanning line 16 and the signal line 17. At this time, in order to prevent light leakage, a part of the pixel electrode 20 is preferably positioned on the scanning line 16 and the signal line 17 and the adjacent pixel electrodes 20 are not connected to each other. The array substrate 13 is manufactured through the above steps.

上述した製造方法によって形成されたアレイ基板13の補助容量は、補助容量電極18a及び画素電極20に接続されたドレイン電極Dがコンデンサの電極に相当し、補助容量電極18a及びドレイン電極Dとの間に配置された絶縁層26がコンデンサの誘電体に相当し、しかもこの絶縁層26からなる誘電体の厚さは、従来から使用されているゲート絶縁膜の厚さ2500〜4500Åよりも大幅に薄い1000Åとなっているから、補助容量電極18aの面積を大きくしなくても補助容量を飛躍的に増大させることができる。   The auxiliary capacitance of the array substrate 13 formed by the above-described manufacturing method is such that the auxiliary capacitance electrode 18a and the drain electrode D connected to the pixel electrode 20 correspond to the electrode of the capacitor, and between the auxiliary capacitance electrode 18a and the drain electrode D. The insulating layer 26 disposed on the insulating layer 26 corresponds to the dielectric of the capacitor, and the thickness of the dielectric made of the insulating layer 26 is significantly thinner than the conventionally used thickness of 2500 to 4500 mm of the gate insulating film. Since it is 1000 mm, the auxiliary capacity can be increased dramatically without increasing the area of the auxiliary capacity electrode 18a.

また、TFTのゲート電極Gの表面、走査線16及び補助容量線18と信号線17の交差部に対応する位置に設けられているゲート絶縁膜25は、厚さが2500〜5500Åと厚くなっているために絶縁性は十分に確保されている。加えて、走査線16及び補助容量線18と信号線17の交差部に対応する位置に設けられているゲート絶縁膜25の表面と信号線17との間にはそれぞれ半導体層19及び19を介して信号線17が積層されているため、信号線17に静電気が加わっても半導体層19及び19の存在により静電気の局部集中が生じないようになるため、静電耐圧が向上する。 Further, the gate insulating film 25 provided at the surface corresponding to the surface of the gate electrode G of the TFT, the intersection of the scanning line 16 and the auxiliary capacitance line 18 and the signal line 17 is as thick as 2500 to 5500 mm. Therefore, insulation is sufficiently secured. In addition, semiconductor layers 19 1 and 19 2 are provided between the signal line 17 and the surface of the gate insulating film 25 provided at a position corresponding to the intersection of the scanning line 16 and the auxiliary capacitance line 18 and the signal line 17, respectively. since the signal line 17 is laminated via, for so localize the static electricity is not generated by the presence of the semiconductor layer 19 1 and 19 2 even static electricity applied to the signal line 17, the electrostatic breakdown voltage is improved .

以上述べたように、本発明の液晶表示装置によれば、補助容量電極18aの面積を大きくすることなく補助容量を増大させることができるので、画素ごとの開口率を低下させることなく、クロストーク及びフリッカ等の表示不良を抑えることができる。   As described above, according to the liquid crystal display device of the present invention, the auxiliary capacitance can be increased without increasing the area of the auxiliary capacitance electrode 18a, so that the crosstalk can be reduced without reducing the aperture ratio for each pixel. In addition, display defects such as flicker can be suppressed.

また、本発明の液晶表示装置の製造方法によれば、ゲート絶縁膜及び半導体層を順次連続的に成膜したために、ゲート絶縁膜の成膜及びエッチング工程を行った後に半導体層の成膜を行う方法と比較すれば、基板の周囲を常圧状態から真空状態に保持する工程を1回少なくすることができるとともに、補助容量線の表面に絶縁層を残した半導体層をマスクとしてエッチングにより形成することができるため、リソグラフィー工程を1回少なくすることができ、しかも、ゲート絶縁膜のエッチング工程で生じるコンタミネーションの影響を受け難くなるためにTFTの特性が悪化することが少なくなる。   In addition, according to the method for manufacturing a liquid crystal display device of the present invention, since the gate insulating film and the semiconductor layer are successively formed, the semiconductor layer is formed after the gate insulating film is formed and etched. Compared with the method used, the number of steps of maintaining the periphery of the substrate from the normal pressure state to the vacuum state can be reduced by one time, and the semiconductor layer with the insulating layer remaining on the surface of the auxiliary capacitance line is formed by etching as a mask. Therefore, the lithography process can be reduced once, and the TFT characteristics are less likely to be deteriorated because it is less susceptible to contamination caused by the etching process of the gate insulating film.

なお、本発明においては、画素電極20と層間膜29との間ないしは画素電極20の表面に光反射材料からなる反射板を設けると、半透過型ないしは反射型の液晶表示装置とすることもできる。すなわち、半透過型の液晶表示装置とする場合には平面視で反射板をTFT及び補助容量電極18aに重複する領域に反射板を設ければよく、また、反射型の液晶表示装置とする場合には画素電極と重なる領域に反射板を設ければよい。この場合、反射板を設ける層間膜29の表面に微細な凹凸を形成しておくと、反射部の視野角が広くなるので好ましい。   In the present invention, a transflective or reflective liquid crystal display device can be obtained by providing a reflector made of a light reflecting material between the pixel electrode 20 and the interlayer film 29 or on the surface of the pixel electrode 20. . That is, in the case of a transflective liquid crystal display device, it is only necessary to provide the reflector in a region overlapping with the TFT and the auxiliary capacitance electrode 18a in a plan view, and in the case of a reflective liquid crystal display device. In this case, a reflector may be provided in a region overlapping with the pixel electrode. In this case, it is preferable to form fine irregularities on the surface of the interlayer film 29 on which the reflection plate is provided, because the viewing angle of the reflection portion becomes wide.

なお、上述の実施例では、ゲート絶縁膜25として単一の窒化ケイ素層からなるものを示したが、このような場合には、ゲート絶縁膜25は均質となるため、ゲート絶縁膜25を緩衝フッ酸により湿式エッチングして厚さの薄い絶縁層26を形成する際にはエッチング時間で厳密に管理する必要がある。しかしながら、このゲート絶縁膜25をエッチング速度が異なる材料からなる複層構造とすれば、エッチング条件をより柔軟とすることができ、製造が容易となる。例えば、最初に透明基板11の温度を高くして硬質な窒化ケイ素膜を設けた後、透明基板11の温度を低くして軟質な窒化ケイ素膜を積層するようにすれば、軟質な窒化ケイ素膜は緩衝フッ酸によりエッチング速度が速いため、多少のエッチング時間の誤差があっても下層の硬質な窒化ケイ素膜はほとんどエッチングされないため、正確な厚さの絶縁層26を得ることができる。   In the above-described embodiment, the gate insulating film 25 is made of a single silicon nitride layer. In such a case, the gate insulating film 25 is homogeneous, and therefore the gate insulating film 25 is buffered. When the thin insulating layer 26 is formed by wet etching with hydrofluoric acid, it is necessary to strictly control the etching time. However, if the gate insulating film 25 has a multi-layer structure made of materials having different etching rates, the etching conditions can be made more flexible and the manufacture becomes easier. For example, if a hard silicon nitride film is first formed by raising the temperature of the transparent substrate 11 and then a soft silicon nitride film is laminated by lowering the temperature of the transparent substrate 11, the soft silicon nitride film Since the etching rate is fast due to buffered hydrofluoric acid, the underlying hard silicon nitride film is hardly etched even if there is some error in the etching time, so that the insulating layer 26 having an accurate thickness can be obtained.

さらに、ゲート絶縁膜25は、酸化ケイ素の単一層からなるものとすることができ、更には窒化ケイ素層と酸化ケイ素層の複層構造からなるものとすることもできる。ただし、エッチングレートの速い膜を最上層に持て来るのがよく、また、絶縁性の点からすると最上層は窒化ケイ素膜からなるものとする方がよい。   Furthermore, the gate insulating film 25 can be composed of a single layer of silicon oxide, and further can be composed of a multilayer structure of a silicon nitride layer and a silicon oxide layer. However, it is preferable to bring a film having a high etching rate to the uppermost layer, and from the viewpoint of insulation, the uppermost layer is preferably made of a silicon nitride film.

本発明の一実施例に係る液晶表示装置のカラーフィルタ基板を透視して表したアレイ基板の一画素分の拡大平面図である。FIG. 3 is an enlarged plan view of one pixel of an array substrate that is seen through a color filter substrate of a liquid crystal display device according to an embodiment of the present invention. 図1のA−A断面図である。It is AA sectional drawing of FIG. 図3(a)〜図3(j)は、図1の液晶表示装置のアレイ基板の製造工程を示す断面図である。FIG. 3A to FIG. 3J are cross-sectional views showing the manufacturing process of the array substrate of the liquid crystal display device of FIG. 図4(a)は従来技術のアレイ基板の平面図であり、図4(b)は図4(a)のX−X断面図である。4A is a plan view of a conventional array substrate, and FIG. 4B is a cross-sectional view taken along line XX in FIG. 4A.

符号の説明Explanation of symbols

10 液晶表示装置
11、12 透明基板
13 アレイ基板
14 カラーフィルタ基板
15 液晶層
16 走査線
17 信号線
18 補助容量線
18a 補助容量電極
19、19、19、19 半導体層
20 画素電極
22 カラーフィルタ
23 共通電極
24 導電物質層
25 ゲート絶縁膜
26 絶縁層
28 保護絶縁膜
29 層間膜
30 コンタクトホール
10 liquid crystal display device 11, 12 transparent substrate 13 the array substrate 14 a color filter substrate 15 liquid crystal layer 16 scanning lines 17 signal lines 18 auxiliary capacitance line 18a auxiliary capacitance electrodes 19,19 G, 19 1, 19 2 semiconductor layer 20 pixel electrode 22 Color Filter 23 Common electrode 24 Conductive material layer 25 Gate insulating film 26 Insulating layer 28 Protective insulating film 29 Interlayer film 30 Contact hole

Claims (13)

透明基板上にマトリクス状に配置された複数の信号線及び走査線と、前記走査線間に平行に設けられた複数の補助容量線と、前記信号線及び走査線の交点近傍に設けられた薄膜トランジスタと、前記信号線及び走査線により区画されるそれぞれの位置に配置されるとともに前記薄膜トランジスタのドレイン電極に電気的に接続された画素電極とを備えた液晶表示装置において、
前記走査線と信号線の交差部及び補助容量線と信号線の交差部はそれぞれゲート絶縁膜及び互いに独立して設けられた半導体層により分離されており、
更に、前記補助容量線の表面には前記ゲート絶縁膜の厚さよりも薄い絶縁層を介して前記薄膜トランジスタのドレイン電極が延在されていることを特徴とする液晶表示装置。
A plurality of signal lines and scanning lines arranged in a matrix on a transparent substrate, a plurality of auxiliary capacitance lines provided in parallel between the scanning lines, and a thin film transistor provided near the intersection of the signal lines and the scanning lines And a pixel electrode disposed at each position partitioned by the signal line and the scanning line and electrically connected to the drain electrode of the thin film transistor,
The intersection of the scanning line and the signal line and the intersection of the storage capacitor line and the signal line are separated by a gate insulating film and a semiconductor layer provided independently of each other,
Further, the drain electrode of the thin film transistor is extended on the surface of the auxiliary capacitance line through an insulating layer thinner than the thickness of the gate insulating film.
前記ゲート絶縁膜及び絶縁層は同一の材料からなることを特徴とする請求項1に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the gate insulating film and the insulating layer are made of the same material. 前記ゲート絶縁膜は複層構造を有し、前記絶縁層は前記複層構造のゲート絶縁膜の少なくとも一層と同一の材料からなることを特徴とする請求項1に記載の液晶表示装置。   2. The liquid crystal display device according to claim 1, wherein the gate insulating film has a multilayer structure, and the insulating layer is made of the same material as at least one layer of the gate insulating film having the multilayer structure. 前記ゲート絶縁膜の厚さは2500〜5500Åであり、前記絶縁層の厚さは500〜1500Åであることを特徴とする請求項1に記載の液晶表示装置。   2. The liquid crystal display device according to claim 1, wherein the gate insulating film has a thickness of 2500 to 5500 mm, and the insulating layer has a thickness of 500 to 1500 mm. 前記画素電極と前記ドレイン電極との間には層間絶縁膜が形成されており、前記層間絶縁膜の前記補助容量線上に位置する部分にはコンタクトホールが形成されており、前記コンタクトホールを介して前記画素電極と前記ドレイン電極の前記補助容量線上に延在された部分とが電気的に接続されていることを特徴とする請求項1に記載の液晶表示装置。   An interlayer insulating film is formed between the pixel electrode and the drain electrode, and a contact hole is formed in a portion of the interlayer insulating film located on the storage capacitor line, via the contact hole The liquid crystal display device according to claim 1, wherein the pixel electrode and a portion of the drain electrode extending on the auxiliary capacitance line are electrically connected. 前記画素電極の前記薄膜トランジスタ及び補助容量線上に位置する背面、あるいは、前記画素電極の背面全域を覆うように反射板が形成されていることを特徴とする請求項1〜5のいずれかに記載の液晶表示装置。   6. The reflector according to claim 1, wherein a reflection plate is formed so as to cover a back surface of the pixel electrode located on the thin film transistor and the auxiliary capacitance line, or an entire back surface of the pixel electrode. Liquid crystal display device. 透明基板上に薄膜トランジスタのゲート電極に連なる走査線及び補助容量線を互いに平行に複数本配設する工程と、
前記透明基板上の全面を覆うようにゲート絶縁膜及び半導体層を順次形成する工程と、
前記半導体層を、前記ゲート電極の表面、前記走査線及び補助容量線と信号線の交差部に対応する位置を残して、選択的に除去する工程と、
露出している前記ゲート絶縁膜の一部をエッチングにより除去して前記ゲート絶縁膜の厚さよりも薄い絶縁層を形成する工程と、
前記走査線及び補助容量線上に位置する半導体層と前記絶縁層の表面に前記走査線に直交する方向に複数本の信号線を設け、前記走査線及び信号線の交点近傍に薄膜トランジスタのソース電極及びドレイン電極を設けるとともに、前記ドレイン電極を前記補助容量線上の絶縁層を被覆するように延在させて補助容量を形成する工程と、
前記走査線及び信号線に囲まれた複数の領域のそれぞれに画素電極を形成するとともに、前記画素電極を前記薄膜トランジスタのドレイン電極に電気的に接続する工程と、
を含むことを特徴とする液晶表示装置の製造方法。
A step of arranging a plurality of scanning lines and auxiliary capacitance lines connected to the gate electrode of the thin film transistor in parallel with each other on a transparent substrate;
Sequentially forming a gate insulating film and a semiconductor layer so as to cover the entire surface of the transparent substrate;
Selectively removing the semiconductor layer leaving a position corresponding to the surface of the gate electrode, the intersection of the scanning line and the auxiliary capacitance line and the signal line;
Removing a part of the exposed gate insulating film by etching to form an insulating layer thinner than the thickness of the gate insulating film;
A plurality of signal lines are provided in a direction perpendicular to the scanning lines on the surfaces of the semiconductor layer and the insulating layer located on the scanning lines and the auxiliary capacitance lines, and a source electrode of the thin film transistor is provided near the intersection of the scanning lines and the signal lines. Providing a drain electrode and extending the drain electrode so as to cover an insulating layer on the auxiliary capacitance line to form an auxiliary capacitance;
Forming a pixel electrode in each of a plurality of regions surrounded by the scanning line and the signal line, and electrically connecting the pixel electrode to a drain electrode of the thin film transistor;
A method of manufacturing a liquid crystal display device comprising:
前記ゲート絶縁膜は同一原料を用いてそれぞれの層毎に基板温度を変えることによって複層構造としたことを特徴とする請求項7に記載の液晶表示装置の製造方法。   8. The method of manufacturing a liquid crystal display device according to claim 7, wherein the gate insulating film has a multilayer structure by changing the substrate temperature for each layer using the same raw material. 前記基板温度は、最初のゲート絶縁膜の形成時が最も高く、更なるゲート絶縁膜の形成時に順次低くなるようにしたことを特徴とする請求項8に記載の液晶表示装置の製造方法。   9. The method of manufacturing a liquid crystal display device according to claim 8, wherein the substrate temperature is highest when the first gate insulating film is formed and gradually decreases when a further gate insulating film is formed. 前記ゲート絶縁膜は同一原料を用いてそれぞれの層毎に周囲の雰囲気ガスの成分を換えることにより組成の異なる複層構造としたことを特徴とする請求項7に記載の液晶表示装置の製造方法。   8. The method of manufacturing a liquid crystal display device according to claim 7, wherein the gate insulating film has a multi-layer structure having a different composition by changing a component of ambient gas in each layer using the same raw material. . 前記ゲート絶縁膜の厚さを2500〜5500Åとし、前記絶縁層の厚さを500〜1500Åとしたことを特徴とする請求項7に記載の液晶表示装置の製造方法。   The method of manufacturing a liquid crystal display device according to claim 7, wherein the gate insulating film has a thickness of 2500 to 5500 mm, and the insulating layer has a thickness of 500 to 1500 mm. 前記画素電極を形成する前に、前記透明基板の表面全体に層間絶縁膜を形成する工程と、前記層間絶縁膜の前記補助容量線上に位置する部分にコンタクトホールを設ける工程を含み、前記画素電極の形成時にコンタクトホールを介して前記ドレイン電極と前記画素電極とを電気的に接続するようにしたことを特徴とする請求項7に記載の液晶表示装置の製造方法。   Forming the interlayer insulating film on the entire surface of the transparent substrate before forming the pixel electrode; and providing a contact hole in a portion of the interlayer insulating film located on the auxiliary capacitance line, 8. The method of manufacturing a liquid crystal display device according to claim 7, wherein the drain electrode and the pixel electrode are electrically connected through a contact hole when forming the electrode. 前記画素電極を形成する前に、前記画素電極の薄膜トランジスタ及び補助容量線に対応する位置の背面、あるいは、前記画素電極の背面全域を覆うように反射板を形成する工程を更に備えることを特徴とする請求項7〜12のいずれかに記載の液晶表示装置の製造方法。   Before forming the pixel electrode, the method further comprises a step of forming a reflector so as to cover the back surface of the pixel electrode corresponding to the thin film transistor and the auxiliary capacitance line or the entire back surface of the pixel electrode. The manufacturing method of the liquid crystal display device in any one of Claims 7-12.
JP2005315729A 2005-10-31 2005-10-31 Liquid crystal display device and manufacturing method thereof Pending JP2007121793A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005315729A JP2007121793A (en) 2005-10-31 2005-10-31 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005315729A JP2007121793A (en) 2005-10-31 2005-10-31 Liquid crystal display device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2007121793A true JP2007121793A (en) 2007-05-17

Family

ID=38145691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005315729A Pending JP2007121793A (en) 2005-10-31 2005-10-31 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2007121793A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573538B2 (en) 2006-12-04 2009-08-11 Epson Imaging Devices Corporation Liquid crystal display device and method for manufacturing the same
KR20100116006A (en) * 2009-04-21 2010-10-29 삼성전자주식회사 Thin film transistor substrate and method of fabricating the same
CN102064196A (en) * 2009-11-13 2011-05-18 精工爱普生株式会社 Substrate for semiconductor device, method for producing the same, semiconductor device, and electronic apparatus
JP2013008955A (en) * 2011-05-24 2013-01-10 Semiconductor Energy Lab Co Ltd Semiconductor device
CN114721194A (en) * 2022-04-25 2022-07-08 广州华星光电半导体显示技术有限公司 Array substrate and display panel

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283519A (en) * 1988-05-10 1989-11-15 Sanyo Electric Co Ltd Liquid crystal display device
JPH0281029A (en) * 1988-09-19 1990-03-22 Sanyo Electric Co Ltd Production of liquid crystal display device
JPH03260632A (en) * 1990-03-12 1991-11-20 Fujitsu Ltd Production of thin-film transistor matrix
JPH07191348A (en) * 1993-12-27 1995-07-28 Rohm Co Ltd Manufacture of liquid crystal display device
JPH1048668A (en) * 1996-08-02 1998-02-20 Sharp Corp Liquid crystal display device and its production
JP2001013520A (en) * 1999-06-28 2001-01-19 Alps Electric Co Ltd Active matrix type liquid crystal display device
JP2003098538A (en) * 2001-09-20 2003-04-03 Seiko Epson Corp Electro-optical device and manufacturing method therefor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283519A (en) * 1988-05-10 1989-11-15 Sanyo Electric Co Ltd Liquid crystal display device
JPH0281029A (en) * 1988-09-19 1990-03-22 Sanyo Electric Co Ltd Production of liquid crystal display device
JPH03260632A (en) * 1990-03-12 1991-11-20 Fujitsu Ltd Production of thin-film transistor matrix
JPH07191348A (en) * 1993-12-27 1995-07-28 Rohm Co Ltd Manufacture of liquid crystal display device
JPH1048668A (en) * 1996-08-02 1998-02-20 Sharp Corp Liquid crystal display device and its production
JP2001013520A (en) * 1999-06-28 2001-01-19 Alps Electric Co Ltd Active matrix type liquid crystal display device
JP2003098538A (en) * 2001-09-20 2003-04-03 Seiko Epson Corp Electro-optical device and manufacturing method therefor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573538B2 (en) 2006-12-04 2009-08-11 Epson Imaging Devices Corporation Liquid crystal display device and method for manufacturing the same
KR20100116006A (en) * 2009-04-21 2010-10-29 삼성전자주식회사 Thin film transistor substrate and method of fabricating the same
KR101626899B1 (en) * 2009-04-21 2016-06-03 삼성디스플레이 주식회사 Thin film transistor substrate and method of fabricating the same
CN102064196A (en) * 2009-11-13 2011-05-18 精工爱普生株式会社 Substrate for semiconductor device, method for producing the same, semiconductor device, and electronic apparatus
JP2011107260A (en) * 2009-11-13 2011-06-02 Seiko Epson Corp Substrate for semiconductor device and method for manufacturing the same, and semiconductor device and electronic equipment
JP2013008955A (en) * 2011-05-24 2013-01-10 Semiconductor Energy Lab Co Ltd Semiconductor device
CN114721194A (en) * 2022-04-25 2022-07-08 广州华星光电半导体显示技术有限公司 Array substrate and display panel
CN114721194B (en) * 2022-04-25 2024-06-04 广州华星光电半导体显示技术有限公司 Array substrate and display panel

Similar Documents

Publication Publication Date Title
JP4301259B2 (en) Liquid crystal display device and manufacturing method thereof
US8692756B2 (en) Liquid crystal display device and method for manufacturing same
TWI455207B (en) Method for manufacturing semiconductor device
US8610871B2 (en) Method for forming multilayer structure, method for manufacturing display panel, and display panel
US7989807B2 (en) Thin-film transistor substrate, method of manufacturing same and display apparatus having same
US7573538B2 (en) Liquid crystal display device and method for manufacturing the same
JP4211855B2 (en) Liquid crystal display device and manufacturing method thereof
JP2005056821A (en) Flat display device and manufacturing method of the same
WO2011080879A1 (en) Active matrix substrate and method for manufacturing same
KR20150001177A (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor and Manufacturing Method Thereof
KR20090077117A (en) Display substrate and method of manufacturing the same
CN100485470C (en) Liquid crystal display device and method for manufacturing the same
JP2008170664A (en) Liquid crystal display device and method for manufacturing the same
CN111679517A (en) Display panel, manufacturing method thereof and display device
JP2007121793A (en) Liquid crystal display device and manufacturing method thereof
JP4900332B2 (en) Manufacturing method of liquid crystal display device
JPH08160454A (en) Liquid crystal display device
JP2007334297A (en) Liquid crystal display and manufacturing method therefor
JP2005018069A (en) Liquid crystal display device
KR20070069054A (en) Electro-optic device, method for manufacturing the same, and electronic apparatus
JP4946250B2 (en) Liquid crystal display
US20050037528A1 (en) Thin film transistor liquid crystal display and fabrication method thereof
US8530291B2 (en) Method for manufacturing display device
JP4940926B2 (en) Liquid crystal display device and manufacturing method thereof
JP2714270B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080107

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802