JPH06208134A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH06208134A
JPH06208134A JP306293A JP306293A JPH06208134A JP H06208134 A JPH06208134 A JP H06208134A JP 306293 A JP306293 A JP 306293A JP 306293 A JP306293 A JP 306293A JP H06208134 A JPH06208134 A JP H06208134A
Authority
JP
Japan
Prior art keywords
electrode
storage capacitor
film
insulating film
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP306293A
Other languages
Japanese (ja)
Inventor
Michiya Kobayashi
道哉 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP306293A priority Critical patent/JPH06208134A/en
Publication of JPH06208134A publication Critical patent/JPH06208134A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To provide a liquid crystal display device having a high quality of display with a high luminance without the lowering of withstand pressure of a gate insulating film of TFT and the lowering of electric capacity value of the storage capacity. CONSTITUTION:A dielectric 111 is formed on a first electrode 107 through openings of a first layer insulating film 109 and a second layer insulating film 131 respectively opened at a part to be formed with a storage capacity 105. Consequently, since material and film thickness of a gate insulating film 117 of a TFT 113 and the dielectric 111 of the storage capacity 105 can be set separately, dimension of the TFT 113 is reduced and the withstand pressure characteristic thereof can be set optimally, and dimension of the storage capacity 105 is reduced and the capacity value thereof can be set at the optimal value.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は液晶表示装置に係り、特
に薄膜トランジスタスイッチング素子および遮光膜を有
するアクティブマトリックス型液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to an active matrix type liquid crystal display device having a thin film transistor switching element and a light shielding film.

【0002】[0002]

【従来の技術】液晶表示装置の表示の高品位化、高速駆
動化には、各表示画素ごとにスイッチングトランジスタ
を設けたアクティブマトリックス型液晶表示装置が好適
なものとして広く知られている。スイッチングトランジ
スタには非晶質シリコン(以下a−Siと略称)、また
は多結晶シリコン(以下poly−Siと略称)による
薄膜トランジスタ(TFT)を用いるのが一般的であ
る。
2. Description of the Related Art An active matrix type liquid crystal display device provided with a switching transistor for each display pixel is widely known as being suitable for high quality display and high speed driving of a liquid crystal display device. A thin film transistor (TFT) made of amorphous silicon (hereinafter abbreviated as a-Si) or polycrystalline silicon (hereinafter abbreviated as poly-Si) is generally used for the switching transistor.

【0003】a−SiによるTFTは、安価なガラス基
板上に大面積にわたって形成が可能な特長を有すること
から、壁掛けテレビやOA用ディスプレイなどの大型画
面の液晶表示装置に特に好適である。
Since a TFT made of a-Si has a feature that it can be formed over a large area on an inexpensive glass substrate, it is particularly suitable for a large-screen liquid crystal display device such as a wall-mounted television or an OA display.

【0004】一方poly−SiによるTFTは、キャ
リアの移動度が数10乃至 200cm2/Vsと比較的大き
いので、TFTサイズが小さくても液晶表示素子の画素
を駆動するスイッチング素子としては十分な機能を有し
ている。しかも周辺駆動回路も同一基板上に一体で形成
でき装置全体を小型化することができるので、プロジェ
クションテレビやビデオカメラのビューファインダとい
った小型で高精細であることが要求される液晶表示装置
に好適である。
On the other hand, since the poly-Si TFT has a relatively high carrier mobility of several tens to 200 cm 2 / Vs, it has a sufficient function as a switching element for driving a pixel of a liquid crystal display element even if the TFT size is small. have. Moreover, since the peripheral drive circuit can be integrally formed on the same substrate and the entire device can be miniaturized, it is suitable for a liquid crystal display device such as a viewfinder of a projection television or a video camera, which is required to have a small size and high definition. is there.

【0005】図7(a)はpoly−SiによるTFT
を用いた従来の液晶表示装置のTFT基板側の表示画素
部分を示す平面図、図7(b)はそのA−B断面図であ
る。TFT301は、第1のpoly−Siによる活性
層303と、ゲート絶縁膜305、低抵抗の第2のpo
ly−Siによるゲート307からなる。ゲート307
両側の部分はTFT301のソース309・ドレイン3
11であり、n型ドーパントであるP(燐)が打ち込ま
れて低抵抗となっている。上記ドレイン311は層間絶
縁膜313を挟んでAlからなる信号線315に接続さ
れており、上記ゲート307は第2のpoly−Siに
よるゲート線317と一体である。上記ソース309
は、層間絶縁膜313を挟んで、ITOからなる画素電
極316と接続されている。さらに上記ソース309は
蓄積容量319に接続されている。蓄積容量319は、
MOS容量であり、その下地部分321は第1のpol
y−SiからなりTFT301の活性層303と一体で
あり、ゲート絶縁膜305と同時に形成される絶縁膜か
らなる誘電体323を挟んで、上部には第2のpoly
−Siによる蓄積容量線325がある。
FIG. 7A shows a TFT made of poly-Si.
FIG. 7B is a plan view showing a display pixel portion on the TFT substrate side of a conventional liquid crystal display device using the above, and FIG. The TFT 301 includes an active layer 303 made of the first poly-Si, a gate insulating film 305, and a second low-resistance po layer.
The gate 307 is made of ly-Si. Gate 307
The parts on both sides are the source 309 and drain 3 of the TFT 301.
No. 11 and P (phosphorus), which is an n-type dopant, is implanted and has a low resistance. The drain 311 is connected to the signal line 315 made of Al with the interlayer insulating film 313 sandwiched therebetween, and the gate 307 is integrated with the gate line 317 made of the second poly-Si. Source 309 above
Are connected to the pixel electrode 316 made of ITO with the interlayer insulating film 313 interposed therebetween. Further, the source 309 is connected to the storage capacitor 319. The storage capacity 319 is
It is a MOS capacitor, and its base portion 321 is the first pol.
A second poly is formed on the upper side of a dielectric 323, which is made of y-Si and is integrated with the active layer 303 of the TFT 301 and which is formed simultaneously with the gate insulating film 305.
There is a storage capacitance line 325 made of -Si.

【0006】図8は上述の表示画素が形成されたTFT
アレイ基板401と対向基板403を示す一部省略斜視
図である。対向基板403には、マトリックス配置され
たいわゆるブラックマトリックス(またはブラックマス
ク)と呼ばれる遮光膜405とITOのような透明電極
からなる対向電極(図示省略)が形成されている。
FIG. 8 shows a TFT in which the above-mentioned display pixel is formed.
FIG. 4 is a partially omitted perspective view showing an array substrate 401 and a counter substrate 403. On the counter substrate 403, a light-shielding film 405 called a black matrix (or a black mask) arranged in a matrix and a counter electrode (not shown) made of a transparent electrode such as ITO are formed.

【0007】[0007]

【発明が解決しようとする課題】通常、ブラックマトリ
ックスとしての遮光膜405は、TFTアレイ基板40
1に形成されているゲート線317、信号線315、T
FT301を覆い隠し、画素電極316の表示に係る部
分のみに開口を設けるような形状に配設されている。T
FT301は活性層がa−Siであるかpoly−Si
であるかを問わず、光が照射されるとOFF電流が増大
して誤動作することがあるので、このようなTFTの誤
動作の原因となる入射光を遮るために遮光膜が必要であ
る。このような構成の従来の液晶表示装置においては、
TFTアレイ基板401と対向基板403とを組立てる
際に高精度の位置合わせが必要である。すなわち、TF
Tアレイ基板401と対向基板403とを組み合わせて
配置する際の位置ずれにより、例えば画素電極316と
信号線315との間の間隙部分が遮光膜405の開口部
分にはみ出すと、前記間隙では液晶が駆動されないた
め、例えばTN型液晶を用いたノーマリホワイトモード
の液晶表示素子の場合では、その部分に光が常時通過し
表示画素のコントラスト比が低くなるためである。
Normally, the light-shielding film 405 as the black matrix is formed on the TFT array substrate 40.
1, the gate line 317, the signal line 315, T
The FT 301 is arranged so as to cover the FT 301 and to provide an opening only in the display-related portion of the pixel electrode 316. T
FT301 has an active layer of a-Si or poly-Si
Regardless of the reason, when light is irradiated, the OFF current may increase and malfunction may occur. Therefore, a light-shielding film is necessary to block the incident light that causes such malfunction of the TFT. In the conventional liquid crystal display device having such a configuration,
When assembling the TFT array substrate 401 and the counter substrate 403, highly accurate alignment is required. That is, TF
For example, if the gap between the pixel electrode 316 and the signal line 315 protrudes into the opening of the light-shielding film 405 due to misalignment when the T-array substrate 401 and the counter substrate 403 are arranged in combination, liquid crystal is generated in the gap. This is because, for example, in the case of a normally white mode liquid crystal display element using a TN type liquid crystal, light is always passed through that portion and the contrast ratio of the display pixel becomes low because it is not driven.

【0008】そこで、このようなTFTアレイ基板と対
向基板との位置合わせずれに起因する遮光膜405の位
置ずれを吸収するためには、ブラックマトリックスの開
口寸法にそのずれの寸法程度のマージンを取り開口面積
を小さくすればよい。
Therefore, in order to absorb the positional deviation of the light-shielding film 405 due to the positional deviation between the TFT array substrate and the counter substrate, a margin of the opening size of the black matrix is provided. The opening area may be reduced.

【0009】しかしながら、このような方法では画素電
極316の画素表示にあたる部分の開口率が小さくな
り、画面の輝度が低下するという問題がある。
However, such a method has a problem that the aperture ratio of the portion of the pixel electrode 316 corresponding to the pixel display is reduced and the brightness of the screen is lowered.

【0010】一方、位置合わせ精度自体を向上させるこ
とも考えられるが、実際にはTFTアレイ基板401と
対向基板403との位置合わせ精度は画面サイズにもよ
るものの、例えば対角 5インチ前後のサイズのもので通
常± 2μm程度、10インチ級のサイズでは± 3μm程度
までが可能な範囲であり、位置合わせ精度をこれ以上に
するのは極めて困難である。したがって従来の技術にお
いては、遮光膜の画素電極とのオーバラップ部分は数μ
m程度、すなわち上記の合わせ精度程度を取るように設
計されている。
On the other hand, although it is conceivable to improve the alignment accuracy itself, the alignment accuracy between the TFT array substrate 401 and the counter substrate 403 actually depends on the screen size, for example, a size of about 5 inches diagonal. It is usually within a range of about ± 2 μm, and within a range of about ± 3 μm for a 10-inch class size, it is extremely difficult to improve the alignment accuracy. Therefore, in the conventional technique, the overlapping part of the light shielding film with the pixel electrode is several μm.
It is designed to take about m, that is, the above-mentioned alignment accuracy.

【0011】さらに、TFTアレイ基板401と対向基
板403とではその製造プロセスの熱履歴が異なる。p
oly−Siを用いたTFTアレイ基板では最高1000℃
程度、a−Siを用いたTFTアレイ基板では最高 350
℃程度にまで加熱する工程があるのに対し、対向基板で
は最高 200℃程度までの加熱工程である。したがって、
TFTアレイ基板側と対向基板側で熱による膨脹および
伸縮の度合いが異なり、両基板上のパターンにピッチず
れが生じるという問題がある。これを吸収するためには
遮光膜の開口部分の寸法にマージンをさらに大きく取ら
ねばならないが、そのようにすると遮光膜の開口面積は
さらに小さくなり、画面の輝度がさらに低下するという
問題がある。
Further, the TFT array substrate 401 and the counter substrate 403 have different thermal histories in the manufacturing process. p
Maximum 1000 ℃ for TFT array substrate using ol-Si
A maximum of 350 for a TFT array substrate using a-Si
While there is a heating process up to about 200 ° C, it is a heating process up to about 200 ° C for the counter substrate. Therefore,
There is a problem that the degree of expansion and contraction due to heat differs between the TFT array substrate side and the counter substrate side, and the patterns on both substrates have a pitch shift. In order to absorb this, a larger margin must be taken for the size of the opening portion of the light-shielding film. However, if this is done, the opening area of the light-shielding film becomes smaller and the brightness of the screen further decreases.

【0012】上記の問題を解決するためには、遮光膜を
TFTアレイ基板側に作り込むことが効果的である。T
FTアレイ基板の製造プロセスにおいて使用される露光
マスクの合せ精度は容易に 1μm以下にできるため、対
向基板とTFTアレイ基板との位置合わせずれを吸収す
るためのマージンを取らずともよくなり、開口率が改善
されるからである。
In order to solve the above problem, it is effective to form a light shielding film on the TFT array substrate side. T
Since the alignment accuracy of the exposure mask used in the manufacturing process of the FT array substrate can be easily set to 1 μm or less, it is not necessary to take a margin for absorbing the misalignment between the counter substrate and the TFT array substrate, and the aperture ratio is large. Is improved.

【0013】しかしながら、画面の高精細化が進んで画
素ピッチが小さくなると、開口率を確保するためにTF
Tや蓄積容量の寸法を小さくせざるを得ないが、これに
は限界がある。すなわち、TFTの電流特性や耐圧特
性、また蓄積容量の電気容量値などを液晶表示装置の駆
動に必要な仕様に合致させるためには、TFTや蓄積容
量の寸法はある程度の大きさが必要で、余り小さくはで
きないためである。
However, when the definition of the screen becomes higher and the pixel pitch becomes smaller, the TF is increased in order to secure the aperture ratio.
There is no choice but to reduce the size of T and the storage capacity, but this has a limit. That is, in order to match the current characteristics and withstand voltage characteristics of the TFT and the electric capacitance value of the storage capacitor with the specifications required for driving the liquid crystal display device, the dimensions of the TFT and the storage capacitor need to be large to some extent. This is because it cannot be made too small.

【0014】例えば上述したような従来の液晶表示装置
においては、蓄積容量の誘電体として用いられる絶縁膜
の寸法を小さくかつ厚さを薄くして所定の電気容量値を
確保しようとすると、従来の液晶表示装置ではTFTの
ゲート絶縁膜と蓄積容量の誘電体とは同じ絶縁膜を用い
て同一の工程で形成されているのでTFTのゲート絶縁
膜の厚みも薄くなってしまい、TFTにゲート耐圧の低
下やゲート・ソース間のリーク電流の発生などの問題が
生じる。あるいは逆にTFTのゲート絶縁膜の厚みを厚
くすると、蓄積容量の誘電体の厚みも厚くなりその所定
の電気容量値の確保が困難になるという問題がある。
In the conventional liquid crystal display device as described above, for example, if an insulating film used as a dielectric of a storage capacitor has a small size and a small thickness to obtain a predetermined electric capacitance, In the liquid crystal display device, since the gate insulating film of the TFT and the dielectric of the storage capacitor are formed in the same process using the same insulating film, the thickness of the gate insulating film of the TFT also becomes thin and the gate withstand voltage of the TFT is reduced. This causes problems such as deterioration and generation of leakage current between the gate and the source. On the contrary, when the thickness of the gate insulating film of the TFT is increased, the thickness of the dielectric of the storage capacitor is also increased, which makes it difficult to secure the predetermined electric capacitance value.

【0015】また、従来の液晶表示装置においては、蓄
積容量がMOS構造に形成されており、このMOS構造
のC−V曲線の飽和領域で蓄積容量を使用するために、
蓄積容量の電極には大きな電圧を印加しなければなら
ず、電極を十分に低抵抗化しなければならない。したが
ってこの場合には蓄積容量の電極にP(燐)などの不純
物イオンをドープして電極を低抵抗化することが考案さ
れる。
Further, in the conventional liquid crystal display device, the storage capacitor is formed in the MOS structure, and since the storage capacitor is used in the saturation region of the CV curve of this MOS structure,
A large voltage must be applied to the electrode of the storage capacitor, and the electrode must have a sufficiently low resistance. Therefore, in this case, it is devised that the electrode of the storage capacitor is doped with impurity ions such as P (phosphorus) to reduce the resistance of the electrode.

【0016】しかしながら、蓄積容量の電極層の上に絶
縁膜を形成した後に蓄積容量の電極へのドーピングを行
なうと、打ち込む不純物イオンにより絶縁膜が劣化して
その絶縁性などが低下してしまう。そこでこのような絶
縁膜を形成する前に蓄積容量の電極のみに不純物イオン
をドープすればよいが、この場合にはその後に蓄積容量
の電極表面を熱酸化して蓄積容量の誘電体としての絶縁
膜を形成しようとすると、その絶縁層は他の部分の絶縁
膜、例えばTFTのゲート絶縁膜などよりも厚く膨らん
でしまい、蓄積容量の誘電体としての膜厚制御が困難で
あるという問題がある。
However, if the electrode of the storage capacitor is doped after forming the insulating film on the electrode layer of the storage capacitor, the insulating film is deteriorated by the implanted impurity ions, and its insulating property is deteriorated. Therefore, it suffices to dope only the electrodes of the storage capacitor with impurity ions before forming such an insulating film. In this case, however, the electrode surface of the storage capacitor is thermally oxidized after that to insulate the electrode as the dielectric of the storage capacitor. When a film is formed, the insulating layer swells thicker than the insulating film in other portions, for example, the gate insulating film of the TFT, and there is a problem that it is difficult to control the film thickness of the storage capacitor as a dielectric. .

【0017】本発明は、このような問題を解決するため
に成されたもので、その目的は、TFTのゲート絶縁膜
の耐圧低下や蓄積容量の電気容量値の低下などを避けつ
つ、TFTや蓄積容量の平面的寸法を微細化し、画素の
開口率を向上して、輝度が高く表示品位の良好な液晶表
示装置を提供することにある。
The present invention has been made to solve such a problem, and an object thereof is to avoid a decrease in withstand voltage of a gate insulating film of a TFT and a decrease in electric capacitance value of a storage capacitor, and An object of the present invention is to provide a liquid crystal display device having a high luminance and a high display quality by miniaturizing a planar size of a storage capacitor and improving an aperture ratio of a pixel.

【0018】[0018]

【課題を解決するための手段】上記のような問題を解決
するために、本発明に係る液晶表示装置は、基板上に複
数の走査配線および複数の信号配線と、該走査配線およ
び信号配線に接続されるスイッチング素子と、該スイッ
チング素子に接続される画素電極とを有するスイッチン
グ素子アレイ基板と、前記スイッチング素子アレイ基板
に間隙を有して対向配置される対向電極が配設された対
向基板と、前記スイッチング素子アレイ基板と前記対向
基板との間に封入される液晶組成物とを有する液晶表示
装置において、前記基板上に導電性膜で形成された前記
蓄積容量の第1の電極と、前記蓄積容量が形成される部
分を避けて形成されて、該蓄積容量が形成される部分に
開口が開けられた絶縁層と、前記絶縁層の開口を通して
前記第1の電極上に形成された前記蓄積容量の誘電体層
と、前記誘電体層上に形成され、該誘電体層を介して前
記第1の電極と対向する前記蓄積容量の第2の電極とを
具備することを特徴としている。
In order to solve the above problems, a liquid crystal display device according to the present invention has a plurality of scanning wirings and a plurality of signal wirings on a substrate, and the scanning wirings and the signal wirings. A switching element array substrate having a switching element connected thereto and a pixel electrode connected to the switching element; and a counter substrate provided with a counter electrode facing the switching element array substrate with a gap. A liquid crystal display device having a liquid crystal composition enclosed between the switching element array substrate and the counter substrate, the first electrode of the storage capacitor formed of a conductive film on the substrate, and An insulating layer formed so as to avoid a portion where the storage capacitor is formed and having an opening formed in the portion where the storage capacitor is formed, and the first electrode on the first electrode through the opening of the insulating layer. And a second electrode of the storage capacitor formed on the dielectric layer and opposed to the first electrode via the dielectric layer. It has a feature.

【0019】あるいは本発明に係る液晶表示装置は、前
記スイッチング素子アレイ基板が前記スイッチング素子
に入射する光を遮る遮光膜を有し、前記遮光膜と同一の
導電性材料で形成された前記蓄積容量の第1の電極と、
前記蓄積容量が形成される部分を避けて形成されて、該
蓄積容量が形成される部分に開口が開けられた絶縁層
と、前記絶縁層の開口から露出した前記第1の電極を陽
極酸化してなる前記蓄積容量の誘電体層と、前記誘電体
層上に形成され、該誘電体層を介して前記第1の電極と
対向する前記蓄積容量の第2の電極とを具備するように
してもよい。
Alternatively, in the liquid crystal display device according to the present invention, the switching element array substrate has a light blocking film that blocks light incident on the switching element, and the storage capacitor formed of the same conductive material as the light blocking film. A first electrode of
Anodizing the insulating layer formed so as to avoid the portion where the storage capacitor is formed and having an opening in the portion where the storage capacitor is formed, and the first electrode exposed from the opening of the insulating layer. And a second electrode of the storage capacitor, which is formed on the dielectric layer and faces the first electrode through the dielectric layer. Good.

【0020】なお、前記の遮光膜の材料としては、T
a、Cr、Ti、W等の高融点金属やAl、あるいはそ
れらの合金またはそれらとSiとの化合物などが好適で
ある。また、前記の絶縁層の開口から露出した第1の電
極上に形成される誘電体層としては、例えばCVD法を
用いて堆積してなる数100 μm程度の厚さのSiO2
やSiNx 膜あるいは第1の電極表面を陽極酸化した膜
などが好適である。
The material of the above-mentioned light-shielding film is T
A high melting point metal such as a, Cr, Ti, W, Al, an alloy thereof, or a compound of them and Si is suitable. As the dielectric layer formed on the first electrode exposed from the opening of the insulating layer, for example, a SiO 2 film or SiN x film having a thickness of about several 100 μm formed by using the CVD method is deposited. A film or a film obtained by anodizing the surface of the first electrode is suitable.

【0021】[0021]

【作用】蓄積容量が形成される部分を避けてTFTのゲ
ート絶縁膜などに用いられる層間絶縁層を形成して、蓄
積容量が形成される部分に開けられた層間絶縁層の開口
を通して前記第1の電極上に蓄積容量の誘電体層が形成
されているので、この誘電体層は前記のTFTのゲート
絶縁膜などに用いられる層間絶縁層とは別に設けること
ができる。すなわち、TFTのゲート絶縁膜と蓄積容量
の誘電体層とは、その材質や膜厚などを独立に設定する
ことができるので、TFTの寸法を微細化しつつその耐
圧特性を最適に設定することができ、かつ蓄積容量の寸
法を微細化しつつその電気容量値を最適に設定すること
ができる。
The interlayer insulating layer used for the gate insulating film of the TFT is formed avoiding the portion where the storage capacitor is formed, and the first insulating layer is formed through the opening of the interlayer insulating layer formed in the portion where the storage capacitor is formed. Since the dielectric layer of the storage capacitor is formed on the electrode of, the dielectric layer can be provided separately from the interlayer insulating layer used for the gate insulating film of the TFT. That is, since the material and thickness of the gate insulating film of the TFT and the dielectric layer of the storage capacitor can be set independently, it is possible to optimize the withstand voltage characteristics while miniaturizing the dimensions of the TFT. In addition, the size of the storage capacitor can be miniaturized and its electric capacitance value can be optimally set.

【0022】また、前記の遮光膜と同一の導電性材料で
蓄積容量の第1の電極を形成し、この蓄積容量の第1の
電極が絶縁層の開口部から露出した部分に表面酸化処理
を施して前記の誘電体層を形成すれば、製造工程を簡易
化することができる。
Further, the first electrode of the storage capacitor is formed of the same conductive material as that of the light-shielding film, and the surface of the first electrode of the storage capacitor exposed from the opening of the insulating layer is subjected to a surface oxidation treatment. If this is applied to form the dielectric layer, the manufacturing process can be simplified.

【0023】特に、陽極酸化法によって誘電体層を形成
すれば、前記の絶縁層がそのパターン形成用マスクとし
て働くので、絶縁層の開口から露出する部分だけが陽極
酸化されて誘電体層となる。このため、別に新たにパタ
ーニング用マスクやそれを用いたエッチング工程を用い
る必要がなくなり、さらに製造工程を簡易化することが
できる。前記の遮光膜にはTaやCrのような金属材料
からなる膜が用いられており、これらの金属膜は陽極酸
化などの表面酸化処理を行なうには好適の材料だからで
ある。しかも陽極酸化法により形成された絶縁膜からな
る誘電体層は堆積法などと比べてピンホール欠陥が極め
て少ないため、蓄積容量の欠陥の発生を抑えることがで
きる。また、前記の遮光膜をアレイ基板側に設け、その
一部を蓄積容量の第1の電極と兼用すれば、画素の微細
化を実現しつつ遮光膜の画素に対するパターン精度(位
置合わせ精度)をさらに良好なものとすることができる
ので、画素の開口率をさらに高くすることができる。
Particularly, when the dielectric layer is formed by the anodic oxidation method, the insulating layer functions as a mask for forming the pattern, so that only the portion exposed from the opening of the insulating layer is anodized to form the dielectric layer. . Therefore, it is not necessary to additionally use a patterning mask or an etching process using the patterning mask, and the manufacturing process can be further simplified. This is because a film made of a metal material such as Ta or Cr is used as the light shielding film, and these metal films are suitable materials for performing surface oxidation treatment such as anodic oxidation. Moreover, since the dielectric layer formed of the insulating film formed by the anodic oxidation method has very few pinhole defects as compared with the deposition method, it is possible to suppress the occurrence of defects in the storage capacitor. Further, if the light shielding film is provided on the array substrate side and a part of the light shielding film is also used as the first electrode of the storage capacitor, the pattern accuracy (positioning accuracy) of the light shielding film with respect to the pixel can be realized while realizing miniaturization of the pixel. Since it can be further improved, the aperture ratio of the pixel can be further increased.

【0024】[0024]

【実施例】以下、本発明の液晶表示装置の実施例を、図
面に基づいて詳細に説明する。 (実施例1)図1は、本発明に係る第1の実施例の液晶
表示装置における、表示画素部分を示す平面図である。
また図2はそのA−A´断面図である。説明の簡略化の
ために特にTFTアレイ基板を中心に説明する。
Embodiments of the liquid crystal display device of the present invention will be described below in detail with reference to the drawings. (Embodiment 1) FIG. 1 is a plan view showing a display pixel portion in a liquid crystal display device according to a first embodiment of the present invention.
FIG. 2 is a sectional view taken along the line AA '. For simplification of the description, a TFT array substrate will be mainly described.

【0025】石英基板101上に、Taからなるブラッ
クマトリクス103が形成されている。このブラックマ
トリクス103は、いわゆる遮光膜としてだけでなく、
各画素部分ごとに蓄積容量105の第1の電極107と
しても兼用される。
A black matrix 103 made of Ta is formed on a quartz substrate 101. The black matrix 103 is not only used as a so-called light-shielding film,
It also serves as the first electrode 107 of the storage capacitor 105 for each pixel portion.

【0026】ブラックマトリクス103上および石英基
板101上を覆うように第1の層間絶縁膜109が形成
されている。この第1の層間絶縁膜109は蓄積容量1
05の形成される部分を避けて形成されており、したが
ってその部分には開口が開けられている。そしてこの開
口部分から露出するブラックマトリクス103の表面を
陽極酸化してなる誘電体111が形成されている。この
誘電体111は蓄積容量105の誘電体層として用いら
れるものである。
A first interlayer insulating film 109 is formed so as to cover the black matrix 103 and the quartz substrate 101. The first interlayer insulating film 109 is a storage capacitor 1
It is formed so as to avoid the portion where 05 is formed, and therefore an opening is formed in that portion. A dielectric 111 is formed by anodizing the surface of the black matrix 103 exposed from this opening. The dielectric 111 is used as a dielectric layer of the storage capacitor 105.

【0027】そして第1の層間絶縁膜109上にはTF
T113が形成されている。このTFT113は、第1
の層間絶縁膜109上に第1のpoly−Si膜から形
成された活性層115と、その上面を熱酸化膜してなる
ゲート絶縁膜117と、ゲート絶縁膜117の両端部お
よびその上の第2の層間絶縁膜131に穿設されたコン
タクトホールを通して前記の活性層115のソース領域
119、ドレイン領域121に対してそれぞれ接続され
たソース電極123、ドレイン電極125と、活性層1
15のチャンネル領域127に対応するゲート絶縁膜1
17の上に形成されたゲート電極129と、これらを覆
うように形成されゲート絶縁膜117の両端部のコンタ
クトホールと一繋がりのコンタクトホールが穿設された
第2の層間絶縁膜131とから、その主要部が構成され
ている。
TF is formed on the first interlayer insulating film 109.
T113 is formed. This TFT 113 has a first
Of the first poly-Si film on the inter-layer insulating film 109, a gate insulating film 117 whose upper surface is a thermal oxide film, and both ends of the gate insulating film 117 and The source electrode 123 and the drain electrode 125, which are respectively connected to the source region 119 and the drain region 121 of the active layer 115 through the contact holes formed in the second interlayer insulating film 131, and the active layer 1
Gate insulating film 1 corresponding to 15 channel regions 127
A gate electrode 129 formed on the first insulating film 17 and a second interlayer insulating film 131 formed so as to cover the gate electrode 129 and contact holes at both ends of the gate insulating film 117. Its main part is composed.

【0028】前記のソース電極123を延伸してなる第
2の電極133が形成され誘電体111の上面と接して
いる。また誘電体111の上面の一部分には画素電極1
35の端部が接するように配設されている。
A second electrode 133 is formed by extending the source electrode 123 and is in contact with the upper surface of the dielectric 111. The pixel electrode 1 is formed on a part of the upper surface of the dielectric 111.
It is arranged so that the ends of 35 are in contact with each other.

【0029】TFT113のゲート電極129は、第2
のpoly−Si膜から形成された走査配線137と一
体形成されている。ゲート電極129直下の活性層11
5の両脇の部分にn型ドーパントであるP(燐)を打ち
込んで低抵抗とすることでソース領域119、ドレイン
領域121が形成されている。また信号配線139はC
r、Alの 2層構造に形成されたドレイン電極125と
一体形成され、ドレイン領域121に接続されている。
The gate electrode 129 of the TFT 113 has a second
Of the poly-Si film is integrally formed with the scanning wiring 137. Active layer 11 directly under the gate electrode 129
A source region 119 and a drain region 121 are formed by implanting P (phosphorus), which is an n-type dopant, into the portions on both sides of 5 to reduce the resistance. The signal wiring 139 is C
It is formed integrally with the drain electrode 125 formed in a two-layer structure of r and Al and is connected to the drain region 121.

【0030】蓄積容量105は、前記の第1の電極10
7と、誘電体111と、第2の電極133とから形成さ
れている。この蓄積容量105の誘電体111の厚さは
約1000オングストロームとした。この誘電体111の厚
さは第1の電極107の陽極酸化の条件を変えること
で、TFT113のゲート絶縁膜117や第1の層間絶
縁膜109や第2の層間絶縁膜131などとは独立に制
御することができる。
The storage capacitor 105 is the same as the first electrode 10 described above.
7, the dielectric 111, and the second electrode 133. The thickness of the dielectric 111 of the storage capacitor 105 is about 1000 angstrom. The thickness of this dielectric 111 is independent of the gate insulating film 117 of the TFT 113, the first interlayer insulating film 109, the second interlayer insulating film 131, etc. by changing the anodizing condition of the first electrode 107. Can be controlled.

【0031】一方、TFT113のゲート絶縁膜117
の厚さは、約 600オングストロームとした。このゲート
絶縁膜117は活性層115の表面を熱酸化してなる膜
であり、その膜厚は熱酸化の条件を変えることで前記の
誘電体111の膜厚とは独立して制御することができ
る。
On the other hand, the gate insulating film 117 of the TFT 113
The thickness was about 600 Å. The gate insulating film 117 is a film formed by thermally oxidizing the surface of the active layer 115, and its film thickness can be controlled independently of the film thickness of the dielectric 111 by changing the conditions of thermal oxidation. it can.

【0032】また、ブラックマトリクス103は、TF
T113ほぼ全面、走査配線137と画素電極135と
の間隙、信号配線139と画素電極135との間隙の、
各部分を覆ってその部分に透過しようとする光を遮断す
る。そして第1の層間絶縁膜109の開口から露出する
部分では蓄積容量105の第1の電極107として用い
られている。しかもその開口から露出する部分の第1の
電極107の表面を陽極酸化することで誘電体111が
形成されている。このようにブラックマトリクス103
は、いわゆる遮光膜としてだけでなく、蓄積容量105
の第1の電極107や、誘電体111の形成材料として
も兼用されているので、本発明の液晶表示装置は構造が
極めて簡潔であり、またその製造が簡易なものとなる。
The black matrix 103 is TF
T113 almost the entire surface, the gap between the scanning wiring 137 and the pixel electrode 135, the gap between the signal wiring 139 and the pixel electrode 135,
It covers each part and blocks the light that tries to pass through that part. The portion exposed from the opening of the first interlayer insulating film 109 is used as the first electrode 107 of the storage capacitor 105. Moreover, the dielectric 111 is formed by anodizing the surface of the first electrode 107 in the portion exposed from the opening. Thus, the black matrix 103
Not only as a so-called light-shielding film, but also as a storage capacitor 105.
Since it is also used as the material for forming the first electrode 107 and the dielectric 111, the liquid crystal display device of the present invention has an extremely simple structure and is easy to manufacture.

【0033】次に、本実施例の液晶表示装置の製造方法
を、画素部分を中心に説明する。
Next, a method of manufacturing the liquid crystal display device of this embodiment will be described focusing on the pixel portion.

【0034】石英基板101上にTa膜をスパッタ法に
より成膜後パターニングして、ブラックマトリクス10
3を形成する。続いてLPCVD法によりSiO2 膜を
全面に成膜し、第1の層間絶縁膜109を形成する。
A Ta film is formed on a quartz substrate 101 by a sputtering method and then patterned to form a black matrix 10.
3 is formed. Then, a SiO 2 film is formed on the entire surface by LPCVD to form a first interlayer insulating film 109.

【0035】続いてLPCVD法によりアンドープの第
1のpoly−Si膜を成膜した後、パターニングして
TFT113の活性層115を形成する。そしてこの活
性層115の表面を熱酸化してTFT113のゲート絶
縁膜117を形成する。このゲート絶縁膜117の厚さ
は約 600オングストロームとした。
Subsequently, an undoped first poly-Si film is formed by the LPCVD method and then patterned to form an active layer 115 of the TFT 113. Then, the surface of the active layer 115 is thermally oxidized to form the gate insulating film 117 of the TFT 113. The thickness of the gate insulating film 117 was set to about 600 Å.

【0036】さらにpoly−Si膜をLPCVD法で
成膜した後、Pを不純物としてドープして第2のpol
y−Si膜を形成し、これをパターニングしてTFT1
13のゲート電極129および走査配線137を形成す
る。
Further, after forming a poly-Si film by the LPCVD method, P is doped as an impurity to form a second poly.
A y-Si film is formed and patterned to form a TFT1.
The gate electrode 129 and the scanning wiring 137 of No. 13 are formed.

【0037】続いてイオン注入法により、p−MOS−
TFTとして形成したい部分にはB(ホウ素)を、n−
MOS−TFTとして形成したい部分にはP(燐)を注
入しTFT113のソース領域119およびドレイン領
域121を形成する。
Then, by ion implantation, p-MOS-
B (boron) is added to the portion to be formed as a TFT by n-
A source region 119 and a drain region 121 of the TFT 113 are formed by injecting P (phosphorus) into a portion to be formed as a MOS-TFT.

【0038】そしてLPCVD法によりSiO2 を基板
主面のほぼ全面に成膜して第2の層間絶縁膜131を形
成する。この第2の層間絶縁膜131の形成工程は前記
の不純物の活性化をも兼ねている。
Then, a second interlayer insulating film 131 is formed by depositing SiO 2 on almost the entire main surface of the substrate by the LPCVD method. The step of forming the second interlayer insulating film 131 also serves to activate the impurities.

【0039】次に蓄積容量105を形成する部分に対応
する第1の層間絶縁膜109および第2の層間絶縁膜1
31をエッチングにより削除して開口を設ける。そして
この開口から露出した第1の電極107の表面を陽極酸
化して、蓄積容量105の誘電体111を形成する。こ
のとき第1の層間絶縁膜109および第2の層間絶縁膜
131は陽極酸化の際のマスキングとして作用するの
で、この第1の層間絶縁膜109および第2の層間絶縁
膜131で覆われていない(開口から露出した)第1の
電極107のTa膜の表面だけが陽極酸化される。しか
もこのとき形成される酸化膜の膜厚は、陽極酸化の条件
を種々変更することで調節することができる。本実施例
では、この陽極酸化してなる誘電体111の厚さを約10
00オングストロームとした。
Next, the first interlayer insulating film 109 and the second interlayer insulating film 1 corresponding to the portion where the storage capacitor 105 is formed.
31 is removed by etching to provide an opening. Then, the surface of the first electrode 107 exposed from this opening is anodized to form the dielectric 111 of the storage capacitor 105. At this time, the first interlayer insulating film 109 and the second interlayer insulating film 131 act as masking at the time of anodic oxidation, so that they are not covered with the first interlayer insulating film 109 and the second interlayer insulating film 131. Only the surface of the Ta film of the first electrode 107 (exposed from the opening) is anodized. Moreover, the film thickness of the oxide film formed at this time can be adjusted by variously changing the conditions of anodic oxidation. In the present embodiment, the thickness of the anodized dielectric 111 is about 10
It was set to 00 angstrom.

【0040】続いてスパッタ法によりITOからなる透
明電極を成膜した後、これをパターニングして画素電極
135を形成する。この画素電極135は、周縁部をブ
ラックマトリクス103の開口部周縁と一部分オーバー
ラップして形成し、ブラックマトリクス103の開口部
から露出した部分が画素となる。そしてこの画素電極1
35の端部は部分的に第2の電極133および誘電体1
11の表面に接触するように形成する。
Subsequently, a transparent electrode made of ITO is formed by a sputtering method and then patterned to form a pixel electrode 135. The pixel electrode 135 is formed by partially overlapping the peripheral edge with the peripheral edge of the opening of the black matrix 103, and the portion exposed from the opening of the black matrix 103 becomes a pixel. And this pixel electrode 1
The end of 35 is partially connected to the second electrode 133 and the dielectric 1.
It is formed so as to contact the surface of 11.

【0041】そしてTFT113のソース領域119上
とドレイン領域121上のゲート絶縁膜117および第
2の層間絶縁膜131にコンタクトホールを穿設する。
そしてスパッタ法によりCr、Alの順に成膜しこれを
パターニングして、信号配線139とこれに一体形成の
ドレイン電極125、ソース電極123とこれに一体形
成の第2の電極133とを形成する。
Then, contact holes are formed in the gate insulating film 117 and the second interlayer insulating film 131 on the source region 119 and the drain region 121 of the TFT 113.
Then, Cr and Al are sequentially formed by a sputtering method and patterned to form a signal wiring 139, a drain electrode 125 and a source electrode 123 integrally formed with the signal wiring 139, and a second electrode 133 integrally formed with the signal wiring 139.

【0042】以上の説明から明らかなように、本実施例
の液晶表示装置においては、蓄積容量105の誘電体1
11は第1の電極107の上面を陽極酸化してなる酸化
膜であり、この誘電体111はTFT113のゲート絶
縁膜117とは独立に形成されている。これによりゲー
ト絶縁膜117と誘電体111はそれぞれの膜厚を各々
独立して所望の最適な値となるように形成することがで
きる。その結果、TFT113の特性および蓄積容量1
05の特性をそれぞれ最適な条件に設定しつつ、TFT
113および蓄積容量105の寸法を微細化することが
できる。
As is clear from the above description, in the liquid crystal display device of this embodiment, the dielectric 1 of the storage capacitor 105 is used.
Reference numeral 11 is an oxide film formed by anodizing the upper surface of the first electrode 107, and this dielectric 111 is formed independently of the gate insulating film 117 of the TFT 113. As a result, the gate insulating film 117 and the dielectric 111 can be formed such that their respective film thicknesses are independently set to desired desired values. As a result, the characteristics of the TFT 113 and the storage capacitance 1
While setting the characteristics of 05 to the optimum conditions,
The dimensions of 113 and the storage capacitor 105 can be miniaturized.

【0043】しかも、本実施例ではブラックマトリクス
103の一部分を第1の電極107としても兼用し、さ
らにこの第1の電極107のTa膜上面を陽極酸化する
ことにより誘電体111を形成している。このようにT
a膜を陽極酸化してなる酸化膜の誘電率は、例えば従来
の液晶表示装置の蓄積容量の誘電体層として用いられる
SiO2 などの 5倍以上であり、しかも陽極酸化による
酸化膜はピンホール欠陥が極めて少ない良質な膜である
ため、誘電体層として好適で蓄積容量をさらに小さく形
成することができ、またブラックマトリクス103を第
1の電極107として兼用する効果ともあいまって、画
素の開口率を向上しつつTFTや蓄積容量などのさらな
る微細化を実現することができる。
In addition, in this embodiment, part of the black matrix 103 is also used as the first electrode 107, and the upper surface of the Ta film of the first electrode 107 is further anodized to form the dielectric 111. . Thus T
The dielectric constant of the oxide film formed by anodizing the a film is more than 5 times that of SiO 2 used as the dielectric layer of the storage capacitor of the conventional liquid crystal display device, and the oxide film formed by the anodization is a pinhole. Since it is a high-quality film with very few defects, it is suitable as a dielectric layer and the storage capacitance can be further reduced, and the effect of using the black matrix 103 also as the first electrode 107 is combined with the aperture ratio of the pixel. It is possible to realize further miniaturization of TFTs and storage capacitors while improving the above.

【0044】また、第1の層間絶縁膜109および第2
の層間絶縁膜131は絶縁体であるために陽極酸化のマ
スクとして機能し、その開口部から露出した第1の電極
107上面だけが陽極酸化されるので、陽極酸化の際の
レジストなどを用いたマスキングや別体の誘電体膜を堆
積することなどが不要となり、その構造および製造工程
が簡潔なものとなる。その結果、歩留まりが向上し製造
コストの低廉化を図ることができる。
The first interlayer insulating film 109 and the second
Since the inter-layer insulating film 131 of FIG. 6 is an insulator, it functions as a mask for anodic oxidation, and only the upper surface of the first electrode 107 exposed from the opening is anodized. Therefore, a resist or the like used for anodic oxidation was used. No masking or deposition of a separate dielectric film is required, which simplifies the structure and manufacturing process. As a result, the yield can be improved and the manufacturing cost can be reduced.

【0045】また、ブラックマトリクス103をアレイ
基板上に形成しているので画素電極135とブラックマ
トリクス103との高精度なパターン合わせが実現で
き、画素ピッチを50μm以下のように小さくしても画素
の開口率の低下を避けることができる。以上のような効
果があいまって、輝度が高く高精細な画像表示を実現す
ることができる。
Further, since the black matrix 103 is formed on the array substrate, highly precise pattern matching between the pixel electrode 135 and the black matrix 103 can be realized, and even if the pixel pitch is reduced to 50 μm or less, the pixel It is possible to avoid a decrease in aperture ratio. By combining the above effects, it is possible to realize high-definition image display with high brightness.

【0046】実際に、本実施例の液晶表示装置における
画素の開口率は約55%であり、従来の液晶表示装置の平
均的な開口率が約40%であるのに比して大幅に向上し
た。
Actually, the aperture ratio of the pixel in the liquid crystal display device of this embodiment is about 55%, which is a significant improvement over the average aperture ratio of the conventional liquid crystal display device of about 40%. did.

【0047】なお、陽極酸化による酸化膜中にはいわゆ
るPool−Frenkel効果による電流が流れやす
いため、上記の実施例においては酸化膜からなる誘電体
111の膜厚を約1000オングストローム程度以上に設定
しておくことが望ましい。このとき、前述したように陽
極酸化による酸化膜の誘電率は高いので、その膜厚を厚
くしかつ寸法を小さくしても十分な電気容量値を得るこ
とができる。
Since a current due to the so-called Pool-Frenkel effect easily flows in the oxide film formed by anodic oxidation, the thickness of the dielectric film 111 made of an oxide film is set to about 1000 angstroms or more in the above embodiment. It is desirable to keep. At this time, as described above, since the dielectric constant of the oxide film by anodic oxidation is high, a sufficient capacitance value can be obtained even if the film thickness is increased and the size is reduced.

【0048】また、第1の層間絶縁膜109を形成する
前に蓄積容量105の第1の電極107全体を陽極酸化
してもよいことは言うまでもない。ただしこの場合に
は、前記の開口を開ける際にこの陽極酸化してなる酸化
膜表面もエッチングなどで食刻されるといった不都合も
ありうる。また陽極酸化により形成された膜をパターニ
ングする工程等が必要となり、製造工程が煩雑となると
いう不都合もある。
Needless to say, the entire first electrode 107 of the storage capacitor 105 may be anodized before forming the first interlayer insulating film 109. However, in this case, there is a possibility that the surface of the oxide film formed by the anodic oxidation when the opening is opened is also etched by etching or the like. Further, there is also a problem that a step of patterning a film formed by anodic oxidation is required, which complicates the manufacturing process.

【0049】また、上記の実施例では、ブラックマトリ
クス103および第1の電極107を形成する導電性材
料としてTa薄膜を用いたがこれのみには限定しない。
この他にも例えば、Cr、Mo−Ta合金、Alなど陽
極酸化が可能な材料を用いることができる。ただしAl
のような低融点材料を採用する場合には、例えば上記実
施例の第1の層間絶縁膜109を成膜する際のような高
温工程は採用し難く、低温工程を用いることが望まし
い。
Further, in the above embodiment, the Ta thin film is used as the conductive material for forming the black matrix 103 and the first electrode 107, but the present invention is not limited to this.
In addition to this, for example, a material that can be anodized, such as Cr, Mo—Ta alloy, or Al, can be used. However, Al
When such a low melting point material is adopted, it is difficult to adopt a high temperature process such as when forming the first interlayer insulating film 109 in the above-mentioned embodiment, and it is preferable to use a low temperature process.

【0050】また、誘電体111の形成方法は、上記の
ような陽極酸化による形成方法のみには限定しない。こ
の他にも、例えば第1の電極107の上面に熱酸化を施
して酸化膜を形成し、これを誘電体111としてもよ
い。
The method of forming the dielectric 111 is not limited to the above-mentioned method of forming by anodic oxidation. In addition to this, for example, the upper surface of the first electrode 107 may be thermally oxidized to form an oxide film, which may be used as the dielectric 111.

【0051】あるいは、表面酸化処理によって誘電体を
形成することが困難な材料を第1の電極107の材料と
して用いるような場合には、第1の電極107上の第1
の層間絶縁膜109および第2の層間絶縁膜131に開
口を開けた後、この開口部分に 400オングストローム程
度の膜厚のSiO2 薄膜をLPCVD法などにより堆積
しこれをエッチングによりパターニングする、あるいは
SiNx 薄膜をプラズマCVD法などにより堆積しこれ
をエッチングによりパターニングするなどの方法によっ
て、誘電体111を形成してもよい。これらの堆積法に
よる場合にも誘電体111の膜厚はTFT113のゲー
ト絶縁膜117の膜厚とは独立して所望の厚さに調節す
ることができることは言うまでもない。
Alternatively, when a material that is difficult to form a dielectric by surface oxidation is used as the material for the first electrode 107, the first electrode on the first electrode 107 is used.
After an opening is formed in the interlayer insulating film 109 and the second interlayer insulating film 131, a SiO 2 thin film having a film thickness of about 400 Å is deposited in the opening by LPCVD method or the like, and is patterned by etching or SiN. The dielectric 111 may be formed by a method of depositing an x thin film by a plasma CVD method or the like and patterning this by etching. It goes without saying that the film thickness of the dielectric 111 can be adjusted to a desired film thickness independently of the film thickness of the gate insulating film 117 of the TFT 113 also by these deposition methods.

【0052】また、本実施例ではブラックマトリクス1
03をアレイ基板上に形成しているが、これには限定し
ない。例えば図3、図4に示すように、ブラックマトリ
クス103をアレイ基板上には形成しないで、図示しな
い対向基板側に形成し、ブラックマトリクス103とは
別に蓄積容量105の第1の電極107を形成するよう
にしてもよい。なお図3、4においては説明の簡潔化の
ために図1、2と同じ部位には同一の番号を付して示し
た。この場合にも、第1の層間絶縁膜109および第2
の層間絶縁膜131の開口から露出する第1の電極10
7の上面に陽極酸化や熱酸化のような表面酸化処理を施
して誘電体111を形成する、あるいはSiO2 薄膜の
ような堆積膜を成膜して誘電体111を形成し、その誘
電体111の膜厚をTFT113のゲート絶縁膜117
とは独立に所望の厚さに設定することができることは言
うまでもない。
Further, in this embodiment, the black matrix 1
Although 03 is formed on the array substrate, it is not limited to this. For example, as shown in FIGS. 3 and 4, the black matrix 103 is not formed on the array substrate but is formed on the counter substrate side (not shown), and the first electrode 107 of the storage capacitor 105 is formed separately from the black matrix 103. You may do it. In FIGS. 3 and 4, the same parts as those in FIGS. 1 and 2 are denoted by the same reference numerals for simplification of description. Also in this case, the first interlayer insulating film 109 and the second interlayer insulating film 109
Of the first electrode 10 exposed from the opening of the interlayer insulating film 131 of
The upper surface of 7 is subjected to surface oxidation treatment such as anodic oxidation or thermal oxidation to form the dielectric 111, or a deposited film such as a SiO 2 thin film is formed to form the dielectric 111, and the dielectric 111 is formed. Of the film thickness of the gate insulating film 117 of the TFT 113
It goes without saying that the desired thickness can be set independently of.

【0053】(実施例2)上記の第1の実施例では、活
性層などにpoly−Si膜を用いた、いわゆるコプラ
ナー型のpoly−SiTFTを有するアクティブマト
リックス型液晶表示装置の一実施例を説明したが、本発
明はこの他にも、例えば活性層などにa−Si(アモル
ファスシリコン)膜を用いた、いわゆる逆スタガー型の
a−SiTFTを有するアクティブマトリックス型液晶
表示装置にも適用することが可能である。第2の実施例
として逆スタガー型のa−SiTFTを用いたアクティ
ブマトリックス型液晶表示装置の実施例を、その製造工
程順に説明する。なお説明の簡略化のために特にTFT
アレイ基板を中心に説明する。
(Embodiment 2) In the first embodiment, an embodiment of an active matrix type liquid crystal display device having a so-called coplanar type poly-Si TFT using a poly-Si film as an active layer will be described. However, in addition to this, the present invention can be applied to an active matrix type liquid crystal display device having a so-called inverted stagger type a-Si TFT using an a-Si (amorphous silicon) film for an active layer. It is possible. As a second embodiment, an embodiment of an active matrix type liquid crystal display device using an inverted stagger type a-Si TFT will be described in the order of manufacturing steps thereof. For simplicity of explanation, especially the TFT
The array substrate will be mainly described.

【0054】図5は本発明に係る第2の実施例の液晶表
示装置における表示画素部分を示す断面図である。なお
第2の実施例の液晶表示装置のTFTや蓄積容量など各
構成部位の平面的な配置はほとんど第1の実施例と同様
のため平面構成の図示は省略した。
FIG. 5 is a sectional view showing a display pixel portion in the liquid crystal display device of the second embodiment according to the present invention. The planar arrangement of each component such as the TFT and the storage capacitor of the liquid crystal display device of the second embodiment is almost the same as that of the first embodiment, and thus the illustration of the planar structure is omitted.

【0055】石英基板101上にTa膜をスパッタ法に
より成膜後パターニングして、ブラックマトリクス20
3を形成する。このブラックマトリクス203の一部は
各画素部分で蓄積容量205の第1の電極207として
兼用される。
A Ta film is formed on the quartz substrate 101 by a sputtering method and then patterned to form a black matrix 20.
3 is formed. A part of the black matrix 203 is also used as the first electrode 207 of the storage capacitor 205 in each pixel part.

【0056】続いて基板主面上ほぼ全面にLPCVD法
によりSiO2 膜を成膜し、第1の層間絶縁膜209を
形成する。この第1の層間絶縁膜209の膜厚は約6000
オングストロームとした。
Subsequently, a SiO 2 film is formed on the entire main surface of the substrate by the LPCVD method to form a first interlayer insulating film 209. The film thickness of the first interlayer insulating film 209 is about 6000.
Angstrom.

【0057】続いてMo−Ta合金からなる薄膜をスパ
ッタ法により成膜しパターニングしてゲート電極211
およびこれと一体形成の走査配線137を形成する。
Subsequently, a thin film of Mo--Ta alloy is formed by sputtering and patterned to form a gate electrode 211.
And the scanning wiring 137 formed integrally therewith is formed.

【0058】次にこれらの形成された基板101の主面
ほぼ全面を覆うようにプラズマCVD法によりSiNx
膜を成膜して第2の層間絶縁膜213を形成する。この
第2の層間絶縁膜213は、前記のゲート電極211の
上面に対応する部分ではTFT215のゲート絶縁膜2
17として兼用される。このゲート絶縁膜217の膜厚
は3500オングストロームとした。
Next, SiN x is formed by a plasma CVD method so as to cover almost the entire main surface of the formed substrate 101.
A film is formed to form a second interlayer insulating film 213. This second interlayer insulating film 213 is formed on the gate insulating film 2 of the TFT 215 at a portion corresponding to the upper surface of the gate electrode 211.
Also used as 17. The film thickness of the gate insulating film 217 was 3500 angstroms.

【0059】そしてLPCVD法によりアンドープのa
−Si膜を成膜した後、これをパターニングしてTFT
215の活性層219を形成する。続いてこの活性層2
19上にプラズマCVD法によりSiNx を成膜した
後、これをエッチングして活性層219のチャンネル領
域とすべき部分の上にSiNx 膜が残るようにパターニ
ングしてエッチングストッパ層221を形成する。
Then, undoped a is formed by the LPCVD method.
-Si film is formed and then patterned to form a TFT
The active layer 219 of 215 is formed. Then, this active layer 2
After forming the SiN x by plasma CVD on the 19 and patterned as the SiN x film is left on the portion to be the channel region of etched active layer 219 to form the etching stopper layer 221 .

【0060】続いてa−Si膜をプラズマCVD法で成
膜した後、Pを不純物としてドープし第2のa−Si膜
を形成し、これをパターニングしてTFT215のソー
ス電極223およびドレイン電極225を形成する。
Subsequently, an a-Si film is formed by the plasma CVD method, P is doped as an impurity to form a second a-Si film, and this is patterned to form a source electrode 223 and a drain electrode 225 of the TFT 215. To form.

【0061】次に第2の層間絶縁膜213および第1の
層間絶縁膜209の蓄積容量205に対応する部分に、
エッチングにより開口を開ける。そしてこの開口から露
出するTaからなる第1の電極207の上面を陽極酸化
して、蓄積容量205の誘電体227を形成する。この
とき第1の層間絶縁膜209および第2の層間絶縁膜2
13は陽極酸化の際のマスキングとして作用するので、
その開口から露出した第1の電極207の表面だけが陽
極酸化される。しかもこのとき形成される酸化膜の膜厚
は、陽極酸化の条件を種々変更することで調節すること
ができる。本実施例では、この陽極酸化してなる誘電体
227の厚さを1500オングストロームとした。
Next, the portions of the second interlayer insulating film 213 and the first interlayer insulating film 209 corresponding to the storage capacitors 205 are
Open the opening by etching. Then, the upper surface of the first electrode 207 made of Ta exposed from this opening is anodized to form the dielectric 227 of the storage capacitor 205. At this time, the first interlayer insulating film 209 and the second interlayer insulating film 2
Since 13 acts as a masking during anodization,
Only the surface of the first electrode 207 exposed from the opening is anodized. Moreover, the film thickness of the oxide film formed at this time can be adjusted by variously changing the conditions of anodic oxidation. In this embodiment, the thickness of the dielectric 227 formed by this anodic oxidation is 1500 angstrom.

【0062】続いてスパッタ法によりITOからなる透
明電極を成膜した後、これをパターニングして画素電極
229を形成する。
Subsequently, a transparent electrode made of ITO is formed by a sputtering method and then patterned to form a pixel electrode 229.

【0063】続いてスパッタ法によりCr、Alの順に
成膜しこれをエッチングによりパターニングして、ソー
ス電極223および画素電極229の端部に接続されか
つ前記の誘電体227上面を覆うように蓄積容量205
の第2の電極231を形成し、またドレイン電極225
に接続するように信号配線233を形成する。
Subsequently, Cr and Al are sequentially formed by a sputtering method and patterned by etching to form a storage capacitor connected to the ends of the source electrode 223 and the pixel electrode 229 and covering the upper surface of the dielectric 227. 205
Forming a second electrode 231 of the drain electrode 225
A signal wiring 233 is formed so as to be connected to.

【0064】このような第2の実施例に係る液晶表示装
置は、画素の開口率を約45%にまで向上させることがで
きた。その結果、第1の実施例と同様に画面の輝度が高
く良好な表示品位を実現することができた。
The liquid crystal display device according to the second embodiment as described above can improve the aperture ratio of the pixel to about 45%. As a result, it was possible to realize good display quality with high screen brightness as in the first embodiment.

【0065】なお、この第2の実施例のような逆スタガ
ー型のa−SiTFTを用いた液晶表示装置においても
第1の実施例と同様に、ブラックマトリクスをアレイ基
板側には形成せず第1の電極207とは別体として図示
しない対向電極側に設けてもよいことは言うまでもな
い。これを図6に示す。この場合には第1の層間絶縁膜
209は省略する。
In the liquid crystal display device using the inverted stagger type a-SiTFT as in the second embodiment, the black matrix is not formed on the array substrate side as in the first embodiment. It goes without saying that it may be provided on the counter electrode side (not shown) as a separate body from the first electrode 207. This is shown in FIG. In this case, the first interlayer insulating film 209 is omitted.

【0066】また、誘電体227の形成方法は、上記の
ような陽極酸化による形成方法のみには限定しない。こ
の他にも、例えば第1の電極207の上面に熱酸化を施
して酸化膜を形成し、これを誘電体227としてもよ
い。
The method of forming the dielectric 227 is not limited to the above-mentioned method of forming by anodic oxidation. In addition to this, for example, thermal oxidation may be performed on the upper surface of the first electrode 207 to form an oxide film, which may be used as the dielectric 227.

【0067】あるいは、表面酸化処理によって誘電体2
27を形成することが困難な材料を第1の電極207の
材料として用いるような場合には、第1の電極207上
の第1の層間絶縁膜209および第2の層間絶縁膜21
3に開口を開けた後、この開口部分に 400オングストロ
ーム程度の膜厚のSiO2 薄膜をLPCVD法などによ
り堆積しこれをエッチングによりパターニングする、あ
るいはSiNx 薄膜をプラズマCVD法などにより堆積
しこれをエッチングによりパターニングするなどの方法
によって誘電体227を形成してもよい。これらの場合
にも、誘電体227の膜厚はTFT215のゲート絶縁
膜217の膜厚即ち第2の層間絶縁膜213の膜厚とは
独立して所望の厚さに調節することができる。
Alternatively, the surface of the dielectric 2 is treated by oxidation.
When a material for which 27 is difficult to form is used as the material for the first electrode 207, the first interlayer insulating film 209 and the second interlayer insulating film 21 on the first electrode 207 are used.
After opening the opening in 3, the SiO 2 thin film with a film thickness of about 400 Å is deposited on this opening by LPCVD method or the like and is patterned by etching, or the SiN x thin film is deposited by plasma CVD method or the like. The dielectric 227 may be formed by a method such as patterning by etching. Also in these cases, the film thickness of the dielectric 227 can be adjusted to a desired thickness independently of the film thickness of the gate insulating film 217 of the TFT 215, that is, the film thickness of the second interlayer insulating film 213.

【0068】その他、本発明の要旨を逸脱しない範囲
で、例えばTFTに用いる各種膜の材料や膜厚、または
画素電極、走査配線、信号配線、ブラックマトリクスな
どの平面的配置構成などを適宜変更できることは言うま
でもない。
In addition, the materials and film thicknesses of various films used for the TFT, or the planar arrangement of the pixel electrodes, the scanning wirings, the signal wirings, the black matrix, etc. can be appropriately changed without departing from the scope of the present invention. Needless to say.

【0069】[0069]

【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、TFTのゲート絶縁膜の耐圧低下や蓄積
容量の電気容量値の低下などを避けつつ、TFTや蓄積
容量の平面的寸法を微細化し、画素の開口率を向上し
て、輝度が高く表示品位の良好な液晶表示装置を提供す
ることができる。
As is clear from the detailed description above, according to the present invention, the flatness of the TFT and the storage capacitor can be avoided while avoiding a decrease in the breakdown voltage of the gate insulating film of the TFT and a decrease in the electric capacitance value of the storage capacitor. It is possible to provide a liquid crystal display device having high luminance and high display quality by miniaturizing the target size and improving the aperture ratio of pixels.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施例の液晶表示装置における表示画素
部分を示す平面図。
FIG. 1 is a plan view showing a display pixel portion in a liquid crystal display device according to a first embodiment.

【図2】第1の実施例の液晶表示装置における表示画素
部分のA−A´断面図。
FIG. 2 is a sectional view taken along the line AA ′ of the display pixel portion in the liquid crystal display device of the first embodiment.

【図3】第1の実施例の液晶表示装置においてブラック
マトリクスをアレイ基板側に形成しない場合の表示画素
部分を示す平面図。
FIG. 3 is a plan view showing a display pixel portion when a black matrix is not formed on the array substrate side in the liquid crystal display device of the first embodiment.

【図4】第1の実施例の液晶表示装置においてブラック
マトリクスをアレイ基板側に形成しない場合の表示画素
部分を示す断面図。
FIG. 4 is a cross-sectional view showing a display pixel portion when a black matrix is not formed on the array substrate side in the liquid crystal display device of the first embodiment.

【図5】第2の実施例の液晶表示装置における表示画素
部分を示す断面図。
FIG. 5 is a sectional view showing a display pixel portion in the liquid crystal display device of the second embodiment.

【図6】第2の実施例の液晶表示装置においてブラック
マトリクスをアレイ基板側に形成しない場合の表示画素
部分を示す断面図。
FIG. 6 is a cross-sectional view showing a display pixel portion when a black matrix is not formed on the array substrate side in the liquid crystal display device of the second embodiment.

【図7】poly−SiによるTFTを用いた従来の液
晶表示装置のTFT基板側の表示画素部分を示す図。
FIG. 7 is a diagram showing a display pixel portion on the TFT substrate side of a conventional liquid crystal display device using a poly-Si TFT.

【図8】従来のアクティブマトリックス型液晶表示装置
のTFTアレイ基板および対向基板を示す一部省略斜視
図。
FIG. 8 is a partially omitted perspective view showing a TFT array substrate and a counter substrate of a conventional active matrix type liquid crystal display device.

【符号の説明】[Explanation of symbols]

101…石英基板、103…ブラックマトリクス、10
5…蓄積容量、107…第1の電極、109…第1の層
間絶縁膜、111…誘電体、113…TFT、115…
活性層、117…ゲート絶縁膜、119…ソース領域、
121…ドレイン領域、123…ソース電極、125…
ドレイン電極、127…チャンネル領域、129…ゲー
ト電極、131…第2の層間絶縁膜、133…第2の電
極、135…画素電極、137…走査配線、139…信
号配線
101 ... Quartz substrate, 103 ... Black matrix, 10
5 ... Storage capacitor, 107 ... First electrode, 109 ... First interlayer insulating film, 111 ... Dielectric material, 113 ... TFT, 115 ...
Active layer 117, gate insulating film 119, source region,
121 ... Drain region, 123 ... Source electrode, 125 ...
Drain electrode, 127 ... Channel region, 129 ... Gate electrode, 131 ... Second interlayer insulating film, 133 ... Second electrode, 135 ... Pixel electrode, 137 ... Scan wiring, 139 ... Signal wiring

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板上に複数の走査配線および複数の信
号配線と、該走査配線および該信号配線に接続されるス
イッチング素子と、該スイッチング素子に接続される画
素電極とを有するスイッチング素子アレイ基板と、前記
スイッチング素子アレイ基板に間隙を有して対向配置さ
れる対向電極が配設された対向基板と、前記スイッチン
グ素子アレイ基板と前記対向基板との間に封入される液
晶組成物とを有する液晶表示装置において、 前記基板上に導電性膜で形成された前記蓄積容量の第1
の電極と、 前記蓄積容量が形成される部分を避けて形成されて、該
蓄積容量が形成される部分に開口が開けられた絶縁層
と、 前記絶縁層の開口から露出した前記第1の電極上に形成
された前記蓄積容量の誘電体層と、 前記誘電体層上に形成され、該誘電体層を介して前記第
1の電極と対向する前記蓄積容量の第2の電極とを具備
することを特徴とする液晶表示装置。
1. A switching element array substrate having a plurality of scanning wirings and a plurality of signal wirings on a substrate, a switching element connected to the scanning wirings and the signal wirings, and a pixel electrode connected to the switching element. And a counter substrate provided with counter electrodes that are arranged to face the switching element array substrate with a gap, and a liquid crystal composition sealed between the switching element array substrate and the counter substrate. In a liquid crystal display device, the first of the storage capacitors formed of a conductive film on the substrate.
Electrode, an insulating layer which is formed avoiding a portion where the storage capacitor is formed, and has an opening formed in a portion where the storage capacitor is formed, and the first electrode which is exposed from the opening of the insulating layer. The storage capacitor has a dielectric layer formed thereon, and a second electrode of the storage capacitor formed on the dielectric layer and facing the first electrode through the dielectric layer. A liquid crystal display device characterized by the above.
【請求項2】 基板上に複数の走査配線および複数の信
号配線と、該走査配線および信号配線に接続されるスイ
ッチング素子と、該スイッチング素子に接続される画素
電極と、前記画素電極に接続される蓄積容量と、前記ス
イッチング素子に入射する光を遮る遮光膜とを有するス
イッチング素子アレイ基板と、前記スイッチング素子ア
レイ基板に間隙を有して対向配置される対向電極が配設
された対向基板と、前記スイッチング素子アレイ基板と
前記対向基板との間に封入される液晶組成物とを有する
液晶表示装置において、 前記遮光膜と同一の導電性材料で形成された前記蓄積容
量の第1の電極と、 前記蓄積容量が形成される部分を避けて形成されて、該
蓄積容量が形成される部分に開口が開けられた絶縁層
と、 前記絶縁層の開口から露出した前記第1の電極を陽極酸
化してなる前記蓄積容量の誘電体層と、 前記誘電体層上に形成され、該誘電体層を介して前記第
1の電極と対向する前記蓄積容量の第2の電極とを具備
することを特徴とする液晶表示装置。
2. A plurality of scanning wirings and a plurality of signal wirings on a substrate, a switching element connected to the scanning wirings and the signal wirings, a pixel electrode connected to the switching element, and a pixel electrode connected to the pixel electrode. A storage element having a storage capacitor and a light-shielding film that blocks light incident on the switching element, and a counter substrate provided with a counter electrode facing the switching element array substrate with a gap. A liquid crystal display device having a liquid crystal composition sealed between the switching element array substrate and the counter substrate, the first electrode of the storage capacitor being formed of the same conductive material as the light shielding film; An insulating layer formed so as to avoid a portion where the storage capacitor is formed and having an opening formed in a portion where the storage capacitor is formed; and an insulating layer exposed from the opening of the insulating layer. A dielectric layer of the storage capacitor formed by anodizing the first electrode, and a first storage capacitor formed on the dielectric layer and facing the first electrode through the dielectric layer. A liquid crystal display device comprising two electrodes.
JP306293A 1993-01-12 1993-01-12 Liquid crystal display device Pending JPH06208134A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP306293A JPH06208134A (en) 1993-01-12 1993-01-12 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP306293A JPH06208134A (en) 1993-01-12 1993-01-12 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH06208134A true JPH06208134A (en) 1994-07-26

Family

ID=11546845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP306293A Pending JPH06208134A (en) 1993-01-12 1993-01-12 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH06208134A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004004914A (en) * 2003-06-30 2004-01-08 Seiko Epson Corp Color filter, black matrix, display device, active matrix type liquid crystal display device and its manufacturing method
KR100469342B1 (en) * 2001-07-11 2005-02-02 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Device
JP2008225514A (en) * 2005-09-13 2008-09-25 Epson Imaging Devices Corp Liquid crystal display device and method for manufacturing same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100469342B1 (en) * 2001-07-11 2005-02-02 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Device
JP2004004914A (en) * 2003-06-30 2004-01-08 Seiko Epson Corp Color filter, black matrix, display device, active matrix type liquid crystal display device and its manufacturing method
JP2008225514A (en) * 2005-09-13 2008-09-25 Epson Imaging Devices Corp Liquid crystal display device and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP3464944B2 (en) Thin film transistor substrate, manufacturing method thereof and liquid crystal display device
JP3240858B2 (en) Color display
US5990491A (en) Active matrix device utilizing light shielding means for thin film transistors
US6927809B2 (en) Active matrix substrate and display device
JP3024661B2 (en) Active matrix substrate and manufacturing method thereof
EP0450941B1 (en) An active matrix display device
US7700495B2 (en) Thin film transistor device and method of manufacturing the same, and liquid crystal display device
US7838882B2 (en) Thin film transistor substrate and liquid crystal display
JP3214202B2 (en) Semiconductor device for display element substrate
JP3762002B2 (en) Thin film transistor and liquid crystal display device
KR100831881B1 (en) Thin-film semiconductor device
JP3277732B2 (en) Color display
JPH09218424A (en) Liquid crystal display element of thin-film transistors and its production
KR19990045356A (en) Liquid crystal display
JP3454340B2 (en) Liquid crystal display
US20090273747A1 (en) Liquid crystal display and method for manufacturing the same
JPH05181159A (en) Active matrix type liquid crystal display element
JPH09197390A (en) Display device
US20050073620A1 (en) Active matrix substrate and display device having the same
JPH08160454A (en) Liquid crystal display device
JP2001125510A (en) Active matrix type el display device
JPH06208134A (en) Liquid crystal display device
JP2004053630A (en) Liquid crystal display device and method for manufacturing the same
JP3011210B2 (en) Active matrix substrate manufacturing method
JP3006990B2 (en) Active matrix substrate and manufacturing method thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010710