JPH09197390A - Display device - Google Patents

Display device

Info

Publication number
JPH09197390A
JPH09197390A JP31714196A JP31714196A JPH09197390A JP H09197390 A JPH09197390 A JP H09197390A JP 31714196 A JP31714196 A JP 31714196A JP 31714196 A JP31714196 A JP 31714196A JP H09197390 A JPH09197390 A JP H09197390A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
insulating film
light shielding
resin material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31714196A
Other languages
Japanese (ja)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP31714196A priority Critical patent/JPH09197390A/en
Publication of JPH09197390A publication Critical patent/JPH09197390A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain an effective arrangement of light shielding films by providing a display device with thin-film transistors(TFTs) of which output is connected to pixel electrodes, interlayer insulating films which are arranger above these TFTs and are made from resin material and a light shielding film for shielding the light of the TFTs. SOLUTION: A source region 108, channel forming region 107, offset gate region 110 and drain region 111 are formed in a self-matching manner. Next, a silicon oxide film 112 is formed as the first interlayer insulating film. The interlayer insulating film 112 is subjected to formation of contact holes and to formation of source electrodes 113 which come into contact with the source region of the TFTs. Next, the second interlayer insulating film 114 is formed by using a transparent polyimide resin or acrylic resin. Further, the light shielding film of the TFTs and the light shielding film consisting of chromium film in common uses as black matrice are formed and are patterned, to form the light shielding films. In such a case, a resin material having a low specific dielectric constant is selected for the resin material constituting the second interlayer insulating film 114.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本明細書で開示する発明は、
アクティブマトリクス型の液晶表示装置やEL型の表示
装置に代表されるフラットパネルディスプレイに利用す
ることができる構成に関する。
TECHNICAL FIELD [0001] The invention disclosed in the present specification is:
The present invention relates to a configuration applicable to a flat panel display represented by an active matrix type liquid crystal display device and an EL type display device.

【0002】[0002]

【従来の技術】従来より、フラットパネルディスプレイ
として、アクティブマトリクス型の液晶表示装置が知ら
れている。これは、マトリクス状に配置された多数の画
素のそれぞれにスイッチング用の薄膜トランジスタを配
置し、各画素電極に出入りする電荷をこの薄膜トランジ
スタでもって制御する構成を有している。
2. Description of the Related Art Conventionally, an active matrix type liquid crystal display device has been known as a flat panel display. This has a structure in which a thin film transistor for switching is arranged in each of a large number of pixels arranged in a matrix, and the electric charge which goes in and out of each pixel electrode is controlled by this thin film transistor.

【0003】このような構成においては、画素領域に配
置された薄膜トランジスタに光が入射しないように遮光
手段を配置する必要がある。
In such a structure, it is necessary to arrange a light shielding means so that light does not enter the thin film transistor arranged in the pixel region.

【0004】遮光手段としては、不純物の拡散や安定性
の点から金属膜を用いているのが現状である。またこの
薄膜トランジスタの遮光手段は画素電極の周囲の縁の領
域を覆うブラックマトリクスを兼ねて配置されているの
が一般的である。
At present, a metal film is used as the light shielding means from the viewpoint of diffusion of impurities and stability. The light-shielding means of this thin film transistor is generally arranged also as a black matrix for covering the peripheral region around the pixel electrode.

【0005】このような構成においては、以下に示すよ
うな問題が生じる。まず、第1の問題として遮光膜と薄
膜トランジスタとの間で容量が形成され、薄膜トランジ
スタの動作に悪影響を与えるという問題がある。
In such a structure, the following problems occur. First, as a first problem, there is a problem that a capacitance is formed between the light shielding film and the thin film transistor, which adversely affects the operation of the thin film transistor.

【0006】また、第2の問題として一般に凹凸を有す
る基体にこの遮光膜が形成されるので、その凹凸の関係
で遮光機能が十分に得られないという問題がある。
A second problem is that since the light-shielding film is generally formed on a substrate having irregularities, a sufficient light-shielding function cannot be obtained due to the irregularities.

【0007】またこの遮光機能の問題については、画素
の縁に重なるように配置されるブラックマトリクスにつ
いても同様にいえることである。
The problem of the light blocking function can be similarly applied to the black matrix arranged so as to overlap the edge of the pixel.

【0008】[0008]

【発明が解決しようとする課題】本明細書で開示する発
明は、薄膜トランジスタを遮光する遮光膜に関する問題
を解決し、アクティブマトリクス型の表示装置として高
い機能を有した構成を提供することを課題とする。
SUMMARY OF THE INVENTION An object of the present invention disclosed in this specification is to solve a problem relating to a light-shielding film for shielding a thin film transistor and provide a structure having a high function as an active matrix type display device. To do.

【0009】[0009]

【課題を解決するための手段】本明細書で開示する発明
の構成は、その出力が画素電極に接続された薄膜トラン
ジスタと、前記薄膜トランジスタの上方に配置された樹
脂材料でなる層間絶縁膜と、前記層間絶縁膜上に配置さ
れた前記薄膜トランジスタを遮光するための遮光膜と、
を有することを特徴とする。
The structure of the invention disclosed in the present specification comprises a thin film transistor whose output is connected to a pixel electrode, an interlayer insulating film made of a resin material and arranged above the thin film transistor, A light shielding film for shielding the thin film transistor arranged on the interlayer insulating film,
It is characterized by having.

【0010】他の発明の構成は、薄膜トランジスタ上に
樹脂材料でなる層間絶縁膜が形成されており、前記樹脂
材料でなる層間絶縁膜上に前記薄膜トランジスタを遮光
するための遮光膜が形成されていることを特徴とする。
According to another aspect of the invention, an interlayer insulating film made of a resin material is formed on the thin film transistor, and a light shielding film for shielding the thin film transistor is formed on the interlayer insulating film made of the resin material. It is characterized by

【0011】他の発明の構成は、マトリクス状に配置さ
れた複数の画素電極と、前記画素電極の縁の領域の少な
くとも一部を覆うブラックマトリクスと、を有し、前記
ブラックマトリクスは樹脂材料でなる層間絶縁膜上に配
置されていることを特徴とする。
According to another aspect of the invention, there is provided a plurality of pixel electrodes arranged in a matrix and a black matrix that covers at least a part of an edge region of the pixel electrode, and the black matrix is made of a resin material. Is formed on the inter-layer insulating film.

【0012】[0012]

【実施例】【Example】

〔実施例1〕図1及び図2に本実施例に示すアクティブ
マトリクス型の液晶表示装置の画素部分の作製工程を示
す。
[Embodiment 1] FIGS. 1 and 2 show a manufacturing process of a pixel portion of an active matrix type liquid crystal display device shown in this embodiment.

【0013】まず図1(A)に示すようにガラス基板1
01上に下地膜として酸化珪素膜102を3000Åの
厚さにプラズマCVD法で成膜する。
First, as shown in FIG. 1A, a glass substrate 1
A silicon oxide film 102 is formed as a base film on 01 by a plasma CVD method to a thickness of 3000 Å.

【0014】次に後に薄膜トランジスタの活性層を構成
する薄膜半導体の出発膜となる図示しない非晶質珪素膜
を成膜する。ここではプラズマCVD法を用いて図示し
ない非晶質珪素膜を500Åの厚さに成膜する。
Next, an amorphous silicon film (not shown) is formed as a starting film of a thin film semiconductor which later constitutes the active layer of the thin film transistor. Here, an amorphous silicon film (not shown) is formed to a thickness of 500 Å by using the plasma CVD method.

【0015】そして加熱処理またはレーザー光の照射、
または加熱処理とレーザー光の照射とを組み合わせた方
法を用いてこの非晶質珪素膜を結晶化させ、図示しない
結晶性珪素膜を得る。
And heat treatment or laser light irradiation,
Alternatively, the amorphous silicon film is crystallized by using a method in which heat treatment and laser light irradiation are combined to obtain a crystalline silicon film (not shown).

【0016】そしてこの図示しない結晶性珪素膜をパタ
ーニングして薄膜トランジスタの活性層103を得る。
Then, the crystalline silicon film (not shown) is patterned to obtain the active layer 103 of the thin film transistor.

【0017】次に図1(A)に示すように活性層103
を覆ってゲイト絶縁膜として機能する酸化珪素膜104
をプラズマCVD法で1000Åの厚さに成膜する。こ
うして図1(A)に示す状態を得る。
Next, as shown in FIG. 1A, the active layer 103 is formed.
Oxide film 104 that covers the gate and functions as a gate insulating film
Is formed to a thickness of 1000 Å by plasma CVD method. In this way, the state shown in FIG.

【0018】次にスカンジウムを0.1 重量%含有させた
図示しないアルミニウム膜を4000Åの厚さにスパッ
タ法で成膜する。このアルミニウム膜は後にゲイト電極
を構成する。
Next, an aluminum film (not shown) containing scandium in an amount of 0.1% by weight is formed by sputtering to a thickness of 4000 Å. This aluminum film will later form a gate electrode.

【0019】アルミニウム膜を成膜したら、その表面に
図示しない緻密な陽極酸化膜を100Åの厚さに成膜す
る。この陽極酸化は、3%の酒石酸を含んだエチレング
リコール溶液をアンモニア水で中和したものを電解溶液
とし、この電解溶液中においてアルミニウム膜を陽極と
して用いることによって行われる。
After forming the aluminum film, a dense anodic oxide film (not shown) having a thickness of 100 Å is formed on the surface of the aluminum film. This anodic oxidation is carried out by neutralizing an ethylene glycol solution containing 3% tartaric acid with aqueous ammonia as an electrolytic solution and using an aluminum film as an anode in this electrolytic solution.

【0020】さらに図示しないレジストマスクを配置
し、パターニングを行う。このパターニングを行うこと
によって、ゲイト電極105が形成される。
Further, a resist mask (not shown) is arranged and patterning is performed. By performing this patterning, the gate electrode 105 is formed.

【0021】ゲイト電極105の形成後、図示しないレ
ジストマスクを残存させた状態で再び陽極酸化を行う。
この陽極酸化は、電解溶液として3%のシュウ酸水溶液
を電解溶液として用いることによって行われる。
After the gate electrode 105 is formed, anodic oxidation is performed again with a resist mask (not shown) left.
This anodic oxidation is performed by using a 3% oxalic acid aqueous solution as an electrolytic solution.

【0022】この陽極酸化では、図示しないレジストマ
スクが残存する関係でゲイト電極105の側面のみにお
いて選択的に陽極酸化が行われる。この工程で形成され
る陽極酸化膜は、多孔質状の構造を有したものが得られ
る。
In this anodic oxidation, the anodic oxidation is selectively performed only on the side surface of the gate electrode 105 because a resist mask (not shown) remains. The anodic oxide film formed in this step has a porous structure.

【0023】こうしてゲイト電極105の側面に多孔質
状の膜質を有する陽極酸化膜106が形成される。
Thus, the anodic oxide film 106 having a porous film quality is formed on the side surface of the gate electrode 105.

【0024】この多孔質状の陽極酸化膜は数μm程度の
厚さまで成長させることができる。この成長距離の制御
は陽極酸化時間によって制御することができる。
This porous anodic oxide film can be grown to a thickness of about several μm. The growth distance can be controlled by controlling the anodic oxidation time.

【0025】ここでは陽極酸化膜106の膜厚を600
0Åとする。
Here, the thickness of the anodic oxide film 106 is set to 600.
0 °.

【0026】次に再び3%の酒石酸を含んだエチレング
リコール溶液をアンモニア水で中和したものを電解溶液
とて陽極酸化を行う。この陽極酸化工程においては、電
解溶液が多孔質状の陽極酸化膜106の内部にまで侵入
するので、107で示されるようにゲイト電極105の
周囲に緻密な陽極酸化膜107が形成される。
Next, anodic oxidation is performed again by using an ethylene glycol solution containing 3% tartaric acid neutralized with aqueous ammonia as an electrolytic solution. In this anodic oxidation process, since the electrolytic solution penetrates into the porous anodic oxide film 106, a dense anodic oxide film 107 is formed around the gate electrode 105 as indicated by 107.

【0027】この緻密な陽極酸化膜107の膜厚は50
0Åとする。この緻密な陽極酸化膜107の主な役割
は、ゲイト電極の表面を覆うことにより、後の工程にお
いてヒロックやウィスカーが発生しないようにするため
にある。
The dense anodic oxide film 107 has a film thickness of 50.
0 °. The main role of the dense anodic oxide film 107 is to cover the surface of the gate electrode so that hillocks and whiskers do not occur in the subsequent steps.

【0028】また、後に多孔質状の陽極酸化膜106を
除去する際にゲイト電極105が同時にエッチングされ
ないようにゲイト電極105を保護する役割もある。
The gate electrode 105 is also protected so that the gate electrode 105 is not simultaneously etched when the porous anodic oxide film 106 is removed later.

【0029】また、後に多孔質状の陽極酸化膜106が
マスクとなることによって形成されるオフセットゲイト
領域の形成に寄与するという役割もある。
Further, it also has a role of contributing to the formation of an offset gate region which is formed later by using the porous anodic oxide film 106 as a mask.

【0030】こうして図1(B)に示す状態を得る。Thus, the state shown in FIG. 1B is obtained.

【0031】この状態で不純物イオンの注入を行う。こ
こでは、Nチャネル型の薄膜トランジスタを得るために
P(リン)イオンの注入を行う。
Impurity ions are implanted in this state. Here, P (phosphorus) ions are implanted in order to obtain an N-channel thin film transistor.

【0032】図1(B)の状態で不純物のイオン注入を
行うと、108と111の領域に不純物イオンが選択的
に注入される。即ち、108と111の領域が高濃度不
純物領域となる。
When impurity ion implantation is performed in the state shown in FIG. 1B, impurity ions are selectively implanted in the regions 108 and 111. That is, the regions 108 and 111 are high-concentration impurity regions.

【0033】また、ゲイト電極105直下の領域109
はゲイト電極105がマスクとなり、不純物イオンが注
入されない。そしてこの領域109がチャネル形成領域
となる。
The region 109 immediately below the gate electrode 105
, The gate electrode 105 serves as a mask, and impurity ions are not implanted. Then, this region 109 becomes a channel formation region.

【0034】また、110の領域は多孔質状の陽極酸化
膜105と緻密な陽極酸化膜107がマスクとなるの
で、やはり不純物イオンが注入されない。この107で
示される領域は、ソース/ドレイン領域としても機能せ
ず、またチャネル形成領域としても機能しないオフセッ
トゲイト領域となる。
Further, since the porous anodic oxide film 105 and the dense anodic oxide film 107 serve as a mask in the region 110, no impurity ions are implanted. The region indicated by 107 is an offset gate region that does not function as a source / drain region or a channel forming region.

【0035】オフセットゲイト領域は特にチャネル形成
領域とドレイン領域との間に形成される電界の強度を緩
和させるために機能する。オフセットゲイト領域が存在
することで、薄膜トランジスタのOFF電流値を低減さ
せ、さらに劣化を抑制することができる。
The offset gate region functions particularly to reduce the strength of the electric field formed between the channel forming region and the drain region. The presence of the offset gate region can reduce the OFF current value of the thin film transistor and further suppress the deterioration.

【0036】こうして、108で示されるソース領域、
109で示されるチャネル形成領域、110で示される
オフセットゲイト領域、111で示されるドレイン領域
が自己整合的に形成される。
Thus, the source region shown by 108,
A channel forming region 109, an offset gate region 110, and a drain region 111 are formed in a self-aligned manner.

【0037】不純物イオンの注入が終了した後、多孔質
状の陽極酸化膜106を選択的に除去する。そしてレー
ザー光の照射によるアニール処理を行う。この際、高濃
度不純物領域とオフセットゲイト領域との界面近傍に対
してレーザー光を照射できるので、不純物イオンの注入
によって損傷したジャンクション部分を十分にアニール
することができる。
After the implantation of the impurity ions is completed, the porous anodic oxide film 106 is selectively removed. Then, an annealing process is performed by irradiation with laser light. At this time, since the laser beam can be applied to the vicinity of the interface between the high concentration impurity region and the offset gate region, the junction portion damaged by the impurity ion implantation can be sufficiently annealed.

【0038】図1(B)に示す状態を得たら、第1の層
間絶縁膜として、酸化珪素膜112を2000Åの厚さ
に成膜する。この第1の層間絶縁膜としては、窒化珪素
膜や酸化珪素膜と窒化珪素膜との積層膜を用いてもよ
い。
When the state shown in FIG. 1B is obtained, a silicon oxide film 112 is formed to a thickness of 2000 Å as a first interlayer insulating film. A silicon nitride film or a laminated film of a silicon oxide film and a silicon nitride film may be used as the first interlayer insulating film.

【0039】次に第1の層間絶縁膜112にコンタクト
ホールの形成を行い、薄膜トランジスタのソース領域に
コンタクトするソース電極113の形成を行う。こうし
て図1(C)に示す状態を得る。
Next, a contact hole is formed in the first interlayer insulating film 112, and a source electrode 113 that contacts the source region of the thin film transistor is formed. Thus, the state shown in FIG. 1C is obtained.

【0040】次に透明なポリイミド樹脂やアクリル樹脂
を用いて第2の層間絶縁膜114を形成する。この樹脂
材料でなる層間絶縁膜114の表面は平坦になるように
する。こうして図1(D)に示す状態を得る。
Next, a second interlayer insulating film 114 is formed using transparent polyimide resin or acrylic resin. The surface of the interlayer insulating film 114 made of this resin material is made flat. Thus, the state shown in FIG. 1D is obtained.

【0041】次に図2(A)に示すように薄膜トランジ
スタの遮光膜とブラックマトリクスを兼ねるクロム膜で
なる遮光膜115を成膜し、さらにそれをパターニング
することにより、遮光膜115を形成する。
Next, as shown in FIG. 2A, a light-shielding film 115 made of a chromium film which also serves as a light-shielding film of a thin film transistor and a black matrix is formed, and is further patterned to form the light-shielding film 115.

【0042】ここで、第2の層間絶縁膜114を構成す
る樹脂材料は、その比誘電率として3以下のものを選択
する。またその膜厚を数μmと厚くする。なお、樹脂材
料の場合、その厚さを厚くしても作製工程時間が長くな
るようなことはないので、このような目的のためには有
用なものとなる。
Here, as the resin material forming the second interlayer insulating film 114, one having a relative dielectric constant of 3 or less is selected. Further, the film thickness is increased to several μm. In the case of a resin material, even if the resin material is made thicker, the manufacturing process time does not become longer, so it is useful for such a purpose.

【0043】このような構成とすることで、クロムでな
る遮光膜115とその下の薄膜トランジスタとの間の容
量の形成を抑制することができる。
With such a structure, it is possible to suppress the formation of capacitance between the light shielding film 115 made of chromium and the thin film transistor thereunder.

【0044】また、第2の層間絶縁膜114を樹脂材料
で構成した場合、その表面を平坦することが容易である
ので、凹凸に起因する光漏れの問題を抑制できる。
Further, when the second interlayer insulating film 114 is made of a resin material, the surface thereof can be easily flattened, so that the problem of light leakage due to unevenness can be suppressed.

【0045】図2(A)に示す状態を得たら、第3の層
間絶縁膜116として樹脂材料、または酸化珪素膜か窒
化珪素膜を形成する。ここでは第3の層間絶縁膜116
として第2の層間絶縁膜114と同様の樹脂材料を用い
る。
After obtaining the state shown in FIG. 2A, a resin material, or a silicon oxide film or a silicon nitride film is formed as the third interlayer insulating film 116. Here, the third interlayer insulating film 116
A resin material similar to that of the second interlayer insulating film 114 is used as.

【0046】この第3の層間絶縁膜として樹脂材料を用
いることは、後に形成される画素電極と遮光膜115と
の間に容量が形成されてしまう問題を解決でき、さらに
画素電極が形成される下地を平坦化することができると
いう意味で有用である。
The use of a resin material for the third interlayer insulating film can solve the problem that a capacitance is formed between the pixel electrode formed later and the light shielding film 115, and further the pixel electrode is formed. This is useful in the sense that the base can be flattened.

【0047】こうして図2(B)に示す状態を得る。次
にコンタクトホールの形成を行い、画素電極を構成する
ためのITO電極をスパッタ法で形成し、さらにパター
ニングを行うことによって、画素電極117を形成す
る。
Thus, the state shown in FIG. 2B is obtained. Next, a contact hole is formed, an ITO electrode for forming a pixel electrode is formed by a sputtering method, and further patterning is performed to form a pixel electrode 117.

【0048】こうして図2(C)に示す構成を完成させ
る。図2(C)に示す構成は、薄膜トランジスタ(特に
ソース電極113)と遮光膜(および/またはブラック
マトリクス)115との間に配置された層間絶縁膜の比
誘電率を低くでき、またその厚さを厚くできるので、不
要な容量が形成されることを抑制することができる。
Thus, the structure shown in FIG. 2C is completed. In the structure shown in FIG. 2C, the relative dielectric constant of the interlayer insulating film provided between the thin film transistor (in particular, the source electrode 113) and the light-shielding film (and / or the black matrix) 115 can be reduced and the thickness thereof can be reduced. Since it is possible to increase the thickness, it is possible to suppress the formation of unnecessary capacitance.

【0049】前述したように樹脂膜を厚くすることは工
業的に容易なことであり、プロセス時間が増大すること
がないので、上述のような構成を実現することができ
る。
As described above, it is industrially easy to increase the thickness of the resin film, and since the process time does not increase, the above-mentioned structure can be realized.

【0050】〔実施例2〕本実施例は、実施例1に示す
構成をさらに改良し、より高い信頼性を有する構成とし
たことを特徴とする。
[Embodiment 2] This embodiment is characterized in that the construction shown in Embodiment 1 is further improved to have a construction having higher reliability.

【0051】前述したように遮光膜やブラックマトリク
スとしては、クロム等の金属材料が利用される。しかし
長期の信頼性を考えた場合、この金属材料からの不純物
の拡散の問題や他の電極や配線との間に生じるショート
の問題が憂慮される。
As described above, a metal material such as chromium is used for the light shielding film and the black matrix. However, considering long-term reliability, there are concerns about the problem of diffusion of impurities from the metal material and the problem of short-circuit with other electrodes or wirings.

【0052】特に図2(C)に示すような状態におい
て、層間絶縁膜116にピンホールが存在する場合、遮
光膜(またはブラックマトリクスを兼ねる)115と画
素電極117との間がショートしてしまうことが問題と
なる。
In particular, in the state shown in FIG. 2C, when a pinhole exists in the interlayer insulating film 116, the light-shielding film (also serving as a black matrix) 115 and the pixel electrode 117 are short-circuited. Is a problem.

【0053】層間絶縁膜116に存在するピンホールの
影響を排除するには、層間絶縁膜116を特殊な多層膜
にしたりする方法が考えられる。
In order to eliminate the influence of pinholes existing in the interlayer insulating film 116, a method of making the interlayer insulating film 116 into a special multilayer film can be considered.

【0054】しかしこのような方法は、生産工程が増え
たり生産コストが高くなってしまう要因となるので、好
ましいものではない。
However, such a method is not preferable because it causes an increase in production steps and an increase in production cost.

【0055】そこで本実施例に示す構成においては、実
施例1に示す構成において薄膜トランジスタを遮光する
遮光膜として陽極酸化可能な材料を用い、さらにその表
面に陽極酸化膜を形成する。
Therefore, in the structure shown in this embodiment, an anodizable material is used as a light-shielding film for shielding the thin film transistor in the structure shown in the first embodiment, and an anodic oxide film is further formed on the surface thereof.

【0056】陽極酸化可能な材料としては、アルミニウ
ムやタンタルを利用することができる。特にアルミニウ
ムを用いる場合には、アルミサッシ等の工業製品に利用
されている陽極酸化技術を利用することにより、陽極酸
化膜を黒またはそれに近い濃い色に着色することができ
るので、遮光膜として好適なものとなる。
Aluminum or tantalum can be used as the material that can be anodized. Particularly when aluminum is used, it is suitable as a light-shielding film because the anodized film can be colored black or a dark color close to it by using the anodizing technology used for industrial products such as aluminum sashes. It will be

【0057】図3に本実施例の作製工程の概略を示す。
まず図1(A)〜(D)に示す工程に従って、図1
(D)に示す状態を得る。次に図2(A)に示すように
遮光膜115を形成する。
FIG. 3 shows an outline of the manufacturing process of this embodiment.
First, according to the steps shown in FIGS.
The state shown in (D) is obtained. Next, as shown in FIG. 2A, the light shielding film 115 is formed.

【0058】ここでは遮光膜115としてアルミニウム
を用いる。そして電解溶液中において陽極酸化を行うこ
とによって、図3(A)に示すように遮光膜115の表
面に陽極酸化膜301を形成する。
Here, aluminum is used as the light shielding film 115. Then, by performing anodic oxidation in the electrolytic solution, an anodic oxide film 301 is formed on the surface of the light shielding film 115 as shown in FIG.

【0059】図では遮光膜301は、薄膜トランジスタ
を遮光する遮光膜として記載されている。しかし、通常
はさらに延在してブラックマトリクスをも構成してい
る。
In the figure, the light shielding film 301 is described as a light shielding film which shields the thin film transistor. However, it usually extends further to form a black matrix.

【0060】図3(A)に示す状態を得たら、図3
(B)に示すように第3の層間絶縁膜116を酸化珪素
膜や窒化珪素膜、または樹脂材料によって形成する。
After obtaining the state shown in FIG.
As shown in (B), the third interlayer insulating film 116 is formed of a silicon oxide film, a silicon nitride film, or a resin material.

【0061】さらに図3(C)に示すように画素電極1
17をITOでもって形成する。ここで層間絶縁膜11
6にピンホールが存在していても陽極酸化膜301が存
在するおかげで画素電極117と遮光膜115とがショ
ートしてしまうことを防止することができる。
Further, as shown in FIG. 3C, the pixel electrode 1
17 is formed with ITO. Here, the interlayer insulating film 11
Even if the pinhole exists in 6, the short circuit between the pixel electrode 117 and the light shielding film 115 due to the existence of the anodic oxide film 301 can be prevented.

【0062】また、陽極酸化膜115が化学的にも安定
したものであるので、長期の信頼性を考えた場合に、遮
光膜115から不純物が周囲に拡散したりすることを抑
制することができる。
Further, since the anodic oxide film 115 is chemically stable, it is possible to prevent impurities from diffusing from the light shielding film 115 to the surroundings in consideration of long-term reliability. .

【0063】〔実施例3〕本実施例は、画素の開口率を
さらに高めた構成に関する。一般に画素を開口率は極力
高めた構成とすることが望まれている。この画素の開口
率を高くするには、画素電極をなるべく広い面積で配置
することが必要とされる。
[Embodiment 3] This embodiment relates to a structure in which the aperture ratio of a pixel is further increased. In general, it is desired that the pixel has a structure in which the aperture ratio is increased as much as possible. In order to increase the aperture ratio of this pixel, it is necessary to arrange the pixel electrode in a large area.

【0064】しかし、画素電極と薄膜トランジスタや配
線とが重なると、その間に容量が形成されてしまうので
一般にこの点で大きな制限が存在する。
However, if the pixel electrode and the thin film transistor or the wiring overlap with each other, a capacitance is formed between them, so that there is generally a large limitation in this respect.

【0065】本実施例は、この容量が形成されてしまう
問題を低減した構成を提供する。
The present embodiment provides a structure in which the problem that this capacitance is formed is reduced.

【0066】図4に本実施例に示す構成の作製工程を示
す。なお図4(A)と(B)は、図3(A)と(B)に
示す工程と同じである。
FIG. 4 shows a manufacturing process of the structure shown in this embodiment. 4A and 4B are the same as the steps shown in FIGS. 3A and 3B.

【0067】まず図4(A)に示すようにアルミニウム
でなる遮光膜115を形成する。そして301で示され
る陽極酸化膜を遮光膜115の表面に形成する。
First, as shown in FIG. 4A, a light shielding film 115 made of aluminum is formed. Then, an anodic oxide film indicated by 301 is formed on the surface of the light shielding film 115.

【0068】さらに図4(B)に示すように第3の層間
絶縁膜116を形成する。ここで層間絶縁膜116は樹
脂材料を用いて形成する。
Further, as shown in FIG. 4B, a third interlayer insulating film 116 is formed. Here, the interlayer insulating film 116 is formed using a resin material.

【0069】そして図4(C)に示すようにITOでも
って画素電極117を形成する。ここで画素電極117
が薄膜トランジスタ上に重なるようにする。このように
することで、画素の開口率を最大限高めることができ
る。
Then, as shown in FIG. 4C, a pixel electrode 117 is formed of ITO. Here, the pixel electrode 117
Overlap on the thin film transistor. By doing so, the aperture ratio of the pixel can be maximized.

【0070】図4(C)に示すような構成を採用した場
合、層間絶縁膜114と116として比誘電率の低い
(酸化珪素膜や窒化珪素膜に比較して低いという意味)
樹脂材料を利用することができ、さらにその厚さを厚く
することができるので、前述の容量の問題を低減するこ
とができる。
When the structure shown in FIG. 4C is adopted, the relative dielectric constants of the interlayer insulating films 114 and 116 are low (meaning that it is lower than that of a silicon oxide film or a silicon nitride film).
Since the resin material can be used and the thickness thereof can be increased, the above-mentioned problem of the capacity can be reduced.

【0071】そして、画素電極の面積を大きなものとす
ることができ、画素の開口率を高いものとすることがで
きる。
The area of the pixel electrode can be increased, and the aperture ratio of the pixel can be increased.

【0072】〔実施例4〕上述した実施例では薄膜トラ
ンジスタの構造をトップゲイト型としたが、本実施例で
はゲイト電極が活性層より基板側にあるボトムゲイト型
と呼ばれる薄膜トランジスタの作製工程を示す。
[Embodiment 4] Although the structure of the thin film transistor is a top gate type in the above embodiments, this embodiment shows a manufacturing process of a bottom gate type thin film transistor in which the gate electrode is on the substrate side of the active layer.

【0073】図5に本実施例の作製工程を示す。まず図
5(A)に示すように、ガラス基板201上に下地膜と
して酸化珪素膜202をスパッタ法で成膜する。次に2
03で示されるゲイト電極をアルミニウムでもって形成
する。
FIG. 5 shows the manufacturing process of this embodiment. First, as shown in FIG. 5A, a silicon oxide film 202 is formed as a base film on a glass substrate 201 by a sputtering method. Then 2
A gate electrode indicated by 03 is formed of aluminum.

【0074】この際、アルミニウム中にスカンジウムを
0.18重量%含有させる。また、他の不純物はその濃度を
極力低減させるべく努める。これらの工夫は、後の工程
においてアルミニウムの異常成長により、ヒロックやウ
ィスカーと呼ばれる突起物が形成されることを抑制する
ためである。
At this time, scandium was added to aluminum.
Contains 0.18% by weight. In addition, other impurities will be sought to reduce their concentration as much as possible. These measures are for suppressing the formation of protrusions called hillocks or whiskers due to abnormal growth of aluminum in the subsequent process.

【0075】次にゲイト絶縁膜として機能する酸化珪素
膜204をプラズマCVD法により、500Åの厚さに
成膜する。
Next, a silicon oxide film 204 functioning as a gate insulating film is formed to a thickness of 500Å by plasma CVD.

【0076】さらに薄膜トランジスタの活性層を構成す
る出発膜となる図示しない非晶質珪素膜(後に結晶性珪
素膜205となる)をプラズマCVD法で成膜する。プ
ラズマCVD法の他に減圧熱CVD法を用いるのでもよ
い。次にレーザー光の照射を行うことにより、図示しな
い非晶質珪素膜を結晶化させる。こうして結晶性珪素膜
205を得る。こうして図5(A)に示す状態を得る。
Further, an amorphous silicon film (not shown) (which later becomes a crystalline silicon film 205), which is a starting film forming an active layer of the thin film transistor, is formed by a plasma CVD method. A low pressure thermal CVD method may be used instead of the plasma CVD method. Next, laser light irradiation is performed to crystallize the amorphous silicon film (not shown). Thus, the crystalline silicon film 205 is obtained. Thus, the state shown in FIG.

【0077】図5(A)に示す状態を得たら、パターニ
ングを施すことにより、活性層206を形成する。次に
図示しない窒化珪素膜を成膜し、ゲイト電極203を利
用した基板201の裏面側からの露光を行うことによ
り、窒化珪素膜でなるマスクパターン207を形成す
る。このマスクパターン207の形成は、以下のように
して行う。
After obtaining the state shown in FIG. 5A, the active layer 206 is formed by patterning. Next, a silicon nitride film (not shown) is formed, and exposure is performed from the back surface side of the substrate 201 using the gate electrode 203 to form a mask pattern 207 made of a silicon nitride film. The mask pattern 207 is formed as follows.

【0078】まずゲイト電極203のパターンを利用し
て基板201の裏面側からの露光によりレジストマスク
のパターンを形成する。さらにアッシングを行い、この
レジストマスクのパターンを後退させる。そしてこの後
退したレジストマスクのパターン(図示せず)を利用し
て窒化珪素膜をパターニングすることにより、207で
示すパターンを得る。こうして図5(B)に示す状態を
得る。
First, the pattern of the gate electrode 203 is used to form a resist mask pattern by exposure from the back surface side of the substrate 201. Further, ashing is performed to retreat the resist mask pattern. Then, the silicon nitride film is patterned by using the recessed resist mask pattern (not shown) to obtain a pattern 207. Thus, the state shown in FIG. 5B is obtained.

【0079】次にマスクパターン207を利用した不純
物のドーピングを行う。ここでは、ドーパントとしてP
(リン)を用い、ドーピングを行う手段としてプラズマ
ドーピング法を用いる。この工程において、208と2
09の領域にPがドーピングされる。また210の領域
にはPはドーピングされない。
Next, doping of impurities using the mask pattern 207 is performed. Here, P is used as a dopant.
(Phosphorus) is used, and a plasma doping method is used as a means for doping. In this process, 208 and 2
The region of 09 is doped with P. Further, P is not doped in the region 210.

【0080】ドーピングの終了後、レーザー光の照射を
上面から行うことにより、被ドーピング領域の活性化と
ドーパントイオンの衝撃による損傷のアニールとを行
う。こうして、図5(C)に示すように208の領域が
ソース領域として形成される。また、209がドレイン
領域として形成される。また、210がチャネル領域と
して画定する。
After the completion of the doping, laser light irradiation is performed from the upper surface to activate the doped region and anneal damage caused by impact of the dopant ions. Thus, the region 208 is formed as the source region as shown in FIG. Also, 209 is formed as a drain region. Also, 210 defines a channel region.

【0081】次に窒化珪素膜でなる第1の層間絶縁膜2
11として、窒化珪素膜をプラズマCVD法により20
00Åの厚さに成膜する。ここに用いる第1の層間絶縁
膜としては、窒化珪素膜以外には、酸化珪素膜、または
酸化窒化珪素膜、または酸化珪素膜と窒化珪素膜の積層
膜(積層順序はどちらが先でもよい)を用いることがで
きる。
Next, the first interlayer insulating film 2 made of a silicon nitride film is formed.
As a reference numeral 11, a silicon nitride film is formed by plasma CVD
A film is formed to a thickness of 00 °. As the first interlayer insulating film used here, other than the silicon nitride film, a silicon oxide film, a silicon oxynitride film, or a stacked film of a silicon oxide film and a silicon nitride film (the stacking order may be either first). Can be used.

【0082】次に第1の層間絶縁膜211にソース領域
208に対するコンタクトホールを形成し、ソース領域
208にコンタクトするソース電極212を形成する。
こうして、図5(C)に示す状態を得る。
Next, a contact hole for the source region 208 is formed in the first interlayer insulating film 211, and a source electrode 212 that contacts the source region 208 is formed.
Thus, the state shown in FIG. 5C is obtained.

【0083】次に、図5(D)に示すように、平坦な表
面を有する第2の層間絶縁膜213を透明なポリイミド
樹脂やアクリル樹で形成する。成膜方法は例えば、スピ
ンコート法を採用すればよい。
Next, as shown in FIG. 5D, a second interlayer insulating film 213 having a flat surface is formed of transparent polyimide resin or acrylic resin. As a film forming method, for example, a spin coating method may be adopted.

【0084】次に、第2の層間絶縁膜213の表面にク
ロム膜を形成し、パターニングして、薄膜トランジスタ
の遮光膜とブラックマトリクスを兼ねる遮光膜214を
形成する。そして、第3の層間絶縁膜215として、第
2の層間絶縁膜213と同一の樹脂材料膜を形成する。
Next, a chrome film is formed on the surface of the second interlayer insulating film 213 and patterned to form a light shielding film 214 which also serves as a light shielding film of a thin film transistor and a black matrix. Then, as the third interlayer insulating film 215, the same resin material film as the second interlayer insulating film 213 is formed.

【0085】エッチングによって、第1〜第3の層間絶
縁膜211、213、215にドレイン領域209に達
するコンタクトホールを形成する。次に、第3の層間絶
縁膜215表面にITO膜を成膜し、パターニングし
て、薄膜トランジスタのドレイン領域209にコンタク
トする画素電極216を形成する。
By etching, contact holes reaching the drain region 209 are formed in the first to third interlayer insulating films 211, 213 and 215. Next, an ITO film is formed on the surface of the third interlayer insulating film 215 and patterned to form a pixel electrode 216 that contacts the drain region 209 of the thin film transistor.

【0086】以上の工程を経て、図5(D)に示す薄膜
トランジスタが完成する。
Through the above steps, the thin film transistor shown in FIG. 5D is completed.

【0087】[0087]

【発明の効果】本明細書で開示する発明を利用すること
により、アクティブマトリクス型の表示装置の画素の構
成において、効果的な遮光膜の配置を得ることができ
る。そしてアクティブマトリクス型の表示装置として高
い機能を有した構成を得ることができる。本明細書で開
示する発明は、アクティブマトリクス型の液晶表示装置
のみではなく、アクティブマトリクス型を有するEL型
の表示装置等に利用することもできる。
By utilizing the invention disclosed in this specification, it is possible to effectively arrange the light-shielding film in the structure of the pixel of the active matrix type display device. Then, a structure having a high function as an active matrix display device can be obtained. The invention disclosed in this specification can be applied not only to an active matrix type liquid crystal display device but also to an EL type display device having an active matrix type.

【図面の簡単な説明】[Brief description of drawings]

【図1】 アクティブマトリクス回路の画素部分の作製
工程を示す図。
FIG. 1 is a diagram illustrating a manufacturing process of a pixel portion of an active matrix circuit.

【図2】 アクティブマトリクス回路の画素部分の作製
工程を示す図。
2A to 2D are diagrams showing a manufacturing process of a pixel portion of an active matrix circuit.

【図3】 アクティブマトリクス回路の画素部分の作製
工程を示す図。
FIG. 3 is a diagram showing a manufacturing process of a pixel portion of an active matrix circuit.

【図4】 アクティブマトリクス回路の画素部分の作製
工程を示す図。
FIG. 4 is a diagram showing a manufacturing process of a pixel portion of an active matrix circuit.

【図5】 アクティブマトリクス回路の画素部分の作製
工程を示す図。
5A to 5C are diagrams showing manufacturing steps of a pixel portion of an active matrix circuit.

【符号の説明】[Explanation of symbols]

101 ガラス基板(または石英基板) 102 下地膜(酸化珪素膜) 103 活性層(結晶性珪素膜) 104 ゲイト絶縁膜(酸化珪素膜) 105 ゲイト電極(アルミニウム電極) 106 多孔質状の陽極酸化膜 107 緻密な陽極酸化膜 108 ソース領域(高濃度不純物領域) 109 チャネル形成領域 110 オフセットゲイト領域 111 ドレイン領域(高濃度不純物領域) 112 第1の層間絶縁膜(酸化珪素膜または
窒化珪素膜) 113 ソース電極 114 第2の層間絶縁膜(樹脂材料) 115 遮光膜(ブラックマトリクス) 116 第3の層間絶縁膜(例えば樹脂材料) 117 画素電極(ITO電極)
101 glass substrate (or quartz substrate) 102 base film (silicon oxide film) 103 active layer (crystalline silicon film) 104 gate insulating film (silicon oxide film) 105 gate electrode (aluminum electrode) 106 porous anodic oxide film 107 Dense anodic oxide film 108 Source region (high-concentration impurity region) 109 Channel formation region 110 Offset gate region 111 Drain region (high-concentration impurity region) 112 First interlayer insulating film (silicon oxide film or silicon nitride film) 113 Source electrode 114 second interlayer insulating film (resin material) 115 light shielding film (black matrix) 116 third interlayer insulating film (eg resin material) 117 pixel electrode (ITO electrode)

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】その出力が画素電極に接続された薄膜トラ
ンジスタと、 前記薄膜トランジスタの上方に配置された樹脂材料でな
る層間絶縁膜と、 前記層間絶縁膜上に配置された前記薄膜トランジスタを
遮光するための遮光膜と、 を有することを特徴とする表示装置。
1. A thin film transistor whose output is connected to a pixel electrode, an interlayer insulating film made of a resin material, which is arranged above the thin film transistor, and a thin film transistor for shielding the thin film transistor arranged on the interlayer insulating film. A display device comprising: a light-shielding film.
【請求項2】薄膜トランジスタ上に樹脂材料でなる層間
絶縁膜が形成されており、 前記樹脂材料でなる層間絶縁膜上に前記薄膜トランジス
タを遮光するための遮光膜が形成されていることを特徴
とする表示装置。
2. An interlayer insulating film made of a resin material is formed on the thin film transistor, and a light shielding film for shielding the thin film transistor is formed on the interlayer insulating film made of the resin material. Display device.
【請求項3】請求項1または請求項2において、樹脂材
料でなる層間絶縁膜の表面は平坦化されていることを特
徴とする表示装置。
3. A display device according to claim 1, wherein an interlayer insulating film made of a resin material has a flat surface.
【請求項4】請求項1または請求項2において、遮光膜
の材料として金属材料が用いられていることを特徴とす
る表示装置。
4. A display device according to claim 1 or 2, wherein a metal material is used as a material of the light shielding film.
【請求項5】請求項1または請求項2において、遮光膜
の材料として陽極酸化可能な金属材料が用いられ、その
表面には陽極酸化膜が形成されていることを特徴とする
表示装置。
5. A display device according to claim 1, wherein a metal material capable of anodizing is used as a material of the light shielding film, and an anodizing film is formed on the surface thereof.
【請求項6】マトリクス状に配置された複数の画素電極
と、 前記画素電極の縁の領域の少なくとも一部を覆うブラッ
クマトリクスと、 を有し、 前記ブラックマトリクスは樹脂材料でなる層間絶縁膜上
に配置されていることを特徴とする表示装置。
6. A plurality of pixel electrodes arranged in a matrix, and a black matrix covering at least a part of an edge region of the pixel electrode, wherein the black matrix is on an interlayer insulating film made of a resin material. A display device characterized by being arranged in.
【請求項7】請求項6において、樹脂材料でなる層間絶
縁膜の表面は平坦化されていることを特徴とする表示装
置。
7. A display device according to claim 6, wherein the surface of the interlayer insulating film made of a resin material is flattened.
【請求項8】請求項6において、遮光膜の材料として金
属材料が用いられていることを特徴とする表示装置。
8. A display device according to claim 6, wherein a metal material is used as a material of the light shielding film.
【請求項9】請求項6において、遮光膜の材料として陽
極酸化可能な金属材料が用いられ、その表面には陽極酸
化膜が形成されていることを特徴とする表示装置。
9. A display device according to claim 6, wherein a metal material capable of anodizing is used as a material of the light shielding film, and an anodizing film is formed on the surface thereof.
JP31714196A 1995-11-17 1996-11-13 Display device Pending JPH09197390A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31714196A JPH09197390A (en) 1995-11-17 1996-11-13 Display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-323674 1995-11-17
JP32367495 1995-11-17
JP31714196A JPH09197390A (en) 1995-11-17 1996-11-13 Display device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2000251540A Division JP2001125510A (en) 1995-11-17 2000-08-22 Active matrix type el display device
JP2000251539A Division JP2001109402A (en) 1995-11-17 2000-08-22 Display device

Publications (1)

Publication Number Publication Date
JPH09197390A true JPH09197390A (en) 1997-07-31

Family

ID=26568933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31714196A Pending JPH09197390A (en) 1995-11-17 1996-11-13 Display device

Country Status (1)

Country Link
JP (1) JPH09197390A (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109402A (en) * 1995-11-17 2001-04-20 Semiconductor Energy Lab Co Ltd Display device
JP2001109404A (en) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd El display device
JP2001125510A (en) * 1995-11-17 2001-05-11 Semiconductor Energy Lab Co Ltd Active matrix type el display device
JP2001512852A (en) * 1997-08-12 2001-08-28 トムソン コンシユーマ エレクトロニクス インコーポレイテツド High capacity mirror driver cell
JP2006065305A (en) * 2004-07-16 2006-03-09 Semiconductor Energy Lab Co Ltd Display device mounted with read function and electronic equipment using the same
JP2007235147A (en) * 1997-08-29 2007-09-13 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2007298992A (en) * 1995-11-17 2007-11-15 Semiconductor Energy Lab Co Ltd Semiconductor device
US7320905B2 (en) 1998-08-21 2008-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
US7709844B2 (en) 1998-07-16 2010-05-04 Semiconductor Energy Laboratory Co., Ltd Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and processes for production thereof
JP2012124494A (en) * 2002-05-13 2012-06-28 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic equipment
JP2014041386A (en) * 2002-05-17 2014-03-06 Semiconductor Energy Lab Co Ltd Display device
WO2014054569A1 (en) * 2012-10-03 2014-04-10 シャープ株式会社 Semiconductor device and display device
JP2016106244A (en) * 1999-01-28 2016-06-16 株式会社半導体エネルギー研究所 Display device and electronic apparatus
CN111161632A (en) * 2020-01-22 2020-05-15 京东方科技集团股份有限公司 Color film substrate, manufacturing method thereof, display panel and display device

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001125510A (en) * 1995-11-17 2001-05-11 Semiconductor Energy Lab Co Ltd Active matrix type el display device
JP2001109402A (en) * 1995-11-17 2001-04-20 Semiconductor Energy Lab Co Ltd Display device
JP2007298992A (en) * 1995-11-17 2007-11-15 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2001512852A (en) * 1997-08-12 2001-08-28 トムソン コンシユーマ エレクトロニクス インコーポレイテツド High capacity mirror driver cell
JP2007235147A (en) * 1997-08-29 2007-09-13 Semiconductor Energy Lab Co Ltd Semiconductor device
US7709844B2 (en) 1998-07-16 2010-05-04 Semiconductor Energy Laboratory Co., Ltd Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and processes for production thereof
US7320905B2 (en) 1998-08-21 2008-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP2017033003A (en) * 1999-01-28 2017-02-09 株式会社半導体エネルギー研究所 Display device and electronic apparatus
JP2016106244A (en) * 1999-01-28 2016-06-16 株式会社半導体エネルギー研究所 Display device and electronic apparatus
JP2001109404A (en) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd El display device
US9966390B2 (en) 2002-05-13 2018-05-08 Semicondutcor Energy Laboratory Co., LTD. Display device
US9508756B2 (en) 2002-05-13 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Display device
US8927994B2 (en) 2002-05-13 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2015065438A (en) * 2002-05-13 2015-04-09 株式会社半導体エネルギー研究所 Semiconductor device
US9165991B2 (en) 2002-05-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2012124494A (en) * 2002-05-13 2012-06-28 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic equipment
US9366930B2 (en) 2002-05-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device with capacitor elements
US10527903B2 (en) 2002-05-17 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US11422423B2 (en) 2002-05-17 2022-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2014041386A (en) * 2002-05-17 2014-03-06 Semiconductor Energy Lab Co Ltd Display device
JP2017151482A (en) * 2002-05-17 2017-08-31 株式会社半導体エネルギー研究所 Display device
JP2017173838A (en) * 2002-05-17 2017-09-28 株式会社半導体エネルギー研究所 Display device
JP2022037166A (en) * 2002-05-17 2022-03-08 株式会社半導体エネルギー研究所 Display device
JP2020177240A (en) * 2002-05-17 2020-10-29 株式会社半導体エネルギー研究所 Display device
US10133139B2 (en) 2002-05-17 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2019091085A (en) * 2002-05-17 2019-06-13 株式会社半導体エネルギー研究所 Display device
JP2016035583A (en) * 2002-05-17 2016-03-17 株式会社半導体エネルギー研究所 Display device
JP2020060767A (en) * 2002-05-17 2020-04-16 株式会社半導体エネルギー研究所 Display
JP2006065305A (en) * 2004-07-16 2006-03-09 Semiconductor Energy Lab Co Ltd Display device mounted with read function and electronic equipment using the same
US9853164B2 (en) 2012-10-03 2017-12-26 Sharp Kabushiki Kaisha Semiconductor device and display device
WO2014054569A1 (en) * 2012-10-03 2014-04-10 シャープ株式会社 Semiconductor device and display device
CN111161632A (en) * 2020-01-22 2020-05-15 京东方科技集团股份有限公司 Color film substrate, manufacturing method thereof, display panel and display device

Similar Documents

Publication Publication Date Title
KR100458656B1 (en) EL display
US6239470B1 (en) Active matrix electro-luminescent display thin film transistor
US7361931B2 (en) Active matrix electro-luminescent display with an organic leveling layer
JP3383535B2 (en) Semiconductor device
JPH07106594A (en) Semiconductor device and its forming method
JPH09197390A (en) Display device
JP2001125510A (en) Active matrix type el display device
JP3141979B2 (en) Semiconductor device and manufacturing method thereof
JP2007298992A (en) Semiconductor device
JP3383616B2 (en) Semiconductor device
JP3383617B2 (en) Liquid crystal display or EL display
JP3431741B2 (en) Semiconductor device
KR100645036B1 (en) Method for Forming a Panel of a Liquid Crystal Display Device
JP4479994B2 (en) Method for manufacturing semiconductor device
JP3393834B2 (en) Method for manufacturing semiconductor device
JP2001109402A (en) Display device
JP3360057B2 (en) Semiconductor device