JP2008219677A - 波形整形回路及びその方法 - Google Patents

波形整形回路及びその方法 Download PDF

Info

Publication number
JP2008219677A
JP2008219677A JP2007056499A JP2007056499A JP2008219677A JP 2008219677 A JP2008219677 A JP 2008219677A JP 2007056499 A JP2007056499 A JP 2007056499A JP 2007056499 A JP2007056499 A JP 2007056499A JP 2008219677 A JP2008219677 A JP 2008219677A
Authority
JP
Japan
Prior art keywords
waveform
frequency component
circuits
input signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007056499A
Other languages
English (en)
Other versions
JP5029071B2 (ja
Inventor
Yoshihisa Matsuoka
良尚 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007056499A priority Critical patent/JP5029071B2/ja
Publication of JP2008219677A publication Critical patent/JP2008219677A/ja
Application granted granted Critical
Publication of JP5029071B2 publication Critical patent/JP5029071B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

【課題】 予め入力波形が分かっているような入力信号に対して、不要なノイズの増幅や、波形の崩れや、ジッタの増加を招来することなく、高周波領域の減衰を補償するようにした波形整形回路を提供する。
【解決手段】 BPF10〜1nを用いて入力波形を周波数成分毎に抽出して増幅回路20〜2nにより増幅し、これら増幅出力の各ピークを、ピーク検出回路30〜3nにより検出して基準となる周波数成分のピーク値に基づいて得られる基準値(分圧器41〜4nにより分圧出力)と各周波数成分のピーク値とを、比較回路51〜5nによりそれぞれ比較し、これら比較結果を各増幅回路21〜2nにフィードバックして各増幅回路の増幅率をそれぞれ制御して、伝送路などによる信号歪みの劣化を補償する。
【選択図】 図1

Description

本発明は波形整形回路及びその方法に関し、特に予め入力波形が分かっている入力信号の波形整形において好適な波形整形方式に関するものである。
近年のコンピュータに使用される回路においては、使用周波数の高速化に伴い、高周波成分の減衰やジッタによる回路動作への悪影響が顕著になっており、この問題に対応するために、周波数特性を平坦にするエンファシスや、減衰の著しい高周波分の増幅を行うイコライザ等が用いられいている。
なお、関連する技術として、特許文献1〜3などが挙げられる。
特開2002−372730号公報 特開平7−111442号公報 国際公開WO2002/084997号公報
伝送路等においては、低周波数領域に比べて高周波領域では減衰が著しい。そこで、上述したように、従来では、高周波成分を増幅するために、イコライザ等を用いているが、これでは、不要なノイズも増幅されてしまい、波形が崩れたり、ジッタが増加したりしてしまうという問題がある。
本発明の目的は、予め入力波形が分かっているような入力信号に対して、不要なノイズの増幅や、波形の崩れや、ジッタの増加を招来することなく、高周波領域の減衰を補償するようにした波形整形回路及びその方法を提供することである。
本発明による波形整形回路は、入力信号を周波数成分毎に抽出する抽出手段と、これら抽出された各周波数成分をそれぞれ増幅する可変利得増幅手段と、これら増幅出力の各ピーク値と基準となる周波数成分のピーク値に基づいて得られる基準値とを比較してこれら比較結果に応じて前記可変利得増幅手段の各増幅率を制御する制御手段とを含むことを特徴とする。
本発明による波形整形方法は、入力信号を周波数成分毎に抽出する抽出ステップと、これら抽出された各周波数成分を可変利得増幅器によりそれぞれ増幅するステップと、これら増幅出力の各ピーク値と基準となる周波数成分のピーク値に基づいて得られる基準値とを比較してこれら比較結果に応じて前記可変利得増幅手段の各増幅率を制御するステップとを含むことを特徴とする。
本発明の作用を述べる。BPF(バンドパスフィルタ)を用いて入力波形を周波数成分毎に抽出して増幅回路により増幅し、これらぞ増幅出力の各ピークを検出して基準となる周波数成分のピーク値に基づいて得られる基準値と各周波数成分のピーク値とをそれぞれ比較し、これら比較結果を各増幅回路にフィードバックして各増幅回路の増幅率をそれぞれ制御して、伝送路などによる信号歪みの劣化を補償するものである。この波形生成方法は、入力波形が予め分かっている場合に有効となるものである。
本発明によれば、不要なノイズの増幅や、波形の崩れや、ジッタの増加を招来することなく、高周波領域の減衰を補償することが可能となるという効果がある。
以下に、図面を参照しつつ本発明の実施の形態について説明する。図1は本発明の実施の形態の機能ブロック図である。図1を参照すると、本発明の実施の形態は、入力信号の基本波成分に対応する基本波ブロック100と、入力信号の各高次高調波成分に対応する高調波ブロック101〜10n(nは2以上の整数)と、これら基本波ブロック100及び高周波ブロック101〜10nの各出力Vf0及びVf1〜Vfnを合成する波形合成回路200と、基本波ブロック100のピーク出力をそれぞれ分圧する分圧器41〜4nと、これら各分圧出力と高調波ブロック101〜10nの各ピーク出力とを比較する比較回路51〜5nとを含んで構成されている。
基本波ブロック100は、入力信号の基本波を通過させるBPF(帯域通過フィルタ)10と、このBPF出力を増幅する可変利得増幅器20と、この増幅出力Vf0のピーク値を検出して保持しつつ分圧器41〜4nへ出力するピーク検出回路30とを有している。
高調波ブロック101〜10nの各々は、入力信号の各高調波をそれぞれ通過させるBPF11〜1nと、これらBPF出力を増幅する可変利得増幅器21〜2nと、これら増幅出力Vf1〜Vfnの各ピーク値を検出して保持しつつ比較回路51〜5nへそれぞれ出力するピーク検出回路31〜3nとを有している。そして、各比較回路51〜5nの各比較出力に応じて各可変利得増幅器21〜2nの増幅率がそれぞれ制御されるようになっている。
ここで、入力信号としては、予め波形が分かっている繰り返し波形、例えば、クロック波形であるものとして、周波数成分として、基本波f0 の他に、奇数次高調波f1 (3f0 ),f2 (5f0 ),……,fn {(2n−1)f0 }を含むものとする。よって、BPF10は基本波f0 を通過させ、BPF11〜1nの各々は高調波f1 〜fn をそれぞれ通過させるものとする。また、分圧器41〜4nは、分圧比として、それぞれ1/m1 ,1/m2 ,……,1/mn の分圧機能を有するものとする。これら分圧比は、本例では、1/3,1/5,……,1/(2n−1)となっているものとする。
次に、図1を参照して本発明の実施の形態の動作について説明する。図示せぬ伝送路等において高周波成分が減衰された入力波形Vinが、入力端子INからBPF10〜1nにそれぞれ入力される。これらBPF10〜1nにより、基本波の正弦波と高次高調波の正弦波がそれぞれ選択的に通過することになる。これらBPF10〜1nの各出力は増幅回路20〜2nによりそれぞれ増幅される。これら増幅回路20〜2nは、図2に示すように、電圧レベルによって増幅率が可変となっている。
増幅回路20〜2nの各出力はピーク検出回路30〜3nへ入力され、これら各ピーク検出回路30〜3nにより、増幅出力のピーク値が検出されて保持されつつ出力されるようになっている。ピーク検出回路30〜3nの各出力電圧は、入力波形の周波数スペクトラムに応じて設定された分圧比を有する分圧器41〜4nによりそれぞれ分圧された電圧と、比較回路51〜5nにより比較される。
これら各比較回路51〜5nは、図3に示すように、その入力電圧に応じてその出力電圧が変化するようになっている。これら入力電圧ΔVは、ピーク検出回路出力と分圧器出力との差(ピーク検出回路出力−分圧器出力)である。比較回路51〜5nの各出力電圧は増幅回路21〜2nにそれぞれ入力されて、これら各増幅回路21〜2nの増幅率を変化させるようになっている。
以上の動作は、増幅回路21〜2nの各出力電圧のピーク値が、入力波形の周波数スペクトラムに応じて、分圧器41〜4nでそれぞれ分圧された電圧になるまで入力波形を入力することにより、実行される。そのとき、システムの出力波形OUT(波形合成回路200の出力)は、増幅回路20〜2nの全ての出力波形を足し合わせることにより得れらるものであり、伝送路等で劣化した(歪んだ)波形が復元されることになるのである。
分圧器41〜4nの各分圧比1/m1 ,1/m2 ,……,1/mn は、入力信号の基本波のピーク値に対して本来得られるべき各高調波のピーク値の比に基づいて、それぞれに決定されるものである。
本発明によれば、極めて狭帯域のBPFを使用することにより、必要のない周波数成分を除去することができることになって、ジッタを小さくすることができる。また、BPF以降の増幅回路やピーク検出回路、比較回路等は、単一周波数で取り扱うことができるために、広帯域にインピーダンス整合を図る必要がないという利点もある。
本発明は、予め入力波形が分かっている繰り返し波形、例えば、クロック波形などを受信する回路に使用できるものである。
本発明の実施の形態の機能ブロック図である。 可変利得増幅回路の特性の例を示す図である。 比較回路の入力出力特性を示す図である。
符号の説明
10〜1n BPF(バンドパスフィルタ)
20〜2n 可変利得増幅回路
30〜3n ピーク検出回路
41〜4n 分圧器
51〜5n 比較回路
100 基本波ブロック
101〜10n 高調波ブロック
200 波形合成回路

Claims (4)

  1. 入力信号を周波数成分毎に抽出する抽出手段と、これら抽出された各周波数成分をそれぞれ増幅する可変利得増幅手段と、これら増幅出力の各ピーク値と基準となる周波数成分のピーク値に基づいて得られる基準値とを比較してこれら比較結果に応じて前記可変利得増幅手段の各増幅率を制御する制御手段とを含むことを特徴とする波形整形回路。
  2. 前記入力信号は、前記基準となる周波数成分としての基本波と、この基本波に対する高次高調波とを含むことを特徴とする請求項1記載の波形整形回路。
  3. 前記入力信号はクロック信号であることを特徴とする請求項2記載の波形整形回路。
  4. 入力信号を周波数成分毎に抽出する抽出ステップと、これら抽出された各周波数成分を可変利得増幅器によりそれぞれ増幅するステップと、これら増幅出力の各ピーク値と基準となる周波数成分のピーク値に基づいて得られる基準値とを比較してこれら比較結果に応じて前記可変利得増幅手段の各増幅率を制御するステップとを含むことを特徴とする波形整形方法。
JP2007056499A 2007-03-07 2007-03-07 波形整形回路及びその方法 Expired - Fee Related JP5029071B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007056499A JP5029071B2 (ja) 2007-03-07 2007-03-07 波形整形回路及びその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007056499A JP5029071B2 (ja) 2007-03-07 2007-03-07 波形整形回路及びその方法

Publications (2)

Publication Number Publication Date
JP2008219677A true JP2008219677A (ja) 2008-09-18
JP5029071B2 JP5029071B2 (ja) 2012-09-19

Family

ID=39839148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007056499A Expired - Fee Related JP5029071B2 (ja) 2007-03-07 2007-03-07 波形整形回路及びその方法

Country Status (1)

Country Link
JP (1) JP5029071B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05292454A (ja) * 1992-04-15 1993-11-05 Sharp Corp ノンリニアエンファシス回路
JP2001169144A (ja) * 1999-12-08 2001-06-22 Fujitsu General Ltd 映像信号処理回路
WO2002084997A1 (fr) * 2001-04-11 2002-10-24 Sony Corporation Circuit d'accentuation de contours
JP2004080701A (ja) * 2002-08-22 2004-03-11 Fujitsu Ltd 波形劣化補償機能を有する受信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05292454A (ja) * 1992-04-15 1993-11-05 Sharp Corp ノンリニアエンファシス回路
JP2001169144A (ja) * 1999-12-08 2001-06-22 Fujitsu General Ltd 映像信号処理回路
WO2002084997A1 (fr) * 2001-04-11 2002-10-24 Sony Corporation Circuit d'accentuation de contours
JP2004080701A (ja) * 2002-08-22 2004-03-11 Fujitsu Ltd 波形劣化補償機能を有する受信装置

Also Published As

Publication number Publication date
JP5029071B2 (ja) 2012-09-19

Similar Documents

Publication Publication Date Title
US8829990B2 (en) Attenuating non-linear noise in an amplifier with alternating DC-offset correction
TW200943696A (en) Method and apparatus for reducing intermodulation distortion in an electronic device having an amplifier circuit
US7791413B2 (en) Linearizing technique for power amplifiers
JP2005236713A (ja) ハウリング検出方法及び装置、並びにこれを備えた音響装置
US9478235B2 (en) Voice signal processing device and voice signal processing method
US9331636B2 (en) Time and amplitude alignment in envelope tracking amplification stage
JP2011120142A (ja) 高周波電力増幅装置
JP2014138323A (ja) 増幅装置、歪補償装置および歪補償方法
JP5029071B2 (ja) 波形整形回路及びその方法
US7535290B2 (en) AM radio receiving circuit
JP2019024153A (ja) デジタルアンプ
US7889810B2 (en) Method and apparatus for a nonlinear feedback control system
US8537039B2 (en) Distortion correcting device
US9838788B1 (en) Assembly for preventing phase error
JP2009141411A (ja) 電力増幅器
JP2020041953A (ja) 半導体装置および音出力装置
US20120218038A1 (en) Automatic gain control device having frequency response unit included therein and related automatic gain control method thereof
CN111479195B (zh) 半导体装置以及声音输出装置
JP6405759B2 (ja) 信号処理装置および信号処理方法
US11152900B2 (en) Multistage amplifier
JP2008294659A (ja) 非線形歪み補償装置及び非線形歪み補償方法
EP2846461A1 (en) A method for improving amplifier digital pre-distortion estimation performance and radio transmitter
JP5521904B2 (ja) 信号増幅装置及び方法
JP2011250190A (ja) 増幅装置
JP6730715B2 (ja) 線形増幅装置、入力信号供給方法、およびそれに使用される原点回避回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees