JP2008211248A - 固体撮像素子及びその製造方法 - Google Patents

Abstract

【課題】狭チャネル効果による垂直電荷転送効率の劣化を防ぐことができる固体撮像装置、及びそのような固体撮像素子を製造する製造方法を提供すること。
【解決手段】光電変換素子２０３の一側部を囲むように第１の不純物をドープして第１の素子分離領域２０２ｂを形成する工程と、複数の光電変換素子２０３の間を縫うように蛇行して概略列方向に延びる垂直電荷転送路を、垂直電荷転送路に対応する部分の被形成体に第２の不純物をドープして形成する工程と、第１の素子分離領域２０２ｂを列方向につなぐように垂直電荷転送路に第１の不純物をドープして第２の素子分離領域２０２ａを形成する工程とを含むことを特徴とする。
【選択図】図１１

Description

本発明は固体撮像素子及びその製造方法に関し、より詳細には固体撮像素子の複数の光電素子間を電気的に分離する素子分離領域の構造及びその製造方法に関する。

従来例に係る固体撮像素子について、図１３、及び図１４を参照しながら説明する。

図１３は、従来例に係る固体撮像素子の平面図であり、図１４は図１３に示される固体撮像素子に垂直電荷転送電極を付け加えた図である。

図１３において、１０１は半導体基板であり、その表面には所定の配列間隔で複数の光電変換素子１０３が形成されている。また、１０４は、光電変換素子１０３に蓄積された電荷を垂直電荷転送路１０５に読み出すための読み出しゲート部である。そして、１０２は光電変換素子１０３と垂直電荷転送路１０５とを電気的に分離する素子分離領域である。

この素子分離領域１０２は列方向に延びるように、そして列方向に配列される複数の光電変換素子１０３の各々の一側部１０３ａに接するように形成されている。更にこの素子分離領域１０２は、列方向に隣接する２つの光電変換素子１０３を結ぶような形に形成される。換言すれば、光電変換素子１０３の一側部１０３ａに接する部分の素子分離領域１０２ｂと、該素子分離領域１０２ｂに連接し、列方向に隣接する２つの光電変換素子１０３を結ぶ部分の素子分離領域１０２ａとで素子分離領域１０２が構成される。そして、このような素子分離領域１０２は行方向に複数形成されている。

また、垂直電荷転送路１０５は、その一側（図１３では右側）が素子分離領域１０２と接している。そして、垂直電荷転送路１０５の他側（図１４では左側）は、列方向に隣接する２つの光電変換素子１０３を結ぶ部分の素子分離領域１０２ａと、該素子分離領域１０２ａに連接する読み出しゲート部１０４とに接している。素子分離領域１０２と光電変換素子１０３とが行方向に複数配列されているのに対応して、垂直電荷転送路１０５も行方向に複数配列される。

また、このように行方向に配列される複数の垂直電荷転送路１０５の各々の下流には、水平電荷転送路１０６が連接されている。更に、この水平電荷転送路１０６の一端には、水平方向に転送される電荷を所定の信号に変換し、外部に出力するための出力回路１０７が設けられている。

図１４は、図１３で省略した垂直電荷転送電極１０８をつけ加えたものである。図１４に示されるように、垂直電荷転送電極１０８は行方向に一体化されており、これが列方向に複数配列されている。更に、それらは一画素２電極構造を有している。そして、各々の垂直電荷転送電極１０８には、４相駆動パルスが印加される。

次に、このような構造を有する従来例に係る固体撮像素子の動作について，図１３及び図１４に基づいて説明する。

まず、光学系（図示せず）により固体撮像素子の表面に像が結像され、該像の各部の光が各々の光電変換素子１０３に入射する。光が入射された光電変換素子１０３にはやがて電荷が蓄積されていく。その後、所定の時間が経過した後、垂直電荷転送電極１０８にフィールドシフトパルスが加えられる。フィールドシフトパルスが加えられると、光電変換素子１０３に蓄積されていた電荷が垂直電荷転送路１０５に移動する。

更に所定の時間が経過すると、垂直電荷転送電極１０８にパルスが次々と加えられる。このようにパルスが加えられることにより、垂直電荷転送路１０５に形成されるポテンシャル井戸が該転送路１０５の下流の方に移動して行く。これに伴い、ポテンシャル井戸に束縛されている電荷も垂直電荷転送路１０５の下流に向かって移動し、やがて水平電荷転送路１０６に達する。

そして、水平電荷転送路１０６の上部の電極（図示せず）に所定のパルスを印加することにより、水平電荷転送路１０６に移動してきた電荷が更に水平方向に移動される。その後、電荷は出力回路１０７に達し、所定の信号に変換されて外部に出力される。

ところで、上のような構造を有する固体撮像素子の各部は、更に詳細には次のような構成を有する。すなわち、素子分離領域１０２は高濃度ｐ型半導体層から成り、垂直電荷転送路１０５はｎ型半導体層から成り、また光電変換素子１０３はｐｎ接合を有するフォトダイオードから成る。そして、これらはいずれもｎ型半導体基板１０１の表層部に形成されたｐウェル上に形成される。更に、ｎ型半導体基板１０１は接地されている。

また、垂直転送電極１０８に印加する４相駆動パルスの時間変化を表す特性図を図１５に示す。図１５において、ＶＨは、光電変換素子１０３に蓄積されている電荷を垂直電荷転送路１０５に移動させる時（フィールドシフト時）に加えられる電圧（フィールドシフトパルス）である。ＶＨの電圧は、例えば１５Ｖである。

また、ＶＬ及びＶＭは、垂直電荷転送路１０５にある電荷を垂直方向に移動させる時に印加する電圧であり、ＶＬはローレベル時、そしてＶＭはミドルレベル時の電圧である。この時の電圧は、例えばＶＬが０Ｖであり、ＶＭが−８Ｖである。

そして、電圧がＶＬからＶＭ、ＶＭからＶＬと次々に変化するパルス（図１５参照）を垂直電荷転送電極１０８に印加することにより、垂直電荷転送路１０５のポテンシャルが次々と変化し、ポテンシャル井戸に束縛されている電荷が移動させられる。

この様子を図１７（ａ）に示す。図１７（ａ）は、図１３の要部拡大図である図１６のＡ−Ｂ断面図、及びこの断面に沿ったポテンシャルを模式的に表す図である。同様に、図１７（ｂ）は、図１６のＣ−Ｄ断面図、及びこの断面に沿ったポテンシャルを模式的に表す図である。図１７（ａ）及び（ｂ）に示されるポテンシャルを表す図において、縦軸はポテンシャルの高さを表すものである。なお、図１７（ａ）及び（ｂ）には、図１６で省略している垂直電荷転送電極１０８も示されている。

そして、図１７（ａ）及び（ｂ）に実線で示される曲線は、垂直電荷転送路１０５の電荷を垂直方向に転送する際、垂直電荷転送電極１０８ａ及び１０８ｂに印加されるパルスの電圧がローレベル（ＶＬ）であるときのポテンシャルの様子を表すものである。そして、点線で表される曲線は、印加されるパルスの電圧がミドルレベル（ＶＭ）であるときのポテンシャルの様子を表すものである。

図１７（ａ）において、ＨＬ１は、印加されるパルスの電圧がローレベル（ＶＬ）であるときのＡ−Ｂ断面における垂直電荷転送路１０５のポテンシャルの高さを示すものである。同様に、ＨＭ１は、印加されるパルスの電圧がミドルレベル（ＶＭ）であるときのＡ−Ｂ断面における垂直電荷転送路１０５のポテンシャルの高さを示すものである。

図１６のＡ−Ｂ断面においては、印加されるパルスの電圧がミドルレベル（ＶＭ）の時は、垂直電荷転送路１０５のポテンシャルの高さＨＭが該垂直電荷転送路１０５の両側のポテンシャルよりも十分に低くなり、該垂直電荷転送路１０５にポテンシャル井戸が形成される。そして、垂直電荷転送路１０５にある電荷はこのポテンシャル井戸に確実に束縛される。

その後、所定の時間が経過して、電圧がミドルレベル（ＶＭ）からローレベル（ＶＬ）になると、垂直電荷転送路１０５のポテンシャルの高さがＨＭ１からＨＬ１に高くなる。これによりポテンシャル井戸の深さが浅くなり、該ポテンシャル井戸に束縛されていた電荷はポテンシャル井戸の外に（紙面に対して垂直な方向に向かって）スムーズに移動させられる。

しかしながら、図１７（ｂ）に示すように、図１６のＣ−Ｄ断面における垂直電荷転送路１０５のポテンシャルの深さは、上述した図１６のＡ−Ｂ断面におけるポテンシャルのように十分な深さとならない。

図１７（ｂ）において、ＨＬ２は、印加されるパルスの電圧がローレベル（ＶＬ）であるときのＣ−Ｄ断面における垂直電荷転送路１０５のポテンシャルの高さを示すものである。同様に、ＨＭ２は、印加されるパルスの電圧がミドルレベル（ＶＭ）であるときのＣ−Ｄ断面における垂直電荷転送路１０５のポテンシャルの高さを示すものである。

ここで、印加する電圧がローレベル（ＶＬ）の時、Ｃ−Ｄ断面における垂直電荷転送路１０５のポテンシャルの高さＨＬ２は、Ａ−Ｂ断面におけるポテンシャルの高さＨＬ１よりも高くなる。同様に、印加する電圧がミドルレベル（ＶＭ）の時、Ｃ−Ｄ断面における垂直電荷転送路１０５のポテンシャルの高さＨＭ２は、Ａ−Ｂ断面におけるポテンシャルの高さＨＭ１よりも高くなる。

そのため、上述したように、図１６のＣ−Ｄ断面では、Ａ−Ｂ断面に比べて垂直電荷転送路１０５のポテンシャルの深さが浅くなる。

これは、以下に述べるような理由によるものである。すなわち、図１６に示される領域Ａでは、垂直電荷転送路１０５の一側（図１６においては右側）は光電変換素子１０３の一側部１０３ａに接する部分の素子分離領域１０２ｂで画定されており、また垂直電荷転送路１０５の他側（図１６においては左側）は列方向に隣接する２つの光電変換素子１０３を結ぶ部分の素子分離領域１０２ａで画定されている。従って、領域Ａでは、素子分離領域１０２ａ及び１０２ｂに含まれる不純物が垂直電荷転送路１０５に拡散し易くなる。そのため、いわゆる狭チャネル効果により、この部分の垂直電荷転送路１０５のポテンシャルの深さが他の部分（図１６のＡ−Ｂ断面における垂直電荷転送路１０５）に比べて浅くなる。

図１８は、図１６のＥ−Ｆ断面図、及びこの断面に沿ったポテンシャルを模式的に表す図である。図１８に示される特性図において、縦軸はポテンシャルの高さを表すものであり、図中実線で示される曲線は、垂直電荷転送路１０５の電荷を垂直方向に転送する際、垂直電荷転送電極１０８ａ及び１０８ｂに印加する電圧がそれぞれローレベル及びミドルレベルであるときのポテンシャルの様子を表すものである。そして、点線で表される曲線は、垂直電荷転送電極１０８ａ及び１０８ｂのそれぞれに印加されるパルスの電圧が共にミドルレベル（ＶＭ）であるときのポテンシャルの様子を表すものである。

上で説明したような狭チャネル効果により、パルスの電圧をミドルレベル（ＶＭ）からローレベル（ＶＬ）にすると、図１６の領域Ａにおける垂直電荷転送路１０５のポテンシャルに凸部が形成される。この凸部は、垂直電荷転送路１０５の図１６のＣ−Ｄ断面におけるポテンシャルの高さＨＬ２が、図１６のＡ−Ｂ断面におけるポテンシャルの高さＨＬ１よりも高いために生じるものであり、その高さはＨＬ２−ＨＬ１となる。

このような凸部が形成されると、図１８において左から右に転送されるべき電荷が、所望に転送されないという問題が生じる。すなわち、上述した凸部により、電荷の左から右への移動が妨害されて電荷が所望に移動できなくなり、電荷の垂直転送効率が劣化する。更に、この垂直転送効率の劣化により、固体撮像素子自身も所望の特性にならないという問題が生ずる。

本発明は係る従来例の問題点に鑑みて創作されたものであり、上述したような狭チャネル効果による垂直転送効率の劣化を防ぐことができる固体撮像装置、及びそのような固体撮像素子を製造する製造方法を提供することを目的とするものである。

上記した課題は、第１の発明である、半導体基板と、列方向及び行方向にそれぞれ所定の配列間隔で前記半導体基板上に形成され、前記列方向の片側に読み出しゲート部を備えた複数の光電変換素子と、第１の導電型半導体層を含み、前記複数の光電変換素子の間を縫うように蛇行し、概略前記列方向に延びるようにして前記半導体基板上に前記行方向に複数形成され、前記光電変換素子の前記列方向の他側に形成された第１の部分と、該列方向で隣接する該第１の部分同士を繋ぐ第２の部分とを有する素子分離領域と、第２の導電型半導体層を含み、前記行方向に隣接する前記素子分離領域間に形成され、前記複数の光電変換素子の間を縫うように蛇行し、概略前記列方向に延びるようにして前記半導体基板上に前記行方向に複数形成される垂直電荷転送路とを備えた固体撮像素子において、前記垂直電荷転送路は、その両側が前記素子分離領域の前記第１の部分と前記第２の部分で画定される部分と、その片側のみが前記第１の部分を含む前記素子分離領域で画定され、他の側が前記読み出しゲート部で画定される部分とを含むことを特徴とする固体撮像素子によって解決する。

または、第２の発明である、列方向及び行方向にそれぞれ所定の配列間隔で光電変換素子が複数形成された被形成体を用意する工程と、前記光電変換素子の一側部を囲むように第１の不純物をドープして第１の素子分離領域を形成する工程と、前記複数の光電変換素子の間を縫うように蛇行して概略列方向に延びる垂直電荷転送路を、該垂直電荷転送路に対応する部分の前記被形成体に第２の不純物をドープして形成する工程と、前記第１の素子分離領域を列方向につなぐように前記垂直電荷転送路に第１の不純物をドープして第２の素子分離領域を形成する工程とを含む固体撮像素子の製造方法によって解決する。

本発明に係る固体撮像素子によれば、図２に例示するように、垂直電荷転送路２０５は、領域Ａにおいてその両側がそれぞれ第２の部分の素子分離領域２０２ａと第１の部分の素子分離領域２０２ｂとで画定されている。そして、領域Ｂでは、垂直電荷転送路２０５はその片側のみが第１の部分の素子分離領域２０２ｂで画定されている。そして、第２の部分２０２ａに含まれる不純物（Ｂ（ホウ素））の濃度を、第１の部分２０２ｂに含まれる不純物（Ｂ（ホウ素））の濃度よりも低くしている。

そのため、両側に素子分離領域２０２が形成された部分（図２の領域Ａ）の垂直電荷転送路２０５において、不純物（Ｂ（ホウ素））の拡散に起因して従来見れた狭チャネル効果を低減することができる。換言すると、図２のＡ−Ｂ断面における垂直転送路２０５のポテンシャルの高さと、Ｃ−Ｄ断面における垂直転送路２０５のポテンシャルの高さとをほぼ等しくすることができる。

すなわち、図４（ａ）及び図４（ｂ）に例示するように、垂直電荷転送電極２０８ａ及び２０８ｂに印加する駆動パルスが共にローレベル（ＶＬ）である場合、Ａ−Ｂ断面におけるポテンシャルの高さ（ＨＬ１）と、Ｃ−Ｄ断面におけるポテンシャルの高さ（ＨＬ３）とをほぼ等しくできる。

このため、Ａ−Ｂ断面とＣ−Ｄ断面におけるポテンシャルの違いに起因して従来生じていたポテンシャルの凸部（図１８参照）が無くなり、電荷の転送がスムーズに行えるようになる。

また、本願発明者は、図８〜図１１に例示するように、上のような低濃度のＢ（ホウ素）を含む第２の部分の素子分離領域２０２ａを形成する方法として、次のような方法を発明した。

すなわち、複数の光電変換素子２０３が形成された被形成体（ｎ型半導体基板３０１とその表層部に形成されたｐウェル）を用意し、光電変換素子２０３及び第１の部分の素子分離領域２０２ｂ以外の半導体基板２０１にＰ（リン）（第２の不純物）をイオン注入し、ｎ型半導体層３０１（第２の導電型半導体層）を形成する。その後、ｎ型半導体層３０１において第２の部分の素子分離領域２０２ａに対応する部分にＢ（ホウ素）（第１の不純物）をイオン注入する。

この方法によると、ｎ型半導体層３０１に含まれるドナー（Ｐ（リン））と、第２の部分の素子分離領域２０２ａに含まれるアクセプタ（Ｂ（ホウ素））とが補償し合い、該第２の部分の実質的なアクセプタ濃度を低くすることができる。 なお、上記イオン注入を行う前には、被形成体にフォトレジストを塗布し、該被形成体と所望の位置に重ね合わされたマスクを通じて露光、現像し、該フォトレジストにおいて第２の部分２０２ａに対応する部分に開口を形成する。そして、上記方法を用いると、このマスクの重ね合わせ精度が比較的緩いものとなる。

すなわち、上記方法によれば、ｎ型半導体層３０１において第２の部分の素子分離領域２０２ａが形成される部分には、その行方向の近傍において予め形成されているパターンが無い。そのため、上述したフォトレジストの開口と、これらのパターンとの位置合わせを行う必要が無く、マスクの重ね合わせ精度を緩和することができる。

また、上述の第２の部分２０２ａのＢ（ホウ素）（不純物）の濃度を第１の部分２０２ｂの濃度よりも低くするのではなく、第２の部分２０２ａの行方向の幅を第１の部分２０２ｂの行方向の幅よりも狭くしても上と同様の作用を奏することができる。

すなわち、このように行方向の幅を狭くすると、第２の部分２０２ａから垂直電荷転送路２０５に拡散するＢ（ホウ素）（不純物）の量を少なくできるので、上述した理由と同様の理由で狭チャネル効果を低減することができる。

以上説明したように、本発明に係る固体撮像素子によれば、垂直電荷転送路における狭チャネル効果を低減でき、該垂直電荷転送路における電荷転送効率を向上させることができる。

また、本発明に係る固体撮像素子の製造方法によれば、フォトレジストを露光する際に用いられるマスクと、半導体基板との重ね合わせ精度を緩和させることができる。

（１）本発明の第１の実施の形態に係る固体撮像素子についての説明
本発明の第１の実施の形態に係る固体撮像素子について、図１〜図７を参照しながら説明する。

図１は、本実施形態に係る固体撮像素子全体の平面図であり、図２は図１の要部拡大図である。

図１において、２０１はｎ型半導体基板であり、その表層部にはｐ型半導体層から成るｐウェル（図示せず）が形成されている。そして、このｐウェル上には、行方向及び列方向にそれぞれ所定の配列間隔で複数の光電変換素子２０３が形成されている。そして、２０２は素子分離領域であり、これは上記ｐウェル上に高濃度ｐ型半導体層（第１の導電型半導体層）を形成して成る。この素子分離領域２０２は、不純物の一例であるＢ（ホウ素）をｐウェルにドープすることにより形成される。そして、図１に示されるように、この素子分離領域２０２は、複数の光電変換素子２０３の間を縫うように蛇行し、概略列方向に延びるようにして行方向に複数形成される。

また、２０５は垂直電荷転送路であり、光電変換素子２０３から読み出された電荷が（図１における）下方に向かって転送される転送路である。この垂直電荷転送路２０５は、行方向に隣接する素子分離領域２０２間に形成され、そして複数の光電変換素子２０３の間を縫うように蛇行し、概略列方向に延びるように形成されている。また、この垂直電荷転送路２０５は、上述したｐウェル上にｎ型半導体層（第２の導電型半導体層）を形成して成るものである。

垂直電荷転送路２０５を通って転送されてきた電荷は、やがて水平電荷転送路２０６に達する。そして、水平電荷転送路２０６に達した電荷は、水平方向に向かって転送された後、出力回路２０７に到達する。出力回路２０７では、転送されてきた電荷が所定の信号に変換され、外部に出力される。なお、上述した電荷の垂直方向、及び水平方向の転送は、それぞれ図１に図示しない垂直電荷転送電極、及び水平電荷転送電極に所定の駆動パルスを印加することにより行われるものである。また、ｎ型半導体基板２０１は接地されている。

次に、図２を参照しながら、上述した固体撮像素子の詳細について説明する。図２において、２０４は読み出しゲート部である。この読み出しゲート部２０４の上部に形成されている（図２には示されていない）電極に対してフィールドシフトパルスを印加すると、光電変換素子２０３に蓄積されている電荷が垂直電荷転送路２０５に移動させられる。

また、素子分離領域２０２は、列方向に配列される複数の光電変換素子２０３の各々の一側部２０３ａに接するように形成されている。更にこの素子分離領域２０２は、列方向に隣接する２つの光電変換素子２０３を結ぶような形に形成される。すなわち、光電変換素子２０３の一側部２０３ａに接する部分の素子分離領域２０２ｂ（第１の部分）と、列方向に隣接する該第１の部分２０２ｂ同士を繋ぐようにして列方向に延びる部分の素子分離領域２０２ａ（第２の部分）とで素子分離領域２０２が構成される。

また、図２の領域Ｂでは、垂直電荷転送路２０５の片側にのみ素子分離領域が形成されている。すなわち、垂直電荷転送路２０５の片側には、光電変換素子２０３の一側部２０３ａに接する部分の素子分離領域２０２ｂ（第１の部分）が形成されている。換言すると、領域Ｂにおける垂直電荷転送路２０５は、その片側のみが第１の部分の素子分離領域２０２ｂで画定されている。

一方、図２の領域Ａでは、垂直電荷転送路２０５の両側に素子分離領域２０２が形成されている。すなわち、垂直電荷転送路２０５の一側（図２では右側）には、光電変換素子２０３の一側部２０３ａに接する部分の素子分離領域２０２ｂ（第１の部分）が形成されている。そして、垂直電荷転送路２０５の他側（図２では左側）には、列方向に隣接する第１の部分２０２ｂ同士を繋ぐようにして列方向に延びる部分の素子分離領域２０２ａ（第２の部分）が形成されている。換言すると、領域Ａにおける垂直電荷転送路２０５は、その両側が第１の部分の素子分離領域２０２ｂと第２の部分の素子分離領域２０２ａとで画定されている。

そして、本実施形態に係る固体撮像素子では、第２の部分の素子分離領域の不純物（Ｂ（ホウ素））の濃度を、第１の部分の素子分離領域の不純物（Ｂ（ホウ素））の濃度よりも低くしている。

図３は、図２で省略していた垂直電荷転送電極２０８を付け足したものである。図３に示されるように、垂直電荷転送電極２０８は公知の一画素２電極構造を有しており、これには公知の４相駆動パルスが印加され、該４相駆動パルスの時間変化は、従来の技術の項で説明した図１５に示されるのと同様である。

以下では、図２の領域Ａにおける垂直転送路２０５のポテンシャルの様子について、図４及び図５を参照しながら説明する。

図４（ａ）は、図２に示される本実施形態に係る固体撮像素子のＡ−Ｂ断面図と、該断面におけるポテンシャルの様子を模式的に示す図である。同様に、図４（ｂ）は、図２におけるＣ−Ｄ断面図と、該断面におけるポテンシャルの様子を模式的に示す図である。ここで、図２のＡ−Ｂ断面は同図に示される領域Ｂにおける一断面であり、Ｃ−Ｄ断面は領域Ａにおける一断面である。なお、図４には、図２で省略した垂直電荷転送電極２０８も示されている。

図４（ａ）において、実線で示される曲線は、４相駆動パルスの電圧がローレベル（ＶＬ）時のＡ−Ｂ断面のポテンシャルを表すものでり、点線で表される曲線は、該電圧がミドルレベル時の該断面のポテンシャルを表すものである。図４（ａ）に示されるように、４相駆動パルスの電圧がローレベル（ＶＬ）の時は垂直転送路２０５のポテンシャルの高さはＨＬ１であり、該電圧がミドルレベル（ＶＭ）の時は該ポテンシャルの高さはＨＭ１である。

同様に、図４（ｂ）においても、実線で示される曲線は、４相駆動パルスの電圧がローレベル（ＶＬ）時のＣ−Ｄ断面のポテンシャルを表すものでり、点線で表される曲線は、該電圧がミドルレベル（ＶＭ）時の該断面のポテンシャルを表すものである。そして、ＨＬ３及びＨＭ３は、それぞれ４相駆動パルスの電圧がローレベル（ＶＬ）時、及びミドルレベル（ＶＭ）時の垂直転送路２０５のポテンシャルの高さである。

先に説明したように、本実施形態に係る固体撮像素子では、第２の部分の素子分離領域２０２ａの不純物（Ｂ（ホウ素））濃度を、第１の部分の素子分離領域２０２ｂの不純物（Ｂ（ホウ素））濃度に比べて低くなるようにしてある。このようにすることで、第２の部分の素子分離領域２０２ａから垂直電荷転送路２０５へ拡散する不純物の量を従来に比べて少なくすることができる。そして、垂直電荷転送路２０５へ拡散する不純物の量が少なくなることで、領域Ａにおける垂直電荷転送路２０５の狭チャネル効果を低減することができる。

これにより、４相駆動パルスの電圧がローレベル（ＶＬ）の時、図２のＡ−Ｂ断面における垂直電荷転送路２０５のポテンシャル（ＨＬ１）と、Ｃ−Ｄ断面における垂直電荷転送路２０５のポテンシャル（ＨＬ３）とをほぼ等しくすることができる。同様に、４相駆動パルスの電圧がミドルレベル（ＶＭ）の時も、Ａ−Ｂ断面における垂直電荷転送路２０５のポテンシャル（ＨＭ１）と、Ｃ−Ｄ断面における垂直電荷転送路２０５のポテンシャル（ＨＭ３）とをほぼ等しくすることができる。

図５は、図２におけるＥ−Ｆ断面図、及びこの断面に沿ったポテンシャルを模式的に表す図である。なお、図５には、図２で省略した垂直電荷転送路２０８ａ、及び２０８ｂの示されている。

図５において実線で示される曲線は、垂直電荷転送路２０５の電荷を垂直方向に転送する際、垂直電荷転送電極２０８ａ及び２０８ｂに印加されるパルスの電圧がそれぞれローレベル（ＶＬ）及びミドルレベル（ＶＭ）である場合のポテンシャルの様子を表すものである。そして、点線で表される曲線は、垂直電荷転送電極２０８ａ及び２０８ｂそれぞれに印加されるパルスの電圧が共にミドルレベル（ＶＭ）であるときのポテンシャルの様子を表すものである。

図５に示されるように、本実施形態に係る固体撮像装置では、垂直電荷転送電極２０８ａ及び２０８ｂに印加されるパルスの電圧がそれぞれローレベル（ＶＬ）及びミドルレベル（ＶＭ）である場合、従来見られたようなポテンシャルの凸部が形成されない。これは、上述したように、図２のＡ−Ｂ断面における垂直電荷転送路２０５のポテンシャル（ＨＬ１）と、Ｃ−Ｄ断面における垂直電荷転送路２０５のポテンシャル（ＨＬ３）とがほぼ等しいためである。これにより、図５において左から右に向かって転送されるべき電荷は、ポテンシャルの凸部に妨害されることなくスムーズに移動させられる。

ところで、第２の部分の素子分離領域２０２ａの不純物濃度は、任意に低くすることができない。すなわち、第２の部分の素子分離領域２０２ａのポテンシャルは、隣接する垂直電荷転送路２０５にある電荷が互いに交じり合わない程度に高くなければならない。

この点を、図４（ｂ）を参照しながら説明する。図４（ｂ）に示されるように、第２の部分の素子分離領域２０２ａの両側には、垂直電荷転送路２０５が形成されている。図４（ｂ）において、ＨＣは素子分離領域２０２ａのポテンシャルの高さを表すものであり、この高さは該第２の部分の素子分離領域２０２ａにおける不純物濃度によって定まるものである。

今、印加されるパルスの電圧がローレベル（ＶＬ）の時を考えると、高さがＨＣである垂直電荷転送路２０５のポテンシャルの両側に、高さがＨＬ３である第２の部分の素子分離領域２０２ａのポテンシャルが形成される。このとき、一方の垂直電荷転送路２０５にある電荷が他方の垂直電荷転送路２０５に漏れ出さないためには、ポテンシャルの高さＨＬ３は、ＨＣよりも低くなければならない。

ところで、半導体基板２０１を接地し、垂直電荷転送路２０５の上部に形成されている垂直電荷転送電極に負の電位を与える場合に、ある特定の電位より低い電位を与えても垂直電荷転送路２０５のポテンシャルがある特定の値よりも低くならない。この場合の特定の電位をピンニング電位と言い、特定のポテンシャルの値をピンニングポテンシャルと言う。

そして、一般に垂直電荷転送電極２０８に印加されるパルスのローレベル時の電圧（ＶＬ）には、垂直電荷転送路２０５のピンニング電圧が用いられる。そのため、印加されるパルスがローレベル（ＶＬ）の時（すなわちピンニング電圧の時）、垂直電荷転送路２０５のポテンシャル（ＨＬ３）は該垂直電荷転送路２０５のピンニングポテンシャルに等しくなる。

このため、第２の部分の素子分離領域２０２ａのポテンシャルが垂直電荷転送路２０５のピンニングポテンシャルよりも低くならない程度に、該第２の部分の素子分離領域２０２ａの不純物濃度を定めなければならない。

なお、上では、図２の領域Ａにおける垂直電荷転送路２０５での狭チャネル効果を低減するために、第２の部分の素子分離領域２０２ａの不純物濃度を第１の部分の素子分離領域２０２ｂのそれに比べて低くした。しかしながら、垂直電荷転送路２０５での狭チャネル効果を低減するための構造はこれに限るものではない。

図６は、図２の領域Ａにおける垂直電荷転送路２０５での狭チャネル効果を低減するために本願発明者が発明した他の構造について説明するための図である。図６において、図２と同様の構成部材には、図２におけるのと同様の参照符号を付してある。

図６に示される構造が図２に示される構造と異なる点は、第２の部分の素子分離領域２０２ｃの行方向の幅Ｗ１が第１の部分の素子分離領域２０２ｂの行方向の幅Ｗ２に比べて狭い点、及び該第２の部分の素子分離領域２０２ｃの不純物濃度が第１の部分の素子分離領域２０２ｂのそれと同じである点である。その他の点については、図２で説明したのと同様なので、その説明は省略する。

図７は、図６におけるＣ−Ｄ断面図、及びこの断面に沿ったポテンシャルを模式的に表す図である。なお、図６におけるＣ−Ｄ断面は、同図に示される領域Ａにおける一断面である。

また、図７において実線で示される曲線は、垂直電荷転送路２０５の電荷を垂直方向に転送する際、垂直電荷転送電極２０８に印加されるパルスの電圧がローレベル（ＶＬ）であるときのポテンシャルの様子を表すものである。そして、点線で表される曲線は、印加されるパルスの電圧がミドルレベル（ＶＭ）であるときのポテンシャルの様子を表すものである。

また、図７において、ＨＬ４は垂直電荷転送電極２０８に印加されるパルスの電圧がローレベル（ＶＬ）であるときの垂直電荷転送路２０５のポテンシャルの高さであり、ＨＭ４は電圧がミドルレベル（ＶＭ）のときの垂直電荷転送路２０５のポテンシャルの高さである。

第２の部分の素子分離領域２０２ｃの幅Ｗ１をこのように狭くすると、該第２の部分の素子分離領域２０２ｃから垂直電荷転送路２０５へ拡散する不純物の量を低減することができる。これにより領域Ａにおける垂直電荷転送路２０５の狭チャネル効果を低減することができる。

そのため、上述したＨＬ４及びＨＭ４は、それぞれ図４（ａ）におけるＨＬ１及びＨＭ１にほぼ等しくなる。従って、図５を用いて説明したように、垂直電荷転送電極２０８に印加されるパルスの電圧がローレベル（ＶＬ）であるとき、垂直電荷転送電極２０５のポテンシャルに凸部が形成されることがない。これにより、電荷は垂直電荷転送路をスムーズに転送させられる。

ところで、第２の部分の素子分離領域２０２ｃの幅Ｗ１は、任意に狭くすることができない。すなわち、第２の部分の素子分離領域２０２ｃのポテンシャルが垂直電荷転送路２０５のピンニングポテンシャルよりも低くならない程度に、該素子分離領域２０２ｃの幅Ｗ１を定めなければならない。この理由は上で説明したので省略する。

なお、狭チャネル効果を低減するための第２の部分の素子分離領域の構造については、上述したものに限るものではない。例えば、第２の部分の素子分離領域の不純物濃度を第１の部分の素子分離領域のそれに比べて小さくし、かつ第２の部分の素子分離領域の行方向の幅を第１の部分の素子分離領域のそれに比べて狭くしても良い。このようにしても上で説明したのと同様の作用、及び効果を奏することができる。

また、本実施形態では、一画素２電極構造を有する垂直電荷転送電極２０８を例にして説明したが、垂直電荷転送電極はこれに限るものではない。例えば、一画素４電極構造を有する垂直電荷転送電極を用いても、上で説明したのと同様の作用、及び効果を奏することができる。また、垂直電荷転送電極の駆動方式も上で説明した４相駆動方式に限るものではなく、例えば２相駆動方式や３相駆動方式であっても良い。

（２）本発明の第２の実施の形態に係る固体撮像素子の製造方法についての説明
次に、本発明の第２の実施の形態に係る固体撮像素子の製造方法について、図８〜図１１を参照しながら説明する。

図８（ａ）、図９（ａ）、図１０（ａ）、及び図１１（ａ）は、本実施形態に係る固体撮像素子の製造方法について示す平面図である。そして、図８（ｂ）、図９（ｂ）、図１０（ｂ）、及び図１１（ｂ）は、上記各平面図におけるＣ−Ｄ断面図である。

まず、図８（ａ）に示すように、ｐウェル上に光電変換素子２０３が形成されたｎ型半導体基板２０１を用意する。本実施形態では、ｎ型半導体基板２０１とその表層部に形成されたｐウェルとで被形成体が構成される。

次に、図９（ａ）に示すように、光電変換素子２０３の一側部２０３ａに接する第１の部分の素子分離領域２０２ｂを形成する。この第１の部分の素子分離領域２０２ｂは、高濃度ｐ型半導体層（第１の導電型半導体層）から成るものであり、それは被形成体に第１の不純物の一例であるＢ（ホウ素）をイオン注入によりドープして形成される。また、このイオン注入は、第１の部分の素子分離領域２０２ｂに対応する部分のみが開口され、その他の部分には開口を有しないフォトレジスト（図示せず）を被形成体上に塗布し、第１の部分の素子分離領域２０２ｂに対応する部分の被形成体に該開口を通じてＢ（ホウ素）をドープすることにより行われる。

続いて、図１０（ａ）に示すように、被形成体上で光電変換素子２０３及び第１の素子分離領域２０２ｂ以外が形成されていない部分に、ｎ型半導体層３０１（第２の導電型半導体層）を形成する。これは、光電変換素子２０３及び第１の部分の素子分離領域２０２ｂに対応する部分に開口が形成されておらず、これ以外の部分が開口されているフォトレジスト（図示せず）を被形成体上に形成し、該開口を通じて第２の不純物の一例であるＰ（リン）を被形成体にイオン注入によりドープすることにより行われる。

次に、図１１（ａ）に示すように、列方向に隣接する第１の部分の不純物領域２０２ｂを繋ぐようにして列方向に延びる第２の部分の素子分離領域２０２ａをを形成する。この第２の部分の素子分離領域２０２ａは、該第２の部分の素子分離領域２０２ａに対応する部分にのみ開口を有するフォトレジスト（図示せず）を半導体基板２０１上に形成し、該開口を通じて被形成体に第１の不純物の一例であるＢ（ホウ素）をイオン注入によりドープすることにより形成される。

これにより、第１の部分２０２ｂと第２の部分２０２ａとでその両側、又は片側が画定される垂直電荷転送路２０５が形成されたことになる。

ここで、図１１（ｂ）に示すように、第２の部分の素子分離領域２０２ａを形成するためにＢ（ホウ素）をイオン注入した部分には、その下にｎ型半導体層２０１（第２の導電型半導体層）が形成されている。そのため、上のようにイオン注入した部分では、アクセプタであるＢ（ホウ素）と、ドナーであるＰ（リン）とが補償し合い、この部分全体の実質的なアクセプタ濃度が低下する。従って、上のようにイオン注入すると、不純物濃度の低いｐ型半導体層から成る第２の部分の素子分離領域２０２ａを形成するのと同等の結果が得られる。

すなわち、第１の実施の形態のところで説明したように、両側に第２の部分の素子分離領域２０２ａ及び第１の部分の素子分離領域２０２ｂが形成された部分（図２の領域Ａ）にける垂直電荷転送路２０５の狭チャネル効果を低減することができる。
ところで、上述した製造方法とは別の方法で、以下のように第２の部分の素子分離領域２０２ａを形成しても良い。

図１２（ａ）及び図１２（ｂ）は、上で説明した方法とは別の方法で第２の部分の素子分離領域２０２ａを形成する場合の製造方法について示す断面図である。この製造方法では、図９に示される工程の後、第２の部分の素子分離領域２０２ａに対応する部分にはｎ型半導体層３０２を形成しない（図１２（ａ）参照）。

その後、図１２（ｂ）に示すように、全体にフォトレジスト３０３を塗布し、マスク（図示せず）を通じて露光した後現像し、フォトレジスト３０３において素子分離領域２０２ｂに対応する部分に開口部３０３ａを形成する。
そして、この開口部３０３ａを通じてＢ（ホウ素）をｐウェルにイオン注入し、素子分離領域２０２ｂを形成する。

ところで、図１２（ｂ）に示される工程において、マスク（図示せず）の重ね合わせ精度が悪いと、図１２（ｂ）の点線円内に示されるように、第２の部分の素子分離領域２０２ａに対応する部分と開口部３０３ａとがずれる場合がある。 このような状態でＢ（ホウ素）をイオン注入すると、図１２（ｂ）の点線円Ｇ、Ｈのように、所望の濃度でＢ（ホウ素）をイオン注入できない部分ができてしまう可能性がある。すなわち、点線円Ｇにおいては、その上部にフォトレジスト３０３が張り出しているため、Ｂ（ホウ素）はイオン注入されない。また、点線円Ｈにおいては、その上部にフォトレジスト３０３が形成されていないため、イオン注入されるＢ（ホウ素）と、ｎ型半導体層３０２に含まれるＰ（リン）とが補償し合いうので、この部分の実質的なドナー濃度が他の部分のｎ型半導体層３０２に比べて低くなる。

これに対し、本実施形態に係る固体撮像素子の製造方法で第２の部分の素子分離領域２０２ａを形成すると、上のような問題は生じない。すなわち、本実施形態では、フォトレジストの開口部３０３ａと、既に形成されているｎ型半導体層３０２で第２の部分の素子分離領域２０２ａに対応する部分とを位置合わせする必要が無い。そのため、図１２に示される製造方法に比べて、本実施形態に係る固体撮像素子の製造方法では、フォトレジストを露光する際に用いられるマスクと、半導体基板２０１との重ね合わせ精度を緩和させることができる。

本発明の第１の実施の形態に係る固体撮像素子の平面図である。 本発明の第１の実施の形態に係る固体撮像素子の要部拡大図である。 図３に示される本発明の第１の実施の形態に係る固体撮像素子に電極を付け加えた図である。 図２に示される本発明の第１の実施の形態に係る固体撮像素子の断面図、及び該断面におけるポテンシャルの様子を模式的に示す図（その１）である。 図２に示される本発明の第１の実施の形態に係る固体撮像素子の断面図及び、該断面におけるポテンシャルの様子を模式的に示す図（その２）である。 本発明の第１の実施の形態に係る固体撮像素子の他の例を説明するための図である。 図６に示される本発明の第１の実施の形態に係る固体撮像素子の断面図、及び該断面におけるポテンシャルの様子を模式的に示す図である。 本発明の第２の実施の形態に係る固体撮像素子の製造方法の平面図、及び該平面図のＣ−Ｄ断面図（その１）である。 本発明の第２の実施の形態に係る固体撮像素子の製造方法の平面図、及び該平面図のＣ−Ｄ断面図（その２）である。 本発明の第２の実施の形態に係る固体撮像素子の製造方法の平面図、及び該平面図のＣ−Ｄ断面図（その３）である。 本発明の第２の実施の形態に係る固体撮像素子の製造方法の平面図、及び該平面図のＣ−Ｄ断面図（その４）である。 本発明とは別の固体撮像素子の製造方法について説明するための断面図である。 従来例に係る固体撮像素子の平面図である。 図１３に示される従来例に係る固体撮像素子に垂直電荷転送電極を付け加えた図である。 垂直電荷転送電極に印加する４相駆動パルスの時間変化を表す特性図である。 図１３に示される従来例に係る固体撮像素子の要部拡大図である。 図１６に示される従来例に係る固体撮像素子の断面図、及び該断面におけるポテンシャルの様子を模式的に示す図（その１）である。 図１６に示される従来例に係る固体撮像素子の断面図、及び該断面におけるポテンシャルの様子を模式的に示す図（その２）である。

符号の説明

１０１、２０１ 半導体基板、
１０２ 素子分離領域、
１０２ａ 列方向に隣接する２つの光電変換素子１０３を結ぶ部分の 素子分離領域、
１０２ｂ 光電変換素子の一側部に接する部分の素子分離領域、
１０３、２０３ 光電変換素子、
１０４、２０４ 読み出しゲート部、
１０５、２０５ 垂直電荷転送路、
１０６、２０６ 水平電荷転送路、
１０７、２０７ 出力回路、
１０８、２０８ 垂直電荷転送電極、
２０２ａ 第２の部分の素子分離領域、
２０２ｂ 第１の部分の素子分離領域、
３０１、３０２ ｎ型半導体層（第２の導電型半導体層）、
３０３ フォトレジスト、
３０３ａ フォトレジストの開口部。

Claims (2)

1. 半導体基板と、
   列方向及び行方向にそれぞれ所定の配列間隔で前記半導体基板上に形成され、前記列方向の片側に読み出しゲート部を備えた複数の光電変換素子と、
   第１の導電型半導体層を含み、前記複数の光電変換素子の間を縫うように蛇行し、概略前記列方向に延びるようにして前記半導体基板上に前記行方向に複数形成され、前記光電変換素子の前記列方向の他側に形成された第１の部分と、該列方向で隣接する該第１の部分同士を繋ぐ第２の部分とを有する素子分離領域と、
   第２の導電型半導体層を含み、前記行方向に隣接する前記素子分離領域間に形成され、前記複数の光電変換素子の間を縫うように蛇行し、概略前記列方向に延びるようにして前記半導体基板上に前記行方向に複数形成される垂直電荷転送路とを備えた固体撮像素子において、
   前記垂直電荷転送路は、その両側が前記素子分離領域の前記第１の部分と前記第２の部分で画定される部分と、その片側のみが前記第１の部分を含む前記素子分離領域で画定され、他の側が前記読み出しゲート部で画定される部分とを含むことを特徴とする固体撮像素子。
2. 列方向及び行方向にそれぞれ所定の配列間隔で光電変換素子が複数形成された被形成体を用意する工程と、
   前記光電変換素子の一側部を囲むように第１の不純物をドープして第１の素子分離領域を形成する工程と、
   前記複数の光電変換素子の間を縫うように蛇行して概略列方向に延びる垂直電荷転送路を、該垂直電荷転送路に対応する部分の前記被形成体に第２の不純物をドープして形成する工程と、
   前記第１の素子分離領域を列方向につなぐように前記垂直電荷転送路に第１の不純物をドープして第２の素子分離領域を形成する工程と
   を含むことを特徴とする固体撮像素子の製造方法。

Images