JP2008205255A - Solid-state imaging device and method of manufacturing the same - Google Patents
Solid-state imaging device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2008205255A JP2008205255A JP2007040555A JP2007040555A JP2008205255A JP 2008205255 A JP2008205255 A JP 2008205255A JP 2007040555 A JP2007040555 A JP 2007040555A JP 2007040555 A JP2007040555 A JP 2007040555A JP 2008205255 A JP2008205255 A JP 2008205255A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- imaging device
- wiring
- peripheral circuit
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
本発明は、半導体基板上に、撮像部と該撮像部に対して信号を入出力する周辺回路部とを備えた固体撮像素子およびその製造方法に関する。 The present invention relates to a solid-state imaging device including an imaging unit and a peripheral circuit unit for inputting and outputting signals to and from the imaging unit on a semiconductor substrate, and a method for manufacturing the same.
近年、ビデオカメラや電子カメラなどに使用される固体撮像素子は、更なる高画質化や高機能化が進められている。この固体撮像素子は、1つの半導体チップに多数の画素を2次元配列して構成された撮像部と、この撮像部の外側に配置される周辺回路部とを有している。撮像部では、入射した光に応じてフォトダイオード(光電変換素子)が信号電荷を発生し、周辺回路部では、撮像部で発生した信号電荷を駆動信号に基づいて駆動し、画像信号として取り出し、外部へ出力している。
周辺回路部には、撮像部からの画素信号を取り出す配線、および撮像部からの画素信号に所定の信号処理、例えばCDS(相関二重サンプリング)、ゲイン制御、A/D変換等を施す信号処理回路、ならびに撮像部における各画素部からの出力電荷を駆動して画素信号の出力を制御する駆動制御回路等が設けられている。そして、これら撮像部と周辺回路部とは平坦状の半導体基板上に形成されている(例えば特許文献1参照)。
In the peripheral circuit section, wiring for extracting a pixel signal from the imaging section, and signal processing for subjecting the pixel signal from the imaging section to predetermined signal processing such as CDS (correlated double sampling), gain control, A / D conversion, etc. A circuit and a drive control circuit that controls output of a pixel signal by driving output charges from each pixel unit in the imaging unit are provided. And these image pick-up parts and peripheral circuit parts are formed on a flat semiconductor substrate (for example, refer to patent documents 1).
しかしながら、上記特許文献1等に記載の構成のように、撮像素子の製造プロセスにおいては、撮像部に配線メタル層が存在せず、撮像部外の周辺回路部に配線メタル層が形成される。このため、配線メタル層を形成した後で撮像部に平坦化膜や保護膜やカラーフィルタ層やマイクロレンズ等の光学層を形成するときに、撮像部と周辺回路部で配線メタル層の積層厚さ分の段差が生じる。
例えば、周辺回路部の配線メタル層を完全に覆うように平坦化膜を成膜すると、撮像部上の平坦化膜厚が必要以上に厚くなるので、受光した光が光電変換部に到達する割合が減少して撮像素子の感度が低下したり、F値依存性が大きくなるという不具合が発生する。また、この段差の影響で、平坦化膜の膜厚が段差近傍と段差から離れたところで異なるので、撮像素子の感度ムラを生じさせるという特性不良を発生させる。これらの不具合を解決するために、必要以上に厚くなりすぎた撮像部上の平坦化膜を、例えば図10に示すように、後段の製造プロセスにおいて保護膜などを成膜し、エッチバックして適正な膜厚を調整する場合に、周辺回路部に形成された配線メタル層5が保護膜および平坦化膜(上層膜)から露出して配線メタル層がエッチングされて損傷を受けたり、プラズマダメージなどによる絶縁破壊を生じたりする不具合が発生する場合がある。
そして、固体撮像素子の高機能化に伴って周辺回路部では多層配線化がすすみ、2層、3層、あるいはこれ以上の配線層が形成される傾向にあり、上記の問題が一層顕著となる。
However, as in the configuration described in
For example, if a flattening film is formed so as to completely cover the wiring metal layer of the peripheral circuit part, the flattening film thickness on the imaging part becomes thicker than necessary, so the rate at which received light reaches the photoelectric conversion part Decreases, the sensitivity of the image sensor decreases, and the F value dependency increases. In addition, due to the effect of the step, the thickness of the planarizing film is different between the vicinity of the step and the position away from the step, which causes a characteristic defect that causes uneven sensitivity of the image sensor. In order to solve these problems, a flattening film on the imaging unit that has become excessively thicker than necessary, for example, as shown in FIG. When adjusting an appropriate film thickness, the wiring metal layer 5 formed in the peripheral circuit portion is exposed from the protective film and the planarization film (upper layer film), and the wiring metal layer is etched and damaged, or plasma damage is caused. In some cases, a breakdown may occur due to insulation breakdown.
As the functionality of solid-state image sensors increases, multilayer wiring has been promoted in the peripheral circuit portion, and two, three, or more wiring layers tend to be formed, and the above problem becomes more prominent. .
本発明は上記状況に鑑みてなされたもので、固体撮像素子の周辺回路部における配線層が多層化した場合でも、撮像部と周辺回路部との境界部分における上層膜の段差をなくすことで、上層膜を撮像部から周辺回路部に亘って略同じ高さに成膜し、また、上層膜のエッチバック時に配線パターンを露出せずに絶縁破壊を防止し、感度特性が良好となる固体撮像素子およびその製造方法を提供することを目的としている。 The present invention was made in view of the above situation, and even when the wiring layer in the peripheral circuit portion of the solid-state imaging device is multilayered, by eliminating the step of the upper layer film at the boundary portion between the imaging portion and the peripheral circuit portion, The upper layer film is formed at almost the same height from the imaging part to the peripheral circuit part, and the dielectric pattern is prevented without exposing the wiring pattern when the upper layer film is etched back. An object of the present invention is to provide an element and a manufacturing method thereof.
本発明に係る上記目的は下記構成により達成される。
(1) 半導体基板上に、入射光に応じた信号電荷を発生する光電変換部を少なくとも含む撮像部と、発生した前記信号電荷による信号および駆動信号を前記撮像部に対して入出力する周辺回路部と、を備える固体撮像素子であって、
前記周辺回路部が、前記半導体基板の前記撮像部より低い位置に形成されたことを特徴とする固体撮像素子。
The above object of the present invention is achieved by the following configuration.
(1) An imaging unit including at least a photoelectric conversion unit that generates a signal charge corresponding to incident light on a semiconductor substrate, and a peripheral circuit that inputs and outputs a signal and a drive signal generated by the generated signal charge to and from the imaging unit A solid-state imaging device comprising:
The solid-state imaging device, wherein the peripheral circuit unit is formed at a position lower than the imaging unit of the semiconductor substrate.
この固体撮像素子によれば、周辺回路部が、半導体基板の撮像部より低い位置に形成されることで、機能付加などにより周辺回路部が多層配線化された場合でも、撮像部と周辺回路部との境界部分における上層膜の段差をなくし、透明な上層膜を撮像部から周辺回路部に亘って略同じ高さに成膜できる。これにより、上層膜の膜厚が、段差部近傍の部位と段差部から離れた部位とで大きく異なることがなくなり、撮像部の感度を均一にできる。また、後段の製造プロセスにおいて、保護膜などを成膜してエッチバックする場合でも、周辺回路部の配線メタル層が上層膜から露出することがなくなる。そして、撮像部の厚みの増加が抑えられることで、各層内の光路長が短くなって、光の吸収が小さくなり、遮光膜や転送電極などによる光のケラレ等の受光性能の低下が抑制でき、感度低下やF値依存性を解消することができる。 According to this solid-state imaging device, the peripheral circuit unit is formed at a position lower than the imaging unit of the semiconductor substrate, so that the imaging unit and the peripheral circuit unit can be used even when the peripheral circuit unit is multilayered due to function addition or the like. Therefore, a transparent upper layer film can be formed at substantially the same height from the imaging unit to the peripheral circuit unit. As a result, the film thickness of the upper layer film is not greatly different between the part in the vicinity of the step part and the part away from the step part, and the sensitivity of the imaging unit can be made uniform. Further, even when a protective film or the like is formed and etched back in the subsequent manufacturing process, the wiring metal layer in the peripheral circuit portion is not exposed from the upper layer film. And by suppressing the increase in the thickness of the imaging unit, the optical path length in each layer is shortened, the light absorption is reduced, and the decrease in light receiving performance such as light vignetting due to the light shielding film or the transfer electrode can be suppressed. , Sensitivity reduction and F value dependency can be eliminated.
(2) (1)記載の固体撮像素子であって、
前記撮像部と前記周辺回路部との間に異なる基板高さを接続するスロープ部を有し、該スロープ部に前記撮像部と前記周辺回路部とを相互に接続する配線が形成されたことを特徴とする固体撮像素子。
(2) The solid-state imaging device according to (1),
A slope portion for connecting different substrate heights between the image pickup portion and the peripheral circuit portion; and a wiring for connecting the image pickup portion and the peripheral circuit portion to each other is formed in the slope portion. A solid-state imaging device.
この固体撮像素子によれば、スロープ部に形成された配線によって、周辺回路部と撮像部との間の信号のやりとりが行える。 According to this solid-state imaging device, signals can be exchanged between the peripheral circuit unit and the imaging unit by wiring formed in the slope unit.
(3) (1)又は(2)記載の固体撮像素子であって、
前記スロープ部に形成した配線が、ポリシリコン又は金属からなる配線であることを特徴とする固体撮像素子。
(3) The solid-state imaging device according to (1) or (2),
A solid-state imaging device, wherein the wiring formed in the slope portion is a wiring made of polysilicon or metal.
この固体撮像素子によれば、配線がポリシリコン又は金属からなることで、製造が容易になる。 According to this solid-state imaging device, the wiring is made of polysilicon or metal, so that the manufacture is facilitated.
(4) (1)又は(2)記載の固体撮像素子であって、
前記スロープ部に形成した配線が、高濃度不純物拡散層からなる埋め込み層であることを特徴とする固体撮像素子。
(4) The solid-state imaging device according to (1) or (2),
The solid-state imaging device, wherein the wiring formed in the slope portion is a buried layer made of a high concentration impurity diffusion layer.
この固体撮像素子によれば、配線が高濃度不純物拡散層からなる埋め込み層であることで、素子構造を簡略化できる。 According to this solid-state imaging device, the device structure can be simplified because the wiring is a buried layer made of a high-concentration impurity diffusion layer.
(5) (1)〜(4)のいずれか1項記載の固体撮像素子であって、
前記配線が、撮像素子の出力部から延出される配線を含むことを特徴とする固体撮像素子。
(5) The solid-state imaging device according to any one of (1) to (4),
The solid-state imaging device, wherein the wiring includes a wiring extending from an output unit of the imaging device.
この固体撮像素子によれば、撮像素子の出力部から配線を延出させることで、撮像部と周辺回路部とを必要十分な距離だけ分離でき、撮像部と周辺回路部とを所望の高さの違いに設定できる。 According to this solid-state imaging device, by extending the wiring from the output unit of the imaging device, the imaging unit and the peripheral circuit unit can be separated by a necessary and sufficient distance, and the imaging unit and the peripheral circuit unit can be separated from each other at a desired height. Can be set to the difference.
(6) (1)〜(5)のいずれか1項記載の固体撮像素子であって、
前記配線が、撮像素子の駆動信号を入力する配線を含むことを特徴とする固体撮像素子。
(6) The solid-state imaging device according to any one of (1) to (5),
The solid-state imaging device, wherein the wiring includes a wiring for inputting a driving signal of the imaging device.
この固体撮像素子によれば、撮像素子の駆動信号を入力する配線を延出させることで、撮像部と周辺回路部とを必要十分な距離だけ分離でき、撮像部と周辺回路部とを所望の高さの違いに設定できる。 According to this solid-state imaging device, by extending the wiring for inputting the driving signal of the imaging device, the imaging unit and the peripheral circuit unit can be separated by a necessary and sufficient distance, and the imaging unit and the peripheral circuit unit can be separated from each other as desired. Can be set to different heights.
(7) (1)〜(6)のいずれか1項記載の固体撮像素子を作成する固体撮像素子の製造方法であって、
半導体基板上の前記撮像部よりも前記周辺回路部が深くなるように半導体基板をエッチング処理するステップと、
エッチング処理された前記半導体基板上に前記撮像部と前記周辺回路部を接続する配線を形成するステップと、
を含むことを特徴とする固体撮像素子の製造方法。
(7) A method of manufacturing a solid-state imaging device for producing the solid-state imaging device according to any one of (1) to (6),
Etching the semiconductor substrate so that the peripheral circuit portion is deeper than the imaging portion on the semiconductor substrate;
Forming a wiring connecting the imaging unit and the peripheral circuit unit on the etched semiconductor substrate;
The manufacturing method of the solid-state image sensor characterized by including.
この固体撮像素子の製造方法によれば、周辺回路部の配線が撮像部10よりも深層から形成でき、撮像部と周辺回路部との境界部分での段差をなくし、透明な上層膜を撮像部から周辺回路部に亘って略同じ高さに成膜できる。これにより、上層膜の膜厚が、段差部近傍の部位と段差部から離れた部位とで大きく異なることがなくなり、撮像部の感度を均一にできる。また、後段の製造プロセスにおいて、保護膜などを成膜してエッチバックする場合でも、周辺回路部の配線が保護膜から露出することがなくなる。これにより、絶縁破壊を生じたり配線自体に損傷を受ける等の不具合を生じることがない。
According to this method for manufacturing a solid-state imaging device, the wiring of the peripheral circuit unit can be formed deeper than the
(8) (7)記載の固体撮像素子の製造方法であって、
前記エッチング処理は、エッチングにより前記撮像部と前記周辺回路部との間にスロープ部を形成することを特徴とする固体撮像素子の製造方法。
(8) A method for manufacturing a solid-state imaging device according to (7),
The method of manufacturing a solid-state imaging device, wherein the etching process includes forming a slope portion between the imaging portion and the peripheral circuit portion by etching.
この固体撮像素子の製造方法によれば、撮像部と周辺回路部との間にスロープ部を形成することで、このスロープ部に配線を形成することができ、例えば、スルーホールなどを形成して導通を図る構成と比較して、格段に配線構造を簡略化できる。 According to this method for manufacturing a solid-state imaging device, by forming a slope portion between the imaging portion and the peripheral circuit portion, wiring can be formed in the slope portion, for example, through holes are formed. The wiring structure can be greatly simplified as compared with the configuration for achieving conduction.
本発明によれば、周辺回路部が、半導体基板の撮像部より低い位置に形成されることで、撮像部と周辺回路部との境界部分における段差をなくし、透明な上層膜を撮像部から周辺回路部に亘って略同じ高さに成膜できる。これにより、上層膜の膜厚が、段差部近傍の部位と段差部から離れた部位とで大きく異なることがなくなり、受光した光が上層膜中を透過する距離の違いにより、段差部近傍の部位と段差部から離れた部位とで撮像部の感度に差が生じることを防止できる。よって、固体撮像素子の感度ムラの発生が防止される。
また、後段の製造プロセスにおいて、保護膜などを成膜してエッチバックする場合でも、周辺回路部の配線が露出することがなくなる。そして、撮像部の厚みの増加が抑えられることで、各層内の光路長が短くなって、ケラレ等の受光性能の低下が抑制でき、感度低下やF値依存性を解消することができる。
According to the present invention, since the peripheral circuit unit is formed at a position lower than the imaging unit of the semiconductor substrate, the step at the boundary between the imaging unit and the peripheral circuit unit is eliminated, and the transparent upper layer film is removed from the imaging unit. Films can be formed at substantially the same height over the circuit portion. As a result, the film thickness of the upper layer film is not greatly different between the part in the vicinity of the step part and the part in the vicinity of the step part, and the part in the vicinity of the step part due to the difference in the distance that the received light passes through the upper layer film. It is possible to prevent a difference in sensitivity of the imaging unit between a part separated from the step part. Therefore, the occurrence of uneven sensitivity in the solid-state image sensor is prevented.
Further, even when a protective film or the like is formed and etched back in the subsequent manufacturing process, the wiring in the peripheral circuit portion is not exposed. Further, by suppressing the increase in the thickness of the imaging unit, the optical path length in each layer is shortened, so that a decrease in light receiving performance such as vignetting can be suppressed, and a decrease in sensitivity and F value dependency can be eliminated.
本発明に係る固体撮像素子の好適な実施の形態について、図面を参照しながら詳細に説明する。
図1は本発明に係る固体撮像素子の概念的な平面図、図2は図1に示すA−B断面を示す一部拡大断面図である。
図1に示すように、本発明に係る固体撮像素子100は、シリコン基板である半導体基板1に形成され、複数の光電変換部(フォトダイオード)11と、各光電変換部11が発生する信号電荷を読み取り夫々を転送する複数の垂直電荷転送路13と、複数の垂直電荷転送路13から転送される信号電荷を受けて転送する水平転送路15と、水平電荷転送路15の終端部に接続され転送されてくる信号電荷を電圧信号に変換して出力する出力部17と、を含む撮像部10を有する。また、固体撮像素子100は、垂直転送駆動および水平転送駆動を行うための駆動信号を撮像部10に入力するとともに、撮像部10からの画像信号を出力する信号処理回路を含む周辺回路部20を有する。周辺回路部20は撮像部10の近くに並設されており、固体撮像素子100の入出力インターフェース機能と信号処理機能を有している。
Preferred embodiments of a solid-state imaging device according to the present invention will be described in detail with reference to the drawings.
FIG. 1 is a conceptual plan view of a solid-state imaging device according to the present invention, and FIG. 2 is a partially enlarged cross-sectional view showing a cross section AB of FIG.
As shown in FIG. 1, a solid-
そして、図2にA−B断面を示すように、固体撮像素子100の周辺回路部20は、撮像部10よりも半導体基板1の低い位置に形成されており、この撮像部10と周辺回路部20との間の異なる基板高さを接続するスロープ部30を有し、スロープ部30には、撮像部10と周辺回路部20とを相互に接続するN型高濃度不純物層からなる配線16が形成されている。周辺回路部20においては、配線16はコンタクトホール18を介して他の配線層19と電気的に接続されて、その最上層に外部接続用のパッド部が形成される。また、図示は省略するが、この他にも信号処理のための半導体回路も周辺回路部20に備わることがある。
2, the
この構成によれば、固体撮像素子100の周辺回路部20における配線層が多層化した場合でも、半導体基板1の下地表面が周辺回路部20の領域で予め低くされていることから、周辺回路部20の配線パターンの露出状態を意識することなく、固体撮像素子100全体の膜厚が必要以上に厚くなることを防止できる。なお、半導体基板1の表面を周辺回路部20の領域で低く形成する際は、例えば、CDE(ケミカルドライエッチング)などの等方性エッチング処理により基板表面を掘り下げることができる。この方法によれば、半導体基板1を低損傷で除去することができる。
According to this configuration, even when the wiring layer in the
ここで、図2の断面付近の平面図を図3に示した。
図3は水平転送路15の終端部と出力部17(図1参照)の要部拡大平面図である。
水平電荷転送路13のチャネル領域CHは、終端に近づくにつれ次第に幅を減少させ、やがて一定の幅となってフローティングディフュージョンFDの高濃度領域31を囲むように続く。チャネル領域CHの上方には、第1多結晶シリコン転送電極P1、第2多結晶シリコン転送電極P2が配置されている。
Here, a plan view of the vicinity of the cross section of FIG. 2 is shown in FIG.
FIG. 3 is an enlarged plan view of the main part of the end portion of the
The channel region CH of the horizontal
左端の第1多結晶転送電極P1の左側には、多結晶シリコン層によって出力ゲート電極33が形成されている。出力ゲート33から一定距離離れた位置のチャネル領域CH内にフローティングディフュージョンFDのN+型高不純物濃度領域31が形成されている。シリコン基板1の表面には酸化シリコン層が形成されるが、この不純物濃度領域31上には開口を有している。
An
一方、チャネル領域CHに隣接する位置に、埋め込み型の不純物拡散層からなる配線35が形成されている。FDの高不純物濃度領域31は、酸化シリコン層の開口を通じてゲート電極37の一端側に接続されており、ゲート電極37の他端側は配線35の上に配置されている。配線35は、ソース電位VSSに接続される配線35Aと、出力ドレインOD(ドレイン電位VDD)への配線35Bとを有する。
On the other hand, a
また、FD領域に転送された電荷をリセット廃棄するため、高不純物濃度領域31より先方にはリセットトランジスタ39が形成されている。すなわち、チャネル領域CHが高不純物濃度領域31の先方に延在され、この延設されたチャネル領域CHを横断するようにリセットゲートRSへのゲート電極41が形成されている。リセットゲートRSへの電極41を挟んだチャネル領域CHの図中左側には、リセットドレインRDへの配線43が形成されている。また、電極41のチャネル領域CHとは反対側の端部にはリセットゲートRSへの配線45が接続されている。リセットドレインRDに電圧を印加し、リセットゲートRSに電圧を印加してフローティングディフュージョンFDの電荷を引き抜くことにより、フローティングディフュージョンFDの電荷がクリアされる。なお、図3に示したゲート電極や配線の線幅や形状、面積等は概念的に示すものであり、正確なものではない。
Further, a
上記の配線35A,35B、43,45は、スロープ部20を通じて周辺回路部20まで延設されており、周辺回路部20において出力ドレインOD、リセットドレインRD、リセットゲートRS等に接続されている。
The
つまり、図2に示すように、撮像部10と周辺回路部20との間のスロープ部30においては、エッチングにより選択除去されたシリコン基板の傾斜面に沿ってN型高濃度不純物拡散層からなる配線16(35A,35B,43,45)が敷設される。なお、これら配線は出力部の一例であり、この他にも複数の配線が存在する。そして、図2に示されるスロープ部30の傾斜は、説明用として実際のものよりも誇張して描いている。
That is, as shown in FIG. 2, the
ここで、図4に高濃度不純物層を形成する手順を示した。
配線を高濃度不純物層で形成する場合には、図4(a)に示すように、シリコン基板上にマスク71をパターニングし、As+やP+をイオン注入する。そして、図4(b)に示すように、マスク71を除去することで、N型高濃度不純物拡散層からなる埋め込み配線73が簡単にして形成される。この構成によれば、配線構造をより簡略化できる。
Here, FIG. 4 shows a procedure for forming the high concentration impurity layer.
When the wiring is formed of a high-concentration impurity layer, as shown in FIG. 4A, a
図5は上記のような撮像部10と周辺回路部20との間にスロープ部30を設けた場合の撮像素子の断面の様子を示す断面図である。
シリコン基板1は、エッチング処理等によって撮像部10よりも周辺回路部20が低く形成され、撮像部10と周辺回路部20との間にはなだらかな傾斜面からなるスロープ部30が形成されている。そして、撮像部10においては、シリコン基板1内に、光電変換部であるフォトダイオード51、垂直電荷転送路を形成する転送チャネル53が形成され、転送チャネルの上方には転送電極55が形成される。
FIG. 5 is a cross-sectional view showing a state of a cross section of the image pickup element when the
In the
フォトダイオード51の上部には、BPSG膜57が形成されて、周辺回路部20において配線メタル層5を形成した後、さらにその上に平坦化膜3が形成される。平坦化膜3の上部には各色のカラーフィルタ59と集光用のマイクロレンズ61が形成される。
A
この構成によれば、機能付加などにより周辺回路部20が多層配線化された場合でも、周辺回路部20のシリコン基板表面が撮像部10のシリコン基板表面よりも予め低く形成されているので、撮像部10と周辺回路部20との境界部分における上層膜の段差をなくし、透明な上層膜を撮像部10から周辺回路部20に亘って形成する際に、略同じ高さに成膜できる。これにより、上層膜の膜厚が、段差部近傍の部位と段差部から離れた部位とで大きく異なることがなくなり、受光した光が上層膜中を透過する距離の違いにより、段差部近傍の部位と段差部から離れた部位とで撮像部10の感度に差が生じることを防止できる。よって、感度ムラの発生が防止される。
According to this configuration, even when the
さらに、撮像部10の厚みの増加が抑えられることで、フォトダイオード51からマイクロレンズ61までの距離が短縮でき、各層内の光路長が短くなって、光の吸収が小さくなり、遮光膜や転送電極などによる光のケラレ等の受光性能の低下が抑制できる。これにより、感度低下やF値依存性を解消することができる。
Furthermore, since the increase in the thickness of the
また、撮像部10と周辺回路部20との間にスロープ部30を形成することで、スロープ部30に配線を形成することができ、例えば、スルーホールなどを形成して導通を図る構成と比較して、格段に配線構造を簡略化できる。
Further, by forming the
上記の効果は、CCD型の固体撮像素子に限らず、例えばCMOS型の固体撮像素子についても同様である。 The above-mentioned effects are not limited to the CCD solid-state image sensor, but are the same for, for example, a CMOS solid-state image sensor.
次に、本発明に係る固体撮像素子の変形例を説明する。
前述の図2に示すように、撮像部10と周辺回路部20との間のスロープ部30において、N型高濃度不純物拡散層からなる各配線16を形成していたが、N型高濃度不純物拡散層の配線の代わりに、ポリシリコン、アルミやW,Moなど高融点金属等の金属配線からなる配線で形成することもできる。
Next, a modification of the solid-state imaging device according to the present invention will be described.
As shown in FIG. 2 described above, each
図6にポリシリコンにより配線を形成した状態を示す断面図、図7に絶縁膜上に金属配線を形成した状態を示す断面図を示した。
図6に示すように、ポリシリコンからなる配線65を形成することで、単純なフォトリソグラフィ技術で配線を形成できる。また、図7に示すように、半導体基板1上にSiO2などからなる絶縁膜を形成し、その上に金属配線67を形成し、撮像部10において高濃度不純物拡散層70に接続する構成としてもよい。このように、スロープ部30の配線は、ポリシリコン、金属、高濃度不純物拡散層のいずれであってもよく、また、これらの組み合わせであってもよい。
FIG. 6 is a cross-sectional view showing a state where wiring is formed of polysilicon, and FIG. 7 is a cross-sectional view showing a state where metal wiring is formed on the insulating film.
As shown in FIG. 6, by forming the
図8,9に図6,7に対応する平面図を示した。
図8は周辺部20から撮像部10までの間をポリシリコン配線で接続した構造を示す平面図、図9は金属配線を周辺部20から撮像部10のFD部の近傍まで延設した構造を示す平面図である。
図8に示すように、周辺部20からスロープ部30を通って撮像部10まで延設されたポリシリコン配線75は、撮像部10側のFD部の近傍で、埋め込み型の配線35Aにコンタクトホール77を通じて接続されている。他の配線78,79,80についても同様に、それぞれスロープ部30を通じて配線35B,43,45に接続されている。このようにポリシリコン配線75,78,79,80をスロープ部30を通じて撮像部10まで延設することで、スロープ部30における配線をポリシリコン配線に統一でき、製造プロセスが簡略化される。
8 and 9 are plan views corresponding to FIGS.
FIG. 8 is a plan view showing a structure in which the
As shown in FIG. 8, the
また、図9に示すように、図8のポリシリコン配線に代えて金属配線81,82,83,84としてもよい。この構成においても、スロープ部30における配線を金属配線に統一でき、製造プロセスが簡略化される。
Further, as shown in FIG. 9, metal wirings 81, 82, 83, 84 may be used instead of the polysilicon wiring of FIG. Also in this configuration, the wiring in the
以上のように、本発明の固体撮像素子は、撮像部の膜厚が必要以上に厚くされることがなくなり、簡単な製造プロセスで製造でき、撮像部でケラレ等の受光性能の低下が抑制でき感度低下やF値依存性を解消可能となる。このため高品位なデジタルカメラなどの固体撮像装置に対して本発明を適用することができる。 As described above, the solid-state imaging device of the present invention does not increase the film thickness of the imaging unit more than necessary, can be manufactured with a simple manufacturing process, and can suppress a decrease in light receiving performance such as vignetting in the imaging unit. Decrease and F value dependency can be eliminated. Therefore, the present invention can be applied to a solid-state imaging device such as a high-quality digital camera.
1 半導体基板
3 平坦化層
5 配線メタル層
10 撮像部
11 光電変換部
13 垂直電荷転送路
15 水平電荷転送路
16 配線
17 出力部
18 コンタクトホール
19 他の配線層
20 周辺回路部
30 スロープ部
31 高濃度不純物拡散領域
33 出力ゲート電極
35,35A,35B 配線
37 ゲート電極
39 リセットトランジスタ
41 ゲート電極
43 リセットドレインへの配線
45 リセットゲートへの配線
51 フォトダイオード
53 転送チャネル
55 転送電極
57 BPSG膜
59 カラーフィルタ
61 マイクロレンズ
71 マスク
73,78,79,80,81,82,83,84 配線
100 固体撮像素子
CH チャネル領域
DESCRIPTION OF
Claims (8)
前記周辺回路部が、前記半導体基板の前記撮像部より低い位置に形成されたことを特徴とする固体撮像素子。 An imaging unit including at least a photoelectric conversion unit that generates a signal charge corresponding to incident light on a semiconductor substrate, a peripheral circuit unit that inputs and outputs a signal and a drive signal based on the generated signal charge to the imaging unit, A solid-state imaging device comprising:
The solid-state imaging device, wherein the peripheral circuit unit is formed at a position lower than the imaging unit of the semiconductor substrate.
前記撮像部と前記周辺回路部との間に異なる基板高さを接続するスロープ部を有し、該スロープ部に前記撮像部と前記周辺回路部とを相互に接続する配線が形成されたことを特徴とする固体撮像素子。 The solid-state imaging device according to claim 1,
A slope portion for connecting different substrate heights between the image pickup portion and the peripheral circuit portion; and a wiring for connecting the image pickup portion and the peripheral circuit portion to each other is formed in the slope portion. A solid-state imaging device.
前記スロープ部に形成した配線が、ポリシリコン又は金属からなる配線であることを特徴とする固体撮像素子。 The solid-state imaging device according to claim 1 or 2,
A solid-state imaging device, wherein the wiring formed in the slope portion is a wiring made of polysilicon or metal.
前記スロープ部に形成した配線が、高濃度不純物拡散層からなる埋め込み層であることを特徴とする固体撮像素子。 The solid-state imaging device according to claim 1 or 2,
The solid-state imaging device, wherein the wiring formed in the slope portion is a buried layer made of a high concentration impurity diffusion layer.
前記配線が、撮像素子の出力部から延出される配線を含むことを特徴とする固体撮像素子。 It is a solid-state image sensing device according to any one of claims 1 to 4,
The solid-state imaging device, wherein the wiring includes a wiring extending from an output unit of the imaging device.
前記配線が、撮像素子の駆動信号を入力する配線を含むことを特徴とする固体撮像素子。 It is a solid-state image sensing device according to any one of claims 1 to 5,
The solid-state imaging device, wherein the wiring includes a wiring for inputting a driving signal of the imaging device.
半導体基板上の前記撮像部よりも前記周辺回路部が深くなるように半導体基板をエッチング処理するステップと、
エッチング処理された前記半導体基板上に前記撮像部と前記周辺回路部を接続する配線を形成するステップと、
を含むことを特徴とする固体撮像素子の製造方法。 A method for manufacturing a solid-state imaging device for producing the solid-state imaging device according to any one of claims 1 to 6,
Etching the semiconductor substrate so that the peripheral circuit portion is deeper than the imaging portion on the semiconductor substrate;
Forming a wiring connecting the imaging unit and the peripheral circuit unit on the etched semiconductor substrate;
The manufacturing method of the solid-state image sensor characterized by including.
前記エッチング処理は、エッチングにより前記撮像部と前記周辺回路部との間にスロープ部を形成することを特徴とする固体撮像素子の製造方法。 It is a manufacturing method of the solid-state image sensing device according to claim 7,
The method of manufacturing a solid-state imaging device, wherein the etching process includes forming a slope portion between the imaging portion and the peripheral circuit portion by etching.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007040555A JP2008205255A (en) | 2007-02-21 | 2007-02-21 | Solid-state imaging device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007040555A JP2008205255A (en) | 2007-02-21 | 2007-02-21 | Solid-state imaging device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008205255A true JP2008205255A (en) | 2008-09-04 |
Family
ID=39782420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007040555A Pending JP2008205255A (en) | 2007-02-21 | 2007-02-21 | Solid-state imaging device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008205255A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200042216A (en) * | 2018-10-15 | 2020-04-23 | 주식회사 디비하이텍 | Backside illuminated image sensor and the method of manufacturing the same |
-
2007
- 2007-02-21 JP JP2007040555A patent/JP2008205255A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200042216A (en) * | 2018-10-15 | 2020-04-23 | 주식회사 디비하이텍 | Backside illuminated image sensor and the method of manufacturing the same |
KR102580342B1 (en) * | 2018-10-15 | 2023-09-18 | 주식회사 디비하이텍 | Backside illuminated image sensor and the method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5537523B2 (en) | Solid-state imaging device | |
TWI445167B (en) | Solid-state imaging device, method of manufacturing the same, and electronic apparatus | |
JP2009252949A (en) | Solid-state imaging device and manufacturing method thereof | |
JP2011159706A (en) | Solid-state imaging device, manufacturing method thereof, electronic apparatus, and semiconductor device | |
JP4486043B2 (en) | CMOS image sensor and manufacturing method thereof | |
JP5298617B2 (en) | SOLID-STATE IMAGING DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
JP5427541B2 (en) | Solid-state imaging device, manufacturing method thereof, and imaging apparatus | |
US20140151753A1 (en) | Solid-state imaging apparatus, manufacturing method thereof, and electronic information device | |
JP2010182789A (en) | Solid-state imaging element, imaging device, and manufacturing method of solid-state imaging element | |
JP2007080941A (en) | Solid state imaging device and its manufacturing method | |
JP2011014751A (en) | Solid-state image sensor, transistor, method of manufacturing the transistor, and electronic apparatus | |
JP5563257B2 (en) | Photoelectric conversion device, imaging system, and method of manufacturing photoelectric conversion device | |
JP2008205255A (en) | Solid-state imaging device and method of manufacturing the same | |
JP2005303263A (en) | Method of manufacturing photoelectric conversion film lamination type solid-state image pickup device | |
JP2007035950A (en) | Solid-state image pickup device, manufacturing method thereof and camera | |
JP2007294667A (en) | Solid state image pickup element and method for manufacturing the same | |
JP2004273791A (en) | Solid state imaging device and its manufacturing method | |
WO2011101935A1 (en) | Solid-state image pickup element and method for manufacturing same | |
JP2008198828A (en) | Solid-state image pickup device and its manufacturing method | |
JP4815769B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP2008288504A (en) | Semiconductor device and manufacturing method thereof | |
JP5207777B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP2005311208A (en) | Solid-state imaging element, manufacturing method therefor, and electronic information apparatus | |
JP4882207B2 (en) | Solid-state image sensor | |
JP2010182790A (en) | Solid-state imaging element, imaging apparatus, and manufacturing method of solid-state imaging element |