JP2008202079A - プラズマ処理装置及びプラズマ処理方法 - Google Patents

プラズマ処理装置及びプラズマ処理方法 Download PDF

Info

Publication number
JP2008202079A
JP2008202079A JP2007037810A JP2007037810A JP2008202079A JP 2008202079 A JP2008202079 A JP 2008202079A JP 2007037810 A JP2007037810 A JP 2007037810A JP 2007037810 A JP2007037810 A JP 2007037810A JP 2008202079 A JP2008202079 A JP 2008202079A
Authority
JP
Japan
Prior art keywords
discharge space
anode
plasma
anode body
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007037810A
Other languages
English (en)
Other versions
JP4873718B2 (ja
Inventor
Katsunao Kamo
克尚 加茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Mechatronics Corp
Original Assignee
Shibaura Mechatronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Mechatronics Corp filed Critical Shibaura Mechatronics Corp
Priority to JP2007037810A priority Critical patent/JP4873718B2/ja
Publication of JP2008202079A publication Critical patent/JP2008202079A/ja
Application granted granted Critical
Publication of JP4873718B2 publication Critical patent/JP4873718B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Plasma Technology (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】大幅な装置構成の変更や、処理条件の変更を要することなく、処理レート分布を制御可能なプラズマ処理装置及びプラズマ処理方法を提供する。
【解決手段】電源と、放電空間に臨んで設けられ、電源から電力が印加されるカソード体と、互いに絶縁分離されて放電空間に臨んで設けられた複数のアノード体と、を備え、各々のアノード体を介して放電空間の外部に流れる電流の経路のうち少なくとも2つの経路間でコンダクタンスを異ならせた。
【選択図】図1

Description

本発明は、放電空間内に生起されたプラズマを用いて、成膜、エッチング、表面改質等の処理を行うプラズマ処理装置及びプラズマ処理方法に関する。
従来より、プラズマ処理装置において放電空間内に生起されるプラズマの密度分布を制御して成膜レート分布等を所望に調整する技術が種々知られている。
例えば、マグネトロンスパッタリング装置においては、磁気回路の設計やターゲット・基板間距離の変更によって、大幅で自由な分布変更が可能であるが、装置の構成部品を移動もしくは交換する必要があり、新規設計においては比較的満足いく制御が可能である反面、既存装置への適用や、設計上の分布と実際の処理で得られる分布との微妙なズレの補正は困難であった。
また、装置構成には手を加えず、プロセスガス圧の変更によって成膜レート分布を変える場合、プロセスガス圧変更の影響が膜質などへもおよぶため安易には変更し得ず、むしろ膜質等の改善のため、レート分布を犠牲にしたプロセスガス圧変更を余儀なくされる場合があった。
特許文献1には、複数の分割RF電極を備えた電極部を設け、電気的に相互に独立したRF放電により、複数の部分プラズマを発生させることで、全体プラズマの密度を制御することが開示されている。各々の分割電極に、別々に電力を供給することにより、分割電極に印加された電力に応じた密度を有する複数の部分プラズマが発生する。この複数の部分プラズマが集合して全体プラズマが形成される。
しかし、本発明者の検討によれば、プラズマ処理時におけるプラズマ密度分布は、外部からカソードに印加される電力だけでなく、プラズマ中の電子が、グランドに接続されたチャンバー壁や、別途設けられたアノード体に飛び込むことで流れる電流にも依存する傾向があるとの知見を得るに至った。
したがって、プラズマ処理の条件や、装置構成、設計等によっては、カソード体に印加する電力を制御するだけでは所望の処理レートに制御し難い場合があり、別なアプローチが求められる。
特開2006−54334号公報
本発明は、大幅な装置構成の変更や、処理条件の変更を要することなく、処理レート分布を制御可能なプラズマ処理装置及びプラズマ処理方法を提供する。
本発明の一態様によれば、電源と、放電空間に臨んで設けられ、前記電源から電力が印加されるカソード体と、互いに絶縁分離されて前記放電空間に臨んで設けられた複数のアノード体と、を備え、前記各々のアノード体を介して前記放電空間の外部に流れる電流の経路のうち少なくとも2つの経路間でコンダクタンスを異ならせたことを特徴とするプラズマ処理装置が提供される。
また、本発明の他の一態様によれば、電源と、放電空間に臨んで設けられ、前記電源から電力が印加されるカソード体と、前記放電空間に臨んで設けられたアノード体と、前記アノード体とグランドとの間に設けられ、前記アノード体を介して前記放電空間の外部に流れる電流の経路のコンダクタンスを可変する手段と、を備えたことを特徴とするプラズマ処理装置が提供される。
また、本発明のさらに他の一態様によれば、電源からの電力が印加されるカソード体と、前記カソード体に対向して設けられグランドに接続された被処理物との間の放電空間に放電を生じさせて前記放電空間内にプラズマを生起して前記被処理物に処理を行うプラズマ処理方法であって、前記被処理物の処理レートを測定し、この測定結果に基づいて、前記放電空間に臨んで設けられたアノード体を介して前記放電空間の外部に流れる電流の経路のコンダクタンスを制御することを特徴とするプラズマ処理方法が提供される。
本発明によれば、大幅な装置構成の変更や、処理条件の変更を要することなく、処理レート分布を制御可能なプラズマ処理装置及びプラズマ処理方法が提供される。
以下、図面を参照し、本発明の実施形態について説明する。なお、以下の実施形態では、プラズマ処理装置としてスパッタ成膜装置を一例に挙げて説明する。
[第1の実施形態]
図2は、本発明の第1の実施形態に係るプラズマ処理装置全体の概略構成を表す模式図である。図1は、同プラズマ処理装置における要部構成の模式図である。なお、図2では、図1に示すアノード体5、6の図示は省略している。
本実施形態に係るプラズマ処理装置は、チャンバー壁50の内部に設けられる構成要素と、チャンバー壁50の外部に設けられる構成要素とに大別される。
チャンバー壁50の内部には、ターゲット3と、図示しない支持部に支持された被処理物(成膜対象物)60とが対向配置され、それら間のチャンバー内空間は放電空間10として機能する。図1においてはターゲット3の上方に図示しない支持部(被処理物)が対向配置され、ターゲット3と支持部(被処理物)との間に放電空間10が形成される。
ターゲット3は、図示しないバッキングプレートなどに保持されて、本実施形態におけるカソード体の一構成要素として機能する。カソード体は電気的に分割されておらず、ひとつの電源1からの電力がカソード体に対して一体に印加される単一の電極として機能する。ターゲット3の被スパッタ面は放電空間10に臨んでいる。
本実施形態に係るプラズマ処理装置は、例えば被処理物としてディスク状記録媒体の基板に対してスパッタ成膜を行う装置であり、ターゲット3は、ディスク状記録媒体の形状に合わせてリング状(ドーナツ状)に形成されている。
ターゲット3の中央孔には、ターゲット3に対して離間して(絶縁分離されて)、例えば円形状のアノード体(センターアノード)6が設けられている。ターゲット3の外周側には、ターゲット3に対して離間して(絶縁分離されて)、例えばリング状のアノード体(外周アノード)5が設けられている。これらアノード体5、6は、互いに絶縁分離されて放電空間10に臨んでいる。
チャンバー壁の外部には、電源(本実施形態では例えば直流電源)1が配設されている。カソード体として機能するターゲット3には、プラズマ処理時(スパッタ成膜時)、電源1から負電圧が印加される。これにより、被処理物60とターゲット3との間の放電空間10内にガス導入管8(図2)を介して導入されたプロセスガスが電離してプラズマが生成される。
プラズマ処理時(スパッタ成膜時)、ターゲット3から飛び出した電子がアノード体5、6に飛び込むことで、アノード体5、6を介して放電空間10の外部に電流が流れる。本実施形態では、各々のアノード体5、6を介して放電空間10の外部に流れる電流の複数(本実施形態では2つ)の経路12、13間でコンダクタンスが異なるようにしている。
具体的には、アノード体(外周アノード)5はそのままグランドに接続されるのに対して、アノード体(センターアノード)6とグランドとの間にはスイッチ11が介在されている。スイッチ11は放電空間10(真空チャンバー)の外部に設けられている。スイッチ11の開閉制御によって、アノード体6を介して経路12に流れる電流量を可変できる。
本実施形態の構成において、スイッチ11を閉じてアノード体(センターアノード)6を介して経路12に電流を流す場合と、スイッチ11を開いてアノード体(センターアノード)6及び経路12を電気的に浮遊させた場合とで、それぞれスパッタ成膜を行い、被処理物に形成される膜の成膜レートを測定した。この測定では、シリコンからなるターゲット3と、Oガスとを用いた反応性スパッタにより、被処理物にシリコン酸化膜(SiO膜)を成膜した。
その測定結果を図3に示す。図3において、横軸は被処理物における径方向位置を表し、0(ゼロ)は被処理物の中心位置を表す。図3において縦軸は、成膜レート(オングストローム/秒)を表す。グラフ中、黒丸はスイッチ11を閉じてアノード体(センターアノード)6を接地させた場合(経路12に6アンペアの通電)を表し、白丸スイッチ11を開いてアノード体(センターアノード)6を浮遊させた場合(経路12に電流が流れない)を表す。
シリコンターゲット3は、外径450(mm)のリング状(ドーナツ状)のものを用いた。電源1からの印加パワーは6(kW)、放電電圧は330(V)、放電電流は18(A)とした。放電空間10内には、アノード体(センターアノード)6部分から、Oガスとアルゴンガスとを50%:50%の割合で導入し、放電空間10内圧力を1(Pa)に維持した。
図3の結果より、アノード体(センターアノード)6接地時には、中央付近が大きく盛り上がる分布を示していたものが、アノード体(センターアノード)6浮遊時にはその傾向が変化し、逆に中央がくぼんだ分布を示した。
この結果について考察すると、スイッチ11の開閉によって、放電空間10内のプラズマ中からアノード体(センターアノード)6に飛び込む電子の量が変化し、したがって、スイッチ11が閉じているときと開いているときとでプラズマ密度の分布が変化し、このプラズマ密度の変化に起因して成膜レートの面内分布が図3に示すように変化したものと考えられる。
スイッチ11は、アノード体(外周アノード)5とグランドとの間の経路13に設け、アノード体5を介して経路13に流れる電流量を制御するようにしてもよい。アノード体5、6にそれぞれ接続された経路13、12に流れる電流量のバランス(比率)を制御することで、アノード体6が設けられた放電空間10の中心付近と、アノード体5が設けられた外周側とで、プラズマ中の電子がアノード体5、6に飛び込む量を変動させることができ、結果として、排気、スパッタ用ガス、反応用ガス等の流れの影響を補正することができ、放電空間10内におけるプラズマ密度の分布、および成膜レートの面内分布を制御することが可能となる。
本実施形態によれば、真空チャンバー(放電空間10)の外部から、電気的な切り替え(スイッチ11の開閉)を行うのみで成膜レート分布の傾向を変化させることができ、既存装置の構成部品の配置位置を変えたり交換するなどの設計変更が不要であり、汎用性が高い。
また、処理中に成膜レート分布を測定する測定手段を設け、例えば本実施形態の場合ではスイッチ11の開閉時間を制御して成膜レート分布がどのように変化するかを測定し、その測定結果のフィードバックを受けつつスイッチ11の開閉制御を行うことで、処理中における成膜レート分布の変動に対して補正がリアルタイムで可能となり、処理品質及び生産効率を高められる。なお、成膜レート分布の測定は、成膜処理中に限らず、装置を停止(処理を停止)させた状態で行ってもよい。この場合でも、チャンバー外部からの簡単な操作により成膜レート分布の変更が可能となり、またチャンバー内の真空(減圧雰囲気)を破らず、速やかに処理を再開できる。
[第2の実施形態]
図4は、本発明の第2の実施形態に係るプラズマ処理装置の要部構成の模式図である。
本実施形態では、上記第1の実施形態におけるスイッチ11に代えて、アノード体6とグランドとの間の経路12に抵抗21を設けることで、グランドにそのまま接続された経路13に対してコンダクタンスを異ならせている。経路12に抵抗21を設けた分、経路13に比べて電流が流れにくくなっている。
抵抗21の抵抗値を変えることで、アノード体5、6にそれぞれ接続された経路13、12に流れる電流量の比率を変えることが可能となり、アノード体6が設けられた放電空間10の中心付近と、アノード体5が設けられた外周側とで、プラズマ中の電子がアノード体5、6に飛び込む量を変動させることができ、結果として、排気、スパッタ用ガス、反応用ガス等の流れの影響を補正することができ、放電空間10内におけるプラズマ密度の分布、および成膜レートの面内分布を制御することが可能となる。
また、抵抗21として可変抵抗を用いれば、その可変抵抗の抵抗値を制御して成膜レート分布がどのように変化するかを測定し、その測定結果のフィードバックを受けつつ可変抵抗の抵抗値制御を行うことで、処理中における成膜レート分布の変動に対して補正がリアルタイムで可能となり、処理品質及び生産効率を高められる。
[第3の実施形態]
図5は、本発明の第3の実施形態に係るプラズマ処理装置の要部構成の模式図である。
本実施形態では、経路12を補助電源31に接続させ、アノード体6に補助電源31から正電圧が印加されることで、グランドにそのまま接続された経路13とのコンダクタンスを異ならせている。補助電源31からの印加電圧を変えることで、すなわちカソード体であるターゲット3と、アノード体6との電位差を変えることで、アノード体6を介して経路12に流れる電流量を可変できる。
本実施形態においても、アノード体5、6にそれぞれ接続された経路13、12に流れる電流量の比率を変えることが可能となり、アノード体6が設けられた放電空間10の中心付近と、アノード体5が設けられた外周側とで、プラズマ中の電子がアノード体5、6に飛び込む量を変動させることができ、結果として、排気、スパッタ用ガス、反応用ガス等の流れの影響を補正することができ、放電空間10内におけるプラズマ密度の分布、および成膜レートの面内分布を制御することが可能となる。
また、補助電源31からの印加電圧を制御して成膜レート分布がどのように変化するかを測定し、その測定結果のフィードバックを受けつつ補助電源31の印加電圧制御を行うことで、処理中における成膜レート分布の変動に対して補正がリアルタイムで可能となり、処理品質及び生産効率を高められる。
[第4の実施形態]
図6は、本発明の第4の実施形態に係るプラズマ処理装置の要部構成の模式図である。
本実施形態では、前述した実施形態においてターゲット3の中央に設けられたアノード体(センターアノード)6に対応するものを設けずに、ターゲット3の外周側に設けられたアノード体(外周アノード)を複数に分割している。本実施形態では、前述した実施形態におけるリング状のアノード体5を周方向に例えば4分割し、図6にはそのうちの2つのアノード体5a、5bを図示している。
本実施形態においても、各アノード体5a、5bを介して放電空間10の外部に流れる電流経路間でコンダクタンスを異ならせている。具体的には、各アノード体5a、5bは、前述した実施形態におけるスイッチ11、抵抗21、補助電源31等の電流量可変手段40を介してグランドに接続されている。
そして、電流量可変手段40の制御により、アノード体5a、5bにそれぞれ接続された経路に流れる電流量の比率を変えることが可能となり、よって、放電空間10においてアノード体5a近傍領域とアノード体5b近傍領域とで、プラズマ中の電子がアノード体5a、5bに飛び込む量を変動させることができ、結果として、排気、スパッタ用ガス、反応用ガス等の流れの影響を補正することができ、放電空間10内におけるプラズマ密度の分布、および成膜レートの面内分布を制御することが可能となる。
[第5の実施形態]
図7は、本発明の第5の実施形態に係るプラズマ処理装置の要部構成の模式図である。
前述した実施形態では、チャンバー壁の内部にチャンバー壁とは別に複数に分割(絶縁分離)されたアノード体を設けていたが、本実施形態では、チャンバー壁自体を複数に分割(絶縁分離)されたアノード体として機能させている。
チャンバー壁は、例えば4つのチャンバー壁(アノード体)50a〜50dに分割され、各チャンバー壁(アノード体)50a〜50dの間には絶縁体51が介在されて、全体として筒状をなし、内側に処理空間(放電空間)を画成している。
そして、本実施形態においても、各チャンバー壁50a〜50dを介して放電空間の外部に流れる各電流経路55a〜55dに前述した電流量可変手段40を設けるなどして、各電流経路55a〜55d間でコンダクタンスを異ならせている。これにより、本実施形態においても、各チャンバー壁50a〜50dそれぞれ接続された経路55a〜55dに流れる電流量のバランス(比率)を変えることが可能となり、よって、放電空間において各チャンバー壁50a〜50d近傍領域で、プラズマ中の電子が各チャンバー壁50a〜50dに飛び込む量を変動させることができ、結果として、排気、スパッタ用ガス、反応用ガス等の流れの影響を補正することができ、放電空間内におけるプラズマ密度の分布、および成膜レートの面内分布を制御することが可能となる。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
本発明は、スパッタ成膜処理に限らず、スパッタエッチング、CVD(chemical vapor deposition)成膜、表面改質など他のプラズマ処理にも適用可能である。
複数のアノード体は、放電空間内において径方向や周方向など平面方向で分割されていることに限らず、上下方向で分割された構成であってもよい。また、前述した実施形態では、カソード体(ターゲット)の中央に1つのアノード体(センターアノード)6を配置したが、カソード体(ターゲット)配置領域内に複数のアノード体を散在させるように配置してもよい。
また、アノード体は1つであっても、そのアノード体を介してチャンバー(放電空間)外部に流れる電流経路に、放電空間の外部からの操作により、その経路のコンダクタンスを可変できる手段(スイッチ、可変抵抗、補助電源等)を設ければ、その手段の制御により、前記経路にどれくらい電流が流れるか(電流ゼロも含む)を調整でき、結果として、放電空間内のプラズマ密度の分布および被処理物に対する処理レートの面内分布の制御を行うことが可能となる。
アノード体を介して放電空間の外部に電流を流す経路が複数ある場合、それぞれの経路ごとにコンダクタンスを可変できるようにしてもよいし、あるいは、少なくとも一つの経路のコンダクタンスだけを可変できるようにしてもよい。一つの経路のコンダクタンスだけを変えることができる場合でも、各経路間に流れる電流量のバランス(比率)を変えることができ、これにより処理レート分布の傾向を変動させることが可能である。
本発明の第1の実施形態に係るプラズマ処理装置の要部構成の模式図。 同実施形態に係るプラズマ処理装置全体の概略構成を表す模式図。 同第1の実施形態においてスイッチを閉じた場合と開いた場合とで成膜レートを測定した結果を表すグラフ図。 本発明の第2の実施形態に係るプラズマ処理装置の要部構成の模式図。 本発明の第3の実施形態に係るプラズマ処理装置の要部構成の模式図。 本発明の第4の実施形態に係るプラズマ処理装置の要部構成の模式図。 本発明の第5の実施形態に係るプラズマ処理装置の要部構成の模式図。
符号の説明
1…電源、3…カソード体(ターゲット)、5…アノード体、6…アノード体、10…放電空間、11…スイッチ、21…抵抗、31…補助電源

Claims (4)

  1. 電源と、
    放電空間に臨んで設けられ、前記電源から電力が印加されるカソード体と、
    互いに絶縁分離されて前記放電空間に臨んで設けられた複数のアノード体と、
    を備え、
    前記各々のアノード体を介して前記放電空間の外部に流れる電流の経路のうち少なくとも2つの経路間でコンダクタンスを異ならせたことを特徴とするプラズマ処理装置。
  2. 前記アノード体とグランドとの間に、前記経路に流れる電流量を可変する手段を設けたことを特徴とする請求項1記載のプラズマ処理装置。
  3. 電源と、
    放電空間に臨んで設けられ、前記電源から電力が印加されるカソード体と、
    前記放電空間に臨んで設けられたアノード体と、
    前記アノード体とグランドとの間に設けられ、前記アノード体を介して前記放電空間の外部に流れる電流の経路のコンダクタンスを可変する手段と、
    を備えたことを特徴とするプラズマ処理装置。
  4. 電源からの電力が印加されるカソード体と、前記カソード体に対向して設けられグランドに接続された被処理物との間の放電空間に放電を生じさせて前記放電空間内にプラズマを生起して前記被処理物に処理を行うプラズマ処理方法であって、
    前記被処理物の処理レートを測定し、この測定結果に基づいて、前記放電空間に臨んで設けられたアノード体を介して前記放電空間の外部に流れる電流の経路のコンダクタンスを制御することを特徴とするプラズマ処理方法。
JP2007037810A 2007-02-19 2007-02-19 プラズマ処理装置及びプラズマ処理方法 Expired - Fee Related JP4873718B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007037810A JP4873718B2 (ja) 2007-02-19 2007-02-19 プラズマ処理装置及びプラズマ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007037810A JP4873718B2 (ja) 2007-02-19 2007-02-19 プラズマ処理装置及びプラズマ処理方法

Publications (2)

Publication Number Publication Date
JP2008202079A true JP2008202079A (ja) 2008-09-04
JP4873718B2 JP4873718B2 (ja) 2012-02-08

Family

ID=39779876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007037810A Expired - Fee Related JP4873718B2 (ja) 2007-02-19 2007-02-19 プラズマ処理装置及びプラズマ処理方法

Country Status (1)

Country Link
JP (1) JP4873718B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372870A (ja) * 1986-09-17 1988-04-02 Hitachi Ltd プラズマ処理装置
JPH0853764A (ja) * 1994-03-23 1996-02-27 Boc Group Inc:The プラズマの均一性を改善するマグネトロンにおけるマルチプル・アノードの使用

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372870A (ja) * 1986-09-17 1988-04-02 Hitachi Ltd プラズマ処理装置
JPH0853764A (ja) * 1994-03-23 1996-02-27 Boc Group Inc:The プラズマの均一性を改善するマグネトロンにおけるマルチプル・アノードの使用

Also Published As

Publication number Publication date
JP4873718B2 (ja) 2012-02-08

Similar Documents

Publication Publication Date Title
JP4642528B2 (ja) プラズマ処理装置およびプラズマ処理方法
KR100239818B1 (ko) 기초재의 반응코팅을 위한 방법과 장치
JP4704088B2 (ja) プラズマ処理装置
US5126033A (en) Process and apparatus for reactively coating a substrate
WO2000030149A1 (en) Apparatus for providing rf return current path control in a semiconductor wafer processing system
US9406487B2 (en) Plasma enhanced chemical vapor deposition (PECVD) source
WO2014122876A1 (ja) イオンボンバードメント装置及びこの装置を用いた基材の表面のクリーニング方法
BRPI0714437A2 (pt) mÉtodo para separar camadas eletricamente isolantes
JP2006186323A (ja) プラズマ処理装置
EP2267756B1 (en) Vacuum plasma sources
JP7026464B2 (ja) マグネトロンスパッタリング装置を用いて層を堆積させるための方法
US20090114154A1 (en) Plasma treatment apparatus
JP4873718B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP2006054334A (ja) 半導体製造装置、スパッタリング装置、ドライエッチング装置及び半導体装置の製造方法
US10541169B2 (en) Method and system for balancing the electrostatic chucking force on a substrate
JP5213739B2 (ja) 基板を処理するための装置
WO2024048261A1 (ja) イオンボンバードメント装置及びイオンボンバードメント処理方法
JP7219941B2 (ja) プラズマcvd装置、磁気記録媒体の製造方法及び成膜方法
JP5312369B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP5060436B2 (ja) シートプラズマ成膜装置
JP3305655B2 (ja) プラズマcvd装置
KR100599924B1 (ko) 반응성 스퍼터링용 장치
JP2020066801A (ja) 遠隔アーク放電プラズマ支援プロセスを有するpvdシステム
JP2001003158A (ja) 成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4873718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees