JP2008193739A - High frequency module - Google Patents

High frequency module Download PDF

Info

Publication number
JP2008193739A
JP2008193739A JP2008110763A JP2008110763A JP2008193739A JP 2008193739 A JP2008193739 A JP 2008193739A JP 2008110763 A JP2008110763 A JP 2008110763A JP 2008110763 A JP2008110763 A JP 2008110763A JP 2008193739 A JP2008193739 A JP 2008193739A
Authority
JP
Japan
Prior art keywords
signal
transmission signal
frequency module
conductor layer
diplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008110763A
Other languages
Japanese (ja)
Inventor
Yuichiro Okuyama
祐一郎 奥山
Hideya Matsubara
英哉 松原
Tadashi Iwata
匡史 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2008110763A priority Critical patent/JP2008193739A/en
Publication of JP2008193739A publication Critical patent/JP2008193739A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high frequency module of a smaller size which is used for a communication device for a wireless LAN and can process transmission signals and reception signals of a plurality of frequency bands. <P>SOLUTION: A high frequency module 501 comprises: a switch circuit 10 connected to antennas; a diplexer 11 provided between first and second reception signal terminals and the switch circuit 10; and a diplexer 12 provided between first and second transmission signal terminals and the switch circuit 10. Each of the diplexers 11, 12 incorporates two band-pass filters formed by using a resonant circuit. The high frequency module 501 further comprises antennas inserted, respectively, between the first reception signal terminal and the diplexer 11, between the second reception signal terminal and the diplexer 11, between the first transmission signal terminal and the diplexer 12, and between the second transmission signal terminal and the diplexer 12. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、無線ＬＡＮ（ローカルエリアネットワーク）用の通信装置に用いられる高周波モジュールに関する。   The present invention relates to a high-frequency module used in a communication device for a wireless LAN (local area network).

近年、簡単にネットワーク構築できる技術として、電波を用いてＬＡＮを構成する無線ＬＡＮが注目されている。この無線ＬＡＮには、周波数帯域として２．４ＧＨｚ帯を使用するＩＥＥＥ８０２．１１ｂや、周波数帯域として５ＧＨｚ帯を使用するＩＥＥＥ８０２．１１ａおよびＩＥＥＥ８０２．１１ｇのように、複数の規格が存在している。そのため、無線ＬＡＮ用の通信装置としては、複数の規格に対応できるものが望まれている。   In recent years, a wireless LAN that configures a LAN using radio waves has attracted attention as a technology that can easily construct a network. This wireless LAN has a plurality of standards such as IEEE802.11b that uses the 2.4 GHz band as a frequency band, and IEEE802.11a and IEEE802.11g that use the 5 GHz band as a frequency band. Therefore, a wireless LAN communication device that can support a plurality of standards is desired.

また、無線ＬＡＮでは、通信装置の位置や環境によって通信状態が変動することから、複数のアンテナのうちの通信状態の良い方を選択するダイバシティを採用することが望ましい。   In wireless LAN, since the communication state varies depending on the position and environment of the communication device, it is desirable to employ diversity for selecting the better communication state among a plurality of antennas.

ところで、無線ＬＡＮ用の通信装置において、アンテナに接続され、高周波信号を処理する回路部分（以下、高周波回路部という。）は、例えば、カード型のアダプタに内蔵される。また、無線ＬＡＮ用の通信装置は、携帯電話機等の移動体通信機器に搭載することも期待されている。これらのことから、高周波回路部の小型化が望まれている。   By the way, in a communication device for wireless LAN, a circuit portion (hereinafter, referred to as a high frequency circuit portion) that is connected to an antenna and processes a high frequency signal is incorporated in, for example, a card type adapter. Further, it is expected that a wireless LAN communication device is mounted on a mobile communication device such as a mobile phone. For these reasons, miniaturization of the high-frequency circuit section is desired.

携帯電話機等の移動体通信機器では、複数の周波数帯域に対応可能な高周波回路部をモジュール化したものが知られている。例えば、特許文献１には、２つのダイプレクサと１つのスイッチ回路とを含むモジュールが記載されている。このモジュールにおいて、スイッチ回路は、１つのアンテナに対して、２つのダイプレクサのうちの一方を切り替えて接続する。各ダイプレクサは、異なる周波数帯域の２つの信号を分離する。   As mobile communication devices such as cellular phones, a high frequency circuit unit that can handle a plurality of frequency bands is modularized. For example, Patent Document 1 describes a module including two diplexers and one switch circuit. In this module, the switch circuit switches and connects one of the two diplexers to one antenna. Each diplexer separates two signals in different frequency bands.

また、特許文献２には、送信用ポートと受信用ポートを、それぞれ２つのアンテナのうちの一方に切り替えて接続できるようにした、ダイバシティ対応の高周波スイッチが記載されている。   Patent Document 2 describes a diversity-compatible high-frequency switch in which a transmission port and a reception port can be switched and connected to one of two antennas.

また、特許文献３および特許文献４には、送信信号と受信信号を分離するデュプレクサを含むモジュールが記載されている。このモジュールは、２つのバンドパスフィルタを有し、これらは、複数の絶縁層と複数のインダクタ導体と複数のコンデンサ導体とを積み重ねて構成した積層体におけるインダクタ導体とコンデンサ導体によって構成されている。また、特許文献３および特許文献４には、一方のバンドパスフィルタを構成するインダクタ導体の軸と他方のバンドパスフィルタを構成するインダクタ導体の軸とを直交させる技術が記載されている。また、特許文献３および特許文献４には、上記の技術が適用されるモジュールの他の例として、ダイプレクサが挙げられている。特許文献３および特許文献４には、ダイプレクサは、例えばローパスフィルタとハイパスフィルタを組み合わせて構成される旨が記載されている。   Patent Document 3 and Patent Document 4 describe a module including a duplexer that separates a transmission signal and a reception signal. This module has two band-pass filters, which are constituted by an inductor conductor and a capacitor conductor in a laminated body formed by stacking a plurality of insulating layers, a plurality of inductor conductors, and a plurality of capacitor conductors. Patent Documents 3 and 4 describe a technique in which the axis of the inductor conductor constituting one band-pass filter and the axis of the inductor conductor constituting the other band-pass filter are orthogonal to each other. In Patent Document 3 and Patent Document 4, a diplexer is cited as another example of a module to which the above technique is applied. Patent Document 3 and Patent Document 4 describe that the diplexer is configured by combining, for example, a low-pass filter and a high-pass filter.

特開２００３−１５２５８８号公報JP 2003-152588 A 特開２００３−３７５２０号公報JP 2003-37520 A 特開２００１−１３６０４５号公報JP 2001-136045 A 特開２００１−１１９２０９号公報JP 2001-119209 A

前述のように、無線ＬＡＮ用の通信装置は、使用周波数帯域の異なる複数の規格に対応できることが望まれる。このことから、無線ＬＡＮ用の通信装置における高周波回路部としては、複数の周波数帯域の送信信号および受信信号を処理できることが望まれる。また、無線ＬＡＮ用の通信装置は、ダイバシティを採用することが望まれる。このことから、無線ＬＡＮ用の通信装置における高周波回路部としては、受信信号の出力ポートおよび送信信号の入力ポートに対して、複数のアンテナを切り替えて接続できる機能を有することが望まれる。更に、無線ＬＡＮ用の通信装置における高周波回路部は、小型化が望まれる。   As described above, it is desired that a wireless LAN communication apparatus can support a plurality of standards having different use frequency bands. For this reason, it is desirable that the high-frequency circuit unit in the wireless LAN communication apparatus can process transmission signals and reception signals in a plurality of frequency bands. In addition, it is desired that a communication device for wireless LAN adopts diversity. For this reason, it is desirable that the high-frequency circuit unit in the wireless LAN communication apparatus has a function of switching and connecting a plurality of antennas to the reception signal output port and the transmission signal input port. Furthermore, it is desired to reduce the size of the high-frequency circuit unit in the wireless LAN communication device.

本発明はかかる問題点に鑑みてなされたもので、その目的は、無線ＬＡＮ用の通信装置に用いられ、複数の周波数帯域の送信信号および受信信号を処理でき、且つ小型化できるようにした高周波モジュールを提供することにある。   The present invention has been made in view of such problems, and an object of the present invention is to be used in a wireless LAN communication device, which can process transmission signals and reception signals in a plurality of frequency bands, and can be miniaturized. To provide a module.

本発明の高周波モジュールは、
アンテナに接続されるアンテナ端子と、
第１の周波数帯域における受信信号である第１の受信信号を出力する第１の受信信号端子と、
第１の周波数帯域よりも高周波側の第２の周波数帯域における受信信号である第２の受信信号を出力する第２の受信信号端子と、
第１の周波数帯域における送信信号である第１の送信信号が入力される第１の送信信号端子と、
第２の周波数帯域における送信信号である第２の送信信号が入力される第２の送信信号端子と、
アンテナ端子に接続されたスイッチ回路と、
第１および第２の受信信号端子およびスイッチ回路に直接または間接的に接続された第１のダイプレクサと、
第１および第２の送信信号端子およびスイッチ回路に直接または間接的に接続された第２のダイプレクサと、
上記各要素を一体化する基板とを備えている。 The high frequency module of the present invention is
An antenna terminal connected to the antenna;
A first received signal terminal that outputs a first received signal that is a received signal in the first frequency band;
A second received signal terminal that outputs a second received signal that is a received signal in a second frequency band on a higher frequency side than the first frequency band;
A first transmission signal terminal to which a first transmission signal that is a transmission signal in the first frequency band is input;
A second transmission signal terminal to which a second transmission signal that is a transmission signal in the second frequency band is input;
A switch circuit connected to the antenna terminal;
A first diplexer connected directly or indirectly to the first and second received signal terminals and the switch circuit;
A second diplexer connected directly or indirectly to the first and second transmission signal terminals and the switch circuit;
And a substrate for integrating the above elements.

本発明の高周波モジュールにおいて、スイッチ回路は、第１および第２のダイプレクサのいずれかをアンテナ端子に接続するものである。第１のダイプレクサは、アンテナ端子に入力されスイッチ回路を通過した第１の受信信号を通過させて第１の受信信号端子に送る第１の受信用バンドパスフィルタと、アンテナ端子に入力されスイッチ回路を通過した第２の受信信号を通過させて第２の受信信号端子に送る第２の受信用バンドパスフィルタとを有している。第２のダイプレクサは、第１の送信信号端子に入力された第１の送信信号を通過させてスイッチ回路に送る第１の送信用バンドパスフィルタと、第２の送信信号端子に入力された第２の送信信号を通過させてスイッチ回路に送る第２の送信用バンドパスフィルタとを有している。各バンドパスフィルタは、共振回路を用いて構成されている。   In the high-frequency module of the present invention, the switch circuit connects one of the first and second diplexers to the antenna terminal. The first diplexer includes a first reception band-pass filter that passes the first reception signal that has been input to the antenna terminal and passed through the switch circuit and sends the first reception signal to the first reception signal terminal, and the switch circuit that is input to the antenna terminal. And a second reception band-pass filter that passes the second reception signal that has passed through and sends the second reception signal to the second reception signal terminal. The second diplexer passes the first transmission signal input to the first transmission signal terminal and sends the first transmission signal to the switch circuit, and the second diplexer input to the second transmission signal terminal. And a second transmission band-pass filter that transmits the two transmission signals to the switch circuit. Each bandpass filter is configured using a resonant circuit.

本発明の高周波モジュールでは、アンテナ端子に入力された第１の受信信号は、スイッチ回路、第１の受信用バンドパスフィルタを通過して第１の受信信号端子に送られる。また、アンテナ端子に入力された第２の受信信号は、スイッチ回路、第２の受信用バンドパスフィルタを通過して第２の受信信号端子に送られる。また、第１の送信信号端子に入力された第１の送信信号は、第１の送信用バンドパスフィルタおよびスイッチ回路を通過してアンテナ端子に送られる。また、第２の送信信号端子に入力された第２の送信信号は、第２の送信用バンドパスフィルタおよびスイッチ回路を通過してアンテナ端子に送られる。   In the high frequency module of the present invention, the first reception signal input to the antenna terminal passes through the switch circuit and the first reception band-pass filter and is sent to the first reception signal terminal. The second reception signal input to the antenna terminal passes through the switch circuit and the second reception bandpass filter and is sent to the second reception signal terminal. The first transmission signal input to the first transmission signal terminal passes through the first transmission band-pass filter and the switch circuit and is sent to the antenna terminal. The second transmission signal input to the second transmission signal terminal passes through the second transmission bandpass filter and the switch circuit and is sent to the antenna terminal.

本発明の高周波モジュールは、アンテナ端子として第１および第２のアンテナ端子を備えていてもよい。この場合、スイッチ回路は、第１および第２のダイプレクサのいずれかを、第１および第２のアンテナ端子のいずれかに接続する。   The high frequency module of the present invention may include first and second antenna terminals as antenna terminals. In this case, the switch circuit connects one of the first and second diplexers to one of the first and second antenna terminals.

また、本発明の高周波モジュールにおいて、基板は、交互に積層された誘電体層と導体層とを含む積層基板であってもよい。この場合、各共振回路は、誘電体層と導体層を用いて構成されていてもよい。   In the high frequency module of the present invention, the substrate may be a laminated substrate including dielectric layers and conductor layers that are alternately laminated. In this case, each resonance circuit may be configured using a dielectric layer and a conductor layer.

また、本発明の高周波モジュールにおいて、基板が積層基板である場合には、各共振回路は、導体層を用いて構成された分布定数線路を含んでいてもよい。   Further, in the high frequency module of the present invention, when the substrate is a laminated substrate, each resonance circuit may include a distributed constant line configured using a conductor layer.

また、本発明の高周波モジュールにおいて、基板が積層基板である場合には、各共振回路は、導体層を用いて構成され、インダクタンスを有する伝送線路を含んでいてもよい。そして、第１の受信用バンドパスフィルタにおける共振回路に含まれる上記伝送線路の長手方向と第２の受信用バンドパスフィルタにおける共振回路に含まれる上記伝送線路の長手方向は直交していてもよい。また、第１の送信用バンドパスフィルタにおける共振回路に含まれる上記伝送線路の長手方向と第２の送信用バンドパスフィルタにおける共振回路に含まれる上記伝送線路の長手方向は直交していてもよい。   In the high-frequency module of the present invention, when the substrate is a laminated substrate, each resonance circuit may be configured using a conductor layer and include a transmission line having an inductance. The longitudinal direction of the transmission line included in the resonance circuit in the first reception bandpass filter may be orthogonal to the longitudinal direction of the transmission line included in the resonance circuit in the second reception bandpass filter. . Further, the longitudinal direction of the transmission line included in the resonance circuit in the first transmission band-pass filter may be orthogonal to the longitudinal direction of the transmission line included in the resonance circuit in the second transmission band-pass filter. .

また、本発明の高周波モジュールにおいて、基板が積層基板である場合には、基板は、第１のダイプレクサに含まれる全ての共振回路と第２のダイプレクサに含まれる全ての共振回路との間に配置されると共にグランドに接続される導体部を含んでいてもよい。   In the high frequency module of the present invention, when the substrate is a laminated substrate, the substrate is disposed between all the resonance circuits included in the first diplexer and all the resonance circuits included in the second diplexer. And a conductor portion connected to the ground.

また、本発明の高周波モジュールにおいて、基板が積層基板である場合には、スイッチ回路は基板に搭載され、導体層は、スイッチ回路と全ての共振回路との間に配置されると共にグランドに接続されるグランド用導体層を含んでいてもよい。   In the high frequency module of the present invention, when the substrate is a laminated substrate, the switch circuit is mounted on the substrate, and the conductor layer is disposed between the switch circuit and all the resonance circuits and connected to the ground. A ground conductor layer may be included.

また、本発明の高周波モジュールにおいて、スイッチ回路は、基板に搭載されていてもよい。また、スイッチ回路は、ＧａＡｓ化合物半導体による電界効果トランジスタを用いて構成されていてもよい。   In the high frequency module of the present invention, the switch circuit may be mounted on a substrate. The switch circuit may be configured using a field effect transistor made of a GaAs compound semiconductor.

また、本発明の高周波モジュールにおいて、第１のダイプレクサは、更に、第２の受信用バンドパスフィルタに直列に接続され、第２の受信信号を通過させるローパスフィルタを有していてもよい。また、第２のダイプレクサは、更に、第２の送信用バンドパスフィルタに直列に接続され、第２の送信信号を通過させるローパスフィルタを有していてもよい。   In the high-frequency module of the present invention, the first diplexer may further include a low-pass filter that is connected in series to the second reception band-pass filter and passes the second reception signal. The second diplexer may further include a low-pass filter that is connected in series to the second transmission band-pass filter and passes the second transmission signal.

また、本発明の高周波モジュールにおいて、第１のダイプレクサは、更に、スイッチ回路と第１の受信用バンドパスフィルタとの間に挿入されたインダクタと、スイッチ回路と第２の受信用バンドパスフィルタとの間に挿入されたキャパシタとを有していてもよい。また、第２のダイプレクサは、更に、スイッチ回路と第１の送信用バンドパスフィルタとの間に挿入されたインダクタと、スイッチ回路と第２の送信用バンドパスフィルタとの間に挿入されたキャパシタとを有していてもよい。   In the high frequency module of the present invention, the first diplexer further includes an inductor inserted between the switch circuit and the first reception bandpass filter, a switch circuit, and a second reception bandpass filter. And a capacitor inserted between them. The second diplexer further includes an inductor inserted between the switch circuit and the first transmission bandpass filter, and a capacitor inserted between the switch circuit and the second transmission bandpass filter. You may have.

また、本発明の高周波モジュールは、更に、第１の受信信号端子と第１のダイプレクサとの間に挿入された第１のアンプおよび第３の受信用バンドパスフィルタと、第２の受信信号端子と第１のダイプレクサとの間に挿入された第２のアンプおよび第４の受信用バンドパスフィルタと、第１の送信信号端子と第２のダイプレクサとの間に挿入された第３のアンプおよび第３の送信用バンドパスフィルタと、第２の送信信号端子と第２のダイプレクサとの間に挿入された第４のアンプおよび第４の送信用バンドパスフィルタとを備えていてもよい。この場合、基板は、交互に積層された誘電体層と導体層とを含み、高周波モジュールの構成要素を一体化する積層基板であり、基板は、スイッチ回路および第１ないし第４のアンプは、基板に搭載されていてもよい。   The high frequency module of the present invention further includes a first amplifier and a third reception band-pass filter inserted between the first reception signal terminal and the first diplexer, and a second reception signal terminal. A second amplifier and a fourth reception band-pass filter inserted between the first diplexer and the first amplifier, a third amplifier inserted between the first transmission signal terminal and the second diplexer, and A third transmission bandpass filter, a fourth amplifier and a fourth transmission bandpass filter inserted between the second transmission signal terminal and the second diplexer may be provided. In this case, the substrate includes a dielectric layer and a conductor layer that are alternately laminated, and is a laminated substrate that integrates the components of the high-frequency module. The substrate is a switch circuit and the first to fourth amplifiers. It may be mounted on a substrate.

また、第１の受信信号端子は、平衡信号の形態の第１の受信信号を出力するものであり、第２の受信信号端子は、平衡信号の形態の第２の受信信号を出力するものであり、第１の送信信号端子は、平衡信号の形態の第１の送信信号が入力されるものであり、第２の送信信号端子は、平衡信号の形態の第２の送信信号が入力されるものであり、第１のダイプレクサは、不平衡信号の形態の第１および第２の受信信号を出力し、第２のダイプレクサには、不平衡信号の形態の第１および第２の送信信号が入力されてもよい。この場合、高周波モジュールは、更に、第１のダイプレクサより出力される不平衡信号の形態の第１の受信信号を、平衡信号の形態の第１の受信信号に変換して、第１の受信信号端子に送る第１のバランと、第１のダイプレクサより出力される不平衡信号の形態の第２の受信信号を、平衡信号の形態の第２の受信信号に変換して、第２の受信信号端子に送る第２のバランと、第１の送信信号端子に入力された平衡信号の形態の第１の送信信号を、不平衡信号の形態の第１の送信信号に変換して、第２のダイプレクサに送る第３のバランと、第２の送信信号端子に入力された平衡信号の形態の第２の送信信号を、不平衡信号の形態の第２の送信信号に変換して、第２のダイプレクサに送る第４のバランとを備えていてもよい。   The first received signal terminal outputs a first received signal in the form of a balanced signal, and the second received signal terminal outputs a second received signal in the form of a balanced signal. Yes, the first transmission signal terminal receives a first transmission signal in the form of a balanced signal, and the second transmission signal terminal receives a second transmission signal in the form of a balanced signal. The first diplexer outputs first and second received signals in the form of unbalanced signals, and the second diplexer receives the first and second transmitted signals in the form of unbalanced signals. It may be entered. In this case, the high-frequency module further converts the first received signal in the form of an unbalanced signal output from the first diplexer into the first received signal in the form of a balanced signal, and then receives the first received signal. A second received signal in the form of an unbalanced signal output from the first balun to be sent to the terminal and the first diplexer is converted into a second received signal in the form of a balanced signal; A second balun to be sent to the terminal, and a first transmission signal in the form of a balanced signal input to the first transmission signal terminal is converted into a first transmission signal in the form of an unbalanced signal; The third balun to be sent to the diplexer and the second transmission signal in the form of a balanced signal inputted to the second transmission signal terminal are converted into a second transmission signal in the form of an unbalanced signal, You may provide with the 4th balun sent to a diplexer.

また、本発明の高周波モジュールにおいて、基板は、互いに反対側を向く第１の面と第２の面とを有し、スイッチ回路および第１ないし第４のアンプは、第１の面に搭載されていてもよい。また、高周波モジュールは、高周波モジュールの構成要素の一部を構成すると共に第１の面に搭載された複数の受動素子を含んでいてもよい。   In the high-frequency module of the present invention, the substrate has a first surface and a second surface facing opposite sides, and the switch circuit and the first to fourth amplifiers are mounted on the first surface. It may be. The high-frequency module may include a plurality of passive elements that constitute part of the components of the high-frequency module and are mounted on the first surface.

また、本発明の高周波モジュールは、更に、第１の面およびこの第１の面に搭載された全ての要素を覆う樹脂層を備えていてもよい。この場合、全ての端子は、第２の面に配置されていてもよい。   The high-frequency module of the present invention may further include a resin layer that covers the first surface and all the elements mounted on the first surface. In this case, all the terminals may be arranged on the second surface.

また、本発明の高周波モジュールにおいて、スイッチ回路および第１ないし第４のアンプは、いずれも、複数の受動素子のうちの最も高いものの高さよりも小さい高さを有するベアチップの形態の半導体素子になっていてもよい。   In the high-frequency module of the present invention, each of the switch circuit and the first to fourth amplifiers is a semiconductor element in the form of a bare chip having a height smaller than the height of the highest one of the plurality of passive elements. It may be.

本発明の高周波モジュールでは、第１のダイプレクサは第１および第２の受信用バンドパスフィルタを有し、第２のダイプレクサは第１および第２の送信用バンドパスフィルタを有し、各バンドパスフィルタは共振回路を用いて構成されている。また、スイッチ回路と第１および第２のダイプレクサが基板によって一体化されている。これらのことから、本発明によれば、高周波モジュールを構成する素子の数を少なくでき、且つ高周波モジュールの実装面積を小さくすることができる。従って、本発明によれば、無線ＬＡＮ用の通信装置に用いられ、複数の周波数帯域の送信信号および受信信号を処理でき、且つ小型化が可能な高周波モジュールを実現することができるという効果を奏する。   In the high-frequency module of the present invention, the first diplexer has first and second reception bandpass filters, the second diplexer has first and second transmission bandpass filters, and each bandpass The filter is configured using a resonant circuit. Further, the switch circuit and the first and second diplexers are integrated by the substrate. Therefore, according to the present invention, the number of elements constituting the high-frequency module can be reduced, and the mounting area of the high-frequency module can be reduced. Therefore, according to the present invention, there is an effect that it is possible to realize a high-frequency module that can be used in a wireless LAN communication apparatus and can process transmission signals and reception signals in a plurality of frequency bands and can be downsized. .

本発明の高周波モジュールは、アンテナ端子として第１および第２のアンテナ端子を備え、スイッチ回路は、第１および第２のダイプレクサのいずれかを、第１および第２のアンテナ端子のいずれかに接続してもよい。この場合には、ダイバシティに対応した高周波モジュールを実現することができるという効果を奏する。   The high-frequency module of the present invention includes first and second antenna terminals as antenna terminals, and the switch circuit connects one of the first and second diplexers to one of the first and second antenna terminals. May be. In this case, there is an effect that a high frequency module corresponding to diversity can be realized.

また、本発明の高周波モジュールにおいて、基板は、交互に積層された誘電体層と導体層とを含む積層基板であってもよく、各共振回路は、誘電体層と導体層を用いて構成されていてもよい。この場合には、高周波モジュールをより小型化することができるという効果を奏する。   In the high frequency module of the present invention, the substrate may be a laminated substrate including dielectric layers and conductor layers alternately laminated, and each resonance circuit is configured using the dielectric layers and the conductor layers. It may be. In this case, there is an effect that the high-frequency module can be further downsized.

また、本発明の高周波モジュールにおいて、基板が積層基板である場合には、各共振回路は、導体層を用いて構成された分布定数線路を含んでいてもよい。この場合には、バンドパスフィルタの通過帯域外の周波数領域において大きな減衰が必要で、且つ通過帯域と通過帯域外の周波数領域との境界近傍において挿入損失が急峻に変化する特性が必要なときに、バンドパスフィルタを集中定数素子のみによって構成する場合に比べて、高周波モジュールをより小型化することが可能になると共に、容易にバンドパスフィルタの所望の特性を実現することが可能になるという効果を奏する。   Further, in the high frequency module of the present invention, when the substrate is a laminated substrate, each resonance circuit may include a distributed constant line configured using a conductor layer. In this case, a large attenuation is required in the frequency region outside the passband of the bandpass filter, and a characteristic in which the insertion loss changes sharply in the vicinity of the boundary between the passband and the frequency region outside the passband is required. Compared with the case where the bandpass filter is composed only of lumped constant elements, the high-frequency module can be made more compact and the desired characteristics of the bandpass filter can be easily realized. Play.

また、本発明の高周波モジュールにおいて、基板が積層基板である場合には、各共振回路は、導体層を用いて構成されインダクタンスを有する伝送線路を含み、第１の受信用バンドパスフィルタにおける共振回路に含まれる上記伝送線路の長手方向と第２の受信用バンドパスフィルタにおける共振回路に含まれる上記伝送線路の長手方向は直交し、第１の送信用バンドパスフィルタにおける共振回路に含まれる上記伝送線路の長手方向と第２の送信用バンドパスフィルタにおける共振回路に含まれる上記伝送線路の長手方向は直交していてもよい。この場合には、第１の受信用バンドパスフィルタと第２の受信用バンドパスフィルタとの間における電磁気的な干渉、および第１の送信用バンドパスフィルタと第２の送信用バンドパスフィルタとの間における電磁気的な干渉の発生を防止することができるという効果を奏する。   In the high-frequency module of the present invention, when the substrate is a laminated substrate, each resonance circuit includes a transmission line that is configured using a conductor layer and has an inductance, and the resonance circuit in the first reception bandpass filter. The transmission line included in the resonance circuit in the first transmission band-pass filter is orthogonal to the transmission line included in the resonance circuit in the first transmission band-pass filter. The longitudinal direction of the transmission line and the longitudinal direction of the transmission line included in the resonance circuit in the second transmission bandpass filter may be orthogonal to each other. In this case, electromagnetic interference between the first reception bandpass filter and the second reception bandpass filter, and the first transmission bandpass filter and the second transmission bandpass filter It is possible to prevent the occurrence of electromagnetic interference between the two.

また、本発明の高周波モジュールにおいて、基板が積層基板である場合には、基板は、第１のダイプレクサに含まれる全ての共振回路と第２のダイプレクサに含まれる全ての共振回路との間に配置されると共にグランドに接続される導体部を含んでいてもよい。この場合には、第１のダイプレクサと第２のダイプレクサとの間における電磁気的な干渉の発生を防止することができるという効果を奏する。   In the high frequency module of the present invention, when the substrate is a laminated substrate, the substrate is disposed between all the resonance circuits included in the first diplexer and all the resonance circuits included in the second diplexer. And a conductor portion connected to the ground. In this case, there is an effect that it is possible to prevent the occurrence of electromagnetic interference between the first diplexer and the second diplexer.

また、本発明の高周波モジュールにおいて、基板が積層基板である場合には、スイッチ回路は基板に搭載され、導体層は、スイッチ回路と全ての共振回路との間に配置されると共にグランドに接続されるグランド用導体層を含んでいてもよい。この場合には、スイッチ回路と第１および第２のダイプレクサとの間における電磁気的な干渉の発生を防止することができるという効果を奏する。   In the high frequency module of the present invention, when the substrate is a laminated substrate, the switch circuit is mounted on the substrate, and the conductor layer is disposed between the switch circuit and all the resonance circuits and connected to the ground. A ground conductor layer may be included. In this case, there is an effect that it is possible to prevent electromagnetic interference between the switch circuit and the first and second diplexers.

また、本発明の高周波モジュールにおいて、第１のダイプレクサは、更に、第２の受信用バンドパスフィルタに直列に接続され、第２の受信信号を通過させるローパスフィルタを有し、第２のダイプレクサは、更に、第２の送信用バンドパスフィルタに直列に接続され、第２の送信信号を通過させるローパスフィルタを有していてもよい。この場合には、第２の受信信号および第２の送信信号の各経路において、第２の周波数帯域における挿入損失の増加を抑制しながら、第２の周波数帯域よりも高周波側における挿入損失を増加させることができるという効果を奏する。   In the high-frequency module of the present invention, the first diplexer further includes a low-pass filter that is connected in series to the second reception band-pass filter and passes the second reception signal, and the second diplexer is Further, a low-pass filter that is connected in series to the second transmission band-pass filter and passes the second transmission signal may be provided. In this case, in each path of the second reception signal and the second transmission signal, the insertion loss on the higher frequency side than the second frequency band is increased while suppressing the increase of the insertion loss in the second frequency band. There is an effect that can be made.

以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
始めに、本発明の第１の実施の形態に係る高周波モジュールについて説明する。本実施の形態に係る高周波モジュールは、無線ＬＡＮ用の通信装置に用いられ、第１の周波数帯域における受信信号および送信信号と、第１の周波数帯域よりも高周波側の第２の周波数帯域における受信信号および送信信号とを処理するものである。第１の周波数帯域は、例えばＩＥＥＥ８０２．１１ｂにおいて使用される２．４ＧＨｚ帯である。第２の周波数帯域は、例えばＩＥＥＥ８０２．１１ａやＩＥＥＥ８０２．１１ｇにおいて使用される５ＧＨｚ帯である。また、本実施の形態に係る高周波モジュールは、ダイバシティに対応可能なものである。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[First Embodiment]
First, the high frequency module according to the first embodiment of the present invention will be described. The high-frequency module according to the present embodiment is used in a wireless LAN communication device, and receives signals and transmission signals in a first frequency band, and reception in a second frequency band on the higher frequency side than the first frequency band. Signals and transmission signals are processed. The first frequency band is a 2.4 GHz band used in, for example, IEEE 802.11b. The second frequency band is a 5 GHz band used in, for example, IEEE 802.11a and IEEE 802.11g. Moreover, the high-frequency module according to the present embodiment can cope with diversity.

図１は、本実施の形態に係る高周波モジュールを示す回路図である。本実施の形態に係る高周波モジュール１は、それぞれ異なるアンテナ１０１，１０２に接続される２つのアンテナ端子ＡＮＴ１，ＡＮＴ２と、第１の周波数帯域における受信信号（以下、第１の受信信号という。）を出力する第１の受信信号端子ＲＸ１と、第２の周波数帯域における受信信号（以下、第２の受信信号という。）を出力する第２の受信信号端子ＲＸ２と、第１の周波数帯域における送信信号（以下、第１の送信信号という。）が入力される第１の送信信号端子ＴＸ１と、第２の周波数帯域における送信信号（以下、第２の送信信号という。）が入力される第２の送信信号端子ＴＸ２と、それぞれ制御信号ＶＣ１，ＶＣ２が入力される制御端子ＣＴ１，ＣＴ２とを備えている。制御端子ＣＴ１，ＣＴ２は、それぞれ、高周波モジュール１の外部に設けられるキャパシタ１０３，１０４を介して接地されるようになっている。   FIG. 1 is a circuit diagram showing a high-frequency module according to the present embodiment. The high-frequency module 1 according to the present embodiment includes two antenna terminals ANT1 and ANT2 connected to different antennas 101 and 102, and a received signal in the first frequency band (hereinafter referred to as a first received signal). A first reception signal terminal RX1 that outputs, a second reception signal terminal RX2 that outputs a reception signal in the second frequency band (hereinafter referred to as a second reception signal), and a transmission signal in the first frequency band (Hereinafter referred to as a first transmission signal) is input to a first transmission signal terminal TX1, and a transmission signal in a second frequency band (hereinafter referred to as a second transmission signal) is input to a second. A transmission signal terminal TX2 and control terminals CT1 and CT2 to which control signals VC1 and VC2 are respectively input are provided. The control terminals CT1 and CT2 are grounded via capacitors 103 and 104 provided outside the high-frequency module 1, respectively.

高周波モジュール１は、更に、アンテナ端子ＡＮＴ１，ＡＮＴ２に接続されたスイッチ回路１０と、受信信号端子ＲＸ１，ＲＸ２およびスイッチ回路１０に直接または間接的に接続された第１のダイプレクサ１１と、送信信号端子ＴＸ１，ＴＸ２およびスイッチ回路１０に直接または間接的に接続された第２のダイプレクサ１２とを備えている。   The high frequency module 1 further includes a switch circuit 10 connected to the antenna terminals ANT1 and ANT2, a first diplexer 11 connected directly or indirectly to the reception signal terminals RX1 and RX2 and the switch circuit 10, and a transmission signal terminal. TX1 and TX2 and a second diplexer 12 connected directly or indirectly to the switch circuit 10.

高周波モジュール１は、更に、キャパシタ１３，１４，１５，１６を備えている。キャパシタ１３は、スイッチ回路１０とアンテナ端子ＡＮＴ１との間の信号経路に直列に挿入されている。キャパシタ１４は、スイッチ回路１０とアンテナ端子ＡＮＴ２との間の信号経路に直列に挿入されている。キャパシタ１５は、スイッチ回路１０とダイプレクサ１１との間の信号経路に直列に挿入されている。キャパシタ１６は、スイッチ回路１０とダイプレクサ１２との間の信号経路に直列に挿入されている。キャパシタ１３，１４，１５，１６は、いずれも、制御信号ＶＣ１，ＶＣ２に起因する直流の通過を阻止するものである。   The high frequency module 1 further includes capacitors 13, 14, 15, and 16. The capacitor 13 is inserted in series in the signal path between the switch circuit 10 and the antenna terminal ANT1. The capacitor 14 is inserted in series in the signal path between the switch circuit 10 and the antenna terminal ANT2. The capacitor 15 is inserted in series in the signal path between the switch circuit 10 and the diplexer 11. The capacitor 16 is inserted in series in the signal path between the switch circuit 10 and the diplexer 12. Capacitors 13, 14, 15, and 16 all block the passage of direct current due to control signals VC 1 and VC 2.

スイッチ回路１０は、６つのポートＰ１〜Ｐ６を有している。ポートＰ１は、キャパシタ１３を介してアンテナ端子ＡＮＴ１に接続されている。ポートＰ２は、キャパシタ１４を介してアンテナ端子ＡＮＴ２に接続されている。ポートＰ３は、キャパシタ１５を介してダイプレクサ１１に接続されている。ポートＰ４は、キャパシタ１６を介してダイプレクサ１２に接続されている。ポートＰ５，Ｐ６は、それぞれ、制御端子ＣＴ１，ＣＴ２に接続されている。   The switch circuit 10 has six ports P1 to P6. The port P1 is connected to the antenna terminal ANT1 through the capacitor 13. The port P2 is connected to the antenna terminal ANT2 via the capacitor 14. The port P3 is connected to the diplexer 11 via the capacitor 15. The port P4 is connected to the diplexer 12 via the capacitor 16. Ports P5 and P6 are connected to control terminals CT1 and CT2, respectively.

スイッチ回路１０は、更に、それぞれ導通状態と非導通状態が選択される４つのスイッチＳＷ１〜ＳＷ４を有している。各スイッチＳＷ１〜ＳＷ４は、それぞれ、例えばＧａＡｓ化合物半導体による電界効果トランジスタを用いて構成されている。スイッチＳＷ１の一端はポートＰ１に接続され、スイッチＳＷ１の他端はポートＰ３に接続されている。スイッチＳＷ２の一端はポートＰ２に接続され、スイッチＳＷ２の他端はポートＰ３に接続されている。スイッチＳＷ３の一端はポートＰ２に接続され、スイッチＳＷ３の他端はポートＰ４に接続されている。スイッチＳＷ４の一端はポートＰ１に接続され、スイッチＳＷ４の他端はポートＰ４に接続されている。   The switch circuit 10 further includes four switches SW1 to SW4 for selecting a conductive state and a nonconductive state, respectively. Each of the switches SW1 to SW4 is configured using a field effect transistor made of, for example, a GaAs compound semiconductor. One end of the switch SW1 is connected to the port P1, and the other end of the switch SW1 is connected to the port P3. One end of the switch SW2 is connected to the port P2, and the other end of the switch SW2 is connected to the port P3. One end of the switch SW3 is connected to the port P2, and the other end of the switch SW3 is connected to the port P4. One end of the switch SW4 is connected to the port P1, and the other end of the switch SW4 is connected to the port P4.

スイッチＳＷ１とスイッチＳＷ３は、ポートＰ５に入力される制御信号ＶＣ１がハイレベルのときに導通状態となり、制御信号ＶＣ１がローレベルのときに非導通状態となる。スイッチＳＷ２とスイッチＳＷ４は、ポートＰ６に入力される制御信号ＶＣ２がハイレベルのときに導通状態となり、制御信号ＶＣ２がローレベルのときに非導通状態となる。従って、制御信号ＶＣ１がハイレベルで、制御信号ＶＣ２がローレベルのときには、ポートＰ１とポートＰ３が接続され、ポートＰ２とポートＰ４が接続される。このとき、ダイプレクサ１１はアンテナ端子ＡＮＴ１に接続され、ダイプレクサ１２はアンテナ端子ＡＮＴ２に接続される。一方、制御信号ＶＣ１がローレベルで、制御信号ＶＣ２がハイレベルのときには、ポートＰ１とポートＰ４が接続され、ポートＰ２とポートＰ３が接続される。このとき、ダイプレクサ１１はアンテナ端子ＡＮＴ２に接続され、ダイプレクサ１２はアンテナ端子ＡＮＴ１に接続される。このように、スイッチ回路１０は、ダイプレクサ１１，１２のいずれかを、アンテナ端子ＡＮＴ１，ＡＮＴ２のいずれかに接続する。   The switches SW1 and SW3 are turned on when the control signal VC1 input to the port P5 is at a high level, and are turned off when the control signal VC1 is at a low level. The switches SW2 and SW4 are turned on when the control signal VC2 input to the port P6 is at a high level, and are turned off when the control signal VC2 is at a low level. Therefore, when the control signal VC1 is at a high level and the control signal VC2 is at a low level, the port P1 and the port P3 are connected, and the port P2 and the port P4 are connected. At this time, the diplexer 11 is connected to the antenna terminal ANT1, and the diplexer 12 is connected to the antenna terminal ANT2. On the other hand, when the control signal VC1 is at a low level and the control signal VC2 is at a high level, the port P1 and the port P4 are connected, and the port P2 and the port P3 are connected. At this time, the diplexer 11 is connected to the antenna terminal ANT2, and the diplexer 12 is connected to the antenna terminal ANT1. Thus, the switch circuit 10 connects either the diplexer 11 or 12 to any one of the antenna terminals ANT1 and ANT2.

ダイプレクサ１１は、３つのポートＰ１１〜Ｐ１３を有している。ポートＰ１１は、キャパシタ１５を介してスイッチ回路１０のポートＰ３に接続されている。ポートＰ１２は、受信信号端子ＲＸ１に接続されている。ポートＰ１３は、受信信号端子ＲＸ２に接続されている。   The diplexer 11 has three ports P11 to P13. The port P11 is connected to the port P3 of the switch circuit 10 via the capacitor 15. The port P12 is connected to the reception signal terminal RX1. The port P13 is connected to the reception signal terminal RX2.

ダイプレクサ１１は、更に、２つのバンドパスフィルタ（以下、ＢＰＦと記す。）２０，３０と、ローパスフィルタ（以下、ＬＰＦとも記す。）４０と、インダクタ８１と、キャパシタ８２，８３，８４とを有している。ＢＰＦ２０の一端は、インダクタ８１を介してポートＰ１１に接続されている。ＢＰＦ２０の他端は、キャパシタ８２を介してポートＰ１２に接続されている。ＢＰＦ３０の一端は、キャパシタ８３を介してポートＰ１１に接続されている。ＢＰＦ３０の他端は、キャパシタ８４を介してＬＰＦ４０の一端に接続されている。ＬＰＦ４０の他端は、ポートＰ１３に接続されている。ＢＰＦ２０は、本発明における第１の受信用バンドパスフィルタに対応し、ＢＰＦ３０は、本発明における第２の受信用バンドパスフィルタに対応する。   The diplexer 11 further includes two band pass filters (hereinafter referred to as BPF) 20 and 30, a low pass filter (hereinafter also referred to as LPF) 40, an inductor 81, and capacitors 82, 83 and 84. is doing. One end of the BPF 20 is connected to the port P11 via the inductor 81. The other end of the BPF 20 is connected to the port P12 via the capacitor 82. One end of the BPF 30 is connected to the port P11 via the capacitor 83. The other end of the BPF 30 is connected to one end of the LPF 40 via a capacitor 84. The other end of the LPF 40 is connected to the port P13. The BPF 20 corresponds to the first reception bandpass filter in the present invention, and the BPF 30 corresponds to the second reception bandpass filter in the present invention.

ＢＰＦ２０は、インダクタンスを有する伝送線路２１，２４と、キャパシタ２２，２３，２５とを有している。伝送線路２１およびキャパシタ２２，２３の各一端は、インダクタ８１を介してポートＰ１１に接続されている。伝送線路２１およびキャパシタ２２の各他端は接地されている。伝送線路２４およびキャパシタ２５の各一端は、キャパシタ２３の他端に接続されていると共に、キャパシタ８２を介してポートＰ１２に接続されている。伝送線路２４およびキャパシタ２５の各他端は接地されている。伝送線路２１とキャパシタ２２は、並列共振回路を構成している。伝送線路２４とキャパシタ２５は、他の並列共振回路を構成している。このように、ＢＰＦ２０は、２つの並列共振回路を用いて構成されている。   The BPF 20 includes transmission lines 21 and 24 having inductances and capacitors 22, 23 and 25. One end of each of the transmission line 21 and the capacitors 22 and 23 is connected to the port P11 via the inductor 81. The other ends of the transmission line 21 and the capacitor 22 are grounded. One end of each of the transmission line 24 and the capacitor 25 is connected to the other end of the capacitor 23 and is connected to the port P12 through the capacitor 82. The other ends of the transmission line 24 and the capacitor 25 are grounded. The transmission line 21 and the capacitor 22 constitute a parallel resonance circuit. The transmission line 24 and the capacitor 25 constitute another parallel resonance circuit. Thus, the BPF 20 is configured using two parallel resonance circuits.

ＢＰＦ３０は、インダクタンスを有する伝送線路３１，３４と、キャパシタ３２，３３，３５とを有している。伝送線路３１およびキャパシタ３２，３３の各一端は、キャパシタ８３を介してポートＰ１１に接続されている。伝送線路３１およびキャパシタ３２の各他端は接地されている。伝送線路３４およびキャパシタ３５の各一端は、キャパシタ３３の他端に接続されていると共に、キャパシタ８４を介してＬＰＦ４０に接続されている。伝送線路３４およびキャパシタ３５の各他端は接地されている。伝送線路３１とキャパシタ３２は、並列共振回路を構成している。伝送線路３４とキャパシタ３５は、他の並列共振回路を構成している。このように、ＢＰＦ３０は、２つの並列共振回路を用いて構成されている。   The BPF 30 includes transmission lines 31 and 34 having inductances and capacitors 32, 33 and 35. One end of each of the transmission line 31 and the capacitors 32 and 33 is connected to the port P11 via the capacitor 83. The other ends of the transmission line 31 and the capacitor 32 are grounded. One end of each of the transmission line 34 and the capacitor 35 is connected to the other end of the capacitor 33 and is connected to the LPF 40 via the capacitor 84. The other ends of the transmission line 34 and the capacitor 35 are grounded. The transmission line 31 and the capacitor 32 constitute a parallel resonance circuit. The transmission line 34 and the capacitor 35 constitute another parallel resonance circuit. Thus, the BPF 30 is configured using two parallel resonant circuits.

ＬＰＦ４０は、インダクタ４１と、キャパシタ４２，４３，４４とを有している。インダクタ４１およびキャパシタ４２，４３の各一端は、キャパシタ８４を介してＢＰＦ３０に接続されている。インダクタ４１およびキャパシタ４３の各他端は、ポートＰ１３に接続されている。キャパシタ４２の他端は接地されている。キャパシタ４４の一端はポートＰ１３に接続され、キャパシタ４４の他端は接地されている。   The LPF 40 includes an inductor 41 and capacitors 42, 43 and 44. One end of each of the inductor 41 and the capacitors 42 and 43 is connected to the BPF 30 via the capacitor 84. The other ends of the inductor 41 and the capacitor 43 are connected to the port P13. The other end of the capacitor 42 is grounded. One end of the capacitor 44 is connected to the port P13, and the other end of the capacitor 44 is grounded.

ＢＰＦ２０は、第１の周波数帯域内の周波数の信号を通過させ、第１の周波数帯域外の周波数の信号を遮断する。これにより、ＢＰＦ２０は、アンテナ端子ＡＮＴ１またはアンテナ端子ＡＮＴ２に入力されスイッチ回路１０を通過した第１の受信信号を通過させて受信信号端子ＲＸ１に送る。インダクタ８１およびキャパシタ８２は、ＢＰＦ２０を含む、第１の受信信号の経路における通過特性を改善する。   The BPF 20 passes a signal having a frequency within the first frequency band and blocks a signal having a frequency outside the first frequency band. Accordingly, the BPF 20 passes the first reception signal that has been input to the antenna terminal ANT1 or the antenna terminal ANT2 and passed through the switch circuit 10, and sends the first reception signal to the reception signal terminal RX1. The inductor 81 and the capacitor 82 improve the pass characteristic in the path of the first reception signal including the BPF 20.

ＢＰＦ３０は、第２の周波数帯域内の周波数の信号を通過させ、第２の周波数帯域外の周波数の信号を遮断する。ＬＰＦ４０は、第２の周波数帯域内の周波数の信号および第２の周波数帯域よりも低周波側の周波数の信号を通過させ、第２の周波数帯域よりも高周波側の周波数の信号を遮断する。これにより、ＢＰＦ３０およびＬＰＦ４０は、アンテナ端子ＡＮＴ１またはアンテナ端子ＡＮＴ２に入力されスイッチ回路１０を通過した第２の受信信号を通過させて受信信号端子ＲＸ２に送る。キャパシタ８３，８４は、ＢＰＦ３０およびＬＰＦ４０を含む、第２の受信信号の経路における通過特性を改善する。   The BPF 30 passes a signal having a frequency within the second frequency band and blocks a signal having a frequency outside the second frequency band. The LPF 40 passes a signal having a frequency within the second frequency band and a signal having a frequency lower than the second frequency band, and blocks a signal having a frequency higher than the second frequency band. As a result, the BPF 30 and the LPF 40 pass the second reception signal that has been input to the antenna terminal ANT1 or the antenna terminal ANT2 and passed through the switch circuit 10, and sends the second reception signal to the reception signal terminal RX2. Capacitors 83 and 84 improve the pass characteristic in the path of the second received signal including BPF 30 and LPF 40.

ダイプレクサ１２は、３つのポートＰ２１〜Ｐ２３を有している。ポートＰ２１は、キャパシタ１６を介してスイッチ回路１０のポートＰ４に接続されている。ポートＰ２２は、送信信号端子ＴＸ１に接続されている。ポートＰ２３は、送信信号端子ＴＸ２に接続されている。   The diplexer 12 has three ports P21 to P23. The port P21 is connected to the port P4 of the switch circuit 10 via the capacitor 16. The port P22 is connected to the transmission signal terminal TX1. The port P23 is connected to the transmission signal terminal TX2.

ダイプレクサ１２は、更に、２つのＢＰＦ５０，６０と、ＬＰＦ７０と、インダクタ９１と、キャパシタ９２，９３，９４とを有している。ＢＰＦ５０の一端は、インダクタ９１を介してポートＰ２１に接続されている。ＢＰＦ５０の他端は、キャパシタ９２を介してポートＰ２２に接続されている。ＢＰＦ６０の一端は、キャパシタ９３を介してポートＰ２１に接続されている。ＢＰＦ６０の他端は、キャパシタ９４を介してＬＰＦ７０の一端に接続されている。ＬＰＦ７０の他端は、ポートＰ２３に接続されている。ＢＰＦ５０は、本発明における第１の送信用バンドパスフィルタに対応し、ＢＰＦ６０は、本発明における第２の送信用バンドパスフィルタに対応する。   The diplexer 12 further includes two BPFs 50 and 60, an LPF 70, an inductor 91, and capacitors 92, 93 and 94. One end of the BPF 50 is connected to the port P21 via the inductor 91. The other end of the BPF 50 is connected to the port P22 via the capacitor 92. One end of the BPF 60 is connected to the port P21 through the capacitor 93. The other end of the BPF 60 is connected to one end of the LPF 70 via a capacitor 94. The other end of the LPF 70 is connected to the port P23. The BPF 50 corresponds to the first transmission band-pass filter in the present invention, and the BPF 60 corresponds to the second transmission band-pass filter in the present invention.

ＢＰＦ５０は、インダクタンスを有する伝送線路５１，５４と、キャパシタ５２，５３，５５とを有している。伝送線路５１およびキャパシタ５２，５３の各一端は、インダクタ９１を介してポートＰ２１に接続されている。伝送線路５１およびキャパシタ５２の各他端は接地されている。伝送線路５４およびキャパシタ５５の各一端は、キャパシタ５３の他端に接続されていると共に、キャパシタ９２を介してポートＰ２２に接続されている。伝送線路５４およびキャパシタ５５の各他端は接地されている。伝送線路５１とキャパシタ５２は、並列共振回路を構成している。伝送線路５４とキャパシタ５５は、他の並列共振回路を構成している。このように、ＢＰＦ５０は、２つの並列共振回路を用いて構成されている。   The BPF 50 includes transmission lines 51 and 54 having inductance and capacitors 52, 53 and 55. One end of each of the transmission line 51 and the capacitors 52 and 53 is connected to the port P21 via the inductor 91. The other ends of the transmission line 51 and the capacitor 52 are grounded. One end of each of the transmission line 54 and the capacitor 55 is connected to the other end of the capacitor 53 and also connected to the port P22 via the capacitor 92. The other ends of the transmission line 54 and the capacitor 55 are grounded. The transmission line 51 and the capacitor 52 constitute a parallel resonance circuit. The transmission line 54 and the capacitor 55 constitute another parallel resonance circuit. Thus, the BPF 50 is configured using two parallel resonant circuits.

ＢＰＦ６０は、インダクタンスを有する伝送線路６１，６４と、キャパシタ６２，６３，６５とを有している。伝送線路６１およびキャパシタ６２，６３の各一端は、キャパシタ９３を介してポートＰ２１に接続されている。伝送線路６１およびキャパシタ６２の各他端は接地されている。伝送線路６４およびキャパシタ６５の各一端は、キャパシタ６３の他端に接続されていると共に、キャパシタ９４を介してＬＰＦ７０に接続されている。伝送線路６４およびキャパシタ６５の各他端は接地されている。伝送線路６１とキャパシタ６２は、並列共振回路を構成している。伝送線路６４とキャパシタ６５は、他の並列共振回路を構成している。このように、ＢＰＦ６０は、２つの並列共振回路を用いて構成されている。   The BPF 60 includes transmission lines 61 and 64 having inductances and capacitors 62, 63 and 65. One end of each of the transmission line 61 and the capacitors 62 and 63 is connected to the port P21 through the capacitor 93. The other ends of the transmission line 61 and the capacitor 62 are grounded. One end of each of the transmission line 64 and the capacitor 65 is connected to the other end of the capacitor 63 and is connected to the LPF 70 via the capacitor 94. The other ends of the transmission line 64 and the capacitor 65 are grounded. The transmission line 61 and the capacitor 62 constitute a parallel resonance circuit. The transmission line 64 and the capacitor 65 constitute another parallel resonance circuit. Thus, the BPF 60 is configured using two parallel resonant circuits.

ＬＰＦ７０は、インダクタ７１と、キャパシタ７２，７３，７４とを有している。インダクタ７１およびキャパシタ７２，７３の各一端は、キャパシタ９４を介してＢＰＦ６０に接続されている。インダクタ７１およびキャパシタ７３の各他端は、ポートＰ２３に接続されている。キャパシタ７２の他端は接地されている。キャパシタ７４の一端はポートＰ２３に接続され、キャパシタ７４の他端は接地されている。   The LPF 70 includes an inductor 71 and capacitors 72, 73 and 74. One end of each of the inductor 71 and the capacitors 72 and 73 is connected to the BPF 60 via the capacitor 94. The other ends of the inductor 71 and the capacitor 73 are connected to the port P23. The other end of the capacitor 72 is grounded. One end of the capacitor 74 is connected to the port P23, and the other end of the capacitor 74 is grounded.

ＢＰＦ５０は、第１の周波数帯域内の周波数の信号を通過させ、第１の周波数帯域外の周波数の信号を遮断する。これにより、ＢＰＦ５０は、送信信号端子ＴＸ１に入力された第１の送信信号を通過させてスイッチ回路１０に送る。インダクタ９１およびキャパシタ９２は、ＢＰＦ５０を含む、第１の送信信号の経路における通過特性を改善する。   The BPF 50 passes a signal having a frequency within the first frequency band and blocks a signal having a frequency outside the first frequency band. Thus, the BPF 50 passes the first transmission signal input to the transmission signal terminal TX1 and sends it to the switch circuit 10. The inductor 91 and the capacitor 92 improve the pass characteristic in the path of the first transmission signal including the BPF 50.

ＢＰＦ６０は、第２の周波数帯域内の周波数の信号を通過させ、第２の周波数帯域外の周波数の信号を遮断する。ＬＰＦ７０は、第２の周波数帯域内の周波数の信号および第２の周波数帯域よりも低周波側の周波数の信号を通過させ、第２の周波数帯域よりも高周波側の周波数の信号を遮断する。これにより、ＢＰＦ６０およびＬＰＦ７０は、送信信号端子ＴＸ２に入力された第２の送信信号を通過させてスイッチ回路１０に送る。キャパシタ９３，９４は、ＢＰＦ６０およびＬＰＦ７０を含む、第２の送信信号の経路における通過特性を改善する。   The BPF 60 passes a signal having a frequency within the second frequency band and blocks a signal having a frequency outside the second frequency band. The LPF 70 passes a signal having a frequency within the second frequency band and a signal having a frequency lower than the second frequency band, and blocks a signal having a frequency higher than the second frequency band. Accordingly, the BPF 60 and the LPF 70 pass the second transmission signal input to the transmission signal terminal TX2 and send it to the switch circuit 10. Capacitors 93 and 94 improve the pass characteristics in the path of the second transmission signal including BPF 60 and LPF 70.

高周波モジュール１では、アンテナ端子ＡＮＴ１またはアンテナ端子ＡＮＴ２に入力された第１の受信信号は、スイッチ回路１０およびＢＰＦ２０を通過して受信信号端子ＲＸ１に送られる。また、アンテナ端子ＡＮＴ１またはアンテナ端子ＡＮＴ２に入力された第２の受信信号は、スイッチ回路１０、ＢＰＦ３０およびＬＰＦ４０を通過して受信信号端子ＲＸ２に送られる。また、送信信号端子ＴＸ１に入力された第１の送信信号は、ＢＰＦ５０およびスイッチ回路１０を通過してアンテナ端子ＡＮＴ１またはアンテナ端子ＡＮＴ２に送られる。また、送信信号端子ＴＸ２に入力された第２の送信信号は、ＬＰＦ７０、ＢＰＦ６０およびスイッチ回路１０を通過してアンテナ端子ＡＮＴ１またはアンテナ端子ＡＮＴ２に送られる。   In the high frequency module 1, the first reception signal input to the antenna terminal ANT1 or the antenna terminal ANT2 passes through the switch circuit 10 and the BPF 20 and is sent to the reception signal terminal RX1. The second reception signal input to the antenna terminal ANT1 or the antenna terminal ANT2 passes through the switch circuit 10, the BPF 30 and the LPF 40 and is sent to the reception signal terminal RX2. The first transmission signal input to the transmission signal terminal TX1 passes through the BPF 50 and the switch circuit 10 and is sent to the antenna terminal ANT1 or the antenna terminal ANT2. The second transmission signal input to the transmission signal terminal TX2 passes through the LPF 70, the BPF 60, and the switch circuit 10 and is sent to the antenna terminal ANT1 or the antenna terminal ANT2.

次に、図２および図３を参照して、高周波モジュール１の構造について説明する。図２は、高周波モジュール１の外観を示す斜視図である。図３は、高周波モジュール１の平面図である。図２および図３に示したように、高周波モジュール１は、高周波モジュール１の上記各要素を一体化する積層基板２００を備えている。積層基板２００は、交互に積層された誘電体層と導体層とを有している。高周波モジュール１における回路は、積層基板２００の内部または表面上の導体層と、積層基板２００の上面に搭載された素子とを用いて構成されている。ここでは、一例として、図１におけるスイッチ回路１０およびキャパシタ１３〜１６が、積層基板２００に搭載されているものとする。スイッチ回路１０は、１個の部品の形態を有している。積層基板２００は、例えば低温同時焼成セラミック多層基板になっている。   Next, the structure of the high frequency module 1 will be described with reference to FIGS. FIG. 2 is a perspective view showing the appearance of the high-frequency module 1. FIG. 3 is a plan view of the high-frequency module 1. As shown in FIGS. 2 and 3, the high-frequency module 1 includes a multilayer substrate 200 that integrates the above-described elements of the high-frequency module 1. The multilayer substrate 200 has dielectric layers and conductor layers that are alternately stacked. The circuit in the high-frequency module 1 is configured by using a conductor layer inside or on the surface of the multilayer substrate 200 and an element mounted on the upper surface of the multilayer substrate 200. Here, as an example, it is assumed that the switch circuit 10 and the capacitors 13 to 16 in FIG. 1 are mounted on the multilayer substrate 200. The switch circuit 10 has the form of one component. The multilayer substrate 200 is, for example, a low temperature co-fired ceramic multilayer substrate.

積層基板２００の上面、下面および側面には、前述の各端子ＡＮＴ１，ＡＮＴ２，ＲＸ１，ＲＸ２，ＴＸ１，ＴＸ２，ＣＴ１，ＣＴ２と、６つのグランド端子Ｇ１〜Ｇ６と、端子ＮＣ１，ＮＣ２が設けられている。グランド端子Ｇ１〜Ｇ６は、グランドに接続されるようになっている。端子ＮＣ１，ＮＣ２は、積層基板２００の内部の導体層にも外部回路にも接続されない。   The above-mentioned terminals ANT1, ANT2, RX1, RX2, TX1, TX2, CT1, and CT2, six ground terminals G1 to G6, and terminals NC1 and NC2 are provided on the upper surface, the lower surface, and the side surface of the multilayer substrate 200. Yes. The ground terminals G1 to G6 are connected to the ground. Terminals NC1 and NC2 are not connected to a conductor layer inside laminated substrate 200 or an external circuit.

次に、図４を参照して、本実施の形態に係る高周波モジュール１が利用される無線ＬＡＮ用の通信装置における高周波回路部の構成の一例について説明する。図４に示した高周波回路部は、高周波モジュール１と、この高周波モジュール１に接続された２つのアンテナ１０１，１０２とを備えている。   Next, an example of the configuration of the high-frequency circuit unit in the wireless LAN communication device using the high-frequency module 1 according to the present embodiment will be described with reference to FIG. The high-frequency circuit unit shown in FIG. 4 includes a high-frequency module 1 and two antennas 101 and 102 connected to the high-frequency module 1.

高周波回路部は、更に、入力端が高周波モジュール１の受信信号端子ＲＸ１に接続されたローノイズアンプ１１１と、一端がローノイズアンプ１１１の出力端に接続されたＢＰＦ１１２と、不平衡端子がＢＰＦ１１２の他端に接続されたバラン１１３とを備えている。受信信号端子ＲＸ１より出力された第１の受信信号は、ローノイズアンプ１１１によって増幅された後、ＢＰＦ１１２を通過し、バラン１１３によって、平衡信号に変換されて、バラン１１３の２つの平衡端子より出力される。   The high frequency circuit unit further includes a low noise amplifier 111 whose input end is connected to the reception signal terminal RX1 of the high frequency module 1, a BPF 112 whose one end is connected to the output end of the low noise amplifier 111, and an unbalanced terminal that is the other end of the BPF 112. And a balun 113 connected to the. The first reception signal output from the reception signal terminal RX1 is amplified by the low noise amplifier 111, passes through the BPF 112, is converted into a balanced signal by the balun 113, and is output from the two balanced terminals of the balun 113. The

高周波回路部は、更に、入力端が高周波モジュール１の受信信号端子ＲＸ２に接続されたローノイズアンプ１１４と、一端がローノイズアンプ１１４の出力端に接続されたＢＰＦ１１５と、不平衡端子がＢＰＦ１１５の他端に接続されたバラン１１６とを備えている。受信信号端子ＲＸ２より出力された第２の受信信号は、ローノイズアンプ１１４によって増幅された後、ＢＰＦ１１５を通過し、バラン１１６によって、平衡信号に変換されて、バラン１１６の２つの平衡端子より出力される。   The high-frequency circuit unit further includes a low-noise amplifier 114 whose input end is connected to the reception signal terminal RX2 of the high-frequency module 1, a BPF 115 whose one end is connected to the output end of the low-noise amplifier 114, and an unbalanced terminal that is the other end of the BPF 115. And a balun 116 connected to the. The second received signal output from the received signal terminal RX2 is amplified by the low noise amplifier 114, passes through the BPF 115, converted into a balanced signal by the balun 116, and output from the two balanced terminals of the balun 116. The

高周波回路部は、更に、出力端が高周波モジュール１の送信信号端子ＴＸ１に接続されたパワーアンプ１２１と、一端がパワーアンプ１２１の入力端に接続されたＢＰＦ１２２と、不平衡端子がＢＰＦ１２２の他端に接続されたバラン１２３とを備えている。第１の送信信号に対応する平衡信号は、バラン１２３の２つの平衡端子に入力され、バラン１２３によって不平衡信号に変換され、ＢＰＦ１２２を通過し、パワーアンプ１２１によって増幅された後、第１の送信信号として送信信号端子ＴＸ１に与えられる。   The high-frequency circuit unit further includes a power amplifier 121 whose output end is connected to the transmission signal terminal TX1 of the high-frequency module 1, a BPF 122 whose one end is connected to the input end of the power amplifier 121, and an unbalanced terminal that is the other end of the BPF 122. And a balun 123 connected to the. The balanced signal corresponding to the first transmission signal is input to the two balanced terminals of the balun 123, converted into an unbalanced signal by the balun 123, passed through the BPF 122, amplified by the power amplifier 121, and then the first balanced signal. A transmission signal is given to the transmission signal terminal TX1.

高周波回路部は、更に、出力端が高周波モジュール１の送信信号端子ＴＸ２に接続されたパワーアンプ１２４と、一端がパワーアンプ１２４の入力端に接続されたＢＰＦ１２５と、不平衡端子がＢＰＦ１２５の他端に接続されたバラン１２６とを備えている。第２の送信信号に対応する平衡信号は、バラン１２６の２つの平衡端子に入力され、バラン１２６によって不平衡信号に変換され、ＢＰＦ１２５を通過し、パワーアンプ１２４によって増幅された後、第２の送信信号として送信信号端子ＴＸ２に与えられる。   The high-frequency circuit unit further includes a power amplifier 124 whose output end is connected to the transmission signal terminal TX2 of the high-frequency module 1, a BPF 125 whose one end is connected to the input end of the power amplifier 124, and an unbalanced terminal that is the other end of the BPF 125. And a balun 126 connected to each other. The balanced signal corresponding to the second transmission signal is input to the two balanced terminals of the balun 126, converted into an unbalanced signal by the balun 126, passes through the BPF 125, and is amplified by the power amplifier 124. A transmission signal is given to the transmission signal terminal TX2.

なお、高周波回路部の構成は、図４に示した構成に限定されず、種々変更が可能である。例えば、高周波回路部は、バラン１１３，１１６を含まず、ＢＰＦ１１２，１１５を通過した信号を、不平衡信号のまま出力するものであってもよい。また、ローノイズアンプ１１１とＢＰＦ１１２の位置関係、およびローノイズアンプ１１４とＢＰＦ１１５の位置関係は、それぞれ、図４に示した位置関係とは逆であってもよい。また、ＢＰＦ１１２，１１５，１２２，１２５の代わりに、ローパスフィルタまたはハイパスフィルタが設けられていてもよい。   Note that the configuration of the high-frequency circuit section is not limited to the configuration shown in FIG. 4, and various modifications can be made. For example, the high-frequency circuit unit may not include the baluns 113 and 116, and may output a signal that has passed through the BPFs 112 and 115 as an unbalanced signal. Further, the positional relationship between the low noise amplifier 111 and the BPF 112 and the positional relationship between the low noise amplifier 114 and the BPF 115 may be opposite to the positional relationship shown in FIG. Further, instead of the BPF 112, 115, 122, 125, a low pass filter or a high pass filter may be provided.

次に、図５ないし図２４を参照して、積層基板２００の構成の一例について説明する。図５ないし図２３は、それぞれ、上から１層目ないし１９層目（最下層）の誘電体層の上面を示している。図２４は、上から１９層目の誘電体層およびその下の導体層を示している。図５ないし図２３において、丸印はスルーホールを表している。   Next, an example of the configuration of the multilayer substrate 200 will be described with reference to FIGS. 5 to 23 show the top surfaces of the first to 19th (lowermost) dielectric layers from the top, respectively. FIG. 24 shows the 19th dielectric layer from the top and the conductor layer therebelow. 5 to 23, a circle represents a through hole.

図５に示した１層目の誘電体層２０１の上面には、各端子ＡＮＴ１，ＡＮＴ２，ＲＸ１，ＲＸ２，ＴＸ１，ＴＸ２，ＣＴ１，ＣＴ２，Ｇ１〜Ｇ６，ＮＣ１，ＮＣ２を構成する導体層が形成されている。誘電体層２０１の上面には、更に、キャパシタ１３が接続される導体層３０１，３０２と、キャパシタ１４が接続される導体層４０１，４０２と、キャパシタ１５が接続される導体層３０３，３０４と、キャパシタ１６が接続される導体層４０３，４０４とが形成されている。誘電体層２０１の上面には、更に、スイッチ回路１０の各ポートＰ１〜Ｐ６が接続される６つの導体層２２１〜２２６と、グランドに接続される導体層２３０とが形成されている。   A conductor layer constituting each terminal ANT1, ANT2, RX1, RX2, TX1, TX2, CT1, CT2, G1 to G6, NC1, and NC2 is formed on the upper surface of the first dielectric layer 201 shown in FIG. Has been. On the upper surface of the dielectric layer 201, conductor layers 301 and 302 to which the capacitor 13 is connected, conductor layers 401 and 402 to which the capacitor 14 is connected, conductor layers 303 and 304 to which the capacitor 15 is connected, Conductor layers 403 and 404 to which the capacitor 16 is connected are formed. On the upper surface of the dielectric layer 201, six conductor layers 221 to 226 to which the ports P1 to P6 of the switch circuit 10 are connected and a conductor layer 230 connected to the ground are further formed.

図６に示した２層目の誘電体層２０２の上面には、導体層２３１，２３２，３１１〜３１４，４１１〜４１４が形成されている。導体層２３１は端子Ｇ１に接続されている。導体層２３２は端子Ｇ４に接続されている。   Conductor layers 231, 232, 311 to 314, and 411 to 414 are formed on the upper surface of the second dielectric layer 202 shown in FIG. 6. The conductor layer 231 is connected to the terminal G1. The conductor layer 232 is connected to the terminal G4.

導体層３１１は端子ＡＮＴ１に接続されている。導体層３１１には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層３０１が接続されている。導体層３１２には、誘電体層２０１に形成された２つのスルーホールを介して、図５に示した導体層２２１，３０２が接続されている。導体層３１３は端子ＣＴ１に接続されている。導体層３１３には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層２２５が接続されている。導体層３１４には、誘電体層２０１に形成された２つのスルーホールを介して、図５に示した導体層２２３，３０４が接続されている。   The conductor layer 311 is connected to the terminal ANT1. A conductor layer 301 shown in FIG. 5 is connected to the conductor layer 311 through a through hole formed in the dielectric layer 201. The conductor layers 312 and 302 shown in FIG. 5 are connected to the conductor layer 312 via two through holes formed in the dielectric layer 201. The conductor layer 313 is connected to the terminal CT1. A conductor layer 225 shown in FIG. 5 is connected to the conductor layer 313 through a through hole formed in the dielectric layer 201. The conductor layers 223 and 304 shown in FIG. 5 are connected to the conductor layer 314 through two through holes formed in the dielectric layer 201.

導体層４１１は端子ＡＮＴ２に接続されている。導体層４１１には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層４０１が接続されている。導体層４１２には、誘電体層２０１に形成された２つのスルーホールを介して、図５に示した導体層２２２，４０２が接続されている。導体層４１３は端子ＣＴ２に接続されている。導体層４１３には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層２２６が接続されている。導体層４１４には、誘電体層２０１に形成された２つのスルーホールを介して、図５に示した導体層２２４，４０４が接続されている。   The conductor layer 411 is connected to the terminal ANT2. A conductor layer 401 shown in FIG. 5 is connected to the conductor layer 411 through a through hole formed in the dielectric layer 201. The conductor layers 412 are connected to the conductor layers 222 and 402 shown in FIG. 5 through two through holes formed in the dielectric layer 201. The conductor layer 413 is connected to the terminal CT2. A conductor layer 226 shown in FIG. 5 is connected to the conductor layer 413 through a through hole formed in the dielectric layer 201. The conductor layers 414 and 404 shown in FIG. 5 are connected to the conductor layer 414 through two through holes formed in the dielectric layer 201.

図７に示した３層目の誘電体層２０３の上面には、グランド用導体層２３３，２３４が形成されている。導体層２３３は端子Ｇ１に接続されている。導体層２３３には、誘電体層２０２に形成されたスルーホールを介して、図６に示した導体層２３１が接続されている。導体層２３４は端子Ｇ２〜Ｇ６に接続されている。導体層２３４には、誘電体層２０２に形成されたスルーホールを介して、図６に示した導体層２３２が接続されている。また、導体層２３４には、誘電体層２０１，２０２に形成されたスルーホールを介して、図５に示した導体層２３０が接続されている。   Ground conductor layers 233 and 234 are formed on the top surface of the third dielectric layer 203 shown in FIG. The conductor layer 233 is connected to the terminal G1. The conductor layer 233 shown in FIG. 6 is connected to the conductor layer 233 through a through hole formed in the dielectric layer 202. The conductor layer 234 is connected to the terminals G2 to G6. The conductor layer 234 shown in FIG. 6 is connected to the conductor layer 234 through a through hole formed in the dielectric layer 202. Further, the conductor layer 230 shown in FIG. 5 is connected to the conductor layer 234 through through holes formed in the dielectric layers 201 and 202.

図８に示した４層目の誘電体層２０４の上面には、グランド用導体層２３５、導体層３１６，４１６およびインダクタ用導体層３１７，４１７が形成されている。導体層２３５は、端子Ｇ１および端子Ｇ４に接続されている。導体層２３５には、誘電体層２０３に形成された複数のスルーホールを介して、図７に示した導体層２３３，２３４が接続されている。   A ground conductor layer 235, conductor layers 316 and 416, and inductor conductor layers 317 and 417 are formed on the top surface of the fourth dielectric layer 204 shown in FIG. The conductor layer 235 is connected to the terminals G1 and G4. The conductor layers 235 and 234 shown in FIG. 7 are connected to the conductor layer 235 through a plurality of through holes formed in the dielectric layer 203.

導体層３１６には、誘電体層２０１〜２０３に形成されたスルーホールを介して、図５に示した導体層３０３が接続されている。導体層３１７の一端部は、端子ＲＸ２に接続されている。導体層３１７は、図１におけるインダクタ４１を構成する。   The conductor layer 316 is connected to the conductor layer 303 shown in FIG. 5 through through holes formed in the dielectric layers 201 to 203. One end of the conductor layer 317 is connected to the terminal RX2. The conductor layer 317 constitutes the inductor 41 in FIG.

導体層４１６には、誘電体層２０１〜２０３に形成されたスルーホールを介して、図５に示した導体層４０３が接続されている。導体層４１７の一端部は、端子ＴＸ２に接続されている。導体層４１７は、図１におけるインダクタ７１を構成する。   A conductor layer 403 shown in FIG. 5 is connected to the conductor layer 416 through through holes formed in the dielectric layers 201 to 203. One end of the conductor layer 417 is connected to the terminal TX2. The conductor layer 417 constitutes the inductor 71 in FIG.

図９に示した５層目の誘電体層２０５の上面には、キャパシタ用導体層３１９，４１９が形成されている。導体層３１９は端子Ｇ２に接続されている。導体層３１９は、図１におけるキャパシタ３２，３５，４２の各一部を構成する。導体層４１９は端子Ｇ６に接続されている。導体層４１９は、図１におけるキャパシタ６２，６５，７２の各一部を構成する。   Capacitor conductor layers 319 and 419 are formed on the top surface of the fifth dielectric layer 205 shown in FIG. The conductor layer 319 is connected to the terminal G2. The conductor layer 319 constitutes a part of each of the capacitors 32, 35, and 42 in FIG. The conductor layer 419 is connected to the terminal G6. The conductor layer 419 constitutes a part of each of the capacitors 62, 65, 72 in FIG.

図１０に示した６層目の誘電体層２０６の上面には、キャパシタ用導体層３２１，３２２，３２３，４２１，４２２，４２３が形成されている。   Capacitor conductor layers 321, 322, 323, 421, 422, and 423 are formed on the top surface of the sixth dielectric layer 206 shown in FIG.

導体層３２１は、図９に示した導体層３１９と共に、図１におけるキャパシタ３２を構成する。導体層３２２は、図９に示した導体層３１９と共に、図１におけるキャパシタ３５を構成する。導体層３２３は、図９に示した導体層３１９と共に、図１におけるキャパシタ４２を構成すると共に、図１におけるキャパシタ４３の一部を構成する。導体層３２３には、誘電体層２０４，２０５に形成されたスルーホールを介して、図８に示した導体層３１７が接続されている。   The conductor layer 321 forms the capacitor 32 in FIG. 1 together with the conductor layer 319 shown in FIG. The conductor layer 322, together with the conductor layer 319 shown in FIG. 9, constitutes the capacitor 35 in FIG. The conductor layer 323 together with the conductor layer 319 shown in FIG. 9 constitutes the capacitor 42 in FIG. 1 and constitutes a part of the capacitor 43 in FIG. A conductor layer 317 shown in FIG. 8 is connected to the conductor layer 323 through through holes formed in the dielectric layers 204 and 205.

導体層４２１は、図９に示した導体層４１９と共に、図１におけるキャパシタ６２を構成する。導体層４２２は、図９に示した導体層４１９と共に、図１におけるキャパシタ６５を構成する。導体層４２３は、図９に示した導体層４１９と共に、図１におけるキャパシタ７２を構成すると共に、図１におけるキャパシタ７３の一部を構成する。導体層４２３には、誘電体層２０４，２０５に形成されたスルーホールを介して、図８に示した導体層４１７が接続されている。   The conductor layer 421 constitutes the capacitor 62 in FIG. 1 together with the conductor layer 419 shown in FIG. The conductor layer 422 and the conductor layer 419 shown in FIG. 9 constitute the capacitor 65 in FIG. The conductor layer 423 together with the conductor layer 419 shown in FIG. 9 constitutes the capacitor 72 in FIG. 1 and constitutes a part of the capacitor 73 in FIG. A conductor layer 417 shown in FIG. 8 is connected to the conductor layer 423 through through holes formed in the dielectric layers 204 and 205.

図１１に示した７層目の誘電体層２０７の上面には、グランド用導体層２３６およびキャパシタ用導体層３２４，３２５，３２６，４２４，４２５，４２６が形成されている。導体層２３６は、端子Ｇ１および端子Ｇ４に接続されている。導体層２３６には、誘電体層２０４〜２０６に形成されたスルーホールを介して、図８に示した導体層２３５が接続されている。   A ground conductor layer 236 and capacitor conductor layers 324, 325, 326, 424, 425, and 426 are formed on the top surface of the seventh dielectric layer 207 shown in FIG. The conductor layer 236 is connected to the terminals G1 and G4. The conductor layer 236 shown in FIG. 8 is connected to the conductor layer 236 through through holes formed in the dielectric layers 204 to 206.

導体層３２４には、誘電体層２０１〜２０６に形成されたスルーホールを介して、図５に示した導体層３０３が接続されている。導体層３２５には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層３２３が接続されている。導体層３２６は端子ＲＸ２に接続されている。導体層３２４，３２５は、それぞれ、図１におけるキャパシタ８３，８４の各一部を構成する。導体層３２６は、図１０に示した導電層３２３と共に、図１におけるキャパシタ４３を構成する。   The conductor layer 324 is connected to the conductor layer 303 shown in FIG. 5 through through holes formed in the dielectric layers 201 to 206. The conductor layer 325 shown in FIG. 10 is connected to the conductor layer 325 through a through hole formed in the dielectric layer 206. The conductor layer 326 is connected to the terminal RX2. Conductor layers 324 and 325 constitute parts of capacitors 83 and 84 in FIG. 1, respectively. The conductor layer 326 forms the capacitor 43 in FIG. 1 together with the conductive layer 323 shown in FIG.

導体層４２４には、誘電体層２０１〜２０６に形成されたスルーホールを介して、図５に示した導体層４０３が接続されている。導体層４２５には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層４２３が接続されている。導体層４２６は端子ＴＸ２に接続されている。導体層４２４，４２５は、それぞれ、図１におけるキャパシタ９３，９４の各一部を構成する。導体層４２６は、図１０に示した導電層４２３と共に、図１におけるキャパシタ７３を構成する。   The conductor layer 424 is connected to the conductor layer 403 shown in FIG. 5 through through holes formed in the dielectric layers 201 to 206. The conductor layer 423 shown in FIG. 10 is connected to the conductor layer 425 through a through hole formed in the dielectric layer 206. The conductor layer 426 is connected to the terminal TX2. Conductor layers 424 and 425 constitute parts of capacitors 93 and 94 in FIG. 1, respectively. The conductor layer 426, together with the conductive layer 423 shown in FIG. 10, constitutes the capacitor 73 in FIG.

図１２に示した８層目の誘電体層２０８の上面には、キャパシタ用導体層３２８，３２９，４２８，４２９が形成されている。   Capacitor conductor layers 328, 329, 428, and 429 are formed on the top surface of the eighth dielectric layer 208 shown in FIG.

導体層３２８には、誘電体層２０６，２０７に形成されたスルーホールを介して、図１０に示した導体層３２１が接続されている。導体層３２９には、誘電体層２０６，２０７に形成されたスルーホールを介して、図１０に示した導体層３２２が接続されている。導体層３２８は、図１１に示した導体層３２４と共に、図１におけるキャパシタ８３を構成する。導体層３２９は、図１１に示した導体層３２５と共に、図１におけるキャパシタ８４を構成する。   The conductor layer 328 shown in FIG. 10 is connected to the conductor layer 328 via through holes formed in the dielectric layers 206 and 207. A conductor layer 322 shown in FIG. 10 is connected to the conductor layer 329 through through holes formed in the dielectric layers 206 and 207. The conductor layer 328 forms the capacitor 83 in FIG. 1 together with the conductor layer 324 shown in FIG. The conductor layer 329 and the conductor layer 325 shown in FIG. 11 constitute the capacitor 84 in FIG.

導体層４２８には、誘電体層２０６，２０７に形成されたスルーホールを介して、図１０に示した導体層４２１が接続されている。導体層４２９には、誘電体層２０６，２０７に形成されたスルーホールを介して、図１０に示した導体層４２２が接続されている。導体層４２８は、図１１に示した導体層４２４と共に、図１におけるキャパシタ９３を構成する。導体層４２９は、図１１に示した導体層４２５と共に、図１におけるキャパシタ９４を構成する。   A conductor layer 421 shown in FIG. 10 is connected to the conductor layer 428 through through holes formed in the dielectric layers 206 and 207. The conductor layer 429 is connected to the conductor layer 422 shown in FIG. 10 through through holes formed in the dielectric layers 206 and 207. The conductor layer 428 forms the capacitor 93 in FIG. 1 together with the conductor layer 424 shown in FIG. The conductor layer 429 constitutes the capacitor 94 in FIG. 1 together with the conductor layer 425 shown in FIG.

図１３に示した９層目の誘電体層２０９の上面には、グランド用導体層２３７〜２４１と、キャパシタ用導体層３３１，３３２，４３１，４３２が形成されている。導体層２３７〜２４１には、誘電体層２０７，２０８に形成されたスルーホールを介して、図１１に示した導体層２３６が接続されている。   Ground conductor layers 237 to 241 and capacitor conductor layers 331, 332, 431, and 432 are formed on the top surface of the ninth dielectric layer 209 shown in FIG. A conductor layer 236 shown in FIG. 11 is connected to the conductor layers 237 to 241 through through holes formed in the dielectric layers 207 and 208.

導体層３３１には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層３２８が接続されている。導体層３３２には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層３２９が接続されている。導体層３３１，３３２は、図１におけるキャパシタ３３を構成する。   A conductor layer 328 shown in FIG. 12 is connected to the conductor layer 331 through a through hole formed in the dielectric layer 208. A conductor layer 329 shown in FIG. 12 is connected to the conductor layer 332 through a through hole formed in the dielectric layer 208. The conductor layers 331 and 332 constitute the capacitor 33 in FIG.

導体層４３１には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層４２８が接続されている。導体層４３２には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層４２９が接続されている。導体層４３１，４３２は、図１におけるキャパシタ６３を構成する。   A conductor layer 428 shown in FIG. 12 is connected to the conductor layer 431 through a through hole formed in the dielectric layer 208. A conductor layer 429 shown in FIG. 12 is connected to the conductor layer 432 through a through hole formed in the dielectric layer 208. The conductor layers 431 and 432 constitute the capacitor 63 in FIG.

図１４に示した１０層目の誘電体層２１０の上面には、導体層３３４，３３５，３３６，３３７，４３４，４３５，４３６，４３７が形成されている。   Conductor layers 334, 335, 336, 337, 434, 435, 436, and 437 are formed on the top surface of the tenth dielectric layer 210 shown in FIG.

導体層３３４には、誘電体層２０８，２０９に形成されたスルーホールを介して、図１２に示した導体層３２８が接続されている。導体層３３５には、誘電体層２０８，２０９に形成されたスルーホールを介して、図１２に示した導体層３２９が接続されている。また、導体層３３５には、誘電体層２０３〜２０９に形成されたスルーホールを介して、図７に示した導体層２３４が接続されている。導体層３３６には、誘電体層２０３〜２０９に形成されたスルーホールを介して、図７に示した導体層２３４が接続されている。導体層３３７は、端子Ｇ３に接続されている。導体層３３４，３３５，３３６，３３７は、それぞれ、図１における伝送線路３１，３４，２１，２４を構成する。また、導体層３３４，３３５，３３６，３３７を用いて構成された伝送線路３１，３４，２１，２４は、分布定数線路になっている。本実施の形態では、ＢＰＦ２０における共振回路に含まれる伝送線路２１，２４（導体層３３６，３３７）の長手方向とＢＰＦ３０における共振回路に含まれる伝送線路３１，３４（導体層３３４，３３５）の長手方向が直交している。   The conductor layer 328 shown in FIG. 12 is connected to the conductor layer 334 through the through holes formed in the dielectric layers 208 and 209. A conductor layer 329 shown in FIG. 12 is connected to the conductor layer 335 through through holes formed in the dielectric layers 208 and 209. The conductor layer 335 is connected to the conductor layer 234 shown in FIG. 7 through through holes formed in the dielectric layers 203 to 209. The conductor layer 336 is connected to the conductor layer 234 shown in FIG. 7 through through holes formed in the dielectric layers 203 to 209. The conductor layer 337 is connected to the terminal G3. The conductor layers 334, 335, 336, and 337 constitute the transmission lines 31, 34, 21, and 24 in FIG. Further, the transmission lines 31, 34, 21, and 24 configured using the conductor layers 334, 335, 336, and 337 are distributed constant lines. In the present embodiment, the longitudinal direction of the transmission lines 21 and 24 (conductor layers 336 and 337) included in the resonance circuit in the BPF 20 and the longitudinal direction of the transmission lines 31 and 34 (conductor layers 334 and 335) included in the resonance circuit in the BPF 30. The directions are orthogonal.

導体層４３４には、誘電体層２０８，２０９に形成されたスルーホールを介して、図１２に示した導体層４２８が接続されている。導体層４３５には、誘電体層２０８，２０９に形成されたスルーホールを介して、図１２に示した導体層４２９が接続されている。また、導体層４３５には、誘電体層２０３〜２０９に形成されたスルーホールを介して、図７に示した導体層２３４が接続されている。導体層４３６には、誘電体層２０３〜２０９に形成されたスルーホールを介して、図７に示した導体層２３４が接続されている。導体層４３７は、端子Ｇ５に接続されている。導体層４３４，４３５，４３６，４３７は、それぞれ、図１における伝送線路６１，６４，５１，５４を構成する。また、導体層４３４，４３５，４３６，４３７を用いて構成された伝送線路６１，６４，５１，５４は、分布定数線路になっている。本実施の形態では、ＢＰＦ５０における共振回路に含まれる伝送線路５１，５４（導体層４３６，４３７）の長手方向とＢＰＦ６０における共振回路に含まれる伝送線路６１，６４（導体層４３４，４３５）の長手方向が直交している。   A conductor layer 428 shown in FIG. 12 is connected to the conductor layer 434 through through holes formed in the dielectric layers 208 and 209. The conductor layer 435 shown in FIG. 12 is connected to the conductor layer 435 through the through holes formed in the dielectric layers 208 and 209. The conductor layer 435 is connected to the conductor layer 234 shown in FIG. 7 through through holes formed in the dielectric layers 203 to 209. A conductor layer 234 shown in FIG. 7 is connected to the conductor layer 436 through through holes formed in the dielectric layers 203 to 209. The conductor layer 437 is connected to the terminal G5. The conductor layers 434, 435, 436, and 437 constitute the transmission lines 61, 64, 51, and 54 in FIG. Further, the transmission lines 61, 64, 51, and 54 formed using the conductor layers 434, 435, 436, and 437 are distributed constant lines. In the present embodiment, the longitudinal direction of the transmission lines 51 and 54 (conductor layers 436 and 437) included in the resonance circuit in the BPF 50 and the longitudinal direction of the transmission lines 61 and 64 (conductor layers 434 and 435) included in the resonance circuit in the BPF 60. The directions are orthogonal.

図１５に示した１１層目の誘電体層２１１の上面には、グランド用導体層２４２と、インダクタ用導体層３３９，４３９が形成されている。導体層２４２には、誘電体層２０９，２１０に形成されたスルーホールを介して、図１３に示した導体層２３７〜２４１が接続されている。   A ground conductor layer 242 and inductor conductor layers 339 and 439 are formed on the top surface of the eleventh dielectric layer 211 shown in FIG. The conductor layers 237 to 241 shown in FIG. 13 are connected to the conductor layer 242 through through holes formed in the dielectric layers 209 and 210.

導体層３３９には、誘電体層２０４〜２１０に形成されたスルーホールを介して、図８に示した導体層３１６が接続されている。導体層３３９は、図１におけるインダクタ８１の一部を構成する。導体層４３９には、誘電体層２０４〜２１０に形成されたスルーホールを介して、図８に示した導体層４１６が接続されている。導体層４３９は、図１におけるインダクタ９１の一部を構成する。   A conductor layer 316 shown in FIG. 8 is connected to the conductor layer 339 via through holes formed in the dielectric layers 204 to 210. The conductor layer 339 constitutes a part of the inductor 81 in FIG. A conductor layer 416 shown in FIG. 8 is connected to the conductor layer 439 through through holes formed in the dielectric layers 204 to 210. The conductor layer 439 constitutes a part of the inductor 91 in FIG.

図１６に示した１２層目の誘電体層２１２の上面には、インダクタ用導体層３４０，４４０が形成されている。導体層３４０には、誘電体層２１１に形成されたスルーホールを介して、図１５に示した導体層３３９が接続されている。導体層３４０は、図１におけるインダクタ８１の一部を構成する。導体層４４０には、誘電体層２１１に形成されたスルーホールを介して、図１５に示した導体層４３９が接続されている。導体層４４０は、図１におけるインダクタ９１の一部を構成する。   Inductor conductor layers 340 and 440 are formed on the top surface of the twelfth dielectric layer 212 shown in FIG. A conductor layer 339 shown in FIG. 15 is connected to the conductor layer 340 through a through hole formed in the dielectric layer 211. The conductor layer 340 constitutes a part of the inductor 81 in FIG. A conductor layer 439 shown in FIG. 15 is connected to the conductor layer 440 through a through hole formed in the dielectric layer 211. The conductor layer 440 constitutes a part of the inductor 91 in FIG.

図１７に示した１３層目の誘電体層２１３の上面には、インダクタ用導体層３４１，４４１が形成されている。導体層３４１には、誘電体層２１２に形成されたスルーホールを介して、図１６に示した導体層３４０が接続されている。図１におけるインダクタ８１は、導体層３３９〜３４１によって構成される。導体層４４１には、誘電体層２１２に形成されたスルーホールを介して、図１６に示した導体層４４０が接続されている。図１におけるインダクタ９１は、導体層４３９〜４４１によって構成される。   Inductor conductor layers 341 and 441 are formed on the top surface of the thirteenth dielectric layer 213 shown in FIG. A conductor layer 340 shown in FIG. 16 is connected to the conductor layer 341 through a through hole formed in the dielectric layer 212. The inductor 81 in FIG. 1 is composed of conductor layers 339 to 341. A conductor layer 440 shown in FIG. 16 is connected to the conductor layer 441 through a through hole formed in the dielectric layer 212. The inductor 91 in FIG. 1 is composed of conductor layers 439 to 441.

図１８に示した１４層目の誘電体層２１４の上面には、キャパシタ用導体層３４３，３４４，４４３，４４４が形成されている。導体層３４３は端子ＲＸ２に接続されている。導体層３４３は、図１におけるキャパシタ４４の一部を構成する。導体層３４４は端子ＲＸ１に接続されている。導体層３４４は、図１におけるキャパシタ８２の一部を構成する。導体層４４３は端子ＴＸ２に接続されている。導体層４４３は、図１におけるキャパシタ７４の一部を構成する。導体層４４４は端子ＴＸ１に接続されている。導体層４４４は、図１におけるキャパシタ９２の一部を構成する。   Capacitor conductor layers 343, 344, 443, and 444 are formed on the top surface of the fourteenth dielectric layer 214 shown in FIG. The conductor layer 343 is connected to the terminal RX2. The conductor layer 343 constitutes a part of the capacitor 44 in FIG. The conductor layer 344 is connected to the terminal RX1. The conductor layer 344 constitutes a part of the capacitor 82 in FIG. The conductor layer 443 is connected to the terminal TX2. The conductor layer 443 constitutes a part of the capacitor 74 in FIG. The conductor layer 444 is connected to the terminal TX1. The conductor layer 444 constitutes a part of the capacitor 92 in FIG.

図１９に示した１５層目の誘電体層２１５の上面には、グランド用導体層２４３、導体層３４６，４４６およびキャパシタ用導体層３４７，４４７が形成されている。導体層２４３には、誘電体層２１１〜２１４に形成されたスルーホールを介して、図１５に示した導体層２４２が接続されている。   A ground conductor layer 243, conductor layers 346 and 446, and capacitor conductor layers 347 and 447 are formed on the top surface of the fifteenth dielectric layer 215 shown in FIG. The conductor layer 243 shown in FIG. 15 is connected to the conductor layer 243 through through holes formed in the dielectric layers 211 to 214.

導体層３４６には、誘電体層２１０〜２１４に形成されたスルーホールを介して、図１４に示した導体層３３６が接続されている。また、導体層３４６には、誘電体層２１３，２１４に形成されたスルーホールを介して、図１７に示した導体層３４１が接続されている。導体層３４７には、誘電体層２１０〜２１４に形成されたスルーホールを介して、図１４に示した導体層３３７が接続されている。導体層３４７は、図１８に示した導体層３４４と共に、キャパシタ８２を構成する。   A conductor layer 336 shown in FIG. 14 is connected to the conductor layer 346 through through holes formed in the dielectric layers 210 to 214. In addition, the conductor layer 346 is connected to the conductor layer 341 shown in FIG. 17 through through holes formed in the dielectric layers 213 and 214. A conductor layer 337 shown in FIG. 14 is connected to the conductor layer 347 through through holes formed in the dielectric layers 210 to 214. The conductor layer 347 constitutes the capacitor 82 together with the conductor layer 344 shown in FIG.

導体層４４６には、誘電体層２１０〜２１４に形成されたスルーホールを介して、図１４に示した導体層４３６が接続されている。また、導体層４４６には、誘電体層２１３，２１４に形成されたスルーホールを介して、図１７に示した導体層４４１が接続されている。導体層４４７には、誘電体層２１０〜２１４に形成されたスルーホールを介して、図１４に示した導体層４３７が接続されている。導体層４４７は、図１８に示した導体層４４４と共に、キャパシタ９２を構成する。   A conductor layer 436 shown in FIG. 14 is connected to the conductor layer 446 through through holes formed in the dielectric layers 210 to 214. Also, the conductor layer 446 shown in FIG. 17 is connected to the conductor layer 446 via through holes formed in the dielectric layers 213 and 214. A conductor layer 437 shown in FIG. 14 is connected to the conductor layer 447 through through holes formed in the dielectric layers 210 to 214. The conductor layer 447 constitutes the capacitor 92 together with the conductor layer 444 shown in FIG.

図２０に示した１６層目の誘電体層２１６の上面には、キャパシタ用導体層３４９，３５０，３５１，４４９，４５０，４５１が形成されている。   Capacitor conductor layers 349, 350, 351, 449, 450, 451 are formed on the top surface of the sixteenth dielectric layer 216 shown in FIG.

導体層３４９は端子Ｇ２，Ｇ３に接続されている。導体層３４９は、図１８に示した導体層３４３と共に、図１におけるキャパシタ４４を構成する。導体層３５０には、誘電体層２１５に形成されたスルーホールを介して、図１９に示した導体層３４６が接続されている。導体層３５１には、誘電体層２１５に形成されたスルーホールを介して、図１９に示した導体層３４７が接続されている。導体層３５０，３５１は、図１におけるキャパシタ２３を構成する。   The conductor layer 349 is connected to the terminals G2 and G3. The conductor layer 349 forms the capacitor 44 in FIG. 1 together with the conductor layer 343 shown in FIG. The conductor layer 346 shown in FIG. 19 is connected to the conductor layer 350 through a through hole formed in the dielectric layer 215. A conductor layer 347 shown in FIG. 19 is connected to the conductor layer 351 through a through hole formed in the dielectric layer 215. The conductor layers 350 and 351 constitute the capacitor 23 in FIG.

導体層４４９は端子Ｇ５，Ｇ６に接続されている。導体層４４９は、図１８に示した導体層４４３と共に、図１におけるキャパシタ７４を構成する。導体層４５０には、誘電体層２１５に形成されたスルーホールを介して、図１９に示した導体層４４６が接続されている。導体層４５１には、誘電体層２１５に形成されたスルーホールを介して、図１９に示した導体層４４７が接続されている。導体層４５０，４５１は、図１におけるキャパシタ５３を構成する。   The conductor layer 449 is connected to the terminals G5 and G6. The conductor layer 449 and the conductor layer 443 shown in FIG. 18 constitute the capacitor 74 in FIG. The conductor layer 446 shown in FIG. 19 is connected to the conductor layer 450 through a through hole formed in the dielectric layer 215. A conductor layer 447 shown in FIG. 19 is connected to the conductor layer 451 through a through hole formed in the dielectric layer 215. The conductor layers 450 and 451 constitute the capacitor 53 in FIG.

図２１に示した１７層目の誘電体層２１７の上面には、キャパシタ用導体層３５３，３５４，４５３，４５４が形成されている。   Capacitor conductor layers 353, 354, 453, and 454 are formed on the top surface of the seventeenth dielectric layer 217 shown in FIG.

導体層３５３には、誘電体層２１６に形成されたスルーホールを介して、図２０に示した導体層３５０が接続されている。導体層３５３は、図１におけるキャパシタ２２の一部を構成する。導体層３５４には、誘電体層２１６に形成されたスルーホールを介して、図２０に示した導体層３５１が接続されている。導体層３５４は、図１におけるキャパシタ２５の一部を構成する。   A conductor layer 350 shown in FIG. 20 is connected to the conductor layer 353 through a through hole formed in the dielectric layer 216. The conductor layer 353 constitutes a part of the capacitor 22 in FIG. A conductor layer 351 shown in FIG. 20 is connected to the conductor layer 354 through a through hole formed in the dielectric layer 216. The conductor layer 354 constitutes a part of the capacitor 25 in FIG.

導体層４５３には、誘電体層２１６に形成されたスルーホールを介して、図２０に示した導体層４５０が接続されている。導体層４５３は、図１におけるキャパシタ５２の一部を構成する。導体層４５４には、誘電体層２１６に形成されたスルーホールを介して、図２０に示した導体層４５１が接続されている。導体層４５４は、図１におけるキャパシタ５５の一部を構成する。   A conductor layer 450 shown in FIG. 20 is connected to the conductor layer 453 through a through hole formed in the dielectric layer 216. The conductor layer 453 constitutes a part of the capacitor 52 in FIG. The conductor layer 454 shown in FIG. 20 is connected to the conductor layer 454 through a through hole formed in the dielectric layer 216. The conductor layer 454 constitutes a part of the capacitor 55 in FIG.

図２２に示した１８層目の誘電体層２１８の上面にはグランド用導体層２４４が形成されている。導体層２４４は、端子Ｇ１〜Ｇ６に接続されている。導体層２４４は、図２１に示した導体層３５３と共に、図１におけるキャパシタ２２を構成する。また、導体層２４４は、図２１に示した導体層３５４と共に、図１におけるキャパシタ２５を構成する。   A ground conductor layer 244 is formed on the top surface of the eighteenth dielectric layer 218 shown in FIG. The conductor layer 244 is connected to the terminals G1 to G6. The conductor layer 244 forms the capacitor 22 in FIG. 1 together with the conductor layer 353 shown in FIG. Further, the conductor layer 244 constitutes the capacitor 25 in FIG. 1 together with the conductor layer 354 shown in FIG.

導体層２４４には、誘電体層２１５〜２１７に形成されたスルーホールを介して、図１９に示した導体層２４３が接続されている。また、導体層２４４には、誘電体層２１０〜２１７に形成されたスルーホールを介して、図１４に示した導体層３３４，４３４が接続されている。誘電体層２１８には、導体層２４４に接続された８つのスルーホールが形成されている。   The conductor layer 243 shown in FIG. 19 is connected to the conductor layer 244 through through holes formed in the dielectric layers 215 to 217. Further, the conductor layers 334 and 434 shown in FIG. 14 are connected to the conductor layer 244 through through holes formed in the dielectric layers 210 to 217. The dielectric layer 218 has eight through holes connected to the conductor layer 244.

図２３に示した１９層目の誘電体層２１９には、誘電体層２１８に形成された８つのスルーホールに接続された８つのスルーホールが形成されている。   In the nineteenth dielectric layer 219 shown in FIG. 23, eight through holes connected to the eight through holes formed in the dielectric layer 218 are formed.

図２４に示したように、誘電体層２１９の下面には、各端子ＡＮＴ１，ＡＮＴ２，ＲＸ１，ＲＸ２，ＴＸ１，ＴＸ２，ＣＴ１，ＣＴ２，Ｇ１〜Ｇ６，ＮＣ１，ＮＣ２を構成する導体層と、グランド用導体層２４５とが形成されている。導体層２４５には、誘電体層２１８，２１９に形成されたスルーホールを介して、図２２に示した導体層２４４が接続されている。   As shown in FIG. 24, on the lower surface of the dielectric layer 219, conductor layers constituting the terminals ANT1, ANT2, RX1, RX2, TX1, TX2, CT1, CT2, G1 to G6, NC1, NC2 and ground Conductor layer 245 is formed. A conductor layer 244 shown in FIG. 22 is connected to the conductor layer 245 through through holes formed in the dielectric layers 218 and 219.

図２５は、積層基板２００の内部において、第１の受信信号、第２の受信信号、第１の送信信号および第２の送信信号の各経路を形成する要素が配置される領域を表している。図２５において、符号２５１は、第１の受信信号の経路を形成する要素が配置される領域を示している。符号２５２は、第２の受信信号の経路を形成する要素が配置される領域を示している。符号２６１は、第１の送信信号の経路を形成する要素が配置される領域を示している。符号２６２は、第２の送信信号の経路を形成する要素が配置される領域を示している。   FIG. 25 shows an area in which elements forming the respective paths of the first reception signal, the second reception signal, the first transmission signal, and the second transmission signal are arranged in the multilayer substrate 200. . In FIG. 25, reference numeral 251 indicates an area where elements forming the path of the first received signal are arranged. Reference numeral 252 indicates an area where elements forming the path of the second received signal are arranged. Reference numeral 261 indicates an area in which elements forming the path of the first transmission signal are arranged. Reference numeral 262 indicates an area where elements forming the path of the second transmission signal are arranged.

図２５に示したように、本実施の形態では、積層基板２００の内部において、第１および第２の受信信号の経路を形成する要素が配置される領域２５１，２５２は互いに分離され、第１および第２の送信信号の経路を形成する要素が配置される領域２６１，２６２は互いに分離されている。   As shown in FIG. 25, in the present embodiment, areas 251 and 252 in which elements forming the first and second received signal paths are arranged are separated from each other in the laminated substrate 200, and the first The areas 261 and 262 in which elements forming the path of the second transmission signal are arranged are separated from each other.

また、第１および第２の受信信号の経路を形成する要素が配置される領域２５１，２５２と、第１および第２の送信信号の経路を形成する要素が配置される領域２６１，２６２は、互いに分離されている。更に、領域２５１，２５２と、領域２６１，２６２の間には、グランドに接続される導体部２７０が設けられている。導体部２７０は、グランド用導体層２３５〜２４３と、これらに接続されたスルーホールとによって構成されている。   Further, areas 251 and 252 in which elements forming the paths of the first and second received signals are arranged, and areas 261 and 262 in which elements forming the paths of the first and second transmission signals are arranged, Are separated from each other. Furthermore, a conductor portion 270 connected to the ground is provided between the regions 251 and 252 and the regions 261 and 262. The conductor portion 270 is constituted by ground conductor layers 235 to 243 and through holes connected thereto.

ここで、図２６ないし図２９に、本実施の形態に係る高周波モジュール１の特性の一例を示す。図２６は、制御信号ＶＣ１がハイレベルで、制御信号ＶＣ２がローレベルのときの端子ＡＮＴ１、ＲＸ１間の信号経路の挿入損失の周波数特性および端子ＡＮＴ２、ＴＸ１間の信号経路の挿入損失の周波数特性を表している。図２７は、制御信号ＶＣ１がハイレベルで、制御信号ＶＣ２がローレベルのときの端子ＡＮＴ１、ＲＸ２間の信号経路の挿入損失の周波数特性および端子ＡＮＴ２、ＴＸ２間の信号経路の挿入損失の周波数特性を表している。図２８は、制御信号ＶＣ１がローレベルで、制御信号ＶＣ２がハイレベルのときの端子ＡＮＴ１、ＴＸ１間の信号経路の挿入損失の周波数特性および端子ＡＮＴ２、ＲＸ１間の信号経路の挿入損失の周波数特性を表している。図２９は、制御信号ＶＣ１がローレベルで、制御信号ＶＣ２がハイレベルのときの端子ＡＮＴ１、ＴＸ２間の信号経路の挿入損失の周波数特性および端子ＡＮＴ２、ＲＸ２間の信号経路の挿入損失の周波数特性を表している。   Here, in FIG. 26 thru | or FIG. 29, an example of the characteristic of the high frequency module 1 which concerns on this Embodiment is shown. FIG. 26 shows the frequency characteristic of the insertion loss of the signal path between the terminals ANT1 and RX1 and the frequency characteristic of the insertion loss of the signal path between the terminals ANT2 and TX1 when the control signal VC1 is at the high level and the control signal VC2 is at the low level. Represents. FIG. 27 shows the frequency characteristic of the insertion loss of the signal path between the terminals ANT1 and RX2 and the frequency characteristic of the insertion loss of the signal path between the terminals ANT2 and TX2 when the control signal VC1 is at the high level and the control signal VC2 is at the low level. Represents. FIG. 28 shows the frequency characteristic of the insertion loss of the signal path between the terminals ANT1 and TX1 and the frequency characteristic of the insertion loss of the signal path between the terminals ANT2 and RX1 when the control signal VC1 is at low level and the control signal VC2 is at high level. Represents. FIG. 29 shows the frequency characteristic of the insertion loss of the signal path between the terminals ANT1 and TX2 and the frequency characteristic of the insertion loss of the signal path between the terminals ANT2 and RX2 when the control signal VC1 is at the low level and the control signal VC2 is at the high level. Represents.

次に、本実施の形態に係る高周波モジュール１の効果について説明する。本実施の形態に係る高周波モジュール１では、ダイプレクサ１１はＢＰＦ２０，３０を有し、ダイプレクサ１２はＢＰＦ５０，６０を有している。ＢＰＦを用いずに、ハイパスフィルタおよびローパスフィルタを用いてダイプレクサ１１，１２を構成することも可能である。しかし、この場合には、高周波モジュール１に接続される回路において多くのフィルタが必要になったり、高周波モジュール１に接続される回路に設けられるフィルタに要求される条件が厳しくなったりする。これに対し、本実施の形態によれば、ＢＰＦを用いてダイプレクサ１１，１２を構成することにより、高周波モジュール１に接続される回路に設けられるフィルタの数を少なくしたり、高周波モジュール１に接続される回路に設けられるフィルタに要求される条件を緩和したりすることができる。   Next, the effect of the high frequency module 1 according to the present embodiment will be described. In the high-frequency module 1 according to the present embodiment, the diplexer 11 has BPFs 20 and 30, and the diplexer 12 has BPFs 50 and 60. It is also possible to configure the diplexers 11 and 12 using a high-pass filter and a low-pass filter without using the BPF. However, in this case, many filters are required in the circuit connected to the high frequency module 1, or conditions required for the filter provided in the circuit connected to the high frequency module 1 become severe. On the other hand, according to the present embodiment, the number of filters provided in the circuit connected to the high frequency module 1 can be reduced or the high frequency module 1 can be connected by configuring the diplexers 11 and 12 using BPF. It is possible to relax the conditions required for the filter provided in the circuit.

また、各ＢＰＦ２０，３０，５０，６０は共振回路を用いて構成されている。ＢＰＦは、ハイパスフィルタとローパスフィルタとを組み合わせて構成することも可能である。しかし、この場合には、ＢＰＦを構成する素子数が多くなったり、ＢＰＦの特性の調整が難しくなったりする。これに対し、本実施の形態によれば、各ＢＰＦ２０，３０，５０，６０が共振回路を用いて構成されているので、ＢＰＦ２０，３０，５０，６０を構成する素子数が少なくなり、且つＢＰＦ２０，３０，５０，６０の特性の調整が容易になる。   Each BPF 20, 30, 50, 60 is configured using a resonance circuit. The BPF can also be configured by combining a high pass filter and a low pass filter. However, in this case, the number of elements constituting the BPF increases, and it becomes difficult to adjust the characteristics of the BPF. On the other hand, according to the present embodiment, since each BPF 20, 30, 50, 60 is configured using a resonance circuit, the number of elements constituting the BPF 20, 30, 50, 60 is reduced, and the BPF 20 , 30, 50, 60 can be easily adjusted.

また、スイッチ回路１０とダイプレクサ１１，１２は、積層基板２００によって一体化されている。これにより、高周波モジュール１の実装面積を小さくすることができる。例えば、縦３．２ｍｍ、横１．６ｍｍの大きさの単体のダイプレクサを２個と、縦３．０ｍｍ、横３．０ｍｍの大きさの単体のスイッチとを、基板に実装して高周波モジュールを構成した場合には、ランドも含めた高周波モジュールの実装面積は、約２３ｍｍ２となる。これに対し、本実施の形態によれば、ランドも含めた高周波モジュール１の実装面積は、約１６ｍｍ２となる。従って、本実施の形態によれば、２個の単体のダイプレクサと単体のスイッチとを基板に実装して高周波モジュールを構成した場合に比べて、実装面積を約３０％減らすことができる。 Further, the switch circuit 10 and the diplexers 11 and 12 are integrated by a laminated substrate 200. Thereby, the mounting area of the high frequency module 1 can be reduced. For example, a high frequency module is mounted by mounting two single diplexers having a size of 3.2 mm in length and 1.6 mm in width and a single switch having a size of 3.0 mm in length and 3.0 mm in width on a substrate. When configured, the mounting area of the high-frequency module including the land is about 23 mm 2 . On the other hand, according to the present embodiment, the mounting area of the high-frequency module 1 including the land is about 16 mm 2 . Therefore, according to the present embodiment, the mounting area can be reduced by about 30% compared to the case where a high frequency module is configured by mounting two single diplexers and a single switch on a substrate.

また、本実施の形態によれば、２個の単体のダイプレクサと単体のスイッチとを基板に実装して高周波モジュールを構成する場合に比べて、部品の実装のための工程数が少なくなり、実装に要するコストを低減することができる。   In addition, according to the present embodiment, the number of processes for mounting components is reduced compared with the case where a high frequency module is configured by mounting two single diplexers and a single switch on a substrate. The cost required for this can be reduced.

以上のことから、本実施の形態によれば、無線ＬＡＮ用の通信装置に用いられ、複数の周波数帯域の送信信号および受信信号を処理でき、且つ小型化が可能な高周波モジュール１を実現することができる。   As described above, according to the present embodiment, it is possible to realize a high-frequency module 1 that can be used in a wireless LAN communication apparatus and can process transmission signals and reception signals in a plurality of frequency bands and can be downsized. Can do.

また、高周波モジュール１は、２つのアンテナ端子ＡＮＴ１，ＡＮＴ２を備え、スイッチ回路１０は、ダイプレクサ１１，１２のいずれかを、アンテナ端子ＡＮＴ１，ＡＮＴ２のいずれかに接続する。従って、本実施の形態によれば、ダイバシティに対応した高周波モジュール１を実現することができる。   The high-frequency module 1 includes two antenna terminals ANT1 and ANT2, and the switch circuit 10 connects one of the diplexers 11 and 12 to one of the antenna terminals ANT1 and ANT2. Therefore, according to the present embodiment, it is possible to realize the high frequency module 1 corresponding to diversity.

また、高周波モジュール１において、構成要素を一体化する基板は、交互に積層された誘電体層と導体層とを含む積層基板２００であり、ＢＰＦ２０，３０，５０，６０を構成する共振回路は、誘電体層と導体層を用いて構成されている。これにより、本実施の形態によれば、高周波モジュール１をより小型化することができる。   Further, in the high-frequency module 1, the substrate that integrates the constituent elements is a laminated substrate 200 including dielectric layers and conductor layers that are alternately laminated, and the resonance circuits that constitute the BPFs 20, 30, 50, 60 are: It is configured using a dielectric layer and a conductor layer. Thereby, according to this Embodiment, the high frequency module 1 can be reduced more in size.

また、本実施の形態では、各共振回路は、導体層を用いて構成された分布定数線路を含んでいる。これにより、本実施の形態によれば、以下の効果を奏する。無線ＬＡＮ用の高周波回路部には、各信号の経路における通過特性として、通過帯域外の周波数領域における減衰が大きいことが要求される傾向にある。この要求を満足するためには、ＢＰＦ２０，３０，５０，６０の挿入損失の周波数特性は、通過帯域と通過帯域外の周波数領域との境界近傍において、挿入損失が急峻に変化する特性であることが望まれる。このような特性を、集中定数素子のみによって構成されたＢＰＦによって実現しようとすると、フィルタの次数を多くしなければならない。そうすると、ＢＰＦを構成する素子の数が多くなる。その結果、高周波モジュールの小型化が困難になったり、調整する素子の数が多いことからＢＰＦの所望の特性を実現することが難しくなったりする。これに対し、本実施の形態のように、ＢＰＦ２０，３０，５０，６０を構成する共振回路が分布定数線路を含んでいる場合には、ＢＰＦを集中定数素子のみによって構成する場合に比べて、素子の数を少なくすることができると共に、所望の特性を実現するための調整が容易になる。従って、本実施の形態によれば、高周波モジュール１をより小型化することが可能になると共に、容易にＢＰＦ２０，３０，５０，６０の所望の特性を実現することが可能になる。   In the present embodiment, each resonance circuit includes a distributed constant line configured using a conductor layer. Thereby, according to this Embodiment, there exist the following effects. High-frequency circuit units for wireless LAN tend to be required to have high attenuation in the frequency region outside the passband as the pass characteristics in the path of each signal. In order to satisfy this requirement, the frequency characteristics of the insertion loss of the BPF 20, 30, 50, 60 are characteristics in which the insertion loss changes sharply in the vicinity of the boundary between the passband and the frequency region outside the passband. Is desired. If such a characteristic is to be realized by a BPF composed only of lumped elements, the order of the filter must be increased. As a result, the number of elements constituting the BPF increases. As a result, it is difficult to reduce the size of the high-frequency module, and it is difficult to realize the desired characteristics of the BPF because the number of elements to be adjusted is large. On the other hand, when the resonance circuit that constitutes the BPF 20, 30, 50, 60 includes a distributed constant line as in the present embodiment, as compared with the case where the BPF is constituted by only a lumped constant element, The number of elements can be reduced, and adjustment for realizing desired characteristics is facilitated. Therefore, according to the present embodiment, it is possible to further reduce the size of the high-frequency module 1 and to easily realize desired characteristics of the BPFs 20, 30, 50, and 60.

また、本実施の形態では、各共振回路は、導体層を用いて構成されインダクタンスを有する伝送線路を含んでいる。ＢＰＦ２０における共振回路に含まれる伝送線路２１，２４（導体層３３６，３３７）の長手方向とＢＰＦ３０における共振回路に含まれる伝送線路３１，３４（導体層３３４，３３５）の長手方向が直交している。これにより、伝送線路２１，２４（導体層３３６，３３７）と伝送線路３１，３４（導体層３３４，３３５）との間における電磁気的な結合の発生を防止でき、その結果、ＢＰＦ２０とＢＰＦ３０との間における電磁気的な干渉の発生を防止することができる。   Further, in the present embodiment, each resonance circuit includes a transmission line configured using a conductor layer and having inductance. The longitudinal directions of the transmission lines 21 and 24 (conductor layers 336 and 337) included in the resonance circuit in the BPF 20 are orthogonal to the longitudinal directions of the transmission lines 31 and 34 (conductor layers 334 and 335) included in the resonance circuit in the BPF 30. . Thereby, generation | occurrence | production of the electromagnetic coupling between the transmission lines 21 and 24 (conductor layers 336 and 337) and the transmission lines 31 and 34 (conductor layers 334 and 335) can be prevented, As a result, between BPF20 and BPF30 Generation of electromagnetic interference between the two can be prevented.

同様に、ＢＰＦ５０における共振回路に含まれる伝送線路５１，５４（導体層４３６，４３７）の長手方向とＢＰＦ６０における共振回路に含まれる伝送線路６１，６４（導体層４３４，４３５）の長手方向が直交している。これにより、伝送線路５１，５４（導体層４３６，４３７）と伝送線路６１，６４（導体層４３４，４３５）との間における電磁気的な結合の発生を防止でき、その結果、ＢＰＦ５０とＢＰＦ６０との間における電磁気的な干渉の発生を防止することができる。   Similarly, the longitudinal direction of the transmission lines 51 and 54 (conductor layers 436 and 437) included in the resonance circuit in the BPF 50 and the longitudinal direction of the transmission lines 61 and 64 (conductor layers 434 and 435) included in the resonance circuit in the BPF 60 are orthogonal to each other. is doing. Thereby, generation | occurrence | production of the electromagnetic coupling between transmission line 51,54 (conductor layer 436,437) and transmission line 61,64 (conductor layer 434,435) can be prevented, As a result, BPF50 and BPF60 of Generation of electromagnetic interference between the two can be prevented.

また、図２５に示したように、本実施の形態では、積層基板２００は、ダイプレクサ１１に含まれる全ての共振回路とダイプレクサ１２に含まれる全ての共振回路との間に配置されると共にグランドに接続される導体部２７０を含んでいる。これにより、本実施の形態によれば、ダイプレクサ１１とダイプレクサ１２との間における電磁気的な干渉の発生を防止することができる。   Further, as shown in FIG. 25, in the present embodiment, the multilayer substrate 200 is disposed between all the resonance circuits included in the diplexer 11 and all the resonance circuits included in the diplexer 12 and is connected to the ground. A conductor portion 270 to be connected is included. Thereby, according to this Embodiment, generation | occurrence | production of the electromagnetic interference between the diplexer 11 and the diplexer 12 can be prevented.

また、図２５に示したように、本実施の形態では、積層基板２００の内部において、第１および第２の受信信号の経路を形成する要素が配置される領域２５１，２５２は互いに分離されている。これにより、本実施の形態によれば、第１の受信信号の経路と第２の受信信号の経路との間における電磁気的な干渉の発生を防止することができる。   Also, as shown in FIG. 25, in this embodiment, the regions 251 and 252 in which elements forming the first and second received signal paths are arranged are separated from each other in the multilayer substrate 200. Yes. Thereby, according to this Embodiment, generation | occurrence | production of the electromagnetic interference between the path | route of a 1st received signal and the path | route of a 2nd received signal can be prevented.

同様に、積層基板２００の内部において、第１および第２の送信信号の経路を形成する要素が配置される領域２６１，２６２は互いに分離されている。これにより、本実施の形態によれば、第１の送信信号の経路と第２の送信信号の経路との間における電磁気的な干渉の発生を防止することができる。   Similarly, areas 261 and 262 in which elements forming the first and second transmission signal paths are arranged are separated from each other in laminated substrate 200. Thereby, according to this Embodiment, generation | occurrence | production of the electromagnetic interference between the path | route of a 1st transmission signal and the path | route of a 2nd transmission signal can be prevented.

また、本実施の形態では、スイッチ回路１０は積層基板２００に搭載され、積層基板２００の導体層は、スイッチ回路１０と全ての共振回路との間に配置されると共にグランドに接続されるグランド用導体層２３３，２３４（図７参照。）を含んでいる。これにより、本実施の形態によれば、スイッチ回路１０とダイプレクサ１１，１２との間における電磁気的な干渉の発生を防止することができる。   In the present embodiment, the switch circuit 10 is mounted on the multilayer substrate 200, and the conductor layer of the multilayer substrate 200 is disposed between the switch circuit 10 and all the resonance circuits and connected to the ground. Conductor layers 233 and 234 (see FIG. 7) are included. Thereby, according to this Embodiment, generation | occurrence | production of the electromagnetic interference between the switch circuit 10 and the diplexers 11 and 12 can be prevented.

また、本実施の形態では、ダイプレクサ１１は、ＢＰＦ３０に直列に接続され、第２の周波数帯域における受信信号を通過させるＬＰＦ４０を有している。また、ダイプレクサ１２は、ＢＰＦ６０に直列に接続され、第２の周波数帯域における送信信号を通過させるＬＰＦ７０を有している。ＢＰＦ３０，６０において、共振回路の段数を多くすれば、第２の周波数帯域外における挿入損失を増加させることができるが、第２の周波数帯域における挿入損失も増加してしまう。これに対し、本実施の形態によれば、第２の周波数帯域における受信信号および送信信号の各経路において、第２の周波数帯域における挿入損失の増加を抑制しながら、第２の周波数帯域よりも高周波側における挿入損失を増加させることができる。   In the present embodiment, the diplexer 11 includes the LPF 40 that is connected in series to the BPF 30 and passes a reception signal in the second frequency band. The diplexer 12 has an LPF 70 that is connected in series to the BPF 60 and allows transmission signals in the second frequency band to pass therethrough. In the BPFs 30 and 60, if the number of resonant circuit stages is increased, the insertion loss outside the second frequency band can be increased, but the insertion loss in the second frequency band also increases. On the other hand, according to the present embodiment, in each path of the reception signal and the transmission signal in the second frequency band, while suppressing an increase in insertion loss in the second frequency band, it is more than in the second frequency band. Insertion loss on the high frequency side can be increased.

また、本実施の形態に係る無線ＬＡＮ用の高周波モジュール１は、主に、ノート型パーソナルコンピュータ等、小型化または低背化が必要な機器に搭載される。そのため、高周波モジュール１の大きさは、縦５ｍｍ以下、横４ｍｍ以下、高さ２ｍｍ以下であることが好ましい。   The high frequency module 1 for wireless LAN according to the present embodiment is mainly mounted on a device that needs to be downsized or reduced in height, such as a notebook personal computer. Therefore, the size of the high frequency module 1 is preferably 5 mm or less in length, 4 mm or less in width, and 2 mm or less in height.

なお、本実施の形態において、積層基板２００としては、誘電体層の材料として樹脂、セラミック、あるいは両者を複合した材料を用いたもの等、種々のものを用いることができる。しかし、積層基板２００としては、特に、高周波特性に優れた低温同時焼成セラミック多層基板を用いることが好ましい。そして、この低温同時焼成セラミック多層基板を用いた積層基板２００には、図５ないし図２４を用いて説明したように、少なくとも、ダイプレクサ１１，１２を構成する複数のインダンタクス素子（インダクタンスを有する伝送線路およびインダクタ）およびキャパシタンス素子（キャパシタ）が内蔵されていることが好ましい。更に、スイッチ回路１０は、ＧａＡｓ化合物半導体による電界効果トランジスタを用いて構成されて、図２に示したように、低温同時焼成セラミック多層基板を用いた積層基板２００に搭載されていることが好ましい。また、図２に示したように、低温同時焼成セラミック多層基板を用いた積層基板２００の外周面には、スイッチ回路１０をアンテナに接続するためのアンテナ端子ＡＮＴ１，ＡＮＴ２と、ダイプレクサ１１，１２を外部回路に接続するための受信信号端子ＲＸ１，ＲＸ２および送信信号端子ＴＸ１，ＴＸ２と、制御端子ＣＴ１，ＣＴ２と、グランドに接続されるグランド端子Ｇ１〜Ｇ６とを含む複数の端子が設けられていることが好ましい。   In the present embodiment, as the multilayer substrate 200, various materials such as a material using a resin, a ceramic, or a composite material of both can be used as a material of the dielectric layer. However, as the multilayer substrate 200, it is particularly preferable to use a low-temperature co-fired ceramic multilayer substrate having excellent high-frequency characteristics. The multilayer substrate 200 using the low-temperature co-fired ceramic multilayer substrate includes at least a plurality of inductance elements (transmission lines having inductances) constituting the diplexers 11 and 12, as described with reference to FIGS. And an inductor) and a capacitance element (capacitor) are preferably incorporated. Furthermore, the switch circuit 10 is preferably configured by using a field effect transistor made of a GaAs compound semiconductor, and is mounted on a multilayer substrate 200 using a low temperature co-fired ceramic multilayer substrate as shown in FIG. As shown in FIG. 2, antenna terminals ANT1 and ANT2 for connecting the switch circuit 10 to the antenna and diplexers 11 and 12 are provided on the outer peripheral surface of the multilayer substrate 200 using the low-temperature co-fired ceramic multilayer substrate. A plurality of terminals including reception signal terminals RX1 and RX2 and transmission signal terminals TX1 and TX2 for connection to an external circuit, control terminals CT1 and CT2, and ground terminals G1 to G6 connected to the ground are provided. It is preferable.

［第２の実施の形態］
次に、図３０ないし図３４を参照して、本発明の第２の実施の形態に係る高周波モジュールについて説明する。まず、図３０を参照して、本実施の形態に係る高周波モジュールの回路構成について説明する。図３０は、本実施の形態に係る高周波モジュールの回路構成を示すブロック図である。本実施の形態に係る高周波モジュール５０１の回路構成は、基本的には、図４に示した高周波回路部の回路構成と同じである。本実施の形態に係る高周波モジュール５０１は、第１の実施の形態に係る高周波モジュール１における端子ＲＸ１，ＲＸ２，ＴＸ１，ＴＸ２を備えていない。代わりに、本実施の形態に係る高周波モジュール５０１は、平衡信号の形態の第１の受信信号を出力する２つの第１の受信信号端子ＲＸ１１，ＲＸ１２と、平衡信号の形態の第２の受信信号を出力する２つの第２の受信信号端子ＲＸ２１，ＲＸ２２と、平衡信号の形態の第１の送信信号が入力される２つの第１の送信信号端子ＴＸ１１，ＴＸ１２と、平衡信号の形態の第２の送信信号が入力される２つの第２の送信信号端子ＴＸ２１，ＴＸ２２とを備えている。 [Second Embodiment]
Next, with reference to FIGS. 30 to 34, a high-frequency module according to a second embodiment of the present invention will be described. First, the circuit configuration of the high frequency module according to the present embodiment will be described with reference to FIG. FIG. 30 is a block diagram showing a circuit configuration of the high-frequency module according to the present embodiment. The circuit configuration of the high-frequency module 501 according to the present embodiment is basically the same as the circuit configuration of the high-frequency circuit unit shown in FIG. The high frequency module 501 according to the present embodiment does not include the terminals RX1, RX2, TX1, TX2 in the high frequency module 1 according to the first embodiment. Instead, the high-frequency module 501 according to the present embodiment includes two first reception signal terminals RX11 and RX12 that output a first reception signal in the form of a balanced signal, and a second reception signal in the form of a balanced signal. , Two first reception signal terminals RX21 and RX22, two first transmission signal terminals TX11 and TX12 to which a first transmission signal in the form of a balanced signal is input, and a second in the form of a balanced signal. Are provided with two second transmission signal terminals TX21 and TX22.

本実施の形態に係る高周波モジュール５０１は、第１の実施の形態に係る高周波モジュール１の構成要素に加え、以下の構成要素を備えている。まず、高周波モジュール５０１は、入力端がダイプレクサ１１のＢＰＦ２０に接続されたローノイズアンプ１１１と、一端がローノイズアンプ１１１の出力端に接続されたＢＰＦ１１２と、不平衡端子がＢＰＦ１１２の他端に接続され、２つの平衡端子が受信信号端子ＲＸ１１，ＲＸ１２に接続されたバラン１１３とを備えている。このように、ローノイズアンプ１１１、ＢＰＦ１１２およびバラン１１３は、受信信号端子ＲＸ１１，ＲＸ１２とＢＰＦ２０との間に挿入されている。ローノイズアンプ１１１は、本発明における第１のアンプに対応する。ＢＰＦ１１２は、本発明における第３の受信用バンドパスフィルタに対応する。バラン１１３は、本発明における第１のバランに対応する。ＢＰＦ２０は、不平衡信号の形態の第１の受信信号を出力し、この受信信号は、ローノイズアンプ１１１によって増幅された後、ＢＰＦ１１２を通過し、バラン１１３によって、平衡信号の形態に変換されて、受信信号端子ＲＸ１１，ＲＸ１２に送られる。   The high frequency module 501 according to the present embodiment includes the following components in addition to the components of the high frequency module 1 according to the first embodiment. First, the high-frequency module 501 has an input end connected to the BPF 20 of the diplexer 11, a BPF 112 connected to the output end of the low noise amplifier 111 at one end, and an unbalanced terminal connected to the other end of the BPF 112. Two balanced terminals include a balun 113 connected to the reception signal terminals RX11 and RX12. Thus, the low noise amplifier 111, the BPF 112, and the balun 113 are inserted between the reception signal terminals RX11, RX12 and the BPF 20. The low noise amplifier 111 corresponds to the first amplifier in the present invention. The BPF 112 corresponds to the third reception bandpass filter in the present invention. The balun 113 corresponds to the first balun in the present invention. The BPF 20 outputs a first received signal in the form of an unbalanced signal. This received signal is amplified by the low noise amplifier 111, passes through the BPF 112, and is converted into a balanced signal form by the balun 113. The signals are sent to the reception signal terminals RX11 and RX12.

高周波モジュール５０１は、更に、入力端がダイプレクサ１１のＬＰＦ４０に接続されたローノイズアンプ１１４と、一端がローノイズアンプ１１４の出力端に接続されたＢＰＦ１１５と、不平衡端子がＢＰＦ１１５の他端に接続され、２つの平衡端子が受信信号端子ＲＸ２１，ＲＸ２２に接続されたバラン１１６とを備えている。このように、ローノイズアンプ１１４、ＢＰＦ１１５およびバラン１１６は、受信信号端子ＲＸ２１，ＲＸ２２とＬＰＦ４０との間に挿入されている。ローノイズアンプ１１４は、本発明における第２のアンプに対応する。ＢＰＦ１１５は、本発明における第４の受信用バンドパスフィルタに対応する。バラン１１６は、本発明における第２のバランに対応する。ＬＰＦ４０は、不平衡信号の形態の第２の受信信号を出力し、この受信信号は、ローノイズアンプ１１４によって増幅された後、ＢＰＦ１１５を通過し、バラン１１６によって、平衡信号の形態に変換されて、受信信号端子ＲＸ２１，ＲＸ２２に送られる。   The high-frequency module 501 further includes a low noise amplifier 114 whose input end is connected to the LPF 40 of the diplexer 11, a BPF 115 whose one end is connected to the output end of the low noise amplifier 114, and an unbalanced terminal connected to the other end of the BPF 115, Two balanced terminals include a balun 116 connected to the reception signal terminals RX21 and RX22. Thus, the low noise amplifier 114, the BPF 115, and the balun 116 are inserted between the reception signal terminals RX21, RX22 and the LPF 40. The low noise amplifier 114 corresponds to the second amplifier in the present invention. The BPF 115 corresponds to the fourth reception bandpass filter in the present invention. The balun 116 corresponds to the second balun in the present invention. The LPF 40 outputs a second received signal in the form of an unbalanced signal. This received signal is amplified by the low noise amplifier 114, passes through the BPF 115, and is converted into the balanced signal form by the balun 116. The signals are sent to the reception signal terminals RX21 and RX22.

高周波モジュール５０１は、更に、出力端がダイプレクサ１２のＢＰＦ５０に接続されたパワーアンプ１２１と、一端がパワーアンプ１２１の入力端に接続されたＢＰＦ１２２と、不平衡端子がＢＰＦ１２２の他端に接続され、２つの平衡端子が送信信号端子ＴＸ１１，ＴＸ１２に接続されたバラン１２３とを備えている。このように、パワーアンプ１２１、ＢＰＦ１２２およびバラン１２３は、送信信号端子ＴＸ１１，ＴＸ１２とＢＰＦ５０との間に挿入されている。パワーアンプ１２１は、本発明における第３のアンプに対応する。ＢＰＦ１２２は、本発明における第３の送信用バンドパスフィルタに対応する。バラン１２３は、本発明における第３のバランに対応する。送信信号端子ＴＸ１１，ＴＸ１２に入力された平衡信号の形態の第１の送信信号は、バラン１２３によって不平衡信号の形態に変換され、ＢＰＦ１２２を通過し、パワーアンプ１２１によって増幅された後、ＢＰＦ５０に送られる。   The high-frequency module 501 further includes a power amplifier 121 whose output end is connected to the BPF 50 of the diplexer 12, a BPF 122 whose one end is connected to the input end of the power amplifier 121, and an unbalanced terminal connected to the other end of the BPF 122. Two balanced terminals are provided with a balun 123 connected to transmission signal terminals TX11 and TX12. Thus, the power amplifier 121, the BPF 122, and the balun 123 are inserted between the transmission signal terminals TX11, TX12 and the BPF 50. The power amplifier 121 corresponds to the third amplifier in the present invention. The BPF 122 corresponds to the third transmission band-pass filter in the present invention. The balun 123 corresponds to the third balun in the present invention. The first transmission signal in the form of a balanced signal input to the transmission signal terminals TX11 and TX12 is converted to the form of an unbalanced signal by the balun 123, passes through the BPF 122, is amplified by the power amplifier 121, and then is sent to the BPF 50. Sent.

高周波モジュール５０１は、更に、出力端がダイプレクサ１２のＬＰＦ７０に接続されたパワーアンプ１２４と、一端がパワーアンプ１２４の入力端に接続されたＢＰＦ１２５と、不平衡端子がＢＰＦ１２５の他端に接続され、２つの平衡端子が送信信号端子ＴＸ２１，ＴＸ２２に接続されたバラン１２６とを備えている。このように、パワーアンプ１２４、ＢＰＦ１２５およびバラン１２６は、送信信号端子ＴＸ２１，ＴＸ２２とＬＰＦ７０との間に挿入されている。パワーアンプ１２４は、本発明における第４のアンプに対応する。ＢＰＦ１２５は、本発明における第４の送信用バンドパスフィルタに対応する。バラン１２６は、本発明における第４のバランに対応する。送信信号端子ＴＸ２１，ＴＸ２２に入力された平衡信号の形態の第２の送信信号は、バラン１２６によって不平衡信号の形態に変換され、ＢＰＦ１２５を通過し、パワーアンプ１２４によって増幅された後、ＬＰＦ７０に送られる。   The high-frequency module 501 further includes a power amplifier 124 whose output end is connected to the LPF 70 of the diplexer 12, a BPF 125 whose one end is connected to the input end of the power amplifier 124, and an unbalanced terminal connected to the other end of the BPF 125. Two balanced terminals are provided with a balun 126 connected to transmission signal terminals TX21 and TX22. Thus, the power amplifier 124, the BPF 125, and the balun 126 are inserted between the transmission signal terminals TX21, TX22 and the LPF 70. The power amplifier 124 corresponds to the fourth amplifier in the present invention. The BPF 125 corresponds to the fourth transmission band-pass filter in the present invention. The balun 126 corresponds to the fourth balun in the present invention. The second transmission signal in the form of a balanced signal input to the transmission signal terminals TX21 and TX22 is converted into an unbalanced signal form by the balun 126, passes through the BPF 125, is amplified by the power amplifier 124, and then is sent to the LPF 70. Sent.

なお、ローノイズアンプ１１１とＢＰＦ１１２の位置関係、およびローノイズアンプ１１４とＢＰＦ１１５の位置関係は、それぞれ、図３０に示した位置関係とは逆であってもよい。また、本実施の形態では、２つのローノイズアンプ１１１，１１４は、これらを複合した１つの部品であるデュアルローノイズアンプ１１０に含まれている。また、２つのパワーアンプ１２１，１２４は、これらを複合した１つの部品であるデュアルパワーアンプ１２０に含まれている。   Note that the positional relationship between the low noise amplifier 111 and the BPF 112 and the positional relationship between the low noise amplifier 114 and the BPF 115 may be opposite to the positional relationship shown in FIG. Further, in the present embodiment, the two low noise amplifiers 111 and 114 are included in the dual low noise amplifier 110 which is a single component in which these are combined. Further, the two power amplifiers 121 and 124 are included in the dual power amplifier 120 which is one component obtained by combining them.

次に、図３１ないし図３４を参照して、高周波モジュール５０１の構造について説明する。図３１は、高周波モジュール５０１の平面図である。図３２は、高周波モジュール５０１の底面に配置された端子および導体層を上から見た状態で表す平面図である。図３３は、高周波モジュール５０１の構成要素の接続関係を示す説明図である。図３４は、図３１における３４−３４線で示される断面を表す説明図である。   Next, the structure of the high frequency module 501 will be described with reference to FIGS. 31 to 34. FIG. 31 is a plan view of the high-frequency module 501. FIG. 32 is a plan view illustrating the terminals and conductor layers arranged on the bottom surface of the high-frequency module 501 as viewed from above. FIG. 33 is an explanatory diagram showing the connection relationship of the components of the high-frequency module 501. FIG. 34 is an explanatory diagram showing a cross section indicated by line 34-34 in FIG.

図３１に示したように、高周波モジュール５０１は、高周波モジュール５０１の構成要素を一体化する積層基板５１０を備えている。積層基板５１０は、第１の実施の形態における積層基板２００と同様に、交互に積層された誘電体層と導体層とを有している。積層基板５１０は、互いに反対側を向く第１の面（上面）と第２の面（底面）と、４つの側面とを有している。高周波モジュール５０１における回路は、積層基板５１０の内部または表面上の導体層と、積層基板５１０の第１の面に搭載された素子とを用いて構成されている。積層基板５１０の第１の面には、スイッチ回路１０、デュアルローノイズアンプ１１０およびデュアルパワーアンプ１２０が搭載されている。これらは、それぞれベアチップの形態の半導体素子になっている。また、これらの半導体素子は、ワイヤーボンディングまたはフリップチップボンディングによって、積層基板５１０の第１の面に実装されている。積層基板５１０の第１の面には、更に、チップ部品の形態の受動素子５１１〜５２９が搭載されている。これらの受動素子５１１〜５２９は、キャパシタまたはインダクタとして機能する。また、これらの受動素子５１１〜５２９は、スイッチ回路１０、デュアルローノイズアンプ１１０およびデュアルパワーアンプ１２０以外の高周波モジュール５０１の構成要素の一部を構成している。積層基板５１０は、例えば低温同時焼成セラミック多層基板になっている。   As shown in FIG. 31, the high-frequency module 501 includes a laminated substrate 510 that integrates the components of the high-frequency module 501. The multilayer substrate 510 includes dielectric layers and conductor layers that are alternately stacked, like the multilayer substrate 200 in the first embodiment. The multilayer substrate 510 has a first surface (upper surface), a second surface (bottom surface), and four side surfaces that face opposite to each other. The circuit in the high-frequency module 501 is configured by using a conductor layer inside or on the surface of the multilayer substrate 510 and an element mounted on the first surface of the multilayer substrate 510. A switch circuit 10, a dual low noise amplifier 110, and a dual power amplifier 120 are mounted on the first surface of the multilayer substrate 510. Each of these is a semiconductor element in the form of a bare chip. In addition, these semiconductor elements are mounted on the first surface of the multilayer substrate 510 by wire bonding or flip chip bonding. Passive elements 511 to 529 in the form of chip components are further mounted on the first surface of the multilayer substrate 510. These passive elements 511 to 529 function as capacitors or inductors. In addition, these passive elements 511 to 529 constitute a part of the components of the high-frequency module 501 other than the switch circuit 10, the dual low noise amplifier 110, and the dual power amplifier 120. The multilayer substrate 510 is, for example, a low-temperature co-fired ceramic multilayer substrate.

図３２に示したように、本実施の形態では、高周波モジュール５０１の複数の端子は、積層基板５１０の第２の面（底面）において、外周部の近傍に配置されている。これら複数の端子は、アンテナ端子ＡＮＴ１，ＡＮＴ２、受信信号端子ＲＸ１１，ＲＸ１２，ＲＸ２１，ＲＸ２２、送信信号端子ＴＸ１１，ＴＸ１２，ＴＸ２１，ＴＸ２２および制御端子ＣＴ１，ＣＴ２を含んでいる。その他の端子は、ローノイズアンプ１１１，１１４、パワーアンプ１２１，１２４の各電源端子やグランド端子等である。また、積層基板５１０の底面には、複数の端子に囲まれた領域に配置されたグランド用導体層５３０が設けられている。   As shown in FIG. 32, in the present embodiment, the plurality of terminals of the high-frequency module 501 are arranged in the vicinity of the outer peripheral portion on the second surface (bottom surface) of the multilayer substrate 510. The plurality of terminals include antenna terminals ANT1 and ANT2, reception signal terminals RX11, RX12, RX21 and RX22, transmission signal terminals TX11, TX12, TX21 and TX22, and control terminals CT1 and CT2. Other terminals are the power supply terminals and ground terminals of the low-noise amplifiers 111 and 114 and the power amplifiers 121 and 124, respectively. Further, a ground conductor layer 530 disposed in a region surrounded by a plurality of terminals is provided on the bottom surface of the multilayer substrate 510.

積層基板５１０の内部には、第１の実施の形態と同様に第１のダイプレクサ１１と第２のダイプレクサ１２を構成するための導体層およびスルーホールが設けられている。積層基板５１０の内部には、更に、バラン１１３，１１６，１２３，１２６を構成するための導体層およびスルーホールが設けられている。   Inside the multilayer substrate 510, conductor layers and through-holes for forming the first diplexer 11 and the second diplexer 12 are provided in the same manner as in the first embodiment. Inside the multilayer substrate 510, conductor layers and through holes for forming the baluns 113, 116, 123, 126 are further provided.

図３３に示したように、アンテナ端子ＡＮＴ１，ＡＮＴ２と制御端子ＣＴ１，ＣＴ２は、スイッチ回路１０に接続されている。スイッチ回路１０には、第１のダイプレクサ１１と第２のダイプレクサ１２が接続されている。第１のダイプレクサ１１には、デュアルローノイズアンプ１１０が接続されている。第２のダイプレクサ１２には、デュアルパワーアンプ１２０が接続されている。デュアルローノイズアンプ１１０には、バラン１１３，１１６が接続されている。デュアルパワーアンプ１２０には、バラン１２３，１２６が接続されている。バラン１１３には、受信信号端子ＲＸ１１，ＲＸ１２が接続されている。バラン１１６には、受信信号端子ＲＸ２１，ＲＸ２２が接続されている。バラン１２３には、送信信号端子ＴＸ１１，ＴＸ１２が接続されている。バラン１２６には、送信信号端子ＴＸ２１，ＴＸ２２が接続されている。   As shown in FIG. 33, the antenna terminals ANT1 and ANT2 and the control terminals CT1 and CT2 are connected to the switch circuit 10. A first diplexer 11 and a second diplexer 12 are connected to the switch circuit 10. A dual low noise amplifier 110 is connected to the first diplexer 11. A dual power amplifier 120 is connected to the second diplexer 12. Baluns 113 and 116 are connected to the dual low noise amplifier 110. Baluns 123 and 126 are connected to the dual power amplifier 120. Reception signal terminals RX11 and RX12 are connected to the balun 113. The balun 116 is connected to reception signal terminals RX21 and RX22. Transmission signal terminals TX11 and TX12 are connected to the balun 123. Transmission signal terminals TX21 and TX22 are connected to the balun 126.

ここで、図３４を参照して、ベアチップの形態の半導体素子であるスイッチ回路１０、デュアルローノイズアンプ１１０およびデュアルパワーアンプ１２０の高さと、積層基板５１０の第１の面に搭載された受動素子５１１〜５２９の高さとの関係について説明する。本実施の形態では、スイッチ回路１０、デュアルローノイズアンプ１１０およびデュアルパワーアンプ１２０は、いずれも、受動素子５１１〜５２９のうちの最も高いものの高さよりも小さい高さを有している。図３４には、一例として、デュアルパワーアンプ１２０と受動素子５１９，５２９の高さの関係を示している。スイッチ回路１０、デュアルローノイズアンプ１１０およびデュアルパワーアンプ１２０の各高さは、０．３ｍｍよりも小さいことが好ましい。   Here, referring to FIG. 34, the heights of switch circuit 10, dual low noise amplifier 110 and dual power amplifier 120, which are semiconductor elements in the form of bare chips, and passive element 511 mounted on the first surface of multilayer substrate 510 are referred to. The relationship with the height of ˜529 will be described. In the present embodiment, the switch circuit 10, the dual low noise amplifier 110, and the dual power amplifier 120 all have a height that is smaller than the height of the highest one of the passive elements 511 to 529. FIG. 34 shows the height relationship between the dual power amplifier 120 and the passive elements 519 and 529 as an example. Each height of the switch circuit 10, the dual low noise amplifier 110, and the dual power amplifier 120 is preferably smaller than 0.3 mm.

また、図３４に示したように、高周波モジュール５０１は、更に、積層基板５１０の第１の面およびこの第１の面に搭載された全ての要素を覆う樹脂層５４０を備えている。樹脂層５４０は、樹脂をモールドすることによって形成されている。また、樹脂層５４０の上面は平坦になっている。   As shown in FIG. 34, the high-frequency module 501 further includes a resin layer 540 that covers the first surface of the multilayer substrate 510 and all the elements mounted on the first surface. The resin layer 540 is formed by molding a resin. Further, the upper surface of the resin layer 540 is flat.

本実施の形態に係る高周波モジュール５０１は、第１の実施の形態に係る高周波モジュール１よりも大規模になっている。本実施の形態では、積層基板５１０の第１の面に搭載される半導体素子（１０，１１０，１２０）は、積層基板５１０の第１の面に搭載される受動素子５１１〜５２９のうちの最も高いものの高さよりも小さい高さを有するベアチップの形態の半導体素子になっている。これにより、本実施の形態によれば、大規模な高周波モジュール５０１の小型化、低背化を容易に実現することができる。   The high-frequency module 501 according to the present embodiment is larger than the high-frequency module 1 according to the first embodiment. In the present embodiment, the semiconductor elements (10, 110, 120) mounted on the first surface of the multilayer substrate 510 are the most passive elements 511 to 529 mounted on the first surface of the multilayer substrate 510. The semiconductor device is in the form of a bare chip having a height smaller than the height of the higher one. Thereby, according to this Embodiment, size reduction and height reduction of the large-scale high frequency module 501 are easily realizable.

また、本実施の形態では、樹脂層５４０によって、積層基板５１０の第１の面およびこの第１の面に搭載された全ての要素を保護することができる。特に、スイッチ回路１０、デュアルローノイズアンプ１１０およびデュアルパワーアンプ１２０が、ワイヤーボンディングによって第１の面に実装されている場合には、ボンディングワイヤーによる素子と積層基板５１０との接続部分を樹脂層５４０によって保護することができる。これにより、本実施の形態によれば、高周波モジュール５０１の信頼性を向上させることができる。   In the present embodiment, the resin layer 540 can protect the first surface of the multilayer substrate 510 and all the elements mounted on the first surface. In particular, when the switch circuit 10, the dual low noise amplifier 110, and the dual power amplifier 120 are mounted on the first surface by wire bonding, the connection portion between the element by the bonding wire and the laminated substrate 510 is formed by the resin layer 540. Can be protected. Thereby, according to this Embodiment, the reliability of the high frequency module 501 can be improved.

また、高周波モジュール５０１において、複数の端子は、樹脂層５４０の上面とは反対側の面となる積層基板５１０の第２の面に配置されている。また、樹脂層５４０の上面は平坦になっている。そのため、高周波モジュール５０１をマザーボードに実装する際には、部品を吸着して保持する治具によって、樹脂層５４０の上面を吸着して高周波モジュール５０１を保持することができる。従って、本実施の形態によれば、高周波モジュール５０１のマザーボードへの実装が容易になる。   In the high-frequency module 501, the plurality of terminals are arranged on the second surface of the multilayer substrate 510 that is the surface opposite to the upper surface of the resin layer 540. Further, the upper surface of the resin layer 540 is flat. Therefore, when the high frequency module 501 is mounted on the motherboard, the high frequency module 501 can be held by sucking the upper surface of the resin layer 540 with a jig that sucks and holds the components. Therefore, according to this embodiment, the high frequency module 501 can be easily mounted on the motherboard.

本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。   Other configurations, operations, and effects in the present embodiment are the same as those in the first embodiment.

なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、２つのアンテナ端子ＡＮＴ１，ＡＮＴ２の代わりに１つのアンテナ端子を設け、スイッチ回路１０の代わりに、ダイプレクサ１１，１２のいずれかを１つのアンテナ端子に選択的に接続するスイッチ回路を設けてもよい。   In addition, this invention is not limited to said each embodiment, A various change is possible. For example, one antenna terminal may be provided instead of the two antenna terminals ANT1 and ANT2, and a switch circuit that selectively connects one of the diplexers 11 and 12 to one antenna terminal may be provided instead of the switch circuit 10. Good.

本発明の第１の実施の形態に係る高周波モジュールを示す回路図である。1 is a circuit diagram showing a high-frequency module according to a first embodiment of the present invention. 本発明の第１の実施の形態に係る高周波モジュールの外観を示す斜視図である。It is a perspective view which shows the external appearance of the high frequency module which concerns on the 1st Embodiment of this invention. 本発明の第１の実施の形態に係る高周波モジュールの平面図である。It is a top view of the high frequency module concerning a 1st embodiment of the present invention. 本発明の第１の実施の形態に係る高周波モジュールが利用される無線ＬＡＮ用の通信装置における高周波回路部の構成の一例を示すブロック図である。It is a block diagram which shows an example of a structure of the high frequency circuit part in the communication apparatus for wireless LAN in which the high frequency module which concerns on the 1st Embodiment of this invention is utilized. 図３に示した積層基板における１層目の誘電体層の上面を示す平面図である。It is a top view which shows the upper surface of the 1st dielectric material layer in the laminated substrate shown in FIG. 図３に示した積層基板における２層目の誘電体層の上面を示す平面図である。FIG. 4 is a plan view showing an upper surface of a second dielectric layer in the multilayer substrate shown in FIG. 3. 図３に示した積層基板における３層目の誘電体層の上面を示す平面図である。It is a top view which shows the upper surface of the 3rd dielectric material layer in the laminated substrate shown in FIG. 図３に示した積層基板における４層目の誘電体層の上面を示す平面図である。It is a top view which shows the upper surface of the 4th dielectric material layer in the laminated substrate shown in FIG. 図３に示した積層基板における５層目の誘電体層の上面を示す平面図である。FIG. 4 is a plan view showing an upper surface of a fifth dielectric layer in the multilayer substrate shown in FIG. 3. 図３に示した積層基板における６層目の誘電体層の上面を示す平面図である。It is a top view which shows the upper surface of the 6th dielectric material layer in the laminated substrate shown in FIG. 図３に示した積層基板における７層目の誘電体層の上面を示す平面図である。It is a top view which shows the upper surface of the 7th dielectric material layer in the laminated substrate shown in FIG. 図３に示した積層基板における８層目の誘電体層の上面を示す平面図である。It is a top view which shows the upper surface of the 8th dielectric material layer in the laminated substrate shown in FIG. 図３に示した積層基板における９層目の誘電体層の上面を示す平面図である。It is a top view which shows the upper surface of the 9th dielectric layer in the laminated substrate shown in FIG. 図３に示した積層基板における１０層目の誘電体層の上面を示す平面図である。It is a top view which shows the upper surface of the 10th dielectric material layer in the laminated substrate shown in FIG. 図３に示した積層基板における１１層目の誘電体層の上面を示す平面図である。It is a top view which shows the upper surface of the 11th dielectric material layer in the laminated substrate shown in FIG. 図３に示した積層基板における１２層目の誘電体層の上面を示す平面図である。It is a top view which shows the upper surface of the 12th dielectric material layer in the laminated substrate shown in FIG. 図３に示した積層基板における１３層目の誘電体層の上面を示す平面図である。It is a top view which shows the upper surface of the 13th dielectric material layer in the laminated substrate shown in FIG. 図３に示した積層基板における１４層目の誘電体層の上面を示す平面図である。It is a top view which shows the upper surface of the 14th dielectric material layer in the laminated substrate shown in FIG. 図３に示した積層基板における１５層目の誘電体層の上面を示す平面図である。It is a top view which shows the upper surface of the 15th dielectric material layer in the laminated substrate shown in FIG. 図３に示した積層基板における１６層目の誘電体層の上面を示す平面図である。It is a top view which shows the upper surface of the 16th dielectric material layer in the laminated substrate shown in FIG. 図３に示した積層基板における１７層目の誘電体層の上面を示す平面図である。It is a top view which shows the upper surface of the 17th dielectric material layer in the laminated substrate shown in FIG. 図３に示した積層基板における１８層目の誘電体層の上面を示す平面図である。It is a top view which shows the upper surface of the 18th dielectric material layer in the laminated substrate shown in FIG. 図３に示した積層基板における１９層目の誘電体層の上面を示す平面図である。It is a top view which shows the upper surface of the 19th dielectric material layer in the laminated substrate shown in FIG. 図３に示した積層基板における１９層目の誘電体層およびその下の導体層を示す平面図である。It is a top view which shows the 19th dielectric material layer in the laminated substrate shown in FIG. 3, and the conductor layer under it. 図３に示した積層基板の内部において、第１の受信信号、第２の受信信号、第１の送信信号および第２の送信信号の各経路を形成する要素が配置される領域を表す説明図である。3 is an explanatory diagram showing a region in which elements forming each path of the first reception signal, the second reception signal, the first transmission signal, and the second transmission signal are arranged in the laminated substrate shown in FIG. It is. 本発明の第１の実施の形態に係る高周波モジュールの特性を示す特性図である。It is a characteristic view which shows the characteristic of the high frequency module which concerns on the 1st Embodiment of this invention. 本発明の第１の実施の形態に係る高周波モジュールの特性を示す特性図である。It is a characteristic view which shows the characteristic of the high frequency module which concerns on the 1st Embodiment of this invention. 本発明の第１の実施の形態に係る高周波モジュールの特性を示す特性図である。It is a characteristic view which shows the characteristic of the high frequency module which concerns on the 1st Embodiment of this invention. 本発明の第１の実施の形態に係る高周波モジュールの特性を示す特性図である。It is a characteristic view which shows the characteristic of the high frequency module which concerns on the 1st Embodiment of this invention. 本発明の第２の実施の形態に係る高周波モジュールの回路構成を示すブロック図である。It is a block diagram which shows the circuit structure of the high frequency module which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施の形態に係る高周波モジュールの平面図である。It is a top view of the high frequency module concerning a 2nd embodiment of the present invention. 本発明の第２の実施の形態に係る高周波モジュールの底面に配置された端子および導体層を上から見た状態で表す平面図である。It is a top view showing the terminal and conductor layer which are arrange | positioned at the bottom face of the high frequency module which concerns on the 2nd Embodiment of this invention in the state seen from the top. 本発明の第２の実施の形態に係る高周波モジュールの構成要素の接続関係を示す説明図である。It is explanatory drawing which shows the connection relation of the component of the high frequency module which concerns on the 2nd Embodiment of this invention. 図３１における３４−３４線で示される断面を表す説明図である。It is explanatory drawing showing the cross section shown by the 34-34 line | wire in FIG.

符号の説明Explanation of symbols

１…高周波モジュール、１０…スイッチ回路、１１，１２…ダイプレクサ、２０，３０，５０，６０…ＢＰＦ、４０，７０…ＬＰＦ、２００…積層基板。   DESCRIPTION OF SYMBOLS 1 ... High frequency module, 10 ... Switch circuit, 11, 12 ... Diplexer, 20, 30, 50, 60 ... BPF, 40, 70 ... LPF, 200 ... Laminated substrate.

Claims (7)

アンテナに接続されるアンテナ端子と、
第１の周波数帯域における受信信号である第１の受信信号を出力する第１の受信信号端子と、
前記第１の周波数帯域よりも高周波側の第２の周波数帯域における受信信号である第２の受信信号を出力する第２の受信信号端子と、
前記第１の周波数帯域における送信信号である第１の送信信号が入力される第１の送信信号端子と、
前記第２の周波数帯域における送信信号である第２の送信信号が入力される第２の送信信号端子と、
前記アンテナ端子に接続されたスイッチ回路と、
前記第１および第２の受信信号端子および前記スイッチ回路に直接または間接的に接続された第１のダイプレクサと、
前記第１および第２の送信信号端子および前記スイッチ回路に直接または間接的に接続された第２のダイプレクサと、
上記各要素を一体化する基板とを備えた高周波モジュールであって、
前記スイッチ回路は、前記第１および第２のダイプレクサのいずれかを前記アンテナ端子に接続するものであり、
前記第１のダイプレクサは、前記アンテナ端子に入力され前記スイッチ回路を通過した第１の受信信号を通過させて前記第１の受信信号端子に送る第１の受信用バンドパスフィルタと、前記アンテナ端子に入力され前記スイッチ回路を通過した第２の受信信号を通過させて前記第２の受信信号端子に送る第２の受信用バンドパスフィルタとを有し、
前記第２のダイプレクサは、前記第１の送信信号端子に入力された第１の送信信号を通過させて前記スイッチ回路に送る第１の送信用バンドパスフィルタと、前記第２の送信信号端子に入力された第２の送信信号を通過させて前記スイッチ回路に送る第２の送信用バンドパスフィルタとを有し、
前記各バンドパスフィルタは、共振回路を用いて構成され、
高周波モジュールは、更に、
前記第１の受信信号端子と前記第１のダイプレクサとの間に挿入された第１のアンプと、
前記第２の受信信号端子と前記第１のダイプレクサとの間に挿入された第２のアンプと、
前記第１の送信信号端子と前記第２のダイプレクサとの間に挿入された第３のアンプと、
前記第２の送信信号端子と前記第２のダイプレクサとの間に挿入された第４のアンプとを備え、
前記基板は、交互に積層された誘電体層と導体層とを含み、高周波モジュールの構成要素を一体化する積層基板であり、
前記スイッチ回路および前記第１ないし第４のアンプは、前記基板に搭載されていることを特徴とする高周波モジュール。 An antenna terminal connected to the antenna;
A first received signal terminal that outputs a first received signal that is a received signal in the first frequency band;
A second received signal terminal that outputs a second received signal that is a received signal in a second frequency band on a higher frequency side than the first frequency band;
A first transmission signal terminal to which a first transmission signal that is a transmission signal in the first frequency band is input;
A second transmission signal terminal to which a second transmission signal that is a transmission signal in the second frequency band is input;
A switch circuit connected to the antenna terminal;
A first diplexer connected directly or indirectly to the first and second received signal terminals and the switch circuit;
A second diplexer connected directly or indirectly to the first and second transmission signal terminals and the switch circuit;
A high-frequency module comprising a substrate for integrating the above elements,
The switch circuit connects one of the first and second diplexers to the antenna terminal,
The first diplexer includes a first reception band-pass filter that passes the first reception signal that has been input to the antenna terminal and has passed through the switch circuit, and sends the first reception signal to the first reception signal terminal; and the antenna terminal A second reception band-pass filter that transmits the second reception signal that has been input to the second reception signal and that has passed through the switch circuit, and transmits the second reception signal to the second reception signal terminal;
The second diplexer passes a first transmission signal input to the first transmission signal terminal and transmits the first transmission signal to the switch circuit, and a second transmission signal terminal. A second transmission band-pass filter that passes the input second transmission signal and sends the second transmission signal to the switch circuit;
Each of the bandpass filters is configured using a resonance circuit,
The high frequency module
A first amplifier inserted between the first received signal terminal and the first diplexer;
A second amplifier inserted between the second received signal terminal and the first diplexer;
A third amplifier inserted between the first transmission signal terminal and the second diplexer;
A fourth amplifier inserted between the second transmission signal terminal and the second diplexer;
The substrate is a laminated substrate that includes dielectric layers and conductor layers alternately laminated, and integrates the components of the high-frequency module;
The high-frequency module, wherein the switch circuit and the first to fourth amplifiers are mounted on the substrate. 高周波モジュールは、更に、
前記第１の送信信号端子と前記第２のダイプレクサとの間に挿入された第３の送信用バンドパスフィルタと、
前記第２の送信信号端子と前記第２のダイプレクサとの間に挿入された第４の送信用バンドパスフィルタとを備えたことを特徴とする請求項１記載の高周波モジュール。 The high frequency module
A third transmission band-pass filter inserted between the first transmission signal terminal and the second diplexer;
The high-frequency module according to claim 1, further comprising a fourth transmission band-pass filter inserted between the second transmission signal terminal and the second diplexer. 前記第１の送信信号端子は、平衡信号の形態の第１の送信信号が入力されるものであり、
前記第２の送信信号端子は、平衡信号の形態の第２の送信信号が入力されるものであり、
前記第２のダイプレクサには、不平衡信号の形態の第１および第２の送信信号が入力され、
高周波モジュールは、更に、
前記第１の送信信号端子に入力された平衡信号の形態の第１の送信信号を、不平衡信号の形態の第１の送信信号に変換して、前記第２のダイプレクサに送るバランと、
前記第２の送信信号端子に入力された平衡信号の形態の第２の送信信号を、不平衡信号の形態の第２の送信信号に変換して、前記第２のダイプレクサに送るバランとを備えたことを特徴とする請求項１または２記載の高周波モジュール。 The first transmission signal terminal receives a first transmission signal in the form of a balanced signal,
The second transmission signal terminal receives a second transmission signal in the form of a balanced signal,
The second diplexer receives first and second transmission signals in the form of unbalanced signals,
The high frequency module
A balun that converts a first transmission signal in the form of a balanced signal input to the first transmission signal terminal into a first transmission signal in the form of an unbalanced signal and sends the first transmission signal to the second diplexer;
A balun that converts the second transmission signal in the form of a balanced signal input to the second transmission signal terminal into a second transmission signal in the form of an unbalanced signal and sends the second transmission signal to the second diplexer. The high-frequency module according to claim 1 or 2, wherein 前記基板は、互いに反対側を向く第１の面と第２の面とを有し、
前記スイッチ回路および前記第１ないし第４のアンプは、前記第１の面に搭載され、
高周波モジュールは、高周波モジュールの構成要素の一部を構成すると共に前記第１の面に搭載された複数の受動素子を含むことを特徴とする請求項１ないし３のいずれかに記載の高周波モジュール。 The substrate has a first surface and a second surface facing away from each other,
The switch circuit and the first to fourth amplifiers are mounted on the first surface,
The high-frequency module according to any one of claims 1 to 3, wherein the high-frequency module includes a plurality of passive elements that constitute a part of the components of the high-frequency module and are mounted on the first surface. 更に、前記第１の面およびこの第１の面に搭載された全ての要素を覆う樹脂層を備えたことを特徴とする請求項４記載の高周波モジュール。   5. The high-frequency module according to claim 4, further comprising a resin layer that covers the first surface and all elements mounted on the first surface. 前記の全ての端子は、前記第２の面に配置されていることを特徴とする請求項５記載の高周波モジュール。   6. The high frequency module according to claim 5, wherein all the terminals are arranged on the second surface. 前記スイッチ回路および前記第１ないし第４のアンプは、いずれも、前記複数の受動素子のうちの最も高いものの高さよりも小さい高さを有するベアチップの形態の半導体素子になっていることを特徴とする請求項４ないし６のいずれかに記載の高周波モジュール。   Each of the switch circuit and the first to fourth amplifiers is a semiconductor element in the form of a bare chip having a height smaller than the height of the highest one of the plurality of passive elements. The high frequency module according to any one of claims 4 to 6.
JP2008110763A 2004-10-28 2008-04-21 High frequency module Pending JP2008193739A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008110763A JP2008193739A (en) 2004-10-28 2008-04-21 High frequency module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004314153 2004-10-28
JP2008110763A JP2008193739A (en) 2004-10-28 2008-04-21 High frequency module

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005279493A Division JP4134129B2 (en) 2004-10-28 2005-09-27 High frequency module

Publications (1)

Publication Number Publication Date
JP2008193739A true JP2008193739A (en) 2008-08-21

Family

ID=36743043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008110763A Pending JP2008193739A (en) 2004-10-28 2008-04-21 High frequency module

Country Status (2)

Country Link
JP (1) JP2008193739A (en)
CN (1) CN1767406B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011057302A2 (en) * 2009-11-09 2011-05-12 Rayspan Corporation Rf module and antenna systems
WO2013118237A1 (en) * 2012-02-06 2013-08-15 太陽誘電株式会社 Filter circuit and module
WO2023007961A1 (en) * 2021-07-26 2023-02-02 株式会社村田製作所 Transceiver module

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5299356B2 (en) * 2010-06-07 2013-09-25 株式会社村田製作所 High frequency module
GB201102143D0 (en) * 2011-02-08 2011-03-23 Cambridge Silicon Radio Ltd A receiver
WO2012161032A1 (en) * 2011-05-20 2012-11-29 株式会社村田製作所 Semiconductor integrated circuit device and high-frequency module
JP5818033B2 (en) * 2013-07-23 2015-11-18 Tdk株式会社 Diplexer
WO2021002157A1 (en) * 2019-07-03 2021-01-07 株式会社村田製作所 High-frequency module and communication device

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092968A (en) * 1996-09-12 1998-04-10 Nec Corp Semiconductor bare chip mounting board
JPH1131905A (en) * 1997-07-14 1999-02-02 Matsushita Electric Ind Co Ltd Branching filter, resonator using the filter and mobile communication equipment for two-frequency band
JP2001185902A (en) * 1999-12-27 2001-07-06 Murata Mfg Co Ltd Composite high-frequency component and communication device using same
JP2002076267A (en) * 2000-08-22 2002-03-15 Hitachi Ltd Radio transmitter
JP2002118487A (en) * 2000-10-06 2002-04-19 Matsushita Electric Ind Co Ltd High-frequency composite switch module
JP2002344347A (en) * 2001-05-15 2002-11-29 Tdk Corp Front end module
JP2003143033A (en) * 2001-11-01 2003-05-16 Hitachi Metals Ltd High-frequency switching module
JP2003152588A (en) * 2001-08-31 2003-05-23 Hitachi Metals Ltd Multi-band antenna switching circuit and multi-band antenna switch laminate module composite part, and communication equipment using the same
JP2004015162A (en) * 2002-06-04 2004-01-15 Hitachi Metals Ltd Radio frequency circuit for multiband communication system, and antenna switch module
JP2004032674A (en) * 2002-03-27 2004-01-29 Tdk Corp Front end module and high frequency function module
WO2004036687A1 (en) * 2002-10-15 2004-04-29 Hitachi, Ltd. Small multimode antenna and high frequency module using it
JP2004166248A (en) * 2002-10-25 2004-06-10 Hitachi Metals Ltd High frequency component, high frequency module and communication device using them
JP2004297456A (en) * 2003-03-27 2004-10-21 Kyocera Corp High frequency module

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092968A (en) * 1996-09-12 1998-04-10 Nec Corp Semiconductor bare chip mounting board
JPH1131905A (en) * 1997-07-14 1999-02-02 Matsushita Electric Ind Co Ltd Branching filter, resonator using the filter and mobile communication equipment for two-frequency band
JP2001185902A (en) * 1999-12-27 2001-07-06 Murata Mfg Co Ltd Composite high-frequency component and communication device using same
JP2002076267A (en) * 2000-08-22 2002-03-15 Hitachi Ltd Radio transmitter
JP2002118487A (en) * 2000-10-06 2002-04-19 Matsushita Electric Ind Co Ltd High-frequency composite switch module
JP2002344347A (en) * 2001-05-15 2002-11-29 Tdk Corp Front end module
JP2003152588A (en) * 2001-08-31 2003-05-23 Hitachi Metals Ltd Multi-band antenna switching circuit and multi-band antenna switch laminate module composite part, and communication equipment using the same
JP2003143033A (en) * 2001-11-01 2003-05-16 Hitachi Metals Ltd High-frequency switching module
JP2004032674A (en) * 2002-03-27 2004-01-29 Tdk Corp Front end module and high frequency function module
JP2004015162A (en) * 2002-06-04 2004-01-15 Hitachi Metals Ltd Radio frequency circuit for multiband communication system, and antenna switch module
WO2004036687A1 (en) * 2002-10-15 2004-04-29 Hitachi, Ltd. Small multimode antenna and high frequency module using it
JP2004166248A (en) * 2002-10-25 2004-06-10 Hitachi Metals Ltd High frequency component, high frequency module and communication device using them
JP2004297456A (en) * 2003-03-27 2004-10-21 Kyocera Corp High frequency module

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011057302A2 (en) * 2009-11-09 2011-05-12 Rayspan Corporation Rf module and antenna systems
WO2011057302A3 (en) * 2009-11-09 2011-09-01 Rayspan Corporation Rf module and antenna systems
US9543661B2 (en) 2009-11-09 2017-01-10 Tyco Electronics Services Gmbh RF module and antenna systems
WO2013118237A1 (en) * 2012-02-06 2013-08-15 太陽誘電株式会社 Filter circuit and module
CN104115411A (en) * 2012-02-06 2014-10-22 太阳诱电株式会社 Filter circuit and module
JPWO2013118237A1 (en) * 2012-02-06 2015-05-11 太陽誘電株式会社 Filter circuit and module
CN104115411B (en) * 2012-02-06 2016-01-20 太阳诱电株式会社 filter circuit and module
US10263757B2 (en) 2012-02-06 2019-04-16 Taiyo Yuden Co., Ltd. Filter circuit and module
WO2023007961A1 (en) * 2021-07-26 2023-02-02 株式会社村田製作所 Transceiver module

Also Published As

Publication number Publication date
CN1767406B (en) 2010-06-16
CN1767406A (en) 2006-05-03

Similar Documents

Publication Publication Date Title
JP4134129B2 (en) High frequency module
JP4297368B2 (en) High frequency module
JP4134004B2 (en) High frequency module
JP5402932B2 (en) Band-pass filter, high-frequency component, and communication device
JP5418516B2 (en) Demultiplexing circuit, high frequency circuit, high frequency component, and communication device
US7388453B2 (en) High frequency module
JP2008193739A (en) High frequency module
JPWO2009157357A1 (en) High frequency circuit, high frequency component and communication device
JP2010147589A (en) High frequency circuit, high frequency component, and communication device
JP2008271421A (en) Surface acoustic wave filter and multi-function component
EP1746654A2 (en) High frequency electronic component
JP4936119B2 (en) Multilayer balun transformer and high frequency components
JP4794247B2 (en) High frequency module
KR102504973B1 (en) Radio frequency module and communication device
JP2010212962A (en) High frequency component, and communication device employing the same
JP5472672B2 (en) High frequency circuit component and communication apparatus using the same
JP3959269B2 (en) High frequency circuit, composite high frequency component, and communication device using the same
JP3830369B2 (en) High frequency circuit, composite high frequency component, and communication device using the same
JP3959268B2 (en) High frequency circuit, composite high frequency component, and communication device using the same
JP2009159412A (en) High-frequency, component and communication device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100427