JP2008192964A - Mounting method of semiconductor chip - Google Patents

Mounting method of semiconductor chip Download PDF

Info

Publication number
JP2008192964A
JP2008192964A JP2007027846A JP2007027846A JP2008192964A JP 2008192964 A JP2008192964 A JP 2008192964A JP 2007027846 A JP2007027846 A JP 2007027846A JP 2007027846 A JP2007027846 A JP 2007027846A JP 2008192964 A JP2008192964 A JP 2008192964A
Authority
JP
Japan
Prior art keywords
conductor
solder
semiconductor chip
glass component
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007027846A
Other languages
Japanese (ja)
Other versions
JP5056039B2 (en
Inventor
Takeshi Ishikawa
岳史 石川
Takeshi Watanabe
健史 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007027846A priority Critical patent/JP5056039B2/en
Publication of JP2008192964A publication Critical patent/JP2008192964A/en
Application granted granted Critical
Publication of JP5056039B2 publication Critical patent/JP5056039B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

<P>PROBLEM TO BE SOLVED: To ensure solderability in a semiconductor without setting the conductor of a ceramic substrate to be a two-layer structure having a different composition of glass components in a method of mounting a semiconductor chip, where the semiconductor chip is soldered onto the conductor of a ceramic substrate. <P>SOLUTION: In the method of mounting a semiconductor chip, solder 30 is supplied onto the conductor 21 provided on the ceramic substrate 20 for mounting the semiconductor chip 10 via the solder 30, thus joining the conductor 21 to the semiconductor chip 10. In this case, the solder 30 is supplied onto the conductor 21 after the surface of the conductor 21 is polished by jet scrub, or the like, thus removing glass constituents existing on the surface of the conductor 21. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、セラミック基板の導体上に半導体チップをはんだ付けしてなる半導体チップの実装方法に関する。   The present invention relates to a semiconductor chip mounting method in which a semiconductor chip is soldered onto a conductor of a ceramic substrate.

従来より、この種の一般的な実装方法は、セラミック基板に設けられた導体の上に、はんだを供給し、はんだを介して半導体チップを搭載することにより行われる。ここで、はんだによる接合は、溶融している状態で供給されたはんだの上に半導体チップを載せた後、はんだを固化させる方法や、印刷などで供給されたはんだの上に半導体チップを載せた後、はんだをリフロー・固化させる方法がある。   Conventionally, this type of general mounting method is performed by supplying solder onto a conductor provided on a ceramic substrate and mounting a semiconductor chip via the solder. Here, in joining by soldering, after placing a semiconductor chip on the solder supplied in a molten state, the semiconductor chip was placed on the solder supplied by printing or the method of solidifying the solder After that, there is a method of reflowing and solidifying the solder.

ここで、セラミック基板上に形成される導体は、Ａｇ−ＰｄやＡｇ−Ｐｔなどのペーストを塗布・焼成してなる厚膜導体であり、その中にはセラミック基板との接合強度を確保するためガラス成分が入っている。具体的に、このガラス成分は、ＳｉＯ２にホウ素などを含むホウケイ酸ガラスや、鉛を含む鉛ガラスなどである。しかし、このガラス成分が導体の表面に析出して、はんだ濡れ性を阻害するという問題があった。   Here, the conductor formed on the ceramic substrate is a thick film conductor formed by applying and firing a paste such as Ag—Pd or Ag—Pt, and in order to ensure the bonding strength with the ceramic substrate. Contains glass components. Specifically, the glass component is borosilicate glass containing boron or the like in SiO2, lead glass containing lead, or the like. However, there is a problem in that this glass component is deposited on the surface of the conductor and hinders solder wettability.

そこで、従来では、セラミック基板の導体として、下層にガラス成分が多い層を形成し、上層にガラス成分を少なくした層を形成することで、基板との接合強度とはんだ濡れ性とのを両立を図ったものが提案されている。
特開平３−２４６９９０号公報 Therefore, conventionally, as the conductor of the ceramic substrate, a layer with a high glass component is formed in the lower layer, and a layer with a reduced glass component is formed in the upper layer, so that both the bonding strength with the substrate and the solder wettability are compatible. What has been proposed has been proposed.
JP-A-3-246990

しかしながら、上記したように、セラミック基板の導体をガラス成分の組成の異なる２層構造とした場合、基板コストが高くなるという問題が生じる。   However, as described above, when the conductor of the ceramic substrate has a two-layer structure having different glass component compositions, there arises a problem that the substrate cost increases.

本発明は、上記問題に鑑みてなされたものであり、セラミック基板の導体上に半導体チップをはんだ付けしてなる半導体チップの実装方法において、セラミック基板の導体をガラス成分の組成の異なる２層構造とすることなく、当該導体におけるはんだ濡れ性を確保できるようにすることを目的とする。   The present invention has been made in view of the above problems, and in a semiconductor chip mounting method in which a semiconductor chip is soldered onto a conductor of a ceramic substrate, the conductor of the ceramic substrate has a two-layer structure having a different glass component composition. It is an object of the present invention to ensure solder wettability in the conductor.

上記目的を達成するため、本発明は、セラミック基板（２０）に設けられた導体（２１）の表面に存在するガラス成分を除去する工程を行った後に、導体（２１）の上にはんだ（３０）を供給し、続いて、はんだ（３０）を介して半導体チップ（１０）を搭載し、導体（２１）と半導体チップ（１０）とを接合してなることを特徴とする。   In order to achieve the above object, the present invention performs the step of removing the glass component present on the surface of the conductor (21) provided on the ceramic substrate (20), and then solders (30 on the conductor (21). ), Followed by mounting the semiconductor chip (10) via the solder (30), and joining the conductor (21) and the semiconductor chip (10).

それによれば、導体（２１）の上にはんだ（３０）を供給する前に、導体（２１）の表面に存在するガラス成分を除去することで、導体（２１）の表面が露出するため、セラミック基板（２０）の導体（２１）をガラス成分の組成の異なる２層構造とすることなく、当該導体（２１）におけるはんだ濡れ性を確保することができる。   According to this, before supplying the solder (30) onto the conductor (21), the glass component present on the surface of the conductor (21) is removed, so that the surface of the conductor (21) is exposed. The solder wettability of the conductor (21) can be ensured without making the conductor (21) of the substrate (20) a two-layer structure having different glass component compositions.

ここで、ガラス成分の除去工程は、ガラス成分を化学的に分解する分解物質を、導体（２１）の表面に供給することにより行うものにできる。それによれば、導体（２１）の表面に存在するガラス成分が、分解物質によって化学的に分解されて除去される。   Here, the glass component removal step can be performed by supplying a decomposition substance that chemically decomposes the glass component to the surface of the conductor (21). According to this, the glass component existing on the surface of the conductor (21) is chemically decomposed and removed by the decomposition substance.

また、ガラス成分の除去工程は、導体（２１）の表面を研磨することにより行うものにでき、それによれば、導体（２１）の表面に存在するガラス成分が、分解物質によって物理的に分解されて除去される。   Further, the glass component removal step can be performed by polishing the surface of the conductor (21). According to this, the glass component present on the surface of the conductor (21) is physically decomposed by the decomposition substance. Removed.

また、ガラス成分の除去工程から導体（２１）の上にはんだ（３０）を供給する工程へのワークの移送を、非酸化性ガスの雰囲気にて行うようにしてもよい。   Moreover, you may make it perform the transfer of the workpiece | work from the removal process of a glass component to the process of supplying solder (30) on the conductor (21) in the atmosphere of non-oxidizing gas.

それによれば、はんだ供給の前において、ガラス成分を除去することで露出した導体（２１）の表面が、大気中の酸素に触れることが極力防止され、当該表面が酸化したり、当該表面に大気中のカーボン成分が付着したりすることがなくなり、これらによる当該表面のはんだ濡れ性の悪化を防止することができる。   According to this, before supplying the solder, the surface of the conductor (21) exposed by removing the glass component is prevented from touching oxygen in the atmosphere as much as possible, and the surface is oxidized or the surface is exposed to the atmosphere. The carbon component inside does not adhere, and the deterioration of the solder wettability of the surface due to these can be prevented.

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, parts that are the same or equivalent to each other are given the same reference numerals in the drawings for the sake of simplicity.

図１は、本発明の実施形態に係る半導体チップ１０のセラミック基板２０への実装構造の概略的な断面構成を示す図である。   FIG. 1 is a diagram showing a schematic cross-sectional configuration of a mounting structure of a semiconductor chip 10 on a ceramic substrate 20 according to an embodiment of the present invention.

半導体チップ１０は、この種の分野において一般的に採用される半導体チップである。限定するものではないが、たとえば、半導体チップ１０は、一般的なＩＣチップであり、シリコン半導体などよりなる矩形板状の半導体チップに、公知の半導体プロセスによって集積回路が形成されたものとして構成されている。   The semiconductor chip 10 is a semiconductor chip generally employed in this type of field. Although not limited, for example, the semiconductor chip 10 is a general IC chip, and is configured such that an integrated circuit is formed by a known semiconductor process on a rectangular plate-shaped semiconductor chip made of a silicon semiconductor or the like. ing.

セラミック基板２０は、アルミナなどのグリーンシートを単層の状態もしくは複数の積層状態で焼成してなる配線基板である。このセラミック基板２０の一面には、半導体チップ１０をはんだ付けするための導体２１が設けられている。また、この導体２１は、セラミック基板２０における図示しない配線と電気的に接続されている。   The ceramic substrate 20 is a wiring substrate formed by firing a green sheet such as alumina in a single layer state or a plurality of laminated states. A conductor 21 for soldering the semiconductor chip 10 is provided on one surface of the ceramic substrate 20. The conductor 21 is electrically connected to a wiring (not shown) on the ceramic substrate 20.

この導体２１は、Ａｇ−ＰｄやＡｇ−Ｐｔなどの導体成分を含む導体ペーストを、上記グリーンシートに塗布し、グリーンシートとともに焼成することにより形成された厚膜導体である。上述したが、この導体２１には、上記の導体成分以外にも、セラミック基板２０との接合強度を確保するため、ホウケイ酸ガラスや鉛ガラスなどのガラス成分が含まれている。   The conductor 21 is a thick film conductor formed by applying a conductor paste containing a conductor component such as Ag—Pd or Ag—Pt to the green sheet and firing it together with the green sheet. As described above, the conductor 21 includes a glass component such as borosilicate glass or lead glass in order to ensure the bonding strength with the ceramic substrate 20 in addition to the above-described conductor component.

そして、半導体チップ１０は、セラミック基板２０の一面上に搭載され、はんだ３０を介して導体２１と接合されている。このはんだ３０としては、一般的な共晶はんだ、鉛フリーはんだなどが挙げられる。   The semiconductor chip 10 is mounted on one surface of the ceramic substrate 20 and bonded to the conductor 21 via the solder 30. Examples of the solder 30 include general eutectic solder and lead-free solder.

そして、このはんだ３０を介して、半導体チップ１０とセラミック基板２０の導体２１とは、機械的・電気的に接続されている。具体的には、たとえば、半導体チップ１０は、そのはんだ付け面に図示しない電極を有したものであり、当該電極と導体２１とが、はんだ３０を介して接合されている。   The semiconductor chip 10 and the conductor 21 of the ceramic substrate 20 are mechanically and electrically connected via the solder 30. Specifically, for example, the semiconductor chip 10 has an electrode (not shown) on its soldering surface, and the electrode and the conductor 21 are joined via the solder 30.

次に、このような半導体チップ１０の実装構造を形成するための実装方法について述べる。図２は、本実施形態の実装方法に用いられるはんだダイボンド装置１の模式的な構成を示す図である。   Next, a mounting method for forming such a mounting structure of the semiconductor chip 10 will be described. FIG. 2 is a diagram showing a schematic configuration of the solder die bonding apparatus 1 used in the mounting method of the present embodiment.

このはんだダイボンド装置は一般的なものと同様の基本構成を有している。図２に示されるように、はんだダイボンド装置においては、ヒータ１００を囲むようにトンネル１１０が設けられ、トンネル１１０内にはベルトコンベアなどよりなる移送手段１２０が設けられている。   This solder die bonding apparatus has the same basic configuration as a general one. As shown in FIG. 2, in the solder die bonding apparatus, a tunnel 110 is provided so as to surround the heater 100, and a transfer means 120 including a belt conveyor is provided in the tunnel 110.

そして、この移送手段１２０により、図２中の左から右に向かって、ヒータ１００上をワークＷが移動していき、はんだ供給、ダイマウント、および冷却の各工程が、順次行われるようになっている。   Then, the workpiece W is moved on the heater 100 from the left to the right in FIG. 2 by the transfer means 120, and the respective steps of solder supply, die mounting, and cooling are sequentially performed. ing.

トンネル１１０の中は、はんだ３０が酸化しないように、Ｎ２＋Ｈ２などの還元性ガスで満たされている。また、トンネル１１０には、この種の一般的なはんだダイボンド装置と同様に、はんだ供給用のはんだ供給手段１３０やダイマウント用のコレット１４０を配置するための図示しない窓が設けられ、この窓を介して、これら手段１３０、１４０がトンネル１１０内にて駆動できるようになっている。   The tunnel 110 is filled with a reducing gas such as N2 + H2 so that the solder 30 is not oxidized. The tunnel 110 is provided with a window (not shown) for placing a solder supply means 130 for supplying solder and a collet 140 for die mounting, as in this type of general solder die bonding apparatus. Thus, these means 130 and 140 can be driven in the tunnel 110.

本実施形態の実装方法では、このようなはんだダイボンド装置を用いて、はんだ供給、ダイマウント、および冷却の各工程が順次行われる。   In the mounting method of the present embodiment, the solder supply, die mounting, and cooling steps are sequentially performed using such a solder die bonding apparatus.

最初に、はんだ供給工程では、ワークＷとしての加熱されたセラミック基板２０において、その導体２１上に、はんだ供給手段１３０によって、糸はんだの状態ではんだ３０を供給する。ここで、ヒータ１００によって、セラミック基板２０がはんだ３０の融点以上に加熱されることにより、このはんだ３０は溶融し、導体２１上に溶融状態のはんだ３０が配置されることとなる。   First, in the solder supply process, the solder 30 is supplied in the state of thread solder by the solder supply means 130 on the conductor 21 of the heated ceramic substrate 20 as the workpiece W. Here, when the ceramic substrate 20 is heated above the melting point of the solder 30 by the heater 100, the solder 30 is melted and the molten solder 30 is disposed on the conductor 21.

その後、ダイマウント工程では、溶融状態のはんだ３０を介して、セラミック基板２０の上に半導体チップ１０を搭載する。具体的には、コレット１４０によって、加熱された半導体チップ１０を溶融状態のはんだ３０の上に重ね合わせる。このとき、必要に応じてスクラブを加える。   Thereafter, in the die mounting process, the semiconductor chip 10 is mounted on the ceramic substrate 20 via the molten solder 30. Specifically, the heated semiconductor chip 10 is superposed on the molten solder 30 by the collet 140. At this time, scrub is added if necessary.

その後、冷却工程では、ヒータ１００によるワークＷの加熱を停止し、溶融状態のはんだ３０を固化する。それにより、セラミック基板２０と半導体チップ１０とがはんだ３０を介して接合され、半導体チップ１０の実装が完了する。   Thereafter, in the cooling step, the heating of the workpiece W by the heater 100 is stopped, and the molten solder 30 is solidified. Thereby, the ceramic substrate 20 and the semiconductor chip 10 are joined via the solder 30, and the mounting of the semiconductor chip 10 is completed.

ここで、上述したように、従来では、セラミック基板２０の導体２１に含まれるガラス成分が、導体２１の表面に析出して、はんだ濡れ性を阻害するという問題があった。このガラス成分は、シリカ、アルミナなどの金属酸化物を含んでいるガラス成分である。そこで、本実施形態の実装方法では、このガラス成分を除去するために、次のような工夫を加えている。   Here, as described above, conventionally, there has been a problem that the glass component contained in the conductor 21 of the ceramic substrate 20 is deposited on the surface of the conductor 21 and inhibits the solder wettability. This glass component is a glass component containing a metal oxide such as silica or alumina. Therefore, in the mounting method of the present embodiment, the following device is added in order to remove this glass component.

すなわち、本実施形態の実装方法では、上記した実装方法において、さらに、セラミック基板２０の導体２１の上にはんだ３０を供給する前、つまり上記はんだ供給工程の前に、導体２１の表面に存在する上記ガラス成分を除去し、導体２１を露出させるというガラス成分の除去工程を行う。   That is, in the mounting method of the present embodiment, in the mounting method described above, the solder 30 is present on the surface of the conductor 21 before supplying the solder 30 onto the conductor 21 of the ceramic substrate 20, that is, before the solder supplying step. The glass component removing step of removing the glass component and exposing the conductor 21 is performed.

この導体表面のガラス成分の除去工程は、はんだ供給前のセラミック基板２０すなわちワークＷを上記はんだダイボンド装置に投入する前に、当該ワークＷに対して行う。ここで、当該ガラス成分を除去する方法としては、大きく分けて化学的な方法と機械的な方法とが挙げられる。   The step of removing the glass component on the conductor surface is performed on the workpiece W before the ceramic substrate 20 before supplying the solder, that is, the workpiece W, is put into the solder die bonding apparatus. Here, as a method for removing the glass component, a chemical method and a mechanical method are roughly classified.

まず、化学的な方法としては、導体２１の分解を極力抑えつつガラス成分を化学的に分解する分解物質を導体２１の表面に供給し、当該分解物質により、導体２１の表面に存在するガラス成分を分解して除去する方法が挙げられる。ここで、化学的な分解とは、具体的には、ガラス成分の分解物質との化学反応による分解、および、ガラス成分の分解物質への溶解を意味する。   First, as a chemical method, a decomposition substance that chemically decomposes a glass component while suppressing decomposition of the conductor 21 as much as possible is supplied to the surface of the conductor 21, and the glass component present on the surface of the conductor 21 by the decomposition substance. The method of decomposing | disassembling and removing is mentioned. Here, the chemical decomposition specifically means decomposition by a chemical reaction of the glass component with the decomposition substance and dissolution of the glass component into the decomposition substance.

そして、分解物質としては、本発明者の検討によれば、トリエチレングリコールなどが挙げられ、このトリエチレングリコールによれば、上記ガラス成分を少し溶解することができることが確認された。   And as a decomposition substance, according to examination of this inventor, triethylene glycol etc. are mentioned, According to this triethylene glycol, it was confirmed that the said glass component can be melt | dissolved a little.

また、このような分解物質の導体２１への供給は、上記分解物質を噴射可能なノズルや滴下可能なディスペンサを用い、これらを介して当該分解物質をセラミック基板２０上の導体２１の表面に吹き付けたり、滴下したりすることで実現できる。また、容器などに上記分解物質を入れておき、セラミック基板２０の導体２１側の表面を分解物質に浸漬させる方法、いわゆるディップなどによっても上記分解物質の供給が可能である。   Further, the supply of the decomposed substance to the conductor 21 is performed by spraying the decomposed substance on the surface of the conductor 21 on the ceramic substrate 20 using a nozzle capable of injecting the decomposed substance or a dispenser capable of dropping the decomposed substance. Or by dripping. The decomposition substance can also be supplied by a method in which the decomposition substance is placed in a container and the surface of the ceramic substrate 20 on the conductor 21 side is immersed in the decomposition substance, so-called dip.

また、機械的な方法としては、ガラス成分自身を導体２１の表面から物理的に除去するものであり、たとえば、一般的なＡｒ（アルゴン）プラズマ照射が挙げられる。このＡｒプラズマ照射は、Ａｒガスを用いたＤＣプラズマにより行うことができ、導体２１の表面にＡｒプラズマを叩きつけることで上記ガラス成分を物理的に除去できる。   Further, as a mechanical method, the glass component itself is physically removed from the surface of the conductor 21, and for example, general Ar (argon) plasma irradiation can be mentioned. This Ar plasma irradiation can be performed by DC plasma using Ar gas, and the glass component can be physically removed by striking Ar plasma against the surface of the conductor 21.

さらに、機械的な方法としては、研磨やジェットスクラブによってガラス成分を取り除く方法が挙げられる。研磨としては、砥石、サンドペーパーなどを用いて導体２１の表面を擦るという一般的な研磨を採用できる。   Furthermore, examples of the mechanical method include a method of removing the glass component by polishing or jet scrubbing. As polishing, general polishing in which the surface of the conductor 21 is rubbed with a grindstone, sandpaper, or the like can be employed.

また、図３は、ジェットスクラブ装置２の概要を示す図であり、このジェットスクラブ装置２は一般的なものと同様である。図３に示されるように、ジェットスクラブとは、ワークＷとしてのセラミック基板２０を図示しない容器中にセットし、アルミナ粒子などよりなる研磨粉と水とを混ぜた混合物のシャワー２１０を、セラミック基板２０に吹き付ける方法である。   FIG. 3 is a view showing an outline of the jet scrub apparatus 2, and this jet scrub apparatus 2 is the same as a general one. As shown in FIG. 3, a jet scrub is a ceramic substrate 20 in which a ceramic substrate 20 as a work W is set in a container (not shown), and a shower 210 of a mixture of abrasive powder made of alumina particles or the like and water is mixed. 20 is a method of spraying.

なお、セラミック基板２０は、このジェットスクラブ装置２における移送手段としてのローラ２００に搭載され、図３中の矢印方向に移送されながら、処理されていく。このジェットスクラブによっても、導体２１の表面からガラス成分を物理的に取り除くことができる。   The ceramic substrate 20 is mounted on a roller 200 as a transfer means in the jet scrub apparatus 2, and is processed while being transferred in the direction of the arrow in FIG. Also by this jet scrub, the glass component can be physically removed from the surface of the conductor 21.

ここで、図４（ａ）は、上記した各種のガラス成分の除去方法による導体２１表面のはんだ濡れ性向上の結果をまとめた図表であり、図４（ｂ）は、図４（ａ）におけるジェットスクラブの処理条件を示す図表である。   Here, FIG. 4A is a chart summarizing the results of the improvement of the solder wettability of the surface of the conductor 21 by the above-described various glass component removal methods, and FIG. 4B is a diagram in FIG. It is a chart which shows the processing conditions of jet scrub.

図４（ａ）に示されるように、導体２１表面の処理方法として、トリエチレングリコールへの５分間の浸漬、Ａｒガスによる５分間のプラズマ処理、研磨、ジェットスクラブを行った。ジェットスクラブは、図４（ｂ）に示されるように、サイズが４００メッシュのアルミナを研磨粉とし、移動速度：１．０ｍ／分、圧力：０．１Ｐａにて行った。また、比較例として導体２１の表面を処理しない未処理のものについても評価した。   As shown in FIG. 4A, the conductor 21 surface was treated by immersion in triethylene glycol for 5 minutes, plasma treatment with Ar gas, polishing, and jet scrub. As shown in FIG. 4B, the jet scrub was performed using alumina having a size of 400 mesh as an abrasive powder, moving speed: 1.0 m / min, and pressure: 0.1 Pa. In addition, as a comparative example, an untreated one that does not treat the surface of the conductor 21 was also evaluated.

この場合、はんだ濡れ性の評価は、導体２１上に、φ１ｍｍ以下のはんだボールを置き、Ｎ２雰囲気中で２６０℃まで昇温したときのはんだの広がり面積で表した。そして、上記比較例としての未処理の場合の面積を基準とした。   In this case, the evaluation of the solder wettability was expressed by the spread area of the solder when a solder ball having a diameter of 1 mm or less was placed on the conductor 21 and the temperature was raised to 260 ° C. in an N 2 atmosphere. And it was based on the area in the case of untreated as the comparative example.

そして、図４（ａ）に示されるように、上記はんだの広がり面積が１と規格化された未処理の場合に対して、トリエチレングリコール浸漬では２、プラズマ処理では１．５、研磨では５、ジェットスクラブでは１０、というように、いずれも、はんだ濡れ性の向上が見られた。   Then, as shown in FIG. 4 (a), compared with the untreated case where the solder spread area is normalized to 1, the triethylene glycol immersion is 2, the plasma treatment is 1.5, and the polishing is 5 In all of the scrubbing jets, the solder wettability was 10 and so on.

このように、本実施形態の実装方法は、ワークＷに対して上記した各方法のいずれかによってガラス成分の除去工程を行った後、当該ワークＷをはんだダイボンド装置にセットし、はんだ供給工程、ダイマウント工程、冷却工程を順次行っていくものである。   As described above, in the mounting method of the present embodiment, after the glass component removal step is performed on the workpiece W by any of the methods described above, the workpiece W is set in the solder die bonding apparatus, and the solder supply step. The die mounting process and the cooling process are performed sequentially.

そして、本実装方法によれば、導体２１の上にはんだ３０を供給する前に、導体２１の表面に存在するガラス成分を除去するため、導体２１の表面が露出した状態で、当該導体２１の上にはんだ３０が供給される。そのため、セラミック基板２０の導体２１をガラス成分の組成の異なる２層構造とすることなく、ガラス成分によるはんだ濡れ性の低下を回避し、当該導体２１におけるはんだ濡れ性の確保が容易となる。   And according to this mounting method, in order to remove the glass component which exists in the surface of the conductor 21, before supplying the solder 30 on the conductor 21, in the state in which the surface of the conductor 21 was exposed, Solder 30 is supplied on top. Therefore, without reducing the conductor 21 of the ceramic substrate 20 to have a two-layer structure having different glass component compositions, it is possible to avoid a decrease in solder wettability due to the glass component and to ensure the solder wettability of the conductor 21.

また、本発明者の検討によれば、上記したガラス成分の除去工程からはんだ供給工程での間に、大気中でワークＷを１日間放置すると、導体２１のはんだ濡れ性が悪くなってしまうことがわかった。これは、大気中の酸素による導体２１の酸化や、導体２１表面への大気中のカーボン成分の付着などによると思われる。   Further, according to the study of the present inventor, if the workpiece W is left in the atmosphere for one day between the glass component removing step and the solder supplying step, the solder wettability of the conductor 21 is deteriorated. I understood. This is considered to be due to oxidation of the conductor 21 by oxygen in the atmosphere, adhesion of carbon components in the atmosphere to the surface of the conductor 21, and the like.

そこで、このような問題を回避するためには、ガラス成分の除去工程から導体２１の上にはんだ３０を供給するはんだ供給工程へのワークＷの移送を、非酸化性ガスの雰囲気にて行うことが望ましい。ここで、非酸化性ガスとは、導体２１を酸化させないガスであり、具体的には、Ｎ２、Ａｒなどの不活性ガスやＨ２などの還元性ガスである。   Therefore, in order to avoid such a problem, the workpiece W is transferred from the glass component removal step to the solder supply step for supplying the solder 30 onto the conductor 21 in a non-oxidizing gas atmosphere. Is desirable. Here, the non-oxidizing gas is a gas that does not oxidize the conductor 21, and specifically, is an inert gas such as N 2 or Ar or a reducing gas such as H 2.

図５は、このようなワークＷの移送を行うための装置構成の概要を示す図である。具体的には、図５に示されるように、ジェットスクラブ装置２とはんだ付け装置としての上記はんだダイボンド装置１とが、パイプ３を介して連結されている。   FIG. 5 is a diagram showing an outline of an apparatus configuration for transferring such a workpiece W. As shown in FIG. Specifically, as shown in FIG. 5, the jet scrub apparatus 2 and the solder die bonding apparatus 1 as a soldering apparatus are connected via a pipe 3.

具体的には、たとえば、パイプ３によって、ジェットスクラブ装置２の容器とはんだダイボンド装置１のトンネル１１０とが気密に接続されており、各装置１、２およびパイプ３の内部は上記した非酸化性ガス雰囲気とされている。   Specifically, for example, the container of the jet scrub apparatus 2 and the tunnel 110 of the solder die bonding apparatus 1 are hermetically connected by the pipe 3, and the inside of each of the apparatuses 1, 2 and the pipe 3 is non-oxidizing as described above. It is considered as a gas atmosphere.

また、パイプ３内には、たとえばこれら両装置１、２の移送手段１２０、２００をつなぐ移送手段が設けられることによって、ワークＷは、非酸化性ガス雰囲気を維持したまま、ジェットスクラブ装置２からパイプ３を介して、はんだダイボンド装置１のトンネル１１０内に移送されるようになっている。   In addition, the pipe 3 is provided with, for example, transfer means for connecting the transfer means 120 and 200 of both the apparatuses 1 and 2, so that the workpiece W can be removed from the jet scrub apparatus 2 while maintaining the non-oxidizing gas atmosphere. It is transferred into the tunnel 110 of the solder die bonding apparatus 1 through the pipe 3.

つまり、ガラス成分の除去工程を終えたワークＷは、非酸化性ガス雰囲気の中を、大気に極力触れることなく移送され、連続して、はんだ供給、ダイボンド、冷却の各工程に供され、実装構造の完成へと至るようになっている。   In other words, the workpiece W that has completed the glass component removal process is transported in a non-oxidizing gas atmosphere without touching the atmosphere as much as possible, and is continuously supplied to each of the solder supply, die bonding, and cooling processes and mounted. It has come to the completion of the structure.

そのため、この図５に示される装置を用いた実装方法によれば、はんだ供給の前において、ガラス成分を除去することで露出した導体２１の表面が、極力酸素に触れることがなくなるため、当該表面のはんだ濡れ性の悪化を防止することができる。   Therefore, according to the mounting method using the apparatus shown in FIG. 5, the surface of the conductor 21 exposed by removing the glass component is not exposed to oxygen as much as possible before supplying the solder. The deterioration of the solder wettability can be prevented.

（他の実施形態）
なお、上記図５において、はんだ付け装置としては、上記したはんだダイボンド装置１でなくてもよく、たとえば、リフロー装置でもよい。ただし、リフロー装置の場合には、ジェットスクラブ装置２の後に、はんだ印刷装置、チップマウント装置が入る。そして、この場合、各装置間を上記パイプで同様に連結し、ワークＷと酸素との接触を極力回避するようにすればよい。 (Other embodiments)
In FIG. 5, the soldering apparatus may not be the solder die bonding apparatus 1 described above, and may be a reflow apparatus, for example. However, in the case of a reflow device, a solder printing device and a chip mounting device are inserted after the jet scrub device 2. In this case, the devices may be similarly connected by the pipes so as to avoid contact between the workpiece W and oxygen as much as possible.

また、ガラス成分の除去工程からはんだ供給工程へのワークＷの移送を非酸化性ガスの雰囲気にて行うことは、ガラス成分の除去工程が上記したジェットスクラブによるものに限定されるものではない。   Further, the transfer of the workpiece W from the glass component removal step to the solder supply step in an atmosphere of a non-oxidizing gas is not limited to the above-described jet scrub removal step.

たとえば、上記分解物質を導体２１へ供給する方法において、当該分解物質の供給を、非酸化性ガス雰囲気の容器もしくは部屋などにて行った後、当該容器や部屋とはんだ付け装置とを連結するパイプなどを介して、ワークをはんだ付け装置に移送すれば、当該両工程間におけるワークと酸素との接触を極力回避できる。   For example, in the method of supplying the decomposed substance to the conductor 21, after supplying the decomposed substance in a container or a room in a non-oxidizing gas atmosphere, a pipe connecting the container or the room and the soldering device. If the workpiece is transferred to the soldering apparatus via the above, contact between the workpiece and oxygen between the two steps can be avoided as much as possible.

また、上記した導体２１の表面に存在するガラス成分を除去する工程を行うにあたり、その除去方法としては、上記した各種の化学的方法および機械的方法に限定されるものではなく、それ以外にも、当該ガラス成分が除去可能な導体表面の処理であればよい。   Moreover, when performing the process which removes the glass component which exists on the surface of the above-mentioned conductor 21, as the removal method, it is not limited to the above-mentioned various chemical methods and mechanical methods. Any treatment of the conductor surface from which the glass component can be removed may be used.

また、半導体チップの実装構造としては、１個のセラミック基板２０に対して、複数個の半導体チップ１０がはんだ３０を介して接合されたものであってもよい。さらには、１個の半導体チップ１０が、１個のセラミック基板２０上の複数の導体２１に対して、はんだ接合されたものであってもよい。   Further, as a semiconductor chip mounting structure, a plurality of semiconductor chips 10 may be bonded to one ceramic substrate 20 via solder 30. Furthermore, one semiconductor chip 10 may be soldered to a plurality of conductors 21 on one ceramic substrate 20.

本発明の実施形態に係る半導体チップの実装構造の概略断面図である。It is a schematic sectional drawing of the mounting structure of the semiconductor chip which concerns on embodiment of this invention. 上記実施形態の実装方法に用いられるはんだダイボンド装置の模式的な構成を示す図である。It is a figure which shows the typical structure of the solder die-bonding apparatus used for the mounting method of the said embodiment. ジェットスクラブ装置の概要を示す図である。It is a figure which shows the outline | summary of a jet scrub apparatus. （ａ）は、上記実施形態における各種のガラス成分の除去方法による導体表面のはんだ濡れ性向上の結果をまとめた図表であり、（ｂ）は、（ａ）におけるジェットスクラブの処理条件を示す図表である。(A) is a chart summarizing the results of improving the solder wettability of the conductor surface by the method for removing various glass components in the above embodiment, and (b) is a chart showing the processing conditions of the jet scrub in (a). It is. ジェットスクラブ装置とはんだダイボンド装置とを連結した装置構成の概要を示す図である。It is a figure which shows the outline | summary of the apparatus structure which connected the jet scrub apparatus and the solder die-bonding apparatus.

符号の説明Explanation of symbols

１０…半導体チップ、２０…セラミック基板、２１…セラミック基板の導体、
３０…はんだ、Ｗ…ワーク。 DESCRIPTION OF SYMBOLS 10 ... Semiconductor chip, 20 ... Ceramic substrate, 21 ... Conductor of ceramic substrate,
30 ... solder, W ... workpiece.

Claims (4)

セラミック基板（２０）に設けられた導体（２１）の上に、はんだ（３０）を供給し、前記はんだ（３０）を介して半導体チップ（１０）を搭載することにより、前記導体（２１）と前記半導体チップ（１０）とを接合してなる半導体チップの実装方法において、
前記導体（２１）の上に前記はんだ（３０）を供給する前に、前記導体（２１）の表面に存在するガラス成分を除去する工程を備えることを特徴とする半導体チップの実装方法。 By supplying the solder (30) onto the conductor (21) provided on the ceramic substrate (20) and mounting the semiconductor chip (10) via the solder (30), the conductor (21) and In the mounting method of the semiconductor chip formed by bonding the semiconductor chip (10),
A semiconductor chip mounting method comprising a step of removing a glass component present on the surface of the conductor (21) before supplying the solder (30) onto the conductor (21). 前記ガラス成分の除去工程は、前記ガラス成分を化学的に分解する分解物質を、前記導体（２１）の表面に供給することにより行うことを特徴とする請求項１に記載の半導体チップの実装方法。 2. The method of mounting a semiconductor chip according to claim 1, wherein the glass component removing step is performed by supplying a decomposition substance that chemically decomposes the glass component to the surface of the conductor (21). . 前記ガラス成分の除去工程は、前記導体（２１）の表面を研磨することにより行うことを特徴とする請求項１に記載の半導体チップの実装方法。 The method for mounting a semiconductor chip according to claim 1, wherein the glass component removing step is performed by polishing a surface of the conductor (21). 前記ガラス成分の除去工程から前記導体（２１）の上に前記はんだ（３０）を供給する工程へのワーク（Ｗ）の移送は、非酸化性ガスの雰囲気にて行うことを特徴とする請求項１ないし３に記載の半導体チップの実装方法。 The workpiece (W) is transferred from the glass component removing step to the step of supplying the solder (30) onto the conductor (21) in a non-oxidizing gas atmosphere. 4. A method for mounting a semiconductor chip according to 1 to 3.
JP2007027846A 2007-02-07 2007-02-07 Mounting method of semiconductor chip Expired - Fee Related JP5056039B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007027846A JP5056039B2 (en) 2007-02-07 2007-02-07 Mounting method of semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007027846A JP5056039B2 (en) 2007-02-07 2007-02-07 Mounting method of semiconductor chip

Publications (2)

Publication Number Publication Date
JP2008192964A true JP2008192964A (en) 2008-08-21
JP5056039B2 JP5056039B2 (en) 2012-10-24

Family

ID=39752754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007027846A Expired - Fee Related JP5056039B2 (en) 2007-02-07 2007-02-07 Mounting method of semiconductor chip

Country Status (1)

Country Link
JP (1) JP5056039B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916609B1 (en) 2009-05-19 2009-09-14 리드텍(주) Die bonding method using solder writing
JP2014107326A (en) * 2012-11-26 2014-06-09 Mitsubishi Materials Corp Circuit board and semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5060765A (en) * 1973-09-28 1975-05-24
JPH0327585A (en) * 1989-06-26 1991-02-05 Nippon Cement Co Ltd Manufacture of electrode of glass ceramic wiring board
JPH03138941A (en) * 1989-10-25 1991-06-13 Hitachi Ltd Method and apparatus for forming solder bump
JPH03174972A (en) * 1989-12-04 1991-07-30 Matsushita Electric Ind Co Ltd Method for soldering substrate
JPH05136283A (en) * 1991-11-15 1993-06-01 Toshiba Corp Semiconductor device
JPH0766315A (en) * 1993-08-27 1995-03-10 Ngk Spark Plug Co Ltd Ceramic lid substrate for semiconductor package and ceramic lid
JPH10322016A (en) * 1997-05-16 1998-12-04 Matsushita Electric Ind Co Ltd Method for forming bump
JP2002164246A (en) * 2000-11-27 2002-06-07 Murata Mfg Co Ltd Electronic component

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5060765A (en) * 1973-09-28 1975-05-24
JPH0327585A (en) * 1989-06-26 1991-02-05 Nippon Cement Co Ltd Manufacture of electrode of glass ceramic wiring board
JPH03138941A (en) * 1989-10-25 1991-06-13 Hitachi Ltd Method and apparatus for forming solder bump
JPH03174972A (en) * 1989-12-04 1991-07-30 Matsushita Electric Ind Co Ltd Method for soldering substrate
JPH05136283A (en) * 1991-11-15 1993-06-01 Toshiba Corp Semiconductor device
JPH0766315A (en) * 1993-08-27 1995-03-10 Ngk Spark Plug Co Ltd Ceramic lid substrate for semiconductor package and ceramic lid
JPH10322016A (en) * 1997-05-16 1998-12-04 Matsushita Electric Ind Co Ltd Method for forming bump
JP2002164246A (en) * 2000-11-27 2002-06-07 Murata Mfg Co Ltd Electronic component

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916609B1 (en) 2009-05-19 2009-09-14 리드텍(주) Die bonding method using solder writing
CN101890548A (en) * 2009-05-19 2010-11-24 丽台科技公司 Solder printing type die bonding method
CN101890548B (en) * 2009-05-19 2013-03-27 丽台科技公司 Solder printing type die bonding method
JP2014107326A (en) * 2012-11-26 2014-06-09 Mitsubishi Materials Corp Circuit board and semiconductor device

Also Published As

Publication number Publication date
JP5056039B2 (en) 2012-10-24

Similar Documents

Publication Publication Date Title
TW570856B (en) Solder jointing system, solder jointing method, semiconductor device manufacturing method, and semiconductor device manufacturing system
JP4073183B2 (en) Mixed mounting method using Pb-free solder and mounted product
JPS62104672A (en) Fluxless soldering method
JP2013093370A (en) Die bonder device and die bonding method
US9686871B2 (en) Soldering device, soldering method, and substrate and electronic component produced by the soldering device or the soldering method
TWI440413B (en) Process for producing circuit board
JP2012099524A (en) Die bonder device, die bonder method, and die bonder quality evaluation equipment
US9289841B2 (en) Soldering device, soldering method, and substrate and electronic component produced by the soldering device or the soldering method
JP5056039B2 (en) Mounting method of semiconductor chip
JP5885135B2 (en) Heat-melt treatment method and heat-melt treatment apparatus
JP2011023509A (en) Method for manufacturing semiconductor device, and semiconductor manufacturing apparatus used in the same
US20050179171A1 (en) Method and apparatus for processing electronic parts
JPH09307219A (en) Soldering treatment
JP2002361472A (en) Soldering device and soldering method
JP4325280B2 (en) Processing method of electronic parts
JP5941814B2 (en) Die bonder apparatus and die bonding method
JPH10233484A (en) Method and device for assembling semiconductor device
JP5070868B2 (en) Mounting method of semiconductor chip
JPH11340614A (en) Solder surface treatment method, solder and soldering method
JP4079985B2 (en) Flow soldering equipment using Pb-free solder
JPH0955581A (en) Flux soldering method
JPH04269896A (en) Soldering method for printed board
JP2000049450A (en) Soldering of electronic component
JP4467260B2 (en) Bump formation method
JPH10178261A (en) Method and device for soldering electronic parts

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120716

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees