JP2008191939A

JP2008191939A - 冗長回路装置

Info

Publication number: JP2008191939A
Application number: JP2007025882A
Authority: JP
Inventors: Mitsuo Okude; 光男奥出
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-02-05
Filing date: 2007-02-05
Publication date: 2008-08-21

Abstract

【課題】複数のデジタル処理回路のいずれかの系統で設定状態にずれが生じた場合に、正常系統のデジタル処理回路のいずれかを停止させても、多数決結果の正当性を確保し、正常動作に対する信頼性を維持する。
【解決手段】デジタル処理回路１２ａ，１２ｂ，１２ｃは、同一の設定値情報が与えられ、回路パラメータが同一状態に設定される。ここで、設定状態が１系統だけ異なるトラブルが生じた場合、多数決処理回路１３では、各デジタル処理結果Ｄａ，Ｄｂ，Ｄｃを比較し、異常がある系統を判別し、異常値を最終出力情報の値に書き換えることで、常に正常値に保つ。各デジタル処理回路では、多数決処理手段で決定された出力が自己の処理結果とは異なるとき、前記多数決で決定された出力系統のデジタル処理回路の設定状態と同じとなるように自己の設定状態を補正する。
【選択図】図１

Description

本発明は、複数のデジタル処理回路を用いて同一の処理を実行させ、それぞれの処理結果を多数決処理することによって正常動作を維持する冗長回路装置に関する。

従来の冗長回路装置として、同一の処理を行う複数のデジタル処理回路を並列接続し、それぞれの出力を多数決処理で決定する構成の装置がよく用いられる（例えば特許文献１参照）。この冗長回路装置では、全てのデジタル処理回路の出力が揃わなくても、それぞれの処理結果のうち多数決処理にて出力を決定するようにしているので、一つのデジタル処理回路で複数回処理して結果を検証することと同様な精度が得られ、全体としてみると正常に動作していると見なすことができる。

但し、デジタル処理回路に対する設定値の変更が頻繁に行われると、複数のデジタル処理回路の間で設定状態にずれが生じることがある。ずれが生じた場合、処理結果が１系統だけ異なった状態で残りの正常系統の保守作業を行う場合に問題が生じる。例えば、デジタル処理回路３系統で構成されている場合、系統１が１０、系統２が１０、系統３が９になったとする。この場合、多数決によって出力は１０となるが、系統３の設定状態にずれが生じたままになっているので、運用を継続しながら系統１または系統２のデジタル処理回路を停止して保守作業を行うようなことはできなくなる。
実開平５−４２５９号公報

以上のように、多数決処理による冗長回路装置では、いずれかの系統のデジタル処理回路の設定状態にずれが生じた場合に、正常系統のデジタル処理回路について保守作業のためにいずれかの系統を停止させると、多数決結果の正当性が低下してしまい、正常動作に対する信頼性を損なうことになる。

本発明は上記の問題を解決するためになされたもので、複数のデジタル処理回路のいずれかの系統で設定状態にずれが生じた場合に、正常系統のデジタル処理回路のいずれかを停止させても、多数決結果の正当性を確保し、正常動作に対する信頼性を維持することのできる冗長回路装置とその運用方法を提供することを目的とする。

上記目的を達成するために、本発明に係る冗長回路装置は、互いに並列接続されて同一の設定値情報が与えられることで、互いに同一の処理を行って出力する奇数個の複数のデジタル処理回路と、前記複数のデジタル処理回路それぞれの処理結果のうち多数決で出力を決定する多数決処理手段とを具備し、前記複数のデジタル処理回路それぞれは、互いに相互通信を行って設定状態を検知し合うための通信処理手段と、前記多数決処理手段で決定された出力が自己の処理結果とは異なるとき、前記多数決で決定された出力系統のデジタル処理回路の設定状態と同じとなるように自己の設定状態を補正する補正手段とを備えることを特徴とする。

また、本発明に係る冗長回路装置の運用方法は、互いに並列接続される奇数個の複数のデジタル処理回路に同一の設定値情報を与えて互いに同一の処理を行わせ、それぞれの処理結果のうち多数決で出力を決定する場合に、前記複数のデジタル処理回路それぞれが、互いに相手のデジタル処理回路の設定状態を検知し合い、前記多数決で決定された出力が自己の処理結果とは異なるとき、前記多数決で決定された出力系統のデジタル処理回路の設定状態と同じとなるように自己の設定状態を補正することを特徴とする。

以上のように、本発明によれば、複数のデジタル処理回路のいずれかの系統で設定状態にずれが生じた場合に、正常系統のデジタル処理回路のいずれかを停止させても、多数決結果の正当性を確保し、正常動作に対する信頼性を維持することのできる冗長回路装置とその運用方法を提供することができる。

以下、図面を参照して本発明の実施の形態を詳細に説明する。

図１は本発明に係る冗長回路装置の一実施形態の構成を示すブロック図である。図１において、１１はユーザが指定する設定値情報を取り込むマン・マシンインターフェース１１であり、このマン・マシンインターフェース１１には奇数個（図では３個）のデジタル処理回路１２ａ，１２ｂ，１２ｃが並列接続される。これらのデジタル処理回路１２ａ，１２ｂ，１２ｃはいずれも同一構成であり、マン・マシンインターフェース１１から与えられる同一の設定値情報に基づいて回路パラメータの設定を行う。このため、各デジタル処理回路１２ａ，１２ｂ，１２ｃは基本的に同じ処理を実行する。

各デジタル処理回路１２ａ，１２ｂ，１２ｃの処理結果は多数決処理回路１３に送られ、多数決で一番多い結果が出力される。多数決の結果は各デジタル処理回路１２ａ，１２ｂ，１２ｃに通知される。各デジタル処理回路１２ａ，１２ｂ，１２ｃは、相互に通信を行って相手の設定状態を認識し合う通信処理部Ａ１と、多数決処理回路１３から通知される多数決結果と自己の処理結果とを比較し、不一致の場合には多数決で選ばれた系統のデジタル処理回路の設定状態を認識し、その設定状態と同じになるように設定状態を補正する補正処理部Ａ２とを備える。

上記構成において、以下にその運用処理について説明する。

まず、上記デジタル処理回路１２ａ，１２ｂ，１２ｃは、マン・マシンインターフェース１１から同一の設定値情報が与えられ、回路パラメータが同一状態に設定される。デジタル処理回路１２ａ，１２ｂ，１２ｃには、例えば連続アナログ量のデジタル変換データが与えられ、互いに同一の処理が施される。その処理内容はマン・マシンインターフェース１１からの設定値情報によって適宜変更される。

ここで、例えば設定値の上げ下げの繰り返し等のように、設定値が頻繁に変更されると、複数のデジタル処理回路の間で設定状態が１系統だけ異なるトラブルが生じることがある。残りの系が正常であれば、全体の系としては冗長構成なので正常動作を保てるが、この状態では１系統だけずれが生じた状態となり、この状態で正常系統の保守を行うことができない。そこで、本発明は、そのずれを自動で復帰できる方法を提供する。

例として、デジタル処理回路１２ａの処理結果が１０、デジタル処理回路１２ｂの処理結果が１０、デジタル処理回路１２ｃの処理結果が９になったとする。多数決処理回路１３では、各デジタル処理回路１２ａ，１２ｂ，１２ｃの処理結果Ｄａ，Ｄｂ，Ｄｃを比較し、デジタル処理回路１２ｃの処理結果が他の回路１２ａ，１２ｂの出力と異なることから、デジタル処理回路１２ｃの設定状態に異常があることがわかる。

具体的には、多数決処理回路１３は、図２に示すように、判定回路１３１において、各デジタル処理回路１２ａ，１２ｂ，１２ｃの出力Ｄａ，Ｄｂ，Ｄｃと各デジタル処理回路の実装位置情報と最終出力情報を取り込み、それぞれの処理回路の出力を判定後、異常値を最終出力情報の値に書き換えることで、常に正常値に保つ。

ところで、上記のデジタル処理回路１２ａ，１２ｂ，１２ｃにおいて、各設定値の範囲を、図３に示すように、正常処理範囲Ｂ１、復帰処理範囲Ｂ２ａ，Ｂ２ｂ、異常処理範囲Ｂ３ａ，Ｂ３ｂを定める。そして、各デジタル処理回路を個別で動作させておき、自己を含め、各デジタル処理回路の設定情報を比較させ、多数決処理をして、自己の値がある幅を持たせた正常範囲内にあれば正常処理とする。

もし、復帰処理範囲Ｂ２ａ，Ｂ２ｂにずれていれば、正常範囲のデータに書き換える処理をさせる。これは、自己の値、相手の値、多数決処理した値を持っているので容易に処理できる。このようにすることで、各デジタル処理回路の設定値がいつも正常範囲を保てることになり、高信頼性を持った冗長回路装置を実現することができる。

仮に、復帰に失敗、もしくは異常範囲Ｂ３ａ，Ｂ３ｂにある状態のままの場合でも、残りのデジタル処理回路で処理は継続することができ、異常デジタル処理回路のアラーム情報を制御パネル等に表示して保守員に通知することで、異常デジタル処理回路をスペアに交換することで対応することができる。

図４は各デジタル処理回路１２ａ，１２ｂ，１２ｃにおいて、上記の判定及び補正処理を行う処理の流れを示すフローチャートである。まず、装置ユニット装着時に実装位置データ情報を取得し（ステップＳ１）、その取得情報から自己の実装位置を認識する（ステップＳ２）。続いて、自分の設定データ（設定状態を示すデータ）を認識し（ステップＳ３）、相互通信により他系統の設定データを認識する（ステップＳ４）。ここで自分の設定データと他系統の設定データとを比較し（ステップＳ５）、正常範囲内ならばそのまま出力する（ステップＳ６）。正常範囲外ならばその範囲外のデータが自分の設定データか判断し（ステップＳ７）、自分のデータでなければそのまま出力する（ステップＳ８）。自分のデータならば残りのデータは正常範囲内か判断し（ステップＳ９）、範囲外ならば２つ以上が正常範囲外なのでアラームを出力する（ステップＳ１０）。範囲内ならば自分のデータを残りのデータと同じ値に書き換えて（ステップＳ１１）、書き換え後のデータを出力する（ステップＳ１２）。

以上のように、上記構成による冗長回路装置は、複数のデジタル処理回路のいずれかの系統で設定状態にずれが生じた場合でも、そのずれを自動的に補正することができるので、正常系統のデジタル処理回路のいずれかを停止させても、多数決結果の正当性を確保し、正常動作に対する信頼性を維持することができる。

尚、並列に接続されるデジタル処理回路の数は、システムの信頼性により設定される。通常、２または３である。デジタル情報の相違があったときの更新トリガは定期的な信号であっても、マン・マシン的な操作のどちらであってもよい。

尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

本発明に係る冗長回路装置の一実施形態の構成を示すブロック図。図１に示す多数決処理回路の具体的な構成を示すブロック図。図１に示すデジタル処理回路の動作を説明するための概念図。図１に示すデジタル処理回路の処理動作を具体的に説明するためのフローチャート。

符号の説明

１１…マン・マシンインターフェース、１２ａ，１２ｂ，１２ｃ…デジタル処理回路、１３…多数決処理回路。

Claims

互いに並列接続されて同一の設定値情報が与えられることで、互いに同一の処理を行って出力する複数のデジタル処理回路と、
前記複数のデジタル処理回路それぞれの処理結果のうち多数決で出力を決定する多数決処理手段とを具備し、
前記複数のデジタル処理回路それぞれは、
互いに相互通信を行って設定状態を検知し合うための通信処理手段と、
前記多数決処理手段で決定された出力が自己の処理結果とは異なるとき、前記多数決で決定された出力系統のデジタル処理回路の設定状態と同じとなるように自己の設定状態を補正する補正手段とを備えることを特徴とする冗長回路装置。
互いに並列接続される複数のデジタル処理回路に同一の設定値情報を与えて互いに同一の処理を行わせ、それぞれの処理結果のうち多数決で出力を決定する冗長回路装置の運用方法において、
前記複数のデジタル処理回路それぞれが、互いに相手のデジタル処理回路の設定状態を検知し合い、前記多数決で決定された出力が自己の処理結果とは異なるとき、前記多数決で決定された出力系統のデジタル処理回路の設定状態と同じとなるように自己の設定状態を補正することを特徴とする冗長回路装置の運用方法。