JP5364008B2

JP5364008B2 - 保護継電装置

Info

Publication number: JP5364008B2
Application number: JP2010026121A
Authority: JP
Inventors: 徳志朗宇野; 三安城戸; 親司小松
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2010-02-09
Filing date: 2010-02-09
Publication date: 2013-12-11
Anticipated expiration: 2030-02-09
Also published as: JP2011166922A

Description

本発明は、ディジタル型の保護継電装置に係り、この保護継電装置に備えられたアナログ入力部の装置毎のハード個体差によるアナログ特性を補正する機能において、その補正値を前記保護継電装置内の複数個所に記憶する保護継電装置の構成に関する。

近年のディジタル型の保護継電装置においては、装置毎のハード個体差を補正するため、入力したアナログ値に対して、補正値に基づいた補正処理を行い、正確なアナログ入力値を検出していた。従来はその補正値を保護継電装置内のアナログ入力部を備える特定の基板のみに記憶させていた。
このディジタル型の保護継電装置のアナログ入力回路に関する補正値を自動調整によって抽出する技術については特許文献１に開示されている。
また、ディジタル型の保護継電装置におけるアナログ入力調整装置については、特許文献２に開示されている。

また、図５は従来のディジタル型の保護継電装置の構成を示すものである。保護継電装置１１００は入力した信号が入力変換器１１０２に入り、信号が処理しやすい形態に変換されて、ディジタルリレーユニット１１０１に入り、アナログ入力基板１１０３に備えられたアナログ回路１１１３で処理され、システムバス１１０７を経由して、リレー基板１１０５上に備えられたリレー演算回路１１１５で演算され、保護継電装置１１００としての機能動作を行う。また、コントロール基板１１０４に備えられたコントロール回路１１４０の制御のもとに前述のシステムバス１１０７を経由したデータ転送が行なわれる。
以上の過程において、入力変換器１１０２やアナログ回路１１１３のアナログフィルタ（不図示）等のアナログ動作をする各回路は、装置（ハード）としての製造上における特性バラツキ（個体差）があって、実際に使用するにあたっては、これらを補正、調整する必要がある。この補正にあたっての補正値を記憶するのがアナログ補正値記憶回路１１２３である。

特開２００９−１００２４２号公報特開昭６２−２８１７１６号公報

前記したように、特許文献１または特許文献２においては、ディジタル型の保護継電装置のアナログ入力回路に関する補正装置や、自動的に調整する処理については開示されている。しかし、これらの方式においては、前記保護継電装置を設置し、初期設定する場合のアナログ入力回路に関する補正と補正値について想定されているのみであって、保護継電装置の故障時に対処するものではなかった。
また、図５の従来のディジタル型の保護継電装置のアナログ動作をする各回路（入力変換器１１０２とアナログ回路１１１３）の補正値については、ディジタルリレーユニット１１０１内の単一の基板（アナログ入力基板１１０３）のアナログ補正値記憶回路１１２３に記憶されており、その基板（アナログ入力基板１１０３）が故障となった場合には、新たに再補正を実施するか、新しい基板と交換し、外部電子メディアに保管されている補正値を外部より新しい基板に再記憶させる必要があった。
したがって、図５を含む従来の保護継電装置の補正値が記憶されている基板が故障となった場合、新たに再補正を実施するか、新しく交換する基板に外部電子メディアに保管されている補正値を外部より再記憶させる必要があり、早急な復旧が難しかった。

そこで、本発明はこのような問題点を解決するもので、その目的とするところは、容易かつ早期に故障からの復旧をさせることのできる保護継電装置を提供することにある。

前記の課題を解決して、本発明の目的を達成するために、以下のように構成した。
すなわち、本発明の保護継電装置は、アナログ入力信号を処理するアナログ回路と、前記アナログ回路が搭載された第１の基板上にあって、前記アナログ回路の個体差を補正するための補正値を記憶する第１のアナログ補正値記憶回路と、前記第１の基板とは別の第２の基板上にあって、前記第１の基板であるアナログ入力基板の状態を監視するアナログ入力基板監視回路と、前記第２の基板上にあって、前記アナログ回路の個体差を補正するための補正値を記憶する第２のアナログ補正値記憶回路および第３のアナログ補正値記憶回路と、を備え、前記第１の基板が交換されたときに、前記アナログ入力基板監視回路は、交換後の第１の基板の第１のアナログ補正値記憶回路と前記第２の基板の第２のアナログ補正値記憶回路および第３のアナログ補正値記憶回路に記憶された補正値を多数決原理にしたがって比較し、前記第１の基板が交換されたことを検出するとともに、前記第２のアナログ補正値記憶回路または第３のアナログ補正値記憶回路に記憶された前記アナログ回路の個体差を補正するための補正値を、交換後の第１の基板の第１のアナログ補正値記憶回路に再記憶させることを特徴とする。

かかる構成により、単一の基板故障時において、外部からの再記憶させる操作なしに、交換後の基板にアナログ回路の個体差を補正するための補正値を再記憶させる。

以上、本発明によれば、容易かつ早期に故障からの復旧をさせることのできる保護継電装置を提供できる。

本発明の第１の実施形態の構成を示す回路ブロック図である。本発明の第２の実施形態の構成を示す回路ブロック図である。本発明の第３の実施形態の構成を示す回路ブロック図である。本発明の第４の実施形態の構成を示す回路ブロック図である。従来のディジタル型の保護継電装置の構成を示す回路ブロック図である。

以下、本発明の実施の形態について説明する。
（第１の実施形態）
図１は本発明の第１の実施形態の構成を示す回路ブロック図である。
図１において、保護継電装置１００には入力変換器１０２とディジタルリレーユニット１０１が備えられている。また、ディジタルリレーユニット１０１にはアナログ入力基板１０３とコントロール基板１０４とリレー基板１０５が備えられている。
アナログ入力基板１０３にはアナログ回路１１３とアナログ補正値記憶回路１２３が備えられている。コントロール基板１０４にはコントロール回路１１４とアナログ補正値記憶回路１２４とアナログ入力基板監視回路１３４が備えられている。リレー基板１０５にはリレー演算回路１１５が備えられている。また、アナログ入力基板１０３とコントロール基板１０４とリレー基板１０５との間はシステムバス１０７を経由して、データの送受信、制御が行われる。

また、アナログ補正値記憶回路１２３とアナログ補正値記憶回路１２４はともに不揮発性メモリを備えた記憶回路である。
なお、図１における保護継電装置１００には、前述した回路以外にも例えば電源回路（装置）なども備えているが、機能の説明には直接係らない回路、装置等については不図示として、かつ説明を省略することがある。

保護継電装置１００に入力した電気信号は、ケーブル１１１を通して入力変換器１０２に入力し、入力変換器１０２はその電気信号をディジタルリレーユニット１０１が処理しやすい形態の電気信号に変換する。
入力変換器１０２の出力信号は、ケーブル１１２を経由してディジタルリレーユニット１０１内のアナログ回路１１３に入力する。アナログ回路１１３にはアナログフィルタ（不図示）等の機能の回路が含まれていてアナログ処理を行う。アナログ回路１１３の出力信号はシステムバス１０７を経由して、リレー基板１０５上に備えられたリレー演算回路１１５で演算され、保護継電装置１００としての機能動作を行う。
なお、システムバス１０７を経由してのデータ転送や制御信号のやりとりはコントロール回路１１４の制御のもとに行われる。

以上の過程において、入力変換器１０２やアナログ回路１１３のアナログフィルタ（不図示）等のアナログ動作をする各回路は、装置（ハード）としての製造上における特性バラツキ（個体差）があって、実際にこれらの機能を使用するにあたっては、アナログ回路特性の補正をする必要がある。この補正をするにあたっての補正値は、アナログ入力基板１０３に搭載されたアナログ回路１１３と、コントロール基板１０４に搭載されたコントロール回路１１４と、アナログ入力基板監視回路１３４と、によって自動的に調整され抽出される。この抽出された補正値を用いて、入力変換器１０２及びアナログ入力基板１０３の出力結果の入力補正処理をする。また、抽出して獲得した前記補正値を、アナログ入力基板１０３内において記憶するのがアナログ補正値記憶回路１２３である。

また、アナログ入力基板１０３内のアナログ補正値記憶回路１２３で記憶された補正値は、システムバス１０７を経由して転送され、コントロール基板１０４内の不揮発性メモリを備えたアナログ補正値記憶回路１２４においても記憶される。
また、コントロール基板１０４内のアナログ入力基板監視回路１３４は、アナログ入力基板１０３の状態を検出し、監視している。

次に、補正値がアナログ回路１１３の補正に直接用いられるアナログ補正値記憶回路１２３を備えたアナログ入力基板１０３が故障した場合を想定する。この場合、アナログ入力基板１０３は、同様の機能を有する新しい基板に交換される。
このとき、アナログ入力基板監視回路１３４は、アナログ入力基板１０３が交換され、この新しいアナログ入力基板１０３内のアナログ補正値記憶回路１２３には適正な補正値が書き込まれていないことを検出する。そして、アナログ入力基板監視回路１３４がアナログ補正値記憶回路１２４に記憶された補正値を参照しながら検出し、アナログ補正値記憶回路１２４に記憶された補正値をアナログ補正値記憶回路１２３に転送し、再記憶させ、保護継電装置１００としての機能を正常に戻す。
なお、新しい基板に交換した後の前記工程は自動的に行われる。

また、アナログ入力基板１０３を新しい基板に交換しない場合にも、アナログ入力基板監視回路１３４はアナログ入力基板１０３の状態を監視していて、アナログ補正値記憶回路１２３に記憶された補正値がアナログ補正値記憶回路１２４の補正値と異なっていた場合は異常を検出する。この異常を検出した場合は、アナログ補正値記憶回路１２３にアナログ補正値記憶回路１２４の補正値を再書き込みする。
このとき、アナログ入力基板監視回路１３４は、アナログ補正値記憶回路１２３、１２４の複数の補正値を比較、監視する補正値比較監視回路としての機能を兼ね備えている。

以上により、故障のためにアナログ入力基板１０３を交換した場合において、ディジタルリレーユニット１０１内に備えられたアナログ補正値記憶回路１２４の補正値を用いて、交換後の新規のアナログ入力基板のアナログ補正値記憶回路に自動的に転送され、書き込まれることにより、早急に復旧する。また、早期にアナログ入力基板１０３の前記補正値に関する異常を検出できる。

（第２の実施形態）
図２は本発明の第２の実施形態の構成を示す回路ブロック図である。
図２において、保護継電装置１００には入力変換器１０２とディジタルリレーユニット１０１が備えられている。また、ディジタルリレーユニット１０１には、アナログ入力基板１０３とコントロール基板１０４とリレー基板１０５と電源装置１０６が備えられている。
アナログ入力基板１０３にはアナログ回路１１３とアナログ補正値記憶回路１２３が備えられている。コントロール基板１０４にはコントロール回路１１４が備えられている。リレー基板１０５にはリレー演算回路１１５が備えられている。また、電源装置１０６には電源回路１１６とアナログ補正値記憶回路１２６が備えられている。
また、アナログ入力基板１０３とコントロール基板１０４とリレー基板１０５と電源装置１０６との間はシステムバス１０７を経由して、データの送受信、制御が行われる。

保護継電装置１００に入力した信号はケーブル１１１を通して入力変換器１０２に入力し、入力変換器１０２はこの入力信号をディジタルリレーユニット１０１が処理しやすい形態の電気信号に変換する。入力変換器１０２の出力信号は、ケーブル１１２を経由してディジタルリレーユニット１０１内のアナログ回路１１３に入力する。アナログ回路１１３にはアナログフィルタ（不図示）等の機能の回路が含まれていて、アナログ処理を行う。アナログ回路１１３の出力信号はシステムバス１０７を経由して、リレー基板１０５上に備えられたリレー演算回路１１５で演算され、保護継電装置１００としての機能動作を行う。

以上の過程において、入力変換器１０２やアナログ回路１１３のアナログフィルタ（不図示）等のアナログ動作をする各回路は、装置（ハード）としての製造上における特性バラツキ（個体差）があって、実際にこれらの機能を使用するにあたっては、アナログ回路特性の補正をする必要がある。この補正をするにあたっての補正値は、アナログ入力基板１０３に搭載されたアナログ回路１１３と、コントロール基板１０４に搭載されたコントロール回路１１４と、アナログ入力基板監視回路（不図示）と、によって自動的に調整され抽出される。この抽出された補正値を用いて、入力変換器１０２及びアナログ入力基板１０３の出力結果の入力補正処理をする。また、抽出して獲得した前記補正値を、アナログ入力基板１０３内において記憶するのがアナログ補正値記憶回路１２３である。

また、アナログ入力基板１０３内のアナログ補正値記憶回路１２３で記憶された補正値は、システムバス１０７を経由して転送され、電源装置１０６内の不揮発性メモリを備えたアナログ補正値記憶回路１２６においても記憶される。
また、コントロール基板１０４内もしくは電源装置１０６内に備えられたアナログ入力基板監視回路（不図示）はアナログ入力基板１０３の状態を検出し、監視している。

次に、補正値がアナログ回路１１３の補正に直接用いられるアナログ補正値記憶回路１２３を備えたアナログ入力基板１０３が故障した場合を想定する。この場合、アナログ入力基板１０３は、同様の機能を有する新しい基板に交換される。
このとき、アナログ入力基板監視回路（不図示）は、アナログ入力基板１０３が交換され、この新しいアナログ入力基板１０３内のアナログ補正値記憶回路１２３には適正な補正が書き込まれていないことを検出する。そして、アナログ入力基板監視回路（不図示）がアナログ補正値記憶回路１２６に記憶された補正値を参照しながら検出し、アナログ補正値記憶回路１２６に記憶された補正値をアナログ補正値記憶回路１２３に転送し、再記憶させ、保護継電装置１００としての機能を正常に戻す。
なお、新しい基板に交換した後の前記工程は自動的に行われる。

また、アナログ入力基板１０３を新しい基板に交換しない場合にも、アナログ入力基板監視回路（不図示）は、アナログ入力基板１０３の状態を監視していて、アナログ補正値記憶回路１２３に記憶された補正値がアナログ補正値記憶回路１２６の補正値と異なっていた場合は異常を検出する。この異常を検出した場合はアナログ補正値記憶回路１２３にアナログ補正値記憶回路１２６の補正値を再書き込みする。
このとき、アナログ入力基板監視回路（不図示）は、アナログ補正値記憶回路１２３、１２６の複数の補正値を比較、監視する補正値比較監視回路としての機能を兼ね備えている。

なお、以上において、図１の第１の実施形態の回路要素と重複するものは、不図示としているものがある。また説明を省略している場合もある。
また、前記したように、アナログ入力基板監視回路（不図示）はコントロール基板１０４内もしくは電源装置１０６内に備えられている。
また、アナログ補正値記憶回路１２３とアナログ補正値記憶回路１２６はともに不揮発性メモリを備えた記憶回路である。
以上、本実施形態は、予備として前記補正値を電源装置１０６内のアナログ補正値記憶回路１２６に記憶させたものである。つまり、ディジタルリレーユニット１０１において、アナログ補正値記憶回路はコントロール基板１０４以外の別の基板に搭載してもよいことを示したものである。

（第３の実施形態）
図３は本発明の第３の実施形態の構成を示す回路ブロック図である。
図３において、保護継電装置１００には入力変換器１０２とディジタルリレーユニット１０１と、第２のディジタルリレーユニットであるＦＤディジタルリレーユニット（ＦＤ：Fault Detector 事故検出）１０８が備えられている。また、ディジタルリレーユニット１０１には、アナログ入力基板１０３Ａとコントロール基板１０４Ａとリレー基板１０５Ａが備えられている。
アナログ基板１０３Ａにはアナログ回路（不図示）とアナログ補正値記憶回路１２３が備えられている。コントロール基板１０４Ａにはコントロール回路（不図示）が備えられている。リレー基板１０５Ａにはリレー演算回路（不図示）が備えられている。
また、アナログ入力基板１０３Ａとコントロール基板１０４Ａとリレー基板１０５Ａとの間は、システムバス１０７Ａを経由して、データの送受信、制御が行われる。

また、第２のディジタルリレーユニットであるＦＤディジタルリレーユニット（ＦＤ用のディジタルリレーユニット）１０８には、アナログ入力基板１０３Ｂとコントロール基板１０４Ｂとリレー基板１０５Ｂが備えられている。コントロール基板１０４Ｂにはコントロール回路（不図示）とアナログ補正値記憶回路１２７が備えられている。また、アナログ入力基板１０３Ｂとコントロール基板１０４Ｂとリレー基板１０５Ｂとの間はシステムバス１０７Ｂを経由して、データの送受信、制御が行われる。

また、ディジタルリレーユニット１０１のコントロール基板１０４Ａと、第２のディジタルリレーユニットであるＦＤディジタルリレーユニット１０８におけるコントロール基板１０４Ｂとは、ケーブル１３７（システムバス１０７Ａ、システムバス１０７Ｂを経由）を介してデータの送受信、制御が行われる。

保護継電装置１００に入力した信号は入力変換器１０２に入力し、ディジタルリレーユニット１０１が処理しやすい形態の電気信号に変換される。
入力変換器１０２の出力信号は、ディジタルリレーユニット１０１内のアナログ入力基板１０３Ａ上に備えられたアナログ回路（不図示）に入力する。アナログ回路（不図示）にはアナログフィルタ（不図示）等の機能の回路が含まれてアナログ処理を行う。アナログ回路（不図示）の出力信号はシステムバス１０７Ａを経由して、リレー基板１０５Ａ上に備えられたリレー演算回路（不図示）で演算され、保護継電装置１００としての機能動作を行う。

以上の過程において、入力変換器１０２やアナログ回路（不図示）のアナログフィルタ（不図示）等のアナログ動作をする各回路は、装置（ハード）としての製造上における特性バラツキ（個体差）があって、実際にこれらの機能を使用するにあたっては、アナログ回路特性の補正をする必要がある。この補正をするにあたっての補正値は、アナログ入力基板１０３Ａに搭載されたアナログ回路（不図示）と、コントロール基板１０４Ａに搭載されたコントロール回路（不図示）と、アナログ入力基板監視回路（不図示）と、によって自動的に調整され抽出される。この抽出された補正値を用いて、入力変換器１０２及びアナログ入力基板１０３Ａの出力結果の入力補正処理をする。また、抽出して獲得した前記補正値を、アナログ入力基板１０３Ａ内において記憶するのがアナログ補正値記憶回路１２３である。

また、アナログ入力基板１０３Ａ内のアナログ補正値記憶回路１２３で記憶された補正値は、システムバス１０７Ａと、ケーブル１３７と、システムバス１０７Ｂを経由して、第２のディジタルリレーユニットであるＦＤディジタルリレーユニット１０８におけるコントロール基板１０４Ｂ内のアナログ補正値記憶回路１２７に転送される。このアナログ補正値記憶回路１２７においても補正値が記憶される。
また、コントロール基板１０４Ａ内に備えられたアナログ入力基板監視回路（不図示）はアナログ入力基板１０３Ａの状態を検出し、監視している。

このとき、ディジタルリレーユニット１０１におけるアナログ入力基板１０３Ａが故障して新しい基板に交換した場合、アナログ入力基板監視回路（不図示）は、アナログ入力基板１０３Ａが交換され、この新しいアナログ入力基板１０３Ａ内のアナログ補正値記憶回路１２３には適正な補正値が書き込まれていないことを検出し、第２のディジタルリレーユニットであるＦＤディジタルリレーユニット１０８におけるコントロール基板１０４Ｂ内のアナログ補正値記憶回路１２７に記憶された補正値をアナログ補正値記憶回路１２３に転送し、再記憶させ、保護継電装置１００としての機能を正常に戻す。以上の補正値のデータ転送はケーブル１３７を経由して行われる。

また、アナログ補正値記憶回路１２３とアナログ補正値記憶回路１２７はともに不揮発性メモリを備えた記憶回路である。
以上、本実施形態は、予備として前記補正値を別ユニット（例えば別のディジタルリレーユニット）に記憶し、ケーブル等を利用し転送させることにより同一な機能を持たせることが可能であることを示したものである。

（第４の実施形態）
図４は本発明の第４の実施形態の構成を示す回路ブロック図である。
図４において、保護継電装置１００には入力変換器１０２とディジタルリレーユニット１０１が備えられている。また、ディジタルリレーユニット１０１にはアナログ入力基板１０３とコントロール基板１０４とリレー基板１０５が備えられている。
アナログ入力基板１０３にはアナログ回路１１３とアナログ補正値記憶回路１２３が備えられている。コントロール基板１０４にはコントロール回路１１４とアナログ補正値記憶回路１２４とアナログ補正値記憶回路１２５とアナログ入力基板監視回路１３４が備えられている。リレー基板１０５にはリレー演算回路１１５が備えられている。また、アナログ入力基板１０３とコントロール基板１０４とリレー基板１０５との間はシステムバス１０７を経由して、データの送受信、制御が行われる。
また、アナログ補正値記憶回路１２３、１２４、１２５はすべて不揮発性メモリを備えた記憶回路である。

保護継電装置１００に入力した信号は、ケーブル１１１を通して入力変換器１０２に入力し、ディジタルリレーユニット１０１が処理しやすい形態の電気信号に変換される。
入力変換器１０２の出力信号は、ケーブル１１２を経由してディジタルリレーユニット１０１内のアナログ回路１１３に入力する。アナログ回路１１３にはアナログフィルタ（不図示）等の機能の回路が含まれてアナログ処理を行う。アナログ回路１１３の出力信号はシステムバス１０７を経由して、リレー基板１０５上に備えられたリレー演算回路１１５で演算され、保護継電装置１００としての機能動作を行う。
なお、システムバス１０７を経由してのデータ転送や制御信号のやりとりはコントロール回路１１４の制御のもとに行われる。

また、アナログ入力基板１０３内のアナログ補正値記憶回路１２３で記憶された補正値は、システムバス１０７を経由して、コントロール基板１０４内のアナログ補正値記憶回路１２４とアナログ補正値記憶回路１２５とにおいても記憶される。
また、コントロール基板１０４内のアナログ入力基板監視回路１３４はアナログ入力基板１０３の状態、及びアナログ補正値記憶回路１２３に記憶された前記補正値を検出し、監視している。
また、アナログ入力基板監視回路１３４は、アナログ補正値記憶回路１２４とアナログ補正値記憶回路１２５とに記憶された前記補正値も検出し、監視している。

このように、アナログ入力基板監視回路１３４は、アナログ補正値記憶回路１２３、１２４、１２５に記憶された前記補正値を検出し、監視しているので、これらの３つの補正値の間に差異、異常が発生したときに、３つの補正値の間で異なるひとつの補正値を異常値と判定し、他の２つの補正値が一致した補正値を正常値と判定することができる。第１から第３の実施形態においては、アナログ補正値記憶回路は２個であったので、この２つのアナログ補正値記憶回路に記憶された補正値のどちらが正しいかを判定するのが困難な場合もあったが、アナログ補正値記憶回路が３個以上あって、３個以上の補正値が検出できる場合には、一般的に２ヶ所が同時に異常となることの可能性は低いので、３個以上の補正値から、多数決原理にしたがって、最も多い補正値を「正しい補正値」として判定することが可能である。

次に、補正値がアナログ回路１１３の補正に直接用いられるアナログ補正値記憶回路１２３を備えたアナログ入力基板１０３が故障した場合を想定する。この場合、アナログ入力基板１０３は、同様の機能を有する新しい基板に交換される。
このとき、アナログ入力基板監視回路１３４は、アナログ入力基板１０３が交換され、この新しいアナログ入力基板１０３内のアナログ補正値記憶回路１２３には適正な補正値が書き込まれていないことを検出する。そして、アナログ入力基板監視回路１３４がアナログ補正値記憶回路１２４、１２５に記憶された補正値を参照しながら検出し、アナログ補正値記憶回路１２４、１２５に記憶された補正値のいずれかをアナログ補正値記憶回路１２３に転送し、再記憶させ、保護継電装置１００としての機能を正常に戻す。

なお、アナログ入力基板１０３を新しい基板に交換しない場合にもアナログ入力基板監視回路１３４は、アナログ入力基板１０３の状態を監視していて、アナログ補正値記憶回路１２３とアナログ補正値記憶回路１２４とアナログ補正値記憶回路１２５に記憶された補正値が３者の間で異なっていた場合は異常を検出する。この異常を検出した場合は前記した多数決原理にしたがって、「正しい補正値」を判定し、異常と判定されたアナログ補正値記憶回路の補正値を「正しい補正値」に再書き込みをし、記憶させる。
このとき、アナログ入力基板監視回路１３４は、アナログ補正値記憶回路１２３、１２４、１２５の複数の補正値を比較、監視する補正値比較監視回路としての機能を兼ね備えている。

（その他の実施形態）
第４の実施形態では、コントロール基板１０４に備えられたアナログ補正値記憶回路が２個で、アナログ入力基板１０３に備えられたアナログ補正値記憶回路が１個の計３個のアナログ補正値記憶回路によって多数決原理により判定していたが、前記、アナログ補正値記憶回路の合計値が４個以上でもよい。このようにアナログ補正値記憶回路の合計値が多いほど、多数決原理の正確性が高まる。

また、前記複数のアナログ補正値記憶回路が３枚以上の別の基板や別のユニットにあってもよい。このように、別の基板や別のユニットに別のアナログ補正値記憶回路が設けられた方が、前記複数のアナログ補正値記憶回路の補正値が同時に異常となる可能性が低くなり、より信頼性が高まる。

また、第４の実施形態では、複数個のアナログ補正値記憶回路の補正値の多数決原理による比較をアナログ入力基板監視回路１３４が行っている例を示したが、この複数の補正値を比較、監視する補正値比較監視回路の機能を他の回路、例えばコントロール回路１１４が行ってもよい。

また、前記複数個のアナログ補正値記憶回路に備えられた複数個の不揮発性メモリが、それぞれ情報エラー検出手段を持っており、前記複数個の不揮発性メモリの補正値のいずれが誤っているかを特定させることもできる。
例えば、前記不揮発性メモリにパリティチェック用の冗長ビットを付加したものであって、該冗長ビットのチェックによって前記補正値の異常を検出する。

また、前記情報エラー検出手段として、前記不揮発性メモリにＥＣＣ（Error Check and Correct）機能の冗長ビットを付加し、該ＥＣＣのチェックによって前記補正値の誤りを検出するのみならず、誤り訂正を行う方法もある。

また、前記情報エラー検出手段として、前記不揮発性メモリ全体にサム値情報の冗長ビットを付加し、該サム値のチェックによって前記補正値の異常を検出する方法もある。

なお、アナログ回路があり、それを補正する補正値を、不揮発性メモリからなる複数個のアナログ補正値記憶回路に記憶する方法を、以上においてはディジタル型の保護継電装置に適用する場合を示したが、この方法は前記アナログ回路と、それを補正する補正値を、不揮発性メモリからなる複数個のアナログ補正値記憶回路の構成を備えた装置であれば、保護継電装置に限らず適用することができる。このとき、この装置におけるアナログ回路を有する基板が単一で故障し、交換した場合においても、容易かつ早期の復旧が可能となる。

以上、本発明によれば、基板の単一故障時においても、補正値を再記憶させる操作による手間が省略され、ディジタル型の保護継電装置を早期に復旧することが可能となる。
更に、自動転送機能を有することで、人手を介しての補正値の再入力操作が不要となって、装置復旧時間の短縮のみならず、復旧時の書き込み誤りや書き込み忘れの防止が可能となる。
更に、記憶箇所を３系列以上とした場合には２系列では不可能な不揮発性メモリの障害時の部位の正確な特定ができて、信頼性の高い補正が可能となる。

現状の保護継電装置はディジタルリレーユニット内において、アナログ回路を含む一部の基板に故障を起こした場合において、その基板を新規に交換すると、保護継電装置のアナログの補正値について再補正、もしくは再書き込みの操作を行い、再記憶させる必要がある為、装置復旧に時間を要してしまう。本願の発明は異常時や基板交換後の復旧処理と、その復旧に要する時間を大幅に軽減させるので、ディジタル型の保護継電装置における標準的な手法として広く使用、普及される可能性が高い。

１００、１１００保護継電装置
１０１、１１０１ディジタルリレーユニット
１０２、１１０２入力変換器
１０３、１０３Ａアナログ入力基板（第１の基板）
１０３Ｂ、１１０３アナログ入力基板
１０４、１０４Ａコントロール基板（第２の基板）
１０４Ｂ、１１０４コントロール基板
１０５、１０５Ａ、１０５Ｂ、１１０５リレー基板
１０６電源装置
１０７、１０７Ａ、１０７Ｂ、１１０７システムバス
１０８ＦＤディジタルリレーユニット
１１１、１１２、１３７ケーブル
１１３、１１３Ａ、１１３Ｂ、１１１３アナログ回路
１１４、１１４Ａ、１１４Ｂ、１１４０コントロール回路
１１５リレー演算回路
１１６電源回路
１２３アナログ補正値記憶回路（第１のアナログ補正値記憶回路）
１２４、１２５、１２６、１２７アナログ補正値記憶回路（第２のアナログ補正値記憶回路）
１１２３アナログ補正値記憶回路
１３４アナログ入力基板監視回路（補正値比較監視回路）

Claims

アナログ入力信号を処理するアナログ回路と、
前記アナログ回路が搭載された第１の基板上にあって、前記アナログ回路の個体差を補正するための補正値を記憶する第１のアナログ補正値記憶回路と、
前記第１の基板とは別の第２の基板上にあって、前記第１の基板であるアナログ入力基板の状態を監視するアナログ入力基板監視回路と、
前記第２の基板上にあって、前記アナログ回路の個体差を補正するための補正値を記憶する第２のアナログ補正値記憶回路および第３のアナログ補正値記憶回路と、を備え、
前記第１の基板が交換されたときに、前記アナログ入力基板監視回路は、交換後の第１の基板の第１のアナログ補正値記憶回路と前記第２の基板の第２のアナログ補正値記憶回路および第３のアナログ補正値記憶回路に記憶された補正値を多数決原理にしたがって比較し、前記第１の基板が交換されたことを検出するとともに、前記第２のアナログ補正値記憶回路または第３のアナログ補正値記憶回路に記憶された前記アナログ回路の個体差を補正するための補正値を、交換後の第１の基板の第１のアナログ補正値記憶回路に再記憶させる
ことを特徴とする保護継電装置。
さらに、前記アナログ入力基板監視回路が、電源立上時やイニシャル時に作動し、前記第１、第２、第３のアナログ補正値記憶回路のそれぞれに記憶された補正値を多数決原理にしたがって比較し、異常と判定されたアナログ補正値記憶回路の補正値を、前記多数決原理にしたがって正しいと判定された補正値に書き換えて再記憶させることを特徴とする請求項１に記載の保護継電装置。