JP2008182508A - A/d conversion apparatus - Google Patents

A/d conversion apparatus Download PDF

Info

Publication number
JP2008182508A
JP2008182508A JP2007014642A JP2007014642A JP2008182508A JP 2008182508 A JP2008182508 A JP 2008182508A JP 2007014642 A JP2007014642 A JP 2007014642A JP 2007014642 A JP2007014642 A JP 2007014642A JP 2008182508 A JP2008182508 A JP 2008182508A
Authority
JP
Japan
Prior art keywords
unit
analog signal
conversion
digital value
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007014642A
Other languages
Japanese (ja)
Other versions
JP4751343B2 (en
Inventor
Takuto Okamoto
拓人 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007014642A priority Critical patent/JP4751343B2/en
Publication of JP2008182508A publication Critical patent/JP2008182508A/en
Application granted granted Critical
Publication of JP4751343B2 publication Critical patent/JP4751343B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a digital value of an input voltage accurately, even if an interval from switching a signal at a multiplexer portion to executing an A/D conversion is shortened. <P>SOLUTION: A calculation formula of a measurement error resulted from a response delay of a sensor output voltage by an input circuit given from a sensor to an A/D converter 4 and from a voltage change by a redistribution of a charge is calculated from the relational expression of a circuit, and the correction for an A/D conversion value is carried out, based on the calculation formula. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、A/D変換装置に係り、特に、A/D変換部の前段にマルチプレクサ部を有し、A/D変換する入力信号をマルチプレクサ部によって切り換えられるA/D変換装置に関する。   The present invention relates to an A / D conversion device, and more particularly, to an A / D conversion device that has a multiplexer unit in front of an A / D conversion unit and can switch an input signal for A / D conversion by the multiplexer unit.

近年の内燃機関の制御システムに使用される、多数のセンサの出力であるアナログ信号(電圧信号)を用いて制御を行う制御装置では、コストアップを避けるため、一つのA/D変換部で複数のアナログ信号をA/D変換できるように構成されたA/D変換装置を用いることがある。この種のA/D変換装置として、内部にスイッチを持つマルチプレクサ部を使用して複数のアナログ信号の中から一つのアナログ信号を時分割で選択し、選択されたアナログ信号を順次A/D変換部でデジタル値に変換するように構成されたものがある。   In a control apparatus that uses analog signals (voltage signals) that are outputs of a large number of sensors and is used in a control system for an internal combustion engine in recent years, a single A / D conversion unit can be used to control a plurality of sensors. In some cases, an A / D converter configured to perform A / D conversion of the analog signal is used. As an A / D converter of this type, one analog signal is selected from a plurality of analog signals in a time-division manner using a multiplexer section having an internal switch, and the selected analog signals are sequentially A / D converted. Some are configured to convert to a digital value.

このようなA/D変換装置において、マルチプレクサ部内部のスイッチとA/D変換部のと間に配置されたコンデンサ、内在する寄生容量等による電荷容量(以降、切換部容量と云)があると、マルチプレクサ部により選択するアナログ信号(マルチプレクサ部がA/D変換部へ出力するアナログ信号)を切り換えた直後、マルチプレクサ部により切り換える前のアナログ信号によって切換部容量に蓄積された電荷が、マルチプレクサ部によって切り換えた後に入力するアナログ信号に影響を与えてしまう。   In such an A / D conversion device, there is a capacitor disposed between the switch in the multiplexer unit and the A / D conversion unit, a charge capacitance due to an inherent parasitic capacitance, etc. (hereinafter referred to as a switching unit capacitance). Immediately after switching the analog signal selected by the multiplexer unit (analog signal output from the multiplexer unit to the A / D conversion unit), the charge accumulated in the switching unit capacitor by the analog signal before switching by the multiplexer unit is transferred by the multiplexer unit. This will affect the analog signal input after switching.

このため、マルチプレクサ部でアナログ信号を切り換えてからA/D変換部によってA/D変換を行うまでの切換時間が短い場合、センサが出力するアナログ信号とA/D変換したデジタル値との間に誤差(残留容量誤差)が発生する。   For this reason, when the switching time from when the analog signal is switched by the multiplexer unit to when the A / D conversion unit performs A / D conversion is short, between the analog signal output by the sensor and the A / D converted digital value An error (residual capacity error) occurs.

このような残留容量誤差が発生しないように、切換時間を長くすることが考えられる。しかし、切換時間を長くすると、それに応じてセンサのサンプリング間隔を長くしなければならず、計測対象の物理量の変化が早いセンサのアナログ信号のA/D変換に対応できなくなるという課題が生じる。   It is conceivable to lengthen the switching time so that such a residual capacity error does not occur. However, if the switching time is lengthened, the sampling interval of the sensor must be lengthened accordingly, and there is a problem that it becomes impossible to cope with A / D conversion of the analog signal of the sensor whose change in the physical quantity to be measured is fast.

このような課題に対する対策の一つのとして、マルチプレクサ部と複数のセンサのと間に入力回路部コンデンサを設置し、入力回路部コンデンサの容量を大きくする方策がある。この方策では、マルチプレクサ部により入力するアナログ信号を切換えた時に、切換部容量に蓄積された電荷を入力回路部コンデンサと再分配し、切換部容量に蓄積された電荷が、入力するアナログ信号に与える影響を低減することができる。   As one of countermeasures against such a problem, there is a method of increasing the capacitance of the input circuit unit capacitor by installing an input circuit unit capacitor between the multiplexer unit and the plurality of sensors. In this measure, when the analog signal input by the multiplexer unit is switched, the charge stored in the switching unit capacitor is redistributed with the input circuit unit capacitor, and the charge stored in the switching unit capacitor is given to the input analog signal. The influence can be reduced.

また、A/D変換部で変換された前回のデジタル変換値と、今回のデジタル変換値と、A/D変換部でのサンプリング時間間隔と、マルチプレクサ部からA/D変換部のアナログ入力部分の時定数とから、入力されたアナログ信号のデジタル値を算出するA/D変換装置がある(例えば、特許文献1)。   Also, the previous digital conversion value converted by the A / D conversion unit, the current digital conversion value, the sampling time interval in the A / D conversion unit, and the analog input portion of the A / D conversion unit from the multiplexer unit There is an A / D converter that calculates a digital value of an input analog signal from a time constant (for example, Patent Document 1).

特開2000−22540号公報JP 2000-22540 A

内燃機関の制御システムのように、外部ノイズによる影響が大きい環境下では、信号のS/N比を良くするため、センサとマルチプレクサ部との間に電気抵抗素子を設置し、かつ入力回路部コンデンサを組み合わせフィルタ回路として使用することで、ノイズの影響を低減させている。   In an environment where the influence of external noise is large, such as an internal combustion engine control system, an electric resistance element is installed between the sensor and the multiplexer unit in order to improve the S / N ratio of the signal, and the input circuit unit capacitor Is used as a combination filter circuit to reduce the influence of noise.

このようなシステムでは、入力回路部コンデンサを大きくすると、フィルタ回路の時定数が大きくなる。これにより、センサが測定している物理量の変化速度が早く、センサ出力電圧の変化が早い場合、フィルタ回路を通過した後の電圧の変化速度は、センサ出力電圧の変化よりも遅くなる。結果として、フィルタ回路を通過した後の電圧をA/D変換して得られるデジタル値は、センサ出力電圧との間に計測誤差を含むことになる。   In such a system, when the input circuit section capacitor is increased, the time constant of the filter circuit increases. Thus, when the change rate of the physical quantity measured by the sensor is fast and the change of the sensor output voltage is fast, the change rate of the voltage after passing through the filter circuit is slower than the change of the sensor output voltage. As a result, the digital value obtained by A / D converting the voltage after passing through the filter circuit includes a measurement error with the sensor output voltage.

また、特許文献1に記載のあるようなA/D変換装置は、センサからA/D変換部までの入力回路によるセンサ出力電圧の応答遅れを補正するもので、マルチプレクサ部内部のスイッチよりもセンサ側に設置された回路に関しては考慮されていない。   An A / D converter as described in Patent Document 1 corrects a response delay of a sensor output voltage caused by an input circuit from a sensor to an A / D converter, and is more sensitive than a switch inside a multiplexer unit. The circuit installed on the side is not considered.

しかしながら、マルチプレクサ部内部のスイッチよりもセンサ側に入力回路部コンデンサが設置されると、入力電圧の応答遅れとは別に、切換部容量と入力回路部コンデンサとの間で、切換部容量に蓄積された電荷の再配分による電圧変化が発生し、A/D変換結果に誤差が発生してしまう。   However, when the input circuit unit capacitor is installed on the sensor side of the switch inside the multiplexer unit, it is accumulated in the switching unit capacitor between the switching unit capacitor and the input circuit unit capacitor, apart from the response delay of the input voltage. As a result, a voltage change occurs due to the redistribution of charges, and an error occurs in the A / D conversion result.

上記の誤差を軽減するためには、単純に前回のサンプリング値を初期値とした応答遅れを補正するのではなく、マルチプレクサ部に内蔵されるスイッチを切り換えた時の再配分による電圧変化を含めて補正する必要がある。   In order to reduce the above error, instead of simply correcting the response delay with the previous sampling value as the initial value, including the voltage change due to redistribution when the switch built in the multiplexer is switched. It is necessary to correct.

また、A/D変換装置を量産する場合、一般に、回路素子の特性にばらつきが発生してしまう。このようなばらつきが発生した場合、制御演算部では、特性のばらつきを検出することができない。結果として、制御演算部で演算される補正量に誤差が発生する。回路素子の特性のばらつきは、生産設備の高精度化や、生産製品の選別により軽減することができるが、コストアップにつながってしまう。   In addition, when mass-producing A / D converters, generally, variations in circuit element characteristics occur. When such a variation occurs, the control calculation unit cannot detect the variation in characteristics. As a result, an error occurs in the correction amount calculated by the control calculation unit. Variations in the characteristics of circuit elements can be reduced by increasing the accuracy of production equipment and selecting production products, but this leads to increased costs.

本発明は前記解決しようとする課題に鑑みてなされたものであって、その目的とするところは、センサからA/D変換部までの入力回路によるセンサ出力電圧の応答遅れと、電荷の再配分による電圧変化に起因する計測誤差を排除し、マルチプレクサ部で信号を切り換えてからA/D変換を実施するまでの間隔を短くしても、入力電圧のデジタル値を精度よく得ることができるA/D変換装置を提供することにある。   The present invention has been made in view of the problems to be solved, and the object of the present invention is to delay the response of the sensor output voltage by the input circuit from the sensor to the A / D converter and to redistribute the charge. A / D can accurately obtain the digital value of the input voltage even if the interval between the signal switching at the multiplexer unit and the A / D conversion is shortened by eliminating the measurement error due to the voltage change due to It is to provide a D conversion device.

前記目的を達成するために、本発明によるA/D変換装置は、複数のアナログ信号の入力から順次一つのアナログ信号を切り換えて選択するマルチプレクサ部と、前記マルチプレクサ部で選択された前記アナログ信号をデジタル値に変換するA/D変換部を備えたA/D変換装置であって、前記マルチプレクサ部で選択するアナログ信号を切り換える前の第1のアナログ信号を前記A/D変換部で変換した第1のデジタル値と、前記マルチプレクサ部で選択するアナログ信号を切り換えた後の第2のアナログ信号を前記A/D変換部で変換した第2のデジタル値と、前記マルチプレクサ部で選択するアナログ信号を切り換えてからA/D変換部でA/D変換を行うまでの時間と、前記アナログ信号の信号源からA/D変換部までの入力部の回路によるアナログ信号の応答特性と、前記アナログ信号の信号源から前記マルチプレクサ部の入力部までの容量と前記マルチプレクサ部の入力部からA/D変換部までの容量比による電荷の分配特性から、前記第2のデジタル値を補正演算する補正演算手段を有する。   In order to achieve the above object, an A / D converter according to the present invention includes a multiplexer unit that sequentially selects one analog signal from a plurality of analog signal inputs, and the analog signal selected by the multiplexer unit. An A / D conversion device including an A / D conversion unit for converting to a digital value, wherein a first analog signal before switching an analog signal selected by the multiplexer unit is converted by the A / D conversion unit. A digital value of 1 and a second digital value obtained by converting the second analog signal after switching the analog signal selected by the multiplexer unit by the A / D conversion unit and an analog signal selected by the multiplexer unit The time from switching to A / D conversion by the A / D converter, and the time of the input unit from the analog signal source to the A / D converter The analog signal response characteristics according to the above, the capacitance from the signal source of the analog signal to the input section of the multiplexer section, and the charge distribution characteristics by the capacitance ratio from the input section of the multiplexer section to the A / D conversion section, And correction calculation means for correcting and calculating the two digital values.

また、前記目的を達成するために、本発明によるA/D変換装置は、複数のアナログ信号の入力から順次一つのアナログ信号を切り換えて選択するマルチプレクサ部と、前記マルチプレクサ部で選択された前記アナログ信号をデジタル値に変換するA/D変換部と、不揮発性記憶装置を備えたA/D変換装置であって、予め設定した所定条件下で、前記マルチプレクサ部で選択するアナログ信号を切り換える前の第3のアナログ信号を前記A/D変換部で変換した第3のデジタル値と、前記マルチプレクサ部で選択するアナログ信号を切り換えた後の第4のアナログ信号を前記A/D変換部で変換した第4のデジタル値より補正量を演算する補正量演算部と、前記第3のデジタル値と、前記第4のデジタル値と、前記補正量演算部で演算された前記補正量との関係を前記不揮発性記憶装置に保存する保存処理部と、前記マルチプレクサ部で選択するアナログ信号を切り換える前の第1のアナログ信号を前記A/D変換部で変換した第1のデジタル値と、前記マルチプレクサ部で選択するアナログ信号を切り換えた後の第2のアナログ信号を前記A/D変換部で変換した第2のデジタル値の値から前記不揮発性記憶装置に記憶された前記補正量を読み出す読み出し処理部と、前記読み出し処理部によって読み出した前記補正量を用いて前記第2のデジタル値を補正演算する補正演算手段を有する。   In order to achieve the above object, an A / D converter according to the present invention includes a multiplexer unit that sequentially selects one analog signal from a plurality of analog signal inputs, and the analog unit selected by the multiplexer unit. An A / D converter that converts a signal into a digital value and an A / D converter that includes a non-volatile storage device, before switching an analog signal selected by the multiplexer unit under a predetermined condition set in advance The A / D converter converts the third digital value obtained by converting the third analog signal by the A / D converter and the fourth analog signal after switching the analog signal selected by the multiplexer. Calculated by a correction amount calculation unit that calculates a correction amount from a fourth digital value, the third digital value, the fourth digital value, and the correction amount calculation unit. A storage processing unit that stores the relationship with the correction amount in the nonvolatile storage device, and a first analog signal that is converted by the A / D conversion unit before the analog signal selected by the multiplexer unit is switched. The digital value and the second digital value converted by the A / D converter after the second analog signal after switching the analog signal selected by the multiplexer is stored in the nonvolatile storage device. A read processing unit that reads a correction amount, and a correction calculation unit that corrects the second digital value using the correction amount read by the read processing unit.

本発明によれば、マルチプレクサ部内部のスイッチとA/D変換部の間に配置されたコンデンサ、内在する寄生容量等の切換部容量があり、マルチプレクサ部よりもセンサ側にコンデンサを設置するようなA/D変換装置において、マルチプレクサ部で信号を切り換えてからA/D変換を実施するまでの間隔が短くしても、入力電圧のデジタル値を精度よく得ることができる。   According to the present invention, there is a capacitor disposed between the switch inside the multiplexer unit and the A / D conversion unit, a switching unit capacitance such as an inherent parasitic capacitance, and the capacitor is installed on the sensor side of the multiplexer unit. In the A / D converter, even if the interval from when the signal is switched in the multiplexer unit to when the A / D conversion is performed is short, the digital value of the input voltage can be obtained with high accuracy.

以下、本発明のA/D変換装置の実施形態を図面を参照して説明する。
図1は、本発明によるA/D変換装置の一つの実施形態を示している。
A/D変換装置1は、n個のセンサ100(1)〜100(n)から出力されるアナログ電圧Vin(1)〜Vin(n)を入力され、入力されたアナログ電圧Vin(1)〜Vin(n)をデジタル値に変換する。
Hereinafter, an embodiment of an A / D conversion device of the present invention will be described with reference to the drawings.
FIG. 1 shows an embodiment of an A / D converter according to the present invention.
The A / D converter 1 receives analog voltages Vin (1) to Vin (n) output from n sensors 100 (1) to 100 (n), and the input analog voltages Vin (1) to Vin (1) to Vin (n) is converted into a digital value.

A/D変換装置1は、入力回路部2と、マルチプレクサ部3と、A/D変換部4と、演算部5とを有する。A/D変換装置1は、n個のセンサ100(1)〜100(n)から出力されるアナログ電圧Vin(1)〜Vin(n)を入力回路部2にパラレルに入力する。   The A / D conversion device 1 includes an input circuit unit 2, a multiplexer unit 3, an A / D conversion unit 4, and a calculation unit 5. The A / D converter 1 inputs analog voltages Vin (1) to Vin (n) output from n sensors 100 (1) to 100 (n) to the input circuit unit 2 in parallel.

入力回路部2は、各センサ信号の入力部ごとに入力回路部コンデンサCin(1)〜Cin(n)を有し、入力されたアナログ電圧Vin(1)〜Vin(n)を出力電圧Vm(1)〜Vm(n)としててマルチプレクサ部3に入力する。   The input circuit section 2 includes input circuit section capacitors Cin (1) to Cin (n) for each sensor signal input section, and the input analog voltages Vin (1) to Vin (n) are output voltages Vm ( 1) to Vm (n) are input to the multiplexer unit 3.

マルチプレクサ部3は、スイッチング回路を内蔵しており、入力回路部2の出力電圧Vm(1)〜Vm(n)の中のうち一つのを順次選択してA/D変換部4に入力する。マルチプレクサ部3は、切換部容量Cmpxを持つ。この切換部容量Cmpxの両端電圧をVmpxとする。   The multiplexer unit 3 has a built-in switching circuit, and sequentially selects one of the output voltages Vm (1) to Vm (n) of the input circuit unit 2 and inputs it to the A / D conversion unit 4. The multiplexer unit 3 has a switching unit capacitor Cmpx. The voltage across the switching unit capacitance Cmpx is Vmpx.

以下、マルチプレクサ部3が任意のm番目のセンサ100mからのアナログ電圧Vin(m)による出力電圧Vm(m)を選択した場合について説明する。   Hereinafter, a case where the multiplexer unit 3 selects the output voltage Vm (m) based on the analog voltage Vin (m) from an arbitrary m-th sensor 100m will be described.

A/D変換部4は、マルチプレクサ部3の両端電圧Vmpx(m)をデジタル値ADin(m)に変換する。   The A / D conversion unit 4 converts the voltage Vmpx (m) across the multiplexer unit 3 into a digital value ADin (m).

演算部5は、デジタル値ADin(m)を用いて所要の演算を行う。演算部5で演算された結果は、例えば、別に演算部に取り付けられたD/A変換器を用いてアナログ電圧として出力され、D/A変換器に接続されたアクチュエータの駆動制御に使用される。また、演算部5では、マルチプレクサ部3のスイッチを切り換えるタイミングの制御と、スイッチを切り換える時間の測定も行う。   The calculation unit 5 performs a required calculation using the digital value ADin (m). The result calculated by the calculation unit 5 is output as an analog voltage using, for example, a D / A converter separately attached to the calculation unit, and is used for drive control of an actuator connected to the D / A converter. . The arithmetic unit 5 also controls timing for switching the switches of the multiplexer unit 3 and measures the time for switching the switches.

図2は、A/D変換装置1における切換部容量Cmpxの両端電圧Vmpxの挙動の一例を示す。図2の実線Aは、マルチプレクサ部3において、時点T(m−1)で、m−1番目のセンサ信号による出力電圧Vm(m−1)から、m番目のセンサ信号による出力電圧Vm(m)へ選択する入力信号を切換えた時の両端電圧Vmpxの挙動を示している。   FIG. 2 shows an example of the behavior of the voltage Vmpx across the switching unit capacitance Cmpx in the A / D conversion device 1. A solid line A in FIG. 2 indicates that the output voltage Vm (m) of the mth sensor signal from the output voltage Vm (m-1) of the m-1st sensor signal at the time point T (m-1) in the multiplexer unit 3. The behavior of the voltage Vmpx at both ends when the input signal to be selected is switched is shown.

時点T(m−1)において、マルチプレクサ部3で、m−1番目のセンサ信号による出力電圧Vm(m−1)から、m番目のセンサ信号による出力電圧Vm(m)へ選択する入力信号を切換えた直後、切換部容量Cmpxに蓄積された電荷と、入力回路部コンデンサCin(m)に蓄積された電荷が分配され、マルチプレクサ部3の両端電圧Vmpxは、Vdist(m)となる。   At time T (m−1), the multiplexer unit 3 selects an input signal for selecting from the output voltage Vm (m−1) based on the m−1th sensor signal to the output voltage Vm (m) based on the mth sensor signal. Immediately after switching, the charge accumulated in the switching unit capacitor Cmpx and the charge accumulated in the input circuit unit capacitor Cin (m) are distributed, and the voltage Vmpx across the multiplexer unit 3 becomes Vdist (m).

その後、センサ100(m)からA/D変換部4の間に構成する回路の応答特性に応じ、両端電圧Vmpxは徐々にセンサ出力のアナログ電圧Vin(m)に近づく。時点(m−1)から、サンプリング間隔Tint(m)が経過した時点T(m)において、マルチプレクサ部3の両端電圧Vmpxの値をA/D変換部4にてA/D変換してA/D変換値(デジタル値)ADin(m)を取得する。   Thereafter, the both-ends voltage Vmpx gradually approaches the analog voltage Vin (m) of the sensor output according to the response characteristics of the circuit configured between the sensor 100 (m) and the A / D conversion unit 4. At the time T (m) when the sampling interval Tint (m) has elapsed from the time (m−1), the value of the voltage Vmpx at both ends of the multiplexer unit 3 is A / D converted by the A / D conversion unit 4 and A / D conversion value (digital value) ADin (m) is acquired.

その後、マルチプレクサ部3において、m番目のセンサ信号による出力電圧Vm(m)から、m+1番目のセンサ信号による出力電圧Vm(m+1)へ選択する入力信号を切換える。   Thereafter, the multiplexer unit 3 switches the input signal to be selected from the output voltage Vm (m) based on the mth sensor signal to the output voltage Vm (m + 1) based on the m + 1th sensor signal.

ここで、サンプリング間隔Tint(m)が長い場合には、両端電圧Vmpxは、破線Bにより示されているように、センサ出力のアナログ電圧Vin(m)に収束し、A/D変換部4は、アナログ電圧Vin(m)収束した両端電圧VmpxをA/D変換するすることになり、A/D変換値ADin(m)はセンサ出力のアナログ電圧Vin(m)に対応する値となる。   Here, when the sampling interval Tint (m) is long, the both-ends voltage Vmpx converges to the analog voltage Vin (m) of the sensor output as indicated by the broken line B, and the A / D conversion unit 4 The analog voltage Vin (m) is subjected to A / D conversion on the converged both-end voltage Vmpx, and the A / D conversion value ADin (m) becomes a value corresponding to the sensor output analog voltage Vin (m).

これに対し、図2に示されているように、サンプリング間隔Tint(m)が短い場合には、両端電圧Vmpxがセンサ出力のアナログ電圧Vin(m)に収束する以前に、A/D変換が行われ、その結果、本来、測定すべきセンサ出力のアナログ電圧Vin(m)に対し、A/D変換結果のデジタル値であるA/D変換値ADin(m)は、誤差eを持つことになる。このようなことから、早いサンプリング間隔で測定したい場合、A/D変換結果に誤差が生じることになる。   On the other hand, as shown in FIG. 2, when the sampling interval Tint (m) is short, A / D conversion is performed before the voltage Vmpx at both ends converges to the analog voltage Vin (m) of the sensor output. As a result, the A / D conversion value ADin (m), which is a digital value of the A / D conversion result, has an error e with respect to the analog voltage Vin (m) of the sensor output to be measured. Become. For this reason, when it is desired to measure at a fast sampling interval, an error occurs in the A / D conversion result.

図3は、センサ100(m−1)が出力するアナログ電圧Vin(m−1)を0V、サンプリング間隔を一定とした場合の、センサ100(m)が出力するアナログ電圧Vin(m)に対する誤差e(アナログ電圧Vin(m)とA/D変換値ADin(m)の差相当)の特性を示している。   FIG. 3 shows an error with respect to the analog voltage Vin (m) output from the sensor 100 (m) when the analog voltage Vin (m-1) output from the sensor 100 (m-1) is 0 V and the sampling interval is constant. The characteristic of e (equivalent to the difference between the analog voltage Vin (m) and the A / D conversion value ADin (m)) is shown.

図3に表されているように、誤差eは、センサ100(m−1)が出力するアナログ電圧Vin(m−1)と、次のセンサ100(m)が出力するアナログ電圧Vin(m)Vin(m)との差が大きくなる程、大きくなる。誤差eは、両端電圧Vmpxの電圧の変化によって変わるため、A/D変換装置1を大量に生産する場合等、回路素子の特性ばらつきがあると、誤差eが変わってしまう。   As shown in FIG. 3, the error e is an analog voltage Vin (m−1) output from the sensor 100 (m−1) and an analog voltage Vin (m) output from the next sensor 100 (m). The larger the difference from Vin (m), the larger the difference. Since the error e changes depending on the voltage change of the both-end voltage Vmpx, the error e changes if there is a variation in the characteristics of the circuit elements, such as when the A / D converter 1 is produced in large quantities.

図4は、回路素子の特性が変わった場合の両端電圧Vmpxの電圧挙動の一例を示している。回路素子の特性が設計値と同じである場合の両端電圧Vmpxの挙動Aに対し、回路素子の特性が設計値と異なる場合には、両端電圧Vmpxの挙動Cは、挙動Aとは異なったものになる。   FIG. 4 shows an example of the voltage behavior of the both-end voltage Vmpx when the characteristics of the circuit element are changed. In contrast to the behavior A of the voltage Vmpx at both ends when the characteristics of the circuit element are the same as the design value, the behavior C of the voltage Vmpx at the both ends is different from the behavior A when the characteristics of the circuit element are different from the design values. become.

これにより、回路素子の特性が設計値と同じである場合のアナログ電圧Vin(m)のA/D変換値ADin(m)に対し、回路素子の特性が設計値と異なる場合には、アナログ電圧Vin(m)のA/D変換値は、ADin(m)とは異なる値ADinE1(m)となってしまう。   As a result, when the circuit element characteristics are different from the design value with respect to the A / D conversion value ADin (m) of the analog voltage Vin (m) when the circuit element characteristics are the same as the design value, the analog voltage The A / D conversion value of Vin (m) becomes a value ADinE1 (m) different from ADin (m).

また、A/D変換部4に使用される電源電圧が設計値と異なる場合、電源電圧のずれ量によってもA/D変換結果に誤差が発生する。   Further, when the power supply voltage used for the A / D conversion unit 4 is different from the design value, an error occurs in the A / D conversion result due to the amount of deviation of the power supply voltage.

図5は、A/D変換部4に使用される電源電圧が設計値と異なる場合の両端電圧Vmpxの電圧挙動の一例を示している。A/D変換部4に使用される電源電圧が設計値と同じ場合の両端電圧Vmpxの挙動Aに対し、A/D変換部4に使用される電源電圧が設計値と異なる場合には、両端電圧Vmpxの挙動Eは、挙動Aとは異なったものになる。   FIG. 5 shows an example of the voltage behavior of the both-end voltage Vmpx when the power supply voltage used for the A / D converter 4 is different from the design value. When the power supply voltage used for the A / D converter 4 is different from the design value, the behavior A of the both-end voltage Vmpx when the power supply voltage used for the A / D converter 4 is the same as the design value. The behavior E of the voltage Vmpx is different from the behavior A.

これにより、A/D変換部4に使用される電源電圧が設計値と同じである場合のアナログ電圧Vin(m)のA/D変換値ADin(m)に対し、A/D変換部に使用される電源電圧が設計値と異なる場合には、アナログ電圧Vin(m)のA/D変換値は、ADin(m)とは異なる値ADinE2(m)となってしまう。但し、この誤差は、切換部容量Cmpxの存在に依存する誤差ではなく、たとえサンプリング時間を長くしても、A/D変換値はADin(m)ではなく、別のADinE2(m)になってしまう。   As a result, the A / D conversion unit uses the A / D conversion value ADin (m) of the analog voltage Vin (m) when the power supply voltage used for the A / D conversion unit 4 is the same as the design value. When the supplied power supply voltage is different from the design value, the A / D conversion value of the analog voltage Vin (m) is a value ADinE2 (m) different from ADin (m). However, this error is not an error depending on the presence of the switching unit capacitance Cmpx. Even if the sampling time is increased, the A / D conversion value is not ADin (m) but another ADinE2 (m). End up.

前記のような誤差がある場合にも、A/D変換値ADin(m)のデジタル値を精度よく出力することを可能にした本発明によるA/D変換装置の実施形態1を以下に説明する。   A first embodiment of an A / D conversion device according to the present invention, which makes it possible to accurately output a digital value of the A / D conversion value ADin (m) even when there is an error as described above, will be described below. .

実施形態1は、図1に示されているA/D変換装置1の演算部5に、図6に示すような補正演算部41を備えている。補正演算部41は、センサ100(m)が出力するアナログ電圧Vin(m)に相当するデジタル値ADin_comp(m)を演算する。   In the first embodiment, the calculation unit 5 of the A / D conversion apparatus 1 shown in FIG. 1 includes a correction calculation unit 41 as shown in FIG. The correction calculation unit 41 calculates a digital value ADin_comp (m) corresponding to the analog voltage Vin (m) output from the sensor 100 (m).

本実施形態では、予め、時点T(m−1)における切換部容量Cmpxに蓄積された電荷と、入力回路部コンデンサCin(m)に蓄積された電荷の分配特性と、時点T(m−1)から時点T(m)の時間経過における回路時定数による応答遅れ特性の式を解くことで、マルチプレクサ部3で入力信号(アナログ信号)を切り換える前にA/D変換されたデジタル値ADin(m−1)と、マルチプレクサ部3で入力信号(アナログ信号)を切り換えた後にA/D変換されたデジタル値ADin(m)と、サンプリング間隔Tint(m)から、アナログ電圧Vin(m)に相当する電圧を算出する演算式を得ておく。   In the present embodiment, the charge accumulated in the switching unit capacitor Cmpx at the time T (m−1), the distribution characteristic of the charge accumulated in the input circuit unit capacitor Cin (m), and the time T (m−1). ) To the time delay T (m), the response delay characteristic expression by the circuit time constant is solved, and the A / D converted digital value ADin (m before the input signal (analog signal) is switched by the multiplexer unit 3. -1), the digital value ADin (m) after A / D conversion after switching the input signal (analog signal) by the multiplexer unit 3, and the sampling interval Tint (m), corresponding to the analog voltage Vin (m). Obtain an arithmetic expression for calculating the voltage.

ここで、アナログ電圧Vin(m−1)は第1のアナログ信号、アナログ電圧Vin(m)は第2のアナログ信号、デジタル値ADin(m−1)は第1のデジタル値、デジタル値ADin(m)は第2のデジタル値であり、サンプリング間隔Tint(m)は、マルチプレクサ部3で選択するアナログ信号を切り換えてからA/D変換部4でA/D変換を行うまでの時間に相当する。   Here, the analog voltage Vin (m−1) is the first analog signal, the analog voltage Vin (m) is the second analog signal, the digital value ADin (m−1) is the first digital value, and the digital value ADin ( m) is the second digital value, and the sampling interval Tint (m) corresponds to the time from when the analog signal selected by the multiplexer unit 3 is switched to when the A / D conversion unit 4 performs A / D conversion. .

補正演算部41は、予め取得した演算式に従い、マルチプレクサ部3で入力信号を切り換える前にA/D変換されたデジタル値ADin(m−1)と、マルチプレクサ部3で入力信号を切り換えた後にA/D変換されたデジタル値ADin(m)と、サンプリング間隔Tint(m)から、切り換え後のセンサ100(m)のアナログ電圧Vin(m)に相当する電圧を演算し、これをA/D変換し、A/D変換値ADin_comp(m)を出力する。アナログ電圧Vin(m)に相当する電圧演算は、予め演算式の結果を記憶した変換テーブルを用いて行ってもよい。   The correction calculation unit 41 follows the calculation formula obtained in advance, the digital value ADin (m−1) A / D converted before switching the input signal by the multiplexer unit 3, and A after switching the input signal by the multiplexer unit 3. A voltage corresponding to the analog voltage Vin (m) of the sensor 100 (m) after switching is calculated from the digital value ADin (m) converted by / D and the sampling interval Tint (m), and this is A / D converted. Then, the A / D conversion value ADin_comp (m) is output. The voltage calculation corresponding to the analog voltage Vin (m) may be performed using a conversion table in which the result of the calculation formula is stored in advance.

これにより、マルチプレクサ部3よりもセンサ側に、コンデンサ(入力回路部コンデンサCin(1)〜Cin(n))を設置するようなA/D変換装置1において、マルチプレクサ部3で信号を切り換えてからA/D変換を実施するまでの間隔が短くしても、マルチプレクサ部3で信号を切り換える前の入力電圧(センサ電圧)Vin(m−1)により切換部容量Cmpxに蓄積された電荷の影響のない、マルチプレクサ部3で切り換えられた後の入力電圧Vin(m)の誤差がないデジタル値ADin(m)を得ることができる。   As a result, in the A / D conversion device 1 in which capacitors (input circuit unit capacitors Cin (1) to Cin (n)) are installed on the sensor side of the multiplexer unit 3, the multiplexer unit 3 switches the signal. Even if the interval until the A / D conversion is performed is short, the influence of the electric charge accumulated in the switching unit capacitance Cmpx by the input voltage (sensor voltage) Vin (m−1) before switching the signal in the multiplexer unit 3. It is possible to obtain a digital value ADin (m) having no error in the input voltage Vin (m) after being switched by the multiplexer unit 3.

但し、実施形態1における演算式は、センサからA/D変換部4までの間に構成する回路の素子数が多くなる程、複雑な式となる。   However, the arithmetic expression in the first embodiment becomes more complex as the number of elements of the circuit configured between the sensor and the A / D converter 4 increases.

従って、演算負荷を大きくできないようなシステムでは、演算式で演算することができない。また、前述のような大量生産時における回路素子特性のばらつきがある場合には、演算式で算出される入力電圧(センサ電圧)Vin(m)とA/D変換値ADin_comp(m)との間の誤差が大きくなってしまう懸念がある。   Therefore, in a system in which the calculation load cannot be increased, the calculation cannot be performed using an arithmetic expression. Further, when there is a variation in circuit element characteristics during mass production as described above, it is between the input voltage (sensor voltage) Vin (m) calculated by the arithmetic expression and the A / D conversion value ADin_comp (m). There is a concern that the error will increase.

そこで、前述のような大量生産時の回路素子特性のばらつきも考慮して、入力電圧Vin(m)のA/D変換値ADin_comp(m)を得る実施形態2、3について、以下に説明する。   Therefore, Embodiments 2 and 3 for obtaining the A / D conversion value ADin_comp (m) of the input voltage Vin (m) in consideration of the above-described variation in circuit element characteristics during mass production will be described below.

実施形態2は、図7に示されているように、図1に示されているA/D変換装置1の演算部5に、補正量学習部51と、補正演算部52、電源を供給しなくても記憶値を保持する不揮発性メモリであるEEPROM53とを備え、入力電圧Vin(m)に相当するA/D変換値ADin_comp(m)を演算する。   In the second embodiment, as shown in FIG. 7, a correction amount learning unit 51, a correction calculation unit 52, and power are supplied to the calculation unit 5 of the A / D conversion device 1 shown in FIG. An EEPROM 53, which is a non-volatile memory that retains the stored value even if not present, calculates an A / D conversion value ADin_comp (m) corresponding to the input voltage Vin (m).

実施形態2では、センサの値を計測する前に、外部から特定の電圧Ain(m−1)、Ain(m)を入力回路部2に入力し、図8に示されている補正量学習部51を用いて補正量を学習する。   In the second embodiment, before measuring the sensor value, specific voltages Ain (m−1) and Ain (m) are input to the input circuit unit 2 from the outside, and the correction amount learning unit shown in FIG. 51 is used to learn the correction amount.

図8に示されている実施形態2の補正量学習部51は、基準電圧演算部61と、補正量演算部62と、EEPROM保存処理部63とを有する。   The correction amount learning unit 51 according to the second embodiment illustrated in FIG. 8 includes a reference voltage calculation unit 61, a correction amount calculation unit 62, and an EEPROM storage processing unit 63.

図9は、実施形態2の補正量学習部51にて補正量を学習する際の手順を示すフローチャートである。   FIG. 9 is a flowchart illustrating a procedure when the correction amount learning unit 51 of the second embodiment learns the correction amount.

補正量の学習を開始すると、所定条件として、外部特定電圧Ain(m−1)、Ain(m)をともに所定電圧1にセットし(ステップS101)、基準電圧演算部61により、このときのA/D変換値ADin(m)をデジタル値AdinRとする(ステップS102)。   When learning of the correction amount is started, the external specific voltages Ain (m−1) and Ain (m) are both set to the predetermined voltage 1 as a predetermined condition (step S101), and the reference voltage calculation unit 61 uses the A The / D conversion value ADin (m) is set as the digital value AdinR (step S102).

次に、外部特定電圧Ain(m−1)を所定電圧2、外部特定電圧Ain(m−1)を所定電圧1にセットし(ステップS103)、このときのA/D変換値ADin(m)をデジタル値AdinCとし、補正量演算部62により、デジタル値AdinRからデジタル値AdinCを引いた結果を、補正量とする。   Next, the external specific voltage Ain (m−1) is set to the predetermined voltage 2 and the external specific voltage Ain (m−1) is set to the predetermined voltage 1 (step S103), and the A / D conversion value ADin (m) at this time Is the digital value AdinC, and the correction amount calculator 62 subtracts the digital value AdinC from the digital value AdinR as the correction amount.

そして、EEPROM保存処理部63によって、このときのA/D変換値ADin(m−1)とADin(m)の値に対応する補正量として演算した補正量をEEPROM53に書き込む。   Then, the EEPROM storage processing unit 63 writes the correction amount calculated as the correction amount corresponding to the A / D conversion values ADin (m−1) and ADin (m) at this time into the EEPROM 53.

上記の処理を実行した所定電圧1と所定電圧2のセット数が、所定値3以下の場合には、所定電圧1・所定電圧2を変更して(ステップS107)、ステップS101〜ステップS106を繰り返し実施する。前記セット数が所定値3以上になれば、学習処理を終了とする。   If the number of sets of the predetermined voltage 1 and the predetermined voltage 2 that have been subjected to the above processing is equal to or less than the predetermined value 3, the predetermined voltage 1 and the predetermined voltage 2 are changed (step S107), and steps S101 to S106 are repeated. carry out. When the number of sets reaches a predetermined value of 3 or more, the learning process is terminated.

上記の処理により、外部特定電圧Ain(m−1)と外部特定電圧Ain(m)が任意の値の組み合わせとなったときに必要な補正量を、A/D変換値ADin(m−1)とADin(m)とに関連させてEEPROM53に記憶しておく。   With the above processing, the correction amount required when the external specific voltage Ain (m−1) and the external specific voltage Ain (m) are a combination of arbitrary values is converted into the A / D conversion value ADin (m−1). Are stored in the EEPROM 53 in association with ADin (m).

この補正量学習処理においては、外部特定電圧Ain(m−1)が第3のアナログ信号、外部特定電圧Ain(m)が第4のアナログ信号、ADin(m−1)が第3のデジタル値、A/D変換値ADin(m)が第4のデジタル値に相当する。   In this correction amount learning process, the external specific voltage Ain (m−1) is the third analog signal, the external specific voltage Ain (m) is the fourth analog signal, and ADin (m−1) is the third digital value. A / D conversion value ADin (m) corresponds to the fourth digital value.

尚、図9に示す処理は、所定のサンプリング間隔Tintで行う。   The process shown in FIG. 9 is performed at a predetermined sampling interval Tint.

実際に、センサの値を計測する際に実施する補正演算部52の詳細を図10に示す。   FIG. 10 shows details of the correction calculation unit 52 that is actually performed when measuring the sensor value.

補正演算部52は、EEPROM読み出し処理部81と、サンプリング間隔補正演算部82と、最終補正演算部83とを有する。   The correction calculation unit 52 includes an EEPROM read processing unit 81, a sampling interval correction calculation unit 82, and a final correction calculation unit 83.

装置実使用時において、EEPROM読み出し処理部81は、第1のデジタル値であるA/D変換値ADin(m−1)と、第2のデジタル値であるA/D変換値ADin(m)の値に応じてEEPROM53に保存されている補正量を読み出す。   When the apparatus is actually used, the EEPROM read processing unit 81 includes the A / D conversion value ADin (m−1) that is the first digital value and the A / D conversion value ADin (m) that is the second digital value. The correction amount stored in the EEPROM 53 is read according to the value.

サンプリング間隔補正演算部82は、マルチプレクサ部3で選択するアナログ信号を切り換えてからA/D変換部4でA/D変換を行うまでの時間が補正量学習処理のサンプリング間隔Tintと異なるときには、EEPROM読み出し処理部81により読み出された補正量を、サンプリング間隔Tint(m)を用いてさらに補正し、その補正結果を最終補正演算部83に渡す。   The sampling interval correction calculation unit 82 determines whether the time from when the analog signal selected by the multiplexer unit 3 is switched to when the A / D conversion unit 4 performs A / D conversion is different from the sampling interval Tint of the correction amount learning process. The correction amount read by the read processing unit 81 is further corrected using the sampling interval Tint (m), and the correction result is passed to the final correction calculation unit 83.

最終補正演算部83は、その補正結果を用いてA/D変換値ADin(m)を補正してA/D変換値ADin_comp(m)を算出する。   The final correction calculator 83 corrects the A / D conversion value ADin (m) using the correction result to calculate the A / D conversion value ADin_comp (m).

これにより、マルチプレクサ部3で信号を切り換えてからA/D変換を実施するまでの間隔が短くしても、回路素子の特性ばらつきや、A/D変換部4の電源電圧のばらつき、サンプリング間隔のばらつきがあっても、入力電圧のデジタル値を精度よく得ることができる。   As a result, even if the interval from when the signal is switched in the multiplexer unit 3 to the time when the A / D conversion is performed is short, the circuit element characteristic variation, the A / D conversion unit 4 power supply voltage variation, the sampling interval Even if there is variation, the digital value of the input voltage can be obtained with high accuracy.

つまり、実施形態2によれば、回路素子の特性ばらつきや、A/D変換部4の電源電圧のばらつき、サンプリング間隔のばらつきがあっても、入力電圧のデジタル値を演算する為に必要な補正量を記憶可能であり、記憶した補正量を用いて補正することで、入力電圧のデジタル値を精度よく得ることができる。   In other words, according to the second embodiment, correction necessary for calculating the digital value of the input voltage even if there are variations in the characteristics of circuit elements, variations in the power supply voltage of the A / D converter 4 and variations in the sampling interval. The amount can be stored, and the digital value of the input voltage can be obtained with high accuracy by performing correction using the stored correction amount.

実施形態3では、実施形態2と同様に、センサの値を計測する前に、外部から特定の電圧Ain(m−1)、Ain(m)を入力回路部2に入力し、図11に示されている補正量学習部51を用いて補正量を学習する。   In the third embodiment, as in the second embodiment, before the sensor value is measured, specific voltages Ain (m−1) and Ain (m) are input from the outside to the input circuit unit 2 and shown in FIG. The correction amount learning unit 51 is used to learn the correction amount.

図11に示されている実施形態3の補正量学習部51は、Ain基準電圧読み出し部91と、補正量演算部92と、電源を供給しなくても記憶値を保持する不揮発性メモリであるEEPROM53とを有する。   A correction amount learning unit 51 according to the third embodiment illustrated in FIG. 11 is an Ain reference voltage reading unit 91, a correction amount calculation unit 92, and a nonvolatile memory that holds a stored value without supplying power. EEPROM 53.

図12は、実施形態3の補正量学習部51にて補正量を学習する際の手順を示すフローチャートである。   FIG. 12 is a flowchart illustrating a procedure when the correction amount learning unit 51 of the third embodiment learns the correction amount.

補正量の学習を開始すると、外部特定電圧Ain(m−1)を所定電圧2、外部特定電圧Ain(m)を所定電圧1にセットする(ステップS201)。   When learning of the correction amount is started, the external specific voltage Ain (m−1) is set to the predetermined voltage 2 and the external specific voltage Ain (m) is set to the predetermined voltage 1 (step S201).

次に、Ain(m)基準電圧読み出し部91により、当該処理が開始されてからの時間に応じて外部特定電圧Ain(m)にセットされる所定電圧の値を予め記憶しておき、時間ごとに外部特定電圧Ain(m)にセットされている電圧を基準電圧として読み出す(ステップS202)。   Next, the value of a predetermined voltage set to the external specific voltage Ain (m) according to the time from the start of the process is stored in advance by the Ain (m) reference voltage reading unit 91, and is The voltage set to the external specific voltage Ain (m) is read out as a reference voltage (step S202).

次に、補正量演算部92により、前記基準電圧とA/D変換値ADin(m)との差を補正量とする(ステップS203)。   Next, the correction amount calculation unit 92 sets a difference between the reference voltage and the A / D conversion value ADin (m) as a correction amount (step S203).

次に、EEPROM保存処理として、このときのA/D変換値ADin(m−1)とADin(m)の値に対応する補正量として演算した補正量をEEPROM53に書き込む(ステップS204)。   Next, as EEPROM saving processing, the correction amount calculated as the correction amount corresponding to the A / D conversion values ADin (m−1) and ADin (m) at this time is written in the EEPROM 53 (step S204).

上記の処理を実行した所定電圧1と所定電圧2のセット数が、所定値3以下の場合には、所定電圧1・所定電圧2を変更して(ステップS206)、ステップS201〜ステップS205を繰り返し実施する。前記セット数が所定値3以上になれば、学習処理を終了とする。   If the number of sets of the predetermined voltage 1 and the predetermined voltage 2 that have been subjected to the above processing is equal to or less than the predetermined value 3, the predetermined voltage 1 and the predetermined voltage 2 are changed (step S206), and steps S201 to S205 are repeated. carry out. When the number of sets reaches a predetermined value of 3 or more, the learning process is terminated.

上記の処理により、外部特定電圧Ain(m−1)と外部特定電圧Ain(m)が任意の値の組み合わせとなったときに必要な補正量を、A/D変換値ADin(m−1)とADin(m)とに関連させてEEPROM53に記憶しておく。   With the above processing, the correction amount required when the external specific voltage Ain (m−1) and the external specific voltage Ain (m) are a combination of arbitrary values is converted into the A / D conversion value ADin (m−1). Are stored in the EEPROM 53 in association with ADin (m).

なお、この実施形態でも、外部特定電圧Ain(m−1)が第3のアナログ信号、外部特定電圧Ain(m)が第4のアナログ信号、ADin(m−1)が第3のデジタル値、A/D変換値ADin(m)が第4のデジタル値に相当する。   In this embodiment, the external specific voltage Ain (m−1) is the third analog signal, the external specific voltage Ain (m) is the fourth analog signal, ADin (m−1) is the third digital value, The A / D conversion value ADin (m) corresponds to the fourth digital value.

尚、図11に示す処理も、所定のサンプリング間隔Tintで行う。   The process shown in FIG. 11 is also performed at a predetermined sampling interval Tint.

実施形態3において、実際にセンサの値を計測する際に実施する補正演算部52は、実施形態2のものと同じであってよい。   In the third embodiment, the correction calculation unit 52 that is performed when actually measuring the sensor value may be the same as that of the second embodiment.

実施形態3でも、回路素子の特性ばらつきや、A/D変換部4の電源電圧のばらつき、サンプリング間隔のばらつきがあっても、入力電圧のデジタル値を演算する為に必要な補正量を記憶可能であり、記憶した補正量を用いて補正することで、入力電圧のデジタル値を精度よく得ることができる。   Even in the third embodiment, it is possible to store the correction amount necessary for calculating the digital value of the input voltage even if there are variations in characteristics of circuit elements, variations in the power supply voltage of the A / D converter 4, and variations in the sampling interval. Thus, the digital value of the input voltage can be obtained with high accuracy by performing correction using the stored correction amount.

以上の本発明によるA/D変換装置の実施形態の要旨を整理すると、以下の通りになる。
(1)センサからA/D変換部までの入力回路による、センサ出力電圧の応答遅れと、電荷の再配分による電圧変化に起因する計測誤差の計算式を回路の関係式から求め、計算式に基づいて補正を行う。
The summary of the embodiment of the A / D converter according to the present invention is summarized as follows.
(1) The calculation formula of the measurement error caused by the delay in response of the sensor output voltage by the input circuit from the sensor to the A / D converter and the voltage change due to the charge redistribution is obtained from the relational expression of the circuit. Based on the correction.

(2)センサ出力電圧の応答遅れと、電荷の再配分による電圧変化に起因する計測誤差を排除したマルチプレクサ部2で信号を切り換えた後の入力電圧のデジタル値を演算する。
この場合、A/D変換装置を生産した後、所定条件下で、マルチプレクサ部3で信号を切り換える前の入力電圧とマルチプレクサ部3で信号を切り換えた後の入力電圧と、必要な補正量との関係を記憶装置に記憶する。
次に、実際にA/D変換装置を使用する際は、マルチプレクサ部で信号を切り換える前の入力電圧とマルチプレクサ部で信号を切り換えた後の入力電圧の値から、必要な補正量を、演算装置に内蔵される記憶装置から読み出す。そして、読み出した補正量を用いてマルチプレクサ部3で信号を切り換えた後の入力電圧のA/D変換値を補正することで、入力回路コンデンサによる計測誤差を排除した入力電圧のデジタル値を演算する。
(2) The digital value of the input voltage after switching the signal is calculated by the multiplexer unit 2 in which the measurement error caused by the response delay of the sensor output voltage and the voltage change due to the charge redistribution is eliminated.
In this case, after producing the A / D converter, under a predetermined condition, the input voltage before switching the signal by the multiplexer unit 3, the input voltage after switching the signal by the multiplexer unit 3, and the necessary correction amount Store the relationship in the storage device.
Next, when the A / D conversion device is actually used, a necessary correction amount is calculated from the input voltage value before switching the signal in the multiplexer unit and the input voltage value after switching the signal in the multiplexer unit. Read out from the storage device built in. Then, the digital value of the input voltage that eliminates the measurement error due to the input circuit capacitor is calculated by correcting the A / D conversion value of the input voltage after the signal is switched by the multiplexer unit 3 using the read correction amount. .

(3)ここで、必要な補正量を演算する為の、ひとつの方法として、マルチプレクサ部で信号を切り換える前の入力電圧と、マルチプレクサ部で信号を切り換えた後の入力電圧を同じ値にした場合と、マルチプレクサ部で信号を切り換える前の入力電圧と、マルチプレクサ部で信号を切り換えた後の入力電圧を別の値にした場合との組み合わせる方法がある。 (3) Here, as one method for calculating the necessary correction amount, when the input voltage before switching the signal in the multiplexer and the input voltage after switching the signal in the multiplexer are the same value In addition, there is a method of combining the input voltage before switching the signal in the multiplexer unit and the case where the input voltage after switching the signal in the multiplexer unit is set to a different value.

この方法では、マルチプレクサ部3で信号を切り換える前の入力電圧と、マルチプレクサ部3で信号を切り換えた後の入力電圧を同じ所定値Aとした場合の、マルチプレクサ部3で信号を切り換えた後の入力電圧のA/D変換値ADinRと、マルチプレクサ部3で信号を切り換える前の入力電圧を所定値B、マルチプレクサ部で信号を切り換えた後の入力電圧を所定値Aとした場合の、マルチプレクサ部3で信号を切り換えた後の入力電圧のA/D変換値ADinCとの差分を、必要な補正量として演算する。   In this method, when the input voltage before switching the signal at the multiplexer unit 3 and the input voltage after switching the signal at the multiplexer unit 3 are set to the same predetermined value A, the input after switching the signal at the multiplexer unit 3 In the multiplexer unit 3 when the A / D conversion value ADinR of the voltage and the input voltage before switching the signal in the multiplexer unit 3 are the predetermined value B, and the input voltage after switching the signal in the multiplexer unit is the predetermined value A. A difference between the A / D conversion value ADinC of the input voltage after the signal is switched is calculated as a necessary correction amount.

(4)また、別の方法としては、前記所定条件として、マルチプレクサ部3で信号を切り換える前の入力電圧と、マルチプレクサ部で信号を切り換えた後の入力電圧を、予め定めた異なる電圧値とする方法がある。この方法では、記憶装置に、予め入力する電圧を記憶しておき、記憶したデジタル値と、マルチプレクサ部3で信号を切り換えた後の入力電圧をA/D変換したデジタル値の差分を、必要な補正量として演算する方法がある。
必要な補正量を演算する方法は、所定値Aと所定値Bの値を変えて繰り返し実施することで、マルチプレクサ部で信号を切り換える前の入力電圧とマルチプレクサ部3で信号を切り換えた後の入力電圧と、必要な補正量との関係を保存することが可能である。
(4) As another method, as the predetermined condition, the input voltage before the signal is switched by the multiplexer unit 3 and the input voltage after the signal is switched by the multiplexer unit are set to different predetermined voltage values. There is a way. In this method, a voltage input in advance is stored in a storage device, and a difference between the stored digital value and a digital value obtained by A / D converting the input voltage after switching signals by the multiplexer unit 3 is necessary. There is a method of calculating as a correction amount.
The necessary correction amount is calculated by repeatedly changing the predetermined value A and the predetermined value B so that the input voltage before switching the signal in the multiplexer unit and the input after switching the signal in the multiplexer unit 3 are used. It is possible to save the relationship between the voltage and the necessary correction amount.

(5)また、前記所定条件の一つとして、A/D変換部4でサンプリングを行う間隔とする。A/D変換部4でのサンプリング間隔は、補正量に影響を及ぼす。そこで、サンプリング間隔を一定として必要な補正量を演算することで、サンプリング間隔によるばらつきのない必要な補正量の演算が可能となる。また、実際にA/D変換装置を使用する際のサンプリング間隔が前記所定の条件と異なる場合には、サンプリング間隔に応じて前記補正量を調整する。 (5) As one of the predetermined conditions, an interval at which sampling is performed by the A / D converter 4 is used. The sampling interval in the A / D conversion unit 4 affects the correction amount. Therefore, by calculating the necessary correction amount with a constant sampling interval, it is possible to calculate the necessary correction amount without variation due to the sampling interval. When the sampling interval when actually using the A / D converter is different from the predetermined condition, the correction amount is adjusted according to the sampling interval.

マルチプレクサ部を使用してA/D変換を行う入力信号を切り換え、高速なA/D変換を行う場合、本発明によるA/D変換装置は非常に有効であり、利用される可能性が高い。   When an input signal for A / D conversion is switched using a multiplexer unit and high-speed A / D conversion is performed, the A / D conversion device according to the present invention is very effective and is likely to be used.

本発明によるA/D変換装置の一つの実施形態の全体構成を示すブロック図。The block diagram which shows the whole structure of one Embodiment of the A / D converter by this invention. A/D変換装置のマルチプレクサ部の切換部容量部の電圧波形を示すグラフ。The graph which shows the voltage waveform of the switching part capacity | capacitance part of the multiplexer part of an A / D converter. A/D変換誤差特性を示すグラフ。The graph which shows an A / D conversion error characteristic. 回路素子特性がばらついた時のマルチプレクサ部切換部容量部の電圧波形を示すグラフ。The graph which shows the voltage waveform of the multiplexer part switching part capacity | capacitance part when a circuit element characteristic varies. A/D変換部の電源電圧がばらついた時のマルチプレクサ部切換部容量部の電圧波形を示すグラフ。The graph which shows the voltage waveform of the multiplexer part switching part capacity | capacitance part when the power supply voltage of an A / D conversion part varies. 本発明によるA/D変換装置の実施形態1の演算部のブロック図。The block diagram of the calculating part of Embodiment 1 of the A / D converter by this invention. 本発明によるA/D変換装置の実施形態2の演算部のブロック図。The block diagram of the calculating part of Embodiment 2 of the A / D converter by this invention. 実施形態2の演算部の補正量学習部のブロック図。FIG. 9 is a block diagram of a correction amount learning unit of a calculation unit according to the second embodiment. 実施形態2の補正量学習フローチャート。9 is a correction amount learning flowchart according to the second embodiment. 実施形態2の補正演算部のブロック図。FIG. 6 is a block diagram of a correction calculation unit according to the second embodiment. 実施形態3の補正量学習部のブロック図。FIG. 10 is a block diagram of a correction amount learning unit according to the third embodiment. 実施形態3の補正量学習フローチャート。12 is a correction amount learning flowchart according to the third embodiment.

符号の説明Explanation of symbols

1 A/D変換装置
2 入力回路部
3 マルチプレクサ部
4 A/D変換部
5 演算部
41 補正演算部
51 補正量学習部
52 補正演算部
53 EEPROM
61 基準電圧演算部
62 補正量演算部
63 EEPROM保存処理部
81 EEPROM読み出し処理部
82 サンプリング間隔補正演算部
83 最終補正演算部
91 Ain(m)基準電圧読み出し部
92 補正量演算部
DESCRIPTION OF SYMBOLS 1 A / D converter 2 Input circuit part 3 Multiplexer part 4 A / D converter part 5 Calculation part 41 Correction calculation part 51 Correction amount learning part 52 Correction calculation part 53 EEPROM
61 Reference voltage calculation unit 62 Correction amount calculation unit 63 EEPROM storage processing unit 81 EEPROM read processing unit 82 Sampling interval correction calculation unit 83 Final correction calculation unit 91 Ain (m) reference voltage read unit 92 Correction amount calculation unit

Claims (7)

複数のアナログ信号の入力から順次一つのアナログ信号を切り換えて選択するマルチプレクサ部と、前記マルチプレクサ部で選択された前記アナログ信号をデジタル値に変換するA/D変換部を備えたA/D変換装置であって、
前記マルチプレクサ部で選択するアナログ信号を切り換える前の第1のアナログ信号を前記A/D変換部で変換した第1のデジタル値と、前記マルチプレクサ部で選択するアナログ信号を切り換えた後の第2のアナログ信号を前記A/D変換部で変換した第2のデジタル値と、前記マルチプレクサ部で選択するアナログ信号を切り換えてからA/D変換部でA/D変換を行うまでの時間と、前記アナログ信号の信号源からA/D変換部までの入力部の回路によるアナログ信号の応答特性と、前記アナログ信号の信号源から前記マルチプレクサ部の入力部までの容量と前記マルチプレクサ部の入力部からA/D変換部までの容量比による電荷の分配特性から、前記第2のデジタル値を補正演算する補正演算手段を有することを特徴とするA/D変換装置。
A / D conversion device comprising: a multiplexer unit that sequentially switches and selects one analog signal from a plurality of analog signal inputs; and an A / D conversion unit that converts the analog signal selected by the multiplexer unit into a digital value Because
A first digital value obtained by converting the first analog signal before switching the analog signal selected by the multiplexer unit by the A / D conversion unit and a second digital value after switching the analog signal selected by the multiplexer unit. A second digital value obtained by converting the analog signal by the A / D conversion unit, a time from when the analog signal selected by the multiplexer unit is switched to when A / D conversion is performed by the A / D conversion unit, and the analog signal Response characteristics of the analog signal by the circuit of the input unit from the signal source to the A / D conversion unit, the capacitance from the signal source of the analog signal to the input unit of the multiplexer unit, and the A / D from the input unit of the multiplexer unit A / D comprising correction calculation means for correcting and calculating the second digital value based on a charge distribution characteristic depending on a capacity ratio to the D converter. Conversion apparatus.
複数のアナログ信号の入力から順次一つのアナログ信号を切り換えて選択するマルチプレクサ部と、前記マルチプレクサ部で選択された前記アナログ信号をデジタル値に変換するA/D変換部と、不揮発性記憶装置を備えたA/D変換装置であって、
予め設定した所定条件下で、前記マルチプレクサ部で選択するアナログ信号を切り換える前の第3のアナログ信号を前記A/D変換部で変換した第3のデジタル値と、前記マルチプレクサ部で選択するアナログ信号を切り換えた後の第4のアナログ信号を前記A/D変換部で変換した第4のデジタル値より補正量を演算する補正量演算部と、
前記第3のデジタル値と、前記第4のデジタル値と、前記補正量演算部で演算された前記補正量との関係を前記不揮発性記憶装置に保存する保存処理部と、
前記マルチプレクサ部で選択するアナログ信号を切り換える前の第1のアナログ信号を前記A/D変換部で変換した第1のデジタル値と、前記マルチプレクサ部で選択するアナログ信号を切り換えた後の第2のアナログ信号を前記A/D変換部で変換した第2のデジタル値の値から前記不揮発性記憶装置に記憶された前記補正量を読み出す読み出し処理部と、
前記読み出し処理部によって読み出した前記補正量を用いて前記第2のデジタル値を補正演算する補正演算手段を有することを特徴とするA/D変換装置。
A multiplexer unit that sequentially switches and selects one analog signal from a plurality of analog signal inputs, an A / D conversion unit that converts the analog signal selected by the multiplexer unit into a digital value, and a nonvolatile memory device A / D conversion device,
Under a predetermined condition set in advance, a third digital value obtained by converting the third analog signal before switching the analog signal selected by the multiplexer unit by the A / D conversion unit, and an analog signal selected by the multiplexer unit A correction amount calculation unit that calculates a correction amount from a fourth digital value obtained by converting the fourth analog signal after switching by the A / D conversion unit;
A storage processing unit that stores a relationship between the third digital value, the fourth digital value, and the correction amount calculated by the correction amount calculation unit in the nonvolatile storage device;
A first digital value obtained by converting the first analog signal before switching the analog signal selected by the multiplexer unit by the A / D conversion unit and a second digital value after switching the analog signal selected by the multiplexer unit. A read processing unit that reads out the correction amount stored in the nonvolatile storage device from the value of the second digital value obtained by converting the analog signal by the A / D conversion unit;
An A / D conversion apparatus comprising correction calculation means for correcting and calculating the second digital value using the correction amount read by the read processing unit.
前記所定条件は、前記第3のアナログ信号と前記第4のアナログ信号の値が同じときと、異なるときの組み合わせであることを特徴とする請求項2に記載のA/D変換装置。   The A / D converter according to claim 2, wherein the predetermined condition is a combination when the values of the third analog signal and the fourth analog signal are the same and different. 前記所定条件は、前記第3のアナログ信号と前記第4のアナログ信号の値を予め設定した電圧値とすることを特徴とする請求項2に記載のA/D変換装置。   3. The A / D converter according to claim 2, wherein the predetermined condition is a voltage value in which values of the third analog signal and the fourth analog signal are set in advance. 前記所定条件は、前記第3のアナログ信号と前記第4のアナログ信号の値を、複数の組み合わせで行うことを特徴とする請求項2に記載のA/D変換装置。   The A / D converter according to claim 2, wherein the predetermined condition is that the values of the third analog signal and the fourth analog signal are performed in a plurality of combinations. 前記所定条件は、前記マルチプレクサ部で選択するアナログ信号を切り換えてからA/D変換部でA/D変換を行うまでの時間であるサンプリング間隔を所定時間とすることを特徴とする請求項2に記載のA/D変換装置。   3. The predetermined condition is characterized in that a sampling interval, which is a time from when an analog signal selected by the multiplexer unit is switched to when A / D conversion is performed by the A / D conversion unit, is a predetermined time. The A / D conversion device described. 装置実使用時において前記マルチプレクサ部で選択するアナログ信号を切り換えてからA/D変換部でA/D変換を行うまでの時間が、前記所定時間と異なるときには、前記サンプリング間隔を用いて前記補正量を補正することを特徴とする請求項6に記載のA/D変換装置。   When the time from when the analog signal selected by the multiplexer unit is switched to when the A / D conversion unit performs A / D conversion is different from the predetermined time when the apparatus is actually used, the correction amount is calculated using the sampling interval. The A / D converter according to claim 6, wherein the A / D converter is corrected.
JP2007014642A 2007-01-25 2007-01-25 A / D converter Expired - Fee Related JP4751343B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007014642A JP4751343B2 (en) 2007-01-25 2007-01-25 A / D converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007014642A JP4751343B2 (en) 2007-01-25 2007-01-25 A / D converter

Publications (2)

Publication Number Publication Date
JP2008182508A true JP2008182508A (en) 2008-08-07
JP4751343B2 JP4751343B2 (en) 2011-08-17

Family

ID=39726069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007014642A Expired - Fee Related JP4751343B2 (en) 2007-01-25 2007-01-25 A / D converter

Country Status (1)

Country Link
JP (1) JP4751343B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006343A (en) * 2010-11-05 2011-04-06 屈世虎 Smart phone and method for automatically adjusting the volume of ringing tone
CN102484478A (en) * 2009-08-14 2012-05-30 熵敏通讯股份有限公司 Method and system for accelerated analog to digital conversion
JP2013505517A (en) * 2009-09-22 2013-02-14 ローズマウント インコーポレイテッド Industrial process control transmitter with multiple sensors
JP2017005493A (en) * 2015-06-10 2017-01-05 株式会社デンソー Electronic control device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63530U (en) * 1986-06-20 1988-01-05
JPS637026A (en) * 1986-06-27 1988-01-12 Toyota Motor Corp Input/output learning device
JP2000022540A (en) * 1998-07-06 2000-01-21 Nec Corp Ad conversion circuit
US20050219088A1 (en) * 2004-03-25 2005-10-06 Optichron, Inc. Reduced complexity nonlinear filters for analog-to-digital converter linearization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63530U (en) * 1986-06-20 1988-01-05
JPS637026A (en) * 1986-06-27 1988-01-12 Toyota Motor Corp Input/output learning device
JP2000022540A (en) * 1998-07-06 2000-01-21 Nec Corp Ad conversion circuit
US20050219088A1 (en) * 2004-03-25 2005-10-06 Optichron, Inc. Reduced complexity nonlinear filters for analog-to-digital converter linearization

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484478A (en) * 2009-08-14 2012-05-30 熵敏通讯股份有限公司 Method and system for accelerated analog to digital conversion
JP2013502158A (en) * 2009-08-14 2013-01-17 エントロピック・コミュニケーションズ・インコーポレイテッド Method and system for accelerated analog / digital conversion
JP2013505517A (en) * 2009-09-22 2013-02-14 ローズマウント インコーポレイテッド Industrial process control transmitter with multiple sensors
CN102006343A (en) * 2010-11-05 2011-04-06 屈世虎 Smart phone and method for automatically adjusting the volume of ringing tone
JP2017005493A (en) * 2015-06-10 2017-01-05 株式会社デンソー Electronic control device

Also Published As

Publication number Publication date
JP4751343B2 (en) 2011-08-17

Similar Documents

Publication Publication Date Title
US7595748B2 (en) Method of gain error calibration in a pipelined analog-to-digital converter or a cyclic analog-to-digital converter
JP5429207B2 (en) Capacitive physical quantity detector
JP5427658B2 (en) Comparator offset correction device
JP4751343B2 (en) A / D converter
JP5965290B2 (en) Analog / digital converter and self-diagnosis method of analog / digital converter
JP5159951B2 (en) Analog unit
JP2005304033A (en) Pipeline adc for performing digital self calibration, and its method
CN111694059A (en) Electrostatic capacity detection device
JP2005318582A (en) Pipelined adc calibration method and apparatus therefor
JP2007312084A (en) Data correcting circuit for a/d converter
JP6650227B2 (en) AD converter, AD conversion method
JP2009188696A (en) Analog/digital conversion apparatus
KR100879449B1 (en) Method and circuit for implementing auto-correction of errors occuring during chip fabrication process for capacitance sensor
JP6146372B2 (en) AD converter
JP5458806B2 (en) A / D converter
JP6720837B2 (en) Air-fuel ratio sensor controller
US7786775B2 (en) Delay circuit
CN111837340A (en) AD converter correction device and AD converter
KR101175230B1 (en) Analog to digital converter
JP2010199775A (en) Ad conversion apparatus and ad conversion method
JP2017118179A (en) A/d converter
JP7436507B2 (en) Method for accurately detecting signals from sensors, etc.
JP2023081700A (en) Data acquisition device
JP2013201598A (en) Analog-digital conversion device and analog-digital conversion method
JP4830866B2 (en) Discrete conversion circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081017

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110520

R150 Certificate of patent or registration of utility model

Ref document number: 4751343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees