JP2008181204A - 記憶装置およびコンピュータシステム、並びに記憶装置の管理方法 - Google Patents
記憶装置およびコンピュータシステム、並びに記憶装置の管理方法 Download PDFInfo
- Publication number
- JP2008181204A JP2008181204A JP2007012608A JP2007012608A JP2008181204A JP 2008181204 A JP2008181204 A JP 2008181204A JP 2007012608 A JP2007012608 A JP 2007012608A JP 2007012608 A JP2007012608 A JP 2007012608A JP 2008181204 A JP2008181204 A JP 2008181204A
- Authority
- JP
- Japan
- Prior art keywords
- page
- address
- flash memory
- memory device
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
【解決手段】制御部22は、コマンドに応じてユーザーデータの書き込みが実施される際、ユーザーデータをフラッシュメモリデバイス29内の適当な空き領域に、ページ単位で格納しその際入力アドレスに基づく論理ページアドレスとフラッシュメモリデバイス上の格納先ページアドレスとの対応を、アドレス変換テーブル32に記録し、各ページの予備領域に対応する論理ページアドレスを特定するための情報を格納し、記憶装置を起動する際、少なくとも直近のテーブル保存以降にユーザーデータの書き込みが行われたページ群を検出し、このページ群の予備領域を検査し、テーブル保存以降のテーブル更新状態を再生することでテーブルを再構築する。
【選択図】図3
Description
フラッシュメモリ1において、たとえば同一ワード線に接続されたセル群2は一括書き込み、および読み出しの単位であり、ページと称される。さらに複数のページで構成されたセルアレイ3は一括消去の単位であり、ブロックと称される。フラッシュメモリ1全体は複数のブロックにより構成されている。
この予備領域には、NAND型フラッシュを使用するシステム側で、パリティビット等の各種管理データを格納することが可能である。この予備領域への書き込みは、通常ユーザーデータ領域への書き込みと一括で行なう必要があり、両者は常にセットとして扱われる。
同一ブロックの書き換えが繰り返されて、その消去回数が上限値を越えると、該ブロックにおけるデータ保持は保証されなくなる。たとえば上記NAND型フラッシュの消去回数の上限は10万回またはそれ以下である。
今後メモリセルの微細化に伴ってセルトランジスタの閾値ばらつきが増大し、動作マージンが劣化するため、さらに消去回数の上限は低下していく傾向にある。
すなわち、各ページの書き込みは下位アドレスから上位アドレスへの順方向に制限されており、逆方向の書き込みは禁止されている。たとえば、一旦どこかのページに書き込みを実施したら、同一ブロック内のそれより下位のアドレスが未書き込みの状態でも、そこにデータを書き込むことはできない。
ISSCC2002予稿集のp106、セッション6.4
しかし上述の如く、フラッシュメモリにはアクセス単位を大きくしないと高速化できないという欠点がある。また、データの上書きができないので、書き換えには必ず消去が必要であり、その際の消去ブロックはさらに大きい。このようにアクセス単位に対して消去単位が数十倍大きいのは、消去時間が長く、かつ書き込み時に非選択セルにディスターブが生じるフラッシュメモリには一般的な仕様である。
このようなシステムにおいては、書き換えは、更新データを空き領域に追記し、元のデータを無効化することで実施される。
より具体的には、ページ単位で論理アドレスを物理アドレスに対応させるアドレス変換テーブルを用い、書き換えは対照データの物理アドレスを変更し、記憶メディアの空き領域に追記することで実施する。
たとえば、ホストから指定された論理ページアドレス”0x5502”への書き込みに対して、アドレス変換テーブルを用いてページ単位でアドレス変換を実施し、フラッシュメモリ10上の物理ページアドレス“0x6B05”を取得する。これによりブロック11内の対応するページ領域12へアクセスが実施される。
またページ領域15にデータが書き込まれる際、その予備領域16には、同時に対応する論理ページアドレス“0x5502”が記載される。これによって予備領域16を参照することで、物理ページアドレス“0xAA00”と論理ページアドレス“0x5502”との対応を逆引きすることができる。
具体的には、消去前に有効ページのみを他のブロックに全てコピーし、これに応じて変換テーブルに記載された物理アドレスを書き換え、最後に元ブロックを消去する。これらの作業は、記憶装置の待機時や、システムのアイドル時に実施することで、そのオーバーヘッドをユーザーから隠蔽することができる。
すなわち、各ページの予備領域には対応する論理ページアドレスが記載されているので、フラッシュメモリ10内の全ページを物理ページアドレスに従ってスキャンしていけば、物理ページアドレスと論理ページアドレスの対応を全域で検査することが可能である。
また、リムーバブルメディアにおいては、ユーザーのメディア引き抜きがそのまま電源瞬断に直結するので、電源瞬断が頻発する。従ってこのような用途では使い物にならないことになる。
アドレス変換テーブルが格納される第2メモリと、上記フラッシュメモリデバイスと上記第2メモリの制御を行う制御部と、を有し、上記フラッシュメモリデバイスは、データ格納単位である複数のページによって形成され、かつ各ページは予備領域を有しており、上記制御部は、上記第2メモリ内のアドレス変換テーブルを、フラッシュメモリデバイスに適時保存する機能と、コマンドに応じてユーザーデータの書き込み、更新が実施される際、ユーザーデータをフラッシュメモリデバイス内の適当な空き領域に、上記ページ単位で格納し、その際入力アドレスに基づく論理ページアドレスとフラッシュメモリデバイス上の格納先ページアドレスとの対応を、上記アドレス変換テーブルに記録し、上記各ページの予備領域には、対応する論理ページアドレスを特定するための情報を格納する機能と、当該記憶装置を起動する際、少なくとも直近のテーブル保存以降にユーザーデータの書き込みが行われたページ群を検出する機能と、上記ページ群の予備領域を検査し、上記テーブル保存以降のテーブル更新状態を再生することで、テーブルを再構築する機能と、を有する。
その際ホストからの入力アドレスに基づく論理ページアドレスとフラッシュメモリ上の格納先ページアドレスとの対応が、上記アドレス変換テーブルに記録され、さらに各ページの予備領域には、対応する論理ページアドレスを特定するための情報が格納される。
また、第2メモリ内のアドレス変換テーブルは、フラッシュメモリデバイスに適時保存される。
そして、記憶装置を起動する際、少なくとも直近のテーブル保存以降にユーザーデータの書き込みが行われたページ群が検出され、検出されたページ群の予備領域が検査され、テーブル保存以降のテーブル更新状態を再生することで、完全なテーブルが再構築される。
したがって、電源瞬断後のシステム起動にユーザーが長時間待たされることは無い。また、リムーバブルメディアとしても問題なく使用できる。
記憶装置20は、インターフェース回路(I/F)21、制御回路22、内部バス23、ページバッファ24、NAND型フラッシュメモリ25,26、制御回路27、およびメモリバス28を有する。
制御回路22は、第2メモリとしてのRAM30を含み、RAM30にはワーキングエリア31が設けられ、アドレス変換テーブル32、検索テーブル33、ライトポインタ34、および周回カウンタ35が構築されている。
ホストシステム40は、CPU、RAM、ROM、システムバス等を含んで構成されている。
ページバッファ24はアクセスされたページ領域のデータを一時記憶する。フラッシュメモリ25,26とページバッファ24との間のデータの送受は、制御回路27で制御されている。
さらに、制御回路27は、必要に応じて転送データにECC符号化によるエラー補正を施す。両フラッシュメモリ25,26は、ページバッファ24を介して記憶装置の内部バス23との間でデータを入出力する。
すなわち、ページバッファ24、NAND型フラッシュメモリ25,26、制御回路27、およびメモリバス28の回路群は実質的に一つのフラッシュメモリデバイス(フラッシュメモリモジュールという場合もある)29を構成し、記憶装置20の内部バスW3に接続されているとみなすことができる。その総容量は16Gb(2GB)であり、実ページサイズは4kBである。すなわち装置内には512k個のページデータが格納される。
インターフェース回路21は、ATAやPCIエクスプレス等の規格に従ってホストシステム40との間で、データやコマンドの送受を行う。
制御回路22はCPUを内蔵し、制御プログラムに従って、記憶装置の内部においてページバッファ24とインターフェース回路21の間のデータの送受を管理する。
制御回路22に内蔵されたRAM30には、制御プログラムを実行するためのコードエリアやワーキングエリア31が設けられており、さらにページ単位の仮想アドレスを管理するアドレス変換テーブル32、正常な空きブロックを検索する検索テーブル33、ライトポインタ34、およびライトポインタ34の周回カウンタ35等が構築されている。
制御回路22はその間のデータ授受に介在し、アドレス変換テーブル32を用いてアドレス変換を伴うアクセス管理を実施する。
記憶装置内部では簡単のため、16進数のアドレスが次のように割り振られるとする。
たとえば、外部入力アドレスが“0x05502C”であった場合、上位24ビットの“0x05502”はページアドレスであり、最大1Mページを管理できる。一方、下位4ビットの“0xC”はページ領域内のセクタドレスであり、1ページ中には16のセクタが含まれる。
本記憶装置はページバッファ24内のデータを選択することで、1セクタ単位のランダムアクセスが可能である。
本実施形態ではページ単位の仮想アドレス管理が採用されている。
ステップST1:
ホストシステム40からユーザーデータのアクセスコマンドとともに“0x005502C”のセクタドレスが入力されると、制御回路22は論理ページアドレス部(LPA)“0x005502”をインデックスにアドレス変換テーブル22を参照し、アクセス対象たるユーザーデータの物理ページアドレスPPA“0x0060B0”を取得する。
上記物理ページアドレスをもって、フラッシュメモリデバイス29がアクセスされ、ページバッファ24内にユーザーデータが格納されたページグループが読み出される。その後セクタドレス“0xC”に相当する部分がページバッファ24から選択的にホストに出力され、読み出し動作が完了する。
さらにデータの更新は以下のように実施する。同じ“0x005502C”のセクタを更新するとする。
ステップST1,ST2:
読み出し時と同様に、フラッシュメモリデバイス29より読み出した所望のデータをページバッファ24に格納する。
ページバッファ上で所望のセクタ箇所を更新する。
更新したユーザーデータのフラッシュメモリデバイス29への書き込み先として、RAM30内に常駐した検索テーブル33およびライトポインタ34から、適当なページ領域の物理ページアドレスPPAが選択される。
検索テーブル33には、各ブロックごとにそれらが現在使用されているか、もしくは消去済みの空き状態であるかが、“Used Flag”でマークされている。
さらにここからはページオフセット部のインクリメントに従って、書き込み先のページが下位アドレスから順次選択されていく。選択がブロックの末尾に達したら、それ以降再び物理ブロックアドレス部のインクリメントに従って、次の未使用かつ良品のブロックの検索を進める。
このようにしてライトポインタ34はフラッシュメモリデバイス29のアドレス上を循環する。そして検索テーブル33の末尾アドレスのブロックに達し、更にあるいはその末尾ページに達したら、周回カウンタ35を一つインクリメントして再びその先頭アドレスに戻る。
上記物理ページアドレスをもって、フラッシュメモリデバイス29がアクセスされ、ページバッファ24内のユーザーデータがフラッシュメモリデバイス29に一括書き込みされる。
この時同時に、ページ領域内の冗長部に、周回カウンタ35のカウンタ値“0x000352”と、データの論理ページアドレス“0x005502”が記載される。前者は各ページへのデータ記載の履歴を示すものであり、この値を比較することで、その新旧を判定できる。また、後者は物理ページアドレスと論理ページアドレスの対応を取得するための記載である。両者はアドレス変換テーブル32が消滅した際の再構築に使用される。
ページに記載されたデータの新旧を判別することが可能である。
書き込みが完了すると、アドレス変換テーブル32が更新され、論理ページアドレスLPA“0x005502”に対応する物理ページアドレスPPAは“0x00AA02”に更新される。
また、これに伴って旧物理ページアドレス“0x0060B0”に相当するページ領域は無効となる。
しかし、それらにはデータが書き込まれており、そのままでは空き領域として使用することもできない。上述のような書き換えを何度も繰り返すと、多くの無効ページ領域が発生する。それらは再度空き領域として使用できるよう、消去して回復させる必要がある。またその場合、消去ブロック“0x0060”に残された他の有効データは退避させる必要がある。
ライトポインタ34の進捗量を基準に、アドレス変換テーブル32のフラッシュメモリデバイス29へのバックアップ保存を実施する。
ユーザーデータの書き込みが、ライトポインタ34の進捗に従って実施される。ライトポインタ34は、検索テーブル33の各物理ブロックアドレスPBAを順にスキャンする形で空きブロックを検索しつつ、物理ページアドレス上を巡回している。
ここで“0x0000”〜“0x07FF”の物理ブロックアドレスPBAに64ブロックごとの区切りを設ける。すなわち区切りは“0x0000”、“0x0040”、“0x0080”、・・・・・“0x0780”、“0x07C0”のブロックアドレス上に各々設けられる。
ここでライトポインタ34が各区切りに達するごとに、RAM30上のアドレス変換テーブル32をフラッシュメモリデバイス29にバックアップ保存する。このようなバックアップ保存は予め決められたアドレスPBAのブロックに実施しても良いし、ライトポインタに従って動的にバックアップ格納用ブロックを確保し、そこに実施しても良い。後者の場合、たとえば上記区切り以降の最初の空きブロックから必要な数だけ格納用ブロックを動的に確保する。
なお、アドレス変換テーブル32が前回のバックアップから全く更新されていない場合、上記保存は省略することが可能である。
ステップST201:
電源瞬断が発生し、その後システムを再起動する際は、まず各ブロックの先頭ページの予備領域がスキャンされる。ここに記載された周回カウンタ35の値が最も大きく、かつアドレスPBAが最も後方にある使用済みブロックが直近に書き込まれたブロックである。またそのブロック内のデータが残存する最上位アドレスのページが直近に書き込まれたページである。
こうして抽出された該当ブロック51のアドレスが“0x022A”であったとする。その場合アドレス変換テーブル32がその直近でバックアップされたのは、ライトポインタが”0x0200”のブロック52に達した時であると解る。
したがって、アドレス変換テーブル32が最後にバックアップされてから後、新たに書き込まれたページの存在範囲はブロック領域53に限定される。さらに具体的には、左記領域に存在し、かつ予備領域に記載された周回カウンタ35の値が上記ST201における最大値と一致するページが、バックアップ後に書き込まれたページであると特定される。
直近でバックアップされたアドレス変換テーブルをRAM内に読み出す。
領域53の各ページの予備領域を順次スキャンする。予備領域に記載された周回カウンタ35の値から上述のようにバックアップ後に書き込まれたページを特定し、さらに予備領域に記載された論理ページアドレス値から物理ページアドレスとの対応を取得して、RAM上のテーブルに反映させる。これによって最新のアドレス変換テーブルが再構築される。
なおブロックを共有するページ群に記載された周回カウンタ35の値は同一なので、ブロックの先頭ページがバックアップ後に書き込まれたページに該当しない場合は、そのブロックの残りページの検査はスキップしても良い。
これに対し、本発明を採用することで、ページのスキャン範囲は最大でも64ブロック、すなわち16kページ以下に限定され、スキャンに要する時間は1/32以下に短縮される。これによってスキャン時間は1秒以下に短縮され、瞬時の復帰が可能になる。
あるいは直近に書き込まれたブロックを特定し、そこから上記規定量分の新規書き込みブロックを遡れば、直近のバックアップ後に書き込まれたページ群は必ずその領域内に存在している。その間をスキャン範囲として予備領域の検査を実施し、アドレス変換テーブルを再生する。
たとえば、図4のアドレス変換テーブル32において、512kページに対して、各論理アドレスに対応する物理アドレス格納に4バイトのフィールドを設けるとすれば、その全体サイズは2Mバイトに達する。この格納にはフラッシュメモリデバイス29の2ブロック分を消費する。ここでライトポインタが64ブロック進むごとに、テーブル全体のバックアップを行なうとすると、そのオーバーヘッドは無視し得ないものとなる。
そこで以下に、そのような管理法を導入した本発明の第2の実施形態について説明する。
なお、分割された1k個の小テーブルは128個ごとに8グループをなし、各グループの格納用にフラッシュメモリデバイス上のブロックが一つずつ使用される。すなわち、各グループを構成する128個の小テーブルは同一のブロックに格納され、その格納先情報として物理ブロックアドレスPBAを共有するので、実際に小テーブルごとに用意されるフィールドはブロック内のページオフセットPOFFのみで良い。これは物理ページアドレスPPAの下位8ビットに相当し、テーブルリスト36b全体でのサイズは僅か1kバイトである。すなわちRAM内に常駐するテーブルリスト36bの容量は全体でも1kバイト強に過ぎない。
ステップST31:
まず論理ページアドレスの上位ビット“0x0550”をインデックスとして、テーブルリスト36bから所望の小テーブルの格納場所を取得する。ここでは対応する物理ページアドレス“0x00B004”が取得され、これを元にフラッシュメモリデバイスがアクセスされて、RAM上に小テーブル37bが読み出される。
さらに小テーブル37bから論理ページアドレス“0x05502C”をインデックスとして、所望のユーザーデータの格納ページを取得する。ここでは対応する物理ページアドレス“0x0060B0”が取得され、これを元にフラッシュメモリデバイスがアクセスされて、ユーザーデータが読み出される。
さらにデータの更新は以下のように実施する。同じ“0x005502C”のセクタを更新するとする。
ステップST31,ST32:
読み出し時と同様の手順で、フラッシュメモリデバイスより読み出した小テーブル37bがRAM内に格納され、さらに所望のユーザーデータがフラッシュメモリデバイスより読み出されてページバッファに格納される。
ページバッファ上で所望のセクタ箇所を更新する。
更新したユーザーデータのフラッシュメモリデバイスへの書き込み先として、RAM内に常駐した検索テーブル33bおよびライトポインタ34bから、適当なページ領域の物理ページアドレスPPAが選択される。この検索手順は図4において説明したものと同様である。
上記物理ページアドレスをもって、フラッシュメモリデバイスがアクセスされ、ページバッファ内で更新されたユーザーデータがフラッシュメモリデバイスに一括書き込みされる。この時同時にページ領域内の冗長部に、周回カウンタ35bのカウンタ値“0x000352”と、データの論理ページアドレス“0x005502”が記載される。
書き込みが完了すると、RAM上の小テーブル37bが更新され、論理ページアドレスLPA“0x005502”に対応する物理ページアドレスPPAは“0x00AA02”に更新される。また、これに伴って旧物理ページアドレス“0x0060B0”に相当するページ領域は無効となる。
一方、異なる小テーブルが必要とされれば、元の小テーブルを破棄して、新しい小テーブルをフラッシュメモリデバイスからRAM上に読み出す必要がある。この際元の小テーブルが更新されている場合には、新規小テーブルの読み出しに先立って、それをフラッシュメモリデバイスに保存しておく必要がある。
上記小テーブルのインデックスたる論理ページアドレスの上位ビットは“0x0550〜0x0551”であり、その旧所在はテーブルリスト36cに記載されている。これは同じグループに所属する他の小テーブルとともに物理ブロックアドレスPBA“0x00B0”のブロックに保存されており、その中のオフセット値POFF“0x04”に対応するページに相当する。
これにより、更新前に保存されていた小テーブルのデータは無効化され、1ページ分の書き込みのみで迅速に小テーブルの書き戻し保存が完了する。ブロック内の256ページ全てにテーブルが書き込まれたら、新規ブロックを確保して、有効ブロックのみをそこにコピー移動する。
また、上記8ブロック内の少なくとも先頭ページの予備領域には、ユーザーデータではなく小テーブルが格納されていることを示すフラグが記載されている。
ユーザーデータの書き込み量、あるいはライトポインタ34bの進捗量を基準に、RAM上に格納されているアドレス変換テーブル32bのフラッシュメモリデバイス29cへの強制保存を実施する。これは前述のようなエントリの不足とは関わり無く実施する。
ユーザーデータの書き込みが、ライトポインタ34bに従って実施される。ライトポインタ34bは、検索テーブル33bの各物理ブロックアドレスPBAを順にスキャンする形で空きブロックを検索しつつ、物理ページアドレス上を巡回している。ここで“0x0000”〜“0x07FF”の物理ブロックアドレスPBAに8ブロックごとの区切りを設ける。すなわち区切りは“0x0000”、“0x0008”、“0x0010”、・・・・・“0x07F0”、“0x07F8”のブロックアドレス上に各々設けられる。
ここでライトポインタが各区切りに達するごとに、RAM上の小テーブル37bをフラッシュメモリデバイス29cに強制保存する。保存方法は図9に説明した通りである。
なお、キャッシュが複数のエントリを持ち、RAM上に複数の小テーブルが登録されている場合には、それらを全て強制保存する。
ただし、小テーブルがRAM上に読み出された後全く更新されていない場合、上記保存は省略することが可能である。
ステップST51:
電源瞬断が発生し、その後システムを再起動する際は、まず各ブロックの先頭ページの予備領域がスキャンされる。ここに記載された周回カウンタ値が最も大きく、かつアドレスPBAが最も後方にある使用済みブロックが直近に書き込まれたブロックである。またそのブロック内のデータが残存する最上位アドレスのページが直近に書き込まれたページである。
こうして抽出された該当ブロック51cのアドレスが“0x022A”であったとする。その場合、RAM上の小テーブルがその直近で強制保存されたのは、ライトポインタ34cが“0x0228”のブロック52cに達した時であると解る。
したがって、小テーブルが最後に強制保存されてから後、新たに書き込まれたページの存在範囲は53cのブロック領域に限定される。さらに具体的には、左記領域に存在し、かつ予備領域に記載された周回カウンタ値が上記最大値と一致するページが、バックアップ後に書き込まれたページであると特定される。
一方、ステップST51における各ブロックの先頭ページ予備領域スキャンで、アドレス変換テーブルを保存した8ブロックを特定する。アドレス変換テーブルが格納されたブロックについてはさらにその中の全ページをスキャンして、各小テーブルと物理ページアドレスPPAとの対応を取得し、テーブルリスト36cを再生する。
領域53cの各ページの予備領域を順次スキャンする。予備領域に記載された周回カウンタ値から強制保存後に書き込まれたページを特定し、さらに予備領域に記載された論理ページアドレスLPA値から物理ページアドレスPPAとの対応を取得する。
これをフラッシュメモリデバイス内に保存されている小テーブルに反映させるには、以下の処理を行なう必要がある。
まず、ステップST54で再生されたテーブルリスト36cを参照し、上記論理ページアドレスに対応する小テーブルの所在を得る。次に、該当する小テーブルをフラッシュメモリデバイスからRAM内に読み出して、上記アドレス対応を反映させるべく更新処理を行なう。最後に、RAM内の小テーブルをフラッシュメモリデバイスに書き戻して保存する。小テーブルの保存手順は段落[0079]以降に前述した手順に従う。
上記作業を繰り返すことで、最新のアドレス変換テーブルが再構築される。
しかし第1の実施形態と比較して、領域53cのアドレススキャン範囲は最大で8ブロック(2kページ)に縮小されており、アドレス変換テーブルの再生に要するトータルの所要時間はほぼ同等となる。
一方、本第2の実施形態における小テーブルの強制保存に関しては、ライトポインタが8ブロック(2kページ)分進行するごとに僅か1ページの書き込みで良い。あるいはRAM上に4つの小テーブルが格納されている場合でも4ページの書き込みで良く、相対的な作業のオーバーヘッドは僅かである。
したがって、第1の実施形態において課題であったアドレス変換テーブルの保存作業におけるオーバーヘッドは、本第2の実施形態では大幅に低減されている。また、必要なRAMも大幅に節約されている。
すなわち、アドレス変換テーブルとテーブルリストの状態がステップST43で保存されていれば、それ以降の電源瞬断までの両者更新経緯は、ステップST51〜ST54で強制保存後にユーザーデータが書き込まれたページを特定し、その予備領域を順次検査して対応する小テーブルの更新を進めて行くことで、完全な再生が可能である。
CPU61dは32ビットのシステムバス63dを介してシステムメモリであるRAM62dと接続されている。さらに、システムバス63dにはブリッジ回路64dが接続されており、ブリッジ回路64dに繋がる32ビットのデータバス28dには、16ビットの入出力を持つ2チップのNAND型フラッシュメモリ25d,26dが並列接続されている。2つのチップは読み出しや書き込みにおいて、同時並列にアクセスされる。アクセスされたページ領域を一時記憶するページバッファ24dは、ブリッジ回路24dに内蔵されている。
ブリッジ回路24dが受け取るコマンドは、たとえばフラッシュメモリ25d、26dの所定のページへのアクセスの他、同フラッシュメモリの所定ブロックの消去、および所定ページの指定アドレスへのコピー、フラッシュメモリのリセット等である。
また、データ更新時には検索テーブル33dとライトポインタ34dを参照して書き込み先ページアドレスを決定し、更新用データとともにフラッシュメモリへの書き込み命令をブリッジ回路64dに送信する。また同時に変換前の論理ページアドレスを送信し、それはユーザーデータと一括して書き込み先ページの予備領域に記録される。
Claims (18)
- 主記憶媒体としてのフラッシュメモリデバイスと、
アドレス変換テーブルが格納される第2メモリと、
上記フラッシュメモリデバイスと上記第2メモリの制御を行う制御部と、を有し、
上記フラッシュメモリデバイスは、データ格納単位である複数のページによって形成され、かつ各ページは予備領域を有しており、
上記制御部は、
上記第2メモリ内のアドレス変換テーブルを、フラッシュメモリデバイスに適時保存する機能と、
コマンドに応じてユーザーデータの書き込み、更新が実施される際、ユーザーデータをフラッシュメモリデバイス内の適当な空き領域に、上記ページ単位で格納し、その際入力アドレスに基づく論理ページアドレスとフラッシュメモリデバイス上の格納先ページアドレスとの対応を、上記アドレス変換テーブルに記録し、上記各ページの予備領域には、対応する論理ページアドレスを特定するための情報を格納する機能と、
当該記憶装置を起動する際、少なくとも直近のテーブル保存以降にユーザーデータの書き込みが行われたページ群を検出する機能と、
上記ページ群の予備領域を検査し、上記テーブル保存以降のテーブル更新状態を再生することで、テーブルを再構築する機能と、を有する
記憶装置。 - 上記制御部は、
記憶装置を起動する際、直近のテーブル保存以降にユーザーデータの書き込みが行われたページ群を全て包含するフラッシュメモリデバイス上のページアドレス領域を限定的に特定し、その領域内のページの予備領域を検査することで、上記テーブル保存以降のテーブル更新状態を再生する
請求項1記載の記憶装置。 - 上記制御部は、
ユーザーデータの書き込みを、規定のページアドレス順に沿って空き領域が検索されることで実施し、当該書き込みの進行度合いを基準にして上記アドレス変換テーブルの保存を実施する
請求項1記載の記憶装置。 - 上記制御部は、
ユーザーデータの書き込みは、記憶装置内に保存されたページアドレスポインタの進行に従って実施し、当該ポインタの進行度合いを基準にしてアドレス変換テーブルの保存を実施する
請求項1記載の記憶装置。 - 上記制御部は、
ユーザーデータの書き込みを、規定のページアドレス順に沿って空き領域が検索されることで実施し、上記アドレス変換テーブルの保存時には、その時点での検索場所を示す情報を保存する
請求項1記載の記憶装置。 - 上記第2メモリ内のアドレス変換テーブルは、フラッシュメモリデバイス内に保存されたアドレス変換テーブル全体の一部であり、上記アドレス変換テーブル全体は複数の小テーブルに分割されてフラッシュメモリデバイス内に保存されており、各小テーブルごとに必要に応じて上記第2メモリ内に読み出されて使用される
請求項1記載の記憶装置。 - 主記憶媒体としてのフラッシュメモリデバイス、
アドレス変換テーブルが格納される第2メモリ、および
上記フラッシュメモリデバイスと上記第2メモリの制御を行う制御部を有する記憶装置と、
上記フラッシュメモリデバイスのデータにアクセス可能なホストしての処理装置と、を有し、
上記フラッシュメモリデバイスは、データ格納単位である複数のページによって形成され、かつ各ページは予備領域を有しており、
上記制御部は、
上記第2メモリ内のアドレス変換テーブルを、フラッシュメモリデバイスに適時保存する機能と、
上記処理装置からのコマンドに応じてユーザーデータの書き込み、更新が実施される際、ユーザーデータをフラッシュメモリデバイス内の適当な空き領域に、上記ページ単位で格納し、その際上記処理装置からの入力アドレスに基づく論理ページアドレスとフラッシュメモリデバイス上の格納先ページアドレスとの対応を、上記アドレス変換テーブルに記録し、上記各ページの予備領域には、対応する論理ページアドレスを特定するための情報を格納する機能と、
当該記憶装置を起動する際、少なくとも直近のテーブル保存以降にユーザーデータの書き込みが行われたページ群を検出する機能と、
上記ページ群の予備領域を検査し、上記テーブル保存以降のテーブル更新状態を再生することで、テーブルを再構築する機能と、を有する
コンピュータシステム。 - 上記制御部は、
システムを起動する際、直近のテーブル保存以降にユーザーデータの書き込みが行われたページ群を全て包含するフラッシュメモリデバイス上のページアドレス領域を限定的に特定し、その領域内のページの予備領域を検査することで、上記テーブル保存以降のテーブル更新状態を再生する
請求項7記載のコンピュータシステム。 - 上記制御部は、
ユーザーデータの書き込みを、規定のページアドレス順に沿って空き領域が検索されることで実施し、当該書き込みの進行度合いを基準にして上記アドレス変換テーブルの保存を実施する
請求項7記載のコンピュータシステム。 - 上記制御部は、
ユーザーデータの書き込みは、上記記憶装置内に保存されたページアドレスポインタの進行に従って実施し、当該ポインタの進行度合いを基準にしてアドレス変換テーブルの保存を実施する
請求項7記載のコンピュータシステム。 - 上記制御部は、
ユーザーデータの書き込みを、規定のページアドレス順に沿って空き領域が検索されることで実施し、上記アドレス変換テーブルの保存時には、その時点での検索場所を示す情報を保存する
請求項7記載のコンピュータシステム。 - 上記第2メモリ内のアドレス変換テーブルは、フラッシュメモリデバイス内に保存されたアドレス変換テーブル全体の一部であり、上記アドレス変換テーブル全体は複数の小テーブルに分割されてフラッシュメモリデバイス内に保存されており、各小テーブルごとに必要に応じて上記第2メモリ内に読み出されて使用される
請求項7記載のコンピュータシステム。 - 主記憶媒体としてのフラッシュメモリデバイスと、
アドレス変換テーブルが格納される第2メモリと、を有する記憶装置の管理方法であって、
上記フラッシュメモリデバイスを、データ格納単位である複数のページによって形成し、かつ各ページには予備領域を持たせるステップ、
上記フラッシュメモリデバイスに、特定の論理ページアドレスに対応したユーザーデータが書き込む際は、ユーザーデータをフラッシュメモリデバイス内の適当な空き領域に、上記ページ単位で格納するステップと、
上記ページ単位で格納する際、上記論理ページアドレスとフラッシュメモリデバイス上の格納先ページアドレスとの対応を、上記アドレス変換テーブルに記録するステップと、
各ページの予備領域に対応する論理ページアドレスを特定するための情報を格納するステップと、
上記第2メモリ内のアドレス変換テーブルを、フラッシュメモリデバイスに適時保存するステップと、
システムを起動する際、少なくとも直近のテーブル保存以降にユーザーデータの書き込みが行なわれたページ群を検出するステップと、
上記ページアドレス領域内のページ群の予備領域を検査し、上記テーブル保存以降のテーブル更新状態を再生することで、テーブルを再構築するステップと
を有する記憶装置の管理方法。 - システムを起動する際、直近のテーブル保存以降にユーザーデータの書き込みが行われたページ群を全て包含するフラッシュメモリデバイス上のページアドレス領域を限定的に特定し、その領域内のページの予備領域を検査することで、上記テーブル保存以降のテーブル更新状態を再生する
請求項13記載の記憶装置の管理方法。 - ユーザーデータの書き込みは、規定のページアドレス順に沿って空き領域が検索されることで実施し、当該書き込みの進行度合いを基準にしてアドレス変換テーブルの保存を実施する
請求項13記載の記憶装置の管理方法。 - ユーザーデータの書き込みは、システム内のRAMまたはレジスタに保存されたページアドレスポインタの進行に従って実施し、当該ポインタの進行度合いを基準にしてアドレス変換テーブルの保存を実施する
請求項13記載の記憶装置の管理方法。 - ユーザーデータの書き込みは、規定のページアドレス順に沿って空き領域が検索されることで実施し、上記アドレス変換テーブルの保存時には、その時点での検索場所を示す情報を保存する
請求項13記載の記憶装置の管理方法。 - 上記第2メモリ内のアドレス変換テーブルは、フラッシュメモリデバイス内に保存されたアドレス変換テーブル全体の一部であり、上記アドレス変換テーブル全体は複数の小テーブルに分割されてフラッシュメモリデバイス内に保存されており、各小テーブルごとに必要に応じて上記第2メモリ内に読み出して使用する
請求項13記載の記憶装置の管理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007012608A JP4967680B2 (ja) | 2007-01-23 | 2007-01-23 | 記憶装置およびコンピュータシステム、並びに記憶装置の管理方法 |
US12/003,889 US8745310B2 (en) | 2007-01-23 | 2008-01-03 | Storage apparatus, computer system, and method for managing storage apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007012608A JP4967680B2 (ja) | 2007-01-23 | 2007-01-23 | 記憶装置およびコンピュータシステム、並びに記憶装置の管理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008181204A true JP2008181204A (ja) | 2008-08-07 |
JP4967680B2 JP4967680B2 (ja) | 2012-07-04 |
Family
ID=39642375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007012608A Expired - Fee Related JP4967680B2 (ja) | 2007-01-23 | 2007-01-23 | 記憶装置およびコンピュータシステム、並びに記憶装置の管理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8745310B2 (ja) |
JP (1) | JP4967680B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4439578B1 (ja) * | 2008-12-24 | 2010-03-24 | 株式会社東芝 | 不揮発性半導体メモリドライブ装置および不揮発性半導体メモリドライブ装置のデータ管理方法 |
JP2010152517A (ja) * | 2008-12-24 | 2010-07-08 | Toshiba Corp | 不揮発性半導体メモリドライブ装置および不揮発性半導体メモリドライブ装置のアドレス管理方法 |
JP2010165251A (ja) * | 2009-01-16 | 2010-07-29 | Toshiba Corp | 情報処理装置及びプロセッサ並びに情報処理方法 |
JP2011059866A (ja) * | 2009-09-08 | 2011-03-24 | Toshiba Corp | コントローラ、及びデータ記憶装置 |
JP2013016125A (ja) * | 2011-07-06 | 2013-01-24 | Panasonic Corp | 不揮発性メモリのページ管理方法 |
JP2013530455A (ja) * | 2010-05-25 | 2013-07-25 | マーベル ワールド トレード リミテッド | システムおよび方法をセーブして修復するメモリアクセステーブル |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8892831B2 (en) * | 2008-01-16 | 2014-11-18 | Apple Inc. | Memory subsystem hibernation |
US20090198952A1 (en) * | 2008-02-04 | 2009-08-06 | Apple Inc | Memory Mapping Architecture |
US8180954B2 (en) * | 2008-04-15 | 2012-05-15 | SMART Storage Systems, Inc. | Flash management using logical page size |
US20090307409A1 (en) * | 2008-06-06 | 2009-12-10 | Apple Inc. | Device memory management |
US8321652B2 (en) * | 2008-08-01 | 2012-11-27 | Infineon Technologies Ag | Process and method for logical-to-physical address mapping using a volatile memory device in solid state disks |
US8732388B2 (en) * | 2008-09-16 | 2014-05-20 | Micron Technology, Inc. | Embedded mapping information for memory devices |
KR101515525B1 (ko) | 2008-10-02 | 2015-04-28 | 삼성전자주식회사 | 메모리 장치 및 메모리 장치의 동작 방법 |
KR101555022B1 (ko) * | 2008-12-02 | 2015-09-23 | 삼성전자주식회사 | 메모리 장치, 그것을 포함한 메모리 시스템 및 그것의 맵핑정보 복원 방법 |
JP5198245B2 (ja) | 2008-12-27 | 2013-05-15 | 株式会社東芝 | メモリシステム |
US8806144B2 (en) * | 2009-05-12 | 2014-08-12 | Stec, Inc. | Flash storage device with read cache |
JP2010282369A (ja) * | 2009-06-03 | 2010-12-16 | Toshiba Corp | メモリシステム |
US8468293B2 (en) * | 2009-07-24 | 2013-06-18 | Apple Inc. | Restore index page |
US8516219B2 (en) * | 2009-07-24 | 2013-08-20 | Apple Inc. | Index cache tree |
EP2507710B1 (en) * | 2009-11-30 | 2018-10-31 | Hewlett-Packard Enterprise Development LP | Remapping for memory wear leveling |
US20110208898A1 (en) * | 2010-02-23 | 2011-08-25 | Samsung Electronics Co., Ltd. | Storage device, computing system, and data management method |
US8966176B2 (en) | 2010-05-27 | 2015-02-24 | Sandisk Il Ltd. | Memory management storage to a host device |
KR20110139956A (ko) * | 2010-06-24 | 2011-12-30 | 삼성전자주식회사 | 맵핑 테이블을 복구하는 데이터 기억 장치 및 데이터 관리 방법 |
JP5907739B2 (ja) * | 2012-01-26 | 2016-04-26 | 株式会社日立製作所 | 不揮発性記憶装置 |
US9507639B2 (en) * | 2012-05-06 | 2016-11-29 | Sandisk Technologies Llc | Parallel computation with multiple storage devices |
US9164888B2 (en) * | 2012-12-10 | 2015-10-20 | Google Inc. | Using a logical to physical map for direct user space communication with a data storage device |
US9158678B2 (en) * | 2013-03-13 | 2015-10-13 | Kabushiki Kaisha Toshiba | Memory address management system and method |
KR20150020384A (ko) * | 2013-08-13 | 2015-02-26 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
US9798470B2 (en) * | 2015-01-23 | 2017-10-24 | Toshiba Memory Corporation | Memory system for storing and processing translation information |
US10055236B2 (en) | 2015-07-02 | 2018-08-21 | Sandisk Technologies Llc | Runtime data storage and/or retrieval |
US10229048B2 (en) | 2016-06-29 | 2019-03-12 | Western Digital Technologies, Inc. | Unified paging scheme for dense and sparse translation tables on flash storage systems |
US10175896B2 (en) | 2016-06-29 | 2019-01-08 | Western Digital Technologies, Inc. | Incremental snapshot based technique on paged translation systems |
US10353813B2 (en) * | 2016-06-29 | 2019-07-16 | Western Digital Technologies, Inc. | Checkpoint based technique for bootstrapping forward map under constrained memory for flash devices |
US11216361B2 (en) | 2016-06-29 | 2022-01-04 | Western Digital Technologies, Inc. | Translation lookup and garbage collection optimizations on storage system with paged translation table |
US10235287B2 (en) | 2016-06-29 | 2019-03-19 | Western Digital Technologies, Inc. | Efficient management of paged translation maps in memory and flash |
US10891077B2 (en) * | 2018-12-26 | 2021-01-12 | Macronix International Co., Ltd. | Flash memory device and controlling method thereof |
KR20200089547A (ko) * | 2019-01-17 | 2020-07-27 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
US11061598B2 (en) * | 2019-03-25 | 2021-07-13 | Western Digital Technologies, Inc. | Optimized handling of multiple copies in storage management |
KR20220067797A (ko) * | 2020-11-18 | 2022-05-25 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0877074A (ja) * | 1994-09-09 | 1996-03-22 | Hitachi Ltd | フラッシュメモリを用いた記憶装置システム |
JP2002169729A (ja) * | 2000-12-04 | 2002-06-14 | Toshiba Corp | 不揮発性メモリユニットのコントローラ、同コントローラを有するメモリシステム及び不揮発性メモリユニットの制御方法 |
WO2002052416A1 (fr) * | 2000-12-27 | 2002-07-04 | Tdk Corporation | Systeme de memoire flash |
JP2003167795A (ja) * | 2001-11-16 | 2003-06-13 | Samsung Electronics Co Ltd | フラッシュメモリの管理方法 |
JP2003186628A (ja) * | 2001-12-18 | 2003-07-04 | Toshiba Corp | ディスクアレイ装置及びデータバックアップ方法 |
JP2005222202A (ja) * | 2004-02-04 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置のデータ保護方法 |
US20060285397A1 (en) * | 2005-06-06 | 2006-12-21 | Sony Corporation | Storage device |
JP2008146255A (ja) * | 2006-12-07 | 2008-06-26 | Sony Corp | 記憶装置およびコンピュータシステム、並びに記憶装置のデータ処理方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7124170B1 (en) * | 1999-08-20 | 2006-10-17 | Intertrust Technologies Corp. | Secure processing unit systems and methods |
JP2001243110A (ja) * | 1999-12-20 | 2001-09-07 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリへのアクセス方法 |
JP3702231B2 (ja) * | 2002-01-31 | 2005-10-05 | 株式会社東芝 | ディスクアレイ装置及び同装置における動的記憶容量拡張方法 |
JP4058322B2 (ja) * | 2002-10-07 | 2008-03-05 | 株式会社ルネサステクノロジ | メモリカード |
DK3422583T3 (da) * | 2004-08-30 | 2020-09-28 | Google Llc | System og fremgangsmåde for at tilvejebringe ikke-flygtig hukommelsesadministration i trådløse telefoner |
WO2006067839A1 (ja) * | 2004-12-22 | 2006-06-29 | Renesas Technology Corp. | 記憶装置及びコントローラ |
US7917723B2 (en) * | 2005-12-01 | 2011-03-29 | Microsoft Corporation | Address translation table synchronization |
-
2007
- 2007-01-23 JP JP2007012608A patent/JP4967680B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-03 US US12/003,889 patent/US8745310B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0877074A (ja) * | 1994-09-09 | 1996-03-22 | Hitachi Ltd | フラッシュメモリを用いた記憶装置システム |
JP2002169729A (ja) * | 2000-12-04 | 2002-06-14 | Toshiba Corp | 不揮発性メモリユニットのコントローラ、同コントローラを有するメモリシステム及び不揮発性メモリユニットの制御方法 |
WO2002052416A1 (fr) * | 2000-12-27 | 2002-07-04 | Tdk Corporation | Systeme de memoire flash |
JP2003167795A (ja) * | 2001-11-16 | 2003-06-13 | Samsung Electronics Co Ltd | フラッシュメモリの管理方法 |
JP2003186628A (ja) * | 2001-12-18 | 2003-07-04 | Toshiba Corp | ディスクアレイ装置及びデータバックアップ方法 |
JP2005222202A (ja) * | 2004-02-04 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置のデータ保護方法 |
US20060285397A1 (en) * | 2005-06-06 | 2006-12-21 | Sony Corporation | Storage device |
JP2007018499A (ja) * | 2005-06-06 | 2007-01-25 | Sony Corp | 記憶装置 |
JP2008146255A (ja) * | 2006-12-07 | 2008-06-26 | Sony Corp | 記憶装置およびコンピュータシステム、並びに記憶装置のデータ処理方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4439578B1 (ja) * | 2008-12-24 | 2010-03-24 | 株式会社東芝 | 不揮発性半導体メモリドライブ装置および不揮発性半導体メモリドライブ装置のデータ管理方法 |
JP2010152517A (ja) * | 2008-12-24 | 2010-07-08 | Toshiba Corp | 不揮発性半導体メモリドライブ装置および不揮発性半導体メモリドライブ装置のアドレス管理方法 |
JP2010152551A (ja) * | 2008-12-24 | 2010-07-08 | Toshiba Corp | 不揮発性半導体メモリドライブ装置および不揮発性半導体メモリドライブ装置のデータ管理方法 |
JP2010165251A (ja) * | 2009-01-16 | 2010-07-29 | Toshiba Corp | 情報処理装置及びプロセッサ並びに情報処理方法 |
JP2011059866A (ja) * | 2009-09-08 | 2011-03-24 | Toshiba Corp | コントローラ、及びデータ記憶装置 |
JP2013530455A (ja) * | 2010-05-25 | 2013-07-25 | マーベル ワールド トレード リミテッド | システムおよび方法をセーブして修復するメモリアクセステーブル |
US9639423B2 (en) | 2010-05-25 | 2017-05-02 | Marvell World Trade Ltd. | Method and apparatus for recovering metadata lost during an unexpected power down event |
JP2013016125A (ja) * | 2011-07-06 | 2013-01-24 | Panasonic Corp | 不揮発性メモリのページ管理方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080177937A1 (en) | 2008-07-24 |
US8745310B2 (en) | 2014-06-03 |
JP4967680B2 (ja) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4967680B2 (ja) | 記憶装置およびコンピュータシステム、並びに記憶装置の管理方法 | |
USRE45222E1 (en) | Method of writing of writing to a flash memory including data blocks and log blocks, using a logical address having a block address portion and page identifying portion, a block address table and a page table | |
JP5076411B2 (ja) | 記憶装置、コンピュータシステム | |
US9183132B2 (en) | Storage device, computer system, and storage system | |
US8180955B2 (en) | Computing systems and methods for managing flash memory device | |
US8312204B2 (en) | System and method for wear leveling in a data storage device | |
US5907856A (en) | Moving sectors within a block of information in a flash memory mass storage architecture | |
JP4688584B2 (ja) | ストレージ装置 | |
JP2008146255A (ja) | 記憶装置およびコンピュータシステム、並びに記憶装置のデータ処理方法 | |
US8516182B2 (en) | Controller and memory system for managing data | |
US20100241798A1 (en) | Robust index storage for non-volatile memory | |
JP2004318940A (ja) | 記憶装置 | |
JP2008146253A (ja) | 記憶装置およびコンピュータシステム、並びに記憶装置のデータ処理方法 | |
KR20060127760A (ko) | 기억장치 | |
KR20080037283A (ko) | 플래시 메모리 장치를 포함하는 시스템 및 그것의 데이터복구 방법 | |
JP2008146254A (ja) | 記憶装置およびコンピュータシステム、並びに記憶装置のデータ処理方法 | |
JP2007115004A (ja) | 記憶装置、コンピュータシステム、およびデータ書き込み方法 | |
JP3421581B2 (ja) | 不揮発性半導体メモリを用いた記憶装置 | |
JP2004303238A (ja) | フラッシュメモリアクセス装置及び方法 | |
US8555086B2 (en) | Encrypting data on a non-volatile memory | |
JP5036078B2 (ja) | 記憶装置 | |
EP2264602A1 (en) | Memory device for managing the recovery of a non volatile memory | |
JP2007334413A (ja) | 記憶装置 | |
JP2003058417A (ja) | 記憶装置 | |
JP2008181203A (ja) | 記憶装置およびコンピュータシステム、並びに記憶装置の管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4967680 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |