JP2008172182A - Thin-film capacitor mounting substrate, manufacturing method of the same, and semiconductor device using its substrate - Google Patents
Thin-film capacitor mounting substrate, manufacturing method of the same, and semiconductor device using its substrate Download PDFInfo
- Publication number
- JP2008172182A JP2008172182A JP2007029542A JP2007029542A JP2008172182A JP 2008172182 A JP2008172182 A JP 2008172182A JP 2007029542 A JP2007029542 A JP 2007029542A JP 2007029542 A JP2007029542 A JP 2007029542A JP 2008172182 A JP2008172182 A JP 2008172182A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- film capacitor
- metal layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は、薄膜コンデンサが搭載された配線基板、および該基板の製造方法と該基板を用いてなる半導体装置に関する。 The present invention relates to a wiring board on which a thin film capacitor is mounted, a method for manufacturing the board, and a semiconductor device using the board.
電子装置のノイズ対策として、デカップリングコンデンサやバイパスコンデンサが用いられている。従来は、基板の表面・裏面にコンデンサチップ部品を実装していたが、半導体動作の高速化・装置の小型化に伴って、新しいノイズ低減手法が求められている。そのために、基板に小型のノイズ低減部品をコンパクトに実装する必要性が出てきた。また、ノイズの発生源でもり、その影響を受ける部品でもある半導体チップに近付けて実装することが求められている。 Decoupling capacitors and bypass capacitors are used as noise countermeasures for electronic devices. Conventionally, capacitor chip components have been mounted on the front and back surfaces of a substrate, but new noise reduction techniques are required as semiconductor operations become faster and devices become smaller. Therefore, it has become necessary to mount a small noise reduction component on the board in a compact manner. Further, it is required to be mounted close to a semiconductor chip which is a noise generation source and a part affected by the noise.
このようにコンデンサ部品を半導体チップに近付けて実装する手法として、基板にコンデンサを内蔵化する技術が公知となっている（例えば、特許文献１、特許文献２、特許文献３、特許文献４）。これらはコンデンサ部品を内蔵または搭載した基板であり、半導体チップに近い部分にコンデンサを配置して、ノイズ低減効果と小型化の両立を図っている。 As a technique for mounting a capacitor component close to a semiconductor chip in this manner, a technique for incorporating a capacitor in a substrate is known (for example, Patent Document 1, Patent Document 2, Patent Document 3, and Patent Document 4). These are substrates with built-in or mounted capacitor components. Capacitors are arranged near the semiconductor chip to achieve both a noise reduction effect and miniaturization.
しかし、特許文献１では、絶縁保護層を基板表面に形成し、かつ誘電体薄膜も電子サイクロトロン共鳴化学気相成長法で形成するため経済性に劣るという問題がある。特許文献２では、誘電体薄膜をＣＶＤ法等により全面に形成するため経済性に劣るという問題がある。特許文献３では、薄膜コンデンサの作製工程が煩雑なため経済性に劣るという問題がある。特許文献４では、誘電体薄膜をスパッタ法等により全面に形成するため経済性に劣るという問題がある。
上記を鑑みて、本発明は、半導体チップをコンデンサに近付けて実装することが可能で、かつ低コストで製造可能な薄膜コンデンサ搭載配線基板、および該基板の製造方法と半導体装置を提供することを目的とする。 In view of the above, the present invention provides a thin film capacitor-mounted wiring board capable of mounting a semiconductor chip close to a capacitor and capable of being manufactured at low cost, a method for manufacturing the board, and a semiconductor device. Objective.
本発明は、以下（１）〜（１４）に記載の事項をその特徴とするものである。 The present invention is characterized by the following items (1) to (14).
（１）金属層Ａと金属層Ｃの間に誘電体層Ｂを少なくとも備える薄膜コンデンサが、前記金属層Ａが外表面となるように接着層を介して配線基板上に積層され、前記薄膜コンデンサおよび前記配線基板の最外層が、接続端子となる箇所を除いてソルダーレジスト層で覆われた薄膜コンデンサ搭載基板であって、前記薄膜コンデンサが、前記金属層Ａおよび前記誘電体層Ｂに前記金属層Ｃを露出させる開口部Ｘを有し、前記ソルダーレジスト層が、前記開口部Ｘの内側面を覆い、前記金属層Ｃの露出面を接続端子となす開口部Ｙを有することを特徴とする、薄膜コンデンサ搭載基板。 (1) A thin film capacitor having at least a dielectric layer B between a metal layer A and a metal layer C is laminated on a wiring board via an adhesive layer so that the metal layer A becomes an outer surface, and the thin film capacitor And a thin film capacitor mounting substrate in which an outermost layer of the wiring board is covered with a solder resist layer except for a portion serving as a connection terminal, and the thin film capacitor is formed on the metal layer A and the dielectric layer B with the metal. An opening X that exposes the layer C is provided, and the solder resist layer has an opening Y that covers an inner surface of the opening X and uses the exposed surface of the metal layer C as a connection terminal. , Substrate with thin film capacitor.
（２）前記ソルダーレジスト層が、前記金属層Ａを露出させる開口部Ｚを有することを特徴とする、上記（１）に記載の薄膜コンデンサ搭載基板。 (2) The thin film capacitor mounting board according to (1), wherein the solder resist layer has an opening Z that exposes the metal layer A.
（３）前記金属層Ａおよび金属層Ｃが前記配線基板の導体パターンから電気的に独立したものであることを特徴とする、上記（１）または（２）に記載の薄膜コンデンサ搭載基板。 (3) The thin film capacitor mounting board according to (1) or (2) above, wherein the metal layer A and the metal layer C are electrically independent from the conductor pattern of the wiring board.
（４）前記配線基板の前記薄膜コンデンサ搭載箇所表面が絶縁層であり、前記接着層が該絶縁層よりも低い弾性率を有する絶縁性樹脂材料からなるものであることを特徴とする、上記（１）〜（３）のいずれかに記載の薄膜コンデンサ搭載基板。 (4) The thin film capacitor mounting portion surface of the wiring board is an insulating layer, and the adhesive layer is made of an insulating resin material having a lower elastic modulus than the insulating layer. The thin film capacitor mounting substrate according to any one of 1) to (3).
（５）前記配線基板の前記薄膜コンデンサ搭載箇所表面が金属層であり、前記接着層が導電性樹脂材料からなるものであることを特徴とする、上記（１）〜（３）のいずれかに記載の薄膜コンデンサ搭載基板。 (5) In any one of the above (1) to (3), the surface of the wiring board where the thin film capacitor is mounted is a metal layer, and the adhesive layer is made of a conductive resin material. The thin film capacitor mounting board described.
（６）前記金属層Ａおよび／または前記金属層Ｃの、前記誘電体層Ｂと接する面に、Ｃｒ、Ｎｉ、ＡｕおよびＡｇならびにこれらの合金からなる群から選択される１種類以上の金属を含む金属薄膜層を有し、かつ少なくとも該金属薄膜層を有する金属層がＣｕ又はその合金であることを特徴とする、上記（１）〜（５）のいずれかに記載の薄膜コンデンサ搭載基板。 (6) One or more kinds of metals selected from the group consisting of Cr, Ni, Au, Ag, and alloys thereof are formed on the surface of the metal layer A and / or the metal layer C in contact with the dielectric layer B. The thin film capacitor mounting substrate according to any one of (1) to (5) above, wherein the metal thin film layer is included and at least the metal layer having the metal thin film layer is Cu or an alloy thereof.
（７）前記誘電体層Ｂの片面または両面に、構成元素としてＴｉを含むアモルファス金属酸化物薄膜層、または構成元素としてＢａおよび／またはＳｒとＴｉとを含むアモルファス複合金属酸化物薄膜層、を有することを特徴とする、上記（１）〜（６）のいずれかに記載の薄膜コンデンサ搭載基板。 (7) An amorphous metal oxide thin film layer containing Ti as a constituent element or an amorphous composite metal oxide thin film layer containing Ba and / or Sr and Ti as constituent elements on one side or both sides of the dielectric layer B The thin film capacitor mounting substrate according to any one of the above (1) to (6), characterized by comprising:
（８）前記金属層ＡおよびＣの厚みが１０〜１００μｍであることを特徴とする、上記（１）〜（７）のいずれかに記載の薄膜コンデンサ搭載基板。 (8) The thin film capacitor mounting substrate according to any one of (1) to (7) above, wherein the metal layers A and C have a thickness of 10 to 100 μm.
（９）前記誘電体層Ｂの厚みが０．０５〜２μｍであることを特徴とする、上記（１）〜（８）のいずれかに記載の薄膜コンデンサ搭載基板。 (9) The thin film capacitor mounting substrate according to any one of (1) to (8) above, wherein the dielectric layer B has a thickness of 0.05 to 2 μm.
（１０）前記接着層の厚みが５〜２０μｍであることを特徴とする、上記（１）〜（９）のいずれかに記載の薄膜コンデンサ搭載基板。 (10) The thin film capacitor mounting board according to any one of (1) to (9) above, wherein the adhesive layer has a thickness of 5 to 20 μm.
（１１）配線基板を作製する工程、金属層Ａと金属層Ｃの間に誘電体層Ｂを少なくとも備える薄膜コンデンサを作製する工程、前記薄膜コンデンサを、前記金属層Ａが外表面となるように接着層を介して前記配線基板上に積層する工程、前記金属層Ａおよび前記誘電体層Ｂの所定箇所を順に除去して、前記金属層Ｃを露出させる開口部Ｘを形成する工程、および前記薄膜コンデンサおよび前記配線基板の最外層を、接続端子となる箇所を除いてソルダーレジストで覆う工程、を有し、前記ソルダーレジストで覆う際、前記開口部Ｘの内側面を覆って、前記金属層Ｃの露出面を接続端子となす開口部Ｙを形成することを特徴とする、薄膜コンデンサ搭載基板の製造方法。 (11) A step of producing a wiring board, a step of producing a thin film capacitor having at least a dielectric layer B between the metal layer A and the metal layer C, and the thin film capacitor so that the metal layer A is an outer surface A step of laminating on the wiring substrate through an adhesive layer, a step of sequentially removing predetermined portions of the metal layer A and the dielectric layer B, and forming an opening X that exposes the metal layer C; and A step of covering the outermost layer of the thin film capacitor and the wiring board with a solder resist except for a portion serving as a connection terminal, and covering the inner surface of the opening X when the solder resist covers the metal layer; A method of manufacturing a thin film capacitor mounting substrate, wherein an opening Y having an exposed surface of C as a connection terminal is formed.
（１２）前記金属層Ａをエッチングすることにより導体パターンを含む電極を形成する工程をさらに有し、かつ該電極形成時のエッチングにより前記金属層Ａの前記開口部Ｘとなる所定箇所の除去を行うことを特徴とする、上記（１１）に記載の薄膜コンデンサ搭載基板の製造方法。 (12) The method further includes a step of forming an electrode including a conductor pattern by etching the metal layer A, and removing a predetermined portion that becomes the opening X of the metal layer A by etching at the time of forming the electrode. The method for producing a thin film capacitor mounted substrate according to (11), wherein the method is performed.
（１３）前記ソルダーレジストで覆う工程の前に前記最外層をブラスト処理する工程をさらに有し、かつ該処理により前記誘電体層Ｂの前記開口部Ｘとなる所定箇所の除去を同時に行うことを特徴とする、上記（１１）または（１２）に記載の薄膜コンデンサ搭載基板の製造方法。 (13) The method further includes a step of blasting the outermost layer before the step of covering with the solder resist, and simultaneously removing a predetermined portion serving as the opening X of the dielectric layer B by the treatment. The method for producing a thin film capacitor-mounted substrate according to (11) or (12), which is characterized in that
（１４）上記（１）〜（１０）のいずれかに記載の薄膜コンデンサ搭載基板の所定位置に半導体チップを搭載してなり、少なくとも、前記薄膜コンデンサ搭載基板の開口部Ｙにおける接続端子と前記半導体チップの電極が電気的に接続されていることを特徴とする半導体装置。 (14) A semiconductor chip is mounted at a predetermined position of the thin film capacitor mounting substrate according to any one of (1) to (10), and at least the connection terminal in the opening Y of the thin film capacitor mounting substrate and the semiconductor A semiconductor device, wherein electrodes of a chip are electrically connected.
本発明によれば、半導体チップをコンデンサに近付けて実装することが可能で、かつ低コストで製造可能な薄膜コンデンサ搭載配線基板とその製造方法を提供することが可能となる。 According to the present invention, it is possible to provide a thin film capacitor-mounted wiring board that can be mounted close to a capacitor and mounted at a low cost, and a manufacturing method thereof.
また、本発明によれば、ノイズ低減効果が高く、小型で低コストの半導体装置を提供することが可能となる。 In addition, according to the present invention, it is possible to provide a small and low-cost semiconductor device having a high noise reduction effect.
本発明の薄膜コンデンサ搭載基板は、図１〜３に示すように、金属層Ａ（コンデンサ電極１）と金属層Ｃ（コンデンサ電極３）の間に誘電体層Ｂ（２）を少なくとも備える薄膜コンデンサが、当該金属層Ａが外表面となるように接着層（４１もしくは４２）を介して配線基板上（絶縁層６上もしくは表面回路５上）に積層され、上記薄膜コンデンサおよび上記配線基板の最外層が、接続端子となる箇所（開口部８等）を除いてソルダーレジスト層７で覆われたものであり、上記薄膜コンデンサが、金属層Ａおよび誘電体層Ｂに金属層Ｃを露出させる開口部Ｘを有し、かつ上記ソルダーレジスト層が、開口部Ｘの内側面を覆い、前記金属層Ｃの露出面を接続端子となす開口部Ｙを有することをその特徴とするものである。 As shown in FIGS. 1 to 3, the thin film capacitor mounting substrate of the present invention includes at least a dielectric layer B (2) between a metal layer A (capacitor electrode 1) and a metal layer C (capacitor electrode 3). Is laminated on the wiring board (on the insulating layer 6 or the surface circuit 5) via the adhesive layer (41 or 42) so that the metal layer A becomes the outer surface. The outer layer is covered with a solder resist layer 7 except for a portion (opening 8 or the like) that becomes a connection terminal, and the thin film capacitor exposes the metal layer C to the metal layer A and the dielectric layer B. The solder resist layer has a portion X and has an opening Y that covers the inner surface of the opening X and uses the exposed surface of the metal layer C as a connection terminal.
つまり、本発明の薄膜コンデンサ搭載基板は、半導体チップと接続可能な端子が、コンデンサ電極と共有化されているため、配線構造に寄生するインダクタンス（ＥＳＬ）が小さく、低インピーダンスを示す周波数範囲が広く、ノイズ低減効果が高い。 That is, since the thin film capacitor mounting substrate of the present invention has a terminal that can be connected to the semiconductor chip and the capacitor electrode, the inductance (ESL) parasitic to the wiring structure is small, and the frequency range showing low impedance is wide. High noise reduction effect.
上記金属層は、電気的に損失の小さな金属元素を主成分として含む層であればよく、特に限定されないが、金、銀、銅、白金、アルミニウム等を主成分として含む層であることが好ましい。また、上記金属層は、複数層で構成されてもよく、例えば、上記電気的に損失の小さな金属を主成分とする金属層を主たる層とし、Ｎｉ、Ｃｒ、Ｔｉ、Ｆｅ、Ｗ等の電気的損失が比較的大きな金属層を従たる層とすることもできる。 The metal layer is not particularly limited as long as it contains a metal element having a small electrical loss as a main component, and is preferably a layer containing gold, silver, copper, platinum, aluminum, or the like as a main component. . The metal layer may be composed of a plurality of layers. For example, the metal layer mainly composed of the metal having a small electrical loss is used as a main layer, and electric such as Ni, Cr, Ti, Fe, and W is used. The subordinate layer may be a metal layer having a relatively large loss.
また、上記金属層の厚みは、特に限定されないが、部品の強度を保つために１０μｍ以上であることが好ましく、薄型化を図るためには１００μｍ以下であることが好ましい。さらに、経済的に作製するためには、金属層の厚みが１５〜７０μｍであることがより好ましい。 The thickness of the metal layer is not particularly limited, but is preferably 10 μm or more in order to maintain the strength of the component, and is preferably 100 μm or less in order to reduce the thickness. Furthermore, in order to produce economically, it is more preferable that the thickness of a metal layer is 15-70 micrometers.
また、上記金属層Ａおよび／または金属層Ｃの、上記誘電体層Ｂと接する面に、Ｃｒ、Ｎｉ、Ａｕ、Ａｇおよびこれらの合金からなる群から選択される１種類以上の金属を含む金属薄膜層を形成してもよく、コストの点から、Ｃｒおよび／またはＮｉを用いることがより好ましく、環境汚染性の観点から、Ｎｉを用いることが特に好ましい。ＣｒとＮｉはそれら自身が安定な酸化皮膜を形成するために、またＡｕとＡｇはそれら自身が酸化されにくいために、誘電体層Ｂとなる金属酸化物層の形成時における銅箔の酸化を抑制し、コンデンサの絶縁性の確保に寄与する。また、これ以外の金属、例えば、ＳｉＯ２基板において酸化の抑制に多く使われているＰｔ、Ｔｉ、Ｐｄ等は、これを銅箔電極上に形成した場合、上記金属酸化物層に割れが生じやすく、信頼性の高いコンデンサを得ることが難しい。また、上記合金としては、Ｃｒ、Ｎｉ、Ａｕ又はＡｇから選ばれる少なくとも１成分又は複数の成分を合金中に８０重量％以上含有するものが好ましい。このような合金としては、例えば、Ｎｉ−Ｐ合金、Ｎｉ−Ｂ合金、Ｎｉ−Ｐ−Ｂ合金、Ｎｉ−Ｃｏ合金、Ｎｉ−Ｃｒ合金、Ｎｉ−Ｃｒ−Ａｌ合金、Ｎｉ−Ｃｒ−Ｓｉ合金、Ａｇ−Ｎｄ合金等が挙げられる。Ｃｒ、Ｎｉ、Ａｕ又はＡｇから選ばれる少なくとも１成分又は複数の成分の含有率が８０重量％未満の場合は、コンデンサの絶縁性を確保する効果が低くなる恐れがある。コストの点と形成の容易さの点からＮｉ−Ｐ合金が好ましい。 In addition, the metal layer A and / or the metal layer C that includes one or more metals selected from the group consisting of Cr, Ni, Au, Ag, and alloys thereof on the surface in contact with the dielectric layer B A thin film layer may be formed, and it is more preferable to use Cr and / or Ni from the viewpoint of cost, and it is particularly preferable to use Ni from the viewpoint of environmental pollution. Since Cr and Ni themselves form a stable oxide film, and Au and Ag themselves are difficult to oxidize, oxidation of the copper foil during formation of the metal oxide layer that becomes the dielectric layer B is performed. Suppresses and contributes to the insulation of the capacitor. In addition, other metals, such as Pt, Ti, Pd, etc., which are frequently used for suppressing oxidation in SiO 2 substrates, are cracked in the metal oxide layer when formed on a copper foil electrode. It is difficult to obtain a capacitor that is easy and reliable. Moreover, as said alloy, what contains 80 weight% or more of at least 1 component or several components chosen from Cr, Ni, Au, or Ag in an alloy is preferable. Examples of such alloys include Ni-P alloys, Ni-B alloys, Ni-P-B alloys, Ni-Co alloys, Ni-Cr alloys, Ni-Cr-Al alloys, Ni-Cr-Si alloys, Examples thereof include an Ag—Nd alloy. When the content of at least one component or a plurality of components selected from Cr, Ni, Au, or Ag is less than 80% by weight, the effect of ensuring the insulating properties of the capacitor may be reduced. Ni-P alloys are preferred from the viewpoint of cost and ease of formation.
また、上記金属薄膜層が形成された金属層はＣｕまたはその合金からなるものであることが好ましい。 The metal layer on which the metal thin film layer is formed is preferably made of Cu or an alloy thereof.
また、上記金属薄膜層の厚さは、５０ｎｍ〜１μｍの範囲が好ましく、１００ｎｍ〜８００ｎｍの範囲がより好ましい。厚さが５０ｎｍ未満では、絶縁性が低下する傾向があり、１μｍを超えてさらに厚くすることは、コストの面で高価となり好ましくない。金属薄膜層の厚さは当該薄膜層を集束イオンビーム加工装置（ＦＩＢ）で掘削し、得られた断面を走査イオン顕微鏡（ＳＩＭ）で観察して測長することで計測できる。金属層上への金属薄膜層の形成方法には、特に限定されないが、例えば、めっき法、蒸着法、スパッタ法などを好適に用いることができる。 The thickness of the metal thin film layer is preferably in the range of 50 nm to 1 μm, and more preferably in the range of 100 nm to 800 nm. If the thickness is less than 50 nm, the insulating property tends to decrease, and if it exceeds 1 μm, further increasing the thickness is not preferable in terms of cost. The thickness of the metal thin film layer can be measured by excavating the thin film layer with a focused ion beam processing apparatus (FIB), observing the obtained cross section with a scanning ion microscope (SIM), and measuring the length. Although the method for forming the metal thin film layer on the metal layer is not particularly limited, for example, a plating method, a vapor deposition method, a sputtering method, or the like can be suitably used.
上記誘電体層Ｂは、コンデンサ機能を発現するものであれば良く、特に制限はないが、比誘電率が１０〜２０００の金属酸化物層であることが好ましい。このような金属酸化物としては、例えば、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸鉛、チタン酸ビスマス、二酸化チタン、ジルコン酸バリウム、ジルコン酸カルシウム、ジルコン酸鉛、チタン酸バリウムストロンチウム、チタン酸ジルコン酸鉛、ニオブ酸マグネシウム酸鉛−チタン酸鉛等を挙げることができ、これらを２種以上含む固溶体であってもよい。また、誘電体層Ｂは複数の金属酸化物層からなる積層体であってもよい。 The dielectric layer B is not particularly limited as long as it exhibits a capacitor function, but is preferably a metal oxide layer having a relative dielectric constant of 10 to 2000. Examples of such metal oxides include barium titanate, strontium titanate, calcium titanate, magnesium titanate, lead titanate, bismuth titanate, titanium dioxide, barium zirconate, calcium zirconate, lead zirconate, Examples include barium strontium titanate, lead zirconate titanate, lead magnesium niobate-lead titanate, and a solid solution containing two or more thereof. Further, the dielectric layer B may be a laminated body composed of a plurality of metal oxide layers.
また、誘電体層Ｂは、構成元素としてＢａおよび／またはＳｒとＴｉとを含む結晶性微粒子を分散した複合金属酸化物層であってもよい。また、誘電体層Ｂは、構成元素としてＢａおよび／またはＳｒとＴｉとを含むアモルファス複合金属酸化物の層や構成元素としてＴｉを含むアモルファス金属酸化物の層を含む複数層となっていても良い。構成元素としてＢａおよび／またはＳｒとＴｉとを含む複合金属酸化物は、セラミックスの中でも特に高誘電率（例えば、ＢａＴｉＯ３で１５００程度、ＳｒＴｉＯ３で２００程度）であり、また、構成元素としてＢａおよび／またはＳｒとＴｉとを含む結晶性微粒子を分散した結晶性の複合金属酸化物層は、アモルファス複合金属酸化物層よりも高誘電率であり、コンデンサの材料として好適に用いることができる。もちろんその他の元素や金属酸化物を添加した複合金属酸化物、例えばＢａＴｉＯ３にＬａを添加してさらに高誘電率化を図った複合金属酸化物や、ＢａＴｉＯ３にＣａＴｉＯ３を添加して特性を調整した複合金属酸化物も好適に用いることができる。 The dielectric layer B may be a composite metal oxide layer in which crystalline fine particles containing Ba and / or Sr and Ti as constituent elements are dispersed. Further, the dielectric layer B may be a plurality of layers including an amorphous composite metal oxide layer containing Ba and / or Sr and Ti as constituent elements and an amorphous metal oxide layer containing Ti as constituent elements. good. A composite metal oxide containing Ba and / or Sr and Ti as constituent elements has a high dielectric constant (for example, about 1500 for BaTiO 3 and about 200 for SrTiO 3 ) among ceramics, and Ba as a constituent element. A crystalline composite metal oxide layer in which crystalline fine particles containing Sr and Ti are dispersed has a higher dielectric constant than an amorphous composite metal oxide layer, and can be suitably used as a capacitor material. Of course the composite metal oxide doped with other elements or metal oxides, for example, a composite metal oxide which attained a higher dielectric constant by adding La to BaTiO 3, the properties by adding CaTiO 3 in BaTiO 3 The adjusted composite metal oxide can also be used suitably.
さらに、誘電体層Ｂは樹脂中に高誘電率を示す結晶性微粒子（ナノ粒子）を分散させた複合樹脂層であってもよい。用いる樹脂としては、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、エポキシ樹脂、ビスマレイミド−トリアジン樹脂、変性ポリフェニレンエーテル樹脂、変性ポリフェニレンオキシド樹脂、シアネート樹脂などを好適に用いることができる。また、結晶性微粒子の分散性向上や濡れ性の改善を目的に、シランカップリング剤やチタネートカップリング剤などの添加剤を加えてもよい。 Furthermore, the dielectric layer B may be a composite resin layer in which crystalline fine particles (nanoparticles) having a high dielectric constant are dispersed in a resin. As the resin to be used, polyimide resin, polyamide resin, polyamideimide resin, polyetherimide resin, epoxy resin, bismaleimide-triazine resin, modified polyphenylene ether resin, modified polyphenylene oxide resin, cyanate resin and the like can be suitably used. Further, additives such as a silane coupling agent and a titanate coupling agent may be added for the purpose of improving dispersibility of crystalline fine particles and improving wettability.
上記結晶性微粒子の製造方法としては、例えば、仮焼粉砕法に代表される固相法、ゾル―ゲル法や蓚酸塩法に代表される液相法、炎中噴霧法に代表される気相法のいずれも好適に用いることができる。微粒子の２次凝集を生じにくいという観点から、液相法がより好ましいが、２次凝集を、例えば、剪断型ミルやジェットミル、ビーズミル、超音波ホモジナイザーなどで予め破壊しておくことで、固相法や気相法もまた好ましく適用することができる。また、上記結晶性微粒子の平均粒径は１０〜２００ｎｍの範囲であることが好ましく、１０〜１００ｎｍの範囲がより好ましい。平均粒径が１０ｎｍ未満の場合には、表面積増大による分散性の低下が生じる傾向があり、平均粒径が２００ｎｍを超えると、均一な厚さの薄膜が得られなかったり、欠陥が生じる恐れがある。 Examples of the method for producing the crystalline fine particles include a solid phase method represented by a calcining pulverization method, a liquid phase method represented by a sol-gel method and an oxalate method, and a gas phase represented by a flame spray method. Any of the methods can be suitably used. The liquid phase method is more preferable from the viewpoint that the secondary aggregation of the fine particles hardly occurs. However, the secondary aggregation is solidified by breaking in advance with, for example, a shearing mill, a jet mill, a bead mill, or an ultrasonic homogenizer. A phase method and a gas phase method can also be preferably applied. The average particle size of the crystalline fine particles is preferably in the range of 10 to 200 nm, more preferably in the range of 10 to 100 nm. When the average particle size is less than 10 nm, the dispersibility tends to decrease due to an increase in surface area. When the average particle size exceeds 200 nm, a thin film having a uniform thickness may not be obtained or defects may occur. is there.
また、誘電体層Ｂの厚みは、絶縁性を保つために０．０５μｍ以上であることが好ましく、十分なコンデンサ特性を発現させるために２μｍ以下であることが好ましい。より経済的に作製するためには、誘電体層Ｂの厚みを０．２〜１μｍの範囲とすることが好ましい。 Further, the thickness of the dielectric layer B is preferably 0.05 μm or more in order to maintain insulation, and preferably 2 μm or less in order to exhibit sufficient capacitor characteristics. In order to produce more economically, it is preferable that the thickness of the dielectric layer B is in the range of 0.2 to 1 μm.
さらに、誘電体層Ｂの一方の面に、コンデンサ素子の絶縁性を高めるために、構成元素としてＢａおよび／またはＳｒとＴｉとを含むアモルファス複合金属酸化物薄膜層を形成してもよく、金属電極との密着性を向上させるために、構成元素としてＴｉを含むアモルファス金属酸化物薄膜層を形成してもよい。また、これら金属酸化物薄膜層を誘電体層Ｂの一方および他方の面にそれぞれ形成してもよく、さらには、上記金属薄膜層と組み合わせて形成してもよい。これら金属酸化物薄膜層の厚さは、１０ｎｍ〜２００ｎｍの範囲であることが好ましく、２０〜１５０ｎｍの範囲であることがより好ましい。絶縁性を高めるには、金属酸化物層にアモルファス領域が必要となるが、アモルファス領域は結晶領域よりも比誘電率が低く、またデバイスの誘電特性は、誘電体層、すなわち、金属酸化物層の膜厚に反比例するため、必要以上に上記金属酸化物薄膜層が厚くなることはデバイス特性の低下を招き好ましくない。したがって、上限は２００ｎｍを超えないことが望ましい。また、１０ｎｍ未満ではピンホールが発生して所望の絶縁性が得られなくなる恐れがあるだけでなく、均一な表面が得られず、品質がばらつく恐れも生じる。 Further, an amorphous composite metal oxide thin film layer containing Ba and / or Sr and Ti as constituent elements may be formed on one surface of the dielectric layer B in order to enhance the insulation of the capacitor element. In order to improve the adhesion to the electrode, an amorphous metal oxide thin film layer containing Ti as a constituent element may be formed. These metal oxide thin film layers may be formed on one and the other surfaces of the dielectric layer B, respectively, and may be formed in combination with the metal thin film layer. The thickness of these metal oxide thin film layers is preferably in the range of 10 nm to 200 nm, and more preferably in the range of 20 to 150 nm. In order to increase insulation, an amorphous region is required in the metal oxide layer, but the amorphous region has a lower relative dielectric constant than the crystalline region, and the dielectric characteristics of the device are the dielectric layer, that is, the metal oxide layer. Since the thickness of the metal oxide thin film layer is unnecessarily thick, the device characteristics are deteriorated, which is not preferable. Therefore, it is desirable that the upper limit does not exceed 200 nm. If the thickness is less than 10 nm, not only does pinholes occur and desired insulation cannot be obtained, but a uniform surface cannot be obtained and quality may vary.
構成元素としてＢａ及び／又はＳｒとＴｉとを含むアモルファス複合金属酸化物としては、前述した誘電体層Ｂと同様のものを用いることができる。構成元素としてＴｉを含むアモルファス金属酸化物としては、例えば、ＴｉＯ、ＴｉＯ２等を好適に用いることができる。これらは極性基を多分に有するため、シランカップリング剤をより均一に付着させることができるなど、電極となる金属層を形成する際の密着性確保に有利である。また、Ｔｉを含むアモルファス金属酸化物薄膜層は、結晶領域を含んでも構わない。結晶領域を優位にすれば薬液による侵食をより低減することができ、アモルファス領域を優位にすれば金属層との密着性を向上させることができる。 As the amorphous composite metal oxide containing Ba and / or Sr and Ti as constituent elements, the same material as the dielectric layer B described above can be used. As the amorphous metal oxide containing Ti as a constituent element, for example, TiO, TiO 2 or the like can be suitably used. Since these have a large number of polar groups, the silane coupling agent can be adhered more uniformly, which is advantageous for ensuring adhesion when forming a metal layer to be an electrode. Further, the amorphous metal oxide thin film layer containing Ti may include a crystal region. If the crystal region is dominant, erosion by the chemical solution can be further reduced, and if the amorphous region is dominant, the adhesion with the metal layer can be improved.
また、上記金属酸化物薄膜層の形成方法としては、例えば、誘電体層表面、または電極もしくは金属箔膜層の、誘電体層と接する表面に、ゾル−ゲル法、スパッタ法、化学的気相堆積法（ＣＶＤ）により金属酸化物を塗工し、加熱することで形成することができ、金属酸化物薄膜層を所望の組成に調整しやすい点でゾル−ゲル法がより好ましい。また、加熱温度は、塗工表面の酸化を抑制するために、４００℃以下であることが好ましく、３５０℃以下であることがより好ましい。特に上記金属薄膜層に接する複合金属酸化物薄膜層を形成する際には、４００℃以下で熱処理することが好ましい。 Examples of the method for forming the metal oxide thin film layer include a sol-gel method, a sputtering method, and a chemical vapor phase on the surface of the dielectric layer or the surface of the electrode or metal foil film layer in contact with the dielectric layer. The sol-gel method is more preferable because it can be formed by applying a metal oxide by a deposition method (CVD) and heating, and can easily adjust the metal oxide thin film layer to a desired composition. Moreover, in order to suppress the oxidation of the coating surface, the heating temperature is preferably 400 ° C. or lower, and more preferably 350 ° C. or lower. In particular, when forming the composite metal oxide thin film layer in contact with the metal thin film layer, it is preferable to perform heat treatment at 400 ° C. or lower.
上記のような金属層Ａおよび金属層Ｃと誘電体層Ｂを少なくとも備える薄膜コンデンサは、金属層／誘電体層／金属層のＭＩＭ構造であることが好ましい。また、薄膜コンデンサの大きさは、実装面積の制約から１ｍｍ２以下であることが好ましく、さらに、高速デバイス実装に際して、効果的なデカップリングコンデンサやバイパスコンデンサを得るために、その容量は１ｎＦ以上であることが好ましい。つまり、本発明のおける薄膜コンデンサは１ｎＦ／ｍｍ２以上の容量密度を有することが好ましく、１〜１０ｎＦ／ｍｍ２の範囲の容量密度を有することがより好ましい。容量密度が大きいコンデンサ素子は高密度実装に適することは明白であり、また、電極形成時の寸法ばらつきに起因する容量ばらつきを低減するために、その実装面積を削減することも可能である。 The thin film capacitor including at least the metal layer A, the metal layer C, and the dielectric layer B as described above preferably has a metal layer / dielectric layer / metal layer MIM structure. In addition, the size of the thin film capacitor is preferably 1 mm 2 or less because of restrictions on the mounting area. Further, in order to obtain an effective decoupling capacitor or bypass capacitor when mounting a high-speed device, the capacitance is 1 nF or more. Preferably there is. That is, thin film capacitor definitive present invention preferably has a 1nF / mm 2 or higher capacity density, and more preferably has a capacitance density in the range of 1~10nF / mm 2. It is clear that a capacitor element having a large capacitance density is suitable for high-density mounting, and its mounting area can be reduced in order to reduce capacitance variations due to dimensional variations during electrode formation.
また、本発明における薄膜コンデンサは、上記金属層Ａおよび上記誘電体層Ｂに、上記金属層Ｃを露出させる開口部Ｘを有する。この開口部Ｘは、例えば、エッチングやブラスト、レーザー等の公知の方法により金属層Ａおよび誘電体層Ｂを順に除去することにより形成することができ、また、予め開口部Ｘとなる箇所を除いて、金属層Ｃ上に誘電体層Ｂおよび金属層Ａを順に形成してもよい。好ましくは、当該金属層Ａをエッチングすることにより導体パターンを含む電極を形成する際に、開口部Ｘとなる箇所の金属層Ａも同時に除去し、その後、当該電極（金属層Ａ）をマスクとして誘電体層Ｂを除去することで開口部Ｘを形成する。誘電体層Ｂを除去は、後述の、ソルダーレジスト層の密着性向上のために適用しうるブラスト処理と同時に行うことが好ましい。このような除去手段によれば、レジスト形成工程や除去工程等の工程数を削減することができ、本発明の薄膜コンデンサ搭載基板の製造効率や経済性を向上させることができる。なお、金属層Ａおよび誘電体層Ｂの除去は、それぞれ単独の工程として、薄膜コンデンサを配線基板に搭載する前に行っても、後に行ってもよく、除去手段により適宜決定すればよい。また、開口部Ｘの形状や大きさ（径）は、搭載される半導体チップや半導体パッケージの接続端子の形状や大きさ等に応じ適宜決定すればよく、特に限定されない。 In addition, the thin film capacitor in the present invention has an opening X that exposes the metal layer C in the metal layer A and the dielectric layer B. The opening X can be formed by sequentially removing the metal layer A and the dielectric layer B by a known method such as etching, blasting, or laser, and excluding a portion that becomes the opening X in advance. Then, the dielectric layer B and the metal layer A may be sequentially formed on the metal layer C. Preferably, when the electrode including the conductor pattern is formed by etching the metal layer A, the metal layer A at the location to be the opening X is also removed at the same time, and then the electrode (metal layer A) is used as a mask. The opening X is formed by removing the dielectric layer B. The removal of the dielectric layer B is preferably performed simultaneously with a blasting process that can be applied to improve the adhesion of the solder resist layer, which will be described later. According to such a removing means, the number of steps such as a resist forming step and a removing step can be reduced, and the manufacturing efficiency and economical efficiency of the thin film capacitor mounting substrate of the present invention can be improved. The removal of the metal layer A and the dielectric layer B may be performed before or after the thin film capacitor is mounted on the wiring board as a single step, and may be determined as appropriate by the removing means. Further, the shape and size (diameter) of the opening X may be appropriately determined according to the shape and size of the semiconductor chip to be mounted or the connection terminal of the semiconductor package, and are not particularly limited.
また、上記薄膜コンデンサが搭載される配線基板は、一般的な配線基板の製造プロセスにより作製されたものを用いることができ、多層配線基板であってもよい。配線基板の絶縁層を構成する樹脂材料も特に制限はなく、例えば、ガラス布、ガラス不織布、アラミド不織布等にエポキシ系樹脂、ビスマレイミド系樹脂、ポリフェニルエーテル系樹脂、ふっ素樹脂系樹脂等を含浸させた複合材やポリイミド樹脂、ポリアミドイミド樹脂、液晶ポリマー等のプラスチックフィルムなどを適宜用いることができる。 The wiring board on which the thin film capacitor is mounted can be one produced by a general wiring board manufacturing process, and may be a multilayer wiring board. The resin material constituting the insulating layer of the wiring board is not particularly limited. For example, glass cloth, glass nonwoven cloth, and aramid nonwoven cloth are impregnated with epoxy resin, bismaleimide resin, polyphenyl ether resin, fluorine resin resin, etc. A composite film, a polyimide resin, a polyamideimide resin, a plastic film such as a liquid crystal polymer, or the like can be appropriately used.
また、薄膜コンデンサを配線基板上に貼り付けるための接着層としては、特に限定されないが、熱圧着により上記薄膜コンデンサを固定できる熱硬化性接着フィルムを用いることが好ましい。もちろん、接着フィルムに限らず、同様の樹脂を用いた接着剤ペーストで固定することも可能である。さらに、薄膜コンデンサを回路導体表面上に接着する場合には、５〜２０μｍ厚みのはんだ箔なども用いることができる。また、上記熱圧着は、一般的な貼り付けに用いる熱圧着装置を用いることができ、その条件は特に限定されないが、８０〜１５０℃、０．１〜２ＭＰａで５〜６０秒程度であることが好ましい。 The adhesive layer for attaching the thin film capacitor on the wiring board is not particularly limited, but it is preferable to use a thermosetting adhesive film that can fix the thin film capacitor by thermocompression bonding. Of course, not only the adhesive film but also an adhesive paste using the same resin can be used. Furthermore, when the thin film capacitor is bonded onto the surface of the circuit conductor, a 5-20 μm thick solder foil or the like can be used. Moreover, the said thermocompression bonding can use the thermocompression bonding apparatus used for general sticking, The conditions are not specifically limited, It is about 5 to 60 second at 80-150 degreeC and 0.1-2 MPa. Is preferred.
上記接着層として用いる熱硬化性樹脂としては、半硬化状態を工業的に制御可能な樹脂であればよく、特に限定されないが、例えば、汎用的に用いられているエポキシ樹脂、耐熱性に優れたビスマレイミド−トリアジン樹脂、誘電特性に優れた変性ポリフェニレンエーテル樹脂、変性ポリフェニレンオキシド樹脂、シアネート樹脂等を使用できる。また、フィルム化するための高分子量樹脂として、必要に応じて官能基を有するゴム系、イミド系等の樹脂を接着層成分として加えてもよい。 The thermosetting resin used as the adhesive layer is not particularly limited as long as it is a resin that can industrially control the semi-cured state. For example, it is an epoxy resin that is widely used, and has excellent heat resistance. Bismaleimide-triazine resin, modified polyphenylene ether resin excellent in dielectric properties, modified polyphenylene oxide resin, cyanate resin and the like can be used. Further, as a high molecular weight resin for forming a film, a rubber-based or imide-based resin having a functional group may be added as an adhesive layer component, if necessary.
上記エポキシ樹脂としては、硬化して接着作用を呈するものであればよく、特に限定されないが、二官能以上で、好ましくは分子量が５０００未満、より好ましくは３０００未満のエポキシ樹脂を使用できる。二官能エポキシ樹脂としては、例えば、ビスフェノールＡ型又はビスフェノールＦ型樹脂等が例示される。また、高Ｔｇ（ガラス転移温度）化を目的とし、多官能エポキシ樹脂をさらに加えてもよい。多官能エポキシ樹脂としては、例えば、フェノールノボラック型エポキシ樹脂やクレゾールノボラック型エポキシ樹脂等が例示される。 The epoxy resin is not particularly limited as long as it cures and exhibits an adhesive action, and an epoxy resin that is bifunctional or higher and preferably has a molecular weight of less than 5000, more preferably less than 3000 can be used. Examples of the bifunctional epoxy resin include bisphenol A type or bisphenol F type resin. Further, for the purpose of increasing the Tg (glass transition temperature), a polyfunctional epoxy resin may be further added. Examples of the polyfunctional epoxy resin include phenol novolac type epoxy resins and cresol novolac type epoxy resins.
また、エポキシ樹脂の硬化剤は、エポキシ樹脂の硬化剤として通常用いられているものを使用することができ、特に限定されないが、例えば、イミダゾール系、ヒドラジド系、三フッ化ホウ素−アミン錯体、スルホニウム塩、アミンイミド、ポリアミンの塩、ジシアンジアミドアミン、ポリアミド、酸無水物、ポリスルフィッド、フェノール性水酸基を１分子中に２個以上有する化合物であるビスフェノールＡ、ビスフェノールＦ、ビスフェノールＳ、フェノールノボラック樹脂、ビスフェノールノボラック樹脂又はクレゾールノボラック樹脂などのフェノール樹脂が挙げられる、特に、フェノールノボラック樹脂又はクレゾールノボラック樹脂などを用いることが好ましい。また、上記の硬化剤をポリウレタン系やポリエステル系の高分子物質などで被覆してマイクロカプセル化したものは、可使時間が延長されるため、好ましい。さらに、上記硬化剤の他に硬化促進剤や硬化抑制剤等を混合して用いてもよい。 In addition, the epoxy resin curing agent may be any one commonly used as an epoxy resin curing agent, and is not particularly limited. For example, imidazole series, hydrazide series, boron trifluoride-amine complex, sulfonium. Bisphenol A, bisphenol F, bisphenol S, phenol novolac resin, bisphenol novolac resin, which is a compound having two or more of a salt, amine imide, polyamine salt, dicyandiamide amine, polyamide, acid anhydride, polysulfide, phenolic hydroxyl group in one molecule Or a phenol resin such as a cresol novolac resin can be mentioned, and it is particularly preferable to use a phenol novolak resin or a cresol novolak resin. In addition, it is preferable to use the above-described curing agent coated with a polyurethane-based or polyester-based polymer substance to form a microcapsule because the pot life is extended. Furthermore, you may mix and use a hardening accelerator, a hardening inhibitor, etc. other than the said hardening | curing agent.
また、接着層をフィルム化する上では、フィルム形成材を配合することが好ましい。フィルム形成材としては、例えば、フェノキシ樹脂、ポリビニルホルマール樹脂、ポリスチレン樹脂、ポリビニルブチラール樹脂、ポリエステル樹脂、ポリアミド樹脂、キシレン樹脂、ポリウレタン樹脂等の高分子量の熱可塑性樹脂を用いることができ、これらの混合物や共重合体でもよい。このようなフィルム形成材は、液状樹脂組成物を固形化し、フィルム形状とした場合に、そのフィルムの取扱いを容易にし、裂け、割れ、べたつきなどが生じることのないよう、その機械特性等を向上させる役割を有するものである。また、フィルム形成材は、その分子量が２０００以上であることが、フィルム形成性の点から好ましい。また、熱硬化性樹脂組成物中の占める割合は好ましくは５０重量％以下である。 Moreover, when forming an adhesive layer into a film, it is preferable to mix | blend a film forming material. As the film forming material, for example, a high molecular weight thermoplastic resin such as a phenoxy resin, a polyvinyl formal resin, a polystyrene resin, a polyvinyl butyral resin, a polyester resin, a polyamide resin, a xylene resin, or a polyurethane resin can be used. Or a copolymer. Such a film-forming material, when the liquid resin composition is solidified into a film shape, facilitates the handling of the film and improves its mechanical properties so that it does not tear, crack, or stick. It has a role to make. Further, the film forming material preferably has a molecular weight of 2000 or more from the viewpoint of film forming property. Moreover, the ratio for which it accounts in a thermosetting resin composition becomes like this. Preferably it is 50 weight% or less.
また、上記接着層の厚みは、基板表面の粗さを考慮して十分な密着性を得るために、５μｍ以上であることが好ましく、高さの抑制の観点から２０μｍ以下であることが好ましい。より好ましくは、１０〜２０μｍである。 The thickness of the adhesive layer is preferably 5 μm or more in order to obtain sufficient adhesion in consideration of the roughness of the substrate surface, and is preferably 20 μm or less from the viewpoint of suppressing the height. More preferably, it is 10-20 micrometers.
また、薄膜コンデンサの搭載箇所表面が配線基板の絶縁層である場合、上記接着層は硬化後に絶縁性を示す絶縁性樹脂材料からなるものであることが好ましく、また、絶縁層よりも低い弾性率を有する絶縁性樹脂材料からなるものであることがより好ましい。接着層の弾性率を基板の絶縁層よりも低くすることにより、薄膜コンデンサと基板との熱膨張係数の差によってリフロー時に発生する応力を緩和させることができる。なお、弾性率は、動的粘弾性測定装置で測定した貯蔵弾性率を用いることができる。貯蔵弾性率の測定は、接着剤硬化物に引張り荷重をかけて、周波数１０Ｈｚ、昇温速度５〜１０℃／分で、−５０℃〜３００℃まで測定する温度依存性測定モードで行うことが可能である。基板絶縁層の２５℃の弾性率は、ガラス織布と樹脂のコンポジット材料で１０〜４０ＧＰａ、ガラス不織布や無機フィラーと樹脂のコンポジット材料で２〜１０ＧＰａである。したがって、接着層の弾性率は、２０ＭＰａ〜２ＧＰａであることが好ましい。 Further, when the surface where the thin film capacitor is mounted is an insulating layer of a wiring board, the adhesive layer is preferably made of an insulating resin material that exhibits insulation after curing, and has a lower elastic modulus than the insulating layer. More preferably, it is made of an insulating resin material. By making the elastic modulus of the adhesive layer lower than that of the insulating layer of the substrate, the stress generated during reflow due to the difference in the thermal expansion coefficient between the thin film capacitor and the substrate can be relaxed. In addition, the storage elastic modulus measured with the dynamic viscoelasticity measuring apparatus can be used for an elastic modulus. The storage elastic modulus is measured in a temperature-dependent measurement mode in which a tensile load is applied to the cured adhesive and the frequency is measured from −50 ° C. to 300 ° C. at a temperature increase rate of 5-10 ° C./min. Is possible. The elastic modulus of the substrate insulating layer at 25 ° C. is 10 to 40 GPa for the glass woven fabric and the resin composite material, and 2 to 10 GPa for the glass nonwoven fabric or the inorganic filler and resin composite material. Therefore, the elastic modulus of the adhesive layer is preferably 20 MPa to 2 GPa.
また、絶縁性を示す上記接着層は、例えば、樹脂のみの接着フィルムを作製しても良いが、取扱い性を上げるために絶縁フィラーを添加しても良い。絶縁フィラーとしては、例えば、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、アルミナ粉末、窒化アルミニウム粉末、ほう酸アルミウイスカ、窒化ホウ素粉末、結晶性シリカ、非晶性シリカ等が挙げられる。絶縁フィラー添加量は、配合の効果、接着剤の貯蔵弾性率の上昇、接着性の低下等を考慮すると、接着層に含まれる樹脂１００体積部に対して１〜５０体積部添加することが好ましい。 In addition, the adhesive layer exhibiting insulating properties may be prepared, for example, by using an adhesive film made only of a resin, but an insulating filler may be added in order to improve handleability. Examples of the insulating filler include aluminum hydroxide, magnesium hydroxide, calcium carbonate, magnesium carbonate, calcium silicate, magnesium silicate, calcium oxide, magnesium oxide, alumina powder, aluminum nitride powder, aluminum borate whisker, boron nitride powder, Examples thereof include crystalline silica and amorphous silica. The amount of the insulating filler added is preferably 1 to 50 parts by volume with respect to 100 parts by volume of the resin contained in the adhesive layer in consideration of the effect of blending, the increase in storage elastic modulus of the adhesive, the decrease in adhesiveness, and the like. .
また、薄膜コンデンサの搭載箇所表面が配線基板の金属層（回路導体）である場合、上記接着層は硬化後に導電性を示す導電性樹脂材料からなるものであることが好ましく、等方導電性もしくは異方導電性を示す導電性樹脂材料からなるものであることがより好ましい。金属層表面に導電性を有する接着層を介して薄膜コンデンサの電極を接続することで、電極接続のためのプロセスが不要となり、経済性を向上させることが可能となる。 Further, when the surface where the thin film capacitor is mounted is a metal layer (circuit conductor) of the wiring board, the adhesive layer is preferably made of a conductive resin material that exhibits conductivity after curing, and isotropically conductive or More preferably, it is made of a conductive resin material exhibiting anisotropic conductivity. By connecting the electrode of the thin film capacitor to the surface of the metal layer through a conductive adhesive layer, a process for electrode connection becomes unnecessary, and the economy can be improved.
また、導電性を示す上記接着層は、金属フィラーが含まれることが好ましい。金属フィラーとしては、例えば、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ａｌ、Ｐｔ、Ｒｕ等の金属又はこれらを含む合金などが挙げられるが、電気導電度と経済性を考慮すると、Ａｇ、Ｃｕが優れている。また、金属フィラーの含有量は、導電性の効果、接着剤の貯蔵弾性率の上昇、接着性の低下等を考慮すると、当該接着層に含まれる樹脂１００体積部に対して０．１〜５０体積部であることが好ましく、等方導電性接着層の場合には２０〜５０体積部、異方導電性接着層の場合には０．１〜２０体積部であることがより好ましい。また、異方導電性接着層の場合には、非導電性のガラス、セラミック、プラスチック等に、上記金属フィラーとして用いる金属を被覆することにより、その最外層を導電化した金属被覆フィラーを用いてもよい。この場合、金属被覆層の厚みは良好な抵抗を得るために、１００オングストローム以上であることが好ましい。 Moreover, it is preferable that the said adhesive layer which shows electroconductivity contains a metal filler. Examples of the metal filler include metals such as Au, Ag, Cu, Ni, Sn, Al, Pt, and Ru, or alloys containing these, but considering electric conductivity and economy, Ag and Cu are Are better. In addition, the content of the metal filler is 0.1 to 50 with respect to 100 parts by volume of the resin contained in the adhesive layer in consideration of the conductive effect, the increase in the storage elastic modulus of the adhesive, the decrease in the adhesiveness, and the like. The volume is preferably 20 parts by volume in the case of an isotropic conductive adhesive layer, and more preferably 0.1-20 parts by volume in the case of an anisotropic conductive adhesive layer. In the case of an anisotropic conductive adhesive layer, a non-conductive glass, ceramic, plastic, or the like is coated with a metal used as the metal filler, thereby using a metal-coated filler whose outermost layer is made conductive. Also good. In this case, the thickness of the metal coating layer is preferably 100 angstroms or more in order to obtain good resistance.
また、配線基板に搭載された上記薄膜コンデンサおよび配線基板の最外層を覆うためのソルダーレジストは、はんだ実装工程で膨れや剥がれを生じないものであれば制限はなく、例えば、エポキシ樹脂系、オキセタン樹脂系、フェノール樹脂系、メラミン樹脂系、ビスマレイミド樹脂系等を用いることができる。また、ソルダーレジストを所望形状にパターニングする手法としては、熱硬化系樹脂を必要な箇所に印刷する手法や、感光性樹脂を露光・現像してパターニングする手法など、公知の手法を適宜用いることができる。また、ソルダーレジスト層の厚みは、回路導体をはんだから保護できればよく、特に限定されないが、仕上がり後の最低厚みとして、１０〜５０μｍを確保できることが好ましい。また、最外層を覆う前に、当該層表面をブラスト処理等により粗化処理してソルダーレジスト層の密着性を向上させておくことが好ましい。 Also, the solder resist for covering the thin film capacitor mounted on the wiring board and the outermost layer of the wiring board is not limited as long as it does not swell or peel off in the solder mounting process. For example, epoxy resin-based, oxetane A resin system, a phenol resin system, a melamine resin system, a bismaleimide resin system, or the like can be used. In addition, as a method of patterning the solder resist into a desired shape, a known method such as a method of printing a thermosetting resin on a necessary portion or a method of patterning by exposing and developing a photosensitive resin may be appropriately used. it can. Further, the thickness of the solder resist layer is not particularly limited as long as the circuit conductor can be protected from the solder, but it is preferable that 10 to 50 μm can be secured as the minimum thickness after finishing. Further, before covering the outermost layer, the surface of the layer is preferably roughened by blasting or the like to improve the adhesion of the solder resist layer.
また、上記ソルダーレジスト層は、接続端子となる箇所を開口部として除いて上記薄膜コンデンサおよび配線基板の最外層を覆うものであるが、本発明では、当該開口部として、上記薄膜コンデンサにおける開口部Ｘの内側面を覆い、上記金属層Ｃの露出面を接続端子となす開口部Ｙを少なくとも有する。これにより、開口部Ｘにおける金属層Ｃの露出面の一部を接続端子として利用することが可能となる。なお、この開口部Ｙの形状や大きさ（径）は、開口部Ｘの内側面を覆い、金属層Ｃを露出させるような形状や大きさであればよく、特に限定されない。 Further, the solder resist layer covers the outermost layer of the thin film capacitor and the wiring board except for the portion serving as the connection terminal as an opening. In the present invention, the opening is the opening in the thin film capacitor. It has at least an opening Y that covers the inner surface of X and uses the exposed surface of the metal layer C as a connection terminal. Thereby, a part of exposed surface of the metal layer C in the opening X can be used as a connection terminal. The shape and size (diameter) of the opening Y may be any shape and size that covers the inner surface of the opening X and exposes the metal layer C, and is not particularly limited.
さらに、本発明では、上記ソルダーレジスト層に、上記金属層Ｃの接続端子（開口部Ｙにおける露出面）に隣接するように、金属層Ａを露出させる開口部Ｚを設け、これを接続端子とすることが好ましい。このように、金属層Ａの接続端子と金属層Ｃの接続端子が隣接することにより、コンデンサに寄生するインダクタンス（ＥＳＬ）が小さくなり、高周波のアプリケーションへの適用が容易になる。 Further, in the present invention, the solder resist layer is provided with an opening Z that exposes the metal layer A so as to be adjacent to the connection terminal (exposed surface in the opening Y) of the metal layer C, and this is used as a connection terminal. It is preferable to do. As described above, the connection terminal of the metal layer A and the connection terminal of the metal layer C are adjacent to each other, so that the parasitic inductance (ESL) of the capacitor is reduced and the application to a high frequency application is facilitated.
さらに、本発明では、金属層Ａ及び金属層Ｃが配線基板の導体パターンから電気的に独立した構造を有することが好ましく、これにより、電気的な接続部の形成を略することができるため、経済性に優れた薄膜コンデンサ搭載配線基板を提供することが可能となる。 Furthermore, in the present invention, it is preferable that the metal layer A and the metal layer C have a structure that is electrically independent from the conductor pattern of the wiring board, thereby making it possible to omit the formation of the electrical connection portion. It becomes possible to provide a wiring board mounted with a thin film capacitor having excellent economic efficiency.
また、本発明の薄膜コンデンサ搭載基板は、その電極（金属層）が接続端子を介して半導体チップや半導体パッケージの電極と電気的に接続されることで、電子回路の中で低ＥＳＬなコンデンサの機能を発現することが可能となり、その結果、ノイズ低減効果が高く、小型で、絶縁信頼性に優れた半導体装置を提供することが可能となる。すなわち、本発明の半導体装置は、本発明の薄膜コンデンサ搭載基板の所定位置に半導体チップを搭載してなり、少なくとも、薄膜コンデンサ搭載基板の開口部Ｙにおける接続端子（金属層Ｃの露出面）と半導体チップの電極が電気的に接続されていることを特徴とするものである。このような本発明の半導体装置は、薄膜コンデンサを配線基板内部に配置したものと比較して、ノイズ低減効果が高く、また、基板上で薄膜コンデンサを形成して製造されるものではないため、従来技術と比較して配線基板の製造工程を簡略化することができ、経済性に優れる。また、ソルダーレジストにより開口部Ｘの内側面が覆われているため、絶縁信頼性にも優れる。 Moreover, the thin film capacitor mounting substrate of the present invention has an electrode (metal layer) electrically connected to an electrode of a semiconductor chip or a semiconductor package through a connection terminal, so that a low ESL capacitor can be used in an electronic circuit. As a result, it is possible to provide a semiconductor device having a high noise reduction effect, a small size, and excellent insulation reliability. That is, the semiconductor device of the present invention has a semiconductor chip mounted at a predetermined position of the thin film capacitor mounting substrate of the present invention, and at least a connection terminal (exposed surface of the metal layer C) in the opening Y of the thin film capacitor mounting substrate. The electrodes of the semiconductor chip are electrically connected. Such a semiconductor device of the present invention has a high noise reduction effect as compared with a thin film capacitor disposed inside a wiring board, and is not manufactured by forming a thin film capacitor on a substrate. Compared with the prior art, the manufacturing process of the wiring board can be simplified and the cost efficiency is excellent. Moreover, since the inner side surface of the opening X is covered with the solder resist, the insulation reliability is excellent.
以下、実施例により本発明を具体的に説明するが、本発明はこれらに制限するものではない。 EXAMPLES Hereinafter, the present invention will be specifically described with reference to examples, but the present invention is not limited thereto.
（実施例１）
＜接着フィルム付き薄膜コンデンサの作製＞
テトラエトキシシラン０．５ｇおよび塩酸２ｇを、エタノール（９９．５％）９７．５ｇに溶解し、２０℃で６０時間放置してシリカゾルを液中で合成し、シリカゾルのエタノール分散液１００ｇを得た。これにチタン酸バリウム（以下ＢＴＯ）ナノ粒子（戸田工業株式会社製、平均粒径３０ｎｍ）３ｇを加え、超音波を用いて分散し、２０℃で２４時間放置して、シリカゾルをＢＴＯナノ粒子の表面に吸着させた。なお、ＢＴＯナノ粒子は、水を媒体とするスラリーを遠心分離し、沈降させた粒子を回収してエタノール中に分散し、再度遠心分離して沈降させ回収したものを用いた。吸着後、遠心分離し、未吸着のシリカゾルを含む上澄み液を除去した後、再度エタノールを加えて分散することでナノ粒子を洗浄した。洗浄後、遠心分離し、シリカゾル吸着ＢＴＯナノ粒子を得た（平均粒径３０ｎｍの結晶性微粒子）。
(Example 1)
<Production of thin film capacitor with adhesive film>
0.5 g of tetraethoxysilane and 2 g of hydrochloric acid were dissolved in 97.5 g of ethanol (99.5%) and allowed to stand at 20 ° C. for 60 hours to synthesize silica sol in the liquid, thereby obtaining 100 g of an ethanol dispersion of silica sol. . To this, 3 g of barium titanate (hereinafter referred to as BTO) nanoparticles (manufactured by Toda Kogyo Co., Ltd., average particle size of 30 nm) was added, dispersed using ultrasonic waves, and allowed to stand at 20 ° C. for 24 hours. Adsorbed on the surface. The BTO nanoparticles used were those obtained by centrifuging a slurry using water as a medium, collecting the precipitated particles, dispersing them in ethanol, centrifuging them again, and sedimenting and collecting them. After adsorption, the mixture was centrifuged to remove the supernatant liquid containing unadsorbed silica sol, and then the nanoparticles were washed by adding ethanol again and dispersing. After washing, the mixture was centrifuged to obtain silica sol-adsorbed BTO nanoparticles (crystalline fine particles having an average particle diameter of 30 nm).
また、バリウム５．４ｇを、２−メトキシエタノール１５７ｇと酢酸２５ｇの混合液に完全に溶解した後、さらにテトラエトキシチタン９ｇを加えて撹拌し、０．２ＭのＢＴＯ前駆体溶液２００ｍｌを得た。 Further, after 5.4 g of barium was completely dissolved in a mixed solution of 157 g of 2-methoxyethanol and 25 g of acetic acid, 9 g of tetraethoxytitanium was further added and stirred to obtain 200 ml of 0.2 M BTO precursor solution.
次に、上記シリカゾル吸着ＢＴＯナノ粒子３ｇを、上記０．２ＭのＢＴＯ前駆体溶液４３．５ｇと２―メトキシエタノール５６．１ｇとＮ，Ｎ−ジメチルホルムアミド５．４ｇの混合液に加え、超音波を用いて分散し、ＢＴＯ濃度０．２Ｍの、ナノ粒子を添加した前駆体溶液Ａを得た。 Next, 3 g of the silica sol-adsorbed BTO nanoparticles are added to a mixed solution of 43.5 g of the 0.2 M BTO precursor solution, 56.1 g of 2-methoxyethanol, and 5.4 g of N, N-dimethylformamide, and ultrasonic waves are added. To obtain a precursor solution A having a BTO concentration of 0.2 M and added with nanoparticles.
また、イソプロポキシチタン５．７ｇを２−メトキシエタノール１４０ｇと酢酸５１ｇの混合液に完全に溶解して、０．１Ｍのチタニア前駆体溶液１００ｍｌを得た。 Further, 5.7 g of isopropoxy titanium was completely dissolved in a mixed solution of 140 g of 2-methoxyethanol and 51 g of acetic acid to obtain 100 ml of a 0.1 M titania precursor solution.
一方、１０ｃｍ×１０ｃｍ×厚さ２０μｍの銅箔（三井金属鉱業株式会社製、３ＥＣ−ＶＬＰ）の光沢面側に、スパッタ法により厚さ０．８μｍのＮｉ薄膜を形成して、Ｎｉ薄膜付の銅箔（金属層Ｃ）を得た。 On the other hand, a Ni thin film with a thickness of 0.8 μm is formed by sputtering on the glossy side of a 10 cm × 10 cm × 20 μm thick copper foil (manufactured by Mitsui Metal Mining Co., Ltd., 3EC-VLP). A copper foil (metal layer C) was obtained.
次に、上記で得たＮｉ薄膜層付の銅箔のＮｉ薄膜側に、上記ＢＴＯ前駆体溶液をスピンコートし、３５０℃のホットプレート上で４分間乾燥した後、再びＢＴＯ前駆体溶液をスピンコートし、同様に乾燥して、構成元素としてＢａとＴｉとを含むアモルファス複合金属酸化物薄膜層Ｄ（厚さ１００ｎｍ）を形成した。次いで、当該薄膜層Ｄ上に、上記前駆体溶液Ａをスピンコートし、３５０℃のホットプレート上で４分乾燥する操作を８回繰り返して、結晶性微粒子が分散されたアモルファス複合金属酸化物層Ｅ（厚さ４００ｎｍ）を形成した。さらに、当該複合金属酸化物層上に、上記チタニア前駆体溶液をスピンコートし、３５０℃のホットプレート上で４分乾燥する操作を２回繰り返して、構成元素としてＴｉを含むアモルファス金属酸化物薄膜層Ｆ（厚さ１００ｎｍ）を形成した。最後に３５０℃のホットプレート上で２時間熱処理して、薄膜層Ｄと複合金属酸化物層Ｅと薄膜層Ｆとをそれぞれ熟成し、誘電体層Ｂとした。 Next, the BTO precursor solution is spin-coated on the Ni thin film side of the copper foil with the Ni thin film layer obtained above, dried on a hot plate at 350 ° C. for 4 minutes, and then the BTO precursor solution is spun again. It was coated and dried in the same manner to form an amorphous composite metal oxide thin film layer D (thickness: 100 nm) containing Ba and Ti as constituent elements. Subsequently, the operation of spin-coating the precursor solution A on the thin film layer D and drying it on a hot plate at 350 ° C. for 4 minutes is repeated 8 times to obtain an amorphous composite metal oxide layer in which crystalline fine particles are dispersed. E (thickness 400 nm) was formed. Further, the operation of spin-coating the titania precursor solution on the composite metal oxide layer and drying it on a hot plate at 350 ° C. for 4 minutes is repeated twice to form an amorphous metal oxide thin film containing Ti as a constituent element Layer F (thickness 100 nm) was formed. Finally, heat treatment was performed on a hot plate at 350 ° C. for 2 hours, and the thin film layer D, the composite metal oxide layer E, and the thin film layer F were aged to form a dielectric layer B.
次に、上記誘電体層Ｂ（薄膜層Ｆ）上に、スパッタ法により厚さ０．８μｍのＮｉ薄膜を形成した後、さらに当該Ｎｉ薄膜上に電解銅めっきにより厚さ２０μｍのＣｕからなる金属層Ａを形成した。次いで、当該金属層Ａ上にドライフィルムタイプのフォトレジストをラミネートし、パターンを焼付けし、現像・エッチング・レジスト除去を行うことにより、金属層Ａに電極を形成すると同時に、上記薄膜層Ｆが露出する開口部（薄膜層Ｆの露出面（円）の直径１５０μｍ）を形成した。 Next, after forming a Ni thin film having a thickness of 0.8 μm on the dielectric layer B (thin film layer F) by sputtering, a metal made of Cu having a thickness of 20 μm is further formed on the Ni thin film by electrolytic copper plating. Layer A was formed. Next, a dry film type photoresist is laminated on the metal layer A, a pattern is baked, and development, etching, and resist removal are performed to form an electrode on the metal layer A, and at the same time, the thin film layer F is exposed. The opening (diameter 150 μm of the exposed surface (circle) of the thin film layer F) was formed.
次に、上記金属層Ｃの、Ｎｉ薄膜側と反対の面に、絶縁性を示す厚み１５μｍの接着フィルム（日立化成工業（株）製、商品名：ＨＳ−２３０、熱硬化性接着フィルム）と厚み２５μｍのＰＥＴフィルムとを順次積層し、１００℃、１ＭＰａ、１０秒の条件でラミネートした後、これを２．２ｍｍ×２．２ｍｍの大きさにカッターナイフで切断し、接着フィルム付き薄膜コンデンサを作製した。 Next, on the surface of the metal layer C opposite to the Ni thin film side, an adhesive film having a thickness of 15 μm showing insulating properties (manufactured by Hitachi Chemical Co., Ltd., trade name: HS-230, thermosetting adhesive film) and After laminating a PET film with a thickness of 25 μm in order and laminating under conditions of 100 ° C., 1 MPa, and 10 seconds, this was cut to a size of 2.2 mm × 2.2 mm with a cutter knife to obtain a thin film capacitor with an adhesive film. Produced.
＜薄膜コンデンサ搭載基板の作製＞
上記で得た絶縁性を示す接着フィルム付き薄膜コンデンサを用い、図４に示す工程で、これを多層配線基板表面に配置した。
<Fabrication of thin film capacitor mounting substrate>
Using the thin film capacitor with an adhesive film showing the insulating property obtained above, this was disposed on the surface of the multilayer wiring board in the step shown in FIG.
まず、ガラスエポキシ積層板ＭＣＬ−Ｅ−６７９Ｆ〔日立化成工業（株）製、商品名〕、ガラスエポキシプリプレグＧＥＡ−６７９Ｆ〔日立化成工業（株）製、商品名〕及び銅箔Ｆ３−ＷＳ〔古河サーキットフォイル（株）製、商品名〕を用いて任意の回路を有する板厚０．４ｍｍの４層樹脂基板を作製した（図４（ａ））。 First, glass epoxy laminate MCL-E-679F [manufactured by Hitachi Chemical Co., Ltd., trade name], glass epoxy prepreg GEA-679F [manufactured by Hitachi Chemical Co., Ltd., trade name] and copper foil F3-WS [Furukawa A 4-layer resin substrate having an arbitrary circuit thickness of 0.4 mm was produced using a circuit foil manufactured by Circuit Foil Co., Ltd. (FIG. 4A).
次に、４層樹脂基板の、表面回路５が形成されていない絶縁層６表面に、ＰＥＴフィルムを剥離した上記薄膜コンデンサを、接着フィルム４１面を基板面にして配置し、１００℃、１ＭＰａ、６０秒の熱圧着条件で接着した（図４（ｂ））。 Next, on the surface of the insulating layer 6 on which the surface circuit 5 is not formed of the four-layer resin substrate, the thin film capacitor from which the PET film has been peeled is disposed with the adhesive film 41 surface as the substrate surface, and 100 ° C., 1 MPa, Bonding was performed under the thermocompression bonding conditions of 60 seconds (FIG. 4B).
次に、薄膜コンデンサが接着された上記基板の最外表面に対し、ソルダーレジストの密着性向上と薄膜コンデンサの金属層Ａに形成されたクリアランス部分の誘電体層Ｂ（薄膜層Ｄと複合金属酸化物層Ｅと薄膜層Ｆ）の除去を目的に、平均粒径３０μｍのアルミナを含む水系処理液を用いた高圧水洗処理（ブラスト処理、水圧０．３ＭＰａ）を施した。その結果、最外表面の粗化と同時に、金属層Ｃが露出する開口部Ｘ（金属層Ｃの露出面（円）の直径１５０μｍ）を形成することができた。 Next, with respect to the outermost surface of the substrate to which the thin film capacitor is bonded, the adhesion of the solder resist is improved, and the dielectric layer B (the thin film layer D and the composite metal oxide) in the clearance portion formed on the metal layer A of the thin film capacitor. For the purpose of removing the material layer E and the thin film layer F), high-pressure water washing treatment (blast treatment, water pressure 0.3 MPa) using an aqueous treatment liquid containing alumina having an average particle diameter of 30 μm was performed. As a result, it was possible to form the opening X (the diameter of the exposed surface (circle) of the metal layer C of 150 μm) from which the metal layer C is exposed, simultaneously with the roughening of the outermost surface.
基板を乾燥後、ソルダーレジストＰＳＲ−４０００ ＡＵＳ５（太陽インキ製造（株）製、商品名）をロールコーターで基板表面が覆われるように塗布し、乾燥後に露光・現像・硬化（１７０℃、６０分）して、所望箇所に開口部８を有するソルダーレジスト層７を形成した（図４（ｃ））。このとき、薄膜コンデンサに形成された開口部Ｘは、金属層Ｃが露出するように形成されたソルダーレジスト層の開口部Ｙ（金属層Ｃの露出面（円）の直径１００μｍ）により、その内側面が覆われている。また、当該開口部Ｙに隣接して、金属層Ａを露出させる開口部Ｚも形成されている。 After drying the substrate, solder resist PSR-4000 AUS5 (trade name, manufactured by Taiyo Ink Manufacturing Co., Ltd.) is applied with a roll coater so that the substrate surface is covered, and after exposure, development and curing (170 ° C., 60 minutes) Then, a solder resist layer 7 having an opening 8 at a desired location was formed (FIG. 4C). At this time, the opening X formed in the thin film capacitor includes an opening Y of the solder resist layer formed so that the metal layer C is exposed (diameter 100 μm of the exposed surface (circle) of the metal layer C). The sides are covered. An opening Z that exposes the metal layer A is also formed adjacent to the opening Y.
その後、厚み３μｍの無電解ニッケルめっきと厚み０．１μｍの無電解金めっき（Ｎｉ／Ａｕめっき９）を外層回路パターン露出部（接続端子）表面層に形成して、薄膜コンデンサ搭載基板を得た（図４（ｄ））。 Thereafter, an electroless nickel plating having a thickness of 3 μm and an electroless gold plating (Ni / Au plating 9) having a thickness of 0.1 μm were formed on the surface layer of the outer layer circuit pattern exposed portion (connection terminal) to obtain a thin film capacitor mounting substrate. (FIG. 4 (d)).
（実施例２）
＜接着フィルム付き薄膜コンデンサの作製＞
絶縁性を示す厚み１５μｍの接着フィルムに代えて、下記の等方導電性を示す接着フィルムを用いた以外は、実施例１と同様にして接着フィルム付き薄膜コンデンサを作製した。
(Example 2)
<Production of thin film capacitor with adhesive film>
A thin film capacitor with an adhesive film was produced in the same manner as in Example 1 except that an adhesive film having the following isotropic conductivity was used instead of the adhesive film having a thickness of 15 μm.
（等方導電性を示す接着フィルム）
まず、エポキシ樹脂としてビスフェノールＡ型エポキシ樹脂〔エポキシ当量１９０、ジャパンエポキシレジン（株）製、商品名：エピコート８２８を使用〕３０重量部、クレゾールノボラック型エポキシ樹脂〔エポキシ当量２１０、東都化成（株）製、商品名：ＹＤＣＮ−７０３を使用〕３０重量部、エポキシ樹脂の硬化剤としてフェノールノボラック樹脂〔大日本インキ化学工業（株）製、商品名：プライオーフェンＬＦ２８８２を使用〕４０重量部、フェノキシ樹脂〔分子量５万、東都化成（株）製、商品名：フェノトートＹＰ−５０を使用〕３０重量部、硬化促進剤として硬化促進剤１−シアノエチル−２−フェニルイミダゾール（キュアゾール２ＰＺ−ＣＮを使用）０．５重量部及び金属フィラーとして銀粉〔石福金属興業（株）製のＲＨタイプを使用〕６００重量部からなる組成物に、メチルエチルケトンを加えて撹拌混合し、さらにビーズミルを用いて混練し、真空脱気して接着剤ワニスを作製した。
(Adhesive film showing isotropic conductivity)
First, bisphenol A type epoxy resin (epoxy equivalent 190, manufactured by Japan Epoxy Resin Co., Ltd., using trade name: Epicoat 828) as an epoxy resin, 30 parts by weight, cresol novolac type epoxy resin [epoxy equivalent 210, Toto Kasei Co., Ltd. Manufactured, trade name: YDCN-703 is used] 30 parts by weight, phenol novolak resin [manufactured by Dainippon Ink & Chemicals, Inc., trade name: Priorofen LF2882] is used as a curing agent for epoxy resin, 40 parts by weight, phenoxy resin [Molecular weight 50,000, manufactured by Tohto Kasei Co., Ltd., trade name: Phenototo YP-50 is used] 30 parts by weight, curing accelerator 1-cyanoethyl-2-phenylimidazole (Cureazole 2PZ-CN is used) as a curing accelerator 0.5 parts by weight and silver powder as a metal filler [manufactured by Ishifuku Metal Industry Co., Ltd. The composition comprising RH type in use] 600 parts by weight, and mixed by stirring with methyl ethyl ketone was further kneaded with a bead mill, to prepare an adhesive varnish by vacuum degassing.
次に、上記接着剤ワニスを、厚さ２５μｍの離型処理したポリエチレンテレフタレートフィルム上に塗布し、１４０℃で５分間加熱乾燥して、膜厚が２０μｍのＢステージ状態の塗膜を形成し、キャリアフィルムを備えた接着フィルムを作製した。 Next, the adhesive varnish is applied onto a 25 μm thick release-treated polyethylene terephthalate film and dried by heating at 140 ° C. for 5 minutes to form a B-stage coating film having a thickness of 20 μm. An adhesive film provided with a carrier film was produced.
＜薄膜コンデンサ搭載基板の作製＞
等方導電性を示す接着フィルム付き薄膜コンデンサを用い、図５に示す工程で、これを多層配線基板表面に配置した。
<Fabrication of thin film capacitor mounting substrate>
Using a thin film capacitor with an adhesive film showing isotropic conductivity, this was disposed on the surface of the multilayer wiring board in the step shown in FIG.
まず、ガラスエポキシ積層板ＭＣＬ−Ｅ−６７９Ｆ〔日立化成工業（株）製、商品名〕、ガラスエポキシプリプレグＧＥＡ−６７９Ｆ〔日立化成工業（株）製、商品名〕及び銅箔Ｆ３−ＷＳ〔古河サーキットフォイル（株）製、商品名〕を用いて任意の回路を有する板厚０．４ｍｍの４層樹脂基板を作製した（図５（ａ））。 First, glass epoxy laminate MCL-E-679F [manufactured by Hitachi Chemical Co., Ltd., trade name], glass epoxy prepreg GEA-679F [manufactured by Hitachi Chemical Co., Ltd., trade name] and copper foil F3-WS [Furukawa A 4-layer resin substrate having an arbitrary circuit thickness of 0.4 mm was produced using a circuit foil manufactured by Circuit Foil Co., Ltd. (FIG. 5A).
次に、４層樹脂基板の表面回路５表面に、ＰＥＴフィルムを剥離した上記薄膜コンデンサを、接着フィルム４２面を基板面にして配置し、１００℃、１ＭＰａ、６０秒の熱圧着条件で接着した（図５（ｂ））。 Next, the thin film capacitor from which the PET film was peeled off was placed on the surface of the surface circuit 5 of the four-layer resin substrate, with the adhesive film 42 surface being the substrate surface, and adhered under thermocompression conditions of 100 ° C., 1 MPa, 60 seconds. (FIG. 5B).
次に、ソルダーレジストの密着性向上と薄膜コンデンサの金属層Ａに形成されたクリアランス部分の薄膜除去を目的に、平均粒径３０μｍのアルミナを含む水系処理液を用いて、０．３ＭＰａの水圧で高圧水洗処理を行った。 Next, for the purpose of improving the adhesion of the solder resist and removing the thin film at the clearance portion formed on the metal layer A of the thin film capacitor, an aqueous treatment liquid containing alumina having an average particle size of 30 μm is used and the water pressure is 0.3 MPa. A high-pressure water washing treatment was performed.
基板を乾燥後、ソルダーレジストＰＳＲ−４０００ ＡＵＳ５〔太陽インキ製造（株）製、商品名〕をロールコーターで基板表面が覆われるように塗布し、乾燥後に露光・現像・硬化（１７０℃、６０分）して、所望箇所に開口部８を有するソルダーレジスト層７を形成した（図５（ｃ））。このとき、薄膜コンデンサに形成された開口部Ｘは、金属層Ｃが露出するように形成されたソルダーレジスト層の開口部Ｙにより、その内側面が覆われている。また、当該開口部Ｙに隣接して、金属層Ａを露出させる開口部Ｚも形成されている。 After drying the substrate, solder resist PSR-4000 AUS5 (trade name, manufactured by Taiyo Ink Manufacturing Co., Ltd.) was applied with a roll coater so that the surface of the substrate was covered, and after exposure, development and curing (170 ° C., 60 minutes) Then, a solder resist layer 7 having an opening 8 at a desired location was formed (FIG. 5C). At this time, the inner surface of the opening X formed in the thin film capacitor is covered with the opening Y of the solder resist layer formed so that the metal layer C is exposed. An opening Z that exposes the metal layer A is also formed adjacent to the opening Y.
その後、厚み３μｍの無電解ニッケルめっきと厚み０．１μｍの無電解金めっき（Ｎｉ／Ａｕめっき９）を外層回路パターン露出部（接続端子）表面層に形成して、薄膜コンデンサ搭載基板を得た（図５（ｄ））。 Thereafter, an electroless nickel plating having a thickness of 3 μm and an electroless gold plating (Ni / Au plating 9) having a thickness of 0.1 μm were formed on the surface layer of the outer layer circuit pattern exposed portion (connection terminal) to obtain a thin film capacitor mounting substrate. (FIG. 5D).
（実施例３）
＜接着フィルム付き薄膜コンデンサの作製＞
絶縁性を示す厚み１５μｍの接着フィルムに代えて、厚み２０μｍの異方導電性を示す接着フィルム〔日立化成工業（株）製、商品名：ＡＣ−２０５６、熱硬化性接着フィルムＥ〕を用いた以外は、実施例１と同様にして接着フィルム付き薄膜コンデンサ作製した。
(Example 3)
<Production of thin film capacitor with adhesive film>
Instead of an adhesive film having a thickness of 15 μm showing insulating properties, an adhesive film having a thickness of 20 μm and anisotropic conductivity (manufactured by Hitachi Chemical Co., Ltd., trade name: AC-2056, thermosetting adhesive film E) was used. A thin film capacitor with an adhesive film was produced in the same manner as Example 1 except for the above.
＜薄膜コンデンサ搭載基板の作製＞
等方導電性を示す接着フィルム付き薄膜コンデンサの代わりに、上記異方導電性を示す接着フィルム付き薄膜コンデンサを用いた以外は、実施例２と同様にして薄膜コンデンサ搭載基板を得た。
<Fabrication of thin film capacitor mounting substrate>
A thin film capacitor mounting substrate was obtained in the same manner as in Example 2 except that the thin film capacitor with an adhesive film showing anisotropic conductivity was used instead of the thin film capacitor with an adhesive film showing isotropic conductivity.
（実施例４）
＜薄膜コンデンサ搭載基板の作製＞
絶縁性を示す接着フィルムとＰＥＴフィルムを備えない薄膜コンデンサを用い、これを４層樹脂基板の表面回路５表面に、薄膜コンデンサの金属層Ｃが基板に面するように２０μｍのはんだ箔〔福田金属箔粉工業（株）製〕を介して配置し、２３０℃で加熱してはんだを溶融させ接続した以外は、実施例１と同様にして、薄膜コンデンサ搭載基板を得た。
Example 4
<Fabrication of thin film capacitor mounting substrate>
Using a thin film capacitor without an adhesive film and PET film showing insulation properties, this is applied to the surface circuit 5 surface of the four-layer resin substrate, and a 20 μm solder foil [Fukuda Metal Co., Ltd.] so that the metal layer C of the thin film capacitor faces the substrate A thin film capacitor mounting substrate was obtained in the same manner as in Example 1, except that the solder was melted and connected by heating at 230 ° C.
（比較例１）
実施例１の接着フィルム付き薄膜コンデンサの代わりに、０６０３サイズのチップコンデンサ部品ＧＲＭ０３３Ｒ７１Ｃ１０２〔（株）村田製作所製、商品名〕を、はんだを用いて、４層樹脂基板の表面回路に配置、接続した以外は、実施例１と同様にして、コンデンサ搭載基板を作製した（図６参照）。
(Comparative Example 1)
Instead of the thin film capacitor with an adhesive film of Example 1, 0603 size chip capacitor component GRM033R71C102 [trade name, manufactured by Murata Manufacturing Co., Ltd.] was placed and connected to the surface circuit of the four-layer resin substrate using solder. Except for the above, a capacitor mounting substrate was fabricated in the same manner as in Example 1 (see FIG. 6).
（比較例２）
ソルダーレジストの開口部Ｙを、金属層Ａおよび誘電体層Ｂに設けられた開口部Ｘよりも大きい径とした、すなわち、開口部Ｘの内側面をソルダーレジストにより覆わなかった以外は、実施例１と同様にして、薄膜コンデンサ搭載基板を作製した（図７参照）。
(Comparative Example 2)
Example except that the opening Y of the solder resist has a larger diameter than the opening X provided in the metal layer A and the dielectric layer B, that is, the inner surface of the opening X is not covered with the solder resist. In the same manner as in No. 1, a thin film capacitor mounting substrate was produced (see FIG. 7).
＜薄膜コンデンサ搭載基板の評価＞
実施例１〜４、比較例１及び２で作製した薄膜コンデンサ搭載基板について、下記に示す方法により、それぞれの基板厚み、接続端子間のインピーダンス特性および絶縁性を評価した。結果を表１に示す。
<Evaluation of thin film capacitor mounting board>
About the thin film capacitor mounting board produced in Examples 1-4 and Comparative Examples 1 and 2, each board | substrate thickness, the impedance characteristic between connection terminals, and insulation were evaluated by the method shown below. The results are shown in Table 1.
（基板厚み）
マイクロメータ〔（株）ミツトヨ製、製品名：ＭＤＣ−２５Ｍ〕を用いて測定した。
(Substrate thickness)
The measurement was performed using a micrometer [manufactured by Mitutoyo Corporation, product name: MDC-25M].
（接続端子間のインピーダンス特性）
ベクトルネットワークアナライザ〔アジレント・テクノロジー（株）製、製品名：８７５３ＥＳ〕を用いて、開口部ＹとＺにおける接続端子間（コンデンサの電極間）のＳパラメータを測定し、高周波特性計算ソフトウェア〔アジレント・テクノロジー（株）製、製品名：ＡＤＳ〕を用いてインピーダンスを計算し、インピーダンスの共振周波数を求めた。図８に、実施例１と比較例１のインピーダンス特性の測定データを示す。
(Impedance characteristics between connection terminals)
Using a vector network analyzer (manufactured by Agilent Technologies, product name: 8753ES), the S parameter between the connection terminals at the openings Y and Z (between the electrodes of the capacitor) is measured. Impedance was calculated using Technology Co., Ltd., product name: ADS], and the resonance frequency of the impedance was determined. FIG. 8 shows measurement data of impedance characteristics of Example 1 and Comparative Example 1.
（接続端子間の絶縁性）
導通チェッカー〔三和電気計器（株）製、製品名：ＣＤ７８２Ｃ〕を用いて開口部ＹとＺにおける接続端子間（コンデンサの電極間）の絶縁性を評価した。
(Insulation between connection terminals)
Using a continuity checker (manufactured by Sanwa Denki Keiki Co., Ltd., product name: CD782C), the insulation between the connection terminals at the openings Y and Z (between the electrodes of the capacitor) was evaluated.
表１に示されるように、実施例１〜４で作製した薄膜コンデンサ搭載基板は、いずれも基板厚みが０．５０ｍｍを超えず、薄型化に有効であり、インピーダンスの共振周波数も高く、ノイズ抑制効果が高い。また、接続端子間の絶縁性が良好であることも明らかである。これに対し、比較例１で作製した基板は、チップ部品を用いたため、高さが０．８０ｍｍと大きな値を示し、インピーダンスの共振周波数も低い値を示した。また、比較例２で作製した基板は、基板厚みが０．５０ｍｍであったが、絶縁性が不良であった。また、従来技術で示した薄膜コンデンサ搭載基板との比較は出来なかったが、本発明の薄膜コンデンサ搭載基板は簡易なプロセスで作製できるため、経済性に優れることは明らかである。 As shown in Table 1, each of the thin film capacitor mounted substrates produced in Examples 1 to 4 has an effective substrate thickness that does not exceed 0.50 mm, has a high impedance resonance frequency, and suppresses noise. High effect. It is also clear that the insulation between the connection terminals is good. On the other hand, since the substrate manufactured in Comparative Example 1 used chip components, the height was as large as 0.80 mm, and the resonance frequency of the impedance was also low. Moreover, although the board | substrate produced by the comparative example 2 was 0.50 mm in board | substrate thickness, insulation was unsatisfactory. Moreover, although it was not possible to compare with the thin film capacitor mounting substrate shown in the prior art, it is clear that the thin film capacitor mounting substrate of the present invention is excellent in economic efficiency because it can be manufactured by a simple process.
１ コンデンサ電極（金属層Ａ）
２ 誘電体層Ｂ
３ コンデンサ電極（金属層Ｃ）
４１ 絶縁性を示す接着層
４２ 導電性を示す接着層
５ 配線基板の表面回路
６ 配線基板の絶縁層
７ ソルダーレジスト層
８ 開口部
９ Ｎｉ／Ａｕめっき層
１０ チップコンデンサ部品
１１ はんだ
1 Capacitor electrode (metal layer A)
2 Dielectric layer B
3 Capacitor electrode (metal layer C)
41 Adhesive layer showing insulation 42 Adhesive layer showing conductivity 5 Surface circuit 6 of wiring board Insulating layer 7 of wiring board Solder resist layer 8 Opening 9 Ni / Au plating layer 10 Chip capacitor component 11 Solder
Claims (14)
金属層Ａと金属層Ｃの間に誘電体層Ｂを少なくとも備える薄膜コンデンサを作製する工程、
前記薄膜コンデンサを、前記金属層Ａが外表面となるように接着層を介して前記配線基板上に積層する工程、
前記金属層Ａおよび前記誘電体層Ｂの所定箇所を順に除去して、前記金属層Ｃを露出させる開口部Ｘを形成する工程、および
前記薄膜コンデンサおよび前記配線基板の最外層を、接続端子となる箇所を除いてソルダーレジストで覆う工程、
を有し、前記ソルダーレジストで覆う際、前記開口部Ｘの内側面を覆って、前記金属層Ｃの露出面を接続端子となす開口部Ｙを形成することを特徴とする、薄膜コンデンサ搭載基板の製造方法。 Manufacturing a wiring board;
Producing a thin film capacitor having at least a dielectric layer B between the metal layer A and the metal layer C;
Laminating the thin film capacitor on the wiring board via an adhesive layer so that the metal layer A is an outer surface;
A step of removing predetermined portions of the metal layer A and the dielectric layer B in order to form an opening X exposing the metal layer C; and an outermost layer of the thin film capacitor and the wiring board, The process of covering with a solder resist except for
A thin film capacitor mounting board comprising: an opening Y that covers an inner surface of the opening X and uses the exposed surface of the metal layer C as a connection terminal when covered with the solder resist. Manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007029542A JP2008172182A (en) | 2006-12-14 | 2007-02-08 | Thin-film capacitor mounting substrate, manufacturing method of the same, and semiconductor device using its substrate |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006336889 | 2006-12-14 | ||
| JP2007029542A JP2008172182A (en) | 2006-12-14 | 2007-02-08 | Thin-film capacitor mounting substrate, manufacturing method of the same, and semiconductor device using its substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008172182A true JP2008172182A (en) | 2008-07-24 |
Family
ID=39699965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007029542A Pending JP2008172182A (en) | 2006-12-14 | 2007-02-08 | Thin-film capacitor mounting substrate, manufacturing method of the same, and semiconductor device using its substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008172182A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017139326A (en) * | 2016-02-03 | 2017-08-10 | 富士ゼロックス株式会社 | Circuit board and method for manufacturing circuit board |
| JP2018019070A (en) * | 2016-07-19 | 2018-02-01 | Tdk株式会社 | Electronic component built-in substrate |
-
2007
- 2007-02-08 JP JP2007029542A patent/JP2008172182A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017139326A (en) * | 2016-02-03 | 2017-08-10 | 富士ゼロックス株式会社 | Circuit board and method for manufacturing circuit board |
| JP2018019070A (en) * | 2016-07-19 | 2018-02-01 | Tdk株式会社 | Electronic component built-in substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9773611B2 (en) | Chip electronic component and manufacturing method thereof | |
| EP1387367B1 (en) | Composite particle for dielectrics, ultramicroparticulate composite resin particle, composition for forming dielectrics and use thereof | |
| WO2012157704A1 (en) | Copper powder, copper paste, method for manufacturing conductive coating film, and conductive coating film | |
| WO2007043683A1 (en) | Printed wiring board | |
| JPH11126978A (en) | Multilayered wiring board | |
| JP2005056935A (en) | Organic/inorganic oxide mixture thin film, electronic substrate with built-in passive element using the same, and method for manufacturing organic/inorganic oxide mixture thin film | |
| JP2002009416A (en) | Sheet for manufacturing printed wiring board, method for manufacturing printed wiring board using the sheet for manufacturing printed wiring board, and printed wiring board | |
| JP4375395B2 (en) | Thin film composite material and manufacturing method thereof, and multilayer wiring board and electronic component using the thin film composite material | |
| WO2016039314A1 (en) | Printed circuit board substrate, printed circuit board, and production method for printed circuit board substrate | |
| JP2004146495A (en) | Built-in chip capacitor for printed wiring board, and element-containing board built therein | |
| JPH11340367A (en) | Multilayer wiring board and its manufacture | |
| JP2008227153A (en) | Dielectric material for multilayer printed wiring board with built-in capacitor, multilayer printed wiring board with built-in capacitor member and capacitor, and method for manufacturing multilayer printed wiring board with built-in capacitor | |
| JP2008172182A (en) | Thin-film capacitor mounting substrate, manufacturing method of the same, and semiconductor device using its substrate | |
| JP4952332B2 (en) | CAPACITOR LAYER FORMING MATERIAL, MANUFACTURING METHOD THEREOF, AND PRINTED WIRING BOARD | |
| JP3786512B2 (en) | Manufacturing method of multilayer wiring board | |
| JP2007165814A (en) | Member for capacitor embedded in substrate, and substrate with embedded capacitor using it and manufacturing method of the substrate | |
| JP3595152B2 (en) | Wiring board and method of manufacturing the same | |
| JP2008060518A (en) | Part for built-in in substrate, and method of fabricating substrate using the same | |
| WO2004081952A1 (en) | Polymer composite high-dielectric-constant material, multilayer printed circuit board and module board | |
| JP3673448B2 (en) | Wiring board with built-in capacitor element | |
| JP2019121740A (en) | Method for manufacturing printed wiring board | |
| JP3944493B2 (en) | Printed wiring board, method for manufacturing the same, and multilayer printed wiring board | |
| JPH11103165A (en) | Multilayered wiring board and its manufacture | |
| JP4453325B2 (en) | Manufacturing method of electronic component built-in substrate | |
| JPH10178249A (en) | Wiring board and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100129 |
|
| A072 | Dismissal of procedure |
Effective date: 20110602 Free format text: JAPANESE INTERMEDIATE CODE: A073 |