JP2008227153A - Dielectric material for multilayer printed wiring board with built-in capacitor, multilayer printed wiring board with built-in capacitor member and capacitor, and method for manufacturing multilayer printed wiring board with built-in capacitor - Google Patents

Dielectric material for multilayer printed wiring board with built-in capacitor, multilayer printed wiring board with built-in capacitor member and capacitor, and method for manufacturing multilayer printed wiring board with built-in capacitor Download PDF

Info

Publication number
JP2008227153A
JP2008227153A JP2007063423A JP2007063423A JP2008227153A JP 2008227153 A JP2008227153 A JP 2008227153A JP 2007063423 A JP2007063423 A JP 2007063423A JP 2007063423 A JP2007063423 A JP 2007063423A JP 2008227153 A JP2008227153 A JP 2008227153A
Authority
JP
Japan
Prior art keywords
capacitor
metal layer
built
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007063423A
Other languages
Japanese (ja)
Inventor
Yasushi Shimada
靖 島田
Yoshitake Hirata
善毅 平田
Hiroshi Nakano
中野  広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2007063423A priority Critical patent/JP2008227153A/en
Publication of JP2008227153A publication Critical patent/JP2008227153A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a dielectric material for a multilayer printed wiring board with built-in capacitor which allows an on-board capacitors with difference of more than one figure in the capacity density to be efficiently fabricated on a board, to provide a multilayer printed wiring board with built-in capacitor member and capacitor, and to provide a method for manufacturing a multilayer printed wiring board with built-in capacitor. <P>SOLUTION: The dielectric material includes a first metalization layer with thickness of 5 to 15 μm, a first insulating layer with thickness of 0.1 to 1 μm, a second metalization layer with thickness of 10 to 35 μm, and a second insulating layer with thickness of 5 to 50 μm, wherein the specific inductive capacity of the first insulating layer is in the 10 to 2,000 range, while the specific inductive capacity after the second insulating layer is cured with a half-cured resin material is in the 20 to 100 range. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、キャパシタ内蔵多層プリント配線板用誘電体材料,キャパシタ部材とキャパシタ内蔵多層プリント配線板およびキャパシタ内蔵多層プリント配線板の製造方法に関する。   The present invention relates to a dielectric material for a capacitor-embedded multilayer printed wiring board, a capacitor member, a capacitor-embedded multilayer printed wiring board, and a method for manufacturing a capacitor-embedded multilayer printed wiring board.

近年、電子機器の発達にともない、電子部品の高性能化に加えて、小型化と軽量化の要求が増大している。特に携帯電話に代表されるモバイル電子機器においてはその利便性の追求からその要求が顕著である。このような背景から、各種の電子部品実装方法が検討・実用化されてきており、実装部品点数を低減するためにキャパシタに代表される受動部品内蔵が求められてきている。   In recent years, along with the development of electronic devices, demands for miniaturization and weight reduction in addition to high performance of electronic components are increasing. In particular, in mobile electronic devices typified by mobile phones, the demand is remarkable from the pursuit of convenience. Against this background, various electronic component mounting methods have been studied and put into practical use, and in order to reduce the number of mounted components, it is required to incorporate passive components such as capacitors.

キャパシタの用途としては、バイパスキャパシタやデカップリングキャパシタ,インピーダンスマッチングキャパシタ、DCカットキャパシタ等が挙げられ、要求される容量も数pFから数μFと大きな差がある。一方でキャパシタの誘電体としては、樹脂フィルムや樹脂と高誘電率無機フィラーのコンポジットフィルム、セラミックの薄膜フィルムなどが知られている(例えば、特許文献1、特許文献2、特許文献3、特許文献4参照)。これらは、基板に内蔵キャパシタを作製する材料として効果を発現できるものである。これらの材料は、材料設計の工夫により、作製できる比誘電率や厚みを変え、所望の容量密度を得ることができる。例えば、特許文献1では、エポキシ樹脂とチタン酸バリウム粉との組合せにより、比誘電率4〜41の材料が実施例に開示されている。記載された厚みを基に計算すると、その容量密度は2.4〜24pF/mmである。また、特許文献2では、高誘電率マトリックス樹脂とチタン酸バリウム粉の組合せにより、比誘電率64〜233、容量密度115〜200pF/mmの材料が実施例に開示されている。また、特許文献3では、ゾルゲル法で作製したチタン酸バリウムストロンチウムやチタン酸バリウムの薄膜により、480〜880pF/mm(0.25mm×0.25mmサイズで30〜55pF)の材料が実施例に開示されている。さらに、特許文献4では、各種材質で形成したキャパシタの厚みと比誘電率が実施例の表1中にまとめられている。この値を基に容量を算出すると、4.4〜8900000pF/mmとなる。 Applications of the capacitor include a bypass capacitor, a decoupling capacitor, an impedance matching capacitor, a DC cut capacitor, and the like, and the required capacitance varies greatly from several pF to several μF. On the other hand, as a dielectric of a capacitor, a resin film, a composite film of a resin and a high dielectric constant inorganic filler, a ceramic thin film, and the like are known (for example, Patent Document 1, Patent Document 2, Patent Document 3, and Patent Document). 4). These can exhibit an effect as a material for producing a built-in capacitor on a substrate. These materials can be obtained with a desired capacity density by changing the relative permittivity and thickness which can be produced by devising the material design. For example, in Patent Document 1, a material having a relative dielectric constant of 4 to 41 is disclosed in Examples by a combination of an epoxy resin and barium titanate powder. When calculated based on the described thickness, the capacity density is 2.4 to 24 pF / mm 2 . Further, in Patent Document 2, a material having a relative dielectric constant of 64 to 233 and a capacitance density of 115 to 200 pF / mm 2 is disclosed in Examples by a combination of a high dielectric constant matrix resin and barium titanate powder. Moreover, in patent document 3, the material of 480-880 pF / mm < 2 > (0.25-mm x 0.25-mm size 30-55 pF) is used for the Example by the thin film of barium strontium titanate or the barium titanate produced by the sol-gel method. It is disclosed. Furthermore, in patent document 4, the thickness and relative dielectric constant of the capacitor formed of various materials are summarized in Table 1 of the examples. When the capacity is calculated based on this value, it is 4.4 to 890000 pF / mm 2 .

特開2004−339260号公報JP 2004-339260 A 特開2003−327821号公報JP 2003-327821 A 特開2005−44833号公報JP-A-2005-44833 特開2002−9416号公報JP 2002-9416 A

しかし、容量差の大きな複数のキャパシタを内蔵化させるためには、複数の材料を用いて、複数の加工プロセスを通さなければならず、簡易な方法と材料が求められていた。本発明は、効率的に基板内に1桁以上の容量密度に違いのある基板内蔵キャパシタを効率的に作製するキャパシタ内蔵多層プリント配線板用誘電体材料,キャパシタ部材とキャパシタ内蔵多層プリント配線板およびキャパシタ内蔵多層プリント配線板の製造方法を提供することを目的とする。   However, in order to incorporate a plurality of capacitors having large capacitance differences, a plurality of materials must be used and a plurality of processing processes must be performed, and a simple method and material have been demanded. The present invention relates to a dielectric material for a multi-layer printed wiring board with a built-in capacitor, a capacitor member, a multi-layer printed wiring board with a built-in capacitor, and a multi-layer printed wiring board with a built-in capacitor. An object of the present invention is to provide a method for manufacturing a multilayer printed wiring board with a built-in capacitor.

本発明は、厚さ5〜15μmの第1の金属層と、厚さ0.1〜1μmの第1の絶縁層と、厚さ10〜35μmの第2の金属層と、厚さ5〜50μmの第2の絶縁層からなり、第1の絶縁層の比誘電率が10〜2000であり、第2の絶縁層が半硬化の樹脂材料でその硬化後の比誘電率が20〜100であるキャパシタ内蔵多層プリント配線板用誘電体材料に関する。   The present invention provides a first metal layer having a thickness of 5 to 15 μm, a first insulating layer having a thickness of 0.1 to 1 μm, a second metal layer having a thickness of 10 to 35 μm, and a thickness of 5 to 50 μm. The first insulating layer has a relative dielectric constant of 10 to 2000, the second insulating layer is a semi-cured resin material, and the relative dielectric constant after curing is 20 to 100. The present invention relates to a dielectric material for a multilayer printed wiring board with a built-in capacitor.

また、本発明は、第1の絶縁層が金属酸化物の薄膜材料、または金属酸化物のナノ粒子を充填した薄膜樹脂材料からなる前記のキャパシタ内蔵多層プリント配線板用誘電体材料に関する。   The present invention also relates to the dielectric material for a multilayer printed wiring board with a built-in capacitor, wherein the first insulating layer is made of a metal oxide thin film material or a thin film resin material filled with metal oxide nanoparticles.

また、本発明は、第2の絶縁層がエポキシ樹脂と比誘電率50〜2000の金属酸化物粒子を含み、かつ表面粗さ(Rz)が1〜5μmである前記のキャパシタ内蔵多層プリント配線板用誘電体材料に関する。   The present invention also provides the multilayer printed wiring board with a built-in capacitor, wherein the second insulating layer contains an epoxy resin and metal oxide particles having a relative dielectric constant of 50 to 2000, and the surface roughness (Rz) is 1 to 5 μm. The present invention relates to a dielectric material.

また、本発明は、第1の絶縁層に接する第1の金属層の表面と第2の金属層の表面がニッケルまたはクロムを主成分とする金属膜であり、第1の金属層と第2の金属層は銅を主成分とする前記のキャパシタ内蔵多層プリント配線板用誘電体材料に関する。   In the present invention, the surface of the first metal layer in contact with the first insulating layer and the surface of the second metal layer are metal films containing nickel or chromium as a main component, and the first metal layer and the second metal layer The metal layer relates to a dielectric material for a multilayer printed wiring board with a built-in capacitor, the main component of which is copper.

また、本発明は、厚さ5〜15μmの第1の金属層と、厚さ0.1〜1μmの第1の絶縁層と、厚さ10〜35μmの第2の金属層と、厚さ5〜50μmの第2の絶縁層と、厚さ10〜35μmの第3の金属層からなり、第1の絶縁層の比誘電率が10〜2000であり、第2の絶縁層の比誘電率が20〜100であるキャパシタ内蔵多層プリント配線板用誘電体材料に関する。   The present invention also provides a first metal layer having a thickness of 5 to 15 μm, a first insulating layer having a thickness of 0.1 to 1 μm, a second metal layer having a thickness of 10 to 35 μm, and a thickness of 5 It consists of a second insulating layer having a thickness of ˜50 μm and a third metal layer having a thickness of 10 to 35 μm. The relative dielectric constant of the first insulating layer is 10 to 2000, and the relative dielectric constant of the second insulating layer is It is related with the dielectric material for multilayer printed wiring boards with a built-in capacitor which is 20-100.

また、本発明は、第1の絶縁層が金属酸化物の薄膜材料、または金属酸化物のナノ粒子を充填した薄膜樹脂材料からなることを特徴とした前記のキャパシタ内蔵多層プリント配線板用誘電体材料に関する。   According to the present invention, the first insulating layer is made of a metal oxide thin film material or a thin film resin material filled with metal oxide nanoparticles. Regarding materials.

また、本発明は、第2の絶縁層がエポキシ樹脂と比誘電率50〜2000の金属酸化物粒子を含む前記のキャパシタ内蔵多層プリント配線板用誘電体材料に関する。   The present invention also relates to the dielectric material for a multilayer printed wiring board with a built-in capacitor, wherein the second insulating layer contains an epoxy resin and metal oxide particles having a relative dielectric constant of 50 to 2000.

また、本発明は、第1の絶縁層に接する第1の金属層の表面と第2の金属層の表面がニッケルまたはクロムを主成分とする金属膜であり、第1の金属層と第2の金属層および第3の金属層は銅を主成分とする前記のキャパシタ内蔵多層プリント配線板用誘電体材料に関する。   In the present invention, the surface of the first metal layer in contact with the first insulating layer and the surface of the second metal layer are metal films containing nickel or chromium as a main component, and the first metal layer and the second metal layer The metal layer and the third metal layer relate to a dielectric material for a multilayer printed wiring board with a built-in capacitor, the main component of which is copper.

また、本発明は、前記のキャパシタ内蔵多層プリント配線板用誘電体材料を用い、第1の金属層、第2の金属層、第3の金属層と第1の絶縁層が任意の形状にパターニングされたキャパシタ部材に関する。   Further, the present invention uses the above-described dielectric material for a multilayer printed wiring board with a built-in capacitor, and the first metal layer, the second metal layer, the third metal layer, and the first insulating layer are patterned into arbitrary shapes. It is related with the made capacitor member.

また、本発明は、前記のキャパシタ部材を内蔵したキャパシタ内蔵多層プリント配線板に関する。   The present invention also relates to a capacitor built-in multilayer printed wiring board in which the capacitor member is incorporated.

また、本発明は、厚さ5〜15μmの第1の金属層と、厚さ0.1〜1μmの第1の絶縁層と、厚さ10〜35μmの第2の金属層と、厚さ5〜50μmの第2の絶縁層と、厚さ10〜35μmの第3の金属層からなり、第1の絶縁層の比誘電率が10〜2000であり、第2の絶縁層の比誘電率が20〜100であるキャパシタ内蔵多層プリント配線板用誘電体材料を用いるキャパシタ内蔵多層プリント配線板の製造方法であって、
1)キャパシタ内蔵多層プリント配線板用誘電体材料の第1の金属層をエッチングして、電極1を含む任意の回路導体パターンを形成する工程と、
2)第1の絶縁層をエッチングして、任意の誘電体パターンを形成する工程と、
3)第2の金属層と第3の金属層をエッチングして、電極2と電極3を含む任意の回路導体パターンを形成する工程と、
4)シート状の接着剤を介して、パターンを形成したキャパシタ内蔵多層プリント配線板用誘電体材料の位置合せをして基板上に固定する工程と、
5)任意の絶縁層の形成、回路導体パターンの形成、回路導体パターンの層間接続穴の形成を行う工程を有するキャパシタ内蔵多層プリント配線板の製造方法に関する。
The present invention also provides a first metal layer having a thickness of 5 to 15 μm, a first insulating layer having a thickness of 0.1 to 1 μm, a second metal layer having a thickness of 10 to 35 μm, and a thickness of 5 It consists of a second insulating layer having a thickness of ˜50 μm and a third metal layer having a thickness of 10 to 35 μm. The relative dielectric constant of the first insulating layer is 10 to 2000, and the relative dielectric constant of the second insulating layer is A method of manufacturing a multilayer printed wiring board with a built-in capacitor using a dielectric material for a multilayer printed wiring board with a built-in capacitor of 20 to 100, comprising:
1) etching a first metal layer of a dielectric material for a multilayer printed wiring board with a built-in capacitor to form an arbitrary circuit conductor pattern including the electrode 1;
2) etching the first insulating layer to form an arbitrary dielectric pattern;
3) etching the second metal layer and the third metal layer to form an arbitrary circuit conductor pattern including the electrodes 2 and 3;
4) A step of aligning and fixing the dielectric material for the capacitor-embedded multilayer printed wiring board on the substrate via the sheet-like adhesive;
5) The present invention relates to a method for manufacturing a multilayer printed wiring board with a built-in capacitor, which includes the steps of forming an arbitrary insulating layer, forming a circuit conductor pattern, and forming an interlayer connection hole of the circuit conductor pattern.

また、本発明は、厚さ5〜15μmの第1の金属層と、厚さ0.1〜1μmの第1の絶縁層と、厚さ10〜35μmの第2の金属層と、厚さ5〜50μmの第2の絶縁層からなり、第1の絶縁層の比誘電率が10〜2000であり、第2の絶縁層が半硬化の樹脂材料でその硬化後の比誘電率が20〜100であるキャパシタ内蔵多層プリント配線板用誘電体材料を用いるキャパシタ内蔵多層プリント配線板の製造方法であって、
1)電極3を含む回路導体パターン間に樹脂を充填した、表面が平坦化された基板を形成する工程と、
2)キャパシタ内蔵多層プリント配線板用誘電体材料の樹脂面を基板面に配置して、積層一体化する工程と、
3)キャパシタ内蔵多層プリント配線板用誘電体材料の第1の金属層をエッチングして、電極1を含む任意の回路導体パターンを形成する工程と、
4)第1の絶縁層をエッチングして、任意の誘電体パターンを形成する工程と、
5)第2の金属層をエッチングして、電極2を含む任意の回路導体パターンを形成する工程と、
6)任意の絶縁層の形成、回路導体パターンの形成、回路導体パターンの層間接続穴の形成を行う工程を有することを特徴とするキャパシタ内蔵多層プリント配線板の製造方法に関する。
The present invention also provides a first metal layer having a thickness of 5 to 15 μm, a first insulating layer having a thickness of 0.1 to 1 μm, a second metal layer having a thickness of 10 to 35 μm, and a thickness of 5 It consists of a second insulating layer of ˜50 μm, the first dielectric layer has a relative dielectric constant of 10 to 2,000, the second dielectric layer is a semi-cured resin material, and the dielectric constant after curing is 20 to 100 A capacitor-embedded multilayer printed wiring board using a dielectric material for a capacitor-embedded multilayer printed wiring board,
1) forming a substrate having a planarized surface filled with resin between circuit conductor patterns including electrodes 3;
2) A step of placing the resin surface of the dielectric material for a multilayer printed wiring board with a built-in capacitor on the substrate surface and stacking and integrating them;
3) etching the first metal layer of the dielectric material for a multilayer printed wiring board with a built-in capacitor to form an arbitrary circuit conductor pattern including the electrode 1;
4) etching the first insulating layer to form an arbitrary dielectric pattern;
5) etching the second metal layer to form an arbitrary circuit conductor pattern including the electrode 2;
6) A method of manufacturing a multilayer printed wiring board with a built-in capacitor, comprising the steps of forming an arbitrary insulating layer, forming a circuit conductor pattern, and forming an interlayer connection hole of the circuit conductor pattern.

本発明によれば、効率的に基板内に1桁以上の容量密度に違いのある基板内蔵キャパシタを効率的に作製することが可能となり、工業的に極めて好適である。   According to the present invention, it is possible to efficiently produce a capacitor with a built-in substrate having a difference in capacitance density of one digit or more in the substrate, which is extremely suitable industrially.

本発明のキャパシタ内蔵多層プリント配線板用誘電体材料は、厚さ5〜15μmの第1の金属層と、厚さ0.1〜1μmの第1の絶縁層と、厚さ10〜35μmの第2の金属層と、厚さ5〜50μmの第2の絶縁層からなり、第1の絶縁層の比誘電率が10〜2000であり、第2の絶縁層が半硬化の樹脂材料でその硬化後の比誘電率が20〜100であるものである(図1参照)。
第1の金属層は、キャパシタ電極や回路配線になるものである。導体抵抗の上昇抑制やレーザビア穴あけに代表されるプリント板加工プロセスでダメージを受けないためには5μm以上の厚みが必要であり、回路加工性や薄型化のためには、15μm以下とする。好ましくは、5〜10μmである。
The dielectric material for a multilayer printed wiring board with a built-in capacitor according to the present invention includes a first metal layer having a thickness of 5 to 15 μm, a first insulating layer having a thickness of 0.1 to 1 μm, and a first metal layer having a thickness of 10 to 35 μm. 2 and a second insulating layer having a thickness of 5 to 50 μm. The first insulating layer has a relative dielectric constant of 10 to 2000, and the second insulating layer is a semi-cured resin material and cured. The later relative dielectric constant is 20 to 100 (see FIG. 1).
The first metal layer becomes a capacitor electrode or a circuit wiring. A thickness of 5 μm or more is necessary in order to prevent damage in a printed board processing process typified by suppression of increase in conductor resistance and laser via drilling, and 15 μm or less for circuit processability and thinning. Preferably, it is 5-10 micrometers.

第1の絶縁層は、高容量のキャパシタを作製するための誘電体材料である。絶縁性確保のために、0.1μm以上の厚みが必要であり、高容量を得るために1μm以下とする。好ましくは、0.3〜0.7μmである。比誘電率は、キャパシタの効果を得るためには、10以上が必要であり、工業的に作製するために2000以下とする。好ましくは20〜2000である。このような薄膜を誘電体としたキャパシタを形成することにより、通常89〜1800000pF/mm、好ましい仕様の範囲では250〜59000pF/mmの容量密度を得ることが出来る。 The first insulating layer is a dielectric material for producing a high-capacity capacitor. In order to ensure insulation, a thickness of 0.1 μm or more is necessary, and in order to obtain a high capacity, the thickness is 1 μm or less. Preferably, it is 0.3-0.7 micrometer. The relative dielectric constant needs to be 10 or more in order to obtain the effect of the capacitor, and is 2000 or less for industrial production. Preferably it is 20-2000. By forming such a thin film capacitor as a dielectric, usually 89~1800000pF / mm 2, in the range of preferred specification can be obtained capacitance density of 250~59000pF / mm 2.

第2の金属層は、キャパシタ電極や回路配線になるものである。導体抵抗の上昇抑制やレーザビア穴あけに代表されるプリント板加工プロセスでダメージを受けないためには10μm以上の厚みが必要であり、回路加工性や薄型化のためには、35μm以下とする。第1の金属層と比べ、厚み範囲が広いがこれは20μm以上の厚みがあると材料の剛性が現れ、取り扱い性が良くなるためである。好ましくは、20〜35μmである。   The second metal layer becomes a capacitor electrode or a circuit wiring. A thickness of 10 μm or more is necessary in order to prevent damage in a printed board processing process typified by suppression of increase in conductor resistance and laser via drilling, and 35 μm or less for circuit processability and thinning. Compared to the first metal layer, the thickness range is wide. This is because if the thickness is 20 μm or more, the rigidity of the material appears and the handleability is improved. Preferably, it is 20-35 micrometers.

第2の絶縁層は、低容量のキャパシタを作製するための誘電体材料である。樹脂材料で半硬化性を持たせ接着剤としても使用する。接着性を持たせるためには5μm以上の厚みが必要であり、キャパシタの効果を得るためには50μm以下とする。好ましくは、10〜30μmである。比誘電率は、キャパシタの効果を得るためには、20以上が必要であり、樹脂材料の工業的製造の限界から100以下とする。好ましくは30〜50である。このような薄膜を誘電体としたキャパシタを形成することにより3.5〜220pF/mm、好ましい仕様の範囲では8.9〜44pF/mmの容量密度を得ることが出来る。 The second insulating layer is a dielectric material for producing a low-capacitance capacitor. The resin material is semi-cured and used as an adhesive. In order to provide adhesiveness, a thickness of 5 μm or more is necessary, and in order to obtain a capacitor effect, the thickness is 50 μm or less. Preferably, it is 10-30 micrometers. The relative dielectric constant needs to be 20 or more in order to obtain the effect of the capacitor, and is set to 100 or less from the limit of industrial production of the resin material. Preferably it is 30-50. Such thin films 3.5~220pF / mm 2 by forming a capacitor as a dielectric in the range of preferred specification can be obtained capacitance density of 8.9~44pF / mm 2.

半硬化状態としては、120℃における溶融粘度は100〜200Pa・sであることが好ましい。最低溶融粘度が100Pa・sよりも低い場合にはフローが大きいため厚みのばらつきが大きくなり、200Pa・sよりも高い場合には接着性が低下する。また、第1の絶縁層が金属酸化物の薄膜材料、または金属酸化物のナノ粒子を充填した薄膜樹脂材料であることが好ましい。   As a semi-cured state, the melt viscosity at 120 ° C. is preferably 100 to 200 Pa · s. When the minimum melt viscosity is lower than 100 Pa · s, the flow is large, resulting in a large thickness variation, and when it is higher than 200 Pa · s, the adhesiveness is lowered. The first insulating layer is preferably a metal oxide thin film material or a thin film resin material filled with metal oxide nanoparticles.

金属酸化物の薄膜材料としては、セラミックスの中でも特に高誘電率を示す構成元素としてBaおよび/またはSrとTiとを必須に含む複合金属酸化物(例えばBaTiOで1500程度、SrTiOで200程度)を好適に用いることができる。もちろんその他の元素や金属酸化物、例えばBaTiOにLaを添加してさらに高誘電率化を図った複合金属酸化物や、BaTiOにCaTiOを添加して特性を調整した複合金属酸化物も好適に用いることができる。さらに結晶ナノ粒子を添加したアモルファス金属酸化物にしても高誘電率化と高絶縁性の両立に有効である。金属酸化物薄膜の形成方法には、例えばゾル−ゲル法、スパッタ法、化学的気相堆積法(CVD)が好適に用いられる。複合金属酸化物を所望の組成に調整しやすい点でゾル−ゲル法がより好ましい。薄膜層の形成時における銅箔の酸化を抑制するために、形成温度は400℃以下が好ましく、350℃以下がより好ましい。 As a metal oxide thin film material, a composite metal oxide that essentially contains Ba and / or Sr and Ti as constituent elements exhibiting a high dielectric constant among ceramics (for example, about 1500 for BaTiO 3 and about 200 for SrTiO 3). ) Can be suitably used. Of course, other elements and metal oxides, for example, composite metal oxides in which La is added to BaTiO 3 to further increase the dielectric constant, and composite metal oxides in which characteristics are adjusted by adding CaTiO 3 to BaTiO 3 are also available. It can be used suitably. Furthermore, amorphous metal oxides added with crystalline nanoparticles are effective in achieving both high dielectric constant and high insulation. As a method for forming the metal oxide thin film, for example, a sol-gel method, a sputtering method, or a chemical vapor deposition method (CVD) is preferably used. The sol-gel method is more preferable because the composite metal oxide is easily adjusted to a desired composition. In order to suppress the oxidation of the copper foil during the formation of the thin film layer, the formation temperature is preferably 400 ° C. or lower, and more preferably 350 ° C. or lower.

金属酸化物のナノ粒子を充填した薄膜樹脂材料のナノ粒子としては、既述の構成元素としてBaおよび/またはSrとTiとを必須に含む複合金属酸化物を好適に用いることができる。製造方法としては、例えば、仮焼粉砕法に代表される固相法、ゾル―ゲル法や蓚酸塩法に代表される液相法、炎中噴霧法に代表される気相法のいずれも好適に用いることができる。微粒子の2次凝集を生じにくいという観点から、液相法がより好ましいが、2次凝集を、例えば、剪断型ミルやジェットミル、ビーズミル、超音波ホモジナイザーなどで予め破壊しておくことで、固相法や気相法もまた好ましく適用することができる。また、上記結晶性微粒子の平均粒径は10〜200nmの範囲であることが好ましく、10〜100nmの範囲がより好ましい。平均粒径が10nm未満の場合には、表面積増大による分散性の低下が生じる傾向があり、平均粒径が200nmを超えると、均一な厚さの薄膜が得られなかったり、欠陥が生じる恐れがある。また、このような金属酸化物のナノ粒子は、戸田工業株式会社やシーアイ化成株式会社などから市販されている。   As the nanoparticles of the thin film resin material filled with the metal oxide nanoparticles, composite metal oxides that essentially contain Ba and / or Sr and Ti as the constituent elements described above can be suitably used. As the production method, for example, any of a solid phase method represented by a calcining pulverization method, a liquid phase method represented by a sol-gel method and an oxalate method, and a gas phase method represented by a flame spray method are suitable. Can be used. The liquid phase method is more preferable from the viewpoint that the secondary aggregation of the fine particles is difficult to occur. A phase method and a gas phase method can also be preferably applied. The average particle size of the crystalline fine particles is preferably in the range of 10 to 200 nm, more preferably in the range of 10 to 100 nm. When the average particle size is less than 10 nm, the dispersibility tends to decrease due to an increase in surface area. When the average particle size exceeds 200 nm, a thin film having a uniform thickness may not be obtained or defects may occur. is there. In addition, such metal oxide nanoparticles are commercially available from Toda Kogyo Co., Ltd. and CI Kasei Co., Ltd.

また、樹脂材料としては、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、エポキシ樹脂、ビスマレイミド−トリアジン樹脂、変性ポリフェニレンエーテル樹脂、変性ポリフェニレンオキシド樹脂、シアネート樹脂などを好適に用いることができる。金属酸化物のナノ粒子の分散性向上や濡れ性の改善を目的に、シランカップリング剤やチタネートカップリング剤などの添加剤を加えてもよい。また、第2の絶縁層がエポキシ樹脂と比誘電率50〜2000の金属酸化物粒子を含み、かつ表面粗さ(Rz)が1〜5μmであることが好ましい。   As the resin material, polyimide resin, polyamide resin, polyamideimide resin, polyetherimide resin, epoxy resin, bismaleimide-triazine resin, modified polyphenylene ether resin, modified polyphenylene oxide resin, cyanate resin, etc. are preferably used. it can. Additives such as silane coupling agents and titanate coupling agents may be added for the purpose of improving the dispersibility of the metal oxide nanoparticles and improving the wettability. The second insulating layer preferably contains an epoxy resin and metal oxide particles having a relative dielectric constant of 50 to 2000 and has a surface roughness (Rz) of 1 to 5 μm.

エポキシ樹脂としては、硬化して接着作用を発現するものであればよく、二官能エポキシ樹脂では、ビスフェノールA型またはビスフェノールF型樹脂、多官能エポキシ樹脂ではフェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等が例示される。エポキシ樹脂の硬化剤としては、通常用いられているものを使用することでき、特に限定されないが、例えば、アミン、ポリアミド、酸無水物、ポリスルフィッド、三弗化硼素及びフェノール性水酸基を1分子中に2個以上有する化合物であるビスフェノールA、ビスフェノールF、ビスフェノールS等が挙げられる。特に吸湿時の耐電食性に優れるためフェノール樹脂であるフェノールノボラック樹脂、ビスフェノールノボラック樹脂またはクレゾールノボラック樹脂等を用いるのが好ましい。さらに、硬化剤とともに従来公知の硬化促進剤を用いることができ、該硬化促進剤としては、各種イミダゾール類を用いることが好ましい。   Any epoxy resin may be used as long as it cures and exhibits an adhesive action. Bifunctional epoxy resin is bisphenol A type or bisphenol F type resin, and polyfunctional epoxy resin is phenol novolac type epoxy resin or cresol novolac type epoxy resin. Etc. are exemplified. As the curing agent for the epoxy resin, those usually used can be used, and are not particularly limited. For example, amine, polyamide, acid anhydride, polysulfide, boron trifluoride, and phenolic hydroxyl group are contained in one molecule. Examples thereof include bisphenol A, bisphenol F, and bisphenol S, which are compounds having two or more compounds. In particular, it is preferable to use phenol novolak resin, bisphenol novolak resin, cresol novolak resin, or the like, which is a phenol resin, because of its excellent electric corrosion resistance during moisture absorption. Furthermore, a conventionally well-known hardening accelerator can be used with a hardening | curing agent, It is preferable to use various imidazoles as this hardening accelerator.

比誘電率50〜2000の金属酸化物粒子としては、例えば、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸鉛、二酸化チタン、ジルコン酸バリウム、ジルコン酸カルシウム、ジルコン酸鉛等を挙げることができ、これらは単独でも二種以上同時に用いてもよい。特に比誘電率が50以上のものを用いることが好ましい。また、充填量としては、重量比で絶縁樹脂100に対して300〜3000配合することが好ましい。   Examples of the metal oxide particles having a relative dielectric constant of 50 to 2000 include barium titanate, strontium titanate, calcium titanate, magnesium titanate, lead titanate, titanium dioxide, barium zirconate, calcium zirconate, lead zirconate. These may be used alone or in combination of two or more. In particular, it is preferable to use a material having a relative dielectric constant of 50 or more. Moreover, as a filling amount, it is preferable to mix | blend 300-3000 with respect to the insulating resin 100 by weight ratio.

また、取り扱い性を向上させるために、エポキシ基、アミド基、カルボキシル基、シアネート基、ヒドロキシ基等の少なくとも一種類の官能基を有する重量平均分子量が1万〜80万である高分子量樹脂を配合することが好ましい。このような高分子量樹脂としては、例えば、フェノキシ樹脂、高分子量エポキシ樹脂、超高分子量エポキシ樹脂、ポリアミドイミド樹脂、官能基含有反応性ゴムなどが挙げられる。さらに、分散剤を加えても良い。用いることのできる分散剤としては、市販されている非シリコーン系の分散剤など従来公知のものであればよく、特に限定されない。また、その配合量は、実験により適宜決定すればよい。   In order to improve handling, a high molecular weight resin having a weight average molecular weight of 10,000 to 800,000 having at least one functional group such as an epoxy group, an amide group, a carboxyl group, a cyanate group, or a hydroxy group is blended It is preferable to do. Examples of such a high molecular weight resin include phenoxy resin, high molecular weight epoxy resin, ultrahigh molecular weight epoxy resin, polyamideimide resin, and functional group-containing reactive rubber. Further, a dispersant may be added. The dispersant that can be used may be any conventionally known one such as a commercially available non-silicone dispersant, and is not particularly limited. Moreover, what is necessary is just to determine the compounding quantity suitably by experiment.

第2の絶縁層において、表面粗さ(Rz)は、1〜5μmが好ましい。1μm未満であると作製が困難であり、5μmを超えると厚みばらつきが大きくなる。   In the second insulating layer, the surface roughness (Rz) is preferably 1 to 5 μm. If the thickness is less than 1 μm, the production is difficult, and if it exceeds 5 μm, the thickness variation becomes large.

さらに、第1の絶縁層に接する第1の金属層表面と第2の金属層表面がニッケルまたはクロムを主成分とする金属膜であり、第1の金属層と第2の金属層は銅を主成分とすることが好ましい(図2参照)。第1の金属層や第2の金属層は経済性やプリント配線板の加工プロセスへの適用性から銅または銅を主成分とする合金が好ましい。また、第1の絶縁層が薄膜材料であるためにそれに接する金属層表面は銅であるとマイグレーションなど信頼性が低下する。そのため、金や白金、パラジウムなどの貴金属を主成分とする金属やニッケルやクロムなどの卑金属を主成分とする金属が好ましい。経済性を考えた場合には、ニッケルまたはクロムを主成分とする金属膜がさらに好ましい。   Further, the first metal layer surface and the second metal layer surface in contact with the first insulating layer are metal films mainly composed of nickel or chromium, and the first metal layer and the second metal layer are made of copper. The main component is preferable (see FIG. 2). The first metal layer and the second metal layer are preferably copper or an alloy containing copper as a main component from the viewpoint of economy and applicability to a printed wiring board processing process. Further, since the first insulating layer is a thin film material, if the metal layer surface in contact with the first insulating layer is copper, reliability such as migration is lowered. Therefore, a metal mainly composed of a noble metal such as gold, platinum or palladium or a metal mainly composed of a base metal such as nickel or chromium is preferable. In view of economy, a metal film containing nickel or chromium as a main component is more preferable.

また、本発明のキャパシタ内蔵多層プリント配線板用誘電体材料は、厚さ5〜15μmの第1の金属層と、厚さ0.1〜1μmの第1の絶縁層と、厚さ10〜35μmの第2の金属層と、厚さ5〜50μmの第2の絶縁層と、厚さ10〜35μmの第3の金属層からなり、第1の絶縁層の比誘電率が10〜2000であり、第2の絶縁層の比誘電率が20〜100であるものである(図3参照)。   The dielectric material for a multilayer printed wiring board with a built-in capacitor according to the present invention includes a first metal layer having a thickness of 5 to 15 μm, a first insulating layer having a thickness of 0.1 to 1 μm, and a thickness of 10 to 35 μm. The second metal layer, the second insulating layer having a thickness of 5 to 50 μm, and the third metal layer having a thickness of 10 to 35 μm, and the relative dielectric constant of the first insulating layer is 10 to 2000 The second dielectric layer has a relative dielectric constant of 20 to 100 (see FIG. 3).

第3の金属層を備えることにより、2層の容量レベルの異なるキャパシタを備えた金属/誘電体/金属/誘電体/金属の材料を得られる。それぞれの層で得られるキャパシタの特性の範囲は既述のキャパシタ内蔵多層プリント配線板用誘電体材料と同じとなる。第3の金属層は、キャパシタ電極や回路配線になるものである。導体抵抗の上昇抑制やレーザビア穴あけに代表されるプリント板加工プロセスでダメージを受けないためには5μm以上の厚みが必要であり、回路加工性や薄型化のためには、50μm以下とする。   By providing the third metal layer, it is possible to obtain a metal / dielectric / metal / dielectric / metal material including two layers of capacitors having different capacitance levels. The range of capacitor characteristics obtained in each layer is the same as that of the dielectric material for a multilayer printed wiring board with a built-in capacitor described above. The third metal layer becomes a capacitor electrode or a circuit wiring. A thickness of 5 μm or more is necessary in order to prevent damage in a printed board processing process typified by suppression of increase in conductor resistance and laser via drilling, and 50 μm or less for circuit processability and thinning.

また、金属/誘電体/金属/誘電体/金属構造であっても、第1の絶縁層が金属酸化物の薄膜材料、または金属酸化物のナノ粒子を充填した薄膜樹脂材料であることが、高容量密度が得られる観点から好ましい。同様に、第2の絶縁層がエポキシ樹脂と比誘電率50〜2000の金属酸化物粒子を含むものであることが、低容量密度が得られる観点から好ましい。金属層表面に関しても、第1の絶縁層に接する第1の金属層と第2の金属層表面がニッケルまたはクロムを主成分とする金属膜であり、第1の金属層と第2の金属層および第3の金属層は銅を主成分とするものであることが、高信頼性の誘電体を第1の絶縁層として得られることから好ましい(図4参照)。   Further, even in the metal / dielectric / metal / dielectric / metal structure, the first insulating layer is a metal oxide thin film material or a thin film resin material filled with metal oxide nanoparticles, It is preferable from the viewpoint of obtaining a high capacity density. Similarly, the second insulating layer preferably contains an epoxy resin and metal oxide particles having a relative dielectric constant of 50 to 2000 from the viewpoint of obtaining a low capacity density. Regarding the surface of the metal layer, the first metal layer and the second metal layer in contact with the first insulating layer are metal films containing nickel or chromium as a main component, and the first metal layer and the second metal layer. It is preferable that the third metal layer is mainly composed of copper because a highly reliable dielectric can be obtained as the first insulating layer (see FIG. 4).

また、本発明のキャパシタ部材は、金属/誘電体/金属/誘電体/金属のキャパシタ内蔵多層プリント配線板用誘電体材料を用い、第1の金属層、第2の金属層、第3の金属層と第1の絶縁層が任意の形状にパターニングすることによって得られる(図5参照)。   The capacitor member of the present invention uses a dielectric material for a multilayer printed wiring board with a built-in capacitor of metal / dielectric / metal / dielectric / metal, and includes a first metal layer, a second metal layer, and a third metal. The layer and the first insulating layer are obtained by patterning into an arbitrary shape (see FIG. 5).

第1の金属層に形成された電極と第2の電極に形成された電極で高容量のキャパシタを得ることが出来る。また、第2の金属層に形成された電極と第3の金属層に形成された電極で低容量のキャパシタを得ることが出来る。第2の電極を形成するためには、第1の絶縁層のパターニングが必要となる。   A high-capacitance capacitor can be obtained with the electrode formed on the first metal layer and the electrode formed on the second electrode. Further, a low-capacitance capacitor can be obtained with the electrode formed on the second metal layer and the electrode formed on the third metal layer. In order to form the second electrode, it is necessary to pattern the first insulating layer.

また、本発明のキャパシタ内蔵多層プリント配線板は、電極が形成されたキャパシタ部材を内蔵することによって得られる。完全に回路加工されていないキャパシタ部材であっても、多層プリント配線板の製造工程で加工できるものであれば、中間加工品であっても何ら問題は生じない。   The multilayer printed wiring board with a built-in capacitor according to the present invention can be obtained by incorporating a capacitor member on which an electrode is formed. Even a capacitor member that has not been completely circuit-processed may be an intermediate processed product as long as it can be processed in the manufacturing process of the multilayer printed wiring board.

2層の容量レベルの異なるキャパシタを備えた金属/誘電体/金属/誘電体/金属構造のキャパシタを内蔵することにより、多くのキャパシタ機能を基板内に内蔵化することが可能となる。また、本発明のキャパシタ内蔵多層プリント配線板の製造方法は、厚さ5〜15μmの第1の金属層と、厚さ0.1〜1μmの第1の絶縁層と、厚さ10〜35μmの第2の金属層と、厚さ5〜50μmの第2の絶縁層と、厚さ10〜35μmの第3の金属層からなり、第1の絶縁層の比誘電率が10〜2000であり、第2の絶縁層の比誘電率が20〜100であるキャパシタ内蔵多層プリント配線板用誘電体材料を用いるキャパシタ内蔵多層プリント配線板の製造方法であって、
1)キャパシタ内蔵多層プリント配線板用誘電体材料の第1の金属層をエッチングして、電極1を含む任意の回路導体パターンを形成する工程と、
2)第1の絶縁層をエッチングして、任意の誘電体パターンを形成する工程と、
3)第2の金属層と第3の金属層をエッチングして、電極2と電極3を含む任意の回路導体パターンを形成する工程と、
4)接着剤を介して、パターンを形成したキャパシタ内蔵多層プリント配線板用誘電体材料を位置合せをして基板上に固定する工程と、
5)任意の絶縁層の形成、回路導体パターンの形成、回路導体パターンの層間接続穴の形成を行う工程を有するものである(図6参照)。
By incorporating a metal / dielectric / metal / dielectric / metal structure capacitor having two layers of different capacitance levels, it is possible to incorporate many capacitor functions in the substrate. Moreover, the manufacturing method of the multilayer printed wiring board with a built-in capacitor according to the present invention includes a first metal layer having a thickness of 5 to 15 μm, a first insulating layer having a thickness of 0.1 to 1 μm, and a thickness of 10 to 35 μm. It consists of a second metal layer, a second insulating layer having a thickness of 5 to 50 μm, and a third metal layer having a thickness of 10 to 35 μm, and the relative dielectric constant of the first insulating layer is 10 to 2000, A method for producing a capacitor-embedded multilayer printed wiring board using a dielectric material for a capacitor-embedded multilayer printed wiring board, wherein the relative dielectric constant of the second insulating layer is 20-100,
1) etching a first metal layer of a dielectric material for a multilayer printed wiring board with a built-in capacitor to form an arbitrary circuit conductor pattern including the electrode 1;
2) etching the first insulating layer to form an arbitrary dielectric pattern;
3) etching the second metal layer and the third metal layer to form an arbitrary circuit conductor pattern including the electrodes 2 and 3;
4) A step of aligning and fixing the dielectric material for the capacitor built-in multilayer printed wiring board on the substrate through the adhesive,
5) It includes steps for forming an arbitrary insulating layer, forming a circuit conductor pattern, and forming an interlayer connection hole of the circuit conductor pattern (see FIG. 6).

金属層のエッチングには、銅に対しては塩化鉄系や塩化銅系などのエッチャント、ニッケルに対しては硫酸−過酸化水素系などのエッチャント、クロムに対してはフェリシアン化カリウム系などのエッチャントを用いることが出来る。   Etching of iron chloride or copper chloride for copper, etchant such as sulfuric acid-hydrogen peroxide for nickel, and potassium ferricyanide for chromium for etching metal layers Can be used.

第1の絶縁層のエッチングには、キレート剤と過酸化水素を含むエッチャントを用いることが出来る。キレート剤には、エチレンジアミン四酢酸(EDTA)、ヒドロキシエチルイミノ二酢酸(HIDA)、イミノ二酢酸(IDA)、ジヒドロキシエチルグリシン(DHEG)などが挙げられる。さらには、アルミナ粒子を添加した処理液を高圧で吹き付けることにより物理的に除去することも出来る。このような方法は、マコー株式会社からPFE処理という名前で処理装置が市販されている。   For the etching of the first insulating layer, an etchant containing a chelating agent and hydrogen peroxide can be used. Examples of the chelating agent include ethylenediaminetetraacetic acid (EDTA), hydroxyethyliminodiacetic acid (HIDA), iminodiacetic acid (IDA), dihydroxyethylglycine (DHEG), and the like. Further, it can be physically removed by spraying a treatment liquid to which alumina particles are added at a high pressure. Such a method is commercially available from Macau Corporation under the name PFE treatment.

パターンを形成したキャパシタ内蔵多層プリント配線板用誘電体材料を基板上に固定する接着剤としては、特に限定されないが、熱圧着により誘電体材料を固定できる熱硬化性接着フィルムを用いることが好ましい。もちろん、接着フィルムに限らず、同様の樹脂を用いた接着剤ペーストで固定することも可能である。さらに、薄膜コンデンサを回路導体表面上に接着する場合には、5〜20μm厚みのはんだ箔なども用いることができる。また、上記熱圧着は、一般的な貼り付けに用いる熱圧着装置を用いることができ、その条件は特に限定されないが、80〜150℃、0.1〜2MPaで5〜60秒程度であることが好ましい。接着剤して用いる熱硬化性樹脂としては、半硬化状態を工業的に制御可能な樹脂であればよく、特に限定されないが、例えば、汎用的に用いられているエポキシ樹脂、耐熱性に優れたビスマレイミド−トリアジン樹脂、誘電特性に優れた変性ポリフェニレンエーテル樹脂、変性ポリフェニレンオキシド樹脂、シアネート樹脂等を使用できる。また、フィルム化するための高分子量樹脂として、必要に応じて官能基を有するゴム系、イミド系等の樹脂を接着層成分として加えてもよい。   The adhesive for fixing the dielectric material for a capacitor-embedded multilayer printed wiring board on which a pattern is formed is not particularly limited, but it is preferable to use a thermosetting adhesive film that can fix the dielectric material by thermocompression bonding. Of course, not only the adhesive film but also an adhesive paste using the same resin can be used. Furthermore, when the thin film capacitor is bonded onto the surface of the circuit conductor, a 5-20 μm thick solder foil or the like can be used. Moreover, the said thermocompression bonding can use the thermocompression bonding apparatus used for general sticking, The conditions are not specifically limited, It is about 5 to 60 second at 80-150 degreeC and 0.1-2 MPa. Is preferred. The thermosetting resin used as an adhesive is not particularly limited as long as it is a resin that can industrially control the semi-cured state. For example, it is generally used as an epoxy resin and has excellent heat resistance. Bismaleimide-triazine resin, modified polyphenylene ether resin excellent in dielectric properties, modified polyphenylene oxide resin, cyanate resin and the like can be used. Further, as a high molecular weight resin for forming a film, a rubber-based or imide-based resin having a functional group may be added as an adhesive layer component, if necessary.

基板は、一般的な基板の製造プロセスにより作製されたものを用いることができ、多層配線基板であってもよい。基板の絶縁層を構成する樹脂材料も特に制限はなく、例えば、ガラス布、ガラス不織布、アラミド不織布等にエポキシ系樹脂、ビスマレイミド系樹脂、ポリフェニルエーテル系樹脂、ふっ素樹脂系樹脂等を含浸させた複合材やポリイミド樹脂、ポリアミドイミド樹脂、液晶ポリマー等のプラスチックフィルムなどを適宜用いることができる。   As the substrate, a substrate manufactured by a general substrate manufacturing process can be used, and a multilayer wiring substrate may be used. The resin material constituting the insulating layer of the substrate is not particularly limited. For example, glass cloth, glass nonwoven cloth, and aramid nonwoven cloth are impregnated with epoxy resin, bismaleimide resin, polyphenyl ether resin, fluorine resin resin, etc. A composite film, a polyimide resin, a polyamideimide resin, a plastic film such as a liquid crystal polymer, or the like can be used as appropriate.

任意の絶縁層の形成、回路導体パターンの形成、回路導体パターンの層間接続穴の形成に関しては、各種の手法がプリント配線板の製造に適用されており、いずれを限定するものでなく用いることが出来る。また、本発明のキャパシタ内蔵多層プリント配線板の製造方法は、厚さ5〜15μmの第1の金属層と、厚さ0.1〜1μmの第1の絶縁層と、厚さ10〜35μmの第2の金属層と、厚さ5〜50μmの第2の絶縁層からなり、第1の絶縁層の比誘電率が10〜2000であり、第2の絶縁層が半硬化の樹脂材料でその硬化後の比誘電率が20〜100であるキャパシタ内蔵多層プリント配線板用誘電体材料を用いるキャパシタ内蔵多層プリント配線板の製造方法であって、
1)電極3を含む回路導体パターン間に樹脂を充填した、表面が平坦化された基板を形成する工程と、
2)キャパシタ内蔵多層プリント配線板用誘電体材料の樹脂面を基板面に配置して、積層一体化する工程と、
3)キャパシタ内蔵多層プリント配線板用誘電体材料の第1の金属層をエッチングして、電極1を含む任意の回路導体パターンを形成する工程と、
4)第1の絶縁層をエッチングして、任意の誘電体パターンを形成する工程と、
5)第2の金属層をエッチングして、電極2を含む任意の回路導体パターンを形成する工程と、
6)任意の絶縁層の形成、回路導体パターンの形成、回路導体パターンの層間接続穴の形成を行う工程を有するものである(図7参照)。
Regarding the formation of an arbitrary insulating layer, the formation of a circuit conductor pattern, and the formation of an interlayer connection hole of a circuit conductor pattern, various methods have been applied to the production of printed wiring boards, and any of them can be used without limitation. I can do it. Moreover, the manufacturing method of the multilayer printed wiring board with a built-in capacitor according to the present invention includes a first metal layer having a thickness of 5 to 15 μm, a first insulating layer having a thickness of 0.1 to 1 μm, and a thickness of 10 to 35 μm. It consists of a second metal layer and a second insulating layer having a thickness of 5 to 50 μm. The first insulating layer has a relative dielectric constant of 10 to 2000, and the second insulating layer is a semi-cured resin material. A method for producing a capacitor-embedded multilayer printed wiring board using a dielectric material for a capacitor-embedded multilayer printed wiring board having a relative dielectric constant of 20 to 100 after curing,
1) forming a substrate having a planarized surface filled with resin between circuit conductor patterns including electrodes 3;
2) A step of placing the resin surface of the dielectric material for a multilayer printed wiring board with a built-in capacitor on the substrate surface and stacking and integrating them;
3) etching the first metal layer of the dielectric material for a multilayer printed wiring board with a built-in capacitor to form an arbitrary circuit conductor pattern including the electrode 1;
4) etching the first insulating layer to form an arbitrary dielectric pattern;
5) etching the second metal layer to form an arbitrary circuit conductor pattern including the electrode 2;
6) It includes steps for forming an arbitrary insulating layer, forming a circuit conductor pattern, and forming an interlayer connection hole of the circuit conductor pattern (see FIG. 7).

回路導体パターン間に樹脂を充填した、表面が平坦化された基板を形成する手法としては、樹脂ペーストを印刷、または樹脂フィルムをラミネートし、樹脂を硬化させた基板をバフ研磨等により不要な表面樹脂を取り除いて、表面を平坦化する手法が一般的であるが、これを限定するものではない。また、樹脂基板用に最適化した樹脂ペーストが、山栄化学株式会社より市販されている。   As a method of forming a flat substrate with resin filled between circuit conductor patterns, an unnecessary surface can be obtained by printing a resin paste or laminating a resin film and curing the resin by buffing, etc. A general method of removing the resin and flattening the surface is not limited thereto. A resin paste optimized for a resin substrate is commercially available from Yamaei Chemical Co., Ltd.

積層一体化する工程の条件は、一般的なプリント配線板と同様で対応可能である。すなわち、温度が150〜230℃、圧力が1〜3MPa、時間が0.5〜3時間である。その他の工程については、既述の内容や一般的なプリント配線板の製造プロセスで対応可能である。   The process conditions for stacking and integration are the same as those for a general printed wiring board and can be handled. That is, the temperature is 150 to 230 ° C., the pressure is 1 to 3 MPa, and the time is 0.5 to 3 hours. Other processes can be dealt with by the above-described contents and a general printed wiring board manufacturing process.

次に実施例により本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
<キャパシタ内蔵多層プリント配線板用誘電体材料の作製>
第1の絶縁層に用いる誘電体を以下のように作製した。バリウム5.4gを、2−メトキシエタノール157gと酢酸25gの混合液に完全に溶解した後、さらにテトラエトキシチタン9gを加えて撹拌し、0.2MのBTO前駆体溶液200mlを得た。
EXAMPLES Next, the present invention will be specifically described by way of examples, but the present invention is not limited to these.
(Example 1)
<Fabrication of dielectric material for multilayer printed wiring board with built-in capacitor>
A dielectric used for the first insulating layer was produced as follows. After completely dissolving 5.4 g of barium in a mixed solution of 157 g of 2-methoxyethanol and 25 g of acetic acid, 9 g of tetraethoxytitanium was further added and stirred to obtain 200 ml of 0.2 M BTO precursor solution.

また、イソプロポキシチタン5.7gを2−メトキシエタノール140gと酢酸51gの混合液に完全に溶解して、0.1Mのチタニア前駆体溶液100mlを得た。   Further, 5.7 g of isopropoxy titanium was completely dissolved in a mixed solution of 140 g of 2-methoxyethanol and 51 g of acetic acid to obtain 100 ml of a 0.1 M titania precursor solution.

一方、10cm×10cm×厚さ20μmの銅箔(三井金属鉱業株式会社製、3EC−VLP)の光沢面側に、スパッタ法により厚さ0.8μmのNi薄膜を形成して、Ni薄膜付の銅箔(第2の金属層)を得た。   On the other hand, a Ni thin film with a thickness of 0.8 μm is formed by sputtering on the glossy side of a 10 cm × 10 cm × 20 μm thick copper foil (manufactured by Mitsui Metal Mining Co., Ltd., 3EC-VLP). A copper foil (second metal layer) was obtained.

次に、上記で得たNi薄膜層付の銅箔のNi薄膜側に、上記BTO前駆体溶液をスピンコートし、350℃のホットプレート上で4分間乾燥する操作を6回繰り返して、構成元素としてBaとTiとを含むアモルファス複合金属酸化物薄膜層1A(厚さ300nm)を形成した。さらに、当該複合金属酸化物層1A上に、上記チタニア前駆体溶液をスピンコートし、350℃のホットプレート上で4分乾燥する操作を2回繰り返して、構成元素としてTiを含むアモルファス金属酸化物薄膜層1C(厚さ100nm)を形成した。最後に350℃のホットプレート上で2時間熱処理して、薄膜層1Aと薄膜層1Cとをそれぞれ熟成し、第1の絶縁層とした。次に、上記薄膜層1C上に、スパッタ法により厚さ0.8μmのNi薄膜を形成した後、さらに当該Ni薄膜上に電解銅めっきにより厚さ20μmのCuからなる第1の金属層を形成した。以上の工程から金属/薄膜誘電体/金属の構造を有する薄膜材料1を得た。   Next, the above-described BTO precursor solution is spin-coated on the Ni thin film side of the copper foil with the Ni thin film layer obtained above and dried on a hot plate at 350 ° C. for 4 minutes, and the constituent elements are repeated six times. As a result, an amorphous composite metal oxide thin film layer 1A (thickness 300 nm) containing Ba and Ti was formed. Further, the operation of spin-coating the titania precursor solution on the composite metal oxide layer 1A and drying it on a hot plate at 350 ° C. for 4 minutes is repeated twice to form an amorphous metal oxide containing Ti as a constituent element. A thin film layer 1C (thickness: 100 nm) was formed. Finally, heat treatment was performed on a hot plate at 350 ° C. for 2 hours, and the thin film layer 1A and the thin film layer 1C were aged to form a first insulating layer. Next, after forming a Ni thin film having a thickness of 0.8 μm on the thin film layer 1C by sputtering, a first metal layer made of Cu having a thickness of 20 μm is formed on the Ni thin film by electrolytic copper plating. did. From the above steps, a thin film material 1 having a metal / thin film dielectric / metal structure was obtained.

この薄膜材料1を、LCRメータYHP4275A(横河ヒューレットパッカード株式会社、商品名)を用い、25℃、1MHzにおけるインピーダンス特性から誘電率を算出した結果、20(均一材料とした場合の換算値)であった。尚、容量密度は、450pF/mmであった。 Using this LCR meter YHP4275A (Yokogawa Hewlett-Packard Co., Ltd., trade name), the dielectric constant was calculated from the impedance characteristics at 25 ° C. and 1 MHz, and the thin film material 1 was 20 (converted value when a uniform material was used). there were. The capacity density was 450 pF / mm 2 .

また、第2の絶縁層に用いる誘電体を以下のように作製した。エポキシ樹脂としてビスフェノールA型エポキシ樹脂(東都化成株式会社製、YD−8125)66重量部、クレゾールノボラック型エポキシ樹脂(東都化成株式会社製、YDCN−703)34重量部、エポキシ樹脂の硬化剤としてフェノールノボラック樹脂(大日本インキ化学工業株式会社製、プライオーフェンLF2882)63重量部、高分子量樹脂としてフェノキシ樹脂(重量平均分子量5万、東都化成株式会社製、フェノトートYP−50)24重量部、硬化促進剤として1−シアノエチル−2−フェニルイミダゾール(四国化成工業製、キュアゾール2PZ−CN)0.6重量部、高誘電率充填材として平均粒径1.5μmのチタン酸バリウムフィラー(富士チタン工業株式会社製、BT−100PR)860重量部、分散剤として非シリコーン系分散剤(ビックケミー・ジャパン株式会社製、BYK−W9010用)5.4重量部からなる組成物に、メチルエチルケトンを加えてビーズミルを用いて1000回転/分で1時間撹拌混合し、200メッシュのナイロン布でろ過した後に真空脱気した。この樹脂ワニス1を、厚さ12μmの電解銅箔(古河サーキットフォイル株式会社製、GTS−12)上に塗布し、140℃で5分間加熱乾燥して、膜厚が10μmのBステージ状態の塗膜を形成し、銅箔を備えた高誘電率フィラー添加樹脂材料シート1を作製した。このBステージ状態の高誘電率フィラー添加樹脂材料シート1を170℃で1時間硬化させた硬化物を、LCRメータYHP4275A(横河ヒューレットパッカード株式会社、商品名)を用い、25℃、1MHzにおけるインピーダンス特性から誘電率を算出した結果、20であった。尚、容量密度は、18pF/mmであった。 A dielectric used for the second insulating layer was manufactured as follows. 66 parts by weight of bisphenol A type epoxy resin (manufactured by Toto Kasei Co., Ltd., YD-8125) as an epoxy resin, 34 parts by weight of cresol novolac type epoxy resin (YDCN-703, manufactured by Toto Kasei Co., Ltd.), phenol as a curing agent for epoxy resin 63 parts by weight of novolak resin (Dainippon Ink Chemical Co., Ltd., Pliofen LF2882), 24 parts by weight of phenoxy resin (weight average molecular weight 50,000, manufactured by Toto Kasei Co., Ltd., phenototo YP-50) as a high molecular weight resin, cured 0.6 parts by weight of 1-cyanoethyl-2-phenylimidazole (manufactured by Shikoku Kasei Kogyo Co., Ltd., Curazole 2PZ-CN) as an accelerator, and a barium titanate filler (Fuji Titanium Industrial Co. 860 parts by weight, manufactured by BT-100PR, dispersant Then, to the composition consisting of 5.4 parts by weight of a non-silicone dispersant (BIC Chemie Japan Co., Ltd., BYK-W9010), methyl ethyl ketone was added and stirred and mixed for 1 hour at 1000 rpm using a bead mill. After filtering through a 200 mesh nylon cloth, vacuum deaeration was performed. This resin varnish 1 is applied onto an electrolytic copper foil having a thickness of 12 μm (GTS-12, manufactured by Furukawa Circuit Foil Co., Ltd.) and dried by heating at 140 ° C. for 5 minutes to form a B-stage coating having a thickness of 10 μm. A film was formed, and a high dielectric constant filler-added resin material sheet 1 provided with a copper foil was produced. The cured product obtained by curing the B-stage high dielectric constant filler-added resin material sheet 1 at 170 ° C. for 1 hour is measured using an LCR meter YHP4275A (Yokogawa Hewlett-Packard Co., Ltd., trade name) at 25 ° C. and 1 MHz impedance. As a result of calculating the dielectric constant from the characteristics, it was 20. The capacity density was 18 pF / mm 2 .

次に、前記の薄膜材料1と上記高誘電率フィラー添加樹脂材料シート1を、第2の金属層の面と樹脂材料面を向かい合せて重ね合わせ、温度170℃、圧力1.5MPa、加熱加圧時間60分のプレス条件で積層一体化し、金属/誘電体/金属/誘電体/金属の構造を有し、1桁以上の容量密度に違いのある2層の誘電体層を有するキャパシタ内蔵多層プリント配線板用誘電体材料1を得た。   Next, the thin film material 1 and the high dielectric constant filler-added resin material sheet 1 are overlapped with the surface of the second metal layer facing the resin material surface, and the temperature is 170 ° C., the pressure is 1.5 MPa, and the heating is applied. Multi-layer with a built-in capacitor that has two layers of dielectric layers that have a metal / dielectric / metal / dielectric / metal structure and are different in capacitance density by an order of magnitude or more. The dielectric material 1 for printed wiring boards was obtained.

<キャパシタ部材の作製>
キャパシタ内蔵多層プリント配線板用誘電体材料1の両面にドライフィルムタイプのフォトレジストをラミネートし、第1の金属層面にパターンを焼付けし、第3の金属層面を全面露光させた後、現像・エッチング・レジスト除去を行うことにより、第1の金属層に電極を含む回路パターンを形成した(図6(a))。次に、エッチングによって現れた第1の絶縁層(薄膜材料1の誘電体層)の除去を目的に、平均粒径30μmのアルミナ粒子を含む水系処理液を用いて、0.3MPaの水圧で高圧水洗処理を行った(図6(b))。超音波洗浄により、アルミナ粒子や薄膜残渣を除去した後、両面にドライフィルムタイプのフォトレジストをラミネートし、第2の金属層面と第3の金属層面とにパターンを焼付けし、現像・エッチング・レジスト除去を行うことにより、第2の金属層と第3の金属層とに所望の電極を含む回路パターン電極を形成してキャパシタ部材を得た(図6(c))。
<Production of capacitor member>
Dry film type photoresist is laminated on both sides of dielectric material 1 for multilayer printed wiring board with built-in capacitor, pattern is printed on first metal layer surface, third metal layer surface is fully exposed, then development and etching By removing the resist, a circuit pattern including electrodes on the first metal layer was formed (FIG. 6A). Next, for the purpose of removing the first insulating layer (dielectric layer of the thin film material 1) that appears by etching, high pressure is applied at a water pressure of 0.3 MPa using an aqueous processing solution containing alumina particles having an average particle size of 30 μm. A water washing treatment was performed (FIG. 6B). After removing alumina particles and thin film residue by ultrasonic cleaning, dry film type photoresist is laminated on both sides, pattern is baked on the second metal layer surface and the third metal layer surface, and development, etching, resist By performing the removal, a circuit pattern electrode including a desired electrode was formed on the second metal layer and the third metal layer to obtain a capacitor member (FIG. 6C).

次に、25μm厚みのPETフィルムを支持フィルムとした厚み15μmの絶縁接着フィルム(日立化成工業株式会社製、HS−230)とキャパシタ部材の第3の金属層面が接着剤と接するように積層し、100℃、1MPa、10秒の条件でラミネートした。   Next, a 15 μm thick insulating adhesive film (manufactured by Hitachi Chemical Co., Ltd., HS-230) using a 25 μm thick PET film as a support film and the third metal layer surface of the capacitor member are laminated so as to be in contact with the adhesive, Lamination was performed at 100 ° C., 1 MPa, and 10 seconds.

<キャパシタ内蔵多層プリント配線板の作製>
ガラスエポキシ積層板(日立化成工業株式会社製、MCL−E−679F)、ガラスエポキシプリプレグ(日立化成工業株式会社製、GEA−679F)及び銅箔(古河サーキットフォイル株式会社製、F3−WS)を用いて任意の回路を有する板厚0.4mmの4層樹脂基板を作製した。次に、4層樹脂基板の、表面回路が形成されていない絶縁層表面に、PETフィルムを剥離したキャパシタ部材を、接着フィルム面を基板面にして配置し、100℃、1MPa、60秒の熱圧着条件で接着した(図6(d))。次に、ガラスエポキシプリプレグ(日立化成工業株式会社製、GEA−679F)及び銅箔(古河サーキットフォイル株式会社製、F3−WS)を積層、層間接続穴の穴あけ・めっきを行った後に、表面回路パターンをエッチングにて形成してキャパシタ内蔵多層プリント配線板を得た(図6(e))。
<Fabrication of multilayer printed wiring board with built-in capacitor>
Glass epoxy laminate (manufactured by Hitachi Chemical Co., Ltd., MCL-E-679F), glass epoxy prepreg (manufactured by Hitachi Chemical Co., Ltd., GEA-679F) and copper foil (manufactured by Furukawa Circuit Foil Co., Ltd., F3-WS) A 4-layer resin substrate having a thickness of 0.4 mm and having an arbitrary circuit was produced. Next, the capacitor member from which the PET film is peeled is placed on the insulating layer surface of the four-layer resin substrate on which the surface circuit is not formed, with the adhesive film surface as the substrate surface, and heat at 100 ° C., 1 MPa, 60 seconds. Bonding was performed under pressure bonding conditions (FIG. 6D). Next, a glass epoxy prepreg (manufactured by Hitachi Chemical Co., Ltd., GEA-679F) and copper foil (manufactured by Furukawa Circuit Foil Co., Ltd., F3-WS) are laminated, and the surface connection circuit is formed after drilling and plating the interlayer connection holes. A pattern was formed by etching to obtain a multilayer printed wiring board with a built-in capacitor (FIG. 6E).

(実施例2)
<キャパシタ内蔵多層プリント配線板用誘電体材料の作製>
テトラエトキシシラン0.5gおよび塩酸2gを、エタノール(99.5%)97.5gに溶解し、20℃で60時間放置してシリカゾルを液中で合成し、シリカゾルのエタノール分散液100gを得た。これにチタン酸バリウム(以下BTO)ナノ粒子(戸田工業株式会社製、平均粒径30nm)3gを加え、超音波を用いて分散し、20℃で24時間放置して、シリカゾルをBTOナノ粒子の表面に吸着させた。なお、BTOナノ粒子は、水を媒体とするスラリーを遠心分離し、沈降させた粒子を回収してエタノール中に分散し、再度遠心分離して沈降させ回収したものを用いた。吸着後、遠心分離し、未吸着のシリカゾルを含む上澄み液を除去した後、再度エタノールを加えて分散することでナノ粒子を洗浄した。洗浄後、遠心分離し、シリカゾル吸着BTOナノ粒子を得た(平均粒径30nmの結晶性微粒子)。
(Example 2)
<Fabrication of dielectric material for multilayer printed wiring board with built-in capacitor>
0.5 g of tetraethoxysilane and 2 g of hydrochloric acid were dissolved in 97.5 g of ethanol (99.5%) and allowed to stand at 20 ° C. for 60 hours to synthesize silica sol in the liquid, thereby obtaining 100 g of an ethanol dispersion of silica sol. . To this, 3 g of barium titanate (hereinafter referred to as BTO) nanoparticles (manufactured by Toda Kogyo Co., Ltd., average particle size of 30 nm) was added, dispersed using ultrasonic waves, and allowed to stand at 20 ° C. for 24 hours. Adsorbed on the surface. The BTO nanoparticles used were those obtained by centrifuging a slurry using water as a medium, collecting the precipitated particles, dispersing them in ethanol, centrifuging them again, and sedimenting and collecting them. After adsorption, the mixture was centrifuged to remove the supernatant liquid containing unadsorbed silica sol, and then the nanoparticles were washed by adding ethanol again and dispersing. After washing, the mixture was centrifuged to obtain silica sol-adsorbed BTO nanoparticles (crystalline fine particles having an average particle diameter of 30 nm).

また、バリウム5.4gを、2−メトキシエタノール157gと酢酸25gの混合液に完全に溶解した後、さらにテトラエトキシチタン9gを加えて撹拌し、0.2MのBTO前駆体溶液200mlを得た。   Further, after 5.4 g of barium was completely dissolved in a mixed solution of 157 g of 2-methoxyethanol and 25 g of acetic acid, 9 g of tetraethoxytitanium was further added and stirred to obtain 200 ml of 0.2 M BTO precursor solution.

次に、上記シリカゾル吸着BTOナノ粒子3gを、上記0.2MのBTO前駆体溶液43.5gと2―メトキシエタノール56.1gとN,N−ジメチルホルムアミド5.4gの混合液に加え、超音波を用いて分散し、BTO濃度0.2Mの、ナノ粒子を添加した前駆体溶液Aを得た。   Next, 3 g of the silica sol-adsorbed BTO nanoparticles are added to a mixed solution of 43.5 g of the 0.2 M BTO precursor solution, 56.1 g of 2-methoxyethanol, and 5.4 g of N, N-dimethylformamide, and ultrasonic waves are added. To obtain a precursor solution A having a BTO concentration of 0.2 M and added with nanoparticles.

また、イソプロポキシチタン5.7gを2−メトキシエタノール140gと酢酸51gの混合液に完全に溶解して、0.1Mのチタニア前駆体溶液100mlを得た。   Further, 5.7 g of isopropoxy titanium was completely dissolved in a mixed solution of 140 g of 2-methoxyethanol and 51 g of acetic acid to obtain 100 ml of a 0.1 M titania precursor solution.

一方、10cm×10cm×厚さ20μmの銅箔(三井金属鉱業株式会社製、3EC−VLP)の光沢面側に、スパッタ法により厚さ0.8μmのNi薄膜を形成して、Ni薄膜付の銅箔(第2の金属層)を得た。   On the other hand, a Ni thin film with a thickness of 0.8 μm is formed by sputtering on the glossy side of a 10 cm × 10 cm × 20 μm thick copper foil (manufactured by Mitsui Metal Mining Co., Ltd., 3EC-VLP). A copper foil (second metal layer) was obtained.

次に、上記で得たNi薄膜層付の銅箔のNi薄膜側に、上記BTO前駆体溶液をスピンコートし、350℃のホットプレート上で4分間乾燥した後、再びBTO前駆体溶液をスピンコートし、同様に乾燥して、構成元素としてBaとTiとを含むアモルファス複合金属酸化物薄膜層1A(厚さ100nm)を形成した。次いで、当該薄膜層1A上に、上記前駆体溶液Aをスピンコートし、350℃のホットプレート上で4分乾燥する操作を6回繰り返して、結晶性微粒子が分散されたアモルファス複合金属酸化物層1B(厚さ300nm)を形成した。さらに、当該複合金属酸化物層1B上に、上記チタニア前駆体溶液をスピンコートし、350℃のホットプレート上で4分乾燥する操作を2回繰り返して、構成元素としてTiを含むアモルファス金属酸化物薄膜層1C(厚さ100nm)を形成した。最後に350℃のホットプレート上で2時間熱処理して、薄膜層1Aと複合金属酸化物層1Bと薄膜層1Cとをそれぞれ熟成し、第1の絶縁層とした。   Next, the BTO precursor solution is spin-coated on the Ni thin film side of the copper foil with the Ni thin film layer obtained above, dried on a hot plate at 350 ° C. for 4 minutes, and then the BTO precursor solution is spun again. It was coated and dried in the same manner to form an amorphous composite metal oxide thin film layer 1A (thickness: 100 nm) containing Ba and Ti as constituent elements. Subsequently, the operation of spin-coating the precursor solution A on the thin film layer 1A and drying it on a hot plate at 350 ° C. for 4 minutes is repeated 6 times to obtain an amorphous composite metal oxide layer in which crystalline fine particles are dispersed. 1B (thickness 300 nm) was formed. Further, the operation of spin-coating the titania precursor solution on the composite metal oxide layer 1B and drying it on a hot plate at 350 ° C. for 4 minutes is repeated twice to form an amorphous metal oxide containing Ti as a constituent element. A thin film layer 1C (thickness: 100 nm) was formed. Finally, heat treatment was performed on a hot plate at 350 ° C. for 2 hours, and the thin film layer 1A, the composite metal oxide layer 1B, and the thin film layer 1C were aged to form a first insulating layer.

次に、上記薄膜層1C上に、スパッタ法により厚さ0.8μmのNi薄膜を形成した後、さらに当該Ni薄膜上に電解銅めっきにより厚さ20μmのCuからなる第1の金属層を形成した。以上の工程から金属/薄膜誘電体/金属の構造を有する薄膜材料2を得た。この薄膜材料2を、LCRメータYHP4275A(横河ヒューレットパッカード株式会社、商品名)を用い、25℃、1MHzにおけるインピーダンス特性から誘電率を算出した結果、57(均一材料とした場合の換算値)であった。尚、容量密度は、1000pF/mmであった。 Next, after forming a Ni thin film having a thickness of 0.8 μm on the thin film layer 1C by sputtering, a first metal layer made of Cu having a thickness of 20 μm is formed on the Ni thin film by electrolytic copper plating. did. From the above steps, a thin film material 2 having a metal / thin film dielectric / metal structure was obtained. As a result of calculating the dielectric constant of this thin film material 2 from the impedance characteristics at 25 ° C. and 1 MHz using an LCR meter YHP4275A (Yokogawa Hewlett-Packard Co., Ltd., trade name), 57 (converted value when a uniform material is used) there were. The capacity density was 1000 pF / mm 2 .

また、第2の絶縁層に用いる誘電体を以下のように作製した。エポキシ樹脂としてビスフェノールA型エポキシ樹脂(東都化成株式会社製、YD−8125)66重量部、クレゾールノボラック型エポキシ樹脂(東都化成株式会社製、YDCN−703)34重量部、エポキシ樹脂の硬化剤としてフェノールノボラック樹脂(大日本インキ化学工業株式会社製、プライオーフェンLF2882)63重量部、高分子量樹脂としてフェノキシ樹脂(重量平均分子量5万、東都化成株式会社製、フェノトートYP−50)24重量部、硬化促進剤として1−シアノエチル−2−フェニルイミダゾール(四国化成工業製、キュアゾール2PZ−CN)0.6重量部、高誘電率充填材として平均粒径1.5μmのチタン酸バリウムフィラー(富士チタン工業株式会社製、BT−100PR)1300重量部および平均粒径0.6μmのチタン酸バリウムフィラー(富士チタン工業株式会社製、HPBT−1)400重量部、分散剤として非シリコーン系分散剤(ビックケミー・ジャパン株式会社製、BYK−W9010用)11.2重量部からなる組成物に、メチルエチルケトンを加えてビーズミルを用いて1000回転/分で1時間撹拌混合し、200メッシュのナイロン布でろ過した後に真空脱気した。この樹脂ワニス2を、厚さ12μmの電解銅箔(古河サーキットフォイル株式会社製、GTS−12)上に塗布し、140℃で5分間加熱乾燥して、膜厚が20μmのBステージ状態の塗膜を形成し、銅箔を備えた高誘電率フィラー添加樹脂材料シート2を作製した。このBステージ状態の高誘電率フィラー添加樹脂材料シート1を170℃で1時間硬化させた硬化物を、LCRメータYHP4275A(横河ヒューレットパッカード株式会社、商品名)を用い、25℃、1MHzにおけるインピーダンス特性から誘電率を算出した結果、45であった。尚、容量密度は、20pF/mmであった。 A dielectric used for the second insulating layer was manufactured as follows. 66 parts by weight of bisphenol A type epoxy resin (manufactured by Toto Kasei Co., Ltd., YD-8125) as an epoxy resin, 34 parts by weight of cresol novolac type epoxy resin (YDCN-703, manufactured by Toto Kasei Co., Ltd.), phenol as a curing agent for epoxy resin 63 parts by weight of novolak resin (Dainippon Ink Chemical Co., Ltd., Pliofen LF2882), 24 parts by weight of phenoxy resin (weight average molecular weight 50,000, manufactured by Toto Kasei Co., Ltd., phenototo YP-50) as a high molecular weight resin, cured 0.6 parts by weight of 1-cyanoethyl-2-phenylimidazole (manufactured by Shikoku Kasei Kogyo Co., Ltd., Curazole 2PZ-CN) as an accelerator, and a barium titanate filler (Fuji Titanium Industry Co., Ltd.) having an average particle size of 1.5 μm as a high dielectric constant filler 1300 parts by weight, manufactured by company, BT-100PR) 10. Barium titanate filler with a uniform particle size of 0.6 μm (manufactured by Fuji Titanium Industry Co., Ltd., HPBT-1), non-silicone dispersant as a dispersant (by BYK Japan Japan Co., Ltd., BYK-W9010) Methyl ethyl ketone was added to the composition consisting of 2 parts by weight, and the mixture was stirred and mixed at 1000 rpm for 1 hour using a bead mill, filtered through a 200 mesh nylon cloth, and then vacuum degassed. This resin varnish 2 is applied onto an electrolytic copper foil having a thickness of 12 μm (GTS-12, manufactured by Furukawa Circuit Foil Co., Ltd.), dried by heating at 140 ° C. for 5 minutes, and coated in a B stage state having a thickness of 20 μm. A film was formed, and a high dielectric constant filler-added resin material sheet 2 provided with a copper foil was produced. The cured product obtained by curing the B-stage high dielectric constant filler-added resin material sheet 1 at 170 ° C. for 1 hour is measured using an LCR meter YHP4275A (Yokogawa Hewlett-Packard Co., Ltd., trade name) at 25 ° C. and 1 MHz impedance. As a result of calculating the dielectric constant from the characteristics, it was 45. The capacity density was 20 pF / mm 2 .

次に、前記の薄膜材料2と上記高誘電率フィラー添加樹脂材料シート2を、第2の金属層の面と樹脂材料面を向かい合せて重ね合わせ、温度170℃、圧力1.5MPa、加熱加圧時間60分のプレス条件で積層一体化し、金属/誘電体/金属/誘電体/金属の構造を有し、1桁以上の容量密度に違いのある2層の誘電体層を有するキャパシタ内蔵多層プリント配線板用誘電体材料2を得た。   Next, the thin film material 2 and the high dielectric constant filler-added resin material sheet 2 are overlapped with the surface of the second metal layer facing the resin material surface, and the temperature is 170 ° C., the pressure is 1.5 MPa, and the heating is applied. Multi-layer with a built-in capacitor that has two layers of dielectric layers that have a metal / dielectric / metal / dielectric / metal structure and are different in capacitance density by an order of magnitude or more. The dielectric material 2 for printed wiring boards was obtained.

<キャパシタ部材の作製>及び<キャパシタ内蔵多層プリント配線板の作製>
キャパシタ内蔵多層プリント配線板用誘電体材料1に代えて、キャパシタ内蔵多層プリント配線板用誘電体材料2を用いた以外は、実施例1と同様にしてキャパシタ部材とキャパシタ内蔵多層プリント配線板を作製した。
<Manufacture of capacitor member> and <Manufacture of multilayer printed wiring board with built-in capacitor>
A capacitor member and a multilayer printed wiring board with a built-in capacitor were produced in the same manner as in Example 1 except that the dielectric material 2 for a multilayer printed wiring board with a built-in capacitor was used instead of the dielectric material 1 for a multilayer printed wiring board with a built-in capacitor. did.

(実施例3)
<キャパシタ内蔵多層プリント配線板用誘電体材料の作製>
実施例1で作製した薄膜材料1の第2の金属層の表面に、実施例1で作製した樹脂ワニス1を塗布し、140℃で5分間加熱乾燥して、膜厚が10μmのBステージ状態の塗膜を形成して、金属/誘電体/金属/誘電体(接着剤)の構造を有し、1桁以上の容量密度に違いのある2層の誘電体層を有するキャパシタ内蔵多層プリント配線板用誘電体材料3を得た。この接着剤の表面粗さ(Rz)をレーザ顕微鏡VF7510(株式会社キーエンス、商品名)で測定したところ、1.0μmであった。
(Example 3)
<Fabrication of dielectric material for multilayer printed wiring board with built-in capacitor>
The resin varnish 1 produced in Example 1 is applied to the surface of the second metal layer of the thin film material 1 produced in Example 1, and is heated and dried at 140 ° C. for 5 minutes to form a B stage having a thickness of 10 μm. Capacitor built-in multilayer printed wiring having a metal / dielectric / metal / dielectric (adhesive) structure and having two dielectric layers with different capacitance densities of one digit or more A dielectric material 3 for plates was obtained. It was 1.0 micrometer when the surface roughness (Rz) of this adhesive agent was measured with the laser microscope VF7510 (Keyence Corporation, brand name).

<キャパシタ内蔵多層プリント配線板の作製>
ガラスエポキシ積層板(日立化成工業株式会社製、MCL−E−679F)、ガラスエポキシプリプレグ(日立化成工業株式会社製、GEA−679F)及び銅箔(古河サーキットフォイル株式会社製、F3−WS)を用いて任意の回路を有する板厚0.4mmの4層樹脂基板を作製した。この樹脂基板表面にロールコータを用いてペーストタイプの熱硬化型絶縁材料HRP−700BA(太陽インキ製造株式会社、商品名)を基板絶縁層表面から約40μm、回路パターン表面から約5μm塗布し、170℃で60分間の熱処理により硬化させた。この基板をバフブラシにより回路パターン表面が現れるまで研磨し、余分な絶縁材料を除去して表面が平坦された基板を得た(図7(a))。このときに回路板表面の凹凸は3μm以下であった。この基板表面にキャパシタ内蔵多層プリント配線板用誘電体材料3を接着剤面が基板と向かい合うように重ね合わせ、温度170℃、圧力1.5MPa、加熱加圧時間60分のプレス条件で積層一体化した(図7(b))。次に基板の両面にドライフィルムタイプのフォトレジストをラミネートし、第1の金属層面にパターンを焼付けし、裏面の銅箔面を全面露光させた後、現像・エッチング・レジスト除去を行うことにより、第1の金属層に電極を含む回路パターンを形成した(図7(c))。次に、エッチングによって現れた第1の絶縁層(薄膜材料1の誘電体層)の除去を目的に、平均粒径30μmのアルミナ粒子を含む水系処理液を用いて、0.3MPaの水圧で高圧水洗処理を行った(図7(d))。超音波洗浄により、アルミナ粒子や薄膜残渣を除去した後、両面にドライフィルムタイプのフォトレジストをラミネートし、第2の金属層面にパターンを焼付けし、裏面の銅箔面を全面露光させた後、現像・エッチング・レジスト除去を行うことにより、第2の金属層面に所望の電極を含む回路パターン電極を形成した基板を得(図7(e))た。次に、ガラスエポキシプリプレグ(日立化成工業株式会社製、GEA−679F)及び銅箔(古河サーキットフォイル株式会社製、F3−WS)を積層、層間接続穴の穴あけ・めっきを行った後に、表面回路パターンをエッチングにて形成してキャパシタ内蔵多層プリント配線板を得た(図7(f))。
<Fabrication of multilayer printed wiring board with built-in capacitor>
Glass epoxy laminate (manufactured by Hitachi Chemical Co., Ltd., MCL-E-679F), glass epoxy prepreg (manufactured by Hitachi Chemical Co., Ltd., GEA-679F) and copper foil (manufactured by Furukawa Circuit Foil Co., Ltd., F3-WS) A 4-layer resin substrate having a thickness of 0.4 mm and having an arbitrary circuit was produced. Using a roll coater, paste type thermosetting insulating material HRP-700BA (Taiyo Ink Manufacturing Co., Ltd., trade name) is applied to the resin substrate surface about 40 μm from the substrate insulating layer surface and about 5 μm from the circuit pattern surface, 170 Curing was performed by heat treatment at 60 ° C. for 60 minutes. This substrate was polished with a buff brush until the surface of the circuit pattern appeared, and an excess insulating material was removed to obtain a substrate having a flat surface (FIG. 7A). At this time, the unevenness on the surface of the circuit board was 3 μm or less. The dielectric material 3 for a multilayer printed wiring board with a built-in capacitor is superposed on the surface of the substrate so that the adhesive surface faces the substrate, and laminated and integrated under press conditions of a temperature of 170 ° C., a pressure of 1.5 MPa, and a heating and pressing time of 60 minutes. (FIG. 7B). Next, by laminating a dry film type photoresist on both surfaces of the substrate, baking a pattern on the first metal layer surface, exposing the entire copper foil surface on the back surface, and then performing development, etching, and resist removal, A circuit pattern including an electrode was formed on the first metal layer (FIG. 7C). Next, for the purpose of removing the first insulating layer (dielectric layer of the thin film material 1) that appears by etching, high pressure is applied at a water pressure of 0.3 MPa using an aqueous processing solution containing alumina particles having an average particle size of 30 μm. A water washing treatment was performed (FIG. 7 (d)). After removing alumina particles and thin film residues by ultrasonic cleaning, laminating a dry film type photoresist on both sides, baking a pattern on the second metal layer surface, and exposing the entire copper foil surface on the back surface, By performing development, etching, and resist removal, a substrate on which a circuit pattern electrode including a desired electrode was formed on the second metal layer surface was obtained (FIG. 7E). Next, a glass epoxy prepreg (manufactured by Hitachi Chemical Co., Ltd., GEA-679F) and copper foil (manufactured by Furukawa Circuit Foil Co., Ltd., F3-WS) are laminated, and the surface connection circuit is formed after drilling and plating the interlayer connection holes. A pattern was formed by etching to obtain a multilayer printed wiring board with a built-in capacitor (FIG. 7 (f)).

(実施例4)
<キャパシタ内蔵多層プリント配線板用誘電体材料の作製>
実施例2で作製した薄膜材料2の第2の金属層の表面に、実施例2で作製した樹脂ワニス2を塗布し、140℃で5分間加熱乾燥して、膜厚が20μmのBステージ状態の塗膜を形成して、金属/誘電体/金属/誘電体(接着剤)の構造を有し、1桁以上の容量密度に違いのある2層の誘電体層を有するキャパシタ内蔵多層プリント配線板用誘電体材料4を得た。
Example 4
<Fabrication of dielectric material for multilayer printed wiring board with built-in capacitor>
The resin varnish 2 produced in Example 2 is applied to the surface of the second metal layer of the thin film material 2 produced in Example 2, and is heated and dried at 140 ° C. for 5 minutes to form a B stage state with a film thickness of 20 μm. Capacitor built-in multilayer printed wiring having a metal / dielectric / metal / dielectric (adhesive) structure and having two dielectric layers with different capacitance densities of one digit or more A dielectric material 4 for plates was obtained.

<キャパシタ内蔵多層プリント配線板の作製>
キャパシタ内蔵多層プリント配線板用誘電体材料3に代えて、キャパシタ内蔵多層プリント配線板用誘電体材料4を用いた以外は、実施例3と同様にしてキャパシタ内蔵多層プリント配線板を作製した。
<Fabrication of multilayer printed wiring board with built-in capacitor>
A multilayer printed wiring board with a built-in capacitor was produced in the same manner as in Example 3, except that the dielectric material 4 for a multilayer printed wiring board with a built-in capacitor was used instead of the dielectric material 3 for a multilayer printed wiring board with a built-in capacitor.

(比較例1)
<キャパシタ内蔵多層プリント配線板用誘電体材料の作製>
実施例1で作製した薄膜材料1と、高誘電率フィラー添加樹脂材料シート1をキャパシタ内蔵多層プリント配線板用誘電体材料として用いた。
(Comparative Example 1)
<Fabrication of dielectric material for multilayer printed wiring board with built-in capacitor>
The thin film material 1 produced in Example 1 and the high dielectric constant filler-added resin material sheet 1 were used as a dielectric material for a multilayer printed wiring board with a built-in capacitor.

<キャパシタ内蔵多層プリント配線板の作製>
実施例3と同様に、表面が平坦化された板厚0.4mmの4層樹脂基板を作製した(図8(a))。この基板表面に、高誘電率フィラー添加樹脂材料シート1を接着剤面が基板と向かい合うように重ね合わせ、温度170℃、圧力1.5MPa、加熱加圧時間60分のプレス条件で積層一体化した。次に基板の両面にドライフィルムタイプのフォトレジストをラミネートし、樹脂材料を積層した銅箔面にパターンを焼付けし、裏面の銅箔面を全面露光させた後、現像・エッチング・レジスト除去を行うことにより、樹脂材料面に電極を含む回路パターンを形成した(図8(b))。
<Fabrication of multilayer printed wiring board with built-in capacitor>
In the same manner as in Example 3, a 4-layer resin substrate having a flattened surface and a thickness of 0.4 mm was produced (FIG. 8A). The high dielectric constant filler-added resin material sheet 1 was superposed on the surface of the substrate so that the adhesive surface faces the substrate, and laminated and integrated under press conditions of a temperature of 170 ° C., a pressure of 1.5 MPa, and a heating and pressing time of 60 minutes. . Next, dry film type photoresist is laminated on both sides of the substrate, the pattern is baked onto the copper foil surface on which the resin material is laminated, the entire surface of the copper foil on the back surface is exposed, and then development, etching, and resist removal are performed. As a result, a circuit pattern including electrodes was formed on the resin material surface (FIG. 8B).

薄膜材料1の第3の金属層面に、25μm厚みのPETフィルムを支持フィルムとした厚み15μmの絶縁接着フィルム(日立化成工業株式会社製、HS−230)の接着剤と接するように積層し、100℃、1MPa、10秒の条件でラミネートした。次に、支持フィルムを剥離し、薄膜材料1を上記回路パターンを形成した基板表面に100℃、1MPa、60秒の条件でラミネートした(図8(c))。   Laminated on the third metal layer surface of the thin film material 1 so as to be in contact with the adhesive of a 15 μm thick insulating adhesive film (manufactured by Hitachi Chemical Co., Ltd., HS-230) using a 25 μm thick PET film as a supporting film, Lamination was performed under the conditions of 1 ° C. and 10 seconds at a temperature. Next, the support film was peeled off, and the thin film material 1 was laminated on the substrate surface on which the circuit pattern was formed under the conditions of 100 ° C., 1 MPa, and 60 seconds (FIG. 8C).

次に、基板の両面にドライフィルムタイプのフォトレジストをラミネートし、第1の金属層面にパターンを焼付けし、基板裏面を全面露光させた後、現像・エッチング・レジスト除去を行うことにより、第1の金属層に電極を含む回路パターンを形成した。次に、エッチングによって現れた第1の絶縁層(薄膜材料1の誘電体層)の除去を目的に、平均粒径30μmのアルミナ粒子を含む水系処理液を用いて、0.3MPaの水圧で高圧水洗処理を行った。超音波洗浄により、アルミナ粒子や薄膜残渣を除去した後、両面にドライフィルムタイプのフォトレジストをラミネートし、第2の金属層面にパターンを焼付けし、基板裏面を全面露光させた後、現像・エッチング・レジスト除去を行うことにより、第2の金属層に電極を含む回路パターンを形成した(図8(d))。   Next, a dry film type photoresist is laminated on both surfaces of the substrate, a pattern is baked on the first metal layer surface, the entire back surface of the substrate is exposed, and then development, etching, and resist removal are performed. A circuit pattern including electrodes was formed on the metal layer. Next, for the purpose of removing the first insulating layer (dielectric layer of the thin film material 1) that appears by etching, high pressure is applied at a water pressure of 0.3 MPa using an aqueous processing solution containing alumina particles having an average particle size of 30 μm. Washing with water was performed. After removing alumina particles and thin film residue by ultrasonic cleaning, dry film type photoresist is laminated on both sides, pattern is baked on the second metal layer surface, and the entire back surface of the substrate is exposed, followed by development and etching By removing the resist, a circuit pattern including an electrode was formed on the second metal layer (FIG. 8D).

次に、ガラスエポキシプリプレグ(日立化成工業株式会社製、GEA−679F)及び銅箔(古河サーキットフォイル株式会社製、F3−WS)を積層、層間接続穴の穴あけ・めっきを行った後に、表面回路パターンをエッチングにて形成してキャパシタ内蔵多層プリント配線板を得た(図8(e))。   Next, a glass epoxy prepreg (manufactured by Hitachi Chemical Co., Ltd., GEA-679F) and copper foil (manufactured by Furukawa Circuit Foil Co., Ltd., F3-WS) are laminated, and the surface connection circuit is formed after drilling and plating the interlayer connection holes. A pattern was formed by etching to obtain a multilayer printed wiring board with a built-in capacitor (FIG. 8E).

本発明によって、基板内に1桁以上の容量密度に違いのある基板内蔵キャパシタおよびキャパシタ内蔵多層プリント配線板を効率的に作製することが可能であることがわかった。   According to the present invention, it has been found that a substrate built-in capacitor and a capacitor built-in multilayer printed wiring board having a difference in capacitance density of one digit or more in the substrate can be efficiently produced.

本発明のキャパシタ内蔵多層プリント配線板用誘電体材料の一実施形態を示す断面図である。It is sectional drawing which shows one Embodiment of the dielectric material for multilayer printed wiring boards with a built-in capacitor of this invention. 本発明のキャパシタ内蔵多層プリント配線板用誘電体材料の一実施形態を示す断面図である。It is sectional drawing which shows one Embodiment of the dielectric material for multilayer printed wiring boards with a built-in capacitor of this invention. 本発明のキャパシタ内蔵多層プリント配線板用誘電体材料の一実施形態を示す断面図である。It is sectional drawing which shows one Embodiment of the dielectric material for multilayer printed wiring boards with a built-in capacitor of this invention. 本発明のキャパシタ内蔵多層プリント配線板用誘電体材料の一実施形態を示す断面図である。It is sectional drawing which shows one Embodiment of the dielectric material for multilayer printed wiring boards with a built-in capacitor of this invention. 本発明のキャパシタ部材の一実施形態を示す断面図(a)と、第1の金属層から見た平面図(b)である。It is sectional drawing (a) which shows one Embodiment of the capacitor member of this invention, and the top view (b) seen from the 1st metal layer. 本発明のキャパシタ内蔵多層プリント配線板の製造方法の一実施形態を示す断面図である。It is sectional drawing which shows one Embodiment of the manufacturing method of the multilayer printed wiring board with a built-in capacitor of this invention. 本発明のキャパシタ内蔵多層プリント配線板の製造方法の一実施形態を示す断面図である。It is sectional drawing which shows one Embodiment of the manufacturing method of the multilayer printed wiring board with a built-in capacitor of this invention. 比較例のキャパシタ内蔵多層プリント配線板の製造方法の一実施形態を示す断面図である。It is sectional drawing which shows one Embodiment of the manufacturing method of the multilayer printed wiring board with a built-in capacitor of a comparative example.

符号の説明Explanation of symbols

1.第1の金属層
2.第1に絶縁層(誘電体)
3.第2の金属層
4.第2の絶縁層(誘電体)
5.ニッケルまたはクロムを主成分とする金属膜
6.銅を主成分とする金属層
7.第3の金属層
8.高容量キャパシタ
9.低容量キャパシタ
10.接着剤
11.基板
11’.基板
12.層間接続穴
13.回路導体パターン
14.多層基板絶縁層
15.平坦化樹脂
16.高誘電率フィラー添加樹脂材料
17.薄膜材料(金属/誘電体/金属)
1. 1st metal layer First, the insulating layer (dielectric)
3. Second metal layer 4. Second insulating layer (dielectric)
5. 5. Metal film mainly composed of nickel or chromium 6. Metal layer mainly composed of copper Third metal layer 8. High-capacitance capacitor9. Low capacitance capacitor 10. Adhesive 11. Substrate 11 ′. Substrate 12. Interlayer connection hole 13. Circuit conductor pattern 14. Multilayer substrate insulating layer 15. Planarizing resin 16. 18. High dielectric constant filler-added resin material Thin film materials (metal / dielectric / metal)

Claims (12)

厚さ5〜15μmの第1の金属層と、厚さ0.1〜1μmの第1の絶縁層と、厚さ10〜35μmの第2の金属層と、厚さ5〜50μmの第2の絶縁層からなるキャパシタ内蔵多層プリント配線板用誘電体材料であって、第1の絶縁層の比誘電率が10〜2000であり、第2の絶縁層が半硬化の樹脂材料でその硬化後の比誘電率が20〜100であることを特徴とするキャパシタ内蔵多層プリント配線板用誘電体材料。   A first metal layer having a thickness of 5 to 15 μm, a first insulating layer having a thickness of 0.1 to 1 μm, a second metal layer having a thickness of 10 to 35 μm, and a second metal layer having a thickness of 5 to 50 μm A dielectric material for a multilayer printed wiring board with a built-in capacitor made of an insulating layer, wherein the first insulating layer has a relative dielectric constant of 10 to 2,000, and the second insulating layer is a semi-cured resin material after being cured. A dielectric material for a multilayer printed wiring board with a built-in capacitor, having a relative dielectric constant of 20 to 100. 第1の絶縁層が、金属酸化物の薄膜材料、または金属酸化物のナノ粒子を充填した薄膜樹脂材料からなることを特徴とする請求項1に記載のキャパシタ内蔵多層プリント配線板用誘電体材料。   The dielectric material for a multilayer printed wiring board with a built-in capacitor according to claim 1, wherein the first insulating layer is made of a metal oxide thin film material or a thin film resin material filled with metal oxide nanoparticles. . 第2の絶縁層が、エポキシ樹脂と比誘電率50〜2000の金属酸化物粒子を含み、かつ表面粗さ(Rz)が1〜5μmであることを特徴とする請求項1または2に記載のキャパシタ内蔵多層プリント配線板用誘電体材料。   The second insulating layer includes an epoxy resin and metal oxide particles having a relative dielectric constant of 50 to 2000, and has a surface roughness (Rz) of 1 to 5 µm. Dielectric material for multilayer printed wiring boards with built-in capacitors. 第1の絶縁層に接する第1の金属層の表面と第2の金属層の表面がニッケルまたはクロムを主成分とする金属膜であり、第1の金属層と第2の金属層は銅を主成分とする金属層であることを特徴とする請求項1〜3いずれかに記載のキャパシタ内蔵多層プリント配線板用誘電体材料。   The surface of the first metal layer in contact with the first insulating layer and the surface of the second metal layer are metal films mainly composed of nickel or chromium, and the first metal layer and the second metal layer are made of copper. The dielectric material for a multilayer printed wiring board with a built-in capacitor according to any one of claims 1 to 3, wherein the dielectric material is a metal layer having a main component. 厚さ5〜15μmの第1の金属層と、厚さ0.1〜1μmの第1の絶縁層と、厚さ10〜35μmの第2の金属層と、厚さ5〜50μmの第2の絶縁層と、厚さ10〜35μmの第3の金属層からなるキャパシタ内蔵多層プリント配線板用誘電体材料であって、第1の絶縁層の比誘電率が10〜2000であり、第2の絶縁層の比誘電率が20〜100であることを特徴とするキャパシタ内蔵多層プリント配線板用誘電体材料。   A first metal layer having a thickness of 5 to 15 μm, a first insulating layer having a thickness of 0.1 to 1 μm, a second metal layer having a thickness of 10 to 35 μm, and a second metal layer having a thickness of 5 to 50 μm A dielectric material for a multilayer printed wiring board with a built-in capacitor comprising an insulating layer and a third metal layer having a thickness of 10 to 35 μm, wherein the dielectric constant of the first insulating layer is 10 to 2000, A dielectric material for a multilayer printed wiring board with a built-in capacitor, wherein the dielectric constant of the insulating layer is 20 to 100. 第1の絶縁層が、金属酸化物の薄膜材料または金属酸化物のナノ粒子を充填した薄膜樹脂材料からなることを特徴とする請求項5に記載のキャパシタ内蔵多層プリント配線板用誘電体材料。   6. The dielectric material for a multilayer printed wiring board with a built-in capacitor according to claim 5, wherein the first insulating layer is made of a metal oxide thin film material or a thin film resin material filled with metal oxide nanoparticles. 第2の絶縁層が、エポキシ樹脂と比誘電率50〜2000の金属酸化物粒子を含むことを特徴とする請求項5または6に記載のキャパシタ内蔵多層プリント配線板用誘電体材料。   The dielectric material for a multilayer printed wiring board with a built-in capacitor according to claim 5 or 6, wherein the second insulating layer contains an epoxy resin and metal oxide particles having a relative dielectric constant of 50 to 2000. 第1の絶縁層に接する第1の金属層の表面と第2の金属層の表面がニッケルまたはクロムを主成分とする金属膜であり、第1の金属層、第2の金属層および第3の金属層は銅を主成分とする金属層であることを特徴とする請求項5〜7いずれかに記載のキャパシタ内蔵多層プリント配線板用誘電体材料。   The surface of the first metal layer in contact with the first insulating layer and the surface of the second metal layer are metal films mainly composed of nickel or chromium, and the first metal layer, the second metal layer, and the third metal layer The dielectric material for a multilayer printed wiring board with a built-in capacitor according to claim 5, wherein the metal layer is a metal layer mainly composed of copper. 請求項5〜8いずれかに記載のキャパシタ内蔵多層プリント配線板用誘電体材料を用いてなるキャパシタ部材であって、前記誘電体材料の第1の金属層、第2の金属層、第3の金属層および第1の絶縁層が、任意の形状にパターニングされてなることを特徴とするキャパシタ部材。   A capacitor member using the dielectric material for a multilayer printed wiring board with a built-in capacitor according to claim 5, wherein the first metal layer, the second metal layer, and the third metal layer of the dielectric material A capacitor member, wherein the metal layer and the first insulating layer are patterned into an arbitrary shape. 請求項9に記載のキャパシタ部材を内蔵してなるキャパシタ内蔵多層プリント配線板。   A multilayer printed wiring board with a built-in capacitor comprising the capacitor member according to claim 9. 厚さ5〜15μmの第1の金属層と、厚さ0.1〜1μmの第1の絶縁層と、厚さ10〜35μmの第2の金属層と、厚さ5〜50μmの第2の絶縁層と、厚さ10〜35μmの第3の金属層からなり、第1の絶縁層の比誘電率が10〜2000であり、第2の絶縁層の比誘電率が20〜100であるキャパシタ内蔵多層プリント配線板用誘電体材料を用いるキャパシタ内蔵多層プリント配線板の製造方法であって、
(1)キャパシタ内蔵多層プリント配線板用誘電体材料の第1の金属層をエッチングして、電極1を含む任意の回路導体パターンを形成する工程と、
(2)第1の絶縁層をエッチングして、任意の誘電体パターンを形成する工程と、
(3)第2の金属層と第3の金属層をエッチングして、電極2と電極3を含む任意の回路導体パターンを形成する工程と、
(4)接着剤を介して、パターンを形成したキャパシタ内蔵多層プリント配線板用誘電体材料の位置合せをして基板上に固定する工程と、
(5)任意の絶縁層の形成、回路導体パターンの形成、回路導体パターンの層間接続穴の形成を行う工程を有することを特徴とするキャパシタ内蔵多層プリント配線板の製造方法。
A first metal layer having a thickness of 5 to 15 μm, a first insulating layer having a thickness of 0.1 to 1 μm, a second metal layer having a thickness of 10 to 35 μm, and a second metal layer having a thickness of 5 to 50 μm A capacitor comprising an insulating layer and a third metal layer having a thickness of 10 to 35 μm, wherein the relative dielectric constant of the first insulating layer is 10 to 2000, and the relative dielectric constant of the second insulating layer is 20 to 100 A method for manufacturing a multilayer printed wiring board with a built-in capacitor using a dielectric material for a built-in multilayer printed wiring board,
(1) etching the first metal layer of the dielectric material for a multilayer printed wiring board with a built-in capacitor to form an arbitrary circuit conductor pattern including the electrode 1;
(2) etching the first insulating layer to form an arbitrary dielectric pattern;
(3) etching the second metal layer and the third metal layer to form an arbitrary circuit conductor pattern including the electrodes 2 and 3;
(4) a step of aligning and fixing the dielectric material for the capacitor-embedded multilayer printed wiring board with the pattern formed thereon via an adhesive;
(5) A method of manufacturing a multilayer printed wiring board with a built-in capacitor, comprising the steps of forming an arbitrary insulating layer, forming a circuit conductor pattern, and forming an interlayer connection hole of the circuit conductor pattern.
厚さ5〜15μmの第1の金属層と、厚さ0.1〜1μmの第1の絶縁層と、厚さ10〜35μmの第2の金属層と、厚さ5〜50μmの第2の絶縁層からなり、第1の絶縁層の比誘電率が10〜2000であり、第2の絶縁層が半硬化の樹脂材料でその硬化後の比誘電率が20〜100であるキャパシタ内蔵多層プリント配線板用誘電体材料を用いるキャパシタ内蔵多層プリント配線板の製造方法であって、
(1)電極3を含む回路導体パターン間に樹脂を充填した、表面が平坦化された基板を形成する工程と、
(2)キャパシタ内蔵多層プリント配線板用誘電体材料の樹脂面を基板面に配置して、積層一体化する工程と、
(3)キャパシタ内蔵多層プリント配線板用誘電体材料の第1の金属層をエッチングして、電極1を含む任意の回路導体パターンを形成する工程と、
(4)第1の絶縁層をエッチングして、任意の誘電体パターンを形成する工程と、
(5)第2の金属層をエッチングして、電極2を含む任意の回路導体パターンを形成する工程と、
(6)任意の絶縁層の形成、回路導体パターンの形成、回路導体パターンの層間接続穴の形成を行う工程を有することを特徴とするキャパシタ内蔵多層プリント配線板の製造方法。
A first metal layer having a thickness of 5 to 15 μm, a first insulating layer having a thickness of 0.1 to 1 μm, a second metal layer having a thickness of 10 to 35 μm, and a second metal layer having a thickness of 5 to 50 μm A multilayer print with a built-in capacitor comprising an insulating layer, wherein the first insulating layer has a relative dielectric constant of 10 to 2000, the second insulating layer is a semi-cured resin material, and the relative dielectric constant after curing is 20 to 100 A method of manufacturing a multilayer printed wiring board with a built-in capacitor using a dielectric material for wiring board,
(1) forming a substrate having a planarized surface filled with resin between circuit conductor patterns including electrodes 3;
(2) placing the resin surface of the dielectric material for a multilayer printed wiring board with a built-in capacitor on the substrate surface and stacking and integrating them;
(3) etching the first metal layer of the dielectric material for a multilayer printed wiring board with a built-in capacitor to form an arbitrary circuit conductor pattern including the electrode 1;
(4) etching the first insulating layer to form an arbitrary dielectric pattern;
(5) etching the second metal layer to form an arbitrary circuit conductor pattern including the electrode 2;
(6) A method of manufacturing a multilayer printed wiring board with a built-in capacitor, comprising the steps of forming an arbitrary insulating layer, forming a circuit conductor pattern, and forming an interlayer connection hole of the circuit conductor pattern.
JP2007063423A 2007-03-13 2007-03-13 Dielectric material for multilayer printed wiring board with built-in capacitor, multilayer printed wiring board with built-in capacitor member and capacitor, and method for manufacturing multilayer printed wiring board with built-in capacitor Pending JP2008227153A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007063423A JP2008227153A (en) 2007-03-13 2007-03-13 Dielectric material for multilayer printed wiring board with built-in capacitor, multilayer printed wiring board with built-in capacitor member and capacitor, and method for manufacturing multilayer printed wiring board with built-in capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007063423A JP2008227153A (en) 2007-03-13 2007-03-13 Dielectric material for multilayer printed wiring board with built-in capacitor, multilayer printed wiring board with built-in capacitor member and capacitor, and method for manufacturing multilayer printed wiring board with built-in capacitor

Publications (1)

Publication Number Publication Date
JP2008227153A true JP2008227153A (en) 2008-09-25

Family

ID=39845418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007063423A Pending JP2008227153A (en) 2007-03-13 2007-03-13 Dielectric material for multilayer printed wiring board with built-in capacitor, multilayer printed wiring board with built-in capacitor member and capacitor, and method for manufacturing multilayer printed wiring board with built-in capacitor

Country Status (1)

Country Link
JP (1) JP2008227153A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074581A (en) * 2010-09-29 2012-04-12 Teramikros Inc Semiconductor device and method for manufacturing the same
JP2015201513A (en) * 2014-04-07 2015-11-12 京セラ株式会社 Dielectric film and film capacitor
US9744624B2 (en) * 2015-06-17 2017-08-29 Kinsus Interconnect Technology Corp. Method for manufacturing circuit board
WO2017154167A1 (en) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 Multilayer laminate plate and production method for multilayered printed wiring board using same
US10141115B2 (en) 2016-09-06 2018-11-27 Samsung Electro-Mechanics Co., Ltd. Thin film capacitor including alternatively disposed dielectric layers having different thicknesses

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074581A (en) * 2010-09-29 2012-04-12 Teramikros Inc Semiconductor device and method for manufacturing the same
JP2015201513A (en) * 2014-04-07 2015-11-12 京セラ株式会社 Dielectric film and film capacitor
US9744624B2 (en) * 2015-06-17 2017-08-29 Kinsus Interconnect Technology Corp. Method for manufacturing circuit board
WO2017154167A1 (en) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 Multilayer laminate plate and production method for multilayered printed wiring board using same
US11285700B2 (en) * 2016-03-10 2022-03-29 Mitsui Mining & Smelting Co., Ltd. Multilayer laminate and method for producing multilayer printed wiring board using same
US10141115B2 (en) 2016-09-06 2018-11-27 Samsung Electro-Mechanics Co., Ltd. Thin film capacitor including alternatively disposed dielectric layers having different thicknesses

Similar Documents

Publication Publication Date Title
WO2006016589A1 (en) Method for producing dielectric layer-constituting material, dielectric layer-constituting material produced by such method, method for manufacturing capacitor circuit-forming member using such dielectric layer-constituting material, capacitor circuit-forming member obtained by such method, and multilayer printed wiring boa
TWI302159B (en)
JP5016005B2 (en) Capacitor having an epoxy derivative layer cured with aminophenylfluorene
JP4047243B2 (en) Organic / inorganic oxide mixed thin film, electronic substrate with built-in passive element using the same, and method for producing organic / inorganic oxide mixed thin film
JP2002536825A (en) Passive electrical articles, circuit articles thereof, and circuit articles including passive electrical articles
JP2008544551A (en) Passive electrical goods
JP2006093640A (en) Printed circuit substrate material for embedded passive element
TW200427809A (en) Insulating material, film, circuit board and method for manufacture thereof
WO2004010751A1 (en) Multilayer wiring board, method for producing the same, semiconductor device and radio electronic device
WO2017085849A1 (en) Production method for printed wiring board having dielectric layer
JP2008227153A (en) Dielectric material for multilayer printed wiring board with built-in capacitor, multilayer printed wiring board with built-in capacitor member and capacitor, and method for manufacturing multilayer printed wiring board with built-in capacitor
JP2004146495A (en) Built-in chip capacitor for printed wiring board, and element-containing board built therein
JP4365641B2 (en) Multilayer wiring board and method for manufacturing multilayer wiring board
JP2007165814A (en) Member for capacitor embedded in substrate, and substrate with embedded capacitor using it and manufacturing method of the substrate
JP2008124414A (en) Capacitor layer forming material, its manufacturing method, and printed wiring board
JP4200802B2 (en) Device-embedded substrate and manufacturing method thereof
JP2005019686A (en) Multilayer circuit board incorporating capacitor element
JP4453325B2 (en) Manufacturing method of electronic component built-in substrate
JP4720194B2 (en) Method for manufacturing printed wiring board
JP2008060518A (en) Part for built-in in substrate, and method of fabricating substrate using the same
JP2006123232A (en) Copper foil with resin layer containing dielectric filler and printed circuit board obtained by using the copper foil with resin layer containing dielectric filler
JP2008172182A (en) Thin-film capacitor mounting substrate, manufacturing method of the same, and semiconductor device using its substrate
JP4075569B2 (en) Printed wiring board manufacturing material, printed wiring board and manufacturing method thereof
JP3832406B2 (en) Multilayer wiring board, semiconductor device, and wireless electronic device
JP4248827B2 (en) Multilayer wiring board and manufacturing method thereof