JP2008166620A - Circuit device and digital broadcast receiver - Google Patents

Circuit device and digital broadcast receiver Download PDF

Info

Publication number
JP2008166620A
JP2008166620A JP2006356731A JP2006356731A JP2008166620A JP 2008166620 A JP2008166620 A JP 2008166620A JP 2006356731 A JP2006356731 A JP 2006356731A JP 2006356731 A JP2006356731 A JP 2006356731A JP 2008166620 A JP2008166620 A JP 2008166620A
Authority
JP
Japan
Prior art keywords
external connection
wiring layer
wiring
circuit device
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006356731A
Other languages
Japanese (ja)
Other versions
JP4901466B2 (en
JP2008166620A5 (en
Inventor
Kenichi Kobayashi
健一 小林
Atsushi Nakano
敦史 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006356731A priority Critical patent/JP4901466B2/en
Publication of JP2008166620A publication Critical patent/JP2008166620A/en
Publication of JP2008166620A5 publication Critical patent/JP2008166620A5/ja
Application granted granted Critical
Publication of JP4901466B2 publication Critical patent/JP4901466B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide circuit device having an external connection electrode suitable for plug-in mounting, and to provide a digital broadcast receiver. <P>SOLUTION: The plug-in mounting circuit device 11 comprises a wiring board 12 provided with wiring layers on the upper surface (first major surface) and the lower surface (second major surface), and a semiconductor element 34 or the like and a package 14 or the like arranged on the upper and lower surfaces of the wiring board 12. A large number of external connection electrodes are provided along one side of the wiring board 12, and the area of an external connection electrode to which a fixed potential is applied is made larger that of the other external connection electrode. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、回路装置およびデジタル放送受信装置に関し、特に、差込実装型の回路装置およびデジタル放送受信装置に関する。   The present invention relates to a circuit device and a digital broadcast receiving device, and more particularly to an insertion mounting type circuit device and a digital broadcast receiving device.

電子機器の小型化および高機能化に伴い、その内部に収納される回路装置においては、多層の配線層を具備するものが主流になっている。図7を参照して、多層基板207を有する回路装置を説明する(下記特許文献1)。   Along with the downsizing and higher functionality of electronic equipment, circuit devices housed therein are mainly provided with multiple wiring layers. A circuit device having a multilayer substrate 207 will be described with reference to FIG.

ここでは、多層基板207の上面に形成された第1の配線層202Aにパッケージ205等の回路素子が実装されることで回路装置が構成されている。   Here, a circuit device is configured by mounting circuit elements such as a package 205 on the first wiring layer 202A formed on the upper surface of the multilayer substrate 207.

多層基板207は、ガラスエポキシ等の樹脂から成る基材201の表面及び裏面に配線層が形成されている。ここでは、基材201の上面に第1の配線層202Aおよび第2の配線層202Bが形成されている。第1の配線層202Aと第2の配線層202Bとは、絶縁層203を介して積層されている。基材201の下面には、第3の配線層202Cおよび第4の配線層202Dが、絶縁層203を介して積層されている。また、各配線層は、絶縁層203を貫通して設けられた接続部204により所定の箇所にて接続されている。   In the multilayer substrate 207, wiring layers are formed on the front surface and the back surface of the base material 201 made of a resin such as glass epoxy. Here, the first wiring layer 202A and the second wiring layer 202B are formed on the upper surface of the base material 201. The first wiring layer 202A and the second wiring layer 202B are stacked with an insulating layer 203 interposed therebetween. A third wiring layer 202 </ b> C and a fourth wiring layer 202 </ b> D are stacked on the lower surface of the base material 201 with an insulating layer 203 interposed therebetween. In addition, each wiring layer is connected at a predetermined location by a connecting portion 204 provided through the insulating layer 203.

最上層の第1の配線層202Aには、パッケージ205が固着されている。ここでは、半導体素子205Aが樹脂封止されたパッケージ205が、半田等から成る接続電極206を介して面実装されている。多層基板207の表面には、パッケージ205の他にも、チップコンデンサやチップ抵抗等の受動素子や、ベアの半導体素子等が実装されても良い。ここで、多層基板207の厚みは、例えば1.0mm程度である。   A package 205 is fixed to the uppermost first wiring layer 202A. Here, a package 205 in which a semiconductor element 205A is sealed with a resin is surface-mounted through a connection electrode 206 made of solder or the like. In addition to the package 205, passive elements such as chip capacitors and chip resistors, bare semiconductor elements, and the like may be mounted on the surface of the multilayer substrate 207. Here, the thickness of the multilayer substrate 207 is, for example, about 1.0 mm.

上述した構成の回路装置は、多層基板207の下面に形成されたパッド形状の第4の配線層202Dに半田等の接合材が溶着され、例えばコンピュータやテレビ等のマザーボードに実装される。このような実装形態は一般的に面実装と呼ばれている。   In the circuit device having the above-described configuration, a bonding material such as solder is welded to the pad-shaped fourth wiring layer 202D formed on the lower surface of the multilayer substrate 207, and is mounted on a mother board such as a computer or a television. Such a mounting form is generally called surface mounting.

また、上記した回路装置が組み込まれるセットの一つとして、例えば放送受信装置(テレビジョン)がある。一般的に、回路装置が放送受信装置に組み込まれる場合は、放送受信装置の筐体の内部に収納される基板に、回路装置が実装される。現状のアナログテレビジョンでは、筐体内部において、単層の導電路が形成された紙フェノール等からなる実装基板の上面に、チューナーやコンデンサ等の電子部品が実装されて互いに電気的に接続されている。   As one of the sets in which the above-described circuit device is incorporated, for example, there is a broadcast receiving device (television). In general, when a circuit device is incorporated in a broadcast receiving device, the circuit device is mounted on a substrate housed inside a housing of the broadcast receiving device. In the current analog television, electronic components such as a tuner and a capacitor are mounted on the upper surface of a mounting board made of paper phenol or the like in which a single-layer conductive path is formed, and are electrically connected to each other. Yes.

一方、近年では映像圧縮技術やデジタル技術の進歩により放送のデジタル化が進んでおり、デジタル放送では、テレビ放送や音声放送に加え、文字情報や制止画情報などのデータを配信するデータ放送が行われる。地上テレビジョン放送も、いずれはアナログ放送を終了し、デジタル放送に全面的に移行するように計画されている。   On the other hand, in recent years, broadcasting has been digitized due to advances in video compression technology and digital technology. In digital broadcasting, in addition to television broadcasting and audio broadcasting, data broadcasting that distributes data such as text information and stop-picture information is performed. Is called. As for terrestrial television broadcasting, analog broadcasting will eventually be terminated and it will be planned to shift to digital broadcasting.

また、回路装置を実装基板に実装する一つの方法として差込実装があり、この差込実装では、回路素子が実装される基板の端部に外部接続用の電極を設けて、この電極が設けられた部分の基板がマザーボードに差し込まれる。この差し込み実装に関する技術は例えば下記特許文献2に記載されている。この特許文献2の図1を参照すると、第1のプリント基板21に切り込み部を設け、この切り込み部に第2のプリント基板41を差し込み実装している。このような差し込み実装を行うことで、面実装の場合と比較すると、実装に必要とされる面積を低減させることが可能となり、差し込み実装されるマザーボード側の実装密度を向上させることができる。
特開2002−182270号公報 特開2000−31615号公報
One method for mounting a circuit device on a mounting board is plug-in mounting. In this plug-in mounting, an electrode for external connection is provided at an end of a board on which a circuit element is mounted, and this electrode is provided. The printed circuit board is inserted into the motherboard. A technique relating to this insertion mounting is described in, for example, Patent Document 2 below. Referring to FIG. 1 of Patent Document 2, a cut portion is provided in the first printed circuit board 21, and a second printed circuit board 41 is inserted and mounted in the cut portion. By performing such insertion mounting, it is possible to reduce the area required for mounting as compared with the case of surface mounting, and it is possible to improve the mounting density on the mother board side to be inserted and mounted.
JP 2002-182270 A JP 2000-31615 A

しかしながら、上述した差込実装では、差し込まれる側の基板の端部に設けた外部接続用電極が一様に小さく、マザーボードの導電路に半田を介して固着されているのみであるので、半田により接続される接続部の抵抗が高く、電流の伝送損失が大きくなる問題があった。特に、接地電位や電源電位が印加される電極では、流れる電流が大きいので、この問題が顕著であった。   However, in the above-described insertion mounting, the external connection electrodes provided at the end of the board on the side to be inserted are uniformly small and are only fixed to the conductive path of the motherboard via solder. There is a problem in that the resistance of the connecting portion to be connected is high, resulting in a large current transmission loss. In particular, this problem is remarkable in the electrode to which the ground potential or the power supply potential is applied because the flowing current is large.

更に、上述した差込実装型の回路装置では、差し込む際の表裏判別を間違うと、回路装置を本来とは逆の方向にマザーボードに差してしまう「逆差し」が発生して、差し込まれた基板に載置された回路素子を正常に動作させることができない問題があった。   Furthermore, in the above-described insertion mounting type circuit device, if the front / back determination is wrong, a “reverse insertion” that causes the circuit device to be inserted into the motherboard in the opposite direction will occur, and the inserted substrate There is a problem that the circuit element placed on the circuit board cannot be operated normally.

更にまた、通常の差込実装型の回路装置に設けられる外部接続電極は、回路装置の基板の側辺において表面から裏面まで連続して形成されていた。このことから、差込実装される基板の一側辺に多数個の外部接続電極を形成することが非常に困難であった。   Furthermore, the external connection electrodes provided in a normal plug-mount circuit device are continuously formed from the front surface to the back surface on the side of the circuit device substrate. For this reason, it has been very difficult to form a large number of external connection electrodes on one side of a substrate to be plugged in.

また、以上の理由から、差込実装型の回路装置をデジタル放送受信装置に適用させることが困難である問題があった。   For the above reasons, there is a problem that it is difficult to apply the plug-in mounting type circuit device to the digital broadcast receiving device.

本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、差込実装に適した構成の外部接続電極を有する回路装置およびデジタル放送受信装置を提供することにある。   The present invention has been made in view of such problems, and a main object of the present invention is to provide a circuit device and a digital broadcast receiving device having external connection electrodes having a configuration suitable for plug-in mounting. is there.

本発明の回路装置は、表面に配線層が設けられた配線基板と、差し込み実装される前記配線基板の一側辺に沿って設けた前記配線層から成る複数の外部接続電極と、前記配線基板の前記配線層に電気的に接続された回路素子とを具備し、固定電位が印加される前記外部接続電極を、他の前記外部接続電極よりも面積を大きくすることを特徴とする。   The circuit device of the present invention includes a wiring board having a wiring layer provided on a surface thereof, a plurality of external connection electrodes including the wiring layer provided along one side of the wiring board to be plugged and mounted, and the wiring board And a circuit element electrically connected to the wiring layer, wherein the external connection electrode to which a fixed potential is applied has a larger area than the other external connection electrodes.

更に本発明の回路装置は、表面に配線層が設けられた配線基板と、差し込み実装される前記配線基板の一側辺に沿って設けた前記配線層から成る複数の外部接続電極と、前記配線層に電気的に接続された回路素子とを具備し、前記外部接続電極が配置される領域の前記配線基板を部分的に切り欠いたスリットを設けることを特徴とする。   Further, the circuit device of the present invention includes a wiring board having a wiring layer provided on a surface thereof, a plurality of external connection electrodes including the wiring layer provided along one side of the wiring board to be plugged and mounted, and the wiring And a circuit element electrically connected to the layer, and a slit formed by partially cutting out the wiring board in a region where the external connection electrode is disposed.

更にまた、本発明の回路装置は、第1主面に第1配線層が設けられ、前記第1主面に対向する第2主面に第2配線層が設けられた配線基板と、前記第1配線層に電気的に接続された第1回路素子および前記第2配線層に電気的に接続された第2回路素子と、差込実装される領域の前記配線基板に設けられた前記第1配線層から成る第1外部接続電極および前記第2配線層から成る第2外部接続電極とを具備し、前記配線基板の厚み方向に重畳する前記第1外部接続電極および前記第2外部接続電極から、異なる信号を入出力させることを特徴とする。   Furthermore, the circuit device of the present invention includes a wiring board in which a first wiring layer is provided on a first main surface, and a second wiring layer is provided on a second main surface opposite to the first main surface; A first circuit element electrically connected to one wiring layer; a second circuit element electrically connected to the second wiring layer; and the first circuit element provided on the wiring substrate in a region to be plugged in. A first external connection electrode composed of a wiring layer and a second external connection electrode composed of the second wiring layer, and the first external connection electrode and the second external connection electrode overlapping in the thickness direction of the wiring substrate. The method is characterized by inputting and outputting different signals.

本発明のデジタル放送受信装置は、実装基板と前記実装基板上に配置された電子部品とから成りデジタル放送の受信信号の復調およびデコードを行って映像信号を生成するデジタル放送受信装置に於いて、前記電子部品に含まれる回路装置は、表面に配線層が設けられた配線基板と、差し込み実装される前記配線基板の一側辺に沿って設けた前記配線層から成る複数の外部接続電極と、前記配線基板の前記配線層に電気的に接続された回路素子とを具備し、固定電位が印加される前記外部接続電極を、他の前記外部接続電極よりも面積を大きくすることを特徴とする。   The digital broadcast receiving apparatus of the present invention is a digital broadcast receiving apparatus that generates a video signal by performing demodulation and decoding of a received signal of a digital broadcast, which includes a mounting board and an electronic component disposed on the mounting board. The circuit device included in the electronic component includes a wiring board provided with a wiring layer on a surface thereof, and a plurality of external connection electrodes including the wiring layer provided along one side of the wiring board to be plugged and mounted. And a circuit element electrically connected to the wiring layer of the wiring board, wherein the external connection electrode to which a fixed potential is applied has a larger area than the other external connection electrodes. .

更に、本発明のデジタル放送受信装置は、実装基板と前記実装基板上に配置された電子部品とから成りデジタル放送の受信信号の復調およびデコードを行って映像信号を生成するデジタル放送受信装置に於いて、前記電子部品に含まれる回路装置は、表面に配線層が設けられた配線基板と、差し込み実装される前記配線基板の一側辺に沿って設けた前記配線層から成る複数の外部接続電極と、前記配線層に電気的に接続された回路素子とを具備し、前記外部接続電極が配置される領域の前記配線基板を部分的に切り欠いたスリットを設けることを特徴とする。   Furthermore, the digital broadcast receiving apparatus of the present invention is a digital broadcast receiving apparatus that includes a mounting board and an electronic component disposed on the mounting board and generates a video signal by demodulating and decoding the received signal of the digital broadcasting. The circuit device included in the electronic component includes a plurality of external connection electrodes including a wiring board having a wiring layer provided on a surface thereof and the wiring layer provided along one side of the wiring board to be plugged and mounted. And a circuit element electrically connected to the wiring layer, and a slit formed by partially cutting out the wiring board in a region where the external connection electrode is disposed.

更にまた、本発明のデジタル放送受信装置は、実装基板と前記実装基板上に配置された電子部品とから成りデジタル放送の受信信号の復調およびデコードを行って映像信号を生成するデジタル放送受信装置に於いて、前記電子部品に含まれる回路装置は、第1主面に第1配線層が設けられ、前記第1主面に対向する第2主面に第2配線層が設けられた配線基板と、前記第1配線層に電気的に接続された第1回路素子および前記第2配線層に電気的に接続された第2回路素子と、差込実装される領域の前記配線基板に設けられた前記第1配線層から成る第1外部接続電極および前記第2配線層から成る第2外部接続電極とを具備し、前記配線基板の厚み方向に重畳する前記第1外部接続電極および前記第2外部接続電極から、異なる信号を入出力させることを特徴とする。   Furthermore, the digital broadcast receiving apparatus of the present invention is a digital broadcast receiving apparatus that includes a mounting board and an electronic component disposed on the mounting board and generates a video signal by demodulating and decoding the received signal of the digital broadcasting. The circuit device included in the electronic component includes a wiring board in which a first wiring layer is provided on a first main surface and a second wiring layer is provided on a second main surface opposite to the first main surface; A first circuit element electrically connected to the first wiring layer, a second circuit element electrically connected to the second wiring layer, and the wiring board in a region to be plugged in A first external connection electrode comprising the first wiring layer and a second external connection electrode comprising the second wiring layer, wherein the first external connection electrode and the second external electrode overlap each other in the thickness direction of the wiring board. Input and output different signals from the connection electrode Characterized in that to.

本発明の回路装置およびデジタル放送受信装置によれば、接地電位や電源電位が印加される外部接続電極(固定電位電極)の幅を、他の種類の信号が通過する外部接続電極よりも広くしている。従って、この回路装置を半田等を介して差込実装すると、実装基板側の導電路と回路装置の固定電位電極とが接触する面積を大きくすることができ、接続部の抵抗値を小さくすることができる。固定電位電極は、他の外部接続電極と比較すると大きな電流が通過する電極であるので、このように構成することで、電流の伝送損失が低減される。   According to the circuit device and the digital broadcast receiving device of the present invention, the width of the external connection electrode (fixed potential electrode) to which the ground potential or the power supply potential is applied is wider than the external connection electrode through which other types of signals pass. ing. Therefore, when this circuit device is inserted and mounted via solder or the like, the area where the conductive path on the mounting substrate side contacts the fixed potential electrode of the circuit device can be increased, and the resistance value of the connection portion can be reduced. Can do. Since the fixed potential electrode is an electrode through which a large current passes as compared with other external connection electrodes, the current transmission loss is reduced by configuring in this way.

更に、本発明では、差込実装される回路装置の配線基板を部分的に除去したスリットを設けている。このことにより、本来の向きでなければ回路装置の差込自体ができなくなるので、所謂逆差しを防止することができる。   Furthermore, in the present invention, a slit is provided by partially removing the wiring board of the circuit device to be inserted and mounted. As a result, the circuit device cannot be inserted in the original orientation, so that so-called reverse insertion can be prevented.

更にまた、本発明によれば、差込実装された配線基板の第1主面および第2主面に第1外部接続電極および第2外部接続電極を設け、重畳する両外部接続電極から異なる信号を入出力させることができる。従って、配線基板の両主面に多数個の入出力端子を設けることが可能となり、より多機能なシステムを回路装置に内蔵させることができる。   Furthermore, according to the present invention, the first external connection electrode and the second external connection electrode are provided on the first main surface and the second main surface of the wiring board that is mounted by insertion, and different signals from both external connection electrodes that are superimposed. Can be input and output. Therefore, a large number of input / output terminals can be provided on both main surfaces of the wiring board, and a more versatile system can be built in the circuit device.

<第1の実施の形態>
本実施の形態では、回路装置11の構成、回路装置11が差込実装される構造および回路装置に内蔵される機能を、図1から図5を参照して説明する。
<First Embodiment>
In the present embodiment, a configuration of the circuit device 11, a structure in which the circuit device 11 is inserted and mounted, and a function built in the circuit device will be described with reference to FIGS.

図1および図2を参照して、先ず、本実施の形態の回路装置11の構成を説明する。図1(A)および図1(B)は回路装置11の平面図であり、図1(C)は第1外部接続電極18Aが設けられた領域の回路装置11の拡大平面図であり、図2は回路装置11の断面図である。ここで、図1(A)は、図2に示す回路装置11を下方から見た平面図であり、図1(B)は上方から見た平面図である。   With reference to FIG. 1 and FIG. 2, the structure of the circuit device 11 of this Embodiment is demonstrated first. 1A and 1B are plan views of the circuit device 11, and FIG. 1C is an enlarged plan view of the circuit device 11 in a region where the first external connection electrode 18A is provided. 2 is a cross-sectional view of the circuit device 11. Here, FIG. 1A is a plan view of the circuit device 11 shown in FIG. 2 viewed from below, and FIG. 1B is a plan view of the circuit device 11 viewed from above.

図1および図2の各図を参照して、回路装置11は、上面(第1主面)および下面(第2主面)に配線層が設けられた配線基板12と、配線基板12の上面および下面に配置された半導体素子34等およびパッケージ14等とを具備する差込実装型の回路装置である。そして、配線基板12の一側辺に沿って多数個の外部接続電極が設けられ、固定電位が印加される外部接続電極を、他のものよりも面積を大きくしている。   1 and 2, a circuit device 11 includes a wiring board 12 having wiring layers provided on an upper surface (first main surface) and a lower surface (second main surface), and an upper surface of the wiring board 12. And a plug-in circuit device including the semiconductor element 34 and the like disposed on the lower surface and the package 14 and the like. A large number of external connection electrodes are provided along one side of the wiring board 12, and the area of the external connection electrodes to which a fixed potential is applied is made larger than the others.

図2を参照して、配線基板12は、下面および上面に配線層が形成された基材22から成る。ここで、基材22は、繊維状のフィラー(例えばガラス繊維)にエポキシ樹脂が含浸されたガラスエポキシ等の樹脂系材料から成り、差し込み実装の際の圧力が作用しても屈曲やクラックが生じない程度の機械的強度を有する。例えば、厚みが0.5mm〜1.0mm程度の厚みを有するガラスエポキシ基板は、充分な機械的強度を有するので、基材22として採用可能である。   Referring to FIG. 2, wiring board 12 includes a base material 22 having a wiring layer formed on the lower surface and the upper surface. Here, the base material 22 is made of a resin-based material such as glass epoxy in which a fibrous filler (for example, glass fiber) is impregnated with an epoxy resin, and is bent or cracked even when pressure is applied during insertion mounting. Has no mechanical strength. For example, a glass epoxy substrate having a thickness of about 0.5 mm to 1.0 mm has sufficient mechanical strength and can be used as the base material 22.

上記した基材22の上面および下面には配線層が形成されている。ここでは、基材22の上面に第1配線層24および第2配線層26から成る2層の配線層が積層され、基材22の下面には第3配線層28および第4配線層30から成る2層の配線層が積層され、合計で4層の配線層が設けられている。ここで、配線層同士は、樹脂からなる絶縁層を介して積層されている。また、第1配線層24と第2配線層26とは、絶縁層を貫通して設けたメッキ膜等から成る接続部58により所定の箇所で接続されている。そして、第3配線層28と第4配線層30も、絶縁層を貫通して設けたメッキ膜から成る接続部60により所定の箇所にて電気的に接続されている。   A wiring layer is formed on the upper surface and the lower surface of the base material 22 described above. Here, two wiring layers comprising a first wiring layer 24 and a second wiring layer 26 are laminated on the upper surface of the base material 22, and from the third wiring layer 28 and the fourth wiring layer 30 on the lower surface of the base material 22. The two wiring layers are stacked, and a total of four wiring layers are provided. Here, the wiring layers are laminated via an insulating layer made of resin. Further, the first wiring layer 24 and the second wiring layer 26 are connected to each other at a predetermined location by a connecting portion 58 made of a plating film or the like provided so as to penetrate the insulating layer. The third wiring layer 28 and the fourth wiring layer 30 are also electrically connected at a predetermined location by a connection portion 60 made of a plating film provided through the insulating layer.

更に、基材22の上面および下面に設けた第2配線層26と第3配線層28は、基材22を厚み方向に貫通して設けたメッキ膜等から成る貫通接続部44により所定の箇所で接続されている。   Further, the second wiring layer 26 and the third wiring layer 28 provided on the upper surface and the lower surface of the base material 22 are formed at predetermined positions by a through connection portion 44 made of a plating film or the like provided through the base material 22 in the thickness direction. Connected with.

ここでは、基材22の上面および下面に合計で4層の多層配線が設けられているが、形成される配線層の総数は4層以外でも良い。例えば、基材22の上面および下面に1層ずつ配線層が設けられて合計で2層の配線層が構成されても良いし、合計で5層以上の配線構造が構成されても良い。   Here, a total of four multilayer wirings are provided on the upper surface and the lower surface of the base material 22, but the total number of wiring layers formed may be other than four layers. For example, one wiring layer may be provided on each of the upper surface and the lower surface of the base material 22 to form a total of two wiring layers, or a total of five or more wiring structures may be configured.

上述した第1配線層24は、電気的接続領域(パッド)となる領域を除いて、被覆樹脂42により被覆される。具体的には、図2を参照して、基材22の上面に形成された第1配線層24は被覆樹脂42により被覆され、第1配線層24の一部であるパッドの上面は被覆樹脂42により被覆されずに露出している。更に、被覆樹脂42から露出するパッドの上面は、例えば金メッキから成るメッキ膜により被覆されている。また、基材22の下面に形成された第4配線層30は被覆樹脂40により被覆されて、第4配線層30の一部であるパッドの表面は部分的に被覆樹脂40から露出している。ここで、第1配線層24を被覆する被覆樹脂42は、配線基板12の全面を被覆しているのではなく、配線基板12の上面の周辺部に於いては、被覆樹脂42は形成されず、露出する配線基板12の周辺部は封止樹脂20により被覆されている。   The first wiring layer 24 described above is covered with a coating resin 42 except for a region that becomes an electrical connection region (pad). Specifically, referring to FIG. 2, the first wiring layer 24 formed on the upper surface of the base material 22 is covered with a coating resin 42, and the upper surface of the pad that is a part of the first wiring layer 24 is the coating resin. It is exposed without being covered with 42. Furthermore, the upper surface of the pad exposed from the coating resin 42 is covered with a plating film made of, for example, gold plating. The fourth wiring layer 30 formed on the lower surface of the base material 22 is covered with the coating resin 40, and the surface of the pad that is a part of the fourth wiring layer 30 is partially exposed from the coating resin 40. . Here, the coating resin 42 covering the first wiring layer 24 does not cover the entire surface of the wiring substrate 12, and the coating resin 42 is not formed in the peripheral portion of the upper surface of the wiring substrate 12. The peripheral portion of the exposed wiring board 12 is covered with a sealing resin 20.

図1(A)および図2を参照して、配線基板12の下面に形成された最下層の第4配線層30には、回路素子として、パッケージ14、チップ素子38、水晶発振子54、56が電気的に接続されている。   Referring to FIGS. 1A and 2, the lowermost fourth wiring layer 30 formed on the lower surface of the wiring board 12 includes, as circuit elements, a package 14, a chip element 38, and crystal oscillators 54 and 56. Are electrically connected.

図2を参照して、パッケージ14の構造を説明すると、ランドに固着された半導体素子32が樹脂封止されており、半導体素子32と電気的に接続された複数のリード48がパッケージ14の対向する2つの側辺から外部に導出されている。そして、パッケージ14のリード48は、第4配線層30から成るパッドの上面に、半田等の導電性接着材(接合材)を介して接合される。また、パッケージ14の半導体素子32を封止する封止樹脂は、上面が平坦面となっている。ここで、パッケージ14に内蔵される半導体素子32としては、例えばDDR SDRAM(Double Data Rate SDRAM)等の半導体メモリが考えられる。   The structure of the package 14 will be described with reference to FIG. 2. The semiconductor element 32 fixed to the land is sealed with resin, and a plurality of leads 48 electrically connected to the semiconductor element 32 are opposed to the package 14. Are derived from two sides. Then, the lead 48 of the package 14 is bonded to the upper surface of the pad made of the fourth wiring layer 30 via a conductive adhesive (bonding material) such as solder. Further, the sealing resin for sealing the semiconductor element 32 of the package 14 has a flat upper surface. Here, as the semiconductor element 32 incorporated in the package 14, for example, a semiconductor memory such as a DDR SDRAM (Double Data Rate SDRAM) can be considered.

更に、チップ素子38は、ノイズ低減のためのバイパスコンデンサやチップ抵抗器等であり、両端の電極が半田を介してパッドに接合されている。   Furthermore, the chip element 38 is a bypass capacitor, a chip resistor or the like for noise reduction, and electrodes at both ends are joined to the pad via solder.

更に、図1(A)を参照して、水晶発振子54、56も他の回路素子と共に、第4配線層30から成るパッドに接合材を介して接合されている。水晶発振子54、56は、半導体素子34等を動作させるためのクロック(パルス信号)を発生させる素子である。具体的には、水晶発振子54は、半導体素子34が各種計算を行うためのクロックを発生させるものであり、金属製のパッケージである。更に、水晶発振子54は、内蔵されたICにより電圧制御されており、極めて高精度のクロックが発生される。また、水晶発振子54により生成されたクロックは、パッケージ14に内蔵された半導体素子32にも供給される。また、パッケージ14に内蔵された半導体素子32には、配線基板12の上面に位置する半導体素子34からクロックが供給されても良い。一方、水晶発振子56は、樹脂封止型のパッケージであり、配線基板12の反対面に実装された半導体素子34がデジタル放送の受信信号を復調するために必要とされるクロックを生成している。水晶発振子54と水晶発振子56とでは、生成されるクロックの周波数が異なる。   Further, referring to FIG. 1A, the crystal oscillators 54 and 56 are bonded together with other circuit elements to a pad made of the fourth wiring layer 30 via a bonding material. The crystal oscillators 54 and 56 are elements that generate a clock (pulse signal) for operating the semiconductor element 34 and the like. Specifically, the crystal oscillator 54 generates a clock for the semiconductor element 34 to perform various calculations, and is a metal package. Furthermore, the crystal oscillator 54 is voltage-controlled by a built-in IC, and an extremely accurate clock is generated. The clock generated by the crystal oscillator 54 is also supplied to the semiconductor element 32 incorporated in the package 14. Further, a clock may be supplied from the semiconductor element 34 located on the upper surface of the wiring board 12 to the semiconductor element 32 built in the package 14. On the other hand, the crystal oscillator 56 is a resin-sealed package, and the semiconductor element 34 mounted on the opposite surface of the wiring board 12 generates a clock required for demodulating a received signal of digital broadcasting. Yes. The crystal oscillator 54 and the crystal oscillator 56 differ in the frequency of the generated clock.

ここで、第4配線層30に接続される回路素子としては、上述した素子の他にも、面実装で配置される樹脂封止型のパッケージ、フリップチップ実装される半導体素子(LSI)等が採用可能である。更には、第4配線層30に接続される全ての回路素子を、半田から成る接合材を用いてリフロー工程により面実装されるものとしても良い。このことにより、実装工程を容易にすることができる。   Here, as the circuit elements connected to the fourth wiring layer 30, in addition to the above-described elements, there are a resin-sealed package arranged by surface mounting, a semiconductor element (LSI) mounted by flip chip mounting, and the like. It can be adopted. Furthermore, all circuit elements connected to the fourth wiring layer 30 may be surface-mounted by a reflow process using a bonding material made of solder. As a result, the mounting process can be facilitated.

図2を参照して、配線基板12の上面に形成された第1配線層24には、半導体素子34、36が接続されている。半導体素子34は、例えば、入力されたデジタル放送の受信信号の信号処理を行うLSIであり、その表面には500個程度の多数個の電極が形成されている。半導体素子34は、フェイスアップで配線基板12の上面に配置され、その電極は金属細線46を経由して第1配線層24の一部から成るパッドに接続される。一方、半導体素子36は、例えば半導体メモリ(具体例としてフラッシュメモリ)であり、フェイスアップで実装されて表面の電極は金属細線46を経由して第1配線層24から成るパッドと接続される。ここでは、第1配線層24に接続される半導体素子の全てをフェイスアップで接続して、金属細線46を使用して接続することで、実装に斯かるコストを低減させることができる。しかしながら、半導体素子34の電極間ピッチが例えば80μm程度以上であったら、バンプ電極を使用したフリップチップ実装で半導体素子34、36をフリップチップ実装しても良い。   Referring to FIG. 2, semiconductor elements 34 and 36 are connected to the first wiring layer 24 formed on the upper surface of the wiring board 12. The semiconductor element 34 is, for example, an LSI that performs signal processing of an input signal of a digital broadcast that is input, and a large number of about 500 electrodes are formed on the surface thereof. The semiconductor element 34 is arranged face-up on the upper surface of the wiring substrate 12, and its electrode is connected to a pad made of a part of the first wiring layer 24 via a thin metal wire 46. On the other hand, the semiconductor element 36 is, for example, a semiconductor memory (a flash memory as a specific example). The semiconductor element 36 is mounted face-up, and the electrode on the surface is connected to the pad formed of the first wiring layer 24 via the fine metal wire 46. Here, all the semiconductor elements connected to the first wiring layer 24 are connected face-up and connected using the metal thin wire 46, whereby the cost for mounting can be reduced. However, if the pitch between the electrodes of the semiconductor element 34 is, for example, about 80 μm or more, the semiconductor elements 34 and 36 may be flip-chip mounted by flip-chip mounting using bump electrodes.

封止樹脂20は、熱硬化性樹脂または熱可塑性樹脂から成り、図2では配線基板12の上面およびそこに配置された半導体素子34、36を被覆するように形成されている。半導体素子34等の放熱性を向上させるために、シリカ等の無機フィラーが混入された樹脂材料から封止樹脂20が構成されても良い。封止樹脂20の形成方法としては、トランスファーモールド、インジェクションモールド、ポッティング等が考えられる。図1(B)を参照すると、配線基板12の3つの側辺(上側辺、右側辺、下側辺)に於いては、配線基板12の終端部まで封止樹脂20により被覆されている。一方、多数の第1外部接続電極18Aが設けられる左側側辺の配線基板12の周辺部は、封止樹脂20は形成されずに、第1外部接続電極18Aおよびその周辺部の配線基板12の主面が外部に露出している。これは、第1外部接続電極18Aが設けられた領域の配線基板12をマザーボード(実装基板)に差し込み実装するためである。ここで、封止樹脂20を形成することで、装置全体の機械的強度が補強されて、回路装置11を差し込み実装する際の曲げ等が抑制されるメリットもある。   The sealing resin 20 is made of a thermosetting resin or a thermoplastic resin, and is formed so as to cover the upper surface of the wiring board 12 and the semiconductor elements 34 and 36 disposed thereon in FIG. In order to improve the heat dissipation of the semiconductor element 34 and the like, the sealing resin 20 may be made of a resin material mixed with an inorganic filler such as silica. As a method for forming the sealing resin 20, transfer molding, injection molding, potting, and the like are conceivable. Referring to FIG. 1B, the three sides (upper side, right side, and lower side) of the wiring board 12 are covered with the sealing resin 20 up to the terminal portion of the wiring board 12. On the other hand, the peripheral portion of the wiring substrate 12 on the left side where a large number of first external connection electrodes 18A are provided is not formed with the sealing resin 20, and the first external connection electrode 18A and the peripheral portion of the wiring substrate 12 are provided. The main surface is exposed to the outside. This is because the wiring board 12 in the region where the first external connection electrode 18A is provided is inserted and mounted on the mother board (mounting board). Here, by forming the sealing resin 20, there is an advantage that the mechanical strength of the entire device is reinforced and bending or the like when the circuit device 11 is inserted and mounted is suppressed.

更にまた、金型を用いたトランスファーモールドにより形成される封止樹脂20の上面は平坦面であるので、この封止樹脂20の平坦面に放熱体を当接させて、半導体素子34等から発生する熱を、封止樹脂20および放熱体を経由して外部に放出させることができる。ここでは、図2を参照して、金属細線46を介して接続される半導体素子34、36を配線基板12の上面に配置して、この半導体素子34、36および金属細線46が封止されるように封止樹脂20を形成している。このことにより、半導体素子34、36および金属細線46が封止樹脂20により被覆されて保護されるので、半導体素子34の破損や金属細線46の断線・変形が抑止される。   Furthermore, since the upper surface of the sealing resin 20 formed by transfer molding using a mold is a flat surface, a heat radiator is brought into contact with the flat surface of the sealing resin 20 to generate from the semiconductor element 34 or the like. The heat to be released can be released to the outside via the sealing resin 20 and the radiator. Here, referring to FIG. 2, semiconductor elements 34 and 36 connected via thin metal wires 46 are arranged on the upper surface of wiring substrate 12, and semiconductor elements 34 and 36 and thin metal wires 46 are sealed. Thus, the sealing resin 20 is formed. As a result, the semiconductor elements 34 and 36 and the fine metal wire 46 are covered and protected by the sealing resin 20, so that damage to the semiconductor element 34 and disconnection / deformation of the fine metal wire 46 are suppressed.

一方、図2を参照して、配線基板12の下面に配置される素子は、パッケージ14やチップ素子38であり封止樹脂により封止されず外部に露出している。これらの回路素子の全て(または大部分)は、半田等の導電性接着材を用いて面実装されるものであり、金属細線で接続される半導体素子34等と比較してショート等の危険性が低い回路素子である。従って、このような回路素子を封止樹脂で被覆しないことにより、製造コストを低減させることができる。   On the other hand, referring to FIG. 2, the elements arranged on the lower surface of wiring substrate 12 are package 14 and chip element 38 and are not sealed by the sealing resin and exposed to the outside. All (or most) of these circuit elements are surface-mounted using a conductive adhesive such as solder, and there is a danger of short-circuiting compared to the semiconductor element 34 or the like connected by a thin metal wire. Is a low circuit element. Therefore, manufacturing cost can be reduced by not covering such a circuit element with sealing resin.

更に、図1(A)を参照して、第2外部接続電極18Bが設けられた部分の配線基板12の両端には、配線基板12を部分的に除去した切り込み部50が設けられている。このことから、外部接続電極18が設けられた部分の配線基板12の幅(紙面上ではこの部分の上下方向の長さ)は、配線基板12の他の部分よりも短くなっている。従って、配線基板12を差し込み実装すると、切り込み部50の終端部が、差し込み実装される側の実装基板に当接して、配線基板12の過度の差し込みを抑制するストッパーとして機能している。   Further, referring to FIG. 1A, cut portions 50 in which the wiring board 12 is partially removed are provided at both ends of the wiring board 12 where the second external connection electrodes 18B are provided. For this reason, the width of the portion of the wiring board 12 where the external connection electrode 18 is provided (the length in the vertical direction of this portion on the paper surface) is shorter than the other portions of the wiring board 12. Therefore, when the wiring board 12 is inserted and mounted, the terminal portion of the cut portion 50 abuts on the mounting board on the side to be inserted and mounted, and functions as a stopper that suppresses excessive insertion of the wiring board 12.

以上が回路装置11の概略的構成である。   The above is the schematic configuration of the circuit device 11.

ここで、回路装置11に設けられる外部接続電極に関して説明する。   Here, the external connection electrodes provided in the circuit device 11 will be described.

本実施の形態の回路装置11では、差込実装のための電極として、配線基板12の一側辺に対して平行に配列された複数の外部接続電極が設けられている。本実施の形態では、図2に示すように、配線基板12の上面に第1配線層24から成る第1外部接続電極18Aが設けられ、下面に第4配線層30から成る第2外部接続電極18Bが設けられている。   In the circuit device 11 according to the present embodiment, a plurality of external connection electrodes arranged in parallel to one side of the wiring board 12 are provided as electrodes for insertion mounting. In the present embodiment, as shown in FIG. 2, the first external connection electrode 18A composed of the first wiring layer 24 is provided on the upper surface of the wiring board 12, and the second external connection electrode composed of the fourth wiring layer 30 is provided on the lower surface. 18B is provided.

図1(A)、図1(B)を参照して、配線基板12の一側辺(図では左側の側辺)に沿って多数個の外部接続電極(第1外部接続電極18Aおよび第2外部接続電極18B)が設けられている。これらの外部接続電極は、例えば、縦×横=1.0mm×2.0mm程度のパッド形状に形成された第1配線層24または第4配線層30から成る。ここでは、配線基板12の一側辺に沿って、上面および下面の両面に外部接続電極18が設けられているが、どちらか一方の面のみに外部接続電極が設けられても良い。外部接続電極の上面は、腐食の防止および半田ぬれ性の向上のために、金メッキ等のメッキ膜により被覆されている。   Referring to FIGS. 1A and 1B, a large number of external connection electrodes (first external connection electrode 18A and second external connection electrodes 18A and 2B are formed along one side of the wiring board 12 (the left side in the figure). An external connection electrode 18B) is provided. These external connection electrodes include, for example, the first wiring layer 24 or the fourth wiring layer 30 formed in a pad shape of about vertical × horizontal = 1.0 mm × 2.0 mm. Here, the external connection electrodes 18 are provided on both the upper surface and the lower surface along one side of the wiring substrate 12, but the external connection electrodes may be provided only on one of the surfaces. The upper surface of the external connection electrode is covered with a plating film such as gold plating in order to prevent corrosion and improve solder wettability.

図1(C)を参照して、第1外部接続電極18Aは、配線基板12の周辺部に於いて側辺に沿って多数個が設けられている。上述したように、第1外部接続電極18Aの具体的な平面的大きさは、縦(L4)×横(L1)=2.0mm×1.0mmである。そして、第1外部接続電極18Aどうしが離間する距離(L2)は、第1外部接続電極18Aの幅L1と同等程度でよく、例えば0.8mm〜1.2mm程度である。このように第1外部接続電極18Aを等間隔に離間することにより、回路装置11の配線基板12の設計や、回路装置11が差込実装される実装基板側の導電路の設計を簡素化して容易にすることができる。   Referring to FIG. 1C, the first external connection electrode 18 </ b> A is provided in a large number along the side in the peripheral portion of the wiring board 12. As described above, the specific planar size of the first external connection electrode 18A is vertical (L4) × horizontal (L1) = 2.0 mm × 1.0 mm. The distance (L2) at which the first external connection electrodes 18A are separated from each other may be about the same as the width L1 of the first external connection electrodes 18A, for example, about 0.8 mm to 1.2 mm. Thus, by separating the first external connection electrodes 18A at equal intervals, the design of the wiring board 12 of the circuit device 11 and the design of the conductive path on the mounting board side on which the circuit device 11 is inserted and mounted can be simplified. Can be easily.

第1外部接続電極18Aを大別すると、固定電位(接地電位や電源電位)が印加される固定電位電極17と、その他の電気信号が印加される信号電極19に分けることができる。ここで、その他の電気信号とは、例えば、テレビのチャンネルを切り替えるためのデジタル信号、外部に出力されるアナログの音声信号や映像信号、チューナーから得られて入力されるデジタル放送の受信信号、等が考えられる。固定電位電極17は、信号電極19と比較して通過する電流値が大きいので、本実施の形態では、固定電位電極17の面積を信号電極19よりも大きくしている。   The first external connection electrode 18A can be broadly divided into a fixed potential electrode 17 to which a fixed potential (ground potential or power supply potential) is applied and a signal electrode 19 to which other electric signals are applied. Here, the other electrical signals are, for example, digital signals for switching TV channels, analog audio signals and video signals output to the outside, received digital broadcast signals obtained from tuners, etc. Can be considered. Since the fixed potential electrode 17 has a larger current value to pass than the signal electrode 19, the area of the fixed potential electrode 17 is made larger than that of the signal electrode 19 in the present embodiment.

具体的には、図1(C)を参照して、固定電位電極17の高さ(L4)は信号電極19と同じであり、その幅(L3)を信号電極19よりも広くしている。一例として、固定電位電極17の幅(L3)は、2つ信号電極19の幅(L1)とそれらが離間する幅(L2)とを加算した長さである。即ち、L3=L1×2+L2の数式が成立する。このようにすることで、幅の広い固定電位電極17を含む全ての第1外部接続電極18Aを等間隔に離間して配置させることができる。ここで、更に幅の広い固定電位電極17が必要とされる場合は、例えばその幅を、3つの信号電極19とそれらの間の2つの間隙とを加算した長さにしても良い。   Specifically, referring to FIG. 1C, the height (L 4) of fixed potential electrode 17 is the same as that of signal electrode 19, and the width (L 3) is wider than that of signal electrode 19. As an example, the width (L3) of the fixed potential electrode 17 is a length obtained by adding the width (L1) of the two signal electrodes 19 and the width (L2) at which they are separated from each other. That is, the mathematical formula L3 = L1 × 2 + L2 holds. In this way, all the first external connection electrodes 18A including the wide fixed potential electrode 17 can be arranged at regular intervals. Here, when a fixed potential electrode 17 having a wider width is required, for example, the width may be set to a length obtained by adding three signal electrodes 19 and two gaps therebetween.

上記した構成の固定電位電極17は、配線基板12の両主面に複数個が設けられる。例えば、回路装置11に、デジタル信号を処理するデジタル回路と、アナログ信号を処理するアナログ回路が構成された場合は、両回路のそれぞれに接地電位および電源電位が必要であるので、少なくとも4つの固定電位電極17が設けられる。更に、デジタル回路に於いては、電位が異なる複数の電源電位とそれに対応した接地電位が必要とされる場合があり、この場合に於いては、更に多数個(例えば、6個、8個)の固定電位電極17が設けられる。   A plurality of fixed potential electrodes 17 having the above-described configuration are provided on both main surfaces of the wiring board 12. For example, when the circuit device 11 includes a digital circuit that processes a digital signal and an analog circuit that processes an analog signal, each circuit requires a ground potential and a power supply potential. A potential electrode 17 is provided. Furthermore, in a digital circuit, a plurality of power supply potentials having different potentials and a corresponding ground potential may be required. In this case, a larger number (eg, 6 or 8) is required. The fixed potential electrode 17 is provided.

ここで、第1外部接続電極18Aとは対向した面に設けられる第2外部接続電極18Bにも、上述と同様の構成の信号電極19および固定電位電極17が設けられる。   Here, the signal electrode 19 and the fixed potential electrode 17 having the same configuration as described above are also provided on the second external connection electrode 18B provided on the surface facing the first external connection electrode 18A.

上述したように、接地電位または電源電位が印加される固定電位電極17の面積を他の外部接続電極よりも大きくすることで、固定電位電極17と外部とが接続する接続部の断面積が大きくなり、電力損失を小さくすることができる。特に、接地電位または電源電位が印加される固定電位電極17は比較的大きな電流が通過するので、固定電位電極17の面積を大きくすることにより電力損失が低減される効果は大きい。   As described above, by making the area of the fixed potential electrode 17 to which the ground potential or the power supply potential is applied larger than that of the other external connection electrodes, the cross-sectional area of the connection portion connecting the fixed potential electrode 17 and the outside is increased. Thus, power loss can be reduced. In particular, since a relatively large current passes through the fixed potential electrode 17 to which the ground potential or the power supply potential is applied, the effect of reducing the power loss by increasing the area of the fixed potential electrode 17 is great.

更に、固定電位電極17の面積を大きくすることで、回路装置11を実装基板に差込実装する際に、より多量の半田を固定電位電極17に付着させることが可能となる。このことにより、回路装置11の固定電位電極17と、実装基板側の導電路とが多量の半田により強固に接合され、両者の剥離が防止される。   Furthermore, by increasing the area of the fixed potential electrode 17, a larger amount of solder can be attached to the fixed potential electrode 17 when the circuit device 11 is plugged and mounted on the mounting substrate. As a result, the fixed potential electrode 17 of the circuit device 11 and the conductive path on the mounting substrate side are firmly bonded by a large amount of solder, and the both are prevented from peeling off.

図3を参照して、次に、上記した構成の回路装置11が実装基板110に差込実装されて成る回路モジュール10の構造を説明する。図3(A)は回路モジュール10を示す斜視図であり、図3(B)は回路装置11が実装される領域を下方からみた平面図である。なお、図3(A)では、回路モジュール10を構成する回路装置11および実装基板110の関連構成を明確に示すために、これらを分離して示しているが、実際は回路装置11の接続領域13は実装基板110の開口部15、16に差し込まれる。   Next, the structure of the circuit module 10 in which the circuit device 11 having the above-described configuration is inserted and mounted on the mounting substrate 110 will be described with reference to FIG. FIG. 3A is a perspective view showing the circuit module 10, and FIG. 3B is a plan view of a region where the circuit device 11 is mounted as viewed from below. In FIG. 3A, in order to clearly show the related configuration of the circuit device 11 and the mounting substrate 110 constituting the circuit module 10, these are shown separately, but in reality, the connection region 13 of the circuit device 11 is shown. Are inserted into the openings 15 and 16 of the mounting substrate 110.

図3(A)を参照して、回路装置11は、上述したように、表面にパッケージ等の回路素子が設けられた配線基板12と、回路素子が封止されるように配線基板12の表面を被覆する封止樹脂20とを具備する。更に、配線基板12の下側の一部分は、封止樹脂20よりも下方(外部)に突出し、この部分の配線基板12の表面には多数個の外部接続電極18が設けられている。外部接続電極18が設けられた部分の配線基板12は、実装基板110に差し込まれて接続のために使用される接続領域13となる。   Referring to FIG. 3A, as described above, the circuit device 11 includes a wiring board 12 provided with a circuit element such as a package on the surface, and a surface of the wiring board 12 so that the circuit element is sealed. And a sealing resin 20 for coating. Further, a part of the lower side of the wiring board 12 protrudes downward (outside) from the sealing resin 20, and a large number of external connection electrodes 18 are provided on the surface of the wiring board 12 in this part. The portion of the wiring board 12 provided with the external connection electrodes 18 becomes a connection region 13 that is inserted into the mounting board 110 and used for connection.

実装基板110には、回路装置11を差込実装するための開口部15、16が設けられている。また、開口部15、16の幅は配線基板12の接続領域13が差込可能な程度であり、具体的には0.7mm〜1.5mm程度であり、差し込まれる配線基板12の厚み以上である必要がある。   The mounting substrate 110 is provided with openings 15 and 16 for inserting and mounting the circuit device 11. The widths of the openings 15 and 16 are such that the connection region 13 of the wiring board 12 can be inserted, and specifically, about 0.7 mm to 1.5 mm, which is equal to or greater than the thickness of the wiring board 12 to be inserted. There must be.

本実施の形態では、回路装置11を本来とは逆の方向に差してしまう「逆差し」を防止するために、回路装置11の配線基板12にスリット52を設けている。具体的には、配線基板12の接続領域13を部分的に除去してスリット52が設けられている。このスリット52の位置は、回路装置11の横方向の中央部を除外した部分(左右どちらかに偏った位置)に設けられている。そして、このスリット52の横方向の幅は、例えば3.0mm程度であり、外部接続電極18どうしが離間する距離(例えば0.8mm程度)よりも長い。更に、実装基板110を部分的に貫通除去して設けた開口部15、16は、スリット52に対応する領域には設けられていない。このような構成にすることで、回路装置11が正しい方向を向いたときのみに、回路装置11の実装基板110への実装が可能となる。一方、本来とは逆の方向で回路装置11を実装基板110に差し込もうとすると、接続領域13と開口部15、16とが合致せずに、差込自体ができない。   In the present embodiment, a slit 52 is provided in the wiring board 12 of the circuit device 11 in order to prevent “reverse insertion” that causes the circuit device 11 to be inserted in the opposite direction to the original. Specifically, the slit 52 is provided by partially removing the connection region 13 of the wiring board 12. The position of the slit 52 is provided at a portion excluding the central portion in the horizontal direction of the circuit device 11 (position biased to the left or right). The horizontal width of the slit 52 is, for example, about 3.0 mm, and is longer than the distance (for example, about 0.8 mm) that the external connection electrodes 18 are separated from each other. Furthermore, the openings 15 and 16 provided by partially penetrating and removing the mounting substrate 110 are not provided in a region corresponding to the slit 52. With such a configuration, the circuit device 11 can be mounted on the mounting substrate 110 only when the circuit device 11 faces the correct direction. On the other hand, if the circuit device 11 is to be inserted into the mounting substrate 110 in the direction opposite to the original direction, the connection region 13 and the openings 15 and 16 do not match, and the insertion itself is not possible.

図3(B)を参照して、回路装置11の配線基板12の両主面に設けられた外部接続電極18は、実装基板110の裏面に形成された導電路112と接続される。具体的には、実装基板110の開口部15、16に差し込まれる部分の配線基板12の両主面には、第1外部接続電極18Aと、第2外部接続電極18Bが設けられている。そして、配線基板12の対向する面に設けられる第1外部接続電極18Aと第2外部接続電極18Bとは、別々に実装基板110の導電路112と接続されている。即ち、第1外部接続電極18Aと第2外部接続電極18Bとは、配線基板12の厚み方向に重畳する場所に位置しても、両者は連続しておらず、個別に異なる電気信号を入出力することが可能である。なお、各外部接続電極と導電路112とは、半田等の接合材を用いて電気的に接続されている。   Referring to FIG. 3B, external connection electrodes 18 provided on both main surfaces of wiring substrate 12 of circuit device 11 are connected to conductive paths 112 formed on the back surface of mounting substrate 110. Specifically, the first external connection electrode 18 </ b> A and the second external connection electrode 18 </ b> B are provided on both main surfaces of the wiring substrate 12 at the portions inserted into the openings 15 and 16 of the mounting substrate 110. The first external connection electrode 18A and the second external connection electrode 18B provided on the opposing surfaces of the wiring board 12 are separately connected to the conductive path 112 of the mounting board 110. That is, even if the first external connection electrode 18A and the second external connection electrode 18B are located at a place where they overlap each other in the thickness direction of the wiring board 12, they are not continuous, and different electric signals are input / output individually. Is possible. Each external connection electrode and the conductive path 112 are electrically connected using a bonding material such as solder.

更に、配線基板12に設けた固定電位電極17と接続される導電路112Aを、他の導電路112Aよりも太くしても良い。   Further, the conductive path 112A connected to the fixed potential electrode 17 provided on the wiring board 12 may be thicker than the other conductive paths 112A.

ここで、回路装置11の実装基板110への実装方法は次の通りである。先ず、所定の大きさの開口部15、16等が設けられて且つ下面に導電路112が設けられた実装基板110を用意する。次に、実装基板110の開口部15、16に回路装置11の接続領域13を差し込む。この時点では、回路装置11は、実装基板110とは半田付けされておらず、仮止めされた状態にある。更に、回路装置11が仮止めされた実装基板110を、溶融された半田から成る半田槽に浸漬して、実装基板110の裏面に形成された導電路112と、回路装置11の外部接続電極18との間に半田を付着させる。次に、実装基板110を半田層から引き上げた後に常温に晒して、実装基板110に付着した半田を冷却して固化させる。以上の工程により、回路装置11が実装基板110に実装される。   Here, the mounting method of the circuit device 11 on the mounting substrate 110 is as follows. First, a mounting substrate 110 is prepared in which openings 15 and 16 having a predetermined size are provided and the conductive path 112 is provided on the lower surface. Next, the connection region 13 of the circuit device 11 is inserted into the openings 15 and 16 of the mounting substrate 110. At this time, the circuit device 11 is not soldered to the mounting substrate 110 and is temporarily fixed. Further, the mounting substrate 110 to which the circuit device 11 is temporarily fixed is immersed in a solder bath made of molten solder, and the conductive path 112 formed on the back surface of the mounting substrate 110 and the external connection electrode 18 of the circuit device 11. Solder between the two. Next, after the mounting substrate 110 is pulled up from the solder layer, it is exposed to room temperature, and the solder attached to the mounting substrate 110 is cooled and solidified. The circuit device 11 is mounted on the mounting substrate 110 through the above steps.

上記の工程は、半田層に接触するのは実装基板110と回路装置11の接続領域13のみであるので、溶融した半田から発生する熱は、回路装置11の配線基板12には伝達するが、回路装置11に内蔵される回路素子はそれほど加熱されない。従って、回路装置11に内蔵された回路素子が、実装時の加熱により劣化してしまうことを抑制することができる。   In the above process, since only the connection region 13 between the mounting substrate 110 and the circuit device 11 is in contact with the solder layer, heat generated from the melted solder is transferred to the wiring substrate 12 of the circuit device 11. The circuit element incorporated in the circuit device 11 is not heated so much. Therefore, it can suppress that the circuit element incorporated in the circuit apparatus 11 deteriorates by the heating at the time of mounting.

図4を参照して、次に、図1等に示した回路装置11の配線基板12に設けられる配線層の構成を説明する。図4(A)は最上層である第1配線層24の平面図であり、図4(B)は最下層である第4配線層の平面図である。これらの図は、図2に示す回路装置11を上方(封止樹脂20が形成される面)から見た図である。   Next, the configuration of the wiring layer provided on the wiring substrate 12 of the circuit device 11 shown in FIG. 1 and the like will be described with reference to FIG. 4A is a plan view of the first wiring layer 24 that is the uppermost layer, and FIG. 4B is a plan view of the fourth wiring layer that is the lowermost layer. These drawings are views of the circuit device 11 shown in FIG. 2 as viewed from above (surface on which the sealing resin 20 is formed).

図4(A)を参照して、第1配線層24は、パッド62、66、配線64、導電パターン68、第1外部接続電極18Aを構成している。また、ここでは、半導体素子34、36が実装される領域を点線にて示している。パッド66は、半導体素子36の周辺部に設けられており、不図示の金属細線が接続される。また、パッド62は、デジタル放送の受信信号を処理するシステムLSIである半導体素子34を取り囲むように、例えば500個程度が配置されている。   Referring to FIG. 4A, the first wiring layer 24 includes pads 62 and 66, wiring 64, a conductive pattern 68, and a first external connection electrode 18A. Here, the region where the semiconductor elements 34 and 36 are mounted is indicated by a dotted line. The pad 66 is provided in the peripheral part of the semiconductor element 36 and is connected to a metal thin line (not shown). Further, for example, about 500 pads 62 are arranged so as to surround the semiconductor element 34 which is a system LSI for processing a received signal of digital broadcasting.

更にパッド62は、細長く形成された第1配線層24から成る配線64を経由して、接続部58と接続されている。ここで、図2を参照して、接続部58は、絶縁層を貫通して第1配線層24とその下方の第2配線層26とを接続する部位である。この事項は、パッド66に関しても同様である。更に、パッド66とパッド62とを配線64を経由して接続することで、半導体素子34と半導体素子36とが接続される。   Further, the pad 62 is connected to the connection portion 58 via a wiring 64 made of the first wiring layer 24 formed to be elongated. Here, referring to FIG. 2, the connection portion 58 is a portion that penetrates the insulating layer and connects the first wiring layer 24 and the second wiring layer 26 below the first wiring layer 24. The same applies to the pad 66. Further, the semiconductor element 34 and the semiconductor element 36 are connected by connecting the pad 66 and the pad 62 via the wiring 64.

更に、配線基板12の下側の側面に沿って、第1配線層24の一部から成る第1外部接続電極18Aが設けられている。そして、この第1外部接続電極18Aは、上記した配線64およびパッド62等を経由して半導体素子34、36と接続される。   Furthermore, a first external connection electrode 18 </ b> A composed of a part of the first wiring layer 24 is provided along the lower side surface of the wiring substrate 12. The first external connection electrode 18A is connected to the semiconductor elements 34 and 36 via the wiring 64 and the pad 62 described above.

上記したパッド62等が設けられない領域には、パターニングされていないベタの第1配線層24から成る導電パターン68が設けられている。更に、この導電パターン68は、配線等を経由して固定電位(例えば接地電位や電源電位)に接続されることで、シールド層として機能し、半導体素子34等の回路素子から発生するノイズを吸収して低減させることができる。また、導電パターン68を設けることで、熱伝導性に優れる銅等の導電材料の残存率が上昇して、配線基板12自体の熱伝導性が向上されて、回路装置全体の放熱性を向上させることができる。更にまた、配線基板12に設けられる各配線層に導電パターン68を設けることで、各配線層の配線基板12の面積に対してパターンが残存する割合を略一定にすることが可能となり、配線基板12が加熱されたときに発生する反りを低減させる効果も期待される。   In the region where the pad 62 or the like is not provided, a conductive pattern 68 composed of a solid first wiring layer 24 that is not patterned is provided. Further, the conductive pattern 68 functions as a shield layer by being connected to a fixed potential (for example, ground potential or power supply potential) via a wiring or the like, and absorbs noise generated from circuit elements such as the semiconductor element 34. Can be reduced. Also, by providing the conductive pattern 68, the residual rate of the conductive material such as copper having excellent thermal conductivity is increased, the thermal conductivity of the wiring board 12 itself is improved, and the heat dissipation of the entire circuit device is improved. be able to. Furthermore, by providing the conductive pattern 68 in each wiring layer provided on the wiring board 12, the ratio of the pattern remaining to the area of the wiring board 12 in each wiring layer can be made substantially constant. The effect which reduces the curvature which generate | occur | produces when 12 is heated is also anticipated.

更に、導電パターン68を部分的に除去して除去部76が設けられている。この除去部76は、導電パターン68のほぼ全域に渡って等間隔でマトリックス状に設けられており、個々の除去部76は菱形の形状を呈している。換言すると、除去部76が設けられることにより、導電パターン68はメッシュ形状(網の目形状)を呈している。このように、導電パターン68に除去部76を設けることで、第1配線層24を被覆する絶縁材料(例えば、図2に示す被覆樹脂42)の厚みを均一にすることができる。更に、リフローを行う際に発生し易いデラミ(配線基板の基材が膨張してしまう現象)を抑制することができる。   Further, a removal portion 76 is provided by partially removing the conductive pattern 68. The removal portions 76 are provided in a matrix at regular intervals over almost the entire area of the conductive pattern 68, and each removal portion 76 has a rhombus shape. In other words, by providing the removal portion 76, the conductive pattern 68 has a mesh shape (mesh shape). Thus, by providing the removal part 76 in the conductive pattern 68, the thickness of the insulating material (for example, the coating resin 42 shown in FIG. 2) covering the first wiring layer 24 can be made uniform. Furthermore, it is possible to suppress delamination (a phenomenon in which the base material of the wiring board expands) that easily occurs during reflow.

図4(B)を参照して、第4配線層30は、回路素子と接続されるパッド70、配線72および接続部60、導電パターン74、第2外部接続電極18Bから構成されている。第4配線層30には、水晶発振子54、56、チップ素子38、パッケージ14、コネクタ80が実装され、これらの素子はここでは点線で示されている。パッド70は、四角形形状に形成された第4配線層30からなり、水晶発振子54等の回路素子が面実装されるため、第1配線層24に設けられたワイヤボンディングのためのパッド62よりも大きく形成されている。更に、パッド70は、細く形成された第4配線層30から成る配線72を経由して接続部60と接続されている。ここで、接続部60は、図2を参照して、層間の絶縁膜を貫通して第4配線層30と第3配線層28とを接続する部位である。更に、パッド70同士を配線72を経由して接続することで、第4配線層30に固着される回路素子同士(例えば、パッケージ14とチップ素子38)を電気的に接続しても良い。   Referring to FIG. 4B, the fourth wiring layer 30 includes a pad 70 connected to a circuit element, a wiring 72 and a connection portion 60, a conductive pattern 74, and a second external connection electrode 18B. Crystal oscillators 54 and 56, a chip element 38, a package 14, and a connector 80 are mounted on the fourth wiring layer 30, and these elements are indicated by dotted lines here. The pad 70 includes a fourth wiring layer 30 formed in a quadrangular shape, and circuit elements such as the crystal oscillator 54 are surface-mounted. Therefore, the pad 70 is provided by a wire bonding pad 62 provided in the first wiring layer 24. Is also formed large. Further, the pad 70 is connected to the connection portion 60 via the wiring 72 formed of the fourth wiring layer 30 formed to be thin. Here, referring to FIG. 2, the connection portion 60 is a portion that penetrates through the interlayer insulating film and connects the fourth wiring layer 30 and the third wiring layer 28. Furthermore, the circuit elements (for example, the package 14 and the chip element 38) fixed to the fourth wiring layer 30 may be electrically connected by connecting the pads 70 to each other via the wiring 72.

更に、第4配線層30に関しても、上記した第1配線層24と同様に、導電パターン74が形成されている。ここでも、導電パターン74を設けることにより、第4配線層30におけるパターンの残存率を向上させて回路装置全体の放熱性が向上され、加熱に伴う配線基板12の反りを抑制することができる。更に、ここでも導電パターン74を部分的に除去して除去部78が設けられ、このことにより、第4配線層30を被覆する被覆樹脂40と配線基板12との密着性が向上される。   Further, the conductive pattern 74 is also formed on the fourth wiring layer 30 as in the first wiring layer 24 described above. Also here, by providing the conductive pattern 74, the remaining rate of the pattern in the fourth wiring layer 30 is improved, the heat dissipation of the entire circuit device is improved, and the warp of the wiring board 12 due to heating can be suppressed. Furthermore, here, the conductive pattern 74 is partially removed to provide a removal portion 78, which improves the adhesion between the coating resin 40 covering the fourth wiring layer 30 and the wiring board 12.

更に、ここでは平面図を示していないが、図2に示す第2配線層26では、接続部58と貫通接続部44とを接続する配線が主に構成される。そして、この配線が形成されない領域では、パターニングされていない第2配線層26から成る導電パターンが形成され、この導電パターンにも、上述した除去部が設けられる。   Furthermore, although a plan view is not shown here, in the second wiring layer 26 shown in FIG. 2, wirings that connect the connection portions 58 and the through-connection portions 44 are mainly configured. In a region where the wiring is not formed, a conductive pattern made of the second wiring layer 26 that is not patterned is formed, and the removal portion described above is also provided in this conductive pattern.

また、第3配線層28では、貫通接続部44と接続部60とを接続する配線が主に形成される。更に、第3配線層28に於いても、上述した構成の導電パターンと除去部が設けられる。   Further, in the third wiring layer 28, wirings that connect the through connection portions 44 and the connection portions 60 are mainly formed. Further, the third wiring layer 28 is also provided with the conductive pattern and the removal portion having the above-described configuration.

ここで、図4(A)を参照して、配線基板12の下面に側辺に沿って設けられる外部接続電極(第1外部接続電極18A、第2外部接続電極18B)には、アナログ信号が入出力するアナログ電極23と、デジタル信号が入出力するデジタル電極21が含まれる。本実施の形態では、全て(または殆ど)のアナログ電極を、スリット52を境界とした一方側に集約して配置することで、アナログ電極を通過するアナログ信号にノイズが混入することを抑止している。具体的には、アナログ電極23を通過するアナログ信号にノイズが混入すると、出力される映像信号や音声信号が劣化してしまう。一方、デジタル電極21をデジタル信号が通過すると、多量のノイズが発生する場合がある。従って、アナログ電極23に接近してデジタル電極21を設けると、デジタル電極21から発生するノイズがアナログ電極23を通過するアナログ信号に混入してしまう恐れがある。このことから、本実施の形態では、配線基板12を除去して設けたスリット52よりも一方側(図4(A)では左側)に、アナログ電極の全てまたは大部分を集約している。ここで、スリット52の幅は、外部接続電極18同士が離間する距離よりも長くなっており、例えば3.0mm〜5.0mm程度である。このようにすることで、スリット52の広い幅をもってアナログ電極とデジタル電極とを離間させることが可能となり、デジタル電極から発生するノイズがアナログ電極に及ぶことを抑制できる。   Here, referring to FIG. 4A, the external connection electrodes (first external connection electrode 18A and second external connection electrode 18B) provided on the lower surface of the wiring board 12 along the side edges receive analog signals. An analog electrode 23 for inputting / outputting and a digital electrode 21 for inputting / outputting a digital signal are included. In the present embodiment, all (or most) analog electrodes are concentrated and arranged on one side with the slit 52 as a boundary to prevent noise from being mixed into the analog signal passing through the analog electrode. Yes. Specifically, when noise is mixed in an analog signal passing through the analog electrode 23, an output video signal or audio signal is deteriorated. On the other hand, when a digital signal passes through the digital electrode 21, a large amount of noise may occur. Therefore, if the digital electrode 21 is provided close to the analog electrode 23, noise generated from the digital electrode 21 may be mixed into the analog signal passing through the analog electrode 23. For this reason, in this embodiment, all or most of the analog electrodes are concentrated on one side (left side in FIG. 4A) of the slit 52 provided by removing the wiring substrate 12. Here, the width of the slit 52 is longer than the distance at which the external connection electrodes 18 are separated from each other, and is, for example, about 3.0 mm to 5.0 mm. By doing in this way, it becomes possible to separate an analog electrode and a digital electrode with the wide width | variety of the slit 52, and it can suppress that the noise which generate | occur | produces from a digital electrode reaches an analog electrode.

本実施の形態では、スリット52が左側に寄った位置に形成されており、スリット52よりも左側にアナログ電極23が集約され、右側にデジタル電極21が設けられている。ここで、スリット52よりも左側の外部接続電極18の全てをアナログ電極23にする必要はなく、この部分にデジタル電極21が配置されても良い。しかし、この場合は、発生するノイズの量が、スリット52よりも右側に配置されるものより少ない(即ち、通過するデジタル信号の周波数が低い)デジタル信号が通過するデジタル電極21が採用される。   In the present embodiment, the slit 52 is formed at a position closer to the left side, the analog electrodes 23 are integrated on the left side of the slit 52, and the digital electrode 21 is provided on the right side. Here, it is not necessary that all the external connection electrodes 18 on the left side of the slit 52 be the analog electrodes 23, and the digital electrodes 21 may be disposed in this portion. However, in this case, the digital electrode 21 through which a digital signal passes is employed in which the amount of generated noise is smaller than that arranged on the right side of the slit 52 (that is, the frequency of the passing digital signal is low).

更に、スリット52よりも右側の領域に位置する第1外部接続電極18Aの全てを、デジタル電極21にしても良い。デジタル信号は、アナログ信号と比較するとノイズの対して強い信号であるので、デジタル電極21を密集させても相互にノイズの悪影響を与えあう恐れは小さい。   Further, all of the first external connection electrodes 18 </ b> A located in the region on the right side of the slit 52 may be the digital electrodes 21. Since the digital signal is a signal that is strong against noise as compared with the analog signal, even if the digital electrodes 21 are densely packed, there is little possibility that they will adversely affect the noise.

次に、図4(B)を参照して、半導体素子34と水晶発振子54、56の平面的な配置を説明する。なお、図4(B)では、半導体素子34は枠が無いハッチングにて示されている。ここでは、水晶発振子54、56の平面的な位置は、半導体素子34の近傍とされている。即ち、水晶発振子54、56は、半導体素子34が実装される面とは反対の面の配線基板12の表面に於いて、半導体素子34の近傍に配置されている。このことにより、水晶発振子54、56と半導体素子34とが短距離にて接続されて、水晶発振子により生成されたクロックの劣化を抑止して半導体素子34に伝送することができる。更にここでは、水晶発振子54、56を、半導体素子34とは重畳しない領域に配置している。このようにすることで、半導体素子34が動作することにより発生した熱が水晶発振子54、56に伝わることが抑制され、水晶発振子54、56から発生するクロックの劣化を抑止できる。一方、チップ素子38に含まれるバイパスコンデンサについては、熱による悪影響を受けにくいので、半導体素子34の近傍に配置しても良いし、直下に配置しても良い。   Next, a planar arrangement of the semiconductor element 34 and the crystal oscillators 54 and 56 will be described with reference to FIG. In FIG. 4B, the semiconductor element 34 is indicated by hatching without a frame. Here, the planar positions of the crystal oscillators 54 and 56 are in the vicinity of the semiconductor element 34. That is, the crystal oscillators 54 and 56 are disposed in the vicinity of the semiconductor element 34 on the surface of the wiring substrate 12 on the surface opposite to the surface on which the semiconductor element 34 is mounted. As a result, the crystal oscillators 54 and 56 and the semiconductor element 34 are connected at a short distance, so that the clock generated by the crystal oscillator can be prevented from being deteriorated and transmitted to the semiconductor element 34. Further, here, the crystal oscillators 54 and 56 are arranged in a region not overlapping with the semiconductor element 34. By doing so, it is possible to suppress the heat generated by the operation of the semiconductor element 34 from being transmitted to the crystal oscillators 54 and 56, and to suppress the deterioration of the clock generated from the crystal oscillators 54 and 56. On the other hand, the bypass capacitor included in the chip element 38 is less likely to be adversely affected by heat, and may be disposed in the vicinity of the semiconductor element 34 or directly below.

図5は、入力されたデジタル放送の受信信号から映像信号等を生成する回路装置11の構成を示すブロック図である。この図を参照して、回路装置11は、半導体素子34と、記憶部82(半導体素子36)と、水晶発振子54、56と、記憶部98(半導体素子32)とを具備する。更に、半導体素子34の内部には、A/D変換部84と、復調部86と、分離部88と、ビデオデコーダ90と、オーディオデコーダ92と、キャプションデコーダ94と、コントローラ96と、エンコーダ102と、D/A変換部100が内蔵されている。回路装置11全体の概略的機能を説明すると、回路装置11は、入力された所定のチャンネルのデジタル放送のアナログ受信信号から、アナログの音声信号と映像信号を生成して外部に出力している。   FIG. 5 is a block diagram illustrating a configuration of the circuit device 11 that generates a video signal and the like from the received digital broadcast reception signal. With reference to this figure, the circuit device 11 includes a semiconductor element 34, a storage unit 82 (semiconductor element 36), crystal oscillators 54 and 56, and a storage unit 98 (semiconductor element 32). Further, in the semiconductor element 34, an A / D converter 84, a demodulator 86, a separator 88, a video decoder 90, an audio decoder 92, a caption decoder 94, a controller 96, an encoder 102, The D / A converter 100 is built in. The schematic function of the entire circuit device 11 will be described. The circuit device 11 generates an analog audio signal and a video signal from an input analog reception signal of a digital broadcast of a predetermined channel and outputs it to the outside.

回路装置11がデジタル放送の受信信号を処理する詳細は次の通りである。先ず、所定のチャンネルのデジタル放送の受信信号が、半導体素子34のA/D変換部84に入力される、A/D変換部84では、アナログの受信信号からデジタルの受信信号が生成され、この信号は復調部86に伝送される。なお、回路装置11と外部とは、回路装置に設けた外部接続電極(第1外部接続電極18A、第2外部接続電極18B)を経由して電気信号の入出力が行われる。   The details of the circuit device 11 processing the received signal of the digital broadcast are as follows. First, a digital broadcast reception signal of a predetermined channel is input to the A / D conversion unit 84 of the semiconductor element 34. The A / D conversion unit 84 generates a digital reception signal from the analog reception signal. The signal is transmitted to the demodulator 86. The circuit device 11 and the outside perform input / output of electrical signals via external connection electrodes (first external connection electrode 18A and second external connection electrode 18B) provided in the circuit device.

復調部86では、デジタルの受信信号を復調して、受信信号に含まれる元のデータを抽出する。そして、抽出されたデータは、分離部88で、映像情報、音声情報および文字情報に分離されて、各々の情報はビデオデコーダ90、オーディオデコーダ92およびキャプションデコーダ94に伝送される。   The demodulator 86 demodulates the digital received signal and extracts the original data contained in the received signal. The extracted data is separated into video information, audio information, and character information by the separation unit 88, and each piece of information is transmitted to the video decoder 90, the audio decoder 92, and the caption decoder 94.

ビデオデコーダ90では、映像情報がMPEG2(Moving Picture Expert Group 2)の規格でデコード(復元)され、復元された映像情報は、エンコーダ102に伝送される。また、オーディオデコーダ92では、音声情報がデコードされ、復元された音声情報はアナログの状態で外部に出力される。更に、キャプションデコーダ94では、クローズドキャプションを構成する文字情報が復元される。ここで、クローズドキャプションとは、難聴の人が放送を楽しむため開発された方法であり、テレビの画面上に文字を表示される方法である。   In the video decoder 90, the video information is decoded (restored) according to the MPEG2 (Moving Picture Expert Group 2) standard, and the restored video information is transmitted to the encoder 102. The audio decoder 92 decodes the audio information and outputs the restored audio information to the outside in an analog state. Further, the caption decoder 94 restores character information constituting the closed caption. Here, closed captioning is a method developed for people with hearing loss to enjoy broadcasting, and is a method of displaying characters on the screen of a television.

エンコーダ102では、ビデオデコーダ90から出力された映像情報と、キャプションデコーダ94から出力された文字情報が合成されて、エンコード(変換)される。例えば、映像情報は、NTSC(National Television System Committee)等の地上波アナログテレビジョン方式の規格に沿ってエンコードされる。そして、エンコードされた情報は、D/A変換部100にてアナログ変換されて外部に出力される。この情報は、従来のアナログテレビジョンの場合と同じ処理でディスプレイに映し出すことができる。   In the encoder 102, the video information output from the video decoder 90 and the character information output from the caption decoder 94 are combined and encoded (converted). For example, the video information is encoded in accordance with a terrestrial analog television standard such as NTSC (National Television System Committee). The encoded information is analog-converted by the D / A converter 100 and output to the outside. This information can be displayed on the display by the same processing as in the case of a conventional analog television.

また、水晶発振子54は、復調部86が受信信号を復調するときに使用されるクロックを半導体素子34に供給している。そして、水晶発振子56は、システム全体で計算を行う際に使用されるシステムクロックを、半導体素子36および記憶部98(半導体素子32)に対して供給している。   The crystal oscillator 54 supplies the semiconductor element 34 with a clock used when the demodulator 86 demodulates the received signal. The crystal oscillator 56 supplies a system clock used when performing calculations in the entire system to the semiconductor element 36 and the storage unit 98 (semiconductor element 32).

更に、記憶部98(半導体素子32)は、画像データや音声データが暫定的に記憶される役割を有し、例えば、256メガバイト程度の記憶容量を有する。一方、記憶部82(半導体素子36)は、半導体素子34を稼働させるためのプログラム等が記憶されており、例えばフラッシュメモリから成る。   Furthermore, the storage unit 98 (semiconductor element 32) has a role of temporarily storing image data and audio data, and has a storage capacity of about 256 megabytes, for example. On the other hand, the storage unit 82 (semiconductor element 36) stores a program for operating the semiconductor element 34, and is formed of, for example, a flash memory.

なお、コントローラ96は、記憶部98等の外部の素子と、半導体素子34のインターフェースをコントロールする機能を有する部位である。   The controller 96 is a part having a function of controlling an interface between an external element such as the storage unit 98 and the semiconductor element 34.

<第2の実施の形態>
本実施の形態では、図6を参照して、第1の実施の形態で説明した構成の回路装置11が組み込まれたデジタル放送受信装置114の構成を説明する。ここで、図6(A)はデジタル放送受信装置114の断面図であり、図6(B)はその電気的構成を示すブロック図である。
<Second Embodiment>
In the present embodiment, a configuration of a digital broadcast receiving device 114 in which the circuit device 11 having the configuration described in the first embodiment is incorporated will be described with reference to FIG. Here, FIG. 6A is a cross-sectional view of the digital broadcast receiving apparatus 114, and FIG. 6B is a block diagram showing its electrical configuration.

図6(A)を参照して、デジタル放送受信装置114は、実装基板110の上面に必要とされる電子部品を実装することで構成されている。ここでは、実装基板110に、電子部品として、チューナー104、回路装置11、回路装置106、コンデンサ108等が差し込み実装されている。そして、回路装置11を両側から挟み込む放熱体150も実装基板110に差込実装されている。   With reference to FIG. 6A, the digital broadcast receiving apparatus 114 is configured by mounting required electronic components on the upper surface of the mounting substrate 110. Here, a tuner 104, a circuit device 11, a circuit device 106, a capacitor 108, and the like are inserted and mounted on the mounting substrate 110 as electronic components. A heat radiator 150 that sandwiches the circuit device 11 from both sides is also mounted on the mounting substrate 110.

チューナー104は、所定のチャンネルの受信信号を得る機能を有する。回路装置11の構成等は上記したとおりであり、配線基板が部分的に実装基板110に差し込まれて実装されている。回路装置106は、複数の半導体素子が樹脂モールドされたパッケージであり、両側辺から外部に導出するリードが実装基板110に差し込み実装されている。コンデンサ108は、例えばノイズ除去のための高さが1cm程度の円柱状を呈する電解コンデンサであり、外部に導出した2本のリードが実装基板110に差し込み実装されている。各部品の機能等は、図6(B)を参照して後述する。   The tuner 104 has a function of obtaining a reception signal of a predetermined channel. The configuration of the circuit device 11 is as described above, and the wiring board is partially inserted and mounted on the mounting board 110. The circuit device 106 is a package in which a plurality of semiconductor elements are resin-molded, and leads that are led out from both sides are inserted and mounted on the mounting substrate 110. The capacitor 108 is an electrolytic capacitor having a columnar shape with a height of about 1 cm for noise removal, for example, and two leads led out are inserted and mounted on the mounting substrate 110. The function of each component will be described later with reference to FIG.

実装基板110は、上述したように、例えば紙フェノール樹脂基板であり、下面のみに単層の導電路112が設けられている。そして、チューナー104等の電子部品が配置される領域には、電子部品を差し込み実装するための開口部(スリット)が設けられている。この導電路112を経由して、上記電子部品同士が電気的に接続される。   As described above, the mounting substrate 110 is, for example, a paper phenol resin substrate, and a single-layer conductive path 112 is provided only on the lower surface. An opening (slit) for inserting and mounting the electronic component is provided in a region where the electronic component such as the tuner 104 is disposed. The electronic components are electrically connected via the conductive path 112.

上記した各電子部品の実装基板110への実装は、次の通りである。まず、所定のパターン形状の導電路が下面に設けられ、所望の領域に差し込み実装用の開口部が設けられた実装基板110を用意する。次に、所定の箇所に、回路装置11を含む電子部品を差し込み実装する。ここでは、チューナー104、回路装置11、放熱体150、回路装置106、コンデンサ108や、不図示の電源回路装置等を、実装基板110に設けた開口部に差し込む。更に、溶融された半田が収納された槽に、電子部品が差し込まれた実装基板110を浸漬させる。そして、実装基板110の導電路112と電子部品との接続箇所に付着した半田を常温にて固化させて、差し込み実装が完了する。   The above-described mounting of each electronic component on the mounting substrate 110 is as follows. First, a mounting substrate 110 is prepared in which a conductive path having a predetermined pattern shape is provided on the lower surface and an opening for insertion is provided in a desired region. Next, an electronic component including the circuit device 11 is inserted and mounted at a predetermined location. Here, the tuner 104, the circuit device 11, the radiator 150, the circuit device 106, the capacitor 108, a power supply circuit device (not shown), and the like are inserted into an opening provided in the mounting substrate 110. Further, the mounting substrate 110 into which the electronic components are inserted is immersed in a bath in which the molten solder is stored. Then, the solder attached to the connection portion between the conductive path 112 of the mounting substrate 110 and the electronic component is solidified at room temperature, and the plug-in mounting is completed.

上記構成のデジタル放送受信装置114は、テレビ装置の筐体に内蔵される。   The digital broadcast receiving apparatus 114 having the above configuration is built in the housing of the television apparatus.

図6(B)を参照して、上記した構成のデジタル放送受信装置114を構成する各ブロックの役割を説明する。この図を参照して、デジタル放送受信装置114は、チューナー104と、回路装置11と、回路装置106と、電源回路120と、スピーカ122と、ディスプレイ124とを具備している。   With reference to FIG. 6B, the role of each block constituting the digital broadcast receiving apparatus 114 having the above-described configuration will be described. Referring to this figure, digital broadcast receiving apparatus 114 includes tuner 104, circuit apparatus 11, circuit apparatus 106, power supply circuit 120, speaker 122, and display 124.

チューナー104では、デジタル放送受信装置114の外部に位置するアンテナ116を経由して入力されたデジタル放送の受信信号から、所定のチャンネルのデジタル放送の受信信号を抽出する。そして、この受信信号は回路装置11に入力され、受信信号から映像信号と音声信号が生成される。回路装置で生成される各信号は、アナログ信号である。生成された映像信号は回路装置106に入力され、チャンネルや音量等を示す文字等と重ね合わされて、ディスプレイ124に出力される。ここで、ディスプレイ124は、例えば、液晶ディスプレイ、プラズマディスプレイ、有機ELディスプレイ、ブラウン管ディスプレイ等である。一方、回路装置11にて生成された音声信号は、スピーカ122に入力され、スピーカ122からは音声信号に基づく音が発生する。   The tuner 104 extracts a digital broadcast reception signal of a predetermined channel from a digital broadcast reception signal input via an antenna 116 located outside the digital broadcast reception device 114. Then, the received signal is input to the circuit device 11, and a video signal and an audio signal are generated from the received signal. Each signal generated by the circuit device is an analog signal. The generated video signal is input to the circuit device 106, superimposed with characters indicating the channel, volume, etc., and output to the display 124. Here, the display 124 is, for example, a liquid crystal display, a plasma display, an organic EL display, a cathode ray tube display, or the like. On the other hand, the audio signal generated by the circuit device 11 is input to the speaker 122, and sound based on the audio signal is generated from the speaker 122.

なお、電源回路120は、例えば100Vの交流電力(商用電源)を、所定の電圧の直流電力に変換する機能を有する。電源回路120により生成された直流電力は、デジタル放送受信装置114を構成する各部位に供給される。   The power supply circuit 120 has a function of converting, for example, 100 V AC power (commercial power) into DC power having a predetermined voltage. The DC power generated by the power supply circuit 120 is supplied to each part constituting the digital broadcast receiver 114.

以上がデジタル放送受信装置114の構成である。本実施の形態では、デジタル放送の受信信号の処理に必要とされる半導体素子等を回路装置11に集約しており、回路装置11からは、アナログの音声信号および映像信号が出力される。回路装置11では、ファインピッチの配線層を多層に積層させることで、電極数が極めて多い画像処理用の半導体素子と他の回路素子とを接続している。   The above is the configuration of the digital broadcast receiving apparatus 114. In the present embodiment, semiconductor elements and the like necessary for processing digital broadcast reception signals are collected in the circuit device 11, and analog audio signals and video signals are output from the circuit device 11. In the circuit device 11, image processing semiconductor elements having a very large number of electrodes are connected to other circuit elements by laminating fine pitch wiring layers in multiple layers.

この結果、回路装置11には、チューナー104からデジタル放送の受信信号がアナログ信号として入力され、回路装置11の内部でデジタル信号に変換されてデコードされる。更に、回路装置11の内部でアナログの映像信号および音声信号が生成されて出力される。従って、実装基板110側では複雑な処理が必要とされないので、実装基板110の配線構造を簡素にすることができる。即ち、回路装置11の配線基板と実装基板110とを比較すると、回路装置11の配線基板に構成される配線層の方が実装基板110の下面に形成される導電路112よりも配線幅および配線間が狭い。また、回路装置11の配線基板の方が、実装基板よりも多層の配線構造を有する。   As a result, the digital broadcast reception signal is input as an analog signal from the tuner 104 to the circuit device 11, converted into a digital signal inside the circuit device 11, and decoded. Further, analog video signals and audio signals are generated and output inside the circuit device 11. Therefore, since complicated processing is not required on the mounting substrate 110 side, the wiring structure of the mounting substrate 110 can be simplified. That is, when the wiring board of the circuit device 11 and the mounting board 110 are compared, the wiring layer formed on the wiring board of the circuit device 11 has a wiring width and wiring higher than the conductive path 112 formed on the lower surface of the mounting board 110. The space is narrow. Further, the wiring board of the circuit device 11 has a multilayer wiring structure than the mounting board.

以上のことから、本実施の形態のデジタル放送受信装置114では、従来から使用されている紙フェノール樹脂から成る単層の実装基板110をそのまま使用可能である。   From the above, in the digital broadcast receiving apparatus 114 of the present embodiment, the single-layer mounting board 110 made of paper phenol resin that has been conventionally used can be used as it is.

本発明の回路装置を示す図であり、(A)および(B)は平面図であり、(C)は拡大された平面図である。It is a figure which shows the circuit apparatus of this invention, (A) and (B) are top views, (C) is the expanded top view. 本発明の回路装置を示す断面図である。It is sectional drawing which shows the circuit apparatus of this invention. 本発明の回路装置を含む回路モジュールを示す図であり、(A)は斜視図であり、(B)は回路モジュールを下方から見た部分的な平面図である。It is a figure which shows the circuit module containing the circuit apparatus of this invention, (A) is a perspective view, (B) is the partial top view which looked at the circuit module from the downward direction. 本発明の回路装置に構成される配線層を示す平面図であり、(A)は第1配線層24の平面図であり、(B)は第4配線層30の平面図である。2 is a plan view showing a wiring layer configured in the circuit device of the present invention, (A) is a plan view of a first wiring layer 24, and (B) is a plan view of a fourth wiring layer 30. FIG. 本発明の回路装置の電気的構成を示すブロック図である。It is a block diagram which shows the electrical constitution of the circuit apparatus of this invention. (A)は本発明のデジタル放送受信装置を示す断面図であり、(B)はその電気的構成を示すブロック図である。(A) is sectional drawing which shows the digital broadcast receiver of this invention, (B) is a block diagram which shows the electrical constitution. 従来の回路装置を示す断面図である。It is sectional drawing which shows the conventional circuit apparatus.

符号の説明Explanation of symbols

10 回路モジュール
11 回路装置
12 配線基板
13 接続領域
14 パッケージ
15 開口部
17 固定電位電極
18 外部接続電極
18A 第1外部接続電極
18B 第2外部接続電極
19 信号電極
20 封止樹脂
21 デジタル電極
22 基材
23 アナログ電極
24 第1配線層
26 第2配線層
28 第3配線層
30 第4配線層
32 半導体素子
34 半導体素子
36 半導体素子
38 チップ素子
40 被覆樹脂
42 被覆樹脂
44 貫通接続部
46 金属細線
48 リード
50 切り込み部
52 スリット
54 水晶発振子
56 水晶発振子
58 接続部
60 接続部
62 パッド
64 配線
66 パッド
68 導電パターン
70 パッド
72 配線
74 導電パターン
76 除去部
78 除去部
80 コネクタ
82 記憶部
84 A/D変換部
86 復調部
88 分離部
90 ビデオデコーダ
92 オーディオデコーダ
94 キャプションデコーダ
96 コントローラ
98 記憶部
100 D/A変換部
102 エンコーダ
104 チューナー
106 回路装置
108 コンデンサ
110 実装基板
112 導電路
112A 導電路
114 デジタル放送受信装置
116 アンテナ
120 電源回路
122 スピーカ
124 ディスプレイ
150 放熱体
DESCRIPTION OF SYMBOLS 10 Circuit module 11 Circuit apparatus 12 Wiring board 13 Connection area 14 Package 15 Opening part 17 Fixed potential electrode 18 External connection electrode 18A 1st external connection electrode 18B 2nd external connection electrode 19 Signal electrode 20 Sealing resin 21 Digital electrode 22 Base material DESCRIPTION OF SYMBOLS 23 Analog electrode 24 1st wiring layer 26 2nd wiring layer 28 3rd wiring layer 30 4th wiring layer 32 Semiconductor element 34 Semiconductor element 36 Semiconductor element 38 Chip element 40 Cover resin 42 Cover resin 44 Through-connection part 46 Metal fine wire 48 Lead DESCRIPTION OF SYMBOLS 50 Cut part 52 Slit 54 Crystal oscillator 56 Crystal oscillator 58 Connection part 60 Connection part 62 Pad 64 Wiring 66 Pad 68 Conductive pattern 70 Pad 72 Wiring 74 Conductive pattern 76 Removal part 78 Removal part 80 Connector 82 Memory | storage part 84 A / D Conversion unit 86 Control unit 88 Separation unit 90 Video decoder 92 Audio decoder 94 Caption decoder 96 Controller 98 Storage unit 100 D / A conversion unit 102 Encoder 104 Tuner 106 Circuit device 108 Capacitor 110 Mounting substrate 112 Conductive path 112A Conductive path 114 Digital broadcast receiver 116 Antenna 120 Power supply circuit 122 Speaker 124 Display 150 Heat radiator

Claims (14)

表面に配線層が設けられた配線基板と、
差し込み実装される前記配線基板の一側辺に沿って設けた前記配線層から成る複数の外部接続電極と、
前記配線基板の前記配線層に電気的に接続された回路素子とを具備し、
固定電位が印加される前記外部接続電極を、他の前記外部接続電極よりも面積を大きくすることを特徴とする回路装置。
A wiring board provided with a wiring layer on the surface;
A plurality of external connection electrodes made of the wiring layer provided along one side of the wiring board to be plugged and mounted;
A circuit element electrically connected to the wiring layer of the wiring board;
The circuit device characterized in that the external connection electrode to which a fixed potential is applied has a larger area than the other external connection electrodes.
前記外部接続電極は、固定電位が印加される前記外部接続電極も含めて、等間隔に離間されることを特徴とする請求項1記載の回路装置。   The circuit device according to claim 1, wherein the external connection electrodes are spaced apart at equal intervals including the external connection electrodes to which a fixed potential is applied. 前記固定電位は、接地電位または電源電位であることを特徴とする請求項1記載の回路装置。   The circuit device according to claim 1, wherein the fixed potential is a ground potential or a power supply potential. 前記固定電位が印加される前記外部接続電極の幅は、複数の前記他の外部接続電極の幅と、前記他の外部接続電極が互いに離間する幅とを加算した長さであることを特徴とする請求項1記載の回路装置。   The width of the external connection electrode to which the fixed potential is applied is a length obtained by adding the widths of the plurality of other external connection electrodes and the width at which the other external connection electrodes are separated from each other. The circuit device according to claim 1. 前記配線基板の第1主面には第1配線層が設けられ、前記配線基板の第2主面には第2配線層が設けられ、
差込実装される領域の前記配線基板の前記第1主面には前記第1配線層から成る第1外部接続電極が設けられ、前記第2主面には前記第2配線層から成る第2外部接続電極が設けられ、
前記第1外部接続電極および前記第2外部接続電極の両方にて、固定電位が印加される前記外部接続電極の面積を、前記他の外部接続電極よりも大きくすることを特徴とする請求項1記載の回路装置。
A first wiring layer is provided on the first main surface of the wiring board; a second wiring layer is provided on the second main surface of the wiring board;
A first external connection electrode made of the first wiring layer is provided on the first main surface of the wiring substrate in a region to be plugged in, and a second outer electrode made of the second wiring layer is formed on the second main surface. An external connection electrode is provided,
The area of the external connection electrode to which a fixed potential is applied is made larger than that of the other external connection electrode in both the first external connection electrode and the second external connection electrode. The circuit device described.
表面に配線層が設けられた配線基板と、
差し込み実装される前記配線基板の一側辺に沿って設けた前記配線層から成る複数の外部接続電極と、
前記配線層に電気的に接続された回路素子とを具備し、
前記外部接続電極が配置される領域の前記配線基板を部分的に切り欠いたスリットを設けることを特徴とする回路装置。
A wiring board provided with a wiring layer on the surface;
A plurality of external connection electrodes made of the wiring layer provided along one side of the wiring board to be plugged and mounted;
A circuit element electrically connected to the wiring layer;
A circuit device comprising a slit in which the wiring substrate is partially cut out in a region where the external connection electrode is disposed.
前記スリットは、前記外部接続電極が設けられた前記配線基板のどちらか一方の端部に偏って配置されることを特徴とする請求項6記載の回路装置。   The circuit device according to claim 6, wherein the slit is arranged so as to be biased to one end of the wiring board on which the external connection electrode is provided. 前記外部接続電極は、デジタル信号が通過するデジタル電極と、アナログ信号が通過するアナログ電極とを含み、前記スリットを境界にして、一方側の前記配線基板に前記アナログ電極を集約させることを特徴とする請求項6記載の回路装置。   The external connection electrode includes a digital electrode through which a digital signal passes and an analog electrode through which an analog signal passes, and the analog electrodes are aggregated on the wiring board on one side with the slit as a boundary. The circuit device according to claim 6. 前記スリットを境界にした一方側の前記配線基板には、全ての前記アナログ電極およびデジタル電極の一部が配置され、他方側にはデジタル電極が配置され、
前記アナログ電極と共に前記配線基板の一方側に配置される前記デジタル電極から発生するノイズの量は、前記配線基板の他方側に配置される前記デジタル電極よりも少ないことを特徴とする請求項8記載の回路装置。
A part of all the analog electrodes and digital electrodes are arranged on the one side of the wiring board with the slit as a boundary, and digital electrodes are arranged on the other side,
The amount of noise generated from the digital electrode disposed on one side of the wiring board together with the analog electrode is smaller than that of the digital electrode disposed on the other side of the wiring board. Circuit device.
第1主面に第1配線層が設けられ、前記第1主面に対向する第2主面に第2配線層が設けられた配線基板と、
前記第1配線層に電気的に接続された第1回路素子および前記第2配線層に電気的に接続された第2回路素子と、
差込実装される領域の前記配線基板に設けられた前記第1配線層から成る第1外部接続電極および前記第2配線層から成る第2外部接続電極とを具備し、
前記配線基板の厚み方向に重畳する前記第1外部接続電極および前記第2外部接続電極から、異なる信号を入出力させることを特徴とする回路装置。
A wiring board provided with a first wiring layer on a first main surface and a second wiring layer provided on a second main surface opposite to the first main surface;
A first circuit element electrically connected to the first wiring layer and a second circuit element electrically connected to the second wiring layer;
A first external connection electrode made of the first wiring layer and a second external connection electrode made of the second wiring layer provided on the wiring board in a region to be inserted and mounted;
A circuit device characterized in that different signals are inputted / outputted from the first external connection electrode and the second external connection electrode overlapping in the thickness direction of the wiring board.
前記第1外部接続電極および前記第2外部接続電極は、各々がデジタル信号が通過するデジタル電極と、アナログ信号が通過するアナログ電極を含み、
前記アナログ電極を前記配線基板の一方側に集約して配置させることを特徴とする請求項10記載の回路装置。
Each of the first external connection electrode and the second external connection electrode includes a digital electrode through which a digital signal passes and an analog electrode through which an analog signal passes,
The circuit device according to claim 10, wherein the analog electrodes are arranged in a concentrated manner on one side of the wiring board.
実装基板と前記実装基板に配置された電子部品とから成りデジタル放送の受信信号の復調およびデコードを行って映像信号を生成するデジタル放送受信装置に於いて、
前記電子部品に含まれる回路装置は、表面に配線層が設けられた配線基板と、差し込み実装される前記配線基板の一側辺に沿って設けた前記配線層から成る複数の外部接続電極と、前記配線基板の前記配線層に電気的に接続された回路素子とを具備し、固定電位が印加される前記外部接続電極を、他の前記外部接続電極よりも面積を大きくすることを特徴とするデジタル放送受信装置。
In a digital broadcast receiver comprising a mounting board and an electronic component arranged on the mounting board for generating a video signal by demodulating and decoding a received signal of a digital broadcast,
The circuit device included in the electronic component includes a wiring board provided with a wiring layer on a surface thereof, and a plurality of external connection electrodes including the wiring layer provided along one side of the wiring board to be plugged and mounted. And a circuit element electrically connected to the wiring layer of the wiring board, wherein the external connection electrode to which a fixed potential is applied has a larger area than the other external connection electrodes. Digital broadcast receiver.
実装基板と前記実装基板に配置された電子部品とから成りデジタル放送の受信信号の復調およびデコードを行って映像信号を生成するデジタル放送受信装置に於いて、
前記電子部品に含まれる回路装置は、表面に配線層が設けられた配線基板と、差し込み実装される前記配線基板の一側辺に沿って設けた前記配線層から成る複数の外部接続電極と、前記配線層に電気的に接続された回路素子とを具備し、前記外部接続電極が配置される領域の前記配線基板を部分的に切り欠いたスリットを設けることを特徴とするデジタル放送受信装置。
In a digital broadcast receiver comprising a mounting board and an electronic component arranged on the mounting board for generating a video signal by demodulating and decoding a received signal of a digital broadcast,
The circuit device included in the electronic component includes a wiring board provided with a wiring layer on a surface thereof, and a plurality of external connection electrodes including the wiring layer provided along one side of the wiring board to be plugged and mounted. A digital broadcast receiving apparatus comprising: a circuit element electrically connected to the wiring layer; and a slit formed by partially cutting the wiring board in a region where the external connection electrode is disposed.
実装基板と前記実装基板に配置された電子部品とから成りデジタル放送の受信信号の復調およびデコードを行って映像信号を生成するデジタル放送受信装置に於いて、
前記電子部品に含まれる回路装置は、第1主面に第1配線層が設けられ、前記第1主面に対向する第2主面に第2配線層が設けられた配線基板と、前記第1配線層に電気的に接続された第1回路素子および前記第2配線層に電気的に接続された第2回路素子と、差込実装される領域の前記配線基板に設けられた前記第1配線層から成る第1外部接続電極および前記第2配線層から成る第2外部接続電極とを具備し、前記配線基板の厚み方向に重畳する前記第1外部接続電極および前記第2外部接続電極から、異なる信号を入出力させることを特徴とするデジタル放送受信装置。
In a digital broadcast receiver comprising a mounting board and an electronic component arranged on the mounting board for generating a video signal by demodulating and decoding a received signal of a digital broadcast,
The circuit device included in the electronic component includes a wiring board having a first wiring layer provided on a first main surface and a second wiring layer provided on a second main surface opposite to the first main surface; A first circuit element electrically connected to one wiring layer; a second circuit element electrically connected to the second wiring layer; and the first circuit element provided on the wiring substrate in a region to be plugged in. A first external connection electrode composed of a wiring layer and a second external connection electrode composed of the second wiring layer, and the first external connection electrode and the second external connection electrode overlapping in the thickness direction of the wiring substrate. A digital broadcast receiver characterized by inputting and outputting different signals.
JP2006356731A 2006-12-29 2006-12-29 Circuit equipment Expired - Fee Related JP4901466B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006356731A JP4901466B2 (en) 2006-12-29 2006-12-29 Circuit equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006356731A JP4901466B2 (en) 2006-12-29 2006-12-29 Circuit equipment

Publications (3)

Publication Number Publication Date
JP2008166620A true JP2008166620A (en) 2008-07-17
JP2008166620A5 JP2008166620A5 (en) 2010-01-21
JP4901466B2 JP4901466B2 (en) 2012-03-21

Family

ID=39695676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006356731A Expired - Fee Related JP4901466B2 (en) 2006-12-29 2006-12-29 Circuit equipment

Country Status (1)

Country Link
JP (1) JP4901466B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019174964A (en) * 2018-03-27 2019-10-10 ホーチキ株式会社 Sealing structure and fire detection device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57195771U (en) * 1981-06-09 1982-12-11
JPH11298094A (en) * 1998-04-08 1999-10-29 Fuji Electric Co Ltd Flexible printed wiring board
JP2001057465A (en) * 1999-08-17 2001-02-27 Ricoh Co Ltd Connection structure between printed boards
JP2001332830A (en) * 2000-05-24 2001-11-30 Kokusan Denki Co Ltd Hybrid ic and electronic circuit board unit
JP2004087748A (en) * 2002-08-27 2004-03-18 Matsushita Electric Works Ltd Printed distribution board
JP3111232U (en) * 2005-03-14 2005-07-14 船井電機株式会社 Board mounting structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57195771U (en) * 1981-06-09 1982-12-11
JPH11298094A (en) * 1998-04-08 1999-10-29 Fuji Electric Co Ltd Flexible printed wiring board
JP2001057465A (en) * 1999-08-17 2001-02-27 Ricoh Co Ltd Connection structure between printed boards
JP2001332830A (en) * 2000-05-24 2001-11-30 Kokusan Denki Co Ltd Hybrid ic and electronic circuit board unit
JP2004087748A (en) * 2002-08-27 2004-03-18 Matsushita Electric Works Ltd Printed distribution board
JP3111232U (en) * 2005-03-14 2005-07-14 船井電機株式会社 Board mounting structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019174964A (en) * 2018-03-27 2019-10-10 ホーチキ株式会社 Sealing structure and fire detection device
JP7042129B2 (en) 2018-03-27 2022-03-25 ホーチキ株式会社 Sealing structure and fire detector
JP7377299B2 (en) 2018-03-27 2023-11-09 ホーチキ株式会社 How to install the sealing structure

Also Published As

Publication number Publication date
JP4901466B2 (en) 2012-03-21

Similar Documents

Publication Publication Date Title
JP4504798B2 (en) Multistage semiconductor module
US20070010086A1 (en) Circuit board with a through hole wire and manufacturing method thereof
CN204991657U (en) Electronic components and circuit substrate
US20050006744A1 (en) Package for semiconductor devices
JP6745770B2 (en) Circuit board
JP2005251889A (en) Three-dimensional electronic circuit device
JP2009289802A (en) Module having electronic part built-in and production method thereof
CN109429431B (en) Circuit board
JP2006173387A (en) Multi-stage configuration semiconductor module
EP2273858A1 (en) Printed circuit board unit and electronic device
KR101139084B1 (en) Multilayer printed circuit board and method of making same
JP4901439B2 (en) Circuit device and circuit module
KR20130034310A (en) Printed circuit board assembly
JP2009267149A (en) Part built-in wiring board, and method for manufacturing part built-in wiring board
JP4901466B2 (en) Circuit equipment
JP6394129B2 (en) Electronic component built-in module
US8418356B2 (en) Method of manufacturing an embedded printed circuit board
JP4948160B2 (en) Circuit module
JPWO2012105394A1 (en) Electronic component module and multi-function card including the electronic component module
JP4958526B2 (en) Circuit device and circuit module
JP4942452B2 (en) Circuit equipment
JP2008167052A (en) Circuit device, and digital broadcast receiver
JP2009038362A (en) Three-dimensional printed circuit board, and its manufacturing method
JP5125349B2 (en) Mounting structure and mounting method of semiconductor device
JP2008166565A (en) Circuit device and digital broadcasting receiver

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees