JP2009289802A - Module having electronic part built-in and production method thereof - Google Patents

Module having electronic part built-in and production method thereof Download PDF

Info

Publication number
JP2009289802A
JP2009289802A JP2008137947A JP2008137947A JP2009289802A JP 2009289802 A JP2009289802 A JP 2009289802A JP 2008137947 A JP2008137947 A JP 2008137947A JP 2008137947 A JP2008137947 A JP 2008137947A JP 2009289802 A JP2009289802 A JP 2009289802A
Authority
JP
Japan
Prior art keywords
insulating layer
module
substrate
electronic component
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008137947A
Other languages
Japanese (ja)
Inventor
Hirotada Furukawa
広忠 古川
Toyotaka Kobayashi
豊隆 小林
Kenichi Kawabata
賢一 川畑
Morikazu Tajima
盛一 田島
Yasuyuki Hattori
泰幸 服部
Yoshinari Yamashita
喜就 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2008137947A priority Critical patent/JP2009289802A/en
Publication of JP2009289802A publication Critical patent/JP2009289802A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19106Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a module with a built-in electronic part for forming a via hole conductor in a narrow pitch even when the module includes a built-in electronic part having a relative large height. <P>SOLUTION: This module includes: an insulating layer 120 in which electronic parts 131, 132 and an intermediary substrate 140 are embedded and a via hole conductor 182 electrically connected to the intermediary substrate 140 is formed; a wiring layer 161 formed in one side from the insulating layer 120 and electrically-connected to at least electronic parts 131, 132; and a wiring layer 163 formed in another side from the insulating layer 120, wherein the electronic part 131 and the wiring layer 163 are electrically connected via the intermediary substrate 140 and the via hole conductor 182. Since the wiring layers 161, 163 are connected via the intermediary substrate 140, the depth of the via hole conductor 182 is reduced. Thus, the opening diameter of the via hole is reduced. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は電子部品内蔵モジュール及びその製造方法に関し、特に、マザーボードに搭載される高機能な電子部品内蔵モジュール及びその製造方法に関する。   The present invention relates to an electronic component built-in module and a manufacturing method thereof, and more particularly to a high-functional electronic component built-in module mounted on a motherboard and a manufacturing method thereof.

パーソナルコンピュータ、デジタルカメラ、携帯電話機などの電子機器には、半導体ICやキャパシタなどの電子部品が搭載されたマザーボードが用いられる。マザーボードには、これらの電子部品が直接搭載されるほか、あらかじめ電子部品などが実装されたモジュールが搭載されることがある。   For electronic devices such as personal computers, digital cameras, and mobile phones, a motherboard on which electronic components such as semiconductor ICs and capacitors are mounted is used. In addition to directly mounting these electronic components, a motherboard on which electronic components or the like are mounted in advance may be mounted on the motherboard.

このようなモジュールは、多層配線構造を有するモジュール基板と、モジュール基板の表面に実装された電子部品によって構成されることが一般的である。しかしながら、近年における高機能化の要求により、電子部品をモジュール基板の表面に実装するだけでなく、モジュール基板の内部に電子部品を埋め込む技術が提案されている(特許文献1参照)。これによれば、モジュール基板の表面をより有効に利用できることから、高機能なモジュールを構成することが可能となる。
特開2003−197849号公報
Such a module is generally composed of a module substrate having a multilayer wiring structure and an electronic component mounted on the surface of the module substrate. However, in recent years, due to the demand for higher functionality, a technique has been proposed in which an electronic component is not only mounted on the surface of the module substrate but also embedded in the module substrate (see Patent Document 1). According to this, since the surface of the module substrate can be used more effectively, a highly functional module can be configured.
JP 2003-197849 A

しかしながら、モジュール基板に埋め込む電子部品の中には、比較的高さの高い部品が存在する。このような場合、電子部品が埋め込まれる絶縁層の厚さがある程度厚くなることから、絶縁層の上下で導通をとるためには、絶縁層を貫通する深いビアホール形成する必要があった。   However, among electronic components embedded in the module substrate, there are relatively high components. In such a case, since the thickness of the insulating layer in which the electronic component is embedded is increased to some extent, it is necessary to form a deep via hole penetrating the insulating layer in order to establish conduction above and below the insulating layer.

ビアホールを形成する方法としては、ドリルを用いる方法や、レーザー照射による方法が知られている。しかしながら、ドリルを用いる方法では、多数のビアホールを狭ピッチに形成することが困難であるという問題がある。一方、レーザー照射による方法によれば、ドリルを用いる方法と比べて狭ピッチなビアホールを形成することが可能であるが、レーザー照射によって形成されるビアホールは、断面がテーパー形状となってしまう。このため、ビアホールの深さが増大すると、レーザー照射側の開口径が不可避的に増大し、ビアホールの形成ピッチが制限されてしまうという問題があった。   As a method for forming a via hole, a method using a drill or a method using laser irradiation is known. However, the method using a drill has a problem that it is difficult to form a large number of via holes at a narrow pitch. On the other hand, according to the laser irradiation method, it is possible to form via holes with a narrower pitch than the method using a drill, but the via holes formed by laser irradiation have a tapered cross section. For this reason, when the depth of the via hole increases, the opening diameter on the laser irradiation side inevitably increases, and there is a problem that the formation pitch of the via hole is limited.

このように、比較的高さの高い電子部品をモジュール基板に内蔵する場合、ビアホール導体の形成ピッチを狭くすることが困難であり、これがモジュールを小型化する妨げとなっていた。   As described above, when an electronic component having a relatively high height is built in the module substrate, it is difficult to reduce the formation pitch of the via-hole conductors, which hinders downsizing of the module.

したがって、本発明の目的は、比較的高さの高い電子部品を内蔵する場合であっても、ビアホール導体を狭ピッチに形成することが可能な電子部品内蔵モジュール及びその製造方法を提供することである。   Therefore, an object of the present invention is to provide an electronic component built-in module capable of forming via-hole conductors at a narrow pitch even when a relatively high electronic component is built in and a method for manufacturing the same. is there.

本発明による電子部品内蔵モジュールは、電子部品及び中継基板が埋め込まれた絶縁層と、絶縁層からみて一方の側に形成され、電子部品及び中継基板に電気的に接続された第1の配線層と、絶縁層からみて他方の側に形成された第2の配線層と、第2の配線層と中継基板とを電気的に接続するビアホール導体とを備え、第1の配線層と第2の配線層は、中継基板及びビアホール導体を介して電気的に接続されていることを特徴とする。   An electronic component built-in module according to the present invention includes an insulating layer in which an electronic component and a relay substrate are embedded, and a first wiring layer formed on one side as viewed from the insulating layer and electrically connected to the electronic component and the relay substrate. And a second wiring layer formed on the other side when viewed from the insulating layer, and a via-hole conductor that electrically connects the second wiring layer and the relay substrate, the first wiring layer and the second wiring layer The wiring layer is electrically connected through a relay substrate and a via-hole conductor.

本発明によれば、絶縁層の上下に形成された配線層が中継基板を介して接続されていることから、ビアホール導体の深さを低減することが可能となる。これにより、ビアホールをレーザー照射によって形成する場合であっても、レーザー照射側の開口径が小さく抑えられることから、ビアホール導体の形成ピッチを縮小することが可能となる。   According to the present invention, since the wiring layers formed above and below the insulating layer are connected via the relay substrate, the depth of the via-hole conductor can be reduced. Thereby, even when the via hole is formed by laser irradiation, the opening diameter on the laser irradiation side can be kept small, and the formation pitch of the via hole conductor can be reduced.

本発明による電子部品内蔵モジュールは、絶縁層からみて一方の側に配置された第1のコア基板をさらに備え、電子部品及び中継基板は、第1のコア基板に実装されていることが好ましい。これによれば、強度の高いコア基板に電子部品及び中継基板を実装した後、これらを絶縁層に埋め込むことができることから、製造が容易となる。しかも、コア基板によってモジュール全体の機械的強度が増大することから、信頼性を高めることも可能となる。   The electronic component built-in module according to the present invention further includes a first core substrate disposed on one side as viewed from the insulating layer, and the electronic component and the relay substrate are preferably mounted on the first core substrate. According to this, after the electronic component and the relay substrate are mounted on the core substrate having high strength, these can be embedded in the insulating layer, and thus the manufacture is facilitated. In addition, since the mechanical strength of the entire module is increased by the core substrate, it is possible to improve reliability.

本発明による電子部品内蔵モジュールは、絶縁層からみて他方の側に配置された第2のコア基板をさらに備えることが好ましい。これによれば、モジュール全体の機械的強度がより高められる。しかも、絶縁層の両側にコア基板が位置することから、温度変化に起因するモジュールの反りなども生じにくくなる。さらに、第2の配線層を第2のコア基板上に形成することができることから、配線層と絶縁層との密着性が低い場合であっても、絶縁層の表面に配線層を直接形成する必要がなくなる。   The electronic component built-in module according to the present invention preferably further includes a second core substrate disposed on the other side as viewed from the insulating layer. This further increases the mechanical strength of the entire module. In addition, since the core substrate is located on both sides of the insulating layer, module warpage due to temperature change is less likely to occur. Further, since the second wiring layer can be formed on the second core substrate, the wiring layer is directly formed on the surface of the insulating layer even when the adhesion between the wiring layer and the insulating layer is low. There is no need.

本発明においては、中継基板に半導体ICが埋め込まれていることが好ましい。これによれば、モジュールをより高機能化することが可能となる。また、半導体ICは、中継基板の内部のみならず、モジュールの表面に実装することも可能である。   In the present invention, it is preferable that a semiconductor IC is embedded in the relay substrate. According to this, it becomes possible to make the module more functional. Further, the semiconductor IC can be mounted not only inside the relay substrate but also on the surface of the module.

また、本発明による電子部品内蔵モジュールの製造方法は、第1のコア基板上に電子部品及び中継基板を実装する工程と、第1のコア基板上に絶縁層を形成することによって、電子部品及び中継基板を絶縁層に埋め込む工程と、中継基板に電気的に接続されるビアホール導体を第1のコア基板とは反対側から絶縁層に形成する工程とを備えることを特徴とする。   In addition, the method of manufacturing the electronic component built-in module according to the present invention includes a step of mounting the electronic component and the relay substrate on the first core substrate, and forming an insulating layer on the first core substrate, A step of embedding the relay substrate in the insulating layer; and a step of forming a via-hole conductor electrically connected to the relay substrate in the insulating layer from the side opposite to the first core substrate.

本発明によれば、ビアホール導体の深さが絶縁層の厚さよりも十分に小さくなることから、ビアホール導体の形成ピッチを縮小することが可能となる。   According to the present invention, since the depth of the via hole conductor is sufficiently smaller than the thickness of the insulating layer, the formation pitch of the via hole conductor can be reduced.

本発明において、ビアホール導体の形成は、レーザー照射によって絶縁層にビアホールを形成した後、ビアホール内に導体を形成することによって行うことが好ましい。このように、レーザー照射によってビアホールを形成する場合であっても、レーザー照射側の開口径を小さく抑えることができるため、ビアホール導体の形成ピッチを縮小することが可能となる。   In the present invention, the via hole conductor is preferably formed by forming a via hole in the insulating layer by laser irradiation and then forming a conductor in the via hole. As described above, even when a via hole is formed by laser irradiation, the opening diameter on the laser irradiation side can be kept small, so that the formation pitch of the via hole conductor can be reduced.

本発明による電子部品内蔵モジュールの製造方法は、絶縁層からみて第1のコア基板とは反対側に第2のコア基板を形成する工程をさらに備えることが好ましい。これによれば、より機械的強度の高いモジュールを作製することが可能となる。   The manufacturing method of the electronic component built-in module according to the present invention preferably further includes a step of forming the second core substrate on the side opposite to the first core substrate when viewed from the insulating layer. According to this, it becomes possible to produce a module with higher mechanical strength.

このように、本発明によれば、比較的高さの高い電子部品をモジュール内部に内蔵する場合であっても、ビアホール導体を狭ピッチに形成することが可能となる。これにより、モジュールを小型化しつつ、高機能化を実現することが可能となる。   As described above, according to the present invention, it is possible to form the via-hole conductors at a narrow pitch even when a relatively high electronic component is built in the module. Thereby, it is possible to realize high functionality while downsizing the module.

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図1は、本発明の好ましい第1の実施形態による電子部品内蔵モジュール100の構造を示す略断面図である。   FIG. 1 is a schematic cross-sectional view showing the structure of an electronic component built-in module 100 according to a preferred first embodiment of the present invention.

図1に示すように、本実施形態による電子部品内蔵モジュール100は、コア基板110と、コア基板110の一方の面110a側に設けられた絶縁層120と、絶縁層120に埋め込まれた電子部品131,132及び中継基板140と、コア基板110の他方の面110b側に設けられた半導体IC150とを備えている。   As shown in FIG. 1, the electronic component built-in module 100 according to the present embodiment includes a core substrate 110, an insulating layer 120 provided on one surface 110 a side of the core substrate 110, and an electronic component embedded in the insulating layer 120. 131 and 132, the relay substrate 140, and the semiconductor IC 150 provided on the other surface 110b side of the core substrate 110.

コア基板110は、ガラスクロス、ケブラー、液晶ポリマーなどの樹脂クロス、アラミド、芳香族ポリエステルなどの不織布、フッ素樹脂などの多孔質シート等からなる芯材に、熱硬化性樹脂や熱可塑性樹脂等を含浸させた構成を有している。このため、コア基板110は、比較的高い機械的強度を有している。コア基板110の厚さについては特に限定されないが、100μm以下に設定することが好ましい。   The core substrate 110 is made of a glass cloth, a resin cloth such as a Kevlar or liquid crystal polymer, a non-woven cloth such as an aramid or an aromatic polyester, a core material made of a porous sheet such as a fluororesin, a thermosetting resin or a thermoplastic resin. It has an impregnated structure. For this reason, the core substrate 110 has a relatively high mechanical strength. The thickness of the core substrate 110 is not particularly limited, but is preferably set to 100 μm or less.

コア基板110の一方の面110aには配線層161が形成されており、配線層161が形成されていない部分はレジスト171によって覆われている。また、コア基板110の他方の面110bには配線層162が形成されている。これらの配線層161,162の一部は、コア基板110を貫通して設けられたビアホール導体181によって電気的に接続されている。   A wiring layer 161 is formed on one surface 110 a of the core substrate 110, and a portion where the wiring layer 161 is not formed is covered with a resist 171. A wiring layer 162 is formed on the other surface 110 b of the core substrate 110. Some of these wiring layers 161 and 162 are electrically connected by a via-hole conductor 181 provided so as to penetrate the core substrate 110.

図1に示すように、電子部品131,132及び中継基板140は、コア基板110に設けられた配線層161に接続されている。埋め込まれる電子部品の種類については特に限定されず、チップコンデンサ、チップキャパシタ、抵抗器などの受動素子であっても構わないし、トランジスタやダイオードなどの能動素子であっても構わないし、半導体ICであっても構わない。また、埋め込まれる電子部品の数についても特に限定されない。   As shown in FIG. 1, the electronic components 131 and 132 and the relay substrate 140 are connected to a wiring layer 161 provided on the core substrate 110. The type of electronic component to be embedded is not particularly limited, and may be a passive element such as a chip capacitor, a chip capacitor, or a resistor, or an active element such as a transistor or a diode, or a semiconductor IC. It doesn't matter. Further, the number of embedded electronic components is not particularly limited.

中継基板140は半導体IC141を内蔵した多層基板であり、別途作製される回路部品である。換言すれば、中継基板140は、それ自体で所定の機能を果たすサブモジュールである。中継基板140の一方の表面140aには端子電極142が設けられており、配線層161に接続されている。特に限定されるものではないが、端子電極142としては半田バンプを用いることが好ましい。中継基板140の他方の表面140bには端子電極143が設けられている。   The relay substrate 140 is a multi-layer substrate with a built-in semiconductor IC 141, and is a separately manufactured circuit component. In other words, the relay board 140 is a submodule that performs a predetermined function by itself. A terminal electrode 142 is provided on one surface 140 a of the relay substrate 140 and is connected to the wiring layer 161. Although not particularly limited, it is preferable to use solder bumps as the terminal electrodes 142. A terminal electrode 143 is provided on the other surface 140 b of the relay substrate 140.

中継基板140に含まれる内部配線144は、半導体IC141と端子電極142,143とを接続するものと、端子電極142と端子電極143とを接続するものが含まれている。すなわち、中継基板140は、内蔵した半導体IC141によって所定の動作を行うとともに、端子電極142と端子電極143を短絡させる回路基板としての役割を果たす。   The internal wiring 144 included in the relay substrate 140 includes one that connects the semiconductor IC 141 and the terminal electrodes 142 and 143, and one that connects the terminal electrode 142 and the terminal electrodes 143. That is, the relay substrate 140 performs a predetermined operation by the built-in semiconductor IC 141 and plays a role as a circuit substrate for short-circuiting the terminal electrode 142 and the terminal electrode 143.

絶縁層120は、上述の通り、電子部品131,132及び中継基板140が埋め込まれる層であり、熱硬化性樹脂や熱可塑性樹脂を用いることができる。具体的には、エポキシ樹脂、ビスマレイミド−トリアジン樹脂(BTレジン)、フェノール樹脂、ビニルベンジル樹脂、ポリフェニレンエーテル(ポリフェニレンエーテルオキサイド)樹脂(PPE,PPO)、シアネート樹脂、ベンゾオキサジン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアリレート樹脂、ポリエーテルエーテルケトン樹脂などを選択することができる。また、上記樹脂にフィラーを含有させた材料を用いてもよい。   As described above, the insulating layer 120 is a layer in which the electronic components 131 and 132 and the relay substrate 140 are embedded, and a thermosetting resin or a thermoplastic resin can be used. Specifically, epoxy resin, bismaleimide-triazine resin (BT resin), phenol resin, vinyl benzyl resin, polyphenylene ether (polyphenylene ether oxide) resin (PPE, PPO), cyanate resin, benzoxazine resin, polyimide resin, aromatic A group polyester resin, polyphenylene sulfide resin, polyetherimide resin, polyarylate resin, polyetheretherketone resin, and the like can be selected. Moreover, you may use the material which made the said resin contain the filler.

絶縁層120の厚さは、電子部品131,132及び中継基板140が完全に埋め込まれるよう、電子部品131,132及び中継基板140の高さよりも厚く設定される。したがって、埋め込むべき電子部品131,132及び中継基板140の高さが高いほど、絶縁層120の厚さを厚くする必要がある。   The thickness of the insulating layer 120 is set to be thicker than the height of the electronic components 131 and 132 and the relay substrate 140 so that the electronic components 131 and 132 and the relay substrate 140 are completely embedded. Therefore, it is necessary to increase the thickness of the insulating layer 120 as the heights of the electronic components 131 and 132 to be embedded and the relay substrate 140 are higher.

図1に示すように、絶縁層120の表面120aには配線層163が設けられており、その一部は、ビアホール導体182を介して中継基板140の端子電極143に接続されている。これにより、配線層163の一部は、中継基板140に内蔵された半導体IC141に接続され、他の一部は、中継基板140を経由して配線層161に接続される。上述の通り、配線層161には電子部品131,132が接続されているため、配線層162と電子部品131,132とは、ビアホール導体182、中継基板140及び配線層161を介して電気的に接続されることになる。絶縁層120の表面120bは、コア基板110と接している。   As shown in FIG. 1, a wiring layer 163 is provided on the surface 120 a of the insulating layer 120, and a part of the wiring layer 163 is connected to the terminal electrode 143 of the relay substrate 140 via the via-hole conductor 182. Thereby, a part of the wiring layer 163 is connected to the semiconductor IC 141 built in the relay substrate 140, and the other part is connected to the wiring layer 161 via the relay substrate 140. As described above, since the electronic components 131 and 132 are connected to the wiring layer 161, the wiring layer 162 and the electronic components 131 and 132 are electrically connected via the via-hole conductor 182, the relay substrate 140, and the wiring layer 161. Will be connected. The surface 120 b of the insulating layer 120 is in contact with the core substrate 110.

半導体IC150は、導電性ペースト151を介してコア基板110に搭載されている。半導体IC150のパッド電極152は、ボンディングワイヤ153を介して配線層162に接続されている。ボンディングワイヤ153は、封止樹脂154によって保護されている。図1に示した例では、半導体IC150の主面が封止樹脂154によって覆われていないが、主面の全面を封止樹脂154によって覆っても構わない。すなわち、PDIC(Photo Diode IC)のように受光面を露出する必要のある半導体ICを用いる場合には、図1に示したように主面を露出すればよく、そのような必要のない半導体ICを用いる場合には、全面を封止樹脂154によって覆えばよい。   The semiconductor IC 150 is mounted on the core substrate 110 via the conductive paste 151. The pad electrode 152 of the semiconductor IC 150 is connected to the wiring layer 162 via the bonding wire 153. The bonding wire 153 is protected by the sealing resin 154. In the example shown in FIG. 1, the main surface of the semiconductor IC 150 is not covered with the sealing resin 154, but the entire main surface may be covered with the sealing resin 154. That is, when using a semiconductor IC that needs to expose the light receiving surface such as a PDIC (Photo Diode IC), the main surface may be exposed as shown in FIG. In the case of using, the entire surface may be covered with the sealing resin 154.

以上が本実施形態による電子部品内蔵モジュール100の構成である。このように、本実施形態による電子部品内蔵モジュール100は、比較的厚さの大きい絶縁層120を備えているが、絶縁層120を貫通するビアホール導体は設けられておらず、絶縁層120の両側に位置する配線層161と配線層163は、中継基板140を経由して電気的に接続されている。このため、絶縁層120に形成すべきビアホール導体182の深さが浅くなることから、ビアホール導体182の形成ピッチを縮小することが可能となる。特に、中継基板140の厚さを絶縁層120の厚さの半分以上に設定すれば、ビアホール導体182の深さを十分に浅くすることができることから、ビアホール導体182をより狭ピッチに形成することが可能となる。   The above is the configuration of the electronic component built-in module 100 according to the present embodiment. As described above, the electronic component built-in module 100 according to the present embodiment includes the insulating layer 120 having a relatively large thickness, but no via-hole conductor penetrating the insulating layer 120 is provided, and both sides of the insulating layer 120 are provided. The wiring layer 161 and the wiring layer 163 located at are electrically connected via the relay substrate 140. For this reason, since the depth of the via-hole conductor 182 to be formed in the insulating layer 120 becomes shallow, the formation pitch of the via-hole conductor 182 can be reduced. In particular, if the thickness of the relay substrate 140 is set to be more than half of the thickness of the insulating layer 120, the depth of the via-hole conductor 182 can be sufficiently reduced, so that the via-hole conductor 182 is formed at a narrower pitch. Is possible.

しかも、本実施形態においては、中継基板140の回路構成によって、モジュール100の機能や、配線層161と配線層163との接続関係を変えることができる。このため、種々の回路構成を持った中継基板140を適宜選択することにより、モジュール100の他の部分の設計を変えることなく、所望の機能を持ったモジュールを構成することが可能となる。例えば、内蔵された半導体IC141の種類が異なる複数の中継基板140を用意しておき、この中から必要な中継基板140を選択して絶縁層120に埋め込めば、モジュール100の機能を変えることが可能となる。したがって、モジュール100の設計コストを削減することも可能となる。   In addition, in the present embodiment, the function of the module 100 and the connection relationship between the wiring layer 161 and the wiring layer 163 can be changed depending on the circuit configuration of the relay substrate 140. Therefore, by appropriately selecting the relay board 140 having various circuit configurations, it is possible to configure a module having a desired function without changing the design of other parts of the module 100. For example, it is possible to change the function of the module 100 by preparing a plurality of relay boards 140 of different types of built-in semiconductor ICs 141, selecting the necessary relay boards 140 from these, and embedding them in the insulating layer 120. It becomes. Therefore, the design cost of the module 100 can be reduced.

以上の構成を有する電子部品内蔵モジュール100は、パーソナルコンピュータ、デジタルカメラ、携帯電話機などの電子機器のマザーボードに搭載することができる。   The electronic component built-in module 100 having the above configuration can be mounted on a motherboard of an electronic device such as a personal computer, a digital camera, or a mobile phone.

次に、本実施形態による電子部品内蔵モジュール100の製造方法について説明する。   Next, the manufacturing method of the electronic component built-in module 100 according to the present embodiment will be described.

図2〜図6は、本実施形態による電子部品内蔵モジュール100の製造方法を説明するための工程図である。   2 to 6 are process diagrams for explaining the method of manufacturing the electronic component built-in module 100 according to the present embodiment.

図2に示すように、まずコア基板110を用意する。上述の通り、コア基板110は芯材に樹脂を含浸させた高強度基板であり、その両面には配線層161,162が形成されている。配線層161,162の形成方法については特に限定されず、導体箔をエッチングすることによって形成しても構わないし、メッキによって形成しても構わない。配線層161,162の一部は、ビアホール導体181によって電気的に接続されている。   As shown in FIG. 2, the core substrate 110 is prepared first. As described above, the core substrate 110 is a high-strength substrate in which a core material is impregnated with a resin, and wiring layers 161 and 162 are formed on both surfaces thereof. The formation method of the wiring layers 161 and 162 is not particularly limited, and may be formed by etching the conductor foil or may be formed by plating. A part of the wiring layers 161 and 162 is electrically connected by a via-hole conductor 181.

次に、図3に示すように、コア基板110に電子部品131,132及び中継基板140を実装する。電子部品131,132の実装は半田133を用いて行い、中継基板140の実装は端子電極142を構成する半田バンプを用いて行う。つまり、コア基板110に設けられた配線層161に半田を供給した後、これら電子部品131,132及び中継基板140を所定の位置に載置し、一括リフローを行う。これにより、電子部品131,132及び中継基板140がコア基板110に電気的且つ機械的に接続される。   Next, as shown in FIG. 3, the electronic components 131 and 132 and the relay substrate 140 are mounted on the core substrate 110. The electronic components 131 and 132 are mounted using the solder 133, and the relay substrate 140 is mounted using the solder bumps that constitute the terminal electrodes 142. That is, after supplying solder to the wiring layer 161 provided on the core substrate 110, the electronic components 131 and 132 and the relay substrate 140 are placed at predetermined positions, and batch reflow is performed. Thereby, the electronic components 131 and 132 and the relay substrate 140 are electrically and mechanically connected to the core substrate 110.

次に、図4に示すように、Bステージ状態(半硬化状態)の熱硬化性樹脂、又は、加熱溶融可能な熱可塑性樹脂を用いて電子部品131,132及び中継基板140を埋め込んだ後、これを硬化させることによって絶縁層120を形成する。絶縁層120は単層構造であっても構わないし、複数の樹脂を用いて電子部品131,132及び中継基板140を埋め込んでも構わない。例えば、電子部品131,132及び中継基板140によって生じている段差をスペーサによって埋めた後、隙間に他の樹脂を流し込むことによって絶縁層120を形成することができる。   Next, as shown in FIG. 4, after embedding the electronic components 131 and 132 and the relay substrate 140 using a thermosetting resin in a B-stage state (semi-cured state) or a thermoplastic resin that can be heated and melted, The insulating layer 120 is formed by curing this. The insulating layer 120 may have a single layer structure, or the electronic components 131 and 132 and the relay substrate 140 may be embedded using a plurality of resins. For example, the insulating layer 120 can be formed by filling a step generated by the electronic components 131 and 132 and the relay substrate 140 with a spacer and then pouring another resin into the gap.

次に、図5に示すように、絶縁層120の表面120a側から、つまり、コア基板110とは反対側からレーザー照射を行うことにより、絶縁層120にビアホール182aを形成する。ビアホール182aは、底部において中継基板140の端子電極143が露出するように形成する。既に説明したように、レーザー照射によって形成されたビアホールは断面がテーパー状であり、底部における開口径よりもレーザー照射側の開口径の方が大きくなる。このため、ビアホールの深さが深いと、その分レーザー照射側の開口径が大きくなり、これによってビアホールの形成ピッチが制限されてしまう。しかしながら、本実施形態では、ビアホール182aの深さが中継基板140までの深さで足りることから、絶縁層120を貫通するビアホールを形成する場合と比べて、開口径を縮小することが可能となる。このため、端子電極143の形成ピッチが狭い場合であっても、正しくビアホール182aを開口することが可能となる。   Next, as shown in FIG. 5, via holes 182a are formed in the insulating layer 120 by performing laser irradiation from the surface 120a side of the insulating layer 120, that is, from the side opposite to the core substrate 110. The via hole 182a is formed so that the terminal electrode 143 of the relay substrate 140 is exposed at the bottom. As already described, the via hole formed by laser irradiation has a tapered cross section, and the opening diameter on the laser irradiation side is larger than the opening diameter at the bottom. For this reason, if the depth of the via hole is deep, the opening diameter on the laser irradiation side is correspondingly increased, thereby limiting the formation pitch of the via hole. However, in this embodiment, since the depth of the via hole 182a is sufficient to reach the relay substrate 140, the opening diameter can be reduced as compared with the case where the via hole penetrating the insulating layer 120 is formed. . For this reason, even when the formation pitch of the terminal electrodes 143 is narrow, the via holes 182a can be correctly opened.

次に、図6に示すように、ビアホール182aの内部にビアホール導体182を形成するとともに、絶縁層120の表面120aに配線層163を形成する。これらビアホール導体182及び配線層163の形成方法についても特に限定されない。これにより、配線層163は、ビアホール導体182、中継基板140及び配線層161を介して、電子部品131,132に電気的に接続された状態となる。   Next, as shown in FIG. 6, the via hole conductor 182 is formed inside the via hole 182 a, and the wiring layer 163 is formed on the surface 120 a of the insulating layer 120. The method for forming the via-hole conductor 182 and the wiring layer 163 is not particularly limited. As a result, the wiring layer 163 is electrically connected to the electronic components 131 and 132 via the via-hole conductor 182, the relay substrate 140, and the wiring layer 161.

その後は、図1に示したように、コア基板110に半導体IC150を搭載し、ボンディングワイヤ153を用いた接続及び樹脂封止を行うことにより、本実施形態による電子部品内蔵モジュール100が完成する。   Thereafter, as shown in FIG. 1, the semiconductor IC 150 is mounted on the core substrate 110, and the connection using the bonding wires 153 and the resin sealing are performed, whereby the electronic component built-in module 100 according to the present embodiment is completed.

以上説明したように、本実施形態による製造方法によれば、絶縁層120の厚さが厚いにもかかわらず、これを貫通するビアホールを形成する必要がない。これにより、ビアホールの形成ピッチを縮小することが可能となる。   As described above, according to the manufacturing method according to the present embodiment, it is not necessary to form a via hole penetrating through the insulating layer 120 even though the insulating layer 120 is thick. As a result, the via hole formation pitch can be reduced.

次に、本発明の好ましい第2の実施形態について説明する。   Next, a second preferred embodiment of the present invention will be described.

図7は、本発明の好ましい第2の実施形態による電子部品内蔵モジュール200の構造を示す略断面図である。   FIG. 7 is a schematic cross-sectional view showing the structure of the electronic component built-in module 200 according to the second preferred embodiment of the present invention.

図7に示すように、本実施形態による電子部品内蔵モジュール200は、絶縁層120の表面120aに別のコア基板210が設けられており、ビアホール導体182がコア基板210を貫通している。また、配線層163が絶縁層120の表面120aではなく、コア基板210の表面に設けられている。その他の構成については、図1に示した電子部品内蔵モジュール100とほぼ同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。   As shown in FIG. 7, in the electronic component built-in module 200 according to the present embodiment, another core substrate 210 is provided on the surface 120 a of the insulating layer 120, and the via-hole conductor 182 penetrates the core substrate 210. The wiring layer 163 is provided not on the surface 120 a of the insulating layer 120 but on the surface of the core substrate 210. Since the other components are almost the same as those of the electronic component built-in module 100 shown in FIG. 1, the same elements are denoted by the same reference numerals, and redundant description is omitted.

コア基板210は、コア基板110と同様、芯材に熱硬化性樹脂や熱可塑性樹脂等を含浸させた高強度基板である。コア基板210の材料や厚さは、コア基板110と同様で構わない。コア基板210の一方の面210aには配線層163が形成されており、配線層163のうち、マザーボードなどに接続される外部端子以外の部分は、レジスト172によって覆われている。また、コア基板110の他方の面210bは、絶縁層120と接している。   Similar to the core substrate 110, the core substrate 210 is a high-strength substrate in which a core material is impregnated with a thermosetting resin, a thermoplastic resin, or the like. The material and thickness of the core substrate 210 may be the same as those of the core substrate 110. A wiring layer 163 is formed on one surface 210 a of the core substrate 210, and portions of the wiring layer 163 other than external terminals connected to a motherboard or the like are covered with a resist 172. The other surface 210 b of the core substrate 110 is in contact with the insulating layer 120.

かかる構成により、本実施形態による電子部品内蔵モジュール200は、図1に示した電子部品内蔵モジュール100よりもモジュール全体の機械的強度が高くなる。しかも、絶縁層120が2つのコア基板110,210によって挟まれた状態となることから、温度変化に起因するモジュールの反りなどが生じにくくなる。さらに、配線層163がコア基板210上に形成されているため、配線層163と絶縁層120との密着性が低い場合であっても、絶縁層120の表面に配線層を直接形成する必要がなくなる。このため、製品の信頼性を高めることも可能となる。   With this configuration, the electronic component built-in module 200 according to the present embodiment has higher mechanical strength of the entire module than the electronic component built-in module 100 shown in FIG. In addition, since the insulating layer 120 is sandwiched between the two core substrates 110 and 210, the module is less likely to warp due to a temperature change. Furthermore, since the wiring layer 163 is formed on the core substrate 210, it is necessary to form the wiring layer directly on the surface of the insulating layer 120 even when the adhesion between the wiring layer 163 and the insulating layer 120 is low. Disappear. For this reason, it becomes possible to improve the reliability of a product.

次に、本実施形態による電子部品内蔵モジュール200の製造方法について説明する。   Next, a method for manufacturing the electronic component built-in module 200 according to the present embodiment will be described.

図8及び図9は、本実施形態による電子部品内蔵モジュール200の製造方法を説明するための工程図である。   8 and 9 are process diagrams for explaining the method of manufacturing the electronic component built-in module 200 according to the present embodiment.

まず、図2〜図4に示した工程を経た後、図8に示すように、絶縁層120の表面120aにコア基板210を貼り付け、さらに、コア基板210側からレーザー照射を行うことにより、コア基板210及び絶縁層120にビアホール182aを形成する。本実施形態では、ビアホール182aがコア基板210を貫通する必要があることから、ビアホール182aの深さは第1の実施形態よりもやや深くなる。しかしながら、コア基板210の厚さを100μm以下に設定すれば、レーザー照射側の開口径の拡大は最小限に抑えられる。   First, after passing through the steps shown in FIGS. 2 to 4, as shown in FIG. 8, the core substrate 210 is attached to the surface 120 a of the insulating layer 120, and further, laser irradiation is performed from the core substrate 210 side, A via hole 182 a is formed in the core substrate 210 and the insulating layer 120. In this embodiment, since the via hole 182a needs to penetrate the core substrate 210, the depth of the via hole 182a is slightly deeper than that of the first embodiment. However, if the thickness of the core substrate 210 is set to 100 μm or less, the enlargement of the opening diameter on the laser irradiation side can be minimized.

次に、図9に示すように、ビアホール182aの内部にビアホール導体182を形成するとともに、コア基板210の表面210aに配線層163を形成する。これにより、配線層163は、ビアホール導体182、中継基板140及び配線層161を介して、電子部品131,132に電気的に接続された状態となる。   Next, as shown in FIG. 9, the via hole conductor 182 is formed inside the via hole 182 a, and the wiring layer 163 is formed on the surface 210 a of the core substrate 210. As a result, the wiring layer 163 is electrically connected to the electronic components 131 and 132 via the via-hole conductor 182, the relay substrate 140, and the wiring layer 161.

その後は、図7に示したように、マザーボードなどに接続される外部端子が露出するようレジスト172を形成し、さらに、半導体IC150の搭載、ワイヤボンディング及び樹脂封止などを行うことにより、本実施形態による電子部品内蔵モジュール200が完成する。   After that, as shown in FIG. 7, the resist 172 is formed so that the external terminals connected to the motherboard etc. are exposed, and further, the semiconductor IC 150 is mounted, wire bonding, resin sealing, etc. are performed. The electronic component built-in module 200 according to the form is completed.

本実施形態においても、絶縁層120を貫通するビアホールを形成する必要がないことから、ビアホールの形成ピッチを縮小することが可能となる。しかも、第1の実施形態と比べてより強度の高いモジュールを得ることが可能となる。   Also in this embodiment, since it is not necessary to form via holes that penetrate the insulating layer 120, it is possible to reduce the formation pitch of the via holes. In addition, it is possible to obtain a module with higher strength compared to the first embodiment.

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。   The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. Needless to say, it is included in the range.

例えば、本発明において中継基板に半導体ICを内蔵することは必須でなく、これを省略しても構わない。また、絶縁層に内蔵する中継基板の数についても限定されず、上記実施形態のように1個であっても構わないし、2個以上であっても構わない。2個以上の中継基板を内蔵させる場合、これらを同じ絶縁層に埋め込んでも構わないし、互いに別の絶縁層に埋め込んでも構わない。さらに、2個以上の中継基板を内蔵させる場合、モジュールの厚み方向に重ねて埋め込んでも構わない。これは、絶縁層の厚さが非常に厚い場合に有効である。   For example, in the present invention, it is not essential to incorporate a semiconductor IC in the relay substrate, and this may be omitted. Further, the number of relay boards incorporated in the insulating layer is not limited, and may be one as in the above embodiment, or may be two or more. When two or more relay boards are built in, these may be embedded in the same insulating layer, or may be embedded in different insulating layers. Further, when two or more relay boards are built in, they may be embedded in the thickness direction of the module. This is effective when the insulating layer is very thick.

さらに、本発明によるモジュールをより上位のモジュール又はマザーボードに埋め込むことによって、本発明によるモジュール自体を中継基板として利用しても構わない。つまり、中継基板を二重(又はそれ以上)に埋め込むことも可能である。   Further, the module according to the present invention may be used as a relay board by embedding the module according to the present invention in a higher-order module or a motherboard. In other words, it is possible to embed the relay board twice (or more).

また、本発明においてモジュールの表面に半導体IC150を搭載することは必須でなく、これを省略しても構わない。   In the present invention, it is not essential to mount the semiconductor IC 150 on the surface of the module, and this may be omitted.

また、上記実施形態においては、絶縁層120とコア基板110が直接接しているが、これらの間に他の絶縁層やコア基板が介在していても構わない。同様に、第2の実施形態においては、絶縁層120とコア基板210が直接接しているが、これらの間に他の絶縁層やコア基板が介在していても構わない。さらに、上記実施形態においては、芯材に熱硬化性樹脂や熱可塑性樹脂等を含浸させたものをコア基板として用いているが、本発明がこれに限定されるものではない。また、コア基板を省略しても構わない。   Moreover, in the said embodiment, although the insulating layer 120 and the core board | substrate 110 have contact | connected directly, you may interpose another insulating layer and a core board | substrate between these. Similarly, in the second embodiment, the insulating layer 120 and the core substrate 210 are in direct contact, but another insulating layer or core substrate may be interposed therebetween. Furthermore, in the said embodiment, what impregnated the core material with the thermosetting resin, the thermoplastic resin, etc. is used as a core board | substrate, However, This invention is not limited to this. Further, the core substrate may be omitted.

さらに、本発明において、絶縁層にビアホールを形成する方法としてはレーザー照射に限定されず、他の方法、例えば金属マスクを用いたサンドブラスト法によって形成しても構わない。サンドブラスト法により形成されるビアホールも断面がテーパー状となることから、本発明による効果を得ることが可能となる。   Furthermore, in the present invention, the method for forming a via hole in the insulating layer is not limited to laser irradiation, and other methods such as a sand blast method using a metal mask may be used. Since the via hole formed by the sandblast method has a tapered cross section, the effect of the present invention can be obtained.

本発明の好ましい第1の実施形態による電子部品内蔵モジュール100の構造を示す略断面図である。1 is a schematic cross-sectional view showing the structure of an electronic component built-in module 100 according to a preferred first embodiment of the present invention. 電子部品内蔵モジュール100を製造するための一工程(コア基板110の準備)を示す略断面図である。It is a schematic sectional drawing which shows one process (preparation of the core board | substrate 110) for manufacturing the electronic component built-in module 100. FIG. 電子部品内蔵モジュール100を製造するための一工程(電子部品131,132及び中継基板140の実装)を示す略断面図である。FIG. 6 is a schematic cross-sectional view showing one process (mounting of electronic components 131 and 132 and relay board 140) for manufacturing electronic component built-in module 100. 電子部品内蔵モジュール100を製造するための一工程(絶縁層120の形成)を示す略断面図である。It is a schematic sectional drawing which shows 1 process (formation of the insulating layer 120) for manufacturing the electronic component built-in module 100. FIG. 電子部品内蔵モジュール100を製造するための一工程(ビアホール182aの形成)を示す略断面図である。It is a schematic sectional view showing one process (formation of via hole 182a) for manufacturing electronic component built-in module 100. 電子部品内蔵モジュール100を製造するための一工程(ビアホール導体182及び配線層163の形成)を示す略断面図である。FIG. 6 is a schematic cross-sectional view showing one process (formation of via-hole conductor 182 and wiring layer 163) for manufacturing electronic component built-in module 100. 本発明の好ましい第2の実施形態による電子部品内蔵モジュール200の構造を示す略断面図である。It is a schematic sectional drawing which shows the structure of the electronic component built-in module 200 by preferable 2nd Embodiment of this invention. 電子部品内蔵モジュール200を製造するための一工程(ビアホール182aの形成)を示す略断面図である。It is a schematic sectional drawing which shows one process (formation of the via hole 182a) for manufacturing the electronic component built-in module 200. 電子部品内蔵モジュール200を製造するための一工程(ビアホール導体182及び配線層163の形成)を示す略断面図である。FIG. 11 is a schematic cross-sectional view showing one process (formation of via hole conductor 182 and wiring layer 163) for manufacturing electronic component built-in module 200.

符号の説明Explanation of symbols

100,200 電子部品内蔵モジュール
110,210 コア基板
110a,110b,210a,210b コア基板の表面
120 絶縁層
120a,120b 絶縁層の表面
131,132 電子部品
133 半田
140 中継基板
140a,140b 中継基板の表面
141 半導体IC
142,143 端子電極
144 内部配線
150 半導体IC
151 導電性ペースト
152 パッド電極
153 ボンディングワイヤ
154 封止樹脂
161〜163 配線層
171,172 レジスト
181,182 ビアホール導体
182a ビアホール
100, 200 Electronic component built-in module 110, 210 Core substrate 110a, 110b, 210a, 210b Core substrate surface 120 Insulating layer 120a, 120b Insulating layer surface 131, 132 Electronic component 133 Solder 140 Relay substrate 140a, 140b Surface of relay substrate 141 Semiconductor IC
142,143 Terminal electrode 144 Internal wiring 150 Semiconductor IC
151 Conductive paste 152 Pad electrode 153 Bonding wire 154 Sealing resin 161-163 Wiring layers 171, 172 Resist 181, 182 Via hole conductor 182a Via hole

Claims (6)

電子部品及び中継基板が埋め込まれた絶縁層と、
前記絶縁層からみて一方の側に形成され、前記電子部品及び前記中継基板に電気的に接続された第1の配線層と、
前記絶縁層からみて他方の側に形成された第2の配線層と、
前記第2の配線層と前記中継基板とを電気的に接続するビアホール導体と、を備え、
前記第1の配線層と前記第2の配線層は、前記中継基板及び前記ビアホール導体を介して電気的に接続されていることを特徴とする電子部品内蔵モジュール。
An insulating layer in which electronic components and a relay substrate are embedded;
A first wiring layer formed on one side as viewed from the insulating layer and electrically connected to the electronic component and the relay substrate;
A second wiring layer formed on the other side when viewed from the insulating layer;
A via-hole conductor that electrically connects the second wiring layer and the relay substrate,
The electronic component built-in module, wherein the first wiring layer and the second wiring layer are electrically connected through the relay substrate and the via-hole conductor.
前記絶縁層からみて前記一方の側に配置された第1のコア基板をさらに備え、前記電子部品及び前記中継基板は、前記第1のコア基板に実装されていることを特徴とする請求項1に記載の電子部品内蔵モジュール。   2. The electronic device according to claim 1, further comprising a first core substrate disposed on the one side when viewed from the insulating layer, wherein the electronic component and the relay substrate are mounted on the first core substrate. The electronic component built-in module described in 1. 前記絶縁層からみて前記他方の側に配置された第2のコア基板をさらに備えることを特徴とする請求項1又は2に記載の電子部品内蔵モジュール。   The electronic component built-in module according to claim 1, further comprising a second core substrate disposed on the other side when viewed from the insulating layer. 前記中継基板には半導体ICが埋め込まれていることを特徴とする請求項1乃至3のいずれか一項に記載の電子部品内蔵モジュール。   The electronic component built-in module according to claim 1, wherein a semiconductor IC is embedded in the relay substrate. 第1のコア基板上に電子部品及び中継基板を実装する工程と、
前記第1のコア基板上に絶縁層を形成することによって、前記電子部品及び前記中継基板を前記絶縁層に埋め込む工程と、
前記中継基板に電気的に接続されるビアホール導体を前記第1のコア基板とは反対側から前記絶縁層に形成する工程と、を備えることを特徴とする電子部品内蔵モジュールの製造方法。
Mounting an electronic component and a relay substrate on the first core substrate;
Embedding the electronic component and the relay substrate in the insulating layer by forming an insulating layer on the first core substrate;
Forming a via-hole conductor electrically connected to the relay substrate on the insulating layer from a side opposite to the first core substrate.
前記絶縁層からみて前記第1のコア基板とは反対側に第2のコア基板を形成する工程をさらに備えることを特徴とする請求項5に記載の電子部品内蔵モジュールの製造方法。   6. The method of manufacturing an electronic component built-in module according to claim 5, further comprising a step of forming a second core substrate on a side opposite to the first core substrate when viewed from the insulating layer.
JP2008137947A 2008-05-27 2008-05-27 Module having electronic part built-in and production method thereof Withdrawn JP2009289802A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008137947A JP2009289802A (en) 2008-05-27 2008-05-27 Module having electronic part built-in and production method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008137947A JP2009289802A (en) 2008-05-27 2008-05-27 Module having electronic part built-in and production method thereof

Publications (1)

Publication Number Publication Date
JP2009289802A true JP2009289802A (en) 2009-12-10

Family

ID=41458768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008137947A Withdrawn JP2009289802A (en) 2008-05-27 2008-05-27 Module having electronic part built-in and production method thereof

Country Status (1)

Country Link
JP (1) JP2009289802A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199288A (en) * 2010-03-18 2011-10-06 Marvell World Trade Ltd Embedded die with protective interposer
JP2012089568A (en) * 2010-10-15 2012-05-10 Murata Mfg Co Ltd Organic multilayer substrate and manufacturing method therefor
WO2012164719A1 (en) * 2011-06-02 2012-12-06 株式会社メイコー Substrate with built-in component, and method for producing said substrate
WO2012164720A1 (en) * 2011-06-02 2012-12-06 株式会社メイコー Substrate with built-in component, and method for producing said substrate
JP2013036394A (en) * 2011-08-08 2013-02-21 Sanden Corp Vibration-proof structure for electric circuit of electric compressor
JP2013183015A (en) * 2012-03-01 2013-09-12 Fujikura Ltd Electronic component containing multilayer wiring board and method for manufacturing the same
JP5583828B1 (en) * 2013-08-05 2014-09-03 株式会社フジクラ Electronic component built-in multilayer wiring board and method for manufacturing the same
JP2014207308A (en) * 2013-04-12 2014-10-30 日本電気株式会社 Multilayer wiring board and method of manufacturing the same
WO2016060073A1 (en) * 2014-10-16 2016-04-21 株式会社村田製作所 Composite device
US9351410B2 (en) 2014-03-07 2016-05-24 Fujikura Ltd. Electronic component built-in multi-layer wiring board and method of manufacturing the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199288A (en) * 2010-03-18 2011-10-06 Marvell World Trade Ltd Embedded die with protective interposer
JP2012089568A (en) * 2010-10-15 2012-05-10 Murata Mfg Co Ltd Organic multilayer substrate and manufacturing method therefor
WO2012164719A1 (en) * 2011-06-02 2012-12-06 株式会社メイコー Substrate with built-in component, and method for producing said substrate
WO2012164720A1 (en) * 2011-06-02 2012-12-06 株式会社メイコー Substrate with built-in component, and method for producing said substrate
DE112012003286B4 (en) 2011-08-08 2019-08-08 Sanden Holdings Corporation Non-vibrating structure for an electrical circuit of an electric compressor
JP2013036394A (en) * 2011-08-08 2013-02-21 Sanden Corp Vibration-proof structure for electric circuit of electric compressor
JP2013183015A (en) * 2012-03-01 2013-09-12 Fujikura Ltd Electronic component containing multilayer wiring board and method for manufacturing the same
JP2014207308A (en) * 2013-04-12 2014-10-30 日本電気株式会社 Multilayer wiring board and method of manufacturing the same
JP5583828B1 (en) * 2013-08-05 2014-09-03 株式会社フジクラ Electronic component built-in multilayer wiring board and method for manufacturing the same
US9253882B2 (en) 2013-08-05 2016-02-02 Fujikura Ltd. Electronic component built-in multi-layer wiring board and method of manufacturing the same
JP2015032729A (en) * 2013-08-05 2015-02-16 株式会社フジクラ Electronic component built-in multilayer wiring board and manufacturing method therefor
US9351410B2 (en) 2014-03-07 2016-05-24 Fujikura Ltd. Electronic component built-in multi-layer wiring board and method of manufacturing the same
WO2016060073A1 (en) * 2014-10-16 2016-04-21 株式会社村田製作所 Composite device
US9960122B2 (en) 2014-10-16 2018-05-01 Murata Manufacturing Co., Ltd. Composite device with substrate and mounted component

Similar Documents

Publication Publication Date Title
JP2009289802A (en) Module having electronic part built-in and production method thereof
KR102380304B1 (en) A printed circuit board comprising embeded electronic component within and a method for manufacturing
US9716075B2 (en) Semiconductor chip assembly and method for making same
JP5756515B2 (en) Chip component built-in resin multilayer substrate and manufacturing method thereof
JP5389770B2 (en) Printed circuit board with built-in electronic element and manufacturing method thereof
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JPWO2007119608A1 (en) Wiring board, mounting board, and electronic device
US8957520B2 (en) Microelectronic assembly comprising dielectric structures with different young modulus and having reduced mechanical stresses between the device terminals and external contacts
JPH09321439A (en) Lamination circuit board
JP2008085089A (en) Resin wiring board and semiconductor device
JP2009170753A (en) Multilayer printed wiring board and mounting body using the same
JP2008060573A (en) Manufacturing method of electronic element built-in printed circuit board
JP2009141169A (en) Semiconductor device
JP2016063130A (en) Printed wiring board and semiconductor package
KR20160032985A (en) Package board, method for manufacturing the same and package on package having the thereof
KR101139084B1 (en) Multilayer printed circuit board and method of making same
JP2017050310A (en) Electronic component device and manufacturing method thereof
TWI506758B (en) Package on package structure and method for manufacturing same
JP2009289790A (en) Printed wiring board with built-in component and its manufacturing method
JPWO2008066028A1 (en) Interposer with built-in passive components
KR101701380B1 (en) Device embedded flexible printed circuit board and manufacturing method thereof
CN101510538A (en) Device mounting board and manufacturing method, semiconductor module and portable apparatus therefor
JP2009135391A (en) Electronic device and method of manufacturing the same
JP2019140226A (en) Circuit board, manufacturing method thereof, and electronic device
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110802