JP2008164543A - Semiconductor testing device - Google Patents
Semiconductor testing device Download PDFInfo
- Publication number
- JP2008164543A JP2008164543A JP2006356786A JP2006356786A JP2008164543A JP 2008164543 A JP2008164543 A JP 2008164543A JP 2006356786 A JP2006356786 A JP 2006356786A JP 2006356786 A JP2006356786 A JP 2006356786A JP 2008164543 A JP2008164543 A JP 2008164543A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- relay
- dut
- pin electronics
- semiconductor relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、ICデバイスやメモリデバイス等の被試験対象とピンエレクトロニクス部を介して接続されて試験を行う半導体試験装置に係り、特に、ピンエレクトロニクス部の回路構成に関するものである。 The present invention relates to a semiconductor test apparatus that performs a test by being connected to an object to be tested such as an IC device or a memory device via a pin electronics unit, and more particularly to a circuit configuration of the pin electronics unit.
従来、ICデバイスやメモリデバイス等の半導体デバイスである被試験対象(以下、DUTと称する。)に対して機能確認等の試験を行う半導体試験装置では、ピンエレクトロニクス部を介してDUTと接続され、試験信号の出力やDUTからの信号の入力、判定等を行っている。このピンエレクトロニクス部内では、近年メカニカルリレーよりも使用寿命が長い等の特長から半導体リレーを用いてDUTとの接続の切り換え、即ちON/OFF制御が行われている。 Conventionally, in a semiconductor test apparatus that performs a test such as a function check on a device under test (hereinafter referred to as a DUT) that is a semiconductor device such as an IC device or a memory device, it is connected to the DUT via a pin electronics section. Test signal output, signal input from the DUT, and determination are performed. In this pin electronics section, the connection with the DUT is switched, that is, ON / OFF control is performed using a semiconductor relay due to the feature that the service life is longer than that of a mechanical relay in recent years.
以下の特許文献1に記載された半導体試験装置では、半導体リレーを内部に有するピンエレクトロニクス部を備えた半導体装置の例が記載されている。この例ではピンエレクトロニクス部からパフォーマンスボードに至る経路のリレーが全て半導体リレーであり、ピンエレクトロニクス部で並列接続されているドライバとコンパレータと電子負荷の共通接続点が第1の半導体リレーを介してポゴピンに接続されている。第1の半導体リレーとポゴピンの接続点には第2の半導体リレーと第3の半導体リレーの直列回路を介して直流測定用の割り込み信号入力端子が接続され、第2の半導体リレーと第3の半導体リレーの接続点は第4の半導体リレーを介して共通電位点に接続されている。このような構成により、半導体試験装置自体の校正/診断時にパルス信号がDUT側に送出されないようにしている。
また、従来の一般的な半導体試験装置では、半導体リレーを内部に有するピンエレクトロニクス部は以下のように構成されている。図3は、従来技術における半導体試験装置内のピンエレクトロニクス部200周辺の構成を示す説明図である。このピンエレクトロニクス部200では、ドライバ210とコンパレータ220とが並列に接続されており、これらの接続点とDUT300とを半導体リレー230が接続している。半導体試験装置内部で発生した試験信号はドライバ210からDUT300へ出力され、DUT300から入力された信号はコンパレータ220により期待値と比較される。また、半導体リレー230とDUT300の接続点と、例えば外部に設けられた直流測定部とを接続する接続線上に直流測定用リレー240が設けられており、直流測定部とDUT300との接続のON/OFFは直流測定用リレー240で制御している。
Moreover, in the conventional general semiconductor test apparatus, the pin electronics part which has a semiconductor relay inside is comprised as follows. FIG. 3 is an explanatory diagram showing a configuration around the
半導体試験装置の使用時には、半導体リレー230によりピンエレクトロニクス部200とDUT300との間の接続をON/OFF制御して、ピンエレクトロニクス部200とDUT300との間の信号の入出力や、半導体試験装置内部のドライバ210やコンパレータ220に対する信号のタイミング補正、デスキュー測定等を行っている。
When the semiconductor test apparatus is used, the connection between the
しかしながら、このような従来技術における半導体試験装置のピンエレクトロニクス部200では、半導体試験装置内部での信号の入出力を行っている際に、半導体リレー230をOFF制御しピンエレクトロニクス部200とDUT300との間の接続を遮断していても、ドライバ210から信号の電圧が出力されると半導体リレー230内部の出力端子間容量(寄生キャパシタ)から漏れ電圧が発生し、DUT300に対して不測に電圧が印加されることがある。
However, in the
そこで本発明は、半導体リレーからの漏れ電圧が被試験対象に印加されるのを抑制できる半導体試験装置を提供することを課題とする。 Therefore, an object of the present invention is to provide a semiconductor test apparatus capable of suppressing the leakage voltage from the semiconductor relay from being applied to the test object.
以上のような課題を達成するために、本発明に係る半導体試験装置は、被試験対象の直流特性を測定する直流測定部と、前記直流測定部とは別に被試験対象に接続されて信号の入出力を行うピンエレクトロニクス部と、前記ピンエレクトロニクス部内に設けられて前記被試験対象との接続のON/OFF制御を行う半導体リレーと、前記半導体リレーと前記被試験対象の接続点と直流測定部とに接続されて前記直流測定部との接続のON/OFF制御を行い、前記半導体リレーがOFF制御時にON制御される直流測定用リレーとを備えたことを特徴とする。 In order to achieve the above-described problems, a semiconductor test apparatus according to the present invention includes a direct current measurement unit that measures direct current characteristics of a test object and a signal that is connected to the test object separately from the direct current measurement unit. Pin electronics unit that performs input / output, a semiconductor relay that is provided in the pin electronics unit and performs ON / OFF control of connection with the test object, a connection point of the semiconductor relay, the test object, and a DC measurement unit And a DC measurement relay that performs ON / OFF control of the connection with the DC measurement unit and that is ON-controlled when the semiconductor relay is OFF controlled.
このような構成により、半導体リレーがOFFに制御されている間は必ず直流測定用リレーがONに制御されているので、この状態で半導体リレーの出力端子間容量から漏れ電圧が発生しても、この漏れ電圧は直流測定用リレーを介して直流測定部(GND等)に印加されることになる。このため、半導体リレーがOFFに制御されている間に被試験対象に漏れ電圧が印加されることが確実に防止される。また直流測定部は、試験用信号の印加とは別に被試験対象に直流電圧の印加/測定をするために必要な要素であるため、特段にピンエレクトロニクス部の回路構成を大規模に変更しなくてもよい。 With such a configuration, since the DC measurement relay is always controlled to be ON while the semiconductor relay is controlled to be OFF, even if leakage voltage is generated from the capacitance between the output terminals of the semiconductor relay in this state, This leakage voltage is applied to a direct current measurement unit (GND or the like) via a direct current measurement relay. For this reason, leakage voltage is reliably prevented from being applied to the test object while the semiconductor relay is controlled to be OFF. In addition, the DC measurement unit is an element necessary for applying / measuring DC voltage to the object under test separately from the application of the test signal, so there is no need to change the circuit configuration of the pin electronics unit on a large scale. May be.
また上述の半導体試験装置において、前記半導体リレーは、前記ピンエレクトロニクス部内に設けられた前記被試験対象への信号の出力を行うためのドライバに接続されていても良い。 In the semiconductor test apparatus described above, the semiconductor relay may be connected to a driver provided in the pin electronics section for outputting a signal to the test target.
このような構成により、ドライバを用いてピンエレクトロニクス部から被測定対象に信号の入力を行う半導体試験装置において、漏れ電圧が被試験対象に流れることが抑制されて損傷の危険を防止することができる。 With such a configuration, in the semiconductor test apparatus that inputs signals from the pin electronics unit to the measurement target using a driver, it is possible to prevent leakage voltage from flowing to the measurement target and prevent the risk of damage. .
本発明に係る他の半導体試験装置は、被試験対象に接続されて信号の入出力を行うピンエレクトロニクス部と、前記ピンエレクトロニクス部内に設けられて前記被試験対象との接続のON/OFF制御を行う半導体リレーと、前記半導体リレーと前記被試験対象の接続点と所定の接地点とに接続されて前記接地点との接続のON/OFF制御を行い、前記半導体リレーがOFF制御時にON制御される接地用リレーとを備えたことを特徴とする。 Another semiconductor test apparatus according to the present invention includes a pin electronics unit that is connected to an object to be tested and inputs / outputs a signal, and an ON / OFF control of connection with the object to be tested provided in the pin electronics unit. The semiconductor relay to be connected, and the semiconductor relay, the connection point to be tested, and a predetermined ground point are connected to the ground point to perform ON / OFF control, and the semiconductor relay is ON-controlled at the time of OFF control. And a grounding relay.
このような構成により、半導体リレーがOFFに制御されている間に接地用リレーがONに制御されているので、この状態で半導体リレーの出力端子間容量から漏れ電圧が発生しても、この漏れ電圧は接地用リレーを介して接地側に流れることになる。これにより、半導体リレーからの漏れ電圧が被試験対象に印加されるのを確実に防止することができる。 With this configuration, since the grounding relay is controlled to be ON while the semiconductor relay is controlled to be OFF, even if a leakage voltage is generated from the capacitance between the output terminals of the semiconductor relay in this state, this leakage The voltage flows to the ground side via the grounding relay. Thereby, it is possible to reliably prevent the leakage voltage from the semiconductor relay from being applied to the test object.
本発明に係る半導体試験装置によれば、半導体リレーからの漏れ電圧が被試験対象に印加されるのを確実に防止し、その安全性を保証できるという効果が得られる。 According to the semiconductor test apparatus according to the present invention, it is possible to reliably prevent the leakage voltage from the semiconductor relay from being applied to the test object and to ensure the safety thereof.
また、直流測定部は半導体試験装置に必須の要素であるため、この機能を用いて漏れ電圧を吸収する構成は極めて合理的であり、特に本発明の有用性を高めている。 In addition, since the direct current measurement unit is an essential element for the semiconductor test apparatus, the configuration for absorbing the leakage voltage using this function is extremely rational, and particularly enhances the usefulness of the present invention.
〔第1の実施の形態〕
以下、本発明の実施形態について図面を用いて詳細に説明する。
図1は第1の実施の形態における半導体試験装置のテストヘッドに設けられたピンエレクトロニクス部100周辺の構成を示す説明図である。ピンエレクトロニクス部100は、信号伝送路等を介して被試験対象(以下、DUTと称する。)180に接続されている。
[First Embodiment]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is an explanatory diagram showing a configuration around a
またピンエレクトロニクス部100は、半導体試験装置内部で発生させた試験信号をドライバ110からDUT180へ出力し、DUT180からの信号をドライバ110と並列に接続されたコンパレータ120により入力して信号の比較、判定等の処理を行う。
The
また、ピンエレクトロニクス部100は、これらのドライバ110とコンパレータ120との接続点とDUT180とを接続する半導体リレー130を備えている。半導体リレー130は例えばフォトMOS等のリレー素子であり、ドライバ110、コンパレータ120とDUT180との間の接続をON/OFF制御して切り換える機能を有する。制御部150により制御されてドライバ110、コンパレータ120とDUT180との間で信号の伝送が可能に接続のON/OFFを切り換える。
In addition, the
ピンエレクトロニクス部100は、半導体リレー130とDUT180との接続点と半導体試験装置内部に設けられた直流(DC)印加/測定機能を有する直流測定部182とを接続する直流測定用リレー140を備えている。直流測定用リレー140は、半導体リレー130とDUT180との接続点と直流測定部182との間の接続をON/OFF制御して切り換える機能を有する。直流測定用リレー140は制御部150によりON/OFFを切り換えられることで、直流測定部182からDUT180への直流印加や、DUT180からの直流測定用の出力を可能にする。
The
ここで、直流測定部182は、DUT180が設計どおりに動作するかどうかの基本的な検査を行うための機器であり、既存の半導体試験装置に装備されている要素である。直流測定部182は、割り込み信号等を用いて電流を供給して電源を測定する機能、電流を供給して電圧を測定する機能等を備えている。
Here, the direct
更に、ピンエレクトロニクス部100は、半導体リレー130と直流測定用リレー140を制御して接続のON/OFFを切り換える制御部150を備えている。
Furthermore, the
続いて、第1の実施の形態における半導体試験装置のピンエレクトロニクス部100の動作について説明する。まず、DUT180の試験時以外において、半導体試験装置内部のドライバ110やコンパレータ120に対する信号のタイミング補正、デスキュー測定等を行う際に、制御部150が、半導体リレー130をOFF制御して、ピンエレクトロニクス部100とDUT180との接続を遮断すると、同時に直流測定を行っていない場合においても直流測定用リレー140をON制御して半導体リレー130とDUT180との接続点と直流測定部182との間を接続しておく。
Subsequently, the operation of the
半導体試験装置内部のタイミング補正、デスキュー測定等を行いドライバ110から波形等の信号が出力されると、この信号が伝送され半導体リレー130内部の出力端子間容量から漏れ電圧が発生し、この漏れ電圧がDUT180側へ伝送される。
When a signal such as a waveform is output from the
このとき、直流測定用リレー140がON制御されて直流測定部182と接続されているので、漏れ電圧は直流測定用リレー140を介して直流測定部182へ伝送される。そして、漏れ電圧は直流測定部182に印加されて、DUT180に対して不測に電圧が印加されることが無くなり、DUT180が損傷する等の危険が防止される。
At this time, since the
以上のように、第1の実施の形態における半導体試験装置のピンエレクトロニクス部100では、DUT180の試験時以外において、制御部150が半導体リレー130をOFF制御すると、同時に直流測定を行っていない場合においても直流測定用リレー140をON制御しておく。そして、半導体試験装置内部のタイミング補正、デスキュー測定等を行ってドライバ110から出力された信号が伝送され半導体リレー130内部の出力端子間容量から漏れ電圧が発生しても、直流測定用リレー140を介して直流測定部182へ伝送されDUT180に対して不測に電圧が印加されることが無くなる。
As described above, in the
このため、半導体リレー130を用いたことによって試験時以外に漏れ電圧が発生しても、その漏れ電圧がDUT180に印加されることを従来技術(図3の構成)と比較して50%程度に抑制することができ、それによってDUT180の損傷を効果的に防止することができる。
For this reason, even if a leakage voltage occurs other than during the test due to the use of the
また、半導体試験装置に既存の要素である直流測定部182及びその直流測定用リレー140を利用しているため、特に新規の機能を追加する必要がない。したがって、ピンエレクトロニクス部100等の構成を大型化することなく、半導体リレー130を採用したことによるデメリットを合理的に解消することができる。
Further, since the
〔第2の実施の形態〕
図2は第2の実施の形態における半導体試験装置のテストヘッドに設けられたピンエレクトロニクス部100周辺の構成を示す説明図である。図2において、半導体リレー130とDUT180との接続点と接地点(GND点)との間には接地用リレー160が接続されている。そして接地用リレー160は、半導体リレー130とDUT180との接続点と接地点との間の接続を制御部150により制御されてON/OFF制御して切り換える機能を有する。その他の構成は、第1の実施の形態と同様であり説明を省略する。
[Second Embodiment]
FIG. 2 is an explanatory diagram showing a configuration around the
第2の実施の形態における半導体試験装置のピンエレクトロニクス部100では、DUT180の試験時以外において、制御部150が、半導体リレー130をOFF制御すると、同時に接地用リレー160をON制御しておく。そして、半導体試験装置内部のタイミング補正、デスキュー測定等を行ってドライバ110から出力された信号が伝送され半導体リレー130内部の出力端子間容量から漏れ電圧が発生しても、接地用リレー160を介して接地点へ伝送されDUT180に対して不測に電圧が印加されることが無くなる。
In the
100,200 ピンエレクトロニクス部
110,210 ドライバ
120,220 コンパレータ
130,230 半導体リレー
140,240 直流測定用リレー
150 制御部
160 接地用リレー
180,300 DUT
182 直流測定部
100, 200
182 DC measurement unit
Claims (3)
前記直流測定部とは別に被試験対象に接続されて信号の入出力を行うピンエレクトロニクス部と、
前記ピンエレクトロニクス部内に設けられて前記被試験対象との接続のON/OFF制御を行う半導体リレーと、
前記半導体リレーと前記被試験対象の接続点と前記直流測定部とに接続されて前記直流測定部との接続のON/OFF制御を行い、前記半導体リレーがOFF制御時にON制御される直流測定用リレーとを備えたことを特徴とする半導体試験装置。 A direct current measurement unit for measuring the direct current characteristics of the test object;
A pin electronics unit that is connected to an object to be tested separately from the DC measurement unit and inputs and outputs signals,
A semiconductor relay that is provided in the pin electronics unit and performs ON / OFF control of connection with the test object;
Connected to the semiconductor relay, the connection point of the object to be tested, and the DC measurement unit to perform ON / OFF control of the connection with the DC measurement unit, and the semiconductor relay is ON-controlled during OFF control A semiconductor test apparatus comprising a relay.
前記半導体リレーは、前記ピンエレクトロニクス部内に設けられた前記被試験対象への信号の出力を行うためのドライバに接続されていることを特徴とする半導体試験装置。 The semiconductor test apparatus according to claim 1,
The semiconductor test apparatus is characterized in that the semiconductor relay is connected to a driver provided in the pin electronics section for outputting a signal to the object to be tested.
前記ピンエレクトロニクス部内に設けられて前記ドライバと前記被試験対象との接続のON/OFF制御を行う半導体リレーと、
前記半導体リレーと前記被試験対象の接続点と所定の接地点とに接続されて前記接地点との接続のON/OFF制御を行い、前記半導体リレーがOFF制御時にON制御される接地用リレーとを備えたことを特徴とする半導体試験装置。 A pin electronics unit that is connected to the device under test to input and output signals;
A semiconductor relay that is provided in the pin electronics unit and performs ON / OFF control of the connection between the driver and the test object;
A grounding relay that is connected to the connection point of the semiconductor relay, the test target, and a predetermined grounding point, and performs ON / OFF control of the connection with the grounding point, and the semiconductor relay is ON-controlled during OFF control; A semiconductor test apparatus comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006356786A JP2008164543A (en) | 2006-12-29 | 2006-12-29 | Semiconductor testing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006356786A JP2008164543A (en) | 2006-12-29 | 2006-12-29 | Semiconductor testing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008164543A true JP2008164543A (en) | 2008-07-17 |
Family
ID=39694238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006356786A Pending JP2008164543A (en) | 2006-12-29 | 2006-12-29 | Semiconductor testing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008164543A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011132226A1 (en) * | 2010-04-22 | 2011-10-27 | 株式会社アドバンテスト | Pin card and test device using same |
-
2006
- 2006-12-29 JP JP2006356786A patent/JP2008164543A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011132226A1 (en) * | 2010-04-22 | 2011-10-27 | 株式会社アドバンテスト | Pin card and test device using same |
US8988089B2 (en) | 2010-04-22 | 2015-03-24 | Advantest Corporation | Pin card |
JP5735910B2 (en) * | 2010-04-22 | 2015-06-17 | 株式会社アドバンテスト | Pin card and test apparatus using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8575978B2 (en) | Semiconductor device, electronic device, and method of testing the semiconductor device | |
US8908748B2 (en) | Interface circuit and method for enabling an output driver of the interface circuit | |
CN104729539B (en) | Measurement system comprising an accessory with an internal calibration signal | |
JP2010170554A (en) | Method for testing function of electrical circuit | |
JP2010210238A (en) | Probe card, semiconductor inspection device equipped with the same and method for checking fuse of probe card | |
US8013625B2 (en) | Semiconductor device | |
JP5435081B2 (en) | Semiconductor device | |
KR101724551B1 (en) | Semiconductor test device interface board | |
JP2008164543A (en) | Semiconductor testing device | |
KR102338806B1 (en) | Voltage regulator | |
JP2009100582A (en) | Current limiting device | |
JP2009229327A (en) | Circuit element measuring device | |
JP5326898B2 (en) | External terminal open / short circuit inspection method in integrated circuit and external terminal open / short circuit inspection apparatus in integrated circuit | |
JP4285370B2 (en) | Semiconductor test equipment | |
JP2008224558A (en) | Semiconductor testing device | |
JP2010204058A (en) | Device and method for testing circuit component | |
JP2009065037A (en) | Semiconductor integrated circuit and inspecting device therefor | |
JP7392533B2 (en) | inspection system | |
JP2006064488A5 (en) | ||
JP2007024501A (en) | Circuit for performing test for semiconductor device and semiconductor device test apparatus | |
JP2010223791A (en) | Semiconductor device and inspecting method for the same | |
JP5196222B2 (en) | Gate breakdown voltage testing apparatus and method | |
JP4895117B2 (en) | Semiconductor test equipment | |
JP2012185055A (en) | Evaluation test apparatus and evaluation test method | |
JP2010122149A (en) | Dc module and semiconductor-testing device using the same |