JP2008160967A

JP2008160967A - Dc-dc converter

Info

Publication number: JP2008160967A
Application number: JP2006346871A
Authority: JP
Inventors: Takashi Sato; 隆佐藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2006-12-25
Filing date: 2006-12-25
Publication date: 2008-07-10

Abstract

<P>PROBLEM TO BE SOLVED: To discharge electric charges accumulated in a capacitor in safety to stop output according to a control signal by a simple and inexpensive construction without necessity for dedicated discharge circuit or the like for stopping output in a step-down chopper-type DC-DC converter based on a synchronous rectification circuit method. <P>SOLUTION: The step-down chopper-type DC-DC converter based on a synchronous rectification method has a function of turning on/off power supply output to a load 6. Switching means (8a, 8b) are controlled by a PWM signal and switch direct-current input to a direct-current reactor 4 and an output capacitor 5. The duty ratio of this PWM signal is varied according to a control signal VoENB, and power supply output to the load 6 is interrupted. When output is interrupted, a discharging current, which is discharged from the output capacitor 5 to a ground potential through the direct-current reactor 4 and the switching means by a route of an error amplifier 108 to a flip-flop circuit 104 to a latch circuit 110, is limited. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、外部からの制御信号に応じて負荷への給電出力をオンオフする機能を有する降圧チョッパ型同期整流方式のＤＣ／ＤＣコンバータに関する。 The present invention relates to a step-down chopper type synchronous rectification DC / DC converter having a function of turning on and off a power supply output to a load in accordance with an external control signal.

従来より、ＤＣ／ＤＣコンバータは、特に異なる直流電源電圧が複数必要な場合等で、たとえばプリンタのような電子機器の電源部として広く用いられている。 2. Description of the Related Art Conventionally, DC / DC converters have been widely used as power supply units for electronic devices such as printers, particularly when a plurality of different DC power supply voltages are required.

図４に従来の基本的な降圧チョッパ型のＤＣ／ＤＣコンバータの構成例を示す。図４において符号１は直流電源、８はＰチャネルＭＯＳＦＥＴ、３は還流ダイオード、４は直流リアクトル、５は出力コンデンサ、６は負荷、７は出力電圧フィードバック回路、９はスイッチング制御回路である。 FIG. 4 shows a configuration example of a conventional basic step-down chopper type DC / DC converter. In FIG. 4, reference numeral 1 is a DC power source, 8 is a P-channel MOSFET, 3 is a free wheel diode, 4 is a DC reactor, 5 is an output capacitor, 6 is a load, 7 is an output voltage feedback circuit, and 9 is a switching control circuit.

図４のＤＣ／ＤＣコンバータは次のように動作する。出力電圧フィードバック回路７は、出力コンデンサ５の電圧を入力し、あらかじめ設定されている出力電圧基準値との誤差を増幅する。出力電圧フィードバック回路７の出力はスイッチング制御回路９に入力され、スイッチング制御回路９で出力電圧が所定の値になるようにＰＷＭ（パルス幅変調）されたパルス列が生成される。このスイッチング制御回路９の出力パルスによりＰチャネルパワーＭＯＳＦＥＴ８がＯＮ／ＯＦＦ駆動され、還流ダイオード３、直流リアクトル４、出力コンデンサ５を介して平滑された所定のＤＣ電圧が負荷６に供給される。 The DC / DC converter of FIG. 4 operates as follows. The output voltage feedback circuit 7 inputs the voltage of the output capacitor 5 and amplifies an error from a preset output voltage reference value. The output of the output voltage feedback circuit 7 is input to the switching control circuit 9, and a pulse train that is PWM (pulse width modulated) is generated by the switching control circuit 9 so that the output voltage becomes a predetermined value. The P-channel power MOSFET 8 is driven ON / OFF by the output pulse of the switching control circuit 9, and a predetermined DC voltage that has been smoothed is supplied to the load 6 via the free-wheeling diode 3, the DC reactor 4, and the output capacitor 5.

このように、従来の基本構成では、ＰチャンネルＭＯＳＦＥＴ８のＯＮ／ＯＦＦを制御することにより、直流リアクトル４が励磁エネルギーの蓄積と放出とを繰り返す。このような構成上、その大きさは出力コンデンサ５の容量にもよるが、出力には電圧変動がいわゆるリップル電圧として現れる。このリップル電圧を所望の範囲内に抑える手段としては、出力コンデンサ５の容量を大きくする方法や、ＰチャンネルＭＯＳＦＥＴ８のＯＮ／ＯＦＦ周期を短くする方法が用いられている。 As described above, in the conventional basic configuration, the DC reactor 4 repeats accumulation and release of excitation energy by controlling ON / OFF of the P-channel MOSFET 8. In such a configuration, although the magnitude depends on the capacitance of the output capacitor 5, voltage fluctuation appears as a so-called ripple voltage in the output. As means for suppressing the ripple voltage within a desired range, a method of increasing the capacitance of the output capacitor 5 or a method of shortening the ON / OFF cycle of the P-channel MOSFET 8 is used.

また、電子機器内で使用する電圧は、通常１種類ではなく、多数の電圧が必要とされており、装置が必要とする電圧の種類と同数の直流出力がある。たとえば、インクジェットプリンターの場合、ロジック制御回路系では５Ｖや３．３Ｖの電圧が使われ、インクを吐出するヒーターボードには２０Ｖ前後の電圧、モーター系には３０Ｖ弱の電圧を供給しなければならない。
特開２００２−３６９５０５号公報 In addition, the voltage used in the electronic device is not usually one type, but a large number of voltages are required, and there are the same number of DC outputs as the types of voltage required by the apparatus. For example, in the case of an ink jet printer, a voltage of 5V or 3.3V is used in a logic control circuit system, a voltage of around 20V must be supplied to a heater board that ejects ink, and a voltage of less than 30V must be supplied to a motor system. .
JP 2002-369505 A

上記のようなＤＣ／ＤＣコンバータから成る電源部は、負荷となる装置内外の制御部からの制御信号によって出力をオンオフする機能を有するものがある。たとえば、電子機器内で複数の電源が用いられる場合、各電源のオンオフシーケンスを考慮しないとデバイスがコントロール不能になるラッチアップ現象を起こす不具合や、ユーザーメンテナンス時に感電しないよう出力オンオフの機能が必要となる。このため、ＤＣ−ＤＣ制御ＩＣの動作を停止するとともに、出力コンデンサに蓄積された電荷を放電する必要が生じる。 Some of the power supply units including the DC / DC converter as described above have a function of turning on and off the output by a control signal from a control unit inside or outside the device as a load. For example, when multiple power supplies are used in an electronic device, there is a problem that causes a latch-up phenomenon that makes the device uncontrollable unless the on / off sequence of each power supply is taken into consideration, and an output on / off function is required to prevent electric shock during user maintenance. Become. For this reason, it is necessary to stop the operation of the DC-DC control IC and to discharge the charge accumulated in the output capacitor.

たとえばインクジェットプリンタでは、図３のようにＡＣ／ＤＣコンバータ１３０（図４の直流電源１に対応）で商用ライン１００から直流を得、ロジック基板１３１に電圧出力Ｖｃｃ、モーター及びモータドライバ１３２に電圧ＶＭが供給される。なお上記モータには、キャリッジモーター、紙搬送系のモーター等が含まれる。 For example, in an inkjet printer, direct current is obtained from the commercial line 100 by an AC / DC converter 130 (corresponding to the direct current power source 1 in FIG. 4) as shown in FIG. Is supplied. The motor includes a carriage motor, a paper transport motor, and the like.

また、インク液滴を吐出するヒーターボード１３５への電圧ＶＨはＤＣ／ＤＣコンバータ１３４により供給する。ＤＣ／ＤＣコンバータ１３４は、たとえば記録ヘッドを搬送するキャリッジ（不図示）に塔載されたキャリッジ基板１３３上のヒーターボード近傍等の位置に設置される。 The voltage VH to the heater board 135 that discharges ink droplets is supplied by the DC / DC converter 134. The DC / DC converter 134 is installed, for example, at a position near a heater board on a carriage substrate 133 mounted on a carriage (not shown) that conveys the recording head.

このような分散型の電圧供給形態を取り、ヒーターボード１３５のごく近傍にＤＣ／ＤＣコンバータ１３４を配置するのは、配線抵抗による電圧変動の影響を無くし、均一な液滴の吐出制御を行なえるよう高精度な電圧を確保するためである。 By adopting such a distributed voltage supply form and arranging the DC / DC converter 134 in the immediate vicinity of the heater board 135, the influence of voltage fluctuation due to wiring resistance is eliminated, and uniform droplet discharge control can be performed. This is to ensure a highly accurate voltage.

さらにヒーターボード１３５の近傍にはユーザーが交換可能なインクタンクがあるため、たとえばキャリッジ走査範囲を覆うカバー等の開放に応じて、ユーザーが感電等しないようにＤＣ／ＤＣコンバータ１３４の出力をオンオフする機能が必要となる。 Further, since there is an ink tank that can be replaced by the user in the vicinity of the heater board 135, the output of the DC / DC converter 134 is turned on / off so that the user does not receive an electric shock or the like when the cover covering the carriage scanning range is opened, for example. A function is required.

しかしながら、図４のような降圧チョッパ型ＭＯＳＦＥＴでは、出力コンデンサに蓄えられた電荷を放電する経路は負荷電流しかないので、軽負荷時、たとえば負荷電流０Ａの時に出力をオフするには、コンデンサの電荷を放電する経路が無い。 However, in the step-down chopper type MOSFET as shown in FIG. 4, since the path for discharging the charge stored in the output capacitor is only the load current, in order to turn off the output at light load, for example, when the load current is 0A, There is no way to discharge the charge.

このため、図４のような構成では、ＤＣ／ＤＣコンバータの出力を制御するために破線で示すような付加回路を設ける必要が出てくる。すなわち、制御回路である負荷６の制御信号によって出力コンデンサ電荷を放電する電力抵抗２０１、通電能力の大きな放電素子２０２が必要となり、これによりコストアップや実装面積の増大を招くという問題があった。 Therefore, in the configuration as shown in FIG. 4, it is necessary to provide an additional circuit as indicated by a broken line in order to control the output of the DC / DC converter. That is, the power resistor 201 that discharges the output capacitor charge by the control signal of the load 6 that is a control circuit and the discharge element 202 having a large energization capability are required, thereby causing a problem of increasing the cost and increasing the mounting area.

なお、降圧チョッパ型同期整流方式の回路では、ローサイドＭＯＳのＤｕｔｙリミッタを外し、ローサイドＭＯＳＦＥＴを用いてリアクトルを介して出力コンデンサ電荷を放電することによって出力電圧を低下させる構成も提案されている（上記の特許文献１）。しかし、このような構成では次のような問題がある。 In the step-down chopper type synchronous rectification circuit, a configuration is proposed in which the output voltage is lowered by removing the duty limiter of the low-side MOS and discharging the output capacitor charge through the reactor using the low-side MOSFET (described above). Patent Document 1). However, such a configuration has the following problems.

たとえば、ＣＰＵ等の低電圧負荷ではなく、たとえばサーマルインクジェットのヒーターボード等の負荷への電力供給では出力電圧は２０Ｖ前後の高い電圧が必要とされる。また、サーマルインクジェットのヒーターボード等の負荷では、出力リップル電圧や負荷変動による電圧変動が少ない直流電圧精度も要求されるため、数千μＦクラスの大容量の出力コンデンサを使う構成になっている。 For example, when the power is supplied to a load such as a thermal ink jet heater board instead of a low voltage load such as a CPU, a high output voltage of about 20 V is required. Also, a load such as a thermal ink jet heater board is required to have a DC voltage accuracy with little voltage fluctuation due to output ripple voltage and load fluctuation, and therefore, a configuration using a large output capacitor of several thousand μF class is used.

ここで、一定の出力電圧を供給するＤＣ／ＤＣコンバータでオンオフ信号によって出力をＧＮＤレベルにまで低下させる際、負荷電流が０Ａとすれば出力コンデンサに蓄えられている電荷量ＱはＱ＝ＣＶとなる（出力コンデンサ容量：Ｃ、出力電圧値：Ｖ）。このため、上記のように大容量の出力コンデンサが用いられていれば、非常に大きな電荷を放電しなくてはならない。また、リアクトルを介して出力コンデンサの連続放電を行うとリアクタンス電流が飽和し、ローサイドＭＯＳＦＥＴを破壊する危険がある。さらに、安全動作領域内で使用できるドレイン電流定格、及びドレインソース間耐圧量のある許容電力損失の大きなパッケージとなり、またコストも上昇してしまう。 Here, when the output is reduced to the GND level by the on / off signal in the DC / DC converter that supplies a constant output voltage, if the load current is 0 A, the charge amount Q stored in the output capacitor is Q = CV. (Output capacitor capacity: C, output voltage value: V). For this reason, if a large-capacity output capacitor is used as described above, a very large charge must be discharged. Further, when the output capacitor is continuously discharged through the reactor, the reactance current is saturated and there is a risk of destroying the low-side MOSFET. Furthermore, the package has a large allowable power loss with a drain current rating and a drain-source withstand voltage that can be used in the safe operation region, and the cost also increases.

以上のように、出力電圧が高く（たとえば２０Ｖ前後）、さらに出力電圧精度を求められる負荷への供給は、出力コンデンサ容量も大きく（たとえば数千μＦ程度に）なる。負荷電流が軽い（たとえば０Ａ）状態で出力ＯＦＦさせる場合、上記特許文献１のように降圧チョッパ型同期整流方式のローサイドＭＯＳＦＥＴのＤｕｔｙリミッタを外して行なう放電では、回路定格の逸脱、あるいは回路破損の危険がある。すなわち、出力電圧を低下させる過程で放電電流がリアクトルの飽和電流定格値を超えたり、過剰な放電電流と放電時間によりローサイドＭＯＳＦＥＴが安全動作領域を越え、ショート破壊するような危険がある。あるいは、通常コンバータ動作では必要とならない、出力ＯＦＦ時の放電電流のために安全動作領域を越えない定格の大きなＭＯＳＦＥＴを使う構成となり、コストが上昇するとともに、ＤＣ／ＤＣコンバータの小型化を図る上で支障をきたす。 As described above, when the output voltage is high (for example, around 20 V) and supplied to a load that requires high output voltage accuracy, the output capacitor capacity is also large (for example, about several thousand μF). When the output is turned off when the load current is light (for example, 0 A), the discharge performed by removing the duty limiter of the step-down chopper type synchronous rectification type low-side MOSFET as in the above-mentioned Patent Document 1 may cause a deviation of the circuit rating or damage to the circuit. There is danger. That is, there is a risk that in the process of lowering the output voltage, the discharge current exceeds the saturation current rating value of the reactor, or the low-side MOSFET exceeds the safe operation region due to excessive discharge current and discharge time, causing short circuit breakdown. Alternatively, a configuration using a large-rated MOSFET that does not exceed the safe operating area due to the discharge current when the output is OFF, which is not necessary in normal converter operation, increases costs, and reduces the size of the DC / DC converter. Will cause trouble.

本発明の課題は、降圧チョッパ型同期整流回路方式のＤＣ／ＤＣコンバータにおいて、出力停止のための専用放電回路等を必要とせず、簡単安価な構成により制御信号に応じてコンデンサに蓄積された電荷を安全に放電し出力を停止できるようにすることにある。 An object of the present invention is to provide an electric charge accumulated in a capacitor in accordance with a control signal with a simple and inexpensive configuration without requiring a dedicated discharge circuit for stopping output in a step-down chopper type DC / DC converter. Is to safely discharge and stop the output.

上記課題を解決するため、本発明においては、外部からの制御信号に応じて負荷への給電出力をオンオフする機能を有する降圧チョッパ型同期整流方式のＤＣ／ＤＣコンバータにおいて、ＰＷＭ変調信号により制御され直流リアクトル及び出力コンデンサへの直流入力をスイッチングするスイッチング手段と、前記制御信号に応じて前記スイッチング手段を駆動するＰＷＭ変調信号のデューティ比を変化させることにより負荷への給電出力を遮断する制御手段と、前記出力遮断時に前記出力コンデンサから前記直流リアクトル及び前記スイッチング手段を介して接地電位へ放電される放電電流を制限する放電電流制限手段を有する構成を採用した。 In order to solve the above problems, in the present invention, a step-down chopper type synchronous rectification DC / DC converter having a function of turning on and off a power supply output to a load according to an external control signal is controlled by a PWM modulation signal. Switching means for switching the DC input to the DC reactor and the output capacitor, and control means for cutting off the power supply output to the load by changing the duty ratio of the PWM modulation signal that drives the switching means in accordance with the control signal; A configuration is adopted in which discharge current limiting means is provided for limiting a discharge current discharged from the output capacitor to the ground potential via the DC reactor and the switching means when the output is shut off.

上記構成によれば、降圧チョッパ型同期整流回路のスイッチング手段を出力コンデンサの放電素子として兼用するようにしているので、出力コンデンサの電荷をディスチャージする専用の電力抵抗、放電素子等の放電回路を設ける必要がない。さらに出力遮断時には、出力コンデンサの放電電流を検出し、放電電流制限を行なうようにしているので、直流リアクトルの飽和による急激な電流増加、放電素子として用いるＭＯＳＦＥＴなどの破損を防止できる。また、スイッチング手段を安全動作領域内で使用することが可能となり、素子の定格、サイズを無用に大きくする必要がなく、簡単安価に回路を構成できる。すなわち、制御信号に応じて出力コンデンサに蓄積された電荷を安全に放電し出力を停止できる簡単安価な降圧チョッパ型同期整流回路方式のＤＣ／ＤＣコンバータを提供できる。 According to the above configuration, since the switching means of the step-down chopper type synchronous rectifier circuit is also used as the discharge element of the output capacitor, a discharge circuit such as a dedicated power resistor or discharge element for discharging the charge of the output capacitor is provided. There is no need. Further, when the output is cut off, the discharge current of the output capacitor is detected and the discharge current is limited, so that a sudden increase in current due to saturation of the DC reactor and damage to the MOSFET used as the discharge element can be prevented. In addition, the switching means can be used in the safe operation area, and it is not necessary to unnecessarily increase the rating and size of the element, and the circuit can be configured easily and inexpensively. That is, it is possible to provide a simple and inexpensive step-down chopper type synchronous rectifier circuit type DC / DC converter capable of safely discharging the charge accumulated in the output capacitor in accordance with the control signal and stopping the output.

以下、図面を参照して、本発明を実施するための最良の形態の一例として降圧チョッパ型同期整流式ＤＣ−ＤＣコンバータにおける実施例を詳細に説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a step-down chopper type synchronous rectification DC-DC converter will be described in detail below as an example of the best mode for carrying out the present invention with reference to the drawings.

図１は、本発明を採用した降圧チョッパ型同期整流式ＤＣ−ＤＣコンバータの回路構成を示している。本実施例では、図４に示した回路部材と同一ないし相当する部材については同一の符号を用い、その説明は簡略化ないし省略するものとする。 FIG. 1 shows a circuit configuration of a step-down chopper type synchronous rectification type DC-DC converter employing the present invention. In the present embodiment, the same or corresponding members as those shown in FIG. 4 are denoted by the same reference numerals, and the description thereof will be simplified or omitted.

図１において、符号１は直流電源、２は入力コンデンサ、８ａ、８ｂはハイ／ローサイドのＮチャネルＭＯＳＦＥＴ、３は還流ダイオード、４は直流リアクトル、５は出力コンデンサ、６は負荷である。 In FIG. 1, reference numeral 1 is a DC power source, 2 is an input capacitor, 8a and 8b are high / low side N-channel MOSFETs, 3 is a freewheeling diode, 4 is a DC reactor, 5 is an output capacitor, and 6 is a load.

負荷６は、たとえばインクジェットプリンタ等におけるキャリッジ基板、あるいはさらにプリンタエンジンの制御回路を含む回路を１ブロックで示したものである。図示のＤＣ−ＤＣコンバータから負荷６への給電は、負荷６側からの制御信号（後述のＶｏＥＮＢ）により機器のカバー開閉などに応じてオンオフする必要があるものとする。 The load 6 represents, for example, a carriage substrate in an ink jet printer or the like, or a circuit including a printer engine control circuit in one block. It is assumed that power supply from the illustrated DC-DC converter to the load 6 needs to be turned on and off according to the opening / closing of the cover of the device by a control signal (VoENB described later) from the load 6 side.

符号７は負荷６への出力電圧を検出する出力電圧フィードバック回路、９はＮチャネルＭＯＳＦＥＴ８ａ、８ｂのスイッチングを制御するスイッチング制御回路である。 Reference numeral 7 denotes an output voltage feedback circuit that detects an output voltage to the load 6, and 9 denotes a switching control circuit that controls switching of the N-channel MOSFETs 8a and 8b.

符号１５ａはハイサイドＭＯＳＦＥＴ用ドライバ回路、１５ｂはローサイドＭＯＳＦＥＴ用ドライバ回路、９１は三角波を発生する発振器（ＯＳＣ）、９２は発振器（ＯＳＣ）９１の三角波と基準値を比較することによりＰＷＭ変調を行なうＰＷＭ比較器である。 Reference numeral 15a is a high-side MOSFET driver circuit, 15b is a low-side MOSFET driver circuit, 91 is an oscillator (OSC) that generates a triangular wave, and 92 is PWM modulated by comparing the triangular wave of the oscillator (OSC) 91 with a reference value. It is a PWM comparator.

さらに、本実施例では、次のような出力制御系が設けられている。符号１０１は負荷６側から出力される出力制御用のＶｏＥＮＢ信号、１０２、１０５はＡＮＤ回路、１０３、１０４はＯＲ回路、７３、１０８は誤差増幅器、１０７はバイアス電源である。また、符号１０９はフリップフロップ回路、１１０はラッチ回路、１１３は基準電圧、１１７はコンデンサ、１１４は出力オンオフを制御するスイッチ素子、１２０はクロック回路、１２１はソフトスタート用の定電流源である。 Furthermore, in this embodiment, the following output control system is provided. Reference numeral 101 is a VoENB signal for output control output from the load 6 side, 102 and 105 are AND circuits, 103 and 104 are OR circuits, 73 and 108 are error amplifiers, and 107 is a bias power supply. Reference numeral 109 is a flip-flop circuit, 110 is a latch circuit, 113 is a reference voltage, 117 is a capacitor, 114 is a switch element for controlling output on / off, 120 is a clock circuit, and 121 is a constant current source for soft start.

特に、誤差増幅器１０８〜フリップフロップ１０９までの回路は、後述の出力遮断時、出力コンデンサ５から直流リアクトル４、さらに下記のローサイドＭＯＳＦＥＴ８ｂ経由で放電される放電電流を制限するよう動作する。 In particular, the circuit from the error amplifier 108 to the flip-flop 109 operates so as to limit the discharge current discharged from the output capacitor 5 via the DC reactor 4 and the following low-side MOSFET 8b when the output is cut off, which will be described later.

図１において、直流電源１と入力コンデンサ２は並列に接続され、直流電源１と入力コンデンサの正極は、ＮチャネルＭＯＳＦＥＴ８ａのドレインに接続される。ＮチャネルＭＯＳＦＥＴ８ａのソースは直流リアクトル４の一方の端子とＮチャネルＭＯＳＦＥＴ８ｂのドレイン、及びダイオード３のカソードに接続される。 In FIG. 1, a DC power source 1 and an input capacitor 2 are connected in parallel, and the DC power source 1 and the positive electrode of the input capacitor are connected to the drain of an N-channel MOSFET 8a. The source of the N-channel MOSFET 8a is connected to one terminal of the DC reactor 4, the drain of the N-channel MOSFET 8b, and the cathode of the diode 3.

直流リアクトル４のもう一方は、抵抗１０６を介して出力コンデンサ５の正極に接続されている。出力コンデンサ５の負極と、ＮチャネルＭＯＳＦＥＴ８ｂのソース、直流電源１の負極、及びダイオード３のアノードはＧＮＤレベル（接地電位）にあり同電位である。 The other side of the DC reactor 4 is connected to the positive electrode of the output capacitor 5 via a resistor 106. The negative electrode of the output capacitor 5, the source of the N-channel MOSFET 8b, the negative electrode of the DC power supply 1, and the anode of the diode 3 are at the GND level (ground potential) and are at the same potential.

負荷６には不図示のＤＣ出力端子からロジック電源及びロジック信号が供給される。当然ながら、負荷６へのロジック電源供給は、後述の出力制御により本ＤＣ−ＤＣコンバータの出力が遮断（オフ）される期間においても維持される。 The load 6 is supplied with a logic power supply and a logic signal from a DC output terminal (not shown). Of course, the logic power supply to the load 6 is maintained even during a period in which the output of the present DC-DC converter is cut off (turned off) by output control described later.

負荷６から出力されるＶｏＥＮＢ信号１０１は、本ＤＣ−ＤＣコンバータの出力制御を行なうもので、スイッチ素子１１４及びＡＮＤ回路１０２の一方の入力端子に入力され、またＯＲ回路１０３の一方の入力端子に反転信号として入力される。 The VoENB signal 101 output from the load 6 controls the output of the DC-DC converter, and is input to one input terminal of the switch element 114 and the AND circuit 102 and to one input terminal of the OR circuit 103. Input as an inverted signal.

次に上記構成における動作につき説明する。以下では、図１及び図２を参照して、通常給電時の動作、ＶｏＥＮＢ信号をＨｉｇｈ⇒Ｌｏｗとして、本ＤＣ−ＤＣコンバータの出力を遮断（オフ）する時の動作を説明する。また、ＶｏＥＮＢ信号をＬｏｗ⇒Ｈｉｇｈとし、通常給電に復帰する時の動作についても説明する。 Next, the operation in the above configuration will be described. In the following, with reference to FIG. 1 and FIG. 2, the operation at the time of normal power feeding and the operation when the output of this DC-DC converter is cut off (off) by setting the VoENB signal to High → Low will be described. An operation when the VoENB signal is changed from Low to High and the normal power supply is restored will be described.

＜＜通常給電時の動作（ＶｏＥＮＢ信号：Ｈｉｇｈ状態）＞＞
負荷６に給電する際の動作は次のようになる。 << Operation during normal power supply (VoENB signal: High state) >>
The operation when power is supplied to the load 6 is as follows.

図１において、抵抗１１１、抵抗１１２はＤＣ―ＤＣコンバータの出力電圧Ｖｏを分圧しており、抵抗分圧点は誤差増幅器７３の反転端子に接続されている。誤差増幅器７３は、出力電圧Ｖｏと基準電圧との差を増幅し、この誤差増幅器７３の出力はＰＷＭ比較器９２の非反転入力端子に接続されている。 In FIG. 1, a resistor 111 and a resistor 112 divide the output voltage Vo of the DC-DC converter, and the resistance voltage dividing point is connected to the inverting terminal of the error amplifier 73. The error amplifier 73 amplifies the difference between the output voltage Vo and the reference voltage, and the output of the error amplifier 73 is connected to the non-inverting input terminal of the PWM comparator 92.

ＰＷＭ比較器９２は、１つの反転入力と２つの非反転入力を持つ電圧比較器で、誤差増幅器７３からの入力電圧に応じて出力パルス幅のＯＮ時間を制御する電圧パルス幅変換器として動作する。 The PWM comparator 92 is a voltage comparator having one inverting input and two non-inverting inputs, and operates as a voltage pulse width converter that controls the ON time of the output pulse width according to the input voltage from the error amplifier 73. .

ＰＷＭ比較器９２の非反転入力の１つはソフトスタート制御電位を入力するＳＳ（ソフトスタート）端子となっている。ＳＳ端子には、定電流源１２１でプルアップされたコンデンサ１１７の端子電圧が接続されている。 One non-inverting input of the PWM comparator 92 is an SS (soft start) terminal for inputting a soft start control potential. The SS terminal is connected to the terminal voltage of the capacitor 117 pulled up by the constant current source 121.

ＰＷＭ比較器９２は、三角波発振器９１からの三角波の電圧を、誤差増幅器７３からの信号及びＳＳ端子に入力されるコンデンサ１１７に印加される電圧と比較し、三角波の電圧が前記２つの入力電圧のいずれかよりも低い期間の時にＯＮ状態となる。ＰＷＭ比較器９２の出力信号は、ＡＮＤ回路１０２及びＯＲ回路１０３の一方の入力端子に供給される。 The PWM comparator 92 compares the voltage of the triangular wave from the triangular wave oscillator 91 with the signal from the error amplifier 73 and the voltage applied to the capacitor 117 input to the SS terminal, and the voltage of the triangular wave is equal to the two input voltages. It is in the ON state when the period is lower than either. The output signal of the PWM comparator 92 is supplied to one input terminal of the AND circuit 102 and the OR circuit 103.

抵抗１０６は出力コンデンサ５と直流リアクトル４の間を流れる電流値を検出する。抵抗１０６は出力コンデンサ５側の端子が誤差増幅器１０８の非反転端子に接続されるとともに、直流リアクトル４側の端子がバイアス電源１０７を介して誤差増幅器１０８の反転端子に接続されている。 The resistor 106 detects the value of current flowing between the output capacitor 5 and the DC reactor 4. The resistor 106 has a terminal on the output capacitor 5 side connected to the non-inverting terminal of the error amplifier 108, and a terminal on the DC reactor 4 side connected to the inverting terminal of the error amplifier 108 via the bias power source 107.

誤差増幅器１０８は、抵抗１０６の端子電圧とバイアス電源１０７により設定される基準値を比較する。誤差増幅器１０８の出力ＣＬＭは、クロック回路１２０に同期するラッチ回路１１０の入力端子に接続され、ラッチ回路１１０の出力はクロック回路１２０に同期するフリップフロップ回路１０９の入力に接続される。フリップフロップ回路１０９の出力はＯＲ回路１０４の一方の入力端子に接続され、またＡＮＤ回路１０５の一方の入力端子に反転した信号として接続される。 The error amplifier 108 compares the terminal voltage of the resistor 106 with a reference value set by the bias power source 107. The output CLM of the error amplifier 108 is connected to the input terminal of the latch circuit 110 synchronized with the clock circuit 120, and the output of the latch circuit 110 is connected to the input of the flip-flop circuit 109 synchronized with the clock circuit 120. The output of the flip-flop circuit 109 is connected to one input terminal of the OR circuit 104 and is connected to one input terminal of the AND circuit 105 as an inverted signal.

上記の通り、ＶｏＥＮＢ信号１０１は負荷６が出力する制御信号でＤＣ／ＤＣコンバータの出力をＯＮ／ＯＦＦする信号で、ハイアクティブな信号である。 As described above, the VoENB signal 101 is a control signal output from the load 6 and is a signal that turns ON / OFF the output of the DC / DC converter and is a high-active signal.

負荷６を通常動作させる期間では、ＶｏＥＮＢ信号１０１がＨｉｇｈレベル（たとえば３．３Ｖ）に制御され、ＤＣ／ＤＣコンバータの出力も設定された所望の出力電圧が負荷６に供給される。 During a period in which the load 6 is normally operated, the VoENB signal 101 is controlled to a high level (for example, 3.3 V), and a desired output voltage in which the output of the DC / DC converter is also set is supplied to the load 6.

一方、負荷６への給電を遮断する場合は、ＶｏＥＮＢ信号１０１がＬｏｗ（たとえば０Ｖ）に制御され、これによりＤＣ／ＤＣコンバータの出力がＧＮＤレベルとなり、負荷６への給電が停止される。 On the other hand, when the power supply to the load 6 is cut off, the VoENB signal 101 is controlled to Low (for example, 0 V), whereby the output of the DC / DC converter becomes the GND level, and the power supply to the load 6 is stopped.

また、ソフトスタート用コンデンサ１１７の電位は、起動時から定電流源１２１からの電流により徐々に上昇し、発振器（ＯＳＣ）９１から出力される三角波電位よりも十分に高い出力となっているものとする。 Further, the potential of the soft-start capacitor 117 gradually increases due to the current from the constant current source 121 from the start, and is sufficiently higher than the triangular wave potential output from the oscillator (OSC) 91. To do.

バイアス電源１０７は、出力コンデンサ５から直流リアクトル４の方向へ流れる放電電流の上限値を決定する。バイアス電源１０７は、負荷への供給電流とは逆方向の電流値により抵抗１０６の両端に発生する電圧差によって、出力コンデンサ５から直流リアクトル４の方向への逆方向電流の電流値を検出し、誤差増幅器１０８の出力電圧をＨｉｇｈレベルにする。 The bias power source 107 determines the upper limit value of the discharge current flowing from the output capacitor 5 toward the DC reactor 4. The bias power supply 107 detects the current value of the reverse current in the direction from the output capacitor 5 to the DC reactor 4 based on the voltage difference generated across the resistor 106 due to the current value in the reverse direction to the supply current to the load. The output voltage of the error amplifier 108 is set to a high level.

なお、ＤＣ／ＤＣコンバータの通常動作時は、ＤＣ／ＤＣコンバータ側から負荷へ電流を供給するため、負荷変動時に逆方向の電流が流れる事がある。しかしながら、バイアス電源１０７で設定されたリミット値は、通常動作で予想される範囲の逆起電力では誤差増幅器１０８の出力はＨｉｇｈレベルとなることが無いように設定される。 During normal operation of the DC / DC converter, current is supplied from the DC / DC converter side to the load, so that a reverse current may flow when the load fluctuates. However, the limit value set by the bias power source 107 is set so that the output of the error amplifier 108 does not become a high level with the back electromotive force in the range expected in normal operation.

また、通常動作時には、ＶｏＥＮＢ信号１０１はＨｉｇｈレベルの信号が入力されるため、ＡＮＤ回路１０２の出力はＰＷＭ比較器９２の制御信号がそのまま出力される。また、ＯＲ回路１０３の入力にはＶｏＥＮＢ信号１０１の反転信号が入力されるため、ＰＷＭ比較器９２の信号の反転信号がそのまま出力される。 Further, during normal operation, a high level signal is input to the VoENB signal 101, and therefore, the control signal of the PWM comparator 92 is output as it is from the AND circuit 102. Further, since the inverted signal of the VoENB signal 101 is input to the OR circuit 103, the inverted signal of the signal from the PWM comparator 92 is output as it is.

さらに、通常動作時には、出力コンデンサ５から直流リアクトル４へ流れる逆方向電流が無いか、あるいは負荷急変時に抵抗１０６及びバイアス電源１０７、誤差増幅器１０８で検出されない程度の逆方向電流しか発生しない。これにより、誤差増幅器１０８の出力ＣＬＭはＬｏｗレベルを維持し、ラッチ回路１１０、フリップフロップ回路１０９への入力もローレベルを維持する。 Further, during normal operation, there is no reverse current flowing from the output capacitor 5 to the DC reactor 4, or only a reverse current that is not detected by the resistor 106, the bias power source 107, and the error amplifier 108 when the load suddenly changes. As a result, the output CLM of the error amplifier 108 maintains a low level, and the inputs to the latch circuit 110 and the flip-flop circuit 109 also maintain a low level.

これにより、フリップフロップ回路１０９からＯＲ回路１０４へローレベルが、ＡＮＤ回路１０５へは反転されたＨｉｇｈレベル信号が入力される。そして、ＯＲ回路１０４はＰＷＭ比較器９２の制御信号を通過させ、また、ＡＮＤ回路１０５は、ＰＷＭ比較器９２の制御信号の反転信号を出力することになる。 As a result, a low level signal is input from the flip-flop circuit 109 to the OR circuit 104, and an inverted high level signal is input to the AND circuit 105. Then, the OR circuit 104 passes the control signal of the PWM comparator 92, and the AND circuit 105 outputs an inverted signal of the control signal of the PWM comparator 92.

ここで、ＯＲ回路１０４から出力される制御信号は、出力電圧Ｖｏと入力電圧ＶｉによるＶｏ／ＶｉのＤｕｔｙ信号であり、ＡＮＤ回路１０５から出力される制御信号は、１−（aＶｏ／Ｖｉ）のＤｕｔｙ制御信号である。 Here, the control signal output from the OR circuit 104 is a duty signal of Vo / Vi based on the output voltage Vo and the input voltage Vi, and the control signal output from the AND circuit 105 is 1- (aVo / Vi). Duty control signal.

ＯＲ回路１０４の出力は、バッファ回路となるドライバ回路１５ａを介して、ハイサイドＭＯＳＦＥＴ８ａを駆動する。また、ＡＮＤ回路１０５の出力は、バッファ回路となるドライバ回路１５ｂを介して、ローサイドＭＯＳＦＥＴ８ｂを駆動する。 The output of the OR circuit 104 drives the high side MOSFET 8a via the driver circuit 15a serving as a buffer circuit. The output of the AND circuit 105 drives the low side MOSFET 8b via the driver circuit 15b serving as a buffer circuit.

このようにして、通常給電時には、フィードバックループで設定された出力電圧に定電圧制御されるＰＷＭ降圧チョッパ型同期整流動作が行なわれる。 In this way, during normal power feeding, a PWM step-down chopper type synchronous rectification operation in which constant voltage control is performed to the output voltage set in the feedback loop is performed.

上記の動作は、図２の区間Ｔ１（通常動作／ＶｏＥＮＢオン）に示されている。この区間Ｔ１では、負荷電流が０Ａの時の各部の動作波形を示している。 The above operation is shown in a section T1 (normal operation / VoENB on) in FIG. In this section T1, the operation waveform of each part when the load current is 0A is shown.

なお、便宜上、以上では、ハイサイドＭＯＳとローサイドＭＯＳは交互にスイッチング動作を繰り返すものとした。しかし、実際には、ハイサイドＭＯＳＦＥＴ８ａはローサイドＭＯＳＦＥＴ８ｂがオフされた後にオンされる。一方、ハイサイドＭＯＳＦＥＴ８ａがオンされる前に、ローサイドＭＯＳＦＥＴ８ｂはオフするよう動作する。従って、直流電源１からハイサイドＭＯＳＦＥＴ８ａ、ローサイドＭＯＳＦＥＴ８ｂを通してＧＮＤへ貫通電流が流れることが無いように制御が行われる。 For convenience, in the above description, the high-side MOS and the low-side MOS repeat the switching operation alternately. However, in practice, the high-side MOSFET 8a is turned on after the low-side MOSFET 8b is turned off. On the other hand, before the high side MOSFET 8a is turned on, the low side MOSFET 8b operates so as to be turned off. Therefore, control is performed so that no through current flows from the DC power supply 1 to the GND through the high-side MOSFET 8a and the low-side MOSFET 8b.

＜＜出力遮断（ＶｏＥＮＢ信号：Ｈｉｇｈ⇒Ｌｏｗ）＞＞
次に、上記の通常動作時から、ＶｏＥＮＢ信号１０１により本ＤＣ―ＤＣコンバータの出力電圧をオフする際の動作を説明する。 << Output shutoff (VoENB signal: High⇒Low) >>
Next, the operation when the output voltage of the present DC-DC converter is turned off by the VoENB signal 101 from the above normal operation will be described.

負荷６からのＶｏＥＮＢ信号１０１が、ＨｉｇｈレベルからＬｏｗレベル変化すると、スイッチ素子１１４を通して、ソフトスタート用コンデンサ１１７をディスチャージする。これにより、フィードバック回路７によって出力される信号よりも、ソフトスタート用コンデンサ１１７の電位が優先され、ＰＷＭ制御自体を出力電圧０Ｖに制御するように働く。 When the VoENB signal 101 from the load 6 changes from the high level to the low level, the soft start capacitor 117 is discharged through the switch element 114. As a result, the potential of the soft start capacitor 117 is prioritized over the signal output by the feedback circuit 7 and operates to control the PWM control itself to the output voltage of 0V.

また、ＶｏＥＮＢ信号１０１がＬｏｗレベルの際に、ソフトスタート用コンデンサ１１７をディスチャージしておくことで、再度出力電圧を立ち上げる際に入力電源からの突入電流を低減するソフトスタート回路を利用することが可能となる。これにより、再起動時に直流電源１からの突入電流による素子破壊も無くなる。なお、起動時のソフトスタート回路の時定数は、定電流源の電流値とコンデンサ容量により設定できる。 Further, when the VoENB signal 101 is at a low level, the soft start circuit 117 can be used to reduce the inrush current from the input power source when the output voltage is raised again by discharging the soft start capacitor 117. It becomes possible. Thereby, the element destruction due to the inrush current from the DC power source 1 at the time of restart is also eliminated. Note that the time constant of the soft start circuit at the start can be set by the current value of the constant current source and the capacitor capacity.

ＶｏＥＮＢ信号１０１をＬｏｗレベルにすることで、ソフトスタート回路をＰＷＭ制御の０％Ｄｕｔｙに制御が変わるため、ＰＷＭ比較器の出力はＤｕｔｙ０％の制御信号となる。また、Ｄｕｔｙ０％の信号とＬｏｗレベルのＶｏＥＮＢ信号が入力されるＡＮＤ回路１０２の出力はＤｕｔｙ０％の制御信号となる。また、Ｄｕｔｙ０％の反転信号であるＤｕｔｙ１００％の制御信号とＬｏｗレベルのＶｏＥＮＢ信号の反転信号が入力されるＯＲ回路１０３の出力は、Ｄｕｔｙ１００％の制御信号となる。 By setting the VoENB signal 101 to a low level, the control of the soft start circuit is changed to 0% duty of PWM control, so the output of the PWM comparator becomes a control signal of duty 0%. The output of the AND circuit 102 to which the Duty 0% signal and the Low level VoENB signal are input is a Duty 0% control signal. Further, the output of the OR circuit 103 to which the control signal of 100% duty that is the inverted signal of duty 0% and the inverted signal of the low level VoENB signal is input becomes the control signal of 100% duty.

ここで、出力コンデンサ５から直流リアクトル４に向かう逆方向電流値が、検出抵抗１０６、バイアス電源１０７、及び誤差増幅器１０８で設定された値（ＣＬＭ設定値：図２）に達していなければ、ＯＲ回路１０４の出力はＡＮＤ回路１０２の出力と同じになる。これにより、ＡＮＤ回路１０５の出力はＯＲ回路１０３の出力と同じになる。 Here, if the reverse current value from the output capacitor 5 toward the DC reactor 4 does not reach the value set by the detection resistor 106, the bias power source 107, and the error amplifier 108 (CLM set value: FIG. 2), the OR The output of the circuit 104 is the same as the output of the AND circuit 102. As a result, the output of the AND circuit 105 is the same as the output of the OR circuit 103.

従って、ハイサイドＭＯＳＦＥＴ８ａは０％Ｄｕｔｙで制御され、ローサイドＭＯＳＦＥＴ８ｂは１００％Ｄｕｔｙで制御される。これにより、直流電源１からの電力供給は、ハイサイドＭＯＳＦＥＴ８ａによって遮断され、出力コンデンサ及び、負荷にある容量の電荷をローサイドＭＯＳＦＥＴ８ｂが直流リアクトル４を介して、ＧＮＤへ放電する動作となる。 Therefore, the high-side MOSFET 8a is controlled with 0% duty, and the low-side MOSFET 8b is controlled with 100% duty. As a result, the power supply from the DC power supply 1 is interrupted by the high-side MOSFET 8 a, and the low-side MOSFET 8 b discharges the electric charge of the capacity in the output capacitor and the load to the GND via the DC reactor 4.

以上の動作は、図２の区間Ｔ２１（連続放電区間の動作波形）に示されている。この区間Ｔ２１の直流リアクトル放電電流の傾きは、出力電圧Ｖｏと、リアクトル４のインダクタンス値Ｌ、及びローサイドＭＯＳＦＥＴ８ｂの通電時間ｔｏｎ（８ｂ）からＶｏ／Ｌ×ｔｏｎ（８ｂ）により定まる。また、導通時間に比例して出力コンデンサ５から、ローサイドＭＯＳＦＥＴ８ｂへと流れる直流リアクトル電流が漸時増加していく。 The above operation is shown in a section T21 (operation waveform in a continuous discharge section) in FIG. The slope of the DC reactor discharge current in this section T21 is determined by Vo / L × ton (8b) from the output voltage Vo, the inductance value L of the reactor 4, and the energization time ton (8b) of the low-side MOSFET 8b. In addition, the DC reactor current flowing from the output capacitor 5 to the low-side MOSFET 8b gradually increases in proportion to the conduction time.

しかしながら、出力電圧が２０Ｖ前後あり、出力コンデンサ５及び図示しない負荷が持つコンデンサ容量が数１０００μオーダである場合には、ローサイドＭＯＳＦＥＴ８ｂによってディスチャージしなければならない電荷量ＱはＱ＝ＣＶと大きな値となる。 However, when the output voltage is around 20V and the capacitance of the output capacitor 5 and the load (not shown) is on the order of several thousand μm, the charge amount Q that must be discharged by the low-side MOSFET 8b is a large value of Q = CV. .

また、放電すべき電荷Ｑ（＝Ｉ×ｔｏｎ（８ｂ））が大きければ、放電電流量、放電時間も増加することになる。従って、ローサイドＭＯＳＦＥＴ８ｂを連続通電すると、直流リアクトル４を流れる逆方向電流は通電時間に比例して増加していくため、直流リアクトル４の飽和電流を超え急激に増加するので、ローサイドＭＯＳＦＥＴ８ｂの安全動作領域を越えてしまう。 Further, if the charge Q to be discharged (= I × ton (8b)) is large, the discharge current amount and the discharge time also increase. Accordingly, when the low-side MOSFET 8b is continuously energized, the reverse current flowing through the DC reactor 4 increases in proportion to the energization time, and thus increases rapidly exceeding the saturation current of the DC reactor 4, so that the safe operation region of the low-side MOSFET 8b Will be exceeded.

そこで、本実施例においては、ＶｏＥＮＢ信号がＬｏｗ状態となった時に、ローサイドＭＯＳＦＥＴ８ｂの放電電流を検出し、放電電流を制限しながら出力コンデンサ５の電荷を放電しながら、出力コンデンサ５の電圧を低下させる。 Therefore, in this embodiment, when the VoENB signal is in the Low state, the discharge current of the low-side MOSFET 8b is detected, and the voltage of the output capacitor 5 is reduced while discharging the output capacitor 5 while limiting the discharge current. Let

以下、出力コンデンサ５から直流リアクトル４の方向へ流れる逆方向電流を検出して放電電流制限を行なう動作につき説明する。 The operation for limiting the discharge current by detecting the reverse current flowing from the output capacitor 5 toward the DC reactor 4 will be described below.

抵抗１０６は、出力コンデンサ５と直流リアクトル４の間に接続され、出力コンデンサ５と接続される側を誤差増幅の非反転端子に、直流リアクトル４と接続される端子はバイアス電源１０７を介して誤差増幅器１０８の反転端子側に接続されている。 The resistor 106 is connected between the output capacitor 5 and the DC reactor 4, the side connected to the output capacitor 5 is a non-inverting terminal for error amplification, and the terminal connected to the DC reactor 4 is an error via a bias power source 107. The amplifier 108 is connected to the inverting terminal side.

誤差増幅器１０８の出力ＣＬＭは、ラッチ回路を介してフリップフロップ回路１０９に接続され、フリップフロップ回路１０９の出力は、ＡＮＤ回路１０２及び、ＯＲ回路１０３の入力端子の一方に接続される。抵抗１０６は、ＶｏＥＮＢ信号１０１がＬｏｗ状態となったときの出力コンデンサ５の電荷をローサイドＭＯＳが放電する放電電流を検出する低抵抗である。 The output CLM of the error amplifier 108 is connected to the flip-flop circuit 109 via the latch circuit, and the output of the flip-flop circuit 109 is connected to one of the input terminals of the AND circuit 102 and the OR circuit 103. The resistor 106 is a low resistor that detects a discharge current that the low-side MOS discharges the charge of the output capacitor 5 when the VoENB signal 101 is in a low state.

これら抵抗１０６、バイアス電源１０７、誤差増幅器１０８で図２のＣＬＭ設定値を超える（すなわち、放電電流量が大きくなる）ことを検出すると、誤差増幅器１０８の出力ＣＬＭはＨｉｇｈレベルになる。そして、クロック回路１２０に同期したラッチ回路１１０によって誤差増幅器１０８が過電流を検知している区間ラッチ信号（図２のＣＬＭラッチ）が出される。図２では、リアクタンス電流がＣＬＭ値より下側にきた場合、放電電流量が大きくなっていることを示す。 When the resistor 106, the bias power source 107, and the error amplifier 108 detect that the CLM set value in FIG. 2 is exceeded (that is, the discharge current amount increases), the output CLM of the error amplifier 108 becomes a high level. Then, the latch circuit 110 synchronized with the clock circuit 120 outputs a section latch signal (CLM latch in FIG. 2) in which the error amplifier 108 detects an overcurrent. FIG. 2 shows that when the reactance current is below the CLM value, the amount of discharge current is large.

フリップフロップ回路１０９は、クロック信号に同期しラッチ回路１１０から出された信号を放電過電流信号として、ＯＲ回路１０４、及び、反転信号としてＡＮＤ回路１０５の一方の入力端子に入力する（図２のＱ）。 The flip-flop circuit 109 inputs the signal output from the latch circuit 110 in synchronization with the clock signal as a discharge overcurrent signal to one input terminal of the OR circuit 104 and the AND circuit 105 as an inverted signal (see FIG. 2). Q).

ＡＮＤ回路１０５の前段にあるＯＲ回路１０３の一方の入力端子には、ＶｏＥＮＢ信号の反転信号が入力されるため、Ｈｉｇｈレベル信号が入力されている。また、ＯＲ回路１０３のもう一方の入力端子にはＶｏＥＮＢ信号がＬｏｗレベルになりＳＳ回路をＤｕｔｙ０％のレベルまで落としているため、ＰＷＭ比較器９２によってＤｕｔｙ０％の反転信号（Ｄｕｔｙ１００％）が入力されている。そして、ＡＮＤ回路１０５の出力はＤｕｔｙ０％の反転信号（Ｄｕｔｙ１００％）と放電過電流信号の反転信号のＡＮＤとなり、ドライバ回路１５ｂでローサイドＭＯＳＦＥＴ８ｂを駆動する。これにより、放電過電流信号が入力したときにローサイドＭＯＳＦＥＴ８ｂがＯＦＦするように働く。 Since the inverted signal of the VoENB signal is input to one input terminal of the OR circuit 103 in the preceding stage of the AND circuit 105, a High level signal is input. In addition, since the VoENB signal is at the low level and the SS circuit is lowered to the duty 0% level at the other input terminal of the OR circuit 103, the PWM comparator 92 inputs the inverted signal (Duty 100%) of the duty 0%. ing. The output of the AND circuit 105 becomes an AND of the inverted signal of Duty 0% (Duty 100%) and the inverted signal of the discharge overcurrent signal, and the driver circuit 15b drives the low-side MOSFET 8b. As a result, when the discharge overcurrent signal is input, the low-side MOSFET 8b is turned off.

ＯＲ回路１０４の前段にあるＡＮＤ回路１０２の一方の入力端子はＶｏＥＮＢ信号のＬｏｗ信号であり、またもう一方の入力端子はＳＳ回路をＤｕｔｙ０％のＬｏｗレベルに落としているため、ＰＷＭ比較器９２からＤｕｔｙ０％の制御信号が入力されている。ＯＲ回路１０４の出力はＬｏｗ信号と放電過電流信号のＨｉｇｈレベルのＯＲとなり、放電過電流信号によってハイサイドＭＯＳＦＥＴ８ａがＯＮされるようになる。 Since one input terminal of the AND circuit 102 in the preceding stage of the OR circuit 104 is a Low signal of the VoENB signal, and the other input terminal has lowered the SS circuit to a Low level of Duty 0%, the PWM comparator 92 A control signal of Duty 0% is input. The output of the OR circuit 104 becomes a High level OR of the Low signal and the discharge overcurrent signal, and the high side MOSFET 8a is turned on by the discharge overcurrent signal.

以上のように放電過電流を検出すると、ハイサイドＭＯＳＦＥＴ８ａが導通状態となり、ローサイドＭＯＳＦＥＴ８ｂがＯＦＦ状態となる。これにより、ハイサイドＭＯＳＦＥＴ８ａのソース側電位は入力電圧レベルとなり、リアクタンス電流は出力コンデンサ５からの放電電流と逆方向の向きとなり、放電電流を減少させる方向にリアクタンス電流が切り替わる。 When the discharge overcurrent is detected as described above, the high-side MOSFET 8a is turned on and the low-side MOSFET 8b is turned off. As a result, the source-side potential of the high-side MOSFET 8a becomes the input voltage level, the reactance current is in the direction opposite to the discharge current from the output capacitor 5, and the reactance current is switched in the direction of decreasing the discharge current.

放電電流が減少し、過電流検出信号が解除されると、再度Ｄｕｔｙ０％の制御に切り替わるため、ハイサイドＭＯＳＦＥＴ８ｂはＯＦＦ状態に切り替わる。また、ローサイドＭＯＳＦＥＴ８ａは導通状態となり、Ｖｏ／Ｌ×Ｔｏｎ（８ｂ）の傾きでマイナス方向に増加し、出力コンデンサの電荷を放電する動作となる。 When the discharge current is reduced and the overcurrent detection signal is released, the control is switched to the duty 0% again, so that the high-side MOSFET 8b is switched to the OFF state. Further, the low-side MOSFET 8a becomes conductive, increases in the negative direction with a slope of Vo / L × Ton (8b), and operates to discharge the charge of the output capacitor.

以上の動作は、図２の区間Ｔ２２（放電電流過電流保護区間）に示されている。 The above operation is shown in a section T22 (discharge current overcurrent protection section) in FIG.

すなわち、ＶｏＥＮＢ信号１０１で出力オフが指令されると出力コンデンサ５から直流リアクトル４の方向へ流れる電流は抵抗１０６、バイアス電源１０７、誤差増幅器１０８、さらにラッチ回路１１０、及びフリップフロップ回路１０９によって検出される。そして、出力コンデンサ５から直流リアクトル４へ流れる逆方向の電流が上限値に達するまでは、出力コンデンサの電荷をローサイドＭＯＳＦＥＴ８ｂにより連続放電する。そして、逆方向電流の上限値を検出したときには、ハイサイドＭＯＳＦＥＴ８ａをオンさせることでローサイドＭＯＳ８ｂが放電する電流値を制限するパルス・バイ・パルスの放電電流制限の動作となる。 That is, when the output is instructed by the VoENB signal 101, the current flowing from the output capacitor 5 toward the DC reactor 4 is detected by the resistor 106, the bias power source 107, the error amplifier 108, the latch circuit 110, and the flip-flop circuit 109. The Then, until the reverse current flowing from the output capacitor 5 to the DC reactor 4 reaches the upper limit value, the charge of the output capacitor is continuously discharged by the low-side MOSFET 8b. When the upper limit value of the reverse current is detected, the pulse-by-pulse discharge current limiting operation is performed to limit the current value discharged from the low-side MOS 8b by turning on the high-side MOSFET 8a.

このようにして、リアクタンス電流の飽和しない電流値近辺でコンデンサ電荷を放電可能となりローサイドＭＯＳＦＥＴ８ｂによる放電によって出力電圧Ｖｏは、徐々に低下する。そして、最終的にはＳＳ端子で設定された目標電圧であるＤｕｔｙ０％のＧＮＤ電位にまで低下し、ＶｏＥＮＢ信号がＬｏｗレベル信号が入っている限り、出力電圧はＧＮＤレベルにあり出力ＯＦＦ状態を保つ。 In this way, the capacitor charge can be discharged in the vicinity of the current value at which the reactance current does not saturate, and the output voltage Vo gradually decreases due to the discharge by the low-side MOSFET 8b. Finally, the voltage drops to the GND potential of Duty 0%, which is the target voltage set at the SS terminal, and as long as the VoENB signal is in the low level signal, the output voltage is at the GND level and the output is kept off. .

なお、上記の過電流検出レベルはリアクタンスの飽和電流近辺に設定するのが良いが、出力電圧、出力コンデンサ容量値、ローサイドＭＯＳＦＥＴの能力によっては、リアクタンスが飽和する領域に過電流検出レベルを設定しても、素子破壊等の問題を生じずに動作させることができる。 The above overcurrent detection level should be set near the saturation current of the reactance, but depending on the output voltage, output capacitor capacitance value, and low-side MOSFET capability, the overcurrent detection level should be set in a region where the reactance is saturated. However, it can be operated without causing problems such as element destruction.

以上のように本実施例によれば、スイッチング手段としてのローサイドＭＯＳＦＥＴ８ｂを出力コンデンサ５の放電素子として兼用するようにしているので、出力コンデンサ５の電荷をディスチャージする専用の電力抵抗、放電素子等の放電回路を設ける必要がない。さらに出力遮断時には、出力コンデンサ５の放電電流を検出し、放電電流制限を行なうようにしているので、直流リアクトル４の飽和による急激な電流増加、放電素子として用いるＭＯＳＦＥＴなどの破損を防止できる。また、スイッチング手段としてのＭＯＳＦＥＴを安全動作領域内で使用することが可能となり、素子の定格、サイズを無用に大きくする必要がなく、簡単安価に回路を構成できる。すなわち、制御信号に応じて出力コンデンサ５に蓄積された電荷を安全に放電し出力を停止できる簡単安価な降圧チョッパ型同期整流回路方式のＤＣ／ＤＣコンバータを提供できる。 As described above, according to the present embodiment, since the low-side MOSFET 8b as the switching means is also used as the discharge element of the output capacitor 5, a dedicated power resistor, discharge element, etc. for discharging the charge of the output capacitor 5 are used. There is no need to provide a discharge circuit. Furthermore, when the output is shut off, the discharge current of the output capacitor 5 is detected and the discharge current is limited, so that a sudden increase in current due to saturation of the DC reactor 4 and a MOSFET used as a discharge element can be prevented from being damaged. Further, the MOSFET as the switching means can be used in the safe operation region, and it is not necessary to unnecessarily increase the rating and size of the element, and the circuit can be configured easily and inexpensively. That is, it is possible to provide a simple and inexpensive step-down chopper type synchronous rectifier circuit type DC / DC converter that can safely discharge the charge accumulated in the output capacitor 5 in accordance with the control signal and stop the output.

＜＜通常給電動作に復帰（ＶｏＥＮＢ信号Ｌｏｗ⇒Ｈｉｇｈ時）＞＞
次に、ＶｏＥＮＢ信号１０１をＬｏｗ状態からＨｉｇｈ状態に切り替え、通常給電動作に復帰する時の動作につき説明する。 << Return to normal power supply operation (VoENB signal Low → High) >>
Next, the operation when the VoENB signal 101 is switched from the Low state to the High state and the normal power feeding operation is restored will be described.

ＶｏＥＮＢ信号１０１がＬｏｗ状態の際には、ＰＷＭ比較器９２のＳＳ端子のレベルは、Ｄｕｔｙ０％の制御となっている。また、ＡＮＤ回路１０２に入力されるＶｏＥＮＢ信号１０１はＬｏｗレベル状態、ＯＲ回路１０３の入力端子には、ＶｏＥＮＢ信号１０１の反転信号が入力されるためＨｉｇｈレベル状態の信号が入力されている。 When the VoENB signal 101 is in the low state, the level of the SS terminal of the PWM comparator 92 is controlled at Duty 0%. In addition, the VoENB signal 101 input to the AND circuit 102 is in a low level state, and since the inverted signal of the VoENB signal 101 is input to the input terminal of the OR circuit 103, a high level state signal is input.

従って、ＶｏＥＮＢ信号１０１がＬｏｗレベルからＨｉｇｈレベルに切り替わる際には、ＳＳ端子をＬｏｗレベルにしていたスイッチ素子１１４はＯＦＦ状態となり、定電流回路１２１によって、ＳＳ端子電位は徐々に上昇していく。これにより、発振器（ＯＳＣ）９１の三角波電位レベルと比較するＰＷＭ比較器９２の出力はハイサイドＭＯＳＦＥＴ８ａのオンＤｕｔｙを０％からフィードバック回路７によって決まる目標電圧値まで徐々に立ち上げていく制御となる。 Therefore, when the VoENB signal 101 is switched from the Low level to the High level, the switch element 114 that has set the SS terminal to the Low level is turned OFF, and the SS terminal potential is gradually increased by the constant current circuit 121. As a result, the output of the PWM comparator 92 to be compared with the triangular wave potential level of the oscillator (OSC) 91 is controlled to gradually increase the ON duty of the high-side MOSFET 8a from 0% to a target voltage value determined by the feedback circuit 7. .

また、ＡＮＤ回路１０２に入力されるＶｏＥＮＢ信号１０１はＨｉｇｈ状態となり、ＡＮＤ回路１０２の出力はＰＷＭ比較器９２の出力がそのままＡＮＤ回路１０２の出力となり、ＯＲ回路１０３に入力されるＶｏＥＮＢ信号は反転される。これにより、Ｌｏｗ状態とのＯＲを取るためにＰＷＭ比較器９２の出力がそのまま出力となるため、通常の起動時のようなソフトスタート回路からの電圧上昇に応じたオンＤｕｔｙ時間幅の拡大によって、目標電圧まで出力電圧が徐々に立ち上がっていく。 Further, the VoENB signal 101 input to the AND circuit 102 is in a High state, the output of the AND circuit 102 is the output of the PWM comparator 92 as it is, and the VoENB signal input to the OR circuit 103 is inverted. The As a result, the output of the PWM comparator 92 becomes the output as it is in order to take OR with the Low state, and therefore, by increasing the on-duty time width according to the voltage rise from the soft start circuit at the time of normal startup, The output voltage gradually rises to the target voltage.

以上のようにして、出力オフ時から再度オン時に移行する場合でも、スイッチ素子等を破壊するような入力電圧源からの突入電流が増大することはない。 As described above, even when the output is switched from off to on again, the inrush current from the input voltage source that destroys the switch element or the like does not increase.

本発明は、インクジェットプリンタのキャリッジヒータボード塔載用のＤＣ／ＤＣコンバータなど、外部からの制御信号に応じて負荷への給電出力をオンオフする機能を必要とする降圧チョッパ型同期整流方式のＤＣ／ＤＣコンバータに実施することができる。 The present invention relates to a step-down chopper type synchronous rectification DC / DC converter that requires a function of turning on and off a power supply output to a load in accordance with an external control signal, such as a DC / DC converter mounted on a carriage heater board of an inkjet printer. It can be implemented in a DC converter.

本発明を採用した降圧チョッパ型同期整流式のＤＣ／ＤＣコンバータのブロック図である。1 is a block diagram of a step-down chopper type synchronous rectification type DC / DC converter employing the present invention. FIG. 図１の装置における各部の信号波形を示した波形図である。FIG. 2 is a waveform diagram showing signal waveforms at various parts in the apparatus of FIG. 1. ＤＣ／ＤＣコンバータのプリンタにおける実装例を示した説明図である。It is explanatory drawing which showed the example of mounting in the printer of a DC / DC converter. 降圧チョッパ型のＤＣ／ＤＣコンバータの従来構成を示したブロック図である。It is the block diagram which showed the conventional structure of the step-down chopper type DC / DC converter.

Explanation of symbols

１直流電源
３還流ダイオード
４直流リアクトル
５出力コンデンサ
６負荷
７出力電圧フィードバック回路
８（８ａ、８ｂ）ＰチャネルパワーＭＯＳＦＥＴ
９出力スイッチング制御回路
７３誤差増幅器
９１発振器（ＯＳＣ）
９２ＰＷＭ比較器
１０６抵抗
１０７バイアス電源
１０８誤差増幅器
１０９フリップフロップ回路
１１０ラッチ回路
１１４スイッチ素子
１１７コンデンサ
１２０クロック回路
１２１定電流源 DESCRIPTION OF SYMBOLS 1 DC power supply 3 Freewheeling diode 4 DC reactor 5 Output capacitor 6 Load 7 Output voltage feedback circuit 8 (8a, 8b) P channel power MOSFET
9 Output switching control circuit 73 Error amplifier 91 Oscillator (OSC)
92 PWM comparator 106 Resistor 107 Bias power supply 108 Error amplifier 109 Flip-flop circuit 110 Latch circuit 114 Switch element 117 Capacitor 120 Clock circuit 121 Constant current source

Claims

In a step-down chopper type synchronous rectification type DC / DC converter having a function of turning on and off a power supply output to a load according to an external control signal,
Switching means controlled by a PWM modulation signal to switch a DC reactor and a DC input to the output capacitor;
Control means for cutting off the power supply output to the load by changing the duty ratio of the PWM modulation signal that drives the switching means according to the control signal;
A DC / DC converter comprising discharge current limiting means for limiting a discharge current discharged from the output capacitor to a ground potential via the DC reactor and the switching means when the output is cut off.

Soft start control means for soft-starting the switching operation of the switching means, and the control means starts power supply to the load by changing a soft start control potential of the soft start control means in accordance with the control signal The DC / DC converter according to claim 1.