JP4290662B2 - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP4290662B2
JP4290662B2 JP2005048114A JP2005048114A JP4290662B2 JP 4290662 B2 JP4290662 B2 JP 4290662B2 JP 2005048114 A JP2005048114 A JP 2005048114A JP 2005048114 A JP2005048114 A JP 2005048114A JP 4290662 B2 JP4290662 B2 JP 4290662B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
overload
output
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005048114A
Other languages
Japanese (ja)
Other versions
JP2006238572A (en
Inventor
尚彦 諸田
理 高橋
吉弘 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005048114A priority Critical patent/JP4290662B2/en
Publication of JP2006238572A publication Critical patent/JP2006238572A/en
Application granted granted Critical
Publication of JP4290662B2 publication Critical patent/JP4290662B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、二次側出力の異常時に過負荷検出し、出力電力を小さくする過負荷保護機能を備えたスイッチング電源装置に関する。   The present invention relates to a switching power supply device having an overload protection function that detects an overload when an abnormality occurs in a secondary side output and reduces output power.

近年、スイッチング素子とその制御回路を同一半導体チップ上に形成したスイッチング電源において、制御回路により多くの機能を持たせ、電源としての部品点数を極力削減する技術が要求されている。   In recent years, a switching power supply in which a switching element and its control circuit are formed on the same semiconductor chip has been required to have a technique for giving the control circuit more functions and reducing the number of parts as a power supply as much as possible.

その技術のひとつに過負荷保護がある(例えば特許文献1参照)。過負荷保護は、二次側出力ショート等の異常時に、出力電圧や、出力電流を抑制する機能で、特にフの字保護と呼ばれる方式では、出力電圧、出力電流共に極力小さくして、二次側異常時の出力電力を削減する。   One of such technologies is overload protection (see, for example, Patent Document 1). Overload protection is a function that suppresses output voltage and output current in the event of an abnormality such as a short on the secondary side. Especially in the method called the U-shaped protection, both the output voltage and output current are reduced as much as possible. Reduce the output power when the side is abnormal.

図4は従来の過負荷保護機能を備えたスイッチング電源用半導体装置30と、それを用いたスイッチング電源の回路例である。   FIG. 4 is a circuit example of a conventional switching power supply semiconductor device 30 having an overload protection function and a switching power supply using the same.

この従来のスイッチング電源用半導体装置では、パワーMOSFETなどのスイッチング素子1とスイッチング素子1のスイッチング制御を行うための回路により構成されており、スイッチング素子1の高電圧端子(DRAIN端子)61、GND端子62、トランス40の補助巻線40Dからの電源供給を受けるVCC端子63、内部回路の電源ラインとなるVDD端子64、二次側出力のフィードバック信号を受けるFB端子65、過負荷検出を行うCL端子66の6端子を有する。   This conventional semiconductor device for switching power supply is composed of a switching element 1 such as a power MOSFET and a circuit for performing switching control of the switching element 1, and includes a high voltage terminal (DRAIN terminal) 61 of the switching element 1, a GND terminal. 62, a VCC terminal 63 that receives power supply from the auxiliary winding 40D of the transformer 40, a VDD terminal 64 that serves as a power supply line of the internal circuit, an FB terminal 65 that receives a feedback signal of the secondary output, and a CL terminal that performs overload detection 66 terminals are provided.

このスイッチング電源用半導体装置30において、ドレイン電流検出回路6は、スイッチング素子1に流れるドレイン電流を電圧信号に変換し、ドレイン電流検出用比較器8に出力する。   In the switching power supply semiconductor device 30, the drain current detection circuit 6 converts the drain current flowing through the switching element 1 into a voltage signal and outputs the voltage signal to the drain current detection comparator 8.

発振回路9は、スイッチング素子1のターンオンのタイミングを決定しており、通常動作時は100kHzの信号を出力する。   The oscillation circuit 9 determines the turn-on timing of the switching element 1 and outputs a signal of 100 kHz during normal operation.

3は起動用電流源でDRAIN端子61に接続されている。2はレギュレータで、起動時には、起動用電流源3からVCC端子63、VDD端子64への電流供給を行い、VCC電圧がVCC起動電圧に達すると、VCC端子63から、VDD端子64への供給に切り替える。   Reference numeral 3 denotes a starting current source connected to the DRAIN terminal 61. Reference numeral 2 denotes a regulator, which supplies current from the startup current source 3 to the VCC terminal 63 and the VDD terminal 64 during startup. When the VCC voltage reaches the VCC startup voltage, the VCC terminal 63 supplies power to the VDD terminal 64. Switch.

7は起動/停止回路で、VDD電圧がVDD起動電圧以下にある場合は、スイッチング素子1の発振を停止する。   Reference numeral 7 denotes a start / stop circuit, which stops the oscillation of the switching element 1 when the VDD voltage is equal to or lower than the VDD start voltage.

10は、第一のRSフリップフロップで、発振回路9とドレイン電流検出用比較器8の出力が接続されている。発振回路9によってスイッチング素子1のターンオンを決定し、ドレイン電流検出用比較器8によってターンオフを決定する。   Reference numeral 10 denotes a first RS flip-flop, to which the output of the oscillation circuit 9 and the drain current detection comparator 8 is connected. The oscillation circuit 9 determines the turn-on of the switching element 1 and the drain current detection comparator 8 determines the turn-off.

フィードバック信号制御回路11は、FB端子65に接続され、FB端子65に流れ込む電流信号を、電圧信号に変換し、ドレイン電流検出用比較器8の反転入力端子に接続される。   The feedback signal control circuit 11 is connected to the FB terminal 65, converts a current signal flowing into the FB terminal 65 into a voltage signal, and is connected to the inverting input terminal of the drain current detection comparator 8.

つまりFB端子65に流れる電流に応じて、スイッチング素子1に流れるドレイン電流が制御される電流モード制御となっている。   That is, current mode control is performed in which the drain current flowing through the switching element 1 is controlled according to the current flowing through the FB terminal 65.

さらに、ドレイン電流検出用比較器8の反転入力端子には、クランプ回路12が接続され、クランプ回路12には、CL端子66に接続されるクランプ電圧可変回路13が接続される。CL端子66に流れ込む電流が小さくなると、クランプ電圧可変回路13がこれを電圧信号に変換し、クランプ回路12によって、最大ドレイン電流ILIMITがCL端子電流に比例して制御される。さらに、クランプ電圧可変回路13は、CL端子66の電流ICLが、あるレベル以下になると発振回路9に過負荷検出信号CL_lowを出力し、発振周波数が100kHzから12kHzに低減する。   Further, the clamp circuit 12 is connected to the inverting input terminal of the drain current detection comparator 8, and the clamp voltage variable circuit 13 connected to the CL terminal 66 is connected to the clamp circuit 12. When the current flowing into the CL terminal 66 decreases, the clamp voltage variable circuit 13 converts this into a voltage signal, and the clamp circuit 12 controls the maximum drain current ILIMIT in proportion to the CL terminal current. Further, the clamp voltage variable circuit 13 outputs an overload detection signal CL_low to the oscillation circuit 9 when the current ICL of the CL terminal 66 becomes a certain level or lower, and the oscillation frequency is reduced from 100 kHz to 12 kHz.

40は、電力変換用トランスで、一次巻線40AがDRAIN端子61に接続され、補助巻線40Dは整流ダイオード31と平滑コンデンサ32を介してVCC端子63に接続される。二次巻線40Bは二次側整流ダイオード50と二次側平滑コンデンサ51に接続される。   Reference numeral 40 denotes a power conversion transformer. The primary winding 40A is connected to the DRAIN terminal 61, and the auxiliary winding 40D is connected to the VCC terminal 63 via the rectifier diode 31 and the smoothing capacitor 32. The secondary winding 40 </ b> B is connected to the secondary rectifier diode 50 and the secondary smoothing capacitor 51.

58は、定電圧制御用二次側ICを用いた二次側定電圧制御回路で、二次側出力を定電圧に保つように動作する。57は負荷である。負荷57が軽負荷で、二次側出力電圧が定格電圧以上になると、二次側定電圧制御回路58によって制御信号伝達回路であるフォトカプラ35に電流が流れ、フォトカプラ35が接続されるFB端子65に電流が流れる。52は定電圧ダイオード、53はコンデンサ、54、55、56は抵抗である。   58 is a secondary side constant voltage control circuit using the secondary side IC for constant voltage control, and operates so as to keep the secondary side output at a constant voltage. 57 is a load. When the load 57 is a light load and the secondary side output voltage exceeds the rated voltage, the secondary side constant voltage control circuit 58 causes a current to flow to the photocoupler 35 that is a control signal transmission circuit, and the FB to which the photocoupler 35 is connected. A current flows through the terminal 65. 52 is a constant voltage diode, 53 is a capacitor, and 54, 55 and 56 are resistors.

33はVDD電圧の安定化用コンデンサである。   Reference numeral 33 denotes a capacitor for stabilizing the VDD voltage.

34は過負荷検出用抵抗であり、VCC端子63とCL端子66に接続される。   An overload detection resistor 34 is connected to the VCC terminal 63 and the CL terminal 66.

このように構成されたスイッチング電源装置の動作を以下に説明する。   The operation of the switching power supply unit configured as described above will be described below.

まず、スイッチング電源の入力端子Vinに交流電源が投入されると、整流回路70と入力用平滑コンデンサ71によって整流平滑された直流電源として、電力変換用トランス40の一次巻線40Aに供給される。   First, when AC power is supplied to the input terminal Vin of the switching power supply, the DC power is rectified and smoothed by the rectifier circuit 70 and the input smoothing capacitor 71 and supplied to the primary winding 40A of the power conversion transformer 40.

さらに電力変換用トランス40を介して、DRAIN端子61からVCC端子63へ電流供給され、VCC端子63に接続された平滑コンデンサ32が充電される。VCC電圧がある程度上昇すると、VCC端子63からVDD端子64へも電流供給され、VDD端子64に接続された安定化コンデンサ33が充電される。VDD電圧が起動電圧VUVに達すると、起動/停止回路7が動作し、NAND回路5およびインバータ4を介してスイッチング素子1の発振が開始され、同時にドレインからVCCへの電流供給が停止される。   Further, current is supplied from the DRAIN terminal 61 to the VCC terminal 63 via the power conversion transformer 40, and the smoothing capacitor 32 connected to the VCC terminal 63 is charged. When the VCC voltage rises to some extent, current is also supplied from the VCC terminal 63 to the VDD terminal 64, and the stabilization capacitor 33 connected to the VDD terminal 64 is charged. When the VDD voltage reaches the starting voltage VUV, the starting / stopping circuit 7 operates to start oscillation of the switching element 1 via the NAND circuit 5 and the inverter 4, and at the same time, supply of current from the drain to VCC is stopped.

発振が開始されると、トランス40の二次側出力が立ち上がり、同様に補助巻線電圧も立ち上がるため、VCC端子63への電流供給は、補助巻線40Dから行われる。   When the oscillation is started, the secondary output of the transformer 40 rises, and the auxiliary winding voltage also rises. Therefore, the current is supplied to the VCC terminal 63 from the auxiliary winding 40D.

FB端子65には、フォトカプラ35を介して、二次側定電圧制御回路58からの信号が入力されており、二次側出力電圧が定格以上になると、FB端子65にフィードバック電流IFBが流れ、IFBに応じてクランプ回路12が過電流保護レベルILIMITを決定し、スイッチング素子1のドレイン電流を制御する。   A signal from the secondary constant voltage control circuit 58 is input to the FB terminal 65 via the photocoupler 35. When the secondary output voltage exceeds the rating, the feedback current IFB flows to the FB terminal 65. The clamp circuit 12 determines the overcurrent protection level ILIMIT according to IFB, and controls the drain current of the switching element 1.

次に、過負荷になると、二次側出力電圧が低下し、それに比例して補助巻線40Dに接続されるVCC電圧も低下する。VCC電圧が低下すると、過負荷検出用抵抗34を介してCL端子66に流れ込む電流が減少する。これをクランプ電圧可変回路13が検出し、クランプ回路12にILIMIT低下信号を、発振回路9に周波数低下信号CL_lowを出力する。   Next, when an overload occurs, the secondary output voltage decreases, and the VCC voltage connected to the auxiliary winding 40D also decreases in proportion thereto. When the VCC voltage decreases, the current flowing into the CL terminal 66 via the overload detection resistor 34 decreases. The clamp voltage variable circuit 13 detects this, and outputs an ILIMIT drop signal to the clamp circuit 12 and a frequency drop signal CL_low to the oscillation circuit 9.

その結果、出力電力は急激に絞られることとなる。
特開2003−333843号公報
As a result, the output power is rapidly reduced.
JP 2003-333843 A

軽負荷から過負荷への負荷急変時には、まず、二次側出力電圧を定格電圧に保とうとするため、FB電流が増加して、ドレイン電流は製品に定められた最大電流まで流れてフル発振の状態になるが、それでも二次側出力が低下しつづけると、VCC電圧も徐々に低下し、過負荷モードに移行する。   When the load suddenly changes from light load to overload, first, the FB current increases in order to keep the secondary output voltage at the rated voltage, and the drain current flows up to the maximum current specified for the product, causing full oscillation. However, if the secondary output continues to decrease, the VCC voltage also gradually decreases and shifts to the overload mode.

しかし、トランスの漏れインダクタンスが大きい場合など、二次側出力電圧が低下してもVCC電圧がすぐには低下しないために過負荷モードに入らず、その間に、FB電流は流れつづけ、スイッチング素子1は最大電流で発振するという課題があった。   However, when the transformer leakage inductance is large, the VCC voltage does not decrease immediately even if the secondary output voltage decreases, so the overload mode is not entered. During that time, the FB current continues to flow, and the switching element 1 Had the problem of oscillating at the maximum current.

本発明は、上記に鑑み、負荷急変時にも確実に動作する過負荷保護機能を備えたスイッチング電源装置を提供することを目的とする。   In view of the above, an object of the present invention is to provide a switching power supply device having an overload protection function that operates reliably even when a load suddenly changes.

本発明のスイッチング電源装置は、一次巻線と、二次巻線と、補助巻線とを有するトランスと、
一次巻線に入力される直流電圧をスイッチングして、二次巻線および補助巻線にパルス電圧を出力させるスイッチング手段と、
二次巻線のパルス電圧を整流平滑化して得られる直流電圧を負荷へ出力する出力回路と、
出力回路の出力電圧をフィードバックするフィードバック信号を出力するフィードバック回路と、
フィードバック信号に基づいて、スイッチング手段のスイッチング動作を制御する制御回路と、
補助巻線の電流パルスを整流平滑化する整流回路と、
整流回路から出力される補助巻線電圧が出力電圧に比例して過負荷検出レベルまで低下すると、補助巻線電圧の低下に応じて、制御回路を制御し、二次巻線への供給電力を低減する過負荷保護手段とを備え、
過負荷保護手段は、過負荷時に、補助巻線電圧を強制的に低下させる過負荷時放電回路を有し、
過負荷時放電回路は、出力回路が定格電圧に達し起動したことを検出する二次側起動検出回路と、出力回路の負荷が過負荷であることを検出する過負荷検出回路と、放電により補助巻線電圧を低下させる放電手段とを有することを特徴とするものである。
The switching power supply device of the present invention includes a transformer having a primary winding, a secondary winding, and an auxiliary winding,
Switching means for switching a DC voltage input to the primary winding and outputting a pulse voltage to the secondary winding and the auxiliary winding;
An output circuit that outputs a DC voltage obtained by rectifying and smoothing the pulse voltage of the secondary winding to the load;
A feedback circuit that outputs a feedback signal that feeds back the output voltage of the output circuit;
A control circuit for controlling the switching operation of the switching means based on the feedback signal;
A rectifying circuit for rectifying and smoothing the current pulse of the auxiliary winding;
When the auxiliary winding voltage output from the rectifier circuit decreases to the overload detection level in proportion to the output voltage, the control circuit is controlled according to the decrease in the auxiliary winding voltage, and the power supplied to the secondary winding is reduced. With overload protection means to reduce,
Overload protection means, upon overload, have a overload discharge circuit for forcibly lowering the auxiliary winding voltage,
The overload discharge circuit is a secondary side start detection circuit that detects when the output circuit reaches the rated voltage and starts, an overload detection circuit that detects that the load of the output circuit is overloaded, and is supplemented by discharge And a discharge means for reducing the winding voltage .

上記構成において、二次側起動検出回路はフィードバック信号を検出する。   In the above configuration, the secondary side activation detection circuit detects the feedback signal.

上記構成において、過負荷検出回路はフィードバック信号を検出する。   In the above configuration, the overload detection circuit detects the feedback signal.

上記構成において、過負荷時放電回路は、補助巻線電圧が過負荷検出レベルにまで低下すると放電を停止する。   In the above configuration, the overload discharge circuit stops the discharge when the auxiliary winding voltage drops to the overload detection level.

過負荷時にVCC電圧を強制放電させる過負荷時放電回路を追加したため、過負荷時にVCC電圧の低下が鈍いという従来の課題を解決し、負荷急変時においても安全に確実に動作することができ、スイッチング電源の電力損失を最小限に押さえることができる。   Since the overload discharge circuit that forcibly discharges the VCC voltage during overload is added, the conventional problem that the VCC voltage declines slowly during overload can be solved, and it can operate safely and reliably even during sudden load changes. The power loss of the switching power supply can be minimized.

また、二次側起動検出回路と、過負荷検出回路とを有するため、起動時に過負荷時放電回路が動作すると起動できなくなるので、起動時は動作せず、過負荷時のみ動作することができる。   In addition, since it has a secondary-side startup detection circuit and an overload detection circuit, it can no longer start when the overload discharge circuit operates during startup, so it can not operate during startup but can operate only during overload. .

以下、本発明の一実施形態に係るスイッチング電源用半導体装置について、図面を参照しながら説明する。   Hereinafter, a switching power supply semiconductor device according to an embodiment of the present invention will be described with reference to the drawings.

まず、図1は本発明の一実施形態である過負荷保護機能を備えたスイッチング電源用半導体装置30とそれを用いた電源回路例を示す。   First, FIG. 1 shows a switching power supply semiconductor device 30 having an overload protection function according to an embodiment of the present invention and a power supply circuit example using the same.

本発明のスイッチング電源用半導体装置では、パワーMOSFETなどのスイッチング素子1とスイッチング素子1のスイッチング制御を行うための回路により構成されており、スイッチング素子1の高電圧端子(DRAIN端子)61、GND端子62、トランス40の補助巻線40Dからの電源供給を受けるVCC端子63、内部回路の電源ラインとなるVDD端子64、二次側出力のフィードバック信号を受けるFB端子65、過負荷検出を行うCL端子66の6端子を有する。   The semiconductor device for a switching power supply according to the present invention includes a switching element 1 such as a power MOSFET and a circuit for performing switching control of the switching element 1, and includes a high voltage terminal (DRAIN terminal) 61 and a GND terminal of the switching element 1. 62, a VCC terminal 63 that receives power supply from the auxiliary winding 40D of the transformer 40, a VDD terminal 64 that serves as a power supply line of the internal circuit, an FB terminal 65 that receives a feedback signal of the secondary output, and a CL terminal that performs overload detection 66 terminals are provided.

このスイッチング電源用半導体装置30において、ドレイン電流検出回路6は、スイッチング素子1に流れるドレイン電流を電圧信号に変換してドレイン電流検出用比較器8に出力する。   In this switching power supply semiconductor device 30, the drain current detection circuit 6 converts the drain current flowing through the switching element 1 into a voltage signal and outputs the voltage signal to the drain current detection comparator 8.

発振回路9は、スイッチング素子1のターンオンのタイミングを決定しており、通常動作時は、100kHzの信号を出力する。   The oscillation circuit 9 determines the turn-on timing of the switching element 1 and outputs a signal of 100 kHz during normal operation.

3は、起動用の回路電流を供給するための起動用電流源であり、DRAIN端子61に接続されている。起動時にレギュレータ2のスイッチ2Aを介してVCC端子63へ起動電流を供給する。また、起動後にVCC電圧が設定された電圧以下のときは、スイッチ2Bを介してVDD端子64へ回路電流を供給する。   Reference numeral 3 denotes an activation current source for supplying an activation circuit current, which is connected to the DRAIN terminal 61. At startup, a startup current is supplied to the VCC terminal 63 via the switch 2A of the regulator 2. When the VCC voltage is equal to or lower than the set voltage after startup, a circuit current is supplied to the VDD terminal 64 via the switch 2B.

2はレギュレータで、起動時には、起動用電流源3からVCC端子63、VDD端子64への電流供給を行い、VCC電圧がVCC起動電圧に達すると、VCC端子63から、スイッチ2Cを介してVDD端子64への供給に切り替える。   Reference numeral 2 denotes a regulator. During startup, current is supplied from the startup current source 3 to the VCC terminal 63 and the VDD terminal 64. When the VCC voltage reaches the VCC startup voltage, the VDD terminal is connected from the VCC terminal 63 via the switch 2C. Switch to supply to 64.

7は起動/停止回路で、VDD電圧がVDD起動電圧以下にある場合は、スイッチング素子1の発振を停止する。   Reference numeral 7 denotes a start / stop circuit, which stops the oscillation of the switching element 1 when the VDD voltage is equal to or lower than the VDD start voltage.

10は、第一のRSフリップフロップで、発振回路9とドレイン電流検出用比較器8の出力が接続され、発振回路9によってスイッチング素子1のターンオンを決定し、ドレイン電流検出用比較器8によってターンオフを決定する。5はNAND回路で、起動/停止回路7とRSフリップフロップ10の出力を入力とし、4はインバータで、NAND回路5の出力を受けスイッチング素子1のゲートに出力する。   Reference numeral 10 denotes a first RS flip-flop, to which the output of the oscillation circuit 9 and the drain current detection comparator 8 are connected. The oscillation circuit 9 determines the turn-on of the switching element 1, and the drain current detection comparator 8 turns it off. To decide. Reference numeral 5 denotes a NAND circuit, and the outputs of the start / stop circuit 7 and the RS flip-flop 10 are input. Reference numeral 4 denotes an inverter which receives the output of the NAND circuit 5 and outputs it to the gate of the switching element 1.

フィードバック信号制御回路11は、FB端子65に接続され、FB端子65に流れ込む電流信号を、電圧信号に変換し、ドレイン電流検出用比較器8の反転入力端子に接続される。   The feedback signal control circuit 11 is connected to the FB terminal 65, converts a current signal flowing into the FB terminal 65 into a voltage signal, and is connected to the inverting input terminal of the drain current detection comparator 8.

つまりFB端子65に流れる電流に応じて、スイッチング素子1に流れるドレイン電流が制御される電流モード制御となっている。   That is, current mode control is performed in which the drain current flowing through the switching element 1 is controlled according to the current flowing through the FB terminal 65.

さらに、ドレイン電流検出用比較器8の反転入力端子には、クランプ回路12が接続され、クランプ回路12には、CL端子66に接続されるクランプ電圧可変回路13が接続される。CL端子66に流れ込む電流が小さくなると、クランプ電圧可変回路13がこれを電圧信号に変換し、クランプ回路12によって、最大ドレイン電流ILIMITがCL端子電流に比例して制御される。さらに、クランプ電圧可変回路13は、CL端子の電流ICLが、あるレベル以下になると発振回路9に過負荷検出信号CL_lowを出力し、発振周波数が100kHzから12kHzに低減する。   Further, the clamp circuit 12 is connected to the inverting input terminal of the drain current detection comparator 8, and the clamp voltage variable circuit 13 connected to the CL terminal 66 is connected to the clamp circuit 12. When the current flowing into the CL terminal 66 decreases, the clamp voltage variable circuit 13 converts this into a voltage signal, and the clamp circuit 12 controls the maximum drain current ILIMIT in proportion to the CL terminal current. Furthermore, the clamp voltage variable circuit 13 outputs an overload detection signal CL_low to the oscillation circuit 9 when the current ICL at the CL terminal becomes a certain level or lower, and the oscillation frequency is reduced from 100 kHz to 12 kHz.

本発明の特徴である過負荷時放電回路20は、フィードバック信号制御回路11とクランプ電圧可変回路13に接続される。   The overload discharge circuit 20, which is a feature of the present invention, is connected to the feedback signal control circuit 11 and the clamp voltage variable circuit 13.

過負荷時放電回路20は、以下の回路要素を含んでいる。21は過負荷判定比較器で、フィードバック信号制御回路11に接続されている。22は二次側出力判定用比較器である。   The overload discharge circuit 20 includes the following circuit elements. Reference numeral 21 denotes an overload determination comparator connected to the feedback signal control circuit 11. Reference numeral 22 denotes a secondary output determination comparator.

過負荷判定比較器21は、FB電流IFBがあるレベル(IFBH)以下になると過負荷と判定し、ローレベルの信号を出力する。   When the FB current IFB falls below a certain level (IFBH), the overload determination comparator 21 determines that the load is overloaded and outputs a low level signal.

二次側出力判定用比較器22は、FB電流IFBがあるレベル(IFBL)以上流れ始めるとローレベルの信号を出力する。   The secondary-side output determination comparator 22 outputs a low-level signal when the FB current IFB starts to flow beyond a certain level (IFBL).

FB電流とスイッチング素子1のDRAIN端子61に流れる電流Idsの関係を図2に示す。重負荷時、FB端子電流は小さく、ドレイン電流は最大まで流れる。負荷が軽くなりFB端子電流が大きくなってくるとドレイン電流もFB端子電流に応じて小さくなり、FB端子電流がIFB1に達すると、発振を停止する。IFB1にはヒステリシスが設けられており、発振停止後、出力電圧が低下し、FB端子電流がIFB1+ヒステリシスまで回復したら再び発振を再開する。したがって軽負荷時には間欠発振となる。   FIG. 2 shows the relationship between the FB current and the current Ids flowing through the DRAIN terminal 61 of the switching element 1. Under heavy load, the FB terminal current is small and the drain current flows to the maximum. When the load becomes light and the FB terminal current increases, the drain current also decreases according to the FB terminal current. When the FB terminal current reaches IFB1, the oscillation is stopped. IFB1 is provided with a hysteresis. After the oscillation is stopped, the output voltage decreases, and when the FB terminal current recovers to IFB1 + hysteresis, the oscillation is resumed. Therefore, intermittent oscillation occurs at light loads.

23は、第二のRSフリップフロップで、二次側出力判定用比較器22の出力をセット入力とし、クランプ電圧可変回路13の出力をリセット入力とする。   Reference numeral 23 denotes a second RS flip-flop, which uses the output of the secondary-side output determination comparator 22 as a set input and the output of the clamp voltage variable circuit 13 as a reset input.

24はAND回路で、過負荷判定比較器21の出力と、第二のRSフリップフロップ23の出力が接続され、放電手段例えばトランジスタである放電用MOSFET26のゲートを駆動する。FET26は高電圧入力端子であるVCCに直接接続されるため高耐圧MOSFETである。   An AND circuit 24 is connected to the output of the overload determination comparator 21 and the output of the second RS flip-flop 23, and drives the gate of the discharge MOSFET 26, which is a discharge means such as a transistor. The FET 26 is a high voltage MOSFET because it is directly connected to VCC, which is a high voltage input terminal.

25はVCC電圧検出用比較器で、放電用MOSFET26によってVCC電圧が低下した際に、約5Vまで放電用MOSFET26による放電を許容する。   A VCC voltage detection comparator 25 permits discharge by the discharge MOSFET 26 up to about 5 V when the VCC voltage is lowered by the discharge MOSFET 26.

40は、電力変換用トランスで、一次巻線40Aがドレイン端子61に接続され、補助巻線40Dは整流ダイオード31と二次側平滑コンデンサ32によって整流平滑され、VCC端子63に接続される。二次巻線40Bは二次側整流ダイオード50と二次側平滑コンデンサ51に接続される。   Reference numeral 40 denotes a power conversion transformer, the primary winding 40A is connected to the drain terminal 61, and the auxiliary winding 40D is rectified and smoothed by the rectifier diode 31 and the secondary side smoothing capacitor 32, and is connected to the VCC terminal 63. The secondary winding 40 </ b> B is connected to the secondary rectifier diode 50 and the secondary smoothing capacitor 51.

58は、定電圧制御用二次側ICを用いた二次側定電圧制御回路で、二次側出力電圧が一定になるように制御する。57は負荷である。負荷57が軽負荷で、二次側出力電圧が定格電圧以上になると、二次側定電圧制御回路58によって制御信号伝達回路である例えばフォトカプラ35に電流が流れ、フォトカプラ35が接続されるFB端子に電流が流れる。   58 is a secondary side constant voltage control circuit using a secondary side IC for constant voltage control, and controls so that the secondary side output voltage becomes constant. 57 is a load. When the load 57 is a light load and the secondary side output voltage exceeds the rated voltage, the secondary side constant voltage control circuit 58 causes a current to flow to, for example, the photocoupler 35 that is a control signal transmission circuit, and the photocoupler 35 is connected. A current flows through the FB terminal.

33はVDD電圧の安定化用コンデンサである。   Reference numeral 33 denotes a capacitor for stabilizing the VDD voltage.

34は過負荷検出用抵抗であり、VCC端子63とCL端子66に接続されている。   An overload detection resistor 34 is connected to the VCC terminal 63 and the CL terminal 66.

このように構成されたスイッチング電源装置の動作を以下に図3を用いて説明する。   The operation of the thus configured switching power supply apparatus will be described below with reference to FIG.

図3では、本発明の一実施形態における各部の動作をタイミングチャートに示している。上から順に、負荷57の大きさ、VCC電圧(63)、VDD電圧(64)、FB端子65のFB端子電流(IFB)、二次側出力判定用比較器22の出力FBL、クランプ電圧可変回路13の出力CL_low、第二のRSフリップフロップ23の出力Q、過負荷検出用比較器21の出力FBH、放電用MOSFET26のゲート信号を示す。   In FIG. 3, the operation of each part in one embodiment of the present invention is shown in a timing chart. In order from the top, the size of the load 57, the VCC voltage (63), the VDD voltage (64), the FB terminal current (IFB) of the FB terminal 65, the output FBL of the secondary output determination comparator 22, the clamp voltage variable circuit 13 shows an output CL_low, an output Q of the second RS flip-flop 23, an output FBH of the overload detection comparator 21, and a gate signal of the discharge MOSFET 26.

まず、スイッチング電源の入力端子Vinに交流電源が投入されると、整流回路70と入力用平滑コンデンサ71によって整流平滑された直流電源として、電力変換用トランス40の一次巻線40Aに供給される。   First, when AC power is supplied to the input terminal Vin of the switching power supply, the DC power is rectified and smoothed by the rectifier circuit 70 and the input smoothing capacitor 71 and supplied to the primary winding 40A of the power conversion transformer 40.

さらに電力変換用トランス40を介して、DRAIN端子61からVCC端子63へ電流供給され、VCC端子63に接続された平滑コンデンサ32が充電される。VCC電圧がある程度上昇すると、VCC端子63からVDD端子64へも電流供給され、VDD端子64に接続された安定化コンデンサ33が充電される。VDD電圧が起動電圧VUVに達すると、起動/停止回路7が動作しNAND回路5およびインバータ4を介してスイッチング素子1の発振が開始され、同時にドレインからVCCへの電流供給が停止される。   Further, current is supplied from the DRAIN terminal 61 to the VCC terminal 63 via the power conversion transformer 40, and the smoothing capacitor 32 connected to the VCC terminal 63 is charged. When the VCC voltage rises to some extent, current is also supplied from the VCC terminal 63 to the VDD terminal 64, and the stabilization capacitor 33 connected to the VDD terminal 64 is charged. When the VDD voltage reaches the starting voltage VUV, the starting / stopping circuit 7 operates to start oscillation of the switching element 1 via the NAND circuit 5 and the inverter 4, and at the same time, supply of current from the drain to VCC is stopped.

発振が開始されると、二次側出力が定格電圧にまで立ち上がり、フォトカプラ35に電流が流れる。フィードバック信号制御回路11がこれを検出し、第二のRSフリップフロップ23にセット信号を入力し、第二のRSフリップフロップ23の出力はハイレベルとなる。   When oscillation starts, the secondary output rises to the rated voltage, and a current flows through the photocoupler 35. The feedback signal control circuit 11 detects this, inputs a set signal to the second RS flip-flop 23, and the output of the second RS flip-flop 23 becomes high level.

二次側出力を受ける負荷57が過負荷になると、FB電流が減少し、過負荷判定比較器21が、ハイレベルの信号を出力し、AND回路24によって、放電用MOSFET26がオンになる。   When the load 57 receiving the secondary output is overloaded, the FB current decreases, the overload determination comparator 21 outputs a high level signal, and the discharge MOSFET 26 is turned on by the AND circuit 24.

放電用MOSFET26がオンになることによって、VCC電圧が低下するが、VCC電圧が5Vまで低下すると、VCC電圧検出用比較器25がこれを検出し、放電用MOSFET26がオフになる。その後は、従来の過負荷保護機能を備えたスイッチング電源用半導体装置と同じで、CL端子66に流れ込む電流によって過負荷保護機能が動作する。   When the discharge MOSFET 26 is turned on, the VCC voltage is lowered. When the VCC voltage is lowered to 5 V, the VCC voltage detection comparator 25 detects this, and the discharge MOSFET 26 is turned off. Thereafter, the overload protection function is activated by the current flowing into the CL terminal 66, as in the conventional switching power supply semiconductor device having the overload protection function.

本発明においては、起動時と起動後の過負荷時を区別することに特徴がある。   The present invention is characterized by distinguishing between startup and overload after startup.

一次側のVCC電圧が立ち上がり、発振が開始された直後は、二次側出力が立ち上がっていないためにフォトカプラ35に電流は流れず、二次側出力判定用比較器22の出力はローレベルのままとなり、放電用MOSFET26がオンとなることはない。   Immediately after the primary-side VCC voltage rises and oscillation starts, the secondary-side output does not rise, so no current flows through the photocoupler 35, and the output of the secondary-side output determination comparator 22 is low. Thus, the discharging MOSFET 26 is not turned on.

二次側出力が定格電圧に達して、FB電流がIFBL以下になって初めて第二のRSフリップフロップ23にセット信号が入力される。また、CL電流によって過負荷検出されると第二のRSフリップフロップ23にリセット入力される。このような構成により、起動時に過負荷と誤検出して、過負荷時放電回路20が動作することはなく、過負荷のときのみVCC電圧を低下させることができる。   The set signal is input to the second RS flip-flop 23 only when the secondary output reaches the rated voltage and the FB current becomes equal to or less than IFBL. Further, when an overload is detected by the CL current, a reset is input to the second RS flip-flop 23. With such a configuration, an overload is erroneously detected at the time of start-up, and the overload discharge circuit 20 does not operate, and the VCC voltage can be lowered only during an overload.

本発明の実施形態によると、負荷への出力電圧に比例する補助巻線電圧の、過負荷時の補助巻線電圧の電圧低下を利用して過負荷保護を行うスイッチング電源において、過負荷時には、放電回路によって補助巻線電圧を強制的に低下させることにより、負荷急変時に補助巻線電圧が低下しにくい場合でも確実に過負荷保護を行うことができる。さらに、放電回路は起動時と起動後の過負荷とを、区別するので、起動時に過負荷と誤検出して起動できないなどの不具合を防ぐことができる。   According to the embodiment of the present invention, in the switching power supply that performs overload protection using the voltage drop of the auxiliary winding voltage at the time of overload of the auxiliary winding voltage that is proportional to the output voltage to the load, By forcibly reducing the auxiliary winding voltage by the discharge circuit, overload protection can be reliably performed even when the auxiliary winding voltage is difficult to decrease during a sudden load change. Furthermore, since the discharge circuit distinguishes between overloading at startup and overload after startup, it is possible to prevent problems such as failure to start due to erroneous detection of overload at startup.

本発明のスイッチング電源装置は、二次側出力の異常時にこれを確実に検出し、スイッチング電源の電力損失を最小限に押さえるという効果を有し、スイッチング電源装置等に有用である。   The switching power supply of the present invention has an effect of reliably detecting an abnormality in the secondary side output and minimizing the power loss of the switching power supply, and is useful for a switching power supply.

本発明の一実施形態に係る過負荷保護機能を備えたスイッチング電源用半導体装置を用いたスイッチング電源装置を示す回路図である。1 is a circuit diagram showing a switching power supply device using a switching power supply semiconductor device having an overload protection function according to an embodiment of the present invention. FIG. 本発明の一実施形態に係るスイッチング電源用半導体装置におけるFB端子電流とスイッチング素子1のDRAIN端子電流Idsの関係を示す図である。It is a figure which shows the relationship between FB terminal current and DRAIN terminal current Ids of the switching element 1 in the semiconductor device for switching power supplies which concerns on one Embodiment of this invention. 本発明の一実施形態に係るスイッチング電源装置における各部波形のタイミングチャートである。It is a timing chart of each part waveform in a switching power supply concerning one embodiment of the present invention. 従来の過負荷保護機能を備えたスイッチング電源装置の回路図である。It is a circuit diagram of the switching power supply device provided with the conventional overload protection function.

符号の説明Explanation of symbols

1 スイッチング素子
2 レギュレータ
3 起動用電流源
4 ゲートドライバー
5 AND回路
6 ドレイン電流検出回路
7 起動/停止回路
8 ドレイン電流検出用比較器
9 発振回路
10 RSフリップフロップ
11 フィードバック信号制御回路
12 クランプ回路
13 クランプ電圧可変回路
20 過負荷時放電回路
21 過負荷判定比較器
22 二次側出力判定用比較器
26 放電用MOSFET
30 スイッチング電源用半導体装置
70 整流回路
71 入力用平滑コンデンサ

DESCRIPTION OF SYMBOLS 1 Switching element 2 Regulator 3 Start-up current source 4 Gate driver 5 AND circuit 6 Drain current detection circuit 7 Start / stop circuit 8 Drain current detection comparator 9 Oscillation circuit 10 RS flip-flop 11 Feedback signal control circuit 12 Clamp circuit 13 Clamp Voltage variable circuit 20 Overload discharge circuit 21 Overload judgment comparator 22 Secondary output judgment comparator 26 Discharge MOSFET
30 Semiconductor device for switching power supply 70 Rectifier circuit 71 Input smoothing capacitor

Claims (4)

一次巻線と、二次巻線と、補助巻線とを有するトランスと、
前記一次巻線に入力される直流電圧をスイッチングして、前記二次巻線および前記補助巻線にパルス電圧を出力させるスイッチング手段と、
前記二次巻線の前記パルス電圧を整流平滑化して得られる直流電圧を負荷へ出力する出力回路と、
前記出力回路の出力電圧をフィードバックするフィードバック信号を出力するフィードバック回路と、
前記フィードバック信号に基づいて、前記スイッチング手段のスイッチング動作を制御する制御回路と、
前記補助巻線の電流パルスを整流平滑化する整流回路と、
前記整流回路から出力される補助巻線電圧が前記出力電圧に比例して過負荷検出レベルまで低下すると、前記補助巻線電圧の低下に応じて、前記制御回路を制御し、前記二次巻線への供給電力を低減する過負荷保護手段とを備え、
前記過負荷保護手段は、過負荷時に、前記補助巻線電圧を強制的に低下させる過負荷時放電回路を有し、
前記過負荷時放電回路は、前記出力回路が定格電圧に達し起動したことを検出する二次側起動検出回路と、前記出力回路の負荷が過負荷であることを検出する過負荷検出回路と、放電により前記補助巻線電圧を低下させる放電手段とを有することを特徴とするスイッチング電源装置。
A transformer having a primary winding, a secondary winding, and an auxiliary winding;
Switching means for switching a DC voltage input to the primary winding and outputting a pulse voltage to the secondary winding and the auxiliary winding;
An output circuit that outputs a DC voltage obtained by rectifying and smoothing the pulse voltage of the secondary winding to a load;
A feedback circuit that outputs a feedback signal that feeds back an output voltage of the output circuit;
A control circuit for controlling the switching operation of the switching means based on the feedback signal;
A rectifier circuit for rectifying and smoothing the current pulse of the auxiliary winding;
When the auxiliary winding voltage output from the rectifier circuit decreases to the overload detection level in proportion to the output voltage, the control circuit is controlled according to the decrease in the auxiliary winding voltage, and the secondary winding With overload protection means to reduce the power supplied to
It said overload protection means, upon overload, have a overload discharge circuit for forcibly lowering said auxiliary winding voltage,
The overload discharge circuit includes a secondary side start detection circuit that detects that the output circuit has reached a rated voltage and started, an overload detection circuit that detects that the load of the output circuit is overload, Discharging means for reducing the auxiliary winding voltage by discharging .
二次側起動検出回路はフィードバック信号を検出する請求項1記載のスイッチング電源装置。 The switching power supply device according to claim 1, wherein the secondary side activation detection circuit detects a feedback signal . 過負荷検出回路はフィードバック信号を検出する請求項1記載のスイッチング電源装置。 Overload detection circuit according to claim 1 Symbol mounting of the switching power supply for detecting a feedback signal. 過負荷時放電回路は、補助巻線電圧が前記過負荷検出レベルにまで低下すると放電を停止する請求項1記載のスイッチング電源装置。 Overload discharge circuit, according to claim 1 Symbol mounting of the switching power supply auxiliary winding voltage is stopped and discharging is reduced to the overload detection level.
JP2005048114A 2005-02-24 2005-02-24 Switching power supply Expired - Fee Related JP4290662B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005048114A JP4290662B2 (en) 2005-02-24 2005-02-24 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005048114A JP4290662B2 (en) 2005-02-24 2005-02-24 Switching power supply

Publications (2)

Publication Number Publication Date
JP2006238572A JP2006238572A (en) 2006-09-07
JP4290662B2 true JP4290662B2 (en) 2009-07-08

Family

ID=37045631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005048114A Expired - Fee Related JP4290662B2 (en) 2005-02-24 2005-02-24 Switching power supply

Country Status (1)

Country Link
JP (1) JP4290662B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283787A (en) * 2007-05-10 2008-11-20 Matsushita Electric Ind Co Ltd Switching power supply
JP4979536B2 (en) * 2007-10-15 2012-07-18 パナソニック株式会社 Switching power supply
JP6796136B2 (en) * 2016-08-30 2020-12-02 ヌヴォトンテクノロジージャパン株式会社 Switching power supply and semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06106020B2 (en) * 1988-11-14 1994-12-21 サンケン電気株式会社 Switching regulator
JP3610964B2 (en) * 2002-05-13 2005-01-19 松下電器産業株式会社 Switching power supply

Also Published As

Publication number Publication date
JP2006238572A (en) 2006-09-07

Similar Documents

Publication Publication Date Title
JP5147554B2 (en) Switching power supply device and semiconductor device used therefor
JP4987370B2 (en) Method and apparatus for conditional response to fault conditions in switching power supplies
JP4774904B2 (en) DC-DC converter
JP3948448B2 (en) Switching power supply
JP4617931B2 (en) Switching power supply circuit control method
JP3652351B2 (en) Switching power supply
JP2008187813A (en) Switching power supply
JP5971074B2 (en) Switching power supply
JP4965939B2 (en) Power supply
US7161783B2 (en) Overcurrent protection circuit for switching power supply
KR101021993B1 (en) Switching mode power supply and switching control apparatus thereof
WO2016132930A1 (en) Semiconductor device for power supply control
EP2164160B1 (en) Voltage reduction detection circuit and switching power supply system
JP2010124573A (en) Switching power supply unit and semiconductor apparatus used for the same
JP2007174890A (en) Switching power supply and semiconductor device used for it
JP4173115B2 (en) Switching power supply control semiconductor device
JP5126967B2 (en) Switching power supply
JP3425403B2 (en) Semiconductor device and switching power supply device using this semiconductor device
JP2009296790A (en) Switching regulator
JP4290662B2 (en) Switching power supply
JP5254876B2 (en) Power factor improved switching power supply
KR102376334B1 (en) Switching-mode power supply
JP5277706B2 (en) Switching power supply
JP2012018233A (en) Electronic device and image forming apparatus
JP2006246681A (en) Switching power unit

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees