JP2008160487A - ヘテロダイン受信機、ｐｌｌ発振回路及び間欠受信制御方法 - Google Patents

Abstract

【課題】ＰＬＬ発振回路を使用して間欠受信動作を行う受信機のオン・オフ時間の比率を大きくして、省電力効果の向上を図ったＰＬＬ発振回路、ヘテロダイン受信機及びその間欠受信制御方法を提供する。
【解決手段】ＰＬＬ発振回路の要部への電源制御用第一のスイッチと、位相比較器と低域フィルタとの間に挿入した第二のスイッチ回路とを備え、これらを間欠的に制御することにより、ＰＬＬの同期を促進する。
【選択図】図１

Description

本発明はＰＬＬ発振回路、このＰＬＬ発振回路出力をローカル信号とするヘテロダイン受信機、及びその間欠受信制御方法に関する。

携帯電話機等の無線通信機に限らず、殆どの通信装置は高い周波数安定度をもった信号を発生する発振器を備えており、この発振器から出力される周波数信号に基づいて装置各部の制御や、信号処理、搬送波信号等の無線信号の生成を行っている。また、携帯電話機や警察・消防無線機等に代表される無線通信機においては、頻繁に発振周波数を変更する必要があるものが多く、これらの発振器としては、従来から位相同期型発振器（Phase Lock Loop Oscillator）を備えたＰＬＬ発振回路や、更に、ループ中に可変分周器を備えることによって任意に発振周波数を変更できるようにしたＰＬＬ周波数シンセサイザ型発振回路が使用されている。ここでは、両者を含めてＰＬＬ発振回路として説明する。
また、無線通信機の受信待ち受け状態において、消費電力を少なくして、バッテリィの使用時間をできる限り長くするために、間欠的に受信動作を繰り返しながら特定のチャネルや複数のチャネルをスキャニング受信する間欠受信機能を備えたものが多い。

図５は、従来の間欠受信機能を持った受信機の一例を示すブロック図である。この例に示す受信機は、ローカル発振器としての位相同期型発振回路（Phase Lock Loop Oscillator：ＰＬＬ発振回路）４０と、このＰＬＬ発振回路出力信号によって受信高周波信号を中間周波数に変換するヘテロダイン受信部５０と、必要な部分に電源を間欠的に供給する電源部６０とを備えている。更に、ＰＬＬ発振回路４０は、電圧信号によって発振周波数を制御する電圧制御発振器（Voltage Controlled Oscillator；ＶＣＯ）４１と、このＶＣＯ４１の出力信号と基準周波数信号発生器（Reference Frequency Signal Oscillator；Ｒｅｆｆ）４２の出力信号（基準周波数信号）とを比較して両者の周波数差又は位相差に応じた信号を出力する位相比較器（Phase Detector；ＰＤ）４３と、このＰＤ４３の出力信号から低域信号（直流信号成分）を取り出す低域フィルタ（ＬＰＦ；ループフィルタとも称する）４４と、上記ＶＣＯ４１の出力信号を所要周波数に分周する分周器４５と、をループ状に接続したものである。

ＰＬＬ発振回路の動作については、既によく知られているので詳細な説明は省略するが、ＰＤ４３において基準周波数信号と分周したＶＣＯ５０の出力信号との周波数差または位相差に応じた信号を発生し、その信号から直流成分をＬＰＦ４４によって抽出し、この直流信号の電圧でＶＣＯ４１の発振周波数を制御するものであり、ＰＤ４３において比較する基準周波数信号と分周した（周波数変換した）ＶＣＯ４１の出力信号の周波数とが一致するように、即ち、ＬＰＦ４４から出力する直流信号電圧が一定になるようにループ全体が動作することによって、ＶＣＯ４１から発生する周波数の位相が基準周波数信号と同期したものとなる。ここで、基準周波数信号は、一般に温度補償型水晶発振器等の、周波数安定度に優れた発振器を使用することにより、ＶＣＯ４１の出力を、それに同期した高安定度の信号を得るようにしている。また、ＶＣＯ４１とＰＤ４３との間に挿入した分周器の分周比を可変すれば、ＶＣＯ４１の出力周波数が変化するので、その分周比を変化することによってＶＣＯ５０から出力する信号周波数を任意に制御する機能を持ったＰＬＬ発振回路（ＰＬＬ周波数シンセサイザ発振回路）を構成することができる。

また、ヘテロダイン受信部５０は、アンテナ５１と、高周波帯域フィルタ（ＲＦ・ＢＰＦ）５２と、低ノイズ高周波増幅器（ＲＦ・ＡＭＰ）５３と、第二の高周波帯域フィルタ（ＲＦ・ＢＰＦ）５４と、上述したＰＬＬ発振回路のＶＣＯ４０の出力信号と第二ＲＦ・ＢＰＦ５４の出力信号を混合する周波数混合器（ＭＩＸ）５５と、混合した信号から所要の周波数帯信号を取り出す中間周波フィルタ（ＩＦ・ＢＰＦ）５６と、その中間周波数信号を増幅する中間周波増幅器（ＩＦ・ＡＭＰ）５７と、中間周波信号から重畳されたベースバンド信号を取り出す検波器５８と、検波した音声信号等を増幅する低周波増幅器（ＡＦ・ＡＭＰ）５９と、その信号を音響変換するスピーカ６０とを備えたものである。
更に、電源部６０は、これが携帯無線機である場合はバッテリィを、また車載無線機である場合は車両等のバッテリィとなる電源回路６１と、上述したＰＬＬ発振回路４０とヘテロダイン受信部５０の全体への電力供給をオン・オフするスイッチ６２と、そのスイッチのオン・オフを制御するスイッチ制御回路６３とから構成されている。

以上の構成における夫々のブロックの動作については既によく知られているので詳細な説明は省略するが、上記スイッチ６２が所要周期でオン・オフされた場合のＰＬＬ発振回路４０の動作は、図６に示すようになる。即ち、図６（ａ）は、上記電願部６０のスイッチ６２がオン・オフされるタイミングを示すもので、具体的にはＰＬＬ発振回路のＶＣＯ４０とヘテロダイン受信部５０（受信系）全体に電力が供給されるタイミングを示しており、電源オン時間がΔＯＮ、電源オフ時間がΔＯＦＦである。一般に、省電力化のための間欠受信においては、ΔＯＮ＜ΔＯＦＦのように電源オフ時間を長く設定し、電源オン時間は、受信部を起動させて着信の有無を判断する上で必要最小限の時間留めるように設定されている。そして、図示は省略したが、検波器５８の出力信号等に基づいて、電源オン中に着信信号を検出すると、スイッチ制御回路６３によってスイッチ６２をオン状態に保ち、受信動作を継続するようになっている。
このとき、ＰＬＬ発振回路４０においては、図６（ｂ）に示すように、電源が供給される毎に、ＶＣＯ制御電圧、即ち、ループフィルタ（低域フィルタ；ＬＰＦ）４４の出力が、ゼロ電位から立ち上がり所望の周波数になるまでの間（Δｖｃｏ）経過後、受信電界の有無を検波器５８の出力や中間周波増幅器のリミッタ電流（ＦＭの場合）等に基づいて判断し、着信がない場合は再び電源をオフにするよう制御するものである。

なお、少しでも消費電力を少なくする対策として、例えば、特許文献１に記載されたものが知られている。これは、例えば、上述したスイッチ６２をオン・オフするためのスイッチ制御回路６３には常時電源を供給し、内部のクロック信号を発生する必要があるため、その分消費電流が増加する。そこで、その電力を更に省力化するために、信号受信手段内部に微小電力で起動するクロック発生回路を備えたものである。
特開２００２−６４３９２公報

しかしながら、従来のヘテロダイン受信機及びその間欠受信方法では、図６（ａ）、（ｂ）に示した図からも明らかなように、ＰＬＬ発振回路４０に電源を供給してから、正常に受信可能になるまでに相当の時間を要するので、電源オン・オフの比（ΔＯＦＦ／ΔＯＮ；デューティ比）を大きく設定できず、省電力効果に自ずと限界があった。即ち、ＰＬＬ発振回路の立ち上がりに要する時間Δｖｃｏは、受信動作に何等寄与しない無用な電力消費時間となり、省力効率を悪化させる要因となっていた。
図７は、このことを説明するための図であって、ＰＬＬ発振回路の立ち上がり時（Δｖｃｏ）におけるＶＣＯ内部、特に、位相比較器ＰＤ４３の出力と、ループフィルタ（ＬＰＦ）４４の状態変化を示す波形図である。電源が投入されると（ｔ＝０）、それまで電力が遮断されていたＶＣＯ４０の周波数が、低い値から徐々に立ち上がる。このとき、基準信号発生器４２としては通常起動時間が短い水晶発振器を使用する場合が多いので、位相比較器４３の出力には、基準周波数信号と分周器４５を介して供給されるＶＣＯ４１の信号との差の周波数信号（ビート信号）が現れる。その信号からループフィルタ４４によって直流成分が抽出されて、ＶＣＯ４１の制御信号となり、その直流電圧に応じた発振周波数が得られるが、ＰＬＬ回路の周波数引き込み機能により、時間経過とともに両者の周波数差が小さくなって（プルイン過程）、やがて急激にＶＣＯ４１の周波数を基準周波数信号の位相と一致するように動作する位相同期過程（ロックイン過程）に移行し、最終的には位相同期状態（ロックイン状態）に至る。

このように、従来のＰＬＬ発振回路においては、電源が投入されて周波数が安定するまでに相当の時間を要するので、このような発振器の電源をオン・オフしながら間欠受信動作を行うものでは、電源オン時に実際に受信状態になり着信の有無を検出するまでには多くの時間を要していた。このような問題は、ＰＬＬ発振回路を使用する場合以外でも、発振器の立ち上がりに時間を要するものでは大きな問題となっていた。
本発明は、これらの事情に鑑みてなされたものであって、起動安定にある程度の時間を要する発振器を使用して間欠受信動作を行う場合の不具合を解消し、間欠受信におけるオン・オフ時間の比率を大きくして、省電力効果の向上を図ることができるＰＬＬ発振回路、それをローカル信号として使用するヘテロダイン受信機及びその間欠受信制御方法を提供することを目的としている。

本発明はかかる課題を解決するために、請求項１記載のヘテロダイン受信機に関する発明では、電圧／電流によって発振周波数を制御する電圧／電流制御発振器と、該電圧／電流制御発振器の出力信号と外部から供給される基準周波数信号とを比較して両者の周波数差又は位相差に応じた信号を出力する位相比較器と、該位相比較器の出力信号から低域信号成分を取り出し前記電圧／電流制御発振器の制御信号として供給する低域フィルタと、をループ状に接続したＰＬＬ発振回路と、該ＰＬＬ発振回路の出力をローカル信号とするヘテロダイン受信部とを備えた受信機において、前記ＰＬＬ発振回路と受信部の全て又は一部への電力供給をオン・オフする第一のスイッチ回路と、前記位相比較器と低域フィルタとの間に挿入した第二のスイッチ回路と、前記第一及び第二のスイッチ回路を間欠的にオン・オフ制御して間欠受信制御を行うスイッチ制御回路とを備えたことを特徴とする。
請求項２記載の発明では、請求項１記載のヘテロダイン受信機において、前記スイッチ制御回路は、前記ＰＬＬ発振回路が位相同期状態を検出するロック検出回路と、該ロック検出回路によって前記ＰＬＬ発振回路が位相同期状態であることを検出したときに前記ヘテロダイン受信部への着信信号の有無を検出する受信検出回路と、該受信検出回路によって着信信号が検出されたとき、前記第一、第二のスイッチ回路をオン状態に制御するように構成したことを特徴とする。

請求項３記載の発明は、請求項１又は２記載のヘテロダイン受信機において、前記ＰＬＬ発振回路の基準周波数信号発生源として、前記第一のスイッチ回路の制御を受けない水晶発振回路を備えたことを特徴とする。
請求項４記載の発明は、請求項１乃至請求項３の何れか一項に記載のヘテロダイン受信機において、前記ＰＬＬ発振回路の位相比較器に供給する電圧／電流制御発振器出力信号又は基準周波数信号の少なくとも一方を分周する分周器、又は分周率を制御可能な可変分周器を備えたことを特徴とする。
請求項５記載の発明は、ＰＬＬ発振回路に関するもので、電圧／電流によって発振周波数を制御する電圧／電流制御発振器と、該電圧／電流制御発振器の出力信号と外部から供給される基準周波数信号とを比較して両者の周波数差又は位相差に応じた信号を出力する位相比較器と、該位相比較器の出力信号から低域信号成分を取り出し前記電圧／電流制御発振器の制御信号として供給する低域フィルタと、前記位相比較器に供給する電圧／電流制御発振器出力信号又は基準周波数信号の少なくとも一方を分周する分周器もしくは可変分周器とをループ状に接続したＰＬＬ発振回路と、前記基準周波数信号発生源として備えた水晶発振回路と、前記ＰＬＬ発振回路の全て又は一部への電力供給をオン・オフする第一のスイッチ回路と、前記位相比較器と低域フィルタとの間に挿入した第二のスイッチ回路と、前記第一及び第二のスイッチ回路を制御するスイッチ制御回路とを備えたことを特徴とする。

請求項６記載の発明は、受信機の間欠受信制御方法に関するもので、電圧／電流信号によって発振周波数を制御する電圧／電流制御発振器と、該電圧／電流制御発振器の出力信号と外部から供給される基準周波数信号とを比較して両者の周波数差又は位相差に応じた信号を出力する位相比較器と、該位相比較器の出力信号から低域信号成分を取り出し前記電圧／電流制御発振器の制御信号として供給する低域フィルタとをループ状に接続したＰＬＬ発振回路と、該ＰＬＬ発振回路の出力をローカル信号とするヘテロダイン受信部とを備えた受信機において、前記ＰＬＬ発振回路と受信部の全て又は一部への電力供給をオン・オフする第一のスイッチング処理と、前記位相比較器と低域フィルタとの間をオン・オフする第二のスイッチング処理と、前記ＰＬＬ発振回路が位相同期状態であることを検出するロック検出処理と、該ロック検出処理によって前記ＰＬＬ発振回路が位相同期状態であることを検出したとき前記ヘテロダイン受信部への着信信号の有無を検出する受信検出処理と、着信信号が検出されている間、前記第一、第二のスイッチング処理をオン状態に制御する受信継続処理と、を含むことを特徴とする。

請求項１記載のテロダイン受信機に関する発明では、電圧／電流制御発振器と、該電圧／電流制御発振器の出力信号と基準周波数信号とを比較して電圧／電流制御発振器の制御信号を発生する位相比較器及び低域フィルタとをループ状に接続したＰＬＬ発振回路と、このＰＬＬ発振回路の要部への電力供給をオン・オフする第一のスイッチ回路とを備えたヘテロダイン受信機において、前記位相比較器と低域フィルタとの間に挿入した第二のスイッチ回路と、前記第一及び第二のスイッチ回路を間欠的にオン・オフ制御して間欠受信制御を行うスイッチ制御回路と、を備えたので、間欠受信の電源オフの期間に、低域フィルタの出力電位が蓄積保持されてゼロになることがなく、次の電源オン時のＰＬＬ回路のロックインが迅速に達成される。従って、着信の有無の判断を行うまでに要する時間が大幅に短縮されて、間欠受信におけるオン・オフの期間の比率を大きくして省電力効果を向上することが可能となる。また、オン・オフのサイクルを短く設定しても電力の増加が少ないので、単位時間あたりの間欠受信回数を多く設定して、間欠モニタ受信の効果を向上することも可能である。

請求項２記載の発明では、請求項１記載のヘテロダイン受信機において、前記ＰＬＬ発振回路が位相同期状態を検出するロック検出回路を備え、該ロック検出回路の出力結果に基づいて、受信部への着信信号を検出したとき上記第一、第二のスイッチ回路をオン状態に制御するように構成したので、ＰＬＬ発振回路の同期を迅速に検出することができ、安定した周波数状態において着信検出を行うことになり、正確で迅速な着信検出が可能となる。
請求項３記載の発明は、請求項１又は２記載のヘテロダイン受信機において、前記ＰＬＬ発振回路の基準周波数信号発生源として、前記第一のスイッチ回路の制御を受けない水晶発振回路を備えたので、若干の電流増加を伴うものの、基準周波数信号が常に安定した周波数となり、トータル的に、より一層正確で迅速な着信検出が可能となる。

請求項４記載の発明は、請求項１乃至請求項３の何れか一項に記載のヘテロダイン受信機において、前記ＰＬＬ発振回路の位相比較器に供給する電圧／電流制御発振器出力信号又は基準周波数信号の少なくとも一方を分周する分周器、又は分周率を制御可能な可変分周器を備えたので、基準周波数信号を低い周波数に設定可能となり、その周波数安定性の向上や位相比較器の回路構成の簡便化に繋がり、ＰＬＬ回路全体の性能向上を図ることができる。また、可変分周器によれば、その分周比を制御することによって、任意に周波数を変更可能な周波数シンセサイザとして機能させることが可能であり、多チャネルＰＬＬ発振器のＶＣＯ発振回路や多チャネル受信機を構成する上で有用である。また更には、本発明のＰＬＬ発振回路を送信機に採用すれば、例えば間欠送信を行う際に有用である。近年、バースト的に送信する必要があるので、迅速に発振周波数を安定させることは送信機においても必要であり、有用である。

請求項５記載の発明は、ＰＬＬ発振回路に関するもので、少なくとも、電圧／電流制御発振器と、位相比較器と、低域フィルタとをループ状に接続したＰＬＬ発振回路において、このＰＬＬ発振回路の要部への電力供給をオン・オフする第一のスイッチ回路と、前記位相比較器と低域フィルタとの間に挿入した第二のスイッチ回路と、前記第一及び第二のスイッチ回路を間欠的にオン・オフ制御するスイッチ制御回路とを備えたので、ＰＬＬ発振回路への電源供給を間欠的にオフする際、低域フィルタの出力電位が蓄積保持されてゼロになることがなく、次の電源オン時のＰＬＬ回路のロックインが迅速に達成され、周波数が安定するまでの期間が大幅に短縮される。従って、このＰＬＬ発振回路をローカル周波数として使用すれば、受信機の間欠受信におけるオン・オフの期間の比率を大きくして省電力効果を向上することや、単位時間あたりの間欠受信回数を多く設定して、モニタ受信の効果を向上する上で有用である。また、間欠送信機能をもった送信機に使用しても有用である。

請求項６記載の発明は、本発明に係るヘテロダイン受信機の機能を達成する手順を処理方法としたので、その手順を含むようにプログラムを構成し、ＣＰＵやＤＳＰ、ＲＯＭ、ＲＡＭ等を備えた無線機に採用すれば、ソフトウエア手段によって、上述した各種の本発明の同様の効果をもったヘテロダイン受信機として機能させることが可能である。また、これらのフトウエアを、あらかじめＣＤ−ＲＯＭ等の記録媒体に書き込んでおけば、コンピュータに搭載したＣＤ−ＲＯＭドライブのような媒体駆動装置を介して、これらのプログラムを無線機のＣＰＵやメモリあるいは記憶装置に格納することもできる。

以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。以下本発明の実施態様例について説明する。
図１は本発明に係るヘテロダイン受信機の一実施態様例を示すブロック図である。この例に示す受信機は間欠受信機能を持ったもので、ローカル発振器としての位相同期型発振回路（Phase Lock Loop Oscillator：ＰＬＬ発振回路）１と、このＰＬＬ発振回路出力信号をローカル周波数信号として、受信高周波信号を中間周波数に変換するヘテロダイン受信部２と、必要な部分に電源を間欠的に供給する電源部３とを備えている。

更に、ＰＬＬ発振回路１は、電圧信号によって発振周波数を制御する電圧制御発振器（Voltage Controlled Oscillator；ＶＣＯ）１１と、このＶＣＯ１１の出力信号と基準周波数信号発生器（Reference Frequency Signal Oscillator；Ｒｅｆｆ）１２の出力信号（基準周波数信号）とを比較して、両者の周波数差又は位相差に応じた信号を出力する位相比較器（Phase Detector；ＰＤ）１３と、このＰＤ１３の出力信号から低域信号（直流信号成分）を取り出す低域フィルタ（ＬＰＦ）１４と、上記ＶＣＯ１１の出力信号を所要周波数に分周する分周器１５と、をループ状に接続したものであり、更に、上記位相比較器（ＰＤ）１３とループフィルタ（ＬＰＦ）１４との間に、第二のスイッチ（ＳＷ２）１６を挿入したものである。

また、ヘテロダイン受信部２は、上述した図５に示したものと同様に構成した例を示しており、アンテナ２１と、高周波帯域フィルタ（ＲＦ・ＢＰＦ）２２と、低ノイズ高周波増幅器（ＲＦ・ＡＭＰ）２３と、第二の高周波帯域フィルタ（ＲＦ・ＢＰＦ）２４と、上述したＰＬＬ発振回路のＶＣＯ１１の出力信号と第二ＲＦ・ＢＰＦ２４の出力信号を混合する周波数混合器（ＭＩＸ）２５と、混合した信号から所要の周波数帯信号を取り出す中間周波フィルタ（ＩＦ・ＢＰＦ）２６と、その中間周波数信号を増幅する中間周波増幅器（ＩＦ・ＡＭＰ）２７と、中間周波信号から重畳されたベースバンド信号を取り出す検波器２８と、検波した音声信号等を増幅する低周波増幅器（ＡＦ・ＡＭＰ）２９と、その信号を音響変換するスピーカ３０とを備えている。
更に、電源部３は、これが携帯無線機である場合はバッテリィを、また車載無線機である場合は車両等のバッテリィとなる電源回路３１と、上述したＰＬＬ発振回路１とヘテロダイン受信部２の全体への電力供給をオン・オフする第一のスイッチ（ＳＷ１）３２と、そのＳＷ１のオン・オフを制御するスイッチ制御回路３３とから構成されている。

以上の構成において、ＰＬＬ発振回路１の動作については、従来技術において説明したとおりであるので説明を省略するが、この例に示す構成と、上述した図５に示す従来の受信機との違いは、第一に、ＰＬＬ発振回路１の基準周波数発生器１２への電源供給を第一のスイッチＳＷ１の制御から外し、電源回路３１から直接に供給したことである。このように電源供給の間欠制御から外した構成にすれば、若干の消費電流増加は伴うが、基準周波数発生器１２に常時電源供給が行われ、起動時の過渡現象による周波数の不安定期間が無くなるので、その分着信検出を迅速に行うことが可能となり、トータル的な省電力化の効果を損なうことなく、間欠受信処理の迅速化をもたらすことができる。
更に、この実施例では上記位相比較器（ＰＤ）１３とループフィル（ＬＰＦ）１４との間に、第二のスイッチ（ＳＷ２）１６を挿入したので、以下に説明するように、着信検出時間を短縮することが可能となる。

先ず、ＰＬＬ発振回路１の動作については既に説明したとおりであるが、本発明では、位相比較器１３とループフィルタ１４との間に第二のスイッチＳＷ２を挿入するとともに、そのオン・オフを電源部３のスイッチ制御回路３３により、第一のスイッチＳＷ１と同期して制御するように構成している。即ち、間欠受信時に、第一のスイッチＳＷ１と第二のスイッチＳＷ２を、ともにオン・オフすれば、電源供給がオフの間にＶＣＯ１１の制御電圧が位相比較器１３の出力によって強制的にゼロ電位になるのを防止し、それ以前の位相同期状態（ロック状態）における制御電圧が蓄積維持されることになる。従って、再び電力が供給された際に、ループフィルタ（ＬＰＦ）に蓄積された電位に基づきＶＣＯが発振するので、位相同期状態に至るまでの時間が短縮されることになる。

図２（ａ）、（ｂ）は、このことを説明するための図であり、（ａ）は、第一のスイッチＳＷ１と、第二のスイッチＳＷ２がオン・オフされるタイミングを示した図で、ＰＬＬ発振回路１に関しては、基準信号発生源として備えた水晶発振器１２以外への電力の供給と、受信部２（受信系）全体への電力供給が行われるタイミングを示しており、電源オン時間がΔＯＮ、電源オフ時間がΔＯＦＦである。なお、省電力化のための間欠受信において、ΔＯＮ＜ΔＯＦＦのように電源オフ時間を長く設定し、電源オン時間は、受信部を起動させて着信の有無を判断する上で必要最小限の時間に留めるように設定されていることは、既に説明したとおりである。

そして、図示は省略したが、検波器２８出力信号や中間周波増幅器２７の信号等に基づいて、電源オン中に着信信号を検出すると、スイッチ制御回路３３によって第一のスイッチＳＷ１と、第二のスイッチＳＷ２を共にオン状態に保ち、受信動作を継続するようになっている。このとき、ＰＬＬ発振回路１においては、図２（ｂ）に示すように電源が供給される毎に、ＶＣＯ制御電圧、即ち、ループフィルタ（低域フィルタ；ＬＰＦ）１４の出力は、従来例のようにゼロ電位から立ち上がる場合と異なり、それ以前の同期状態における制御電圧にほぼ等しい電圧からのスタートとなる。即ち、ループフィルタ１４の放電による若干の低下を伴う場合があるとしても、前の位相同期状態における制御電圧がほぼそのまま維持されているので、所望の周波数になるまでの間（Δｖｃｏ）が大幅に短縮される効果が得られる。
従って、図２（ｂ）に示すように従来例と同じ時間の電源オン時間にすると、着信の有無を検出できる状態になるまでの時間Δｖｃｏが大幅に短縮されるので、着信検出時間（ロック状態）Δｒｋを含めても、残りの時間Δｔｉが無駄になる。そこで、図３（ａ）、（ｂ）に示すように、電源オン時間をその分（Δｔｉ分）短縮することが可能となる。そうすれば、電源オン期間ΔｏｎがΔｔｉ分少なくなり、電源オフ期間ΔｏｆｆがΔｔｉ分長くなるので、電源オン・オフのデューティが大幅に改善される。

図４は、本発明に基づいた受信機の間欠受信制御方法の一例を示すフローチャートである。図４において処理がスタートすると、間欠受信が設定されている場合は、第一スイッチ（ＳＷ１）と第二スイッチ（ＳＷ２）を共にオンし（Ｓ１）、ＰＬＬ発振回路がロックインしたか否かを確認する（Ｓ２）。このロック検出処理は、図２、図３を用いて説明したようにＰＬＬ発振回路の周波数が安定したΔｒｋの状態、即ち、ＰＬＬ回路がロックインしたか否かを判断する。即ち、ＰＬＬ発振回路がロックするのを待って（Ｓ２ Ｎｏ）、ロック状態を検出したら（Ｓ２ Ｙｅｓ）、受信処理を行う（Ｓ３）。なお、ロック検出は種々の方法があるが、例えば位相比較器１３の出力は、同期状態（ロック状態）では、比較する二つの入力信号の位相が一致し、位相比較出力信号中のビート周波数が理想的にはゼロ（一定置以下）になるので、それを検出することによってロック状態を検出可能である。また、位相比較器１３としてデジタル回路を使用する場合は、パルス信号の幅としてロック状態を検出することも可能である。更には、ロック状態では、ループフィルタ１４の出力電圧が所定値になるので、その値を監視することによっても行うことができる。どのような手段を用いるかは、適宜選択すればよい。

また、Ｓ３の着信有無の判断処理にも各種の方法が考えられる。例えば、受信部２がＦＭ受信機である場合は、中間周波数増幅器２７において中間周波数に変換された受信信号の振幅が飽和するまで大きく増幅され、着信信号がない場合は、音響周波数の高い帯域にわたって大きな雑音信号で満たされた状態となるので、その雑音レベルを監視することによって着信を検出することができる。あるいは中間周波増幅器２７の特質を利用したリミッタ電流の監視も着信検出手段として使用可能である。
Ｓ４の着信有無判断において着信なしと判断された場合は（Ｓ４ Ｎｏ）、第一スイッチ、第二スイッチを共にオフにして（Ｓ５）、予め設定された電源オフ時間が経過したか否かを判断し、電源オフ時間が経過するまで待った上で（Ｓ６ Ｎｏ）、オフ時間が経過したらＳ１のスイッチオン処理に移行して、再び上記フローを繰返す（Ｓ６ Ｙｅｓ）。
一方、上記Ｓ４において着信有りの場合は（Ｓ４ Ｙｅｓ）、スイッチＳＷ１、ＳＷ２を共にオン状態に保ったまま（Ｓ７）、受信状態を継続しながら、上記Ｓ４の着信検出を行う。なお、図示を省略した処理において、間欠受信の解除や、電源断等の処理が行われた場合は、それに基づいた処理を行う。

以上の説明から明らかなように、本発明では、位相比較器１３とループフィルタ１４との間に第二のスイッチＳＷ２を挿入するとともに、そのオン・オフを電源部３のスイッチ制御回路３３により、第一のスイッチＳＷ１と同期して制御したので、電源供給がオフの間にＶＣＯ１１の制御電圧が位相比較器１３の出力によって強制的にゼロ電位になるのを防止し、それ以前の位相同期状態（ロック状態）における制御電圧が蓄積維持され、その効果によって、電源オン時の際の位相同期状態に至るまでの時間が短縮されることになる。短縮される時間は、図２に示した例ではΔｔｉとなり、この時間は繰り返し行われるオン・オフの都度発生するものであるから、トータル的な省電力効果は極めて大きなものとなる。また、オン時間の短縮効果によって、従来とおりの省電力効果のままであれば、単位時間あたりの間欠受信の繰り返し回数を多くすることが可能となるので、Δｏｆｆを長くすることによる受信見逃しの発生を防止して、モニタ受信効果を向上することにも繋がる。

本発明を実施するに際しては、上記の実施例に限らず種々変形が可能である。例えば、電圧制御発振器に代えて、電流によって周波数を制御するものも使用可能である。電圧制御発振回路では、電圧によって容量値が変わる可変容量ダイオードが使用されるが、半導体技術によって同様に容量値を電流によって可変する回路や素子を使用した電流制御発振器を実現可能であるから、それらに本発明を実施することも可能である。また、ＰＬＬ回路やＰＬＬ発振回路、ＰＬＬ周波数シンセサイザ等は種々のＩＣが市販されているので、それらを使用することもできる。更に、ＰＬＬ発振回路に限らず、通常の電圧／電流制御発振器や水晶発振器をローカル発振器として使用する受信機においても、電源オフ時に、制御電圧／電流端子と、その前段部との間にスイッチを挿入し、電源オフ時に同期してこのスイッチをオフすることによって、電源オフ時の制御電圧／電流の消失を防止するし、上述したような本発明の実施例と同様の効果を得ることが可能である。この際に使用する電圧保持手段としては、ＬＰＦのようにコンデンサと抵抗を含む電圧蓄積回路や同様の機能を持った集積回路を使用することができよう。

また、間欠受信動作の制御に関しても、種々のバリエーションが考えられる。例えば、受信状態において一定時間以上着信がない場合は、自動的に間欠受信動作に移行して、図４に示したような処理を行うことや、間欠受信にチャネルスキャニング受信を含めることができる。更に、第一のスイッチと第二のスイッチを完全に同期してオン・オフする他に、第一のスイッチを先にオンすることによって、受信部の動作を安定させておき、その後に一定時間遅れて第二のスイッチをオンすること、又は、逆に第二のスイッチを先にオンしておき、一定時間遅れて第一のスイッチをオンする方法、更には、ＰＬＬ発振回路の基準信号発生器以外のブロックも、第一のスイッチのオン・オフ制御から外し、常時電源供給を行うことによって、更に、着信検出時間を短縮することもできる。あるいは、着信検出処理を、ＰＬＬロック状態を検出した後に実施する例にかぎらず、第二のスイッチをオンした後、一定時間経過後に着信処理を行うように構成すれば、ロック検出処理が省略できるので、消費電流の低減や処理時間短縮効果が得られる可能性がある。また、使用するスイッチは機械式でも電子式でも良いことは云うまでもない。更に第一のスイッチと第二のスイッチの制御ラインは、両者を同期制御する場合は、同一の制御ラインで行い得る。
更に、無線機としては受信部のみならず、送信機能を備えたものに採用して、例えば、間欠送信を行う場合に同様に利用することも可能である。近年、瞬間的に（バースト的に）送信機を起動させる場合があるので、本発明のＰＬＬ発振回路を使用すれば、迅速に間欠送信を行う上で有用であろう。

また、上述した本発明の各制御をプログラムとして実現し、これらを実行可能なＣＰＵ、メモリを備えた通信機にインストールすれば、ソフトウエア的に本発明を実施することができる。例えば、近年、ソフトウエアラジオとして、高周波増幅回路機能についてもデジタル処理し、各種プログラミング手段によって、自在に種々の方式の通信システムに対応できるようになっているので、これらの技術を使用すれば、簡単に本発明を実施する受信機や発振器を構成可能である。市場に流通させる場合には、可搬型の記録媒体にプログラムを格納して流通させ、あるいは、インターネット等を介して接続されたサーバコンピュータの記憶装置にプログラムを格納しておき、インターネット等を通じて他のコンピュータ装置に配信して、本発明の機能が実現される。

本発明の一実施形態にかかるヘテロダイン受信機を示すブロック図である。 本発明の一実施形態例の動作を説明するための信号波形図であり、（ａ）は受信系電源供給タイミング信号波形図、（ｂ）はＶＣＯの制御電圧波形図である。 本発明の他の実施形態例の動作を説明するための信号波形図であり、（ａ）は受信系電源供給タイミング信号波形図、（ｂ）はＶＣＯの制御電圧波形図である。 本発明の一実施形態にかかるヘテロダイン受信機の間欠受信動作の制御例を示すフローチャートである。 従来のヘテロダイン受信機を示すブロック図である。 従来のヘテロダイン受信機の動作を説明するための信号波形図であり、（ａ）は受信系電源供給タイミング信号波形図、（ｂ）はＶＣＯの制御電圧波形図である。 従来のＰＬＬ発振回路の動作を説明するための信号波形図である。

符号の説明

１ ＰＬＬ発振回路、２ 受信部、３ 電源部、１１ 電圧制御発振器（ＶＣＯ）、１２ 基準周波数信号発生源（Ｒｅｆｆ）、１３ 位相比較器（ＰＤ）、 １４ ループフィルタ（ＬＰＦ）、１５ 分周器、１６ 第二のスイッチ（ＳＷ２）、２１ アンテナ、２２、２４、２６ 帯域フィルタ（ＢＰＦ）、２３ 高周波増幅器、２５ 周波数混合機（ＭＩＸ）、２７ 中間周波増幅器、２８ 検波器、２９ 低周波増幅器、３０ スピーカ。

Claims (6)

1. 電圧／電流によって発振周波数を制御する電圧／電流制御発振器と、該電圧／電流制御発振器の出力信号と外部から供給される基準周波数信号とを比較して両者の周波数差又は位相差に応じた信号を出力する位相比較器と、該位相比較器の出力信号から低域信号成分を取り出し前記電圧／電流制御発振器の制御信号として供給する低域フィルタと、をループ状に接続したＰＬＬ発振回路と、
   該ＰＬＬ発振回路の出力をローカル信号とするヘテロダイン受信部と、を備えた受信機において、
   前記ＰＬＬ発振回路と受信部の全て又は一部への電力供給をオン・オフする第一のスイッチ回路と、前記位相比較器と低域フィルタとの間に挿入した第二のスイッチ回路と、前記第一及び第二のスイッチ回路を間欠的にオン・オフ制御して間欠受信制御を行うスイッチ制御回路と、を備えたことを特徴とするヘテロダイン受信機。
2. 前記スイッチ制御回路は、前記ＰＬＬ発振回路が位相同期状態を検出するロック検出回路と、該ロック検出回路によって前記ＰＬＬ発振回路が位相同期状態を検出している間に前記ヘテロダイン受信部への着信信号の有無を検出する受信検出回路と、該受信検出回路によって着信信号が検出されたとき、前記スイッチ制御回路によって前記第一、第二のスイッチ回路をオン状態に制御するように構成したことを特徴とする請求項１記載のヘテロダイン受信機。
3. 前記ＰＬＬ発振回路の基準周波数信号発生源として、前記第一のスイッチ回路の制御を受けない水晶発振回路を備えたことを特徴とする請求項１又は２記載のヘテロダイン受信機。
4. 前記ＰＬＬ発振回路の位相比較器に供給する電圧／電流制御発振器出力信号又は基準周波数信号の少なくとも一方を分周する分周器、又は分周率を制御可能な可変分周器を備えたことを特徴とする請求項１乃至請求項３の何れか一項に記載のヘテロダイン受信機。
5. 電圧／電流によって発振周波数を制御する電圧／電流制御発振器と、該電圧／電流制御発振器の出力信号と外部から供給される基準周波数信号とを比較して両者の周波数差又は位相差に応じた信号を出力する位相比較器と、該位相比較器の出力信号から低域信号成分を取り出し前記電圧／電流制御発振器の制御信号として供給する低域フィルタと、前記位相比較器に供給する電圧／電流制御発振器出力信号又は基準周波数信号の少なくとも一方を分周する分周器もしくは可変分周器とをループ状に接続したＰＬＬ発振回路において、
   前記ＰＬＬ発振回路の全て又は一部への電力供給をオン・オフする第一のスイッチ回路と、前記位相比較器と低域フィルタとの間に挿入した第二のスイッチ回路と、前記第一及び第二のスイッチ回路を制御するスイッチ制御回路と、を備えたことを特徴とするＰＬＬ発振回路。
6. 電圧／電流信号によって発振周波数を制御する電圧／電流制御発振器と、該電圧／電流制御発振器の出力信号と外部から供給される基準周波数信号とを比較して両者の周波数差又は位相差に応じた信号を出力する位相比較器と、該位相比較器の出力信号から低域信号成分を取り出し前記電圧／電流制御発振器の制御信号として供給する低域フィルタとをループ状に接続したＰＬＬ発振回路と、該ＰＬＬ発振回路の出力をローカル信号とするヘテロダイン受信部とを備えた受信機において、
   前記ＰＬＬ発振回路と前記受信部の全て又は一部への電力供給をオン・オフする第一のスイッチング処理と、前記位相比較器と低域フィルタとの間をオン・オフする第二のスイッチング処理と、前記ＰＬＬ発振回路が位相同期状態であることを検出するロック検出処理と、該ロック検出処理によって前記ＰＬＬ発振回路が位相同期状態であることを検出したとき前記ヘテロダイン受信部への着信信号の有無を検出する受信検出処理と、着信信号が検出されている間、前記第一、第二のスイッチング処理をオン状態に制御する受信継続処理と、を含むことを特徴とする受信機の間欠受信制御方法。

Images