JP2008153933A - 高周波直交検波器 - Google Patents
高周波直交検波器 Download PDFInfo
- Publication number
- JP2008153933A JP2008153933A JP2006339772A JP2006339772A JP2008153933A JP 2008153933 A JP2008153933 A JP 2008153933A JP 2006339772 A JP2006339772 A JP 2006339772A JP 2006339772 A JP2006339772 A JP 2006339772A JP 2008153933 A JP2008153933 A JP 2008153933A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- input
- rat race
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【課題】検波ダイオード回路の入力インピーダンスが特性インピーダンスとの整合から外れる場合でも、入力端におけるリターンロスの劣化をなくす。
【解決手段】第１入力端１に接続され、局発信号を同相で２分配する分配器３、第２入力端２に接続され、受信信号を例えば位相差π／２で２分配するブランチラインカプラ４、Ｉ信号側の検波ダイオード７ａ，７ｂに接続され、局発信号及び受信信号を位相差３πで２分配する第１ラットレースハイブリッド５、Ｑ信号側の検波ダイオード７ｃ，７ｄに接続され、局発信号及び受信信号を位相差３πで２分配する第２ラットレースハイブリッド６を有し、上記ラットレースハイブリッド５とダイオード７ａとの間に、移相差π／２の第１移相器１４ａ、上記ラットレースハイブリッド６とダイオード７ｃとの間に、移相差π／２の第２移相器１４ｂを設けると共に、この第２ラットレースハイブリッド６側に、移相量π／４の移相器１５ａ，１５ｂを設ける。
【選択図】図１
【解決手段】第１入力端１に接続され、局発信号を同相で２分配する分配器３、第２入力端２に接続され、受信信号を例えば位相差π／２で２分配するブランチラインカプラ４、Ｉ信号側の検波ダイオード７ａ，７ｂに接続され、局発信号及び受信信号を位相差３πで２分配する第１ラットレースハイブリッド５、Ｑ信号側の検波ダイオード７ｃ，７ｄに接続され、局発信号及び受信信号を位相差３πで２分配する第２ラットレースハイブリッド６を有し、上記ラットレースハイブリッド５とダイオード７ａとの間に、移相差π／２の第１移相器１４ａ、上記ラットレースハイブリッド６とダイオード７ｃとの間に、移相差π／２の第２移相器１４ｂを設けると共に、この第２ラットレースハイブリッド６側に、移相量π／４の移相器１５ａ，１５ｂを設ける。
【選択図】図１
Description
本発明は、レーダ装置、通信装置、各種センサー等に使用される高周波直交検波器、特に整合及び信号端間のアイソレーションに優れた直交検波器の回路構成に関する。
従来から、レーダ装置、通信装置や各種センサー等において、π／２の位相差を有する２つの信号を得るために高周波直交検波器が用いられており、この高周波直交検波器としては、特開２００３−１１０６４０号公報に示すもの等もある一方、ブランチラインカプラ、ラットレースハイブリッド等の分配器を用いるものが提案されている。
図９には、ブランチラインカプラ、ラットレースハイブリッド等を用いた高周波直交検波器の構成例が示されており、この直交検波器は、局発信号を入力する第１入力端（PL）１と受信信号を入力する第２入力端（PR）２との間に、同相２分配器３、ブランチラインカプラ４、第１ラットレースハイブリッド５及び第２ラットレースハイブリッド６を図のように配置する。また、上記第１ラットレースハイブリッド５とＩ信号出力端（I‐IF）１０との間に、検波ダイオード７ａ，７ｂ、チョーク８ａ，８ｂ、コンデンサ９ａ，９ｂが挿入され、上記第２ラットレースハイブリッド６とＱ信号出力端（Q‐IF）１１との間に、検波ダイオード７ｃ，７ｄ、チョーク８ｃ，８ｄ、コンデンサ９ｃ，９ｄが挿入配置される。
このような高周波直交検波器によれば、第１入力端１から入力された局発信号：ＳL ＝Ａｃｏｓ（ωＬt＋θＬ）と第２入力端２から入力された受信信号：ＳR
＝Ｂｃｏｓ（ωＲt＋θＲ）により、Ｉ信号出力端１０からＩＦ信号の一方のＳI信号（Ｉ信号）、Ｑ信号出力端１１からＩＦ信号の他方のＳQ信号（Ｑ信号）が出力される。そして、これらのＳI信号及びＳQ信号は、以下のように表すことができる。
（数１）
ＳI ＝（ＡＢ／１６）×ｃｏｓ（（ωＬt−ωＲt）＋（θＬ−θＲ））
ＳQ ＝（ＡＢ／１６）×ｃｏｓ（（ωＬt−ωＲt）＋（θＬ−θＲ）−π／２）
なお、位相の単位はｒａｄである。
＝Ｂｃｏｓ（ωＲt＋θＲ）により、Ｉ信号出力端１０からＩＦ信号の一方のＳI信号（Ｉ信号）、Ｑ信号出力端１１からＩＦ信号の他方のＳQ信号（Ｑ信号）が出力される。そして、これらのＳI信号及びＳQ信号は、以下のように表すことができる。
（数１）
ＳI ＝（ＡＢ／１６）×ｃｏｓ（（ωＬt−ωＲt）＋（θＬ−θＲ））
ＳQ ＝（ＡＢ／１６）×ｃｏｓ（（ωＬt−ωＲt）＋（θＬ−θＲ）−π／２）
なお、位相の単位はｒａｄである。
図１０には、上記ＳI信号及びＳQ信号が示されており、この図１０及び上記数式１から分かるように、直交検波器では、π／２（９０度）の位相差を有するＳI信号及びＳQ信号（ＩＦ信号）が得られることになる。
特開２００３−１１０６４０号公報
ところで、上記の図９の直交検波器における高周波特性に着目すると、重要な項目としては下記の３項目が挙げられる。
ａ）局発信号入力端（PL−第１入力端１）における特性インピーダンスとの整合度（リターンロス）
ｂ）受信信号入力端（PR−第２入力端２）における特性インピーダンスとの整合度（リターンロス）
ｃ）局発信号入力端（PL）と受信信号入力端（PR）との間の信号分離度（アイソレーション）
ａ）局発信号入力端（PL−第１入力端１）における特性インピーダンスとの整合度（リターンロス）
ｂ）受信信号入力端（PR−第２入力端２）における特性インピーダンスとの整合度（リターンロス）
ｃ）局発信号入力端（PL）と受信信号入力端（PR）との間の信号分離度（アイソレーション）
そして、上記第１ラットレースハイブリッド５の出力端に接続される検波ダイオード７ａ，７ｂ、及び第２ラットレースハイブリッド６の出力端に接続される検波ダイオード７ｃ，７ｄの回路の入力インピーダンスが特性インピーダンスに整合している場合、上記の高周波として重要な項目ａ）〜ｃ）は良好な特性が得られる。
図１１には、上記検波ダイオード７ａ〜７ｄの入力インピーダンスが特性インピーダンスに整合している場合の特性が示されており、高周波として重要な項目ａ）〜ｃ）であるリターンロス及びアイソレーションは、特性線１０１〜１０３に示されるように、周波数比帯域１０％に渡り、概ね−２０ｄＢ以下であり、良好となっている。
図１１には、上記検波ダイオード７ａ〜７ｄの入力インピーダンスが特性インピーダンスに整合している場合の特性が示されており、高周波として重要な項目ａ）〜ｃ）であるリターンロス及びアイソレーションは、特性線１０１〜１０３に示されるように、周波数比帯域１０％に渡り、概ね−２０ｄＢ以下であり、良好となっている。
しかしながら、検波ダイオード７ａ〜７ｄの入力インピーダンスは、これら検波ダイオード７ａ〜７ｄへの局発信号のレベル、該ダイオード自体のロットや周囲温度等の影響を受け、理想的な特性インピーダンスとの整合を保つことは不可能であり、そのため、高周波として重要な項目の１つである、ａ）局発信号入力端（第１入力端１）における特性インピーダンスとの整合度（リターンロス）に劣化が生じるという問題があった。
図１２には、具体的な例として、４個の検波ダイオード７ａ〜７ｄへの入力インピーダンスが特性インピーダンス（例えば５０Ω）との整合から同様に外れ、その入力ＶＳＷＲが２．０：１となったときのリターンロス劣化のシミュレートが示されており、この場合は、特性線２０１に示されるように、リターンロスが−１０ｄＢ程度となり、良好な特性が得られていない。
本発明は上記問題点に鑑みてなされたものであり、その目的は、検波ダイオード回路の入力インピーダンスが特性インピーダンスとの整合から外れる場合でも、入力端におけるリターンロスの劣化が少ない高周波直交検波器を提供することにある。
上記目的を達成するために、本発明に係る高周波直交検波器は、局発信号又は受信信号を入力する第１入力端に接続され、入力信号を位相差π×ｎ0で２分配する分配器と、受信信号又は局発信号を入力する第２入力端に接続され、入力信号を位相差（π／２）（２×ｎ1＋１）で２分配するブランチラインカプラと、Ｉ信号出力端に接続された１対のＩ信号側検波ダイオード回路と、この１対のＩ信号側検波ダイオード回路に接続され、かつ上記分配器及びブランチラインカプラに接続され、局発信号及び受信信号を位相差π×（２×ｎ2＋１）で２分配する第１ラットレースハイブリッドと、Ｑ信号出力端に接続された１対のＱ信号側検波ダイオード回路と、この１対のＱ信号側検波ダイオード回路に接続され、かつ上記分配器及びブランチラインカプラに接続され、局発信号及び受信信号を位相差π×（２×ｎ3＋１）で２分配する第２ラットレースハイブリッドと、上記第１ラットレースハイブリッドと上記Ｉ信号側検波ダイオード回路の１対の片方との間に接続され、（π／２）（２×ｎ4＋１）の移相量を持つ第１移相器と、上記第２ラットレースハイブリッドと上記Ｑ信号側検波ダイオード回路の１対の片方との間に接続され、（π／２）（２×ｎ4＋１）の移相量を持つ第２移相器（第１移相器と同一のもの）と、上記第１ラットレースハイブリッドと上記１対のＩ信号側検波ダイオード回路との間又は上記第２ラットレースハイブリッドと上記１対のＱ信号側検波ダイオード回路との間のいずれか一方に接続され、以下の移相量Ｄを持つ第３移相器と、を含んで構成される高周波直交検波器。
Ｄ＝（−２π×ｎ0−π×（２×ｎ1＋１）＋３×π×（２×ｎ2＋１）−３×π×（２×ｎ3＋１）＋２×π×（２×ｎ5＋１））／４、［ｎ0＝０，１，２，３…、ｎ1＝０，１，２，３…、ｎ2＝０，１，２，３…、ｎ3＝０，１，２，３…、ｎ4＝０，１，２，３…、ｎ5＝０，１，２，３…で、位相の単位はｒａｄとする］。
上記のｎ4 ，ｎ5 は、各移相器で設定される任意の値である。
Ｄ＝（−２π×ｎ0−π×（２×ｎ1＋１）＋３×π×（２×ｎ2＋１）−３×π×（２×ｎ3＋１）＋２×π×（２×ｎ5＋１））／４、［ｎ0＝０，１，２，３…、ｎ1＝０，１，２，３…、ｎ2＝０，１，２，３…、ｎ3＝０，１，２，３…、ｎ4＝０，１，２，３…、ｎ5＝０，１，２，３…で、位相の単位はｒａｄとする］。
上記のｎ4 ，ｎ5 は、各移相器で設定される任意の値である。
上記の構成によれば、第１ラットレースハイブリッドと１対のＩ信号側検波ダイオード回路の中の１つとの間に接続された第１移相器と、第２ラットレースハイブリッドと１対のＱ信号側検波ダイオード回路の中の１つとの間に接続された同様の第２移相器とによって、各構成部材間の接続点（図１のポイントＡ，Ｂ，Ｃ，Ｄ）における１対の検波ダイオード回路からのそれぞれの反射波の位相差を逆相（π）とすることができ、これらの反射波は位相相殺されるので、リターンロスが良好となる。
一方、本願発明では、上述の第１移相器及び第２移相器を挿入することにより、第１入力端と第２入力端との間のアイソレーションが劣化することになるが、このアイソレーションの劣化を解消するために、例えば第２ラットレースハイブリッドと１対のＱ信号側検波ダイオード回路との間に、移相量Ｄの第３移相器が挿入される。即ち、この第３移相器は、各出力端から出力されるＩ信号とＱ信号のπ／２位相差を維持しながら、例えば第１入力端へ向かう２ルートの受信信号の位相差、及び第２入力端へ向かう２ルートの局発信号の位相差のそれぞれが逆相（π）となるようにすることによって、２ルートの各信号の位相が相殺される。この結果、局発信号入力端（第１入力端）と受信信号入力端（第２入力端）との間のアイソレーションが良好に維持される。
本発明によれば、４個の検波ダイオード回路の入力インピーダンスが特性インピーダンスとの整合から同様に外れた場合においても、入力端（局発信号入力端）におけるリターンロスの劣化を改善することができ、検波ダイオードへの局発信号のレベル、検波ダイオードのロットや周囲温度等の影響を受け難い、安定した直交検波器を得ることが可能となる。
図１には、本発明の実施例に係る高周波直交検波器の構成が示されており、この高周波直交検波器は、図９の場合と同様に、局発信号（又は受信信号）を入力する第１入力端（PL)１に同相２分配器３が接続され、この分配器３は入力信号を位相差π×ｎ0（同相）で２分配し、また受信信号（又は局発信号）を入力する第２入力端（PR)２にブランチラインカプラ４が接続され、このブランチラインカプラ４は、入力信号を位相差（π／２）（２×ｎ1＋１）で２分配する。
一方、Ｉ信号出力端（I-IF）１０に、Ｉ信号側検波ダイオード７ａ，７ｂ、チョーク８ａ，８ｂ、コンデンサ９ａ，９ｂが配置され、上記Ｉ信号側検波ダイオード７ａ，７ｂと上記分配器３及びブランチラインカプラ４との間に、第１ラットレースハイブリッド５が接続され、この第１ラットレースハイブリッド５は、局発信号と受信信号を位相差π×（２×ｎ2＋１）で２分配する。また、Ｑ信号出力端（Q-IF）１１に、Ｑ信号側検波ダイオード７ｃ，７ｄ、チョーク８ｃ，８ｄ、コンデンサ９ｃ，９ｄが配置され、上記Ｑ信号側検波ダイオード７ｃ，７ｃと上記分配器３及びブランチラインカプラ４との間に、第２ラットレースハイブリッド６が接続され、この第２ラットレースハイブリッド６も、同様に局発信号と受信信号を位相差π×（２×ｎ3＋１）で２分配する。なお、上記ブランチラインカプラ４のブランチ４４の他端と接地の間には、終端抵抗１２が設けられる。
そして、実施例では、上記第１ラットレースハイブリッド５とＩ信号側検波ダイオード７ａとの間に（７ｂとの間でもよい）、移相量（π／２）（２×ｎ4＋１）の第１移相器１４ａが設けられ、上記第２ラットレースハイブリッド６とＱ信号側検波ダイオード７ｃとの間に（７ｄとの間でもよい）、同一の移相量（π／２）（２×ｎ4＋１）の第２移相器１４ｂが設けられており、これによって、詳細は後述するが、図１のポイント（接続点）Ａ及びＢでの検波ダイオード７ａ，７ｂからのそれぞれの反射波の位相差、またポイントＣ及びＤでの検波ダイオード７ｃ，７ｄからのそれぞれの反射波の位相差を逆相関係にすることができる。
更に、上記第２ラットレースハイブリッド６とＱ信号側検波ダイオード７ｃ，７ｄとの間に（即ち、第２入力端２が接続されてないブランチ４４側に接続される方のラットレースハイブリッドと検波ダイオードとの間に）、移相量Ｄを持つ移相器１５ａ，１５ｂが接続されており、この移相器１５ａ，１５ｂのそれぞれの移相量Ｄは、
Ｄ＝（−２π×ｎ0−π×（２×ｎ1＋１）＋３×π×（２×ｎ2＋１）−３×π×（２×ｎ3＋１）＋２×π×（２×ｎ5＋１））／４、［ｎ0＝０，１，２，３…、ｎ1＝０，１，２，３…、ｎ2＝０，１，２，３…、ｎ3＝０，１，２，３…、ｎ4＝０，１，２，３…、ｎ5＝０，１，２，３…で、位相の単位はｒａｄとする］となる。
即ち、実施例では、例えば上記分配器３の位相差をπ（ｎ0 ＝１）、ブランチラインカプラの位相差をπ／２（ｎ1 ＝０）、第１及び第２ラットレースハイブリッド５，６の位相差を３π（ｎ2，ｎ3
＝１）、移相器１４ａ，１４ｂの移相量をπ／２（ｎ4＝０）、第３移相器１５ａ，１５ｂの移相量Ｄを、π／４（ｎ5＝０）に設定する。
Ｄ＝（−２π×ｎ0−π×（２×ｎ1＋１）＋３×π×（２×ｎ2＋１）−３×π×（２×ｎ3＋１）＋２×π×（２×ｎ5＋１））／４、［ｎ0＝０，１，２，３…、ｎ1＝０，１，２，３…、ｎ2＝０，１，２，３…、ｎ3＝０，１，２，３…、ｎ4＝０，１，２，３…、ｎ5＝０，１，２，３…で、位相の単位はｒａｄとする］となる。
即ち、実施例では、例えば上記分配器３の位相差をπ（ｎ0 ＝１）、ブランチラインカプラの位相差をπ／２（ｎ1 ＝０）、第１及び第２ラットレースハイブリッド５，６の位相差を３π（ｎ2，ｎ3
＝１）、移相器１４ａ，１４ｂの移相量をπ／２（ｎ4＝０）、第３移相器１５ａ，１５ｂの移相量Ｄを、π／４（ｎ5＝０）に設定する。
図２には、上記ブランチラインカプラ４の構成が示されており、このブランチラインカプラ４は、図２（Ａ）のように、４個の信号入力ポート１〜４、特性インピーダンスがＺ０／√２で、長さが（λ／４）（２×ｎx＋１）［即ち、透過位相が（π／２）（２×ｎx＋１）、ｎx＝ｎ1，ｎ2，ｎ3
＝０，１，２，３…］からなる一対の信号伝送ライン（ブランチ１，４）と、特性インピーダンスがＺ０で、長さが（λ／４）（２×ｎx＋１）からなる一対の信号伝送ライン（ブランチ２，３）によって構成された伝送線である。この図２（Ａ）に示したブランチラインカプラは、図２（Ｂ）に示すシンボルで表される。
＝０，１，２，３…］からなる一対の信号伝送ライン（ブランチ１，４）と、特性インピーダンスがＺ０で、長さが（λ／４）（２×ｎx＋１）からなる一対の信号伝送ライン（ブランチ２，３）によって構成された伝送線である。この図２（Ａ）に示したブランチラインカプラは、図２（Ｂ）に示すシンボルで表される。
次に、このブランチラインカプラ４〜６の透過特性及び反射特性について説明する。
（透過特性）図２のポート１から入力された信号Ｓ＝Ａｃｏｓ（ωｔ＋θ）は、ポート３及びポート４に出力され、その出力信号Ｓｐ４，Ｓｐ３は、
Ｓｐ４＝（Ａ／２）×ｃｏｓ（ωｔ＋θ−（（π／２）×（２×ｎx＋１）））、
Ｓｐ３＝（Ａ／２）×ｃｏｓ（ωｔ＋θ−２×（（π／２）×（２×ｎx＋１）））となる。
即ち、ポート３では、入力信号に対して電力は半分で位相がπ／２（９０度）の奇数倍遅れる。また、ポート４では、入力信号に対して電力は半分で位相が（π／２の奇数倍）×２だけ遅れる。例えば、ｎx
＝０の場合、ポート３では入力信号に対して電力は半分で位相がπ／２だけ遅れ、ポート４では入力信号に対して電力は半分で位相がπだけ遅れる。
（透過特性）図２のポート１から入力された信号Ｓ＝Ａｃｏｓ（ωｔ＋θ）は、ポート３及びポート４に出力され、その出力信号Ｓｐ４，Ｓｐ３は、
Ｓｐ４＝（Ａ／２）×ｃｏｓ（ωｔ＋θ−（（π／２）×（２×ｎx＋１）））、
Ｓｐ３＝（Ａ／２）×ｃｏｓ（ωｔ＋θ−２×（（π／２）×（２×ｎx＋１）））となる。
即ち、ポート３では、入力信号に対して電力は半分で位相がπ／２（９０度）の奇数倍遅れる。また、ポート４では、入力信号に対して電力は半分で位相が（π／２の奇数倍）×２だけ遅れる。例えば、ｎx
＝０の場合、ポート３では入力信号に対して電力は半分で位相がπ／２だけ遅れ、ポート４では入力信号に対して電力は半分で位相がπだけ遅れる。
（反射特性）図２のポート３及びポート４の先に接続されるデバイスの入力インピーダンスが特性インピーダンスＺ０と等しい場合は、ポート１から入力された信号Ｓ＝Ａｃｏｓ（ωｔ＋θ）は、ポート３及びポート４において反射がないためにポート２には出力されず、ポート１においても、同様に反射がないため入力信号の戻り信号は出力されない。即ち、ポート１とポート２のアイソレーション(信号分離度)が∞で、ポート１の特性インピーダンスとの整合度(リターンロス)は良好となる。
しかし、ポート３及びポート４の先に接続されるデバイスの入力インピーダンスが特性インピーダンスと等しくなく、反射係数Γ＝ρ∠θ１であった場合、ポート１から入力された信号Ｓ＝Ａｃｏｓ（ωｔ＋θ）は、ブランチ１を通過しポート３にて反射係数ρ、反射位相θ１で反射され、その信号はブランチ３，４を通過してポート２に現れ、
Ｓ１＝ρ×（Ａ／２）×ｃｏｓ（ωｔ＋θ−３×（（π／２）（２×ｎx＋１））−θ１）
となり、また同様にポート１から入力された信号Ｓ＝Ａｃｏｓ（ωｔ＋θ）は、ブランチ１，３を通過しポート４にて反射係数ρ、反射位相θ１で反射され、その信号はブランチ４を通過してポート２に現れ、
Ｓ２＝ρ×（Ａ／２）×ｃｏｓ（ωｔ＋θ−３×（（π／２）（２×ｎx＋１））−θ１）
となり、上記Ｓ１とＳ２がポート２で合成されるために、ポート２においては、ポート１からの入力信号に対して、
Ｓ３＝ρ×Ａ×ｃｏｓ（ωｔ＋θ−３×（（π／２）（２×ｎx＋１））−θ１）
となって出力される。
即ち、電力は反射係数ρ分減衰し、透過位相は−３×（（π／２）（２×ｎx＋１））−θ１となる。例えば、ｎx ＝０、ρ＝１／３、θ１＝π／２の場合、ポート１から入力してポート２に出力される信号は、電力が２０×ｌｏｇ(１／３)[約９．５ｄＢ]減少し、位相が２πの遅延となる。このことは、ポート１とポート２との間のアイソレーションが−９．５ｄＢ、透過位相が２πとなることを意味する。
Ｓ１＝ρ×（Ａ／２）×ｃｏｓ（ωｔ＋θ−３×（（π／２）（２×ｎx＋１））−θ１）
となり、また同様にポート１から入力された信号Ｓ＝Ａｃｏｓ（ωｔ＋θ）は、ブランチ１，３を通過しポート４にて反射係数ρ、反射位相θ１で反射され、その信号はブランチ４を通過してポート２に現れ、
Ｓ２＝ρ×（Ａ／２）×ｃｏｓ（ωｔ＋θ−３×（（π／２）（２×ｎx＋１））−θ１）
となり、上記Ｓ１とＳ２がポート２で合成されるために、ポート２においては、ポート１からの入力信号に対して、
Ｓ３＝ρ×Ａ×ｃｏｓ（ωｔ＋θ−３×（（π／２）（２×ｎx＋１））−θ１）
となって出力される。
即ち、電力は反射係数ρ分減衰し、透過位相は−３×（（π／２）（２×ｎx＋１））−θ１となる。例えば、ｎx ＝０、ρ＝１／３、θ１＝π／２の場合、ポート１から入力してポート２に出力される信号は、電力が２０×ｌｏｇ(１／３)[約９．５ｄＢ]減少し、位相が２πの遅延となる。このことは、ポート１とポート２との間のアイソレーションが−９．５ｄＢ、透過位相が２πとなることを意味する。
次に、ポート１における特性インピーダンスとの整合度をみると、ポート１から入力された信号は、ブランチ１を通過し、ポート３にて反射係数ρ、反射位相θ１で反射され、その信号はブランチ１を通過してポート１に戻り、
Ｓ４＝ρ×（Ａ／２）×ｃｏｓ（ωｔ＋θ−２×（（π／２）（２×ｎx＋１））−θ１）
となり、また同様にポート１から入力信号は、ブランチ１．３を通過しポート４にて反射係数ρ、反射位相θ１で反射され、その信号はブランチ３，１を通過してポート１に戻り、
Ｓ５＝ρ×（Ａ／２）×ｃｏｓ（ωｔ＋θ−４×（（π／２）（２×ｎx＋１））−θ１）
となり、上記Ｓ４とＳ５がポート１で合成されるが、このポート１においては、両信号の位相差が２×（π／２）（２×ｎx＋１）＝π（２×ｎx＋１）、即ちπの奇数倍となり、常に逆相となって位相相殺されるために、ポート１には、ポート３，４からの反射波は出力されない。このことは、ポート１の特性インピーダンスとの整合度が良好であることを意味する。
Ｓ４＝ρ×（Ａ／２）×ｃｏｓ（ωｔ＋θ−２×（（π／２）（２×ｎx＋１））−θ１）
となり、また同様にポート１から入力信号は、ブランチ１．３を通過しポート４にて反射係数ρ、反射位相θ１で反射され、その信号はブランチ３，１を通過してポート１に戻り、
Ｓ５＝ρ×（Ａ／２）×ｃｏｓ（ωｔ＋θ−４×（（π／２）（２×ｎx＋１））−θ１）
となり、上記Ｓ４とＳ５がポート１で合成されるが、このポート１においては、両信号の位相差が２×（π／２）（２×ｎx＋１）＝π（２×ｎx＋１）、即ちπの奇数倍となり、常に逆相となって位相相殺されるために、ポート１には、ポート３，４からの反射波は出力されない。このことは、ポート１の特性インピーダンスとの整合度が良好であることを意味する。
図３には、上記第１及び第２ラットレースハイブリッド５，６の構成が示されており、このラットレースハイブリッド５，６は、図３（Ａ）のように、４個の信号入力ポート１〜４、特性インピーダンスがＺ０×√２で、長さが（λ／４）（２×ｎx＋１）［即ち、透過位相が（π／２）（２×ｎx＋１）、ｎx＝ｎ2，ｎ3
＝０，１，２，３…］からなる６つの信号伝送ライン（ブランチ１〜６）によって構成された伝送線である。この図３（Ａ）に示したラットレースハイブリッドは、図３（Ｂ）に示すシンボルで表される。
＝０，１，２，３…］からなる６つの信号伝送ライン（ブランチ１〜６）によって構成された伝送線である。この図３（Ａ）に示したラットレースハイブリッドは、図３（Ｂ）に示すシンボルで表される。
次に、このラットレースハイブリッド５，６の透過特性及び反射特性について説明する。
（透過特性）図３のポート３，４の入力インピーダンスが回路の特性インピーダンスと等しいとき、ポート１から入力された信号Ｓ＝Ａｃｏｓ（ωｔ＋θ）は、ポート３及びポート４に出力され、その出力信号はそれぞれ、Ｓｐ＝（Ａ／２）ｃｏｓ（ωｔ＋θ−（（π／２）×（２×ｎx＋１）））となる。そして、ポート３，４が特性インピーダンスに整合されているため、ポート３，４からの反射波はなく、ポート１での特性インピーダンスとの整合度は良好となる（リターンロスは∞）。また、同様にポート３，４からの反射波がないことから、ポート２にも信号は現れず、ポート１−２間のアイソレーション（信号分離度）は∞となる。
（透過特性）図３のポート３，４の入力インピーダンスが回路の特性インピーダンスと等しいとき、ポート１から入力された信号Ｓ＝Ａｃｏｓ（ωｔ＋θ）は、ポート３及びポート４に出力され、その出力信号はそれぞれ、Ｓｐ＝（Ａ／２）ｃｏｓ（ωｔ＋θ−（（π／２）×（２×ｎx＋１）））となる。そして、ポート３，４が特性インピーダンスに整合されているため、ポート３，４からの反射波はなく、ポート１での特性インピーダンスとの整合度は良好となる（リターンロスは∞）。また、同様にポート３，４からの反射波がないことから、ポート２にも信号は現れず、ポート１−２間のアイソレーション（信号分離度）は∞となる。
（反射特性）図３のポート３，４の入力インピーダンスが回路の特性インピーダンスと等しくないとき、ポート３及びポート４の先に接続されるデバイスの入力インピーダンスが特性インピーダンスＺ０と等しくなく、反射係数Γ＝ρ∠θ１であった場合、ポート１から入力された信号Ｓ＝Ａｃｏｓ（ωｔ＋θ）は、ブランチ２を通過しポート３にて反射係数ρ、反射位相θ１で反射され、その信号はブランチ２を通過してポート１に戻り、
Ｓ１＝ρ×（Ａ／２）×ｃｏｓ（ωｔ＋θ−２×（（π／２）（２×ｎx＋１））−θ１）
となり、また同様にポート１から入力された信号Ｓ＝Ａｃｏｓ（ωｔ＋θ）は、ブランチ１を通過しポート４にて反射係数ρ、反射位相θ１で反射され、その信号はブランチ１を通過してポート１に戻り、
Ｓ２＝ρ×（Ａ／２）×ｃｏｓ（ωｔ＋θ−２×（（π／２）（２×ｎx＋１））−θ１）
となり、上記Ｓ１とＳ２がポート１で合成されるために、ポート１においては、ポート１からの入力信号に対して、
Ｓ３＝ρ×Ａ×ｃｏｓ（ωｔ＋θ−２×（（π／２）（２×ｎx＋１））−θ１）
の信号が出力される。
例えば、ｎx ＝０、ρ＝１／３、θ１＝π／２の場合、ポート１から入力してポート１に戻る信号は、電力が２０×ｌｏｇ(１／３)[約９．５ｄＢ]減少し、位相がπ（１８０度）の遅延となる。このことは、ポート１の特性インピーダンスの整合が−９．５ｄＢと悪化することを意味する。
Ｓ１＝ρ×（Ａ／２）×ｃｏｓ（ωｔ＋θ−２×（（π／２）（２×ｎx＋１））−θ１）
となり、また同様にポート１から入力された信号Ｓ＝Ａｃｏｓ（ωｔ＋θ）は、ブランチ１を通過しポート４にて反射係数ρ、反射位相θ１で反射され、その信号はブランチ１を通過してポート１に戻り、
Ｓ２＝ρ×（Ａ／２）×ｃｏｓ（ωｔ＋θ−２×（（π／２）（２×ｎx＋１））−θ１）
となり、上記Ｓ１とＳ２がポート１で合成されるために、ポート１においては、ポート１からの入力信号に対して、
Ｓ３＝ρ×Ａ×ｃｏｓ（ωｔ＋θ−２×（（π／２）（２×ｎx＋１））−θ１）
の信号が出力される。
例えば、ｎx ＝０、ρ＝１／３、θ１＝π／２の場合、ポート１から入力してポート１に戻る信号は、電力が２０×ｌｏｇ(１／３)[約９．５ｄＢ]減少し、位相がπ（１８０度）の遅延となる。このことは、ポート１の特性インピーダンスの整合が−９．５ｄＢと悪化することを意味する。
次に、ポート１とポート２との間のアイソレーションをみると、ポート１から入力された信号は、ブランチ２を通過し、ポート３にて反射係数ρ、反射位相θ１で反射され、その信号はブランチ３，４，５を通過し、ポート２においては、
Ｓ４＝ρ×（Ａ／２）×ｃｏｓ（ωｔ＋θ−４×（（π／２）（２×ｎx＋１））−θ１）
となり、また同様にポート１から入力された信号は、ブランチ１を通過しポート４にて反射係数ρ、反射位相θ１で反射され、その信号はブランチ６を通過し、ポート２においては、
Ｓ５＝ρ×（Ａ／２）×ｃｏｓ（ωｔ＋θ−２×（（π／２）（２×ｎx＋１））−θ１）
となり、上記Ｓ４とＳ５がポート２で合成されるが、このポート２においては、両信号の位相差が２×（π／２）（２×ｎx＋１）＝π×（２×ｎx＋１）、即ちπの奇数倍となり、常に逆相となって位相相殺されるために、ポート２には、ポート１からの信号は出力されない。即ち、ポート３，４の入力インピーダンスが回路の特性インピーダンスと等しくない場合においても、ポート１とポート２との間のアイソレーションは∞となる。
Ｓ４＝ρ×（Ａ／２）×ｃｏｓ（ωｔ＋θ−４×（（π／２）（２×ｎx＋１））−θ１）
となり、また同様にポート１から入力された信号は、ブランチ１を通過しポート４にて反射係数ρ、反射位相θ１で反射され、その信号はブランチ６を通過し、ポート２においては、
Ｓ５＝ρ×（Ａ／２）×ｃｏｓ（ωｔ＋θ−２×（（π／２）（２×ｎx＋１））−θ１）
となり、上記Ｓ４とＳ５がポート２で合成されるが、このポート２においては、両信号の位相差が２×（π／２）（２×ｎx＋１）＝π×（２×ｎx＋１）、即ちπの奇数倍となり、常に逆相となって位相相殺されるために、ポート２には、ポート１からの信号は出力されない。即ち、ポート３，４の入力インピーダンスが回路の特性インピーダンスと等しくない場合においても、ポート１とポート２との間のアイソレーションは∞となる。
実施例は以上の構成からなり、以下にその作用を説明する。
図１の第１入力端（PL）１から入力された局発信号：ＳL ＝Ａｃｏｓ（ωＬt＋θＬ）は、同相２分配器３にて２分配された後、例えばπの位相差で２分配する第１ラットレースハイブリッド５及び第２ラットレースハイブリッド６へ供給される。一方、第２入力端（PR）２から入力された受信信号：ＳR
＝Ｂｃｏｓ（ωＲt＋θＲ）は、ブランチラインカプラ４にて例えば位相差π／２にて２分配された後、第１ラットレースハイブリッド５及び第２ラットレースハイブリッド６へ供給される。
図１の第１入力端（PL）１から入力された局発信号：ＳL ＝Ａｃｏｓ（ωＬt＋θＬ）は、同相２分配器３にて２分配された後、例えばπの位相差で２分配する第１ラットレースハイブリッド５及び第２ラットレースハイブリッド６へ供給される。一方、第２入力端（PR）２から入力された受信信号：ＳR
＝Ｂｃｏｓ（ωＲt＋θＲ）は、ブランチラインカプラ４にて例えば位相差π／２にて２分配された後、第１ラットレースハイブリッド５及び第２ラットレースハイブリッド６へ供給される。
そして、上記第１ラットレースハイブリッド５を通過する局発信号ＳL及び受信信号ＳRは、その２つの出力ポートから出力されるが、その一方は第１移相器１４ａを通って検波ダイオード７ａへ入力され、他方は検波ダイオード７ｂへ入力され、ミキシングされることにより、Ｉ信号出力端（I-IF）１０からＩＦのＩ信号ＳIが出力される。また、第２ラットレースハイブリッド６を通過する局発信号ＳL及び受信信号ＳRも、その２つの出力ポートから出力されるが、その一方は、移相量Ｄの第３移相器１５ａと第２移相器１４ｂを通って検波ダイオード７ｃへ入力され、他方は移相量Ｄの第３移相器１５ｂのみを通って検波ダイオード７ｄへ入力され、ミキシングされることにより、Ｑ信号出力端（Q-IF）１１からＩＦのＱ信号ＳQとして出力される。これらのＩ信号出力端１０及びＱ信号出力端１１から出力されるＩ信号及びＱ信号は下記のようになる。
（数２）
ＳI ＝（ＡＢ／１６）×ｃｏｓ（（ωＬt−ωＲt）＋（θＬ−θＲ））
ＳQ ＝（ＡＢ／１６）×ｃｏｓ（（ωＬt−ωＲt）＋（θＬ−θＲ）−π／２）
（数２）
ＳI ＝（ＡＢ／１６）×ｃｏｓ（（ωＬt−ωＲt）＋（θＬ−θＲ））
ＳQ ＝（ＡＢ／１６）×ｃｏｓ（（ωＬt−ωＲt）＋（θＬ−θＲ）−π／２）
この数式２は、上記数式１と同じになっており、実施例では、第１移相器１４ａ、第２移相器１４ｂ及び第３移相器１５ａ，１５ｂを設けた場合でも、その挿入による影響はなく、π／２の位相差を有する良好なＳI信号とＳQ信号が得られる。
このことを、位相差に着目して説明する。
例えば、第１入力端１からｃｏｓ（ωＬt）の局発信号、第２入力端２からｃｏｓ（ωＲt）の受信信号が入力されたとき、Ｉ信号出力端１０におけるＩ信号は、
（数３）
Ｉ信号：ｃｏｓ（（ωＲ−ωＬ）t−（π／２）（２×ｎ1＋１））となり、
一方、Ｑ信号出力端１１でのＱ信号は、
Ｑ信号：ｃｏｓ（（ωＲ−ωＬ）t−２×（π／２）（２×ｎ1＋１）＋π×ｎ0 ）となる。
（数４）
そして、これらの信号の位相差は、
Ｉ信号−Ｑ信号
＝−（π／２）（２×ｎ1＋１）−（−２×（π／２）（２×ｎ1＋１）＋π×ｎ0 ）
＝−（π／２）（２×ｎ1＋１）＋２×（π／２）（２×ｎ1＋１）−π×ｎ0 ）
＝（π／２）（２×ｎ1＋１）−π×ｎ0
となる。
例えば、第１入力端１からｃｏｓ（ωＬt）の局発信号、第２入力端２からｃｏｓ（ωＲt）の受信信号が入力されたとき、Ｉ信号出力端１０におけるＩ信号は、
（数３）
Ｉ信号：ｃｏｓ（（ωＲ−ωＬ）t−（π／２）（２×ｎ1＋１））となり、
一方、Ｑ信号出力端１１でのＱ信号は、
Ｑ信号：ｃｏｓ（（ωＲ−ωＬ）t−２×（π／２）（２×ｎ1＋１）＋π×ｎ0 ）となる。
（数４）
そして、これらの信号の位相差は、
Ｉ信号−Ｑ信号
＝−（π／２）（２×ｎ1＋１）−（−２×（π／２）（２×ｎ1＋１）＋π×ｎ0 ）
＝−（π／２）（２×ｎ1＋１）＋２×（π／２）（２×ｎ1＋１）−π×ｎ0 ）
＝（π／２）（２×ｎ1＋１）−π×ｎ0
となる。
この式の値、即ちＩ−Ｑ信号の位相差（Ｑ基準）は、−（π／２）の奇数倍で、＋（π／２）又は−（π／２）となり、ｎ0〜ｎ4がどの値であっても、常にπ／２（９０ｄｅｇ）の位相差を保ち、直交検波器として動作することになる。
ここで、第１移相器１４ａ、第２移相器１４ｂ及び第３移相器１５ａ，１５ｂには、局発信号と受信信号の両方が通過するため、これら移相器１４ａ，１４ｂ，１５ａ，１５ｂで変化した移相量は、検波ミキシングされるときに引き算されてπ／２の位相差が保たれることになり、検波ダイオード７ａ〜７ｄの入力インピーダンスが特性インピーダンスと整合しているか否かに拘らず、同じ結果となる。
ここで、第１移相器１４ａ、第２移相器１４ｂ及び第３移相器１５ａ，１５ｂには、局発信号と受信信号の両方が通過するため、これら移相器１４ａ，１４ｂ，１５ａ，１５ｂで変化した移相量は、検波ミキシングされるときに引き算されてπ／２の位相差が保たれることになり、検波ダイオード７ａ〜７ｄの入力インピーダンスが特性インピーダンスと整合しているか否かに拘らず、同じ結果となる。
次に、実施例において第１ラットレースハイブリッド５の出力端に接続される検波ダイオード７ａ，７ｂ及び第２ラットレースハイブリッド６の出力端に接続される検波ダイオード７ｃ，７ｄのそれぞれの入力インピーダンスが特性インピーダンスとの整合から外れ、その入力ＶＳＷＲが２．０：１となったときの高周波直交検波器における高周波特性に着目する。
重要な項目としては上述のように、下記の３項目が挙げられる。
ａ）第１入力端（局発信号入力端PL）１における特性インピーダンスとの整合度（リターンロス）
ｂ）第２入力端（受信信号入力端PR）２における特性インピーダンスとの整合度（リターンロス）
ｃ）第１入力端１と第２入力端２との間の信号分離度（アイソレーション）
ａ）第１入力端（局発信号入力端PL）１における特性インピーダンスとの整合度（リターンロス）
ｂ）第２入力端（受信信号入力端PR）２における特性インピーダンスとの整合度（リターンロス）
ｃ）第１入力端１と第２入力端２との間の信号分離度（アイソレーション）
まず、上記重要な項目ａ）、ｂ）について説明する。
第１ステップとして、位相差πの第１ラットレースハイブリッド５の入力端であるポイントＡにおける特性インピーダンスとの整合度（リターンロス）に着目すると、検波ダイオード７ｂからの局発信号の反射波と移相量π／２の第１移相器１４ａを通過した検波ダイオード７ａからの局発信号の反射波は、ポイントＡにおいてお互いの位相差がπ（逆相）であり、位相相殺されることにより、リターンロスは良好な状態に保たれる。また、同様にポイントＢにおいても、受信信号の検波ダイオード７ｂからの反射波と第１移相器１４ａを通過した検波ダイオード７ａからの反射波は位相相殺されるため、リターンロスは良好に保たれる。
第１ステップとして、位相差πの第１ラットレースハイブリッド５の入力端であるポイントＡにおける特性インピーダンスとの整合度（リターンロス）に着目すると、検波ダイオード７ｂからの局発信号の反射波と移相量π／２の第１移相器１４ａを通過した検波ダイオード７ａからの局発信号の反射波は、ポイントＡにおいてお互いの位相差がπ（逆相）であり、位相相殺されることにより、リターンロスは良好な状態に保たれる。また、同様にポイントＢにおいても、受信信号の検波ダイオード７ｂからの反射波と第１移相器１４ａを通過した検波ダイオード７ａからの反射波は位相相殺されるため、リターンロスは良好に保たれる。
図６には、上記第１ステップでの特性例が示されており、各ポイントＡ及びＢでのリターンロスは特性線３０１，３０２に示されるように良好となる。しかし、ポイントＡ−Ｂ間のアイソレーションは、特性線３０３のように、検波ダイオード７ａ，７ｂの不整合によって約−１０ｄＢに劣化する。なお、このポイントＡ−Ｂ間の透過位相は−２πである。
第２ステップとして、位相差πの第２ラットレースハイブリッド６の入力端であるポイントＣにおける特性インピーダンスとの整合度に着目すると、移相量Ｄ（π／４）の第３移相器１５ｂを通過した検波ダイオード７ｄからの局発信号の反射波と、移相量Ｄ（π／４）の第３移相器１５ａ及び移相量π／２の第２移相器１４ｂを通過した検波ダイオード７ｃからの局発信号の反射波は、ポイントＣにおいてお互いの位相差がπ（逆相）であり、位相相殺されることにより、リターンロスは良好な状態に保たれる。また、同様にポイントＤにおいても、第３移相器１５ｂを通過した受信信号の検波ダイオード７ｄからの反射波と第３移相器１５ａ及び第２移相器１４ｂを通過した検波ダイオード７ａからの反射波は位相相殺されるため、リターンロスは良好に保たれる。
図７には、上記第２ステップでの特性例が示されており、各ポイントＣ及びＤでのリターンロスは特性線４０１，４０２に示されるように良好となる。しかし、ポイントＣ−Ｄ間のアイソレーションは、特性線４０３のように、検波ダイオード７ｃ，７ｄの不整合によって約−１０ｄＢに劣化する。なお、このポイントＣ−Ｄ間の透過位相は−π／２である。
最後の第３ステップとして、第１移相器１４ａ、第２移相器１４ｂ及び第３移相器１５ａ，１５ｂを挿入した実施例の高周波特性に着目すると、上記第１及び第２ステップで説明したように、ポイントＡ，Ｂ並びにポイントＣ，Ｄにおいて特性インピーダンスとの良好な整合が保たれることから、重要な項目ａ）、ｂ）に関し、局発信号の第１入力端１及び受信信号の第２入力端２における特性インピーダンスとの整合度は良好となる。
図８には、実施例の特性例が示されており、特性線５０１，５０２のように、周波数比帯域１０％に渡って、リターンロスは概ね−２０ｄＢ以下と良好な特性となっている。
図８には、実施例の特性例が示されており、特性線５０１，５０２のように、周波数比帯域１０％に渡って、リターンロスは概ね−２０ｄＢ以下と良好な特性となっている。
次に、重要な項目ｃ）のアイソレーション（信号分離度）の改善を図４及び図５により説明する。
図４には、第２入力端２から第１入力端１へ向かう受信信号のアイソレーションを説明するための図が示されており、図４に示されるように、第２入力端２から受信信号ｃｏｓ（ωＲt）が入力されたとき、第１ラットレースハイブリッド５を通って第１入力端１に達する図の上側ルートの漏れ信号（Upper
Leakage）701は、
ｃｏｓ（ωＲt−（π／２）（２×ｎ1＋１）−３×（π／２）（２×ｎ2＋１）−（π／２）（２×ｎ4＋１））
で、第２ラットレースハイブリッド６を通って第１入力端１に達する下側ルートの漏れ信号（Lower Leakage）702は、
ｃｏｓ（ωＲt−２×（π／２）（２×ｎ1＋１）−３×（π／２）（２×ｎ3＋１）−（π／２）（２×ｎ4＋１）−２Ｄ−π×ｎ0）
となり、下側漏れ信号702と上側漏れ信号701との位相差（下側基準）は、
−（π／２）（２×ｎ1＋１）−３×（π／２）（２×ｎ2＋１）−（π／２）（２×ｎ4＋１）＋２×（π／２）（２×ｎ1＋１）＋３×（π／２）（２×ｎ3＋１）＋（π／２）（２×ｎ4＋１）＋２Ｄ＋π×ｎ0
＝π×ｎ0 ＋（π／２）（２×ｎ1＋１）−３×（π／２）（２×ｎ2＋１）＋３×（π／２）（２×ｎ3＋１）＋２Ｄ
であり、この式のＤに、移相量Ｄを代入すると、
π×ｎ0 ＋（π／２）（２×ｎ1＋１）−３×（π／２）（２×ｎ2＋１）＋３×（π／２）（２×ｎ3＋１）−π×ｎ0−（π／２）（２×ｎ1＋１）＋３×（π／２）（２×ｎ2＋１）−３×（π／２）（２×ｎ3＋１）＋π×（２×ｎ5＋１）
＝π×（２×ｎ5＋１）
となる。従って、信号701と702は、逆相となり、位相相殺によって出力されないことになり、局発信号入力端である第１入力端１と受信信号入力端である第２入力端２との間のアイソレーション（信号分離度）は良好な状態に維持される。上記説明では、第２入力端２に入力した受信信号について説明したが、第１入力端に入力する局発信号についても同様となる。
図４には、第２入力端２から第１入力端１へ向かう受信信号のアイソレーションを説明するための図が示されており、図４に示されるように、第２入力端２から受信信号ｃｏｓ（ωＲt）が入力されたとき、第１ラットレースハイブリッド５を通って第１入力端１に達する図の上側ルートの漏れ信号（Upper
Leakage）701は、
ｃｏｓ（ωＲt−（π／２）（２×ｎ1＋１）−３×（π／２）（２×ｎ2＋１）−（π／２）（２×ｎ4＋１））
で、第２ラットレースハイブリッド６を通って第１入力端１に達する下側ルートの漏れ信号（Lower Leakage）702は、
ｃｏｓ（ωＲt−２×（π／２）（２×ｎ1＋１）−３×（π／２）（２×ｎ3＋１）−（π／２）（２×ｎ4＋１）−２Ｄ−π×ｎ0）
となり、下側漏れ信号702と上側漏れ信号701との位相差（下側基準）は、
−（π／２）（２×ｎ1＋１）−３×（π／２）（２×ｎ2＋１）−（π／２）（２×ｎ4＋１）＋２×（π／２）（２×ｎ1＋１）＋３×（π／２）（２×ｎ3＋１）＋（π／２）（２×ｎ4＋１）＋２Ｄ＋π×ｎ0
＝π×ｎ0 ＋（π／２）（２×ｎ1＋１）−３×（π／２）（２×ｎ2＋１）＋３×（π／２）（２×ｎ3＋１）＋２Ｄ
であり、この式のＤに、移相量Ｄを代入すると、
π×ｎ0 ＋（π／２）（２×ｎ1＋１）−３×（π／２）（２×ｎ2＋１）＋３×（π／２）（２×ｎ3＋１）−π×ｎ0−（π／２）（２×ｎ1＋１）＋３×（π／２）（２×ｎ2＋１）−３×（π／２）（２×ｎ3＋１）＋π×（２×ｎ5＋１）
＝π×（２×ｎ5＋１）
となる。従って、信号701と702は、逆相となり、位相相殺によって出力されないことになり、局発信号入力端である第１入力端１と受信信号入力端である第２入力端２との間のアイソレーション（信号分離度）は良好な状態に維持される。上記説明では、第２入力端２に入力した受信信号について説明したが、第１入力端に入力する局発信号についても同様となる。
図５には、第１入力端１から第２入力端２へ向かう局発信号についての位相の変化に着目した説明図が示されており、局発信号はπ／２の透過位相を有する同相の２分配器３にて２分配されるため、ポイントＡ及びポイントＣにおいては、図５中の位相グラフで表されるように、第１入力端１に対しπ／２の位相遅れとなる。このポイントＡを通過した上側の局発信号（703）は、第１ラットレースハイブリッド５を通過し、移相量π／２の第１移相器１４ａと検波ダイオード７ａ，７ｂからの反射によりポイントＢに出力されるが、上記第１ステップで説明したように、透過位相が−２πであるため、ポイントＢにおいては、局発信号は第１入力端１に対しπ／２の位相遅れとなる。そして、ポイントＢを通過した局発信号は、ブランチラインカプラ４を通過して第２入力端２に出力されるが、このとき、局発信号（703）はブランチ４１を通過するためπ／２の位相遅延が生じ、この結果、第２入力端２においては第１入力端１に対しπの位相遅延となる。
一方、上記ポイントＣを通過した下側の局発信号（704）は、第２ラットレースハイブリッド６を経由し、移相量π／２の第２移相器１４ｂ及び移相量Ｄ＝π／４の第３移相器１５ａ，１５ｂを通過した後、検波ダイオード７ｃ，７ｄにて反射されポイントＤに出力されるが、上記第２ステップで説明したように、透過位相が−π／２であるため、ポイントＤにおいては第１入力端１に対しπの位相遅れとなる。そして、ポイントＤを通過した局発信号はブランチラインカプラ４を通過して第２入力端２に出力されるが、このとき、局発信号（704）はブランチ４３，４１を通過するためπ［＝２×（π／２）］の位相遅延が生じ、この結果、第２入力端２においては第１入力端１に対し２πの位相遅延となる。
そして、上記πの位相遅延を持つ漏れ信号703（Upper Leakage）と２πの位相遅延を持つ漏れ信号704（Lower Leakage）が第２入力端２にて合成されるが、両信号の位相差はπ［＝２π−π］と逆相となるため、お互いに位相相殺され、この結果、第１入力端２には局発信号が出力されず、実施例では、図８の特性線５０３に示されるように、良好なアイソレーションが保たれることになる。即ち、周波数比帯域１０％に渡り、アイソレーションは概ね−２０ｄＢ以下となっている。
以上のように、実施例では、移相量π／２の第１及び第２の移相器１４ａ，１４ｂを挿入することにより、図１のポイントＡ，Ｂにおける１対の検波ダイオード７ａ，７ｂからのそれぞれの反射波の位相差、及びポイントＣ，Ｄにおける１対の検波ダイオード７ｃ，７ｄからのそれぞれの反射波の位相差を逆相として、リターンロスを良好にし、また移相器１４ａ，１４ｂの挿入で生じる第１入力端１と第２入力端２との間のアイソレーションの劣化を、移相量Ｄ＝π／４の第３移相器１５ａ，１５ｂの挿入によって解消することができ、検波ダイオード７ａ，７ｂ，７ｃ，７ｄの入力インピーダンスが特性インピーダンスとの整合から外れ、その入力ＶＳＷＲが２．０：１となった時においても、高周波特性が悪化しない良好な高周波直交検波器が得られる。
なお、上記実施例では、局発信号の分配に同相２分配器３を使用したが、位相差がπ×ｎ0［ｎ0＝０，１，２，３…］で２分配する他の分配器でも同様の効果が得られる。また、ブランチラインカプラ４としてπ／２（入／４）の位相差で２分配するものを使用したが、（π／２）（２×ｎ＋１）［ｎ＝０，１，２，３…］で２分配する他のブランチラインカプラでも同様の効果が得られ、このブランチラインカプラの代わりにレンジカプラを使用してもよい。更に、実施例では、位相差πのラットレースハイブリッド５，６を使用したが、位相差π×（２×ｎ＋１）［ｎ＝０，１，２，３…］で２分配する他のラットレースハイブリッドでも同様の効果が得られる。
１…第１入力端（局発信号入力端）、 ２…第２入力端（受信信号入力端）、
３…同相２分配器、 ４…ブランチラインカプラ、
５…第１ラットレースハイブリッド、 ６…第２ラットレースハイブリッド、
７ａ，７ｂ，７ｃ，７ｄ…検波ダイオード、
８ａ，８ｂ，８ｃ，８ｄ…チョーク、
１０…Ｉ信号出力端、 １１…Ｑ信号出力端、
１２…終端抵抗、 １４ａ…第１移相器、
１４ｂ…第２移相器、 １５ａ，１５ｂ…第３移相器。
３…同相２分配器、 ４…ブランチラインカプラ、
５…第１ラットレースハイブリッド、 ６…第２ラットレースハイブリッド、
７ａ，７ｂ，７ｃ，７ｄ…検波ダイオード、
８ａ，８ｂ，８ｃ，８ｄ…チョーク、
１０…Ｉ信号出力端、 １１…Ｑ信号出力端、
１２…終端抵抗、 １４ａ…第１移相器、
１４ｂ…第２移相器、 １５ａ，１５ｂ…第３移相器。
Claims (1)
- 局発信号又は受信信号を入力する第１入力端に接続され、入力信号を位相差π×ｎ0で２分配する分配器と、
受信信号又は局発信号を入力する第２入力端に接続され、入力信号を位相差（π／２）（２×ｎ1＋１）で２分配するブランチラインカプラと、
Ｉ信号出力端に接続された１対のＩ信号側検波ダイオード回路と、
この１対のＩ信号側検波ダイオード回路に接続され、かつ上記分配器及びブランチラインカプラに接続され、局発信号及び受信信号を位相差π×（２×ｎ2＋１）で２分配する第１ラットレースハイブリッドと、
Ｑ信号出力端に接続された１対のＱ信号側検波ダイオード回路と、
この１対のＱ信号側検波ダイオード回路に接続され、かつ上記分配器及びブランチラインカプラに接続され、局発信号及び受信信号を位相差π×（２×ｎ3＋１）で２分配する第２ラットレースハイブリッドと、
上記第１ラットレースハイブリッドと上記Ｉ信号側検波ダイオード回路の１対の片方との間に接続され、（π／２）（２×ｎ4＋１）の移相量を持つ第１移相器と、
上記第２ラットレースハイブリッドと上記Ｑ信号側検波ダイオード回路の１対の片方との間に接続され、（π／２）（２×ｎ4＋１）の移相量を持つ第２移相器と、
上記第１ラットレースハイブリッドと上記１対のＩ信号側検波ダイオード回路との間又は上記第２ラットレースハイブリッドと上記１対のＱ信号側検波ダイオード回路との間のいずれか一方に接続され、以下の移相量Ｄを持つ第３移相器と、
Ｄ＝（−２π×ｎ0−π×（２×ｎ1＋１）＋３×π×（２×ｎ2＋１）−３×π×（２×ｎ3＋１）＋２×π×（２×ｎ5＋１））／４、［ｎ0＝０，１，２，３…、ｎ1＝０，１，２，３…、ｎ2＝０，１，２，３…、ｎ3＝０，１，２，３…、ｎ4＝０，１，２，３…、ｎ5＝０，１，２，３…で、位相の単位はｒａｄとする］
を含んで構成される高周波直交検波器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006339772A JP4771930B2 (ja) | 2006-12-18 | 2006-12-18 | 高周波直交検波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006339772A JP4771930B2 (ja) | 2006-12-18 | 2006-12-18 | 高周波直交検波器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008153933A true JP2008153933A (ja) | 2008-07-03 |
| JP4771930B2 JP4771930B2 (ja) | 2011-09-14 |
Family
ID=39655653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006339772A Expired - Fee Related JP4771930B2 (ja) | 2006-12-18 | 2006-12-18 | 高周波直交検波器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4771930B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010057099A (ja) * | 2008-08-29 | 2010-03-11 | New Japan Radio Co Ltd | 高周波送受信回路 |
| JP2010062753A (ja) * | 2008-09-02 | 2010-03-18 | New Japan Radio Co Ltd | 高周波ダブルバランスドミキサ回路 |
-
2006
- 2006-12-18 JP JP2006339772A patent/JP4771930B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010057099A (ja) * | 2008-08-29 | 2010-03-11 | New Japan Radio Co Ltd | 高周波送受信回路 |
| JP2010062753A (ja) * | 2008-09-02 | 2010-03-18 | New Japan Radio Co Ltd | 高周波ダブルバランスドミキサ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4771930B2 (ja) | 2011-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090268642A1 (en) | High isolation signal routing assembly for full duplex communication | |
| US9413414B2 (en) | High isolation signal routing assembly for full duplex communication | |
| US5789996A (en) | N-way RF power combiner/divider | |
| JP2018533266A (ja) | シリアル相互接続の較正 | |
| KR100974540B1 (ko) | 쿼드러쳐 레이더 장치 | |
| US10523167B2 (en) | Variable attenuation device, phase-switching variable attenuation device, and phase shifter | |
| US6639490B2 (en) | Ninety degree coupler for radio frequency degraded circuits | |
| US7616058B1 (en) | Radio frequency power combining | |
| JP4771930B2 (ja) | 高周波直交検波器 | |
| US20080051054A1 (en) | Integrated millimeter-wave quadrature generator | |
| KR20220121769A (ko) | 고주파 전력 분배기/결합기 회로 | |
| CN105006606B (zh) | 射频信号移相网络 | |
| US8340619B1 (en) | Phase synchronization of phased array or multiple receiver/transmitter systems | |
| WO2018146744A1 (ja) | 減結合回路 | |
| JP4771929B2 (ja) | 高周波直交検波器 | |
| WO2021140738A1 (ja) | 円偏波アンテナ用給電回路 | |
| US9954502B2 (en) | Isolation in a multi-port amplifier | |
| KR100748992B1 (ko) | 원형 편파 레이더 장치 | |
| JP2010081373A (ja) | 電力分配合成器 | |
| JP5161887B2 (ja) | 周波数変換装置および直交変調器 | |
| US20210341569A1 (en) | Radar systems | |
| JPS61123201A (ja) | 分配／混合器 | |
| EP1326326A1 (en) | Demodulator and receiver | |
| JP2010062753A (ja) | 高周波ダブルバランスドミキサ回路 | |
| JP2009171048A (ja) | カスコード増幅器を用いた回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110621 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4771930 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |