JP2008152501A - システムバスのインタフェース - Google Patents
システムバスのインタフェース Download PDFInfo
- Publication number
- JP2008152501A JP2008152501A JP2006339353A JP2006339353A JP2008152501A JP 2008152501 A JP2008152501 A JP 2008152501A JP 2006339353 A JP2006339353 A JP 2006339353A JP 2006339353 A JP2006339353 A JP 2006339353A JP 2008152501 A JP2008152501 A JP 2008152501A
- Authority
- JP
- Japan
- Prior art keywords
- module
- output
- signal
- buffer
- system bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
【解決手段】ベース1上のデータバスのバイパス・バッファ11のイネーブル信号EN1をモジュールの内部回路14から出力すると共に他のコネクタピンから自モジュールに読み返し、この読み返し信号EN1Rを出力バッファ13のイネーブル条件にすることにより、モジュールとベースとが中途半端な接続状態にあるときにもデータバスにおける出力衝突を回避する。
イネーブル信号EN1と読み返し信号EN1Rの不一致で中途半端な接続状態を報知することにより異常原因究明等を簡単にする。
【選択図】図1
Description
前記データバスにコネクタ接続する各モジュールは、自モジュールからの出力信号を前記バイパス・バッファの出力側に載せる出力バッファを設け、該バイパス・バッファによる伝送信号の出力/抑止の切換は自モジュールから発生するバイパス・バッファ・イネーブル信号EN1で制御し、自モジュールからデータバスに載せる伝送信号の出力/抑止の切換は前記出力バッファに与える出力バッファ・イネーブル信号EN2で制御するシステムバスのインタフェースであって、
前記各モジュールは、前記バイパス・バッファのイネーブル信号EN1を出力すると共に他のコネクタピンから自モジュールに読み返し、この読み返し信号EN1Rを前記出力バッファのイネーブル条件にする手段を備えたことを特徴とする。
2 電源モジュール
3 CPUモジュール
4A〜4N 機能モジュール/IOモジュール
11 バイパス・バッファ
12 入力バッファ
13 出力バッファ
14 内部回路
15,16 プルダウン抵抗
Claims (2)
- 複数のモジュール間をディジーチェーン接続するシステムバスは、データバスにモジュール毎のバイパス・バッファを介挿し、
前記データバスにコネクタ接続する各モジュールは、自モジュールからの出力信号を前記バイパス・バッファの出力側に載せる出力バッファを設け、該バイパス・バッファによる伝送信号の出力/抑止の切換は自モジュールから発生するバイパス・バッファ・イネーブル信号EN1で制御し、自モジュールからデータバスに載せる伝送信号の出力/抑止の切換は前記出力バッファに与える出力バッファ・イネーブル信号EN2で制御するシステムバスのインタフェースであって、
前記各モジュールは、前記バイパス・バッファのイネーブル信号EN1を出力すると共に他のコネクタピンから自モジュールに読み返し、この読み返し信号EN1Rを前記出力バッファのイネーブル条件にする手段を備えたことを特徴とするシステムバスのインタフェース。 - 前記イネーブル信号EN1と読み返し信号EN1Rの不一致を報知する手段を備えたことを特徴とする請求項1に記載のシステムバスのインタフェース。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006339353A JP4935336B2 (ja) | 2006-12-18 | 2006-12-18 | システムバスのインタフェース |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006339353A JP4935336B2 (ja) | 2006-12-18 | 2006-12-18 | システムバスのインタフェース |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008152501A true JP2008152501A (ja) | 2008-07-03 |
JP4935336B2 JP4935336B2 (ja) | 2012-05-23 |
Family
ID=39654616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006339353A Active JP4935336B2 (ja) | 2006-12-18 | 2006-12-18 | システムバスのインタフェース |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4935336B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017503588A (ja) * | 2014-01-22 | 2017-02-02 | 海爾集団公司 | コンピュータボードをモジュール化した洗濯機 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6731602B1 (ja) | 2019-02-28 | 2020-07-29 | 株式会社安川電機 | スレーブ機器及び通信システム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6388659A (ja) * | 1986-09-30 | 1988-04-19 | Nec Corp | キヤツシユメモリ制御装置 |
JPH03160529A (ja) * | 1989-11-18 | 1991-07-10 | Yokogawa Electric Corp | 二重化計算機システム |
-
2006
- 2006-12-18 JP JP2006339353A patent/JP4935336B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6388659A (ja) * | 1986-09-30 | 1988-04-19 | Nec Corp | キヤツシユメモリ制御装置 |
JPH03160529A (ja) * | 1989-11-18 | 1991-07-10 | Yokogawa Electric Corp | 二重化計算機システム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017503588A (ja) * | 2014-01-22 | 2017-02-02 | 海爾集団公司 | コンピュータボードをモジュール化した洗濯機 |
US10233585B2 (en) | 2014-01-22 | 2019-03-19 | Haier Group Corporation | Washing machine with modular computer board |
Also Published As
Publication number | Publication date |
---|---|
JP4935336B2 (ja) | 2012-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8898358B2 (en) | Multi-protocol communication on an I2C bus | |
US5909586A (en) | Methods and systems for interfacing with an interface powered I/O device | |
KR102320643B1 (ko) | 멀티플렉싱된 명령/어드레스 버스를 가진 메모리 디바이스 | |
US7685325B2 (en) | Synchronous bus controller system | |
US20120137159A1 (en) | Monitoring system and method of power sequence signal | |
US20110119424A1 (en) | Server management system | |
US20150046628A1 (en) | Memory module communication control | |
JP2011081779A (ja) | キャリアボードを含むコンピュータおよび組み立て方法 | |
JP2007034910A (ja) | マルチcpuシステム及びスケジューラ | |
JP4935336B2 (ja) | システムバスのインタフェース | |
US20040177194A1 (en) | High speed multiple ported bus interface control | |
US20070233926A1 (en) | Bus width automatic adjusting method and system | |
US20040030413A1 (en) | Computer assembly | |
JP2010238000A (ja) | モジュールのバス接続/切り離し装置 | |
US20110153902A1 (en) | Test Interface Card and Testing Method | |
US9509633B2 (en) | Multi-switching device and multi-switching method thereof | |
JP2007122505A (ja) | 状態表示機能付きサーバ | |
JP2008299749A (ja) | 電源制御回路、機能拡張ユニット、画像形成装置、及び電源制御方法 | |
US7269672B2 (en) | Bus system design method, bus system, and device unit | |
CN109542522A (zh) | 一种fpga启动方法及装置 | |
WO2016127578A1 (zh) | 处理器子卡、适配处理器子卡的电源板及系统板 | |
JP2007233878A (ja) | 情報処理装置 | |
JP2007233879A (ja) | 情報処理装置 | |
JPH0470579A (ja) | 電子回路ユニットの試験装置 | |
TW201525855A (zh) | 主機板及其資料燒錄方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111221 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4935336 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |