KR102320643B1 - 멀티플렉싱된 명령/어드레스 버스를 가진 메모리 디바이스 - Google Patents

멀티플렉싱된 명령/어드레스 버스를 가진 메모리 디바이스 Download PDF

Info

Publication number
KR102320643B1
KR102320643B1 KR1020197037413A KR20197037413A KR102320643B1 KR 102320643 B1 KR102320643 B1 KR 102320643B1 KR 1020197037413 A KR1020197037413 A KR 1020197037413A KR 20197037413 A KR20197037413 A KR 20197037413A KR 102320643 B1 KR102320643 B1 KR 102320643B1
Authority
KR
South Korea
Prior art keywords
controller
memory
multiplexer
command
rcd
Prior art date
Application number
KR1020197037413A
Other languages
English (en)
Other versions
KR20190143454A (ko
Inventor
윌리엄 에이. 렌드웨이
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20190143454A publication Critical patent/KR20190143454A/ko
Application granted granted Critical
Publication of KR102320643B1 publication Critical patent/KR102320643B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Databases & Information Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 디바이스는 제 1 복수의 휘발성 메모리, 비휘발성 메모리, 및 상기 비휘발성 메모리에 결합되고 제 1 제어기 출력을 포함하는 제어기를 포함한다. 메모리 디바이스는 제 1 RCD 출력을 포함하는 등록 클럭 드라이버(RCD)와, 제 1 RCD 출력에 연결된 제 1 멀티플렉서 입력, 제 1 제어기 출력에 연결된 제 2 멀티플렉서 입력, 및 제 1 복수의 휘발성 메모리에 연결된 제 1 멀티플렉서 출력을 포함하는 제 1 멀티플렉서를 더 포함한다. 제 1 멀티플렉서는 RCD 및 제어기 중 하나로부터 제 1 복수의 휘발성 메모리로 명령/어드레스 신호를 제공하도록 구성될 수 있다.

Description

멀티플렉싱된 명령/어드레스 버스를 가진 메모리 디바이스
본 개시는 일반적으로 메모리 디바이스에 관한 것으로서, 특히, 멀티플렉싱된 명령/어드레스 버스를 가진 메모리 디바이스에 관한 것이다.
메모리 디바이스는 다수의 시스템에 걸쳐 보다 쉬운 설치 및 배치를 용이하게 하기 위해 표준 물리적 포맷 및 전기적 특성을 갖는 모듈로서 제공될 수 있다. 그러한 모듈 중 하나는 DRAM과 같은 휘발성 메모리를 컴퓨팅 시스템에 제공하기 위해 자주 사용되는 듀얼 인라인 메모리 모듈(DIMM)이다. DRAM은 빠르기 때문에 컴퓨팅 시스템의 메인 메모리로 사용하기에 적합하지만, 휘발성 메모리 형식이므로 저장된 데이터를 유지하기 위해 지속적인 전력 공급이 필요하다. 이 제한을 해결하기 위해 다른 모듈은 단일 모듈에 휘발성 메모리(시스템의 주 메모리로 사용)와 비휘발성 메모리(전원 손실시 휘발성 메모리 백업용)를 모두 제공할 수 있다. 이러한 모듈 중 하나는 비휘발성 듀얼 인라인 메모리 모듈(NVDIMM)이다.
NVDIMM은 NVDIMM이 수행하도록 요구되는 추가 작업(예를 들어, 전력 손실 검출, 백업 및 복원 동작 등)을 처리하기 위해 DIMM에 제공되는 것보다 더 복잡한 회로를 필요로한다. 이러한 추가 회로는 특히 모듈의 용량(및 메모리 칩 수)이 증가하고 표준 형식의 요구를 충족하기 위해 모듈이 준수해야 하는 전기적 특성이 더 엄격해짐에 따라 NVDIMM의 설계를 더욱 어렵게 만들 수 있다..
도 1은 휘발성 메모리 모듈의 개략도이다.
도 2는 비휘발성 메모리 모듈의 개략도이다.
도 3은 본 기술의 실시예에 따른 메모리 디바이스의 개략도이다.
도 4는 본 기술의 실시예에 따른 메모리 디바이스의 개략도이다.
도 5는 본 기술의 실시예에 따른 메모리 디바이스의 개략도이다.
도 6은 본 기술의 실시예에 따른 메모리 디바이스의 개략도이다.
도 7은 본 기술의 실시예에 따른 메모리 디바이스의 개략도이다.
도 8은 본 기술의 실시예에 따라 메모리 디바이스를 동작시키는 방법을 도시한 흐름도이다.
다음의 설명에서, 본 기술의 실시예들에 대한 철저하고 가능한 설명을 제공하기 위해 다수의 특정 세부 사항들이 논의된다. 그러나, 관련 기술 분야의 통상의 기술자는 본 개시가 하나 이상의 특정 세부 사항없이 실시될 수 있음을 인식할 것이다. 다른 경우들에서, 기술의 다른 측면들을 모호하게 하는 것을 피하기 위해, 반도체 디바이스들과 종종 관련된 잘 알려진 구조들 또는 동작들은 도시되지 않거나 상세하게 설명되지 않는다. 일반적으로, 여기에 개시된 특정 실시예 외에 다양한 다른 장치, 시스템 및 방법이 본 기술의 범위 내에 있을 수 있음을 이해해야 한다.
도 1은 복수의 DRAM 메모리(120)(예를 들어, 메모리 다이, 메모리 칩, 메모리 패키지 등)를 포함하는 DIMM(100)을 개략적으로 도시한다. DIMM(100)은 데이터 버스(104)와 명령/어드레스 버스(106)(실선으로 도시됨)를 호스트 디바이스에 연결하기 위해 DIMM(100)의 기판(101)(예를 들어, 인쇄 회로 기판(PCB) 등)의 가장자리를 따라 에지 커넥터(102)를 포함한다. 데이터 버스(104)는 DRAM 메모리(120)를 에지 커넥터(102)에 연결하고, 메모리 액세스 동작(예를 들어, 판독 및 기록) 동안 연결된 호스트 내외로 데이터 신호를 수신 및 전송한다. DIMM(100)은 명령/어드레스 버스(106)로부터 명령/어드레스 신호를 수신하고 DRAM 메모리(120)에 대한 메모리 명령/어드레스 신호를 생성하는 등록 클럭 드라이버(registering clock driver: RCD)(110)를 더 포함한다. RCD(110)는 (가령, 임피던스, 리액턴스, 캐패시턴스 등의 매칭을 위한) 예측가능한 전기 부하를 호스트 디바이스에 제시할 수 있고, 메모리 명령/어드레스 신호를 DRAM 메모리(120)로 재구동할 수 있어, 더 높은 밀도를 가능하게 하고 신호 무결성을 증가시키는 데 도움이 된다. RCD(110)는 또한 호스트에 의해 제공된 명령/어드레스 신호를 버퍼링한 다음, 버퍼링된 신호를 메모리 명령/어드레스 신호로서 DRAM 메모리(120)에 전송할 수 있다.
NVDIMM은 비휘발성 메모리 및 지원 회로 및 디바이스를 추가하면서 DIMM(100)과 유사하게 구성될 수 있다. 하나의 그러한 NVDIMM은 도 2에 개략적으로 도시되어있다. NVDIMM(200)은 복수의 DRAM 메모리(220) 및 비휘발성 메모리(예를 들어, FLASH 메모리(230))를 모두 포함한다. NVDIMM(200)은 데이터 버스(204) 및 명령/어드레스 버스(206)(굵은 선으로 도시됨)를 호스트 디바이스에 연결하기 위해 NVDIMM(200)의 기판(201)(예를 들어, PCB 등)의 가장자리를 따라 에지 커넥터(202)를 포함한다. 데이터 버스(204)는 DRAM 메모리(220)를 에지 커넥터(202)에 연결하고, 메모리 액세스 동작(예를 들어, 판독 및 기록) 동안 연결된 호스트 내외로 데이터 신호를 수신 및 전송한다. NVDIMM(200)은 명령/어드레스 버스(206)로부터 명령/어드레스 신호를 수신하고 DRAM 메모리(220)에 대한 메모리 명령/어드레스 신호를 생성하는 등록 클럭 드라이버(RCD)(210)를 더 포함한다.
NVDIMM(200)은 FLASH 메모리(230)를 제어하고 전력 손실 검출, DRAM 메모리(220)로부터 비휘발성 메모리(230) 로의 백업, 및 FLASH 메모리(230)로부터 DRAM 메모리(220)로 복원과 같은 메모리 관리 동작을 수행하기 위한 제어기(232)를 더 포함한다. 제어기(232)는 (예를 들어, 전력 공급 핀의 전압을 모니터링함으로써, 또는 연결된 호스트로부터 제어기(232)로 명령 전송을 위한 전용 핀을 통해) 전력 손실 이벤트의 검출을 용이하게 하기 위해 에지 커넥터(202)에 대한 연결(도시되지 않음)을 포함할 수 있다.
제어기(232)는 비휘발성 버스(234)에 의해 FLASH 메모리(230)에 그리고 데이터 버스(204)에 의해 DRAM 메모리(220)에 연결된다. 이와 관련하여, 데이터 버스(204)는 다수의 데이터 멀티플렉서(208)를 포함하여, DRAM 메모리(220)를 (가령, 연결된 호스트 내외로 데이터 신호를 수신 및 송신하기 위해) 에지 커넥터(202)에, 그리고, (가령, 백업 동작 중 DRAM 메모리(220)로부터 데이터 신호를 판독하기 위해 그리고 복원 동작 중 데이터 신호를 DRAM 메모리(220)에 전송하기 위해) 제어기(232)에 모두 연결하는 것을 용이하게할 수 있다. 예를 들어, 9 개의 DRAM 메모리(220) 각각이 8 개의 I/O 단자를 갖는 실시예에서, 데이터 버스(204)는 각각의 DRAM 메모리(220)를 대응하는 데이터 멀티플렉서(208)에 연결하는 8 개의 버스 라인, 각각의 데이터 멀티플렉서(208)를 에지 커넥터(202)에 연결하는 8 개의 버스 라인, 및 각 데이터 멀티플렉서(208)를 제어기(232)에 연결하는 8 개의 버스 라인을 포함할 수 있다(예를 들어, 72 개의 I/O 단자가 제공될 수 있음). 다른 실시예에서, NVDIMM(200)과 유사한 메모리 모듈은 그 후면에 추가로 9 개의 DRAM 메모리(220)를 포함할 수 있다(각각 4 개의 I/O 단자를 갖는 총 18 개의 DRAM 메모리(220)를 위해). 이러한 실시예에서, 데이터 버스(204)는 18 개의 DRAM 메모리(220) 각각을 18 개의 데이터 멀티플렉서(208) 중 대응하는 하나에 연결하는 4 개의 버스 라인, 각각의 데이터 멀티플렉서(208)를 에지 커넥터(202)에 연결하는 4 개의 버스 라인, 및 각각의 데이터 멀티플렉서(208)를 제어기(232)에 연결하는 4 개의 버스 라인을 포함할 수 있다(예를 들어, 72 개의 I/O 단자가 제공될 수 있음).
제어기(232)는 백업 및 복원 동작 동안 DRAM 메모리(220)에 명령/어드레스 신호를 제공하기 위해 RCD(210)에 더 연결된다. 이와 관련하여, 제어기는 RCD(210)를 에지 커넥터(202) 및 제어기(232)의 드라이버(233)에 모두 연결하도록 구성된 명령/어드레스 멀티플렉서(236)를 통해 명령/어드레스 신호를 RCD(210)에 전송하기 위한 드라이버(233)를 포함할 수 있다. NVDIMM(200)의 명령/어드레스 멀티플렉서(236)가 RCD(210)와 에지 커넥터(202) 사이에 배치되기 때문에(따라서 RCD가 명령/어드레스 버스(206)에 의해 에지 커넥터(202)에 직접 연결되지 않음), RCD(210)가 (예를 들어, 임피던스, 리액턴스, 커패시턴스 등을 매칭하기 위한) 예측 가능한 전기 부하를 연결된 호스트 디바이스에 제공함을 보장하는 것이 어려울 수 있다.
동일한 표준에 따르는 메모리 모듈의 상호 교환성을 용이하게 하기 위해, 동일한 물리적 인터페이스(예를 들어, 에지 커넥터 설계, 최소 및 최대 물리적 치수 등) 및 전기적 인터페이스(예를 들어, 핀 레이아웃, 회로 임피던스, 전류 소모, 작동 전압 등)를 이러한 모듈에 제공하는 것이 바람직하다. DIMM과 동일한 물리적 및 전기적 특성으로 설계된 NVDIMM에 비휘발성 메모리를 제공하는 것과 관련된 한 가지 과제는 호스트 디바이스 및 온보드 제어기에 대한 연결을 모두 수용하면서 명령/어드레스 버스에서 예측 가능한 전기 임피던스를 제공하는 것이다. 이와 관련하여, 명령/어드레스 멀티플렉서(236)가 에지 커넥터(202)와 RCD(210) 사이에 제공될 때 에지 커넥터(202)에서 명령/어드레스 버스(206)의 임피던스를 매칭시키는 것은 특히 (예를 들어, 더 많은 및/또는 더 큰 DRAM 메모리를 추가함으로써) NVDIMM 모듈의 메모리 용량 증가와 같은 특별한 과제를 제시한다.
따라서, 본 기술에 따른 데이터 저장 장치 및 컴퓨팅 시스템의 몇몇 실시예는 종래의 메모리 모듈의 한계를 극복하는 다중화된 명령/어드레스 버스를 갖는 메모리 모듈을 제공할 수 있다. 본 기술의 몇몇 실시예는 제 1 복수의 휘발성 메모리 및 비휘발성 메모리를 포함하는 메모리 디바이스에 관한 것이다. 메모리 디바이스는 비휘발성 메모리에 결합되고 제 1 제어기를 포함하는 제어기, 제 1 RCD 출력을 포함하는 등록 클럭 드라이버(RCD), 및 제 1 멀티플렉서를 더 포함한다. 제 1 멀티플렉서는 제 1 RCD 출력에 연결된 제 1 멀티플렉서 입력, 제 1 제어기 출력에 연결된 제 2 멀티플렉서 입력, 및 제 1 복수의 휘발성 메모리에 연결된 제 1 멀티플렉서 출력을 포함한다.
도 3은 본 기술의 실시예에 따른 메모리 디바이스의 개략도이다. 메모리 디바이스(300)는 NVDIMM 일 수 있거나, 대안적인 모듈 포맷을 가질 수 있다. 메모리 디바이스(300)는 복수의 휘발성 메모리(320)(예를 들어, DRAM 메모리) 및 비휘발성 메모리(330)(예를 들어, NAND 메모리)를 포함한다. 메모리 디바이스(300)는 데이터 버스(304) 및 명령/어드레스 버스(306)(굵은 선으로 도시됨)를 호스트 디바이스에 연결하기 위한 외부 커넥터(예를 들어, 에지 커넥터(302))를 포함한다. 데이터 버스(304)는 휘발성 메모리(320)를 에지 커넥터(302)에 연결하고, 메모리 액세스 동작(예를 들어, 판독 및 기록) 동안 연결된 호스트 내외로 데이터 신호를 수신하고 전송한다. 메모리 디바이스(300)는 명령/어드레스 버스(306)로부터 명령/어드레스 신호를 수신하고 휘발성 메모리(320)에 대한 메모리 명령/어드레스 신호를 생성하는 등록 클럭 드라이버(RCD)(310)를 더 포함한다. RCD(310)는 (예를 들어, 임피던스, 리액턴스, 캐패시턴스 등을 매칭시키기 위한) 예측 가능한 전기적 부하를 호스트 디바이스에 제공할 수 있고, 메모리 명령/어드레스 신호를 휘발성 메모리(320)로 재구동할 수 있으며, 이는 더 높은 밀도를 가능하게 하고 신호 무결성을 증가시키는 것을 돕는다. RCD(310)는 또한 호스트에 의해 제공된 명령/어드레스 신호를 버퍼링한 다음, 버퍼링된 신호를 메모리 명령/어드레스 신호로서 휘발성 메모리(320)에 전송할 수 있다.
메모리 디바이스(300)는 비휘발성 메모리(330)를 제어하기 위한, 그리고 전력 손실 검출, 휘발성 메모리(320)로부터 비휘발성 메모리(330)로의 백업, 및 비휘발성 메모리(330)로부터 휘발성 메모리(320)로의 복원과 같은 메모리 관리 동작을 수행하기 위한 제어기(332)를 더 포함한다. 제어기(332)는 (예를 들어, 전원 핀의 전압을 모니터링함으로써, 또는 연결된 호스트로부터 제어기(332)로 명령의 전송을 위한 전용 핀을 통해) 전력 손실 이벤트의 검출을 용이하게 하기 위해 에지 커넥터(302)에 대한 연결(도시되지 않음)을 포함할 수 있다.
제어기(332)는 마이크로컨트롤러, 특수 목적 논리 회로(예를 들어, 필드 프로그램 가능 게이트 어레이(FPGA), 주문형 집적 회로(ASIC) 등), 또는 다른 적합한 프로세서일 수 있다. 제어기(332)는 메모리(예를 들어, 다양한 프로세스, 논리 흐름 및 루틴에 대한 명령을 저장하기 위해 제어기(332)에 내장된 메모리)에 저장된 명령어를 실행하도록 구성된 프로세서를 포함할 수 있다.
제어기(332)는 비휘발성 버스(334)에 의해 비휘발성 메모리(330)에 그리고 데이터 버스(304)에 의해 휘발성 메모리(320)에 연결된다. 이와 관련하여, 데이터 버스(304)는 다수의 데이터 멀티플렉서(308)를 포함하여, 휘발성 메모리(320)를 (예를 들어, 연결된 호스트 내외로 데이터 신호를 수신하고 전송하기 위해) 에지 커넥터(302)에, 그리고, (예를 들어, 백업 동작 중 휘발성 메모리(320)로부터 데이터 신호를 판독하기 위해 그리고 복원 동작 동안 데이터 신호들을 휘발성 메모리들(320)에 전송하기 위해) 제어기(332)에 모두 연결시키는 것을 용이하게 할 수 있다. 예를 들어, 9 개의 DRAM 메모리(320) 각각이 8 개의 I/O 단자를 갖는 실시예에서, 데이터 버스(304)는 각 DRAM 메모리(320)를 대응하는 데이터 멀티플렉서(308)에 연결하는 8 개의 버스 라인, 각각의 데이터 멀티플렉서(308)를 에지 커넥터(302)에 연결하는 8 개의 버스 라인, 및 각 데이터 멀티플렉서(308)를 제어기(332)에 연결하는 8 개의 버스 라인을 포함할 수 있다(예를 들어, 72 개의 I/O 단자가 제공될 수 있음). 다른 실시예에서, NVDIMM(300)과 유사한 메모리 모듈은 후면에 추가로 9 개의 DRAM 메모리(320)를 포함할 수 있다(각각 4 개의 I/O 단자를 갖는 총 18 개의 DRAM 메모리(320)에 대해). 이러한 실시예에서, 데이터 버스(304)는 18 개의 DRAM 메모리(320) 각각을 18 개의 데이터 멀티플렉서(308) 중 대응하는 하나에 연결하는 4 개의 버스 라인, 각각의 데이터 멀티플렉서(308)를 에지 커넥터(302)에 연결하는 4 개의 버스 라인, 및 각 데이터 멀티플렉서(308)를 제어기(332)에 연결하는 4 개의 버스 라인을 포함할 수 있다(예를 들어, 72 개의 I/O 단자가 제공될 수 있음).
제어기(332)는 휘발성 메모리(320)에 추가로 연결되어 백업 및 복원 동작 동안 제어기(332)가 휘발성 메모리(320)에 메모리 명령/어드레스 신호를 제공할 수 있다. 이와 관련하여, 제어기는 메모리 명령/어드레스 신호를 휘발성 메모리(320)에 전송하기 위한 드라이버(333)를 포함할 수 있다. 그러나, 명령/어드레스 신호를 RCD(310)에 제공하는 대신에, 도 2에 도시된 NVDIMM에서와 같이, 메모리 디바이스(300)의 제어기(332)는 메모리 명령/어드레스 신호를 제어기(332)의 드라이버(333) 및 RCD(310)의 출력으로부터 휘발성 메모리(320)로 라우팅하도록 구성된 2 개의 메모리 명령/어드레스 멀티플렉서(336)를 통해 휘발성 메모리(320)에 메모리 명령/어드레스 신호를 제공하도록 구성된다. 따라서, 제어기(332)의 드라이버(333)는 (예를 들어, RCD(310)의 설계에 의해 지정된 레벨 대신에) 휘발성 메모리(320)의 설계에 의해 지정된 하나 이상의 레벨에서 메모리 명령/어드레스 신호를 구동하도록 구성될 수 있다.
도 3에 도시된 실시예에서, 제어기(332)는 명령/어드레스 신호를 메모리 디바이스(300)의 모든 휘발성 메모리(320)에 제공하기 위한 단일 드라이버(333)를 포함하는 것으로 도시되어 있지만, 다른 실시예에서 제어기는 다중 드라이버를 가질 수 있다. 예를 들어, 도 4는 본 기술의 실시예에 따른 메모리 디바이스의 개략도이다. 메모리 디바이스(400)는 NVDIMM이거나 다른 대안적인 모듈 형식을 가질 수 있다. 메모리 디바이스(400)는 복수의 휘발성 메모리(420)(예를 들어, DRAM 메모리) 및 비휘발성 메모리(430)(예를 들어, NAND 메모리)를 포함한다. 메모리 디바이스(400)는 데이터 버스(404) 및 명령/어드레스 버스(406)(굵은 선으로 도시 됨)를 호스트 디바이스에 연결하기 위한 에지 커넥터(402)를 포함한다. 데이터 버스(404)는 휘발성 메모리(420)를 에지 커넥터(402)에 연결하고, 메모리 액세스 동작(예를 들어, 판독 및 기록) 동안 연결된 호스트 내외로 데이터 신호를 수신하고 전송한다. 메모리 디바이스(400)는 명령/어드레스 버스(406)로부터 명령/어드레스 신호를 수신하고 휘발성 메모리(420)에 대한 메모리 명령/어드레스 신호를 생성하는 등록 클럭 드라이버(RCD)(410)를 더 포함한다. RCD(410)는 (예를 들어, 임피던스, 리액턴스, 캐패시턴스 등을 매칭시키기 위해) 예측 가능한 전기적 부하를 호스트 디바이스에 제공할 수 있고, 메모리 명령/어드레스 신호를 휘발성 메모리(420)로 재구동할 수 있으며, 이는 더 높은 밀도를 가능하게 하고 신호 무결성을 증가시키는 것을 돕는다. RCD(410)는 또한 호스트에 의해 제공된 명령/어드레스 신호를 버퍼링한 다음, 버퍼링된 신호를 메모리 명령/어드레스 신호로서 휘발성 메모리(420)에 전송할 수 있다.
메모리 디바이스(400)는 비휘발성 메모리(430)를 제어하고 전력 손실 검출, 휘발성 메모리(420)로부터 비휘발성 메모리(430)로의 백업, 및 비휘발성 메모리(430)로부터 휘발성 메모리(420)로의 복원과 같은 메모리 관리 동작을 수행하기 위한 제어기(432)를 더 포함한다. 제어기(432)는 (예를 들어, 전원 핀의 전압을 모니터링함으로써, 또는 연결된 호스트로부터 제어기(432)로 명령을 전송하기 위한 전용 핀을 통해) 전력 손실 이벤트의 검출을 용이하게 하기 위해 에지 커넥터(402)에 대한 연결(도시되지 않음)을 포함할 수 있다.
제어기(432)는 비휘발성 버스(434)에 의해 비휘발성 메모리(430)에 그리고 데이터 버스(404)에 의해 휘발성 메모리(420)에 연결된다. 간략화를 위해, 도 4의 메모리 디바이스(400)는 개략적으로 도시되어있고, 별개의 데이터 버스들이 휘발성 메모리(420)를 에지 커넥터(402)에, 그리고 제어기(432)에 연결하며(예를 들어, 각각의 휘발성 메모리(420)는 데이터 버스(404)에 의해 에지 커넥터(402)에 연결된 4 개의 DQ 네트와, 제어기(432)에 데이터 버스(404)에 의해 연결되는 4개의 DQ 네트를 가지며, 휘발성 메모리(420) 내 모드 레지스터 설정을 통해 스위칭되는 내부 DQ 멀티플렉서를 포함하는 실시예), 당 업자는 상이한 데이터 버스 구성이 사용될 수 있음을 쉽게 이해할 것이다. 제어기(432)는 휘발성 메모리(420)에 추가로 연결되어 백업 및 복원 동작 동안 제어기(432)가 휘발성 메모리(420)에 메모리 명령/어드레스 신호를 제공할 수 있다. 이와 관련하여, 제어기는 메모리 명령/어드레스 신호를 휘발성 메모리(420)에 전송하기 위한 다중 드라이버(433a 및 433b)를 포함할 수 있다. 단일 드라이버를 갖는 실시예와 비교하여, 다중 드라이버를 제공하면 (비용이나 복잡도가 더 높겠으나) 드라이버 당 부하 감소로 인해 명령/어드레스 신호의 신호 무결성을 향상시킬 수 있다. 제어기(432)는 제어기(432)의 대응하는 드라이버(433a 또는 433b) 및 RCD(410)의 출력 모두로부터 휘발성 메모리(420)에 메모리 명령/어드레스 신호를 라우팅하도록 구성된, 2개의 메모리 명령/어드레스 멀티플렉서(436)를 통해 휘발성 메모리(420)에 메모리 명령/어드레스 신호를 제공하도록 구성된다. 따라서, 제어기(432)의 드라이버(433a 및 433b)는 (예를 들어, RCD(410)의 설계에 의해 지정된 레벨 대신에) 휘발성 메모리(420)의 설계에 의해 지정된 하나 이상의 레벨에서 메모리 명령/어드레스 신호를 구동하도록 구성될 수 있다.
전술한 실시예에서, 다수의 출력을 갖는 RCD를 갖는 메모리 디바이스가 도시되어 있지만, 다른 실시예에서 RCD는 다른 수의 출력을 가질 수 있다. 예를 들어, 도 5는 본 기술의 실시예에 따른 메모리 디바이스의 개략도이며, 단일 출력을 갖는 RCD가 제공된다. 메모리 디바이스(500)는 NVDIMM이거나 다른 대안적인 모듈 형식을 가질 수 있다. 메모리 디바이스(500)는 복수의 휘발성 메모리(520)(예를 들어, DRAM 메모리) 및 비휘발성 메모리(530)(예를 들어, NAND 메모리)를 포함한다. 메모리 디바이스(500)는 데이터 버스(504) 및 명령/어드레스 버스(506)(굵은 선으로 도시 됨)를 호스트 디바이스에 연결하기 위한 에지 커넥터(502)를 포함한다. 데이터 버스(504)는 휘발성 메모리(520)를 에지 커넥터(502)에 연결하고 메모리 액세스 동작(예를 들어, 판독 및 기록) 동안 연결된 호스트 내외로 데이터 신호를 수신하고 데이터 신호를 전송한다. 메모리 디바이스(500)는 명령/어드레스 버스(506)로부터 명령/어드레스 신호를 수신하고 휘발성 메모리(520)에 대한 메모리 명령/어드레스 신호를 생성하는 등록 클럭 드라이버(RCD)(510)를 더 포함한다. RCD(510)는 (예를 들어, 임피던스, 리액턴스, 캐패시턴스 등을 매칭시키기 위해) 예측 가능한 전기적 부하를 호스트 디바이스에 제공할 수 있고, 메모리 명령/어드레스 신호를 휘발성 메모리(520)로 재 구동할 수 있어서, 더 높은 밀도를 가능하게 하고 신호 무결성을 증가시키는 것을 도울 수 있다. RCD(510)는 또한 호스트에 의해 제공된 명령/어드레스 신호를 버퍼링한 다음, 버퍼링된 신호를 메모리 명령/어드레스 신호로서 휘발성 메모리(520)에 전송할 수 있다.
메모리 디바이스(500)는 비휘발성 메모리(530)를 제어하고 전력 손실 검출, 휘발성 메모리(520)로부터 비휘발성 메모리(530)로의 백업, 및 비휘발성 메모리(530)로부터 휘발성 메모리(520)로의 복원과 같은 메모리 관리 동작을 수행하기 위한 제어기(532)를 더 포함한다. 제어기(532)는 (전력 공급 핀의 전압을 모니터링함으로써, 또는, 연결된 호스트로부터 제어기(532)로 명령을 전송하기 위한 전용 핀을 통해) 전력 손실 이벤트의 검출을 용이하게 하기 위해 에지 커넥터(502)에 대한 연결(도시되지 않음)을 포함할 수 있다. .
제어기(532)는 비휘발성 버스(534)에 의해 비휘발성 메모리(530)에 그리고 데이터 버스(504)에 의해 휘발성 메모리(520)에 연결된다. 간략화를 위해, 도 5의 메모리 디바이스(500)는 개략적으로 도시되어있고, 별개의 데이터 버스들은 휘발성 메모리들(520)을 에지 커넥터(502) 및 제어기(532)에 결합하고, 당업자는 상이한 데이터 버스 구성들이 사용될 수 있음을 쉽게 이해할 것이다. 제어기(532)는 휘발성 메모리(520)에 추가로 연결되어 백업 및 복원 동작 동안 제어기(532)가 휘발성 메모리(520)에 메모리 명령/어드레스 신호를 제공할 수 있다. 이와 관련하여, 제어기는 메모리 명령/어드레스 신호를 휘발성 메모리(520)에 전송하기 위한 드라이버(533)를 포함할 수 있다. 제어기(532)는 메모리 명령/어드레스 멀티플렉서(536)를 통해 메모리 명령/어드레스 신호를 휘발성 메모리(520)에 제공하도록 구성되며, 이러한 멀티플렉서는 메모리 명령/어드레스 신호를 제어기(532)의 드라이버(533) 및 RCD(510)의 출력으로부터 휘발성 메모리(520)로 라우팅하도록 구성된다. 따라서, 제어기(532)의 드라이버(533)는 (예를 들어, RCD(510)의 설계에 의해 지정된 레벨 대신에) 휘발성 메모리(520)의 설계에 의해 지정된 하나 이상의 레벨에서 메모리 명령/어드레스 신호를 구동하도록 구성될 수 있다.
전술한 실시예에서, 단일 랭크의 휘발성 메모리를 갖는 메모리 디바이스가 도시되어 있지만, 다른 실시예에서 메모리 디바이스는 다수의 메모리 랭크를 가질 수 있다. 예를 들어, 도 6은 본 기술의 일 실시예에 따른 2 개의 메모리 랭크를 갖는 메모리 디바이스의 개략도이다. 메모리 디바이스(600)는 NVDIMM이거나 다른 대안적인 모듈 포맷을 가질 수 있다. 메모리 디바이스(600)는 비휘발성 메모리(630)(예를 들어, NAND 메모리)뿐만 아니라 두 개의 랭크(621, 622)로 배열된 복수의 휘발성 메모리(620)(예를 들어, DRAM 메모리)를 포함한다. 메모리 디바이스(600)는 제 1 데이터 버스(604) 및 명령/어드레스 버스(606)(굵은 선으로 도시 됨)를 호스트 디바이스에 연결하기 위한 에지 커넥터(602)를 포함한다. 에지 커넥터(602)는 (예를 들어, 원하는 랭크를 가능하게 하기 위해 칩 선택 신호를 메모리 디바이스(600)에 제공하기 위해 2 개의 칩 선택 단자를 통해) 메모리의 2 개의 랭크(621 및 622)를 개별적으로 제어하기 위한 추가 연결을 포함할 수 있다.
제 1 데이터 버스(604)는 휘발성 메모리(620)를 에지 커넥터(602)에 연결하고 메모리 액세스 동작(예를 들어, 판독 및 기록) 동안 데이터 신호를 연결된 호스트 내외로 수신하고 전송한다. 메모리 디바이스(600)는 명령/어드레스 버스(606)로부터 명령/어드레스 신호를 수신하고 휘발성 메모리(620)에 대한 메모리 명령/어드레스 신호를 생성하는 등록 클럭 드라이버(RCD)(610)를 더 포함한다. RCD(610)는 (예를 들어, 임피던스, 리액턴스, 캐패시턴스 등을 매칭시키기 위해) 예측 가능한 전기적 부하를 호스트 디바이스에 제공할 수 있고, 메모리 명령/어드레스 신호를 휘발성 메모리(620)로 재구동할 수 있으며, 이는 더 높은 밀도를 가능하게 하고 신호 무결성을 증가시키는 것을 돕는다. RCD(610)는 또한 호스트에 의해 제공된 명령/어드레스 신호를 버퍼링한 다음, 버퍼링된 신호를 메모리 명령/어드레스 신호로서 휘발성 메모리(620)에 전송할 수 있다.
메모리 디바이스(600)는 비휘발성 메모리(630)를 제어하고 전력 손실 검출, 휘발성 메모리(620)로부터 비휘발성 메모리(630)로의 백업, 및 비휘발성 메모리(630)로부터 휘발성 메모리(620)로의 복원과 같은 메모리 관리 동작을 수행하기 위한 제어기(632)를 더 포함한다. 제어기(632)는 (예를 들어, 전원 핀의 전압을 모니터링함으로써, 또는 연결된 호스트로부터 제어기(632)로 명령을 전송하기 위한 전용 핀을 통해) 전력 손실 이벤트의 검출을 용이하게 하기 위해 에지 커넥터(602)에 대한 연결(도시되지 않음)을 포함할 수 있다.
제어기(632)는 비휘발성 버스(634)에 의해 비휘발성 메모리(630)에, 그리고 제 2 데이터 버스(605)에 의해 휘발성 메모리(620)에 연결된다. 이와 관련하여, 도 6의 메모리 디바이스(600)는 개략적으로 도시되어 있고, 별개의 데이터 버스들이 휘발성 메모리(620)를 에지 커넥터(602) 및 제어기(632)에 결합하지만(예를 들어, 각각의 휘발성 메모리(620)이, 제 1 데이터 버스(604)에 의해 에지 커넥터(602)에 결합되는 제1 DQ 네트와, 제 2 데이터 버스(605)에 의해 제어기(632)에 결합되는 제2 DQ 네트를 가지며, 휘발 메모리(620)의 모드 레지스터 설정을 통해 스위칭되는 내부 DQ 멀티플렉서를 포함하는 실시예) 당업자는 상이한 데이터 버스 구성이 사용될 수 있음을 쉽게 이해할 것이다. 제어기(632)는 휘발성 메모리(620)에 추가로 연결되어, 백업 및 복원 동작 동안 제어기(632)가 휘발성 메모리(620)에 메모리 명령/어드레스 신호를 제공할 수 있다. 이와 관련하여, 제어기는 메모리 명령/어드레스 신호를 휘발성 메모리(620)로 전송하기 위한 다수의 드라이버(633a 및 633b)를 포함할 수 있다(예를 들어, 드라이버(633a)는 메모리 명령/어드레스 신호를 휘발성 메모리(620)의 랭크(621)로 전송하고 드라이버(633b)는 휘발성 메모리(620)의 랭크(622)로 메모리 명령/어드레스 신호를 전송한다). 제어기(632)는 4 개의 메모리 명령/어드레스 멀티플렉서(636)를 통해 메모리 명령/어드레스 신호를 휘발성 메모리(620)에 제공하도록 구성되며, 이러한 멀티플렉서는 메모리 명령/어드레스 신호를 제어기(632)의 드라이버(633a 및 633b) 및 RCD(610)의 출력으로부터 휘발성 메모리(620)로 라우팅하도록 구성된다. 따라서, 제어기(632)의 드라이버(633a 및 633b)는 (예를 들어, RCD(610)의 설계에 의해 지정된 레벨 대신에) 휘발성 메모리(620)의 설계에 의해 지정된 하나 이상의 레벨에서 메모리 명령/어드레스 신호를 구동하도록 구성될 수 있다.
전술한 실시예에서, 단일 RCD를 갖는 메모리 디바이스가 도시되어 있지만, 다른 실시예에서 메모리 디바이스는 다수의 RCD를 가질 수 있다. 예를 들어, 도 7은 본 기술의 실시예에 따른 메모리 디바이스의 개략도이다. 메모리 디바이스(700)는 NVDIMM이거나 다른 대안적인 모듈 형식을 가질 수 있다. 메모리 디바이스(700)는 2 개의 랭크(721, 722)로 배열된 복수의 휘발성 메모리(720)(예를 들어, DRAM 메모리)와 비휘발성 메모리(730)(예를 들어, NAND 메모리)를 포함한다. 메모리 디바이스(700)는 제 1 데이터 버스(704) 및 명령/어드레스 버스(706)(굵은 선으로 도시 됨)를 호스트 디바이스에 연결하기 위한 에지 커넥터(702)를 포함한다. 에지 커넥터(702)는 (예를 들어, 원하는 랭크를 가능하게 하기 위해 메모리 디바이스(700)에 칩 선택 신호를 제공하도록 2 개의 칩 선택 단자를 통해) 메모리의 2 개의 랭크(721 및 722)를 개별적으로 제어하기 위한 추가 연결을 포함할 수 있다.
제 1 데이터 버스(704)는 휘발성 메모리(720)를 에지 커넥터(702)에 연결하고, 메모리 액세스 동작(예를 들어, 판독 및 기록) 동안 데이터 신호를 연결된 호스트 내외로 수신하고 전송한다. 메모리 디바이스(700)는 명령/어드레스 버스(706)로부터 명령/어드레스 신호를 수신하고 휘발성 메모리(720)에 대한 메모리 명령/어드레스 신호를 생성하는 2 개의 등록 클럭 드라이버(RCD)(710)를 더 포함한다. RCD(710)는 (예를 들어, 임피던스, 리액턴스, 캐패시턴스 등의 매칭을 위한) 예측 가능한 전기 부하를 호스트 디바이스에 제공할 수 있고, 메모리 명령/어드레스 신호를 휘발성 메모리(720)로 재구동할 수 있으며, 이는 더 높은 밀도를 가능하게 하고 신호 무결성을 증가시키는 것을 돕는다. RCD(710)는 또한 호스트에 의해 제공된 명령/어드레스 신호를 버퍼링한 다음, 버퍼링된 신호를 메모리 명령/어드레스 신호로서 휘발성 메모리(720)에 전송할 수 있다.
메모리 디바이스(700)는, 비휘발성 메모리(730)를 제어하고 전력 손실 검출, 휘발성 메모리(720)로부터 비휘발성 메모리(730)로의 백업, 및 비휘발성 메모리(730)로부터 휘발성 메모리(720)로의 복원과 같은 메모리 관리 동작을 수행하기 위한 제어기(732)를 더 포함한다. 제어기(732)는 (예를 들어, 전원 핀의 전압을 모니터링함으로써, 또는 연결된 호스트로부터 제어기(732)로 명령을 전송하기 위한 전용 핀을 통해) 전력 손실 이벤트의 검출을 용이하게 하기 위해 에지 커넥터(702)에 대한 연결(도시되지 않음)을 포함할 수 있다.
제어기(732)는 비휘발성 버스(734)에 의해 비휘발성 메모리(730)에 그리고 제 2 데이터 버스(705)에 의해 휘발성 메모리(720)에 연결된다. 이와 관련하여, 도 7의 메모리 디바이스(700)가는 개략적으로 도시되어 있고, 별개의 데이터 버스들이 휘발성 메모리(720)를 에지 커넥터(702) 및 제어기(732)에 결합하지만(예를 들어, 각각의 휘발성 메모리(720)가, 제 1 데이터 버스(704)에 의해 에지 커넥터(702)에 결합되는 제1 DQ 네트와, 제 2 데이터 버스(705)에 의해 제어기(732)에 결합되는 제2 DQ 네트를 가지며, 휘발성 메모리(720)에서 모드 레지스터 설정을 통해 스위칭되는 내부 DQ 멀티플렉서를 포함하는 실시예), 당 업자는 상이한 데이터 버스 구성이 사용될 수 있음을 쉽게 이해할 것이다. 제어기(732)는 휘발성 메모리(720)에 더 연결되어, 제어기(732)는 백업 및 복원 동작 동안 메모리 명령/어드레스 신호를 휘발성 메모리(720)에 제공할 수 있다. 이와 관련하여, 제어기는 메모리 명령/어드레스 신호를 휘발성 메모리(720)에 전송하기 위한 다수의 드라이버(733a 및 733b)를 포함할 수 있다(예를 들어, 드라이버(733a)는 메모리 명령/어드레스 신호를 휘발성 메모리(720)의 랭크(721)로 전송하고, 드라이버(733b)는 휘발성 메모리(720)의 랭크(722)로 메모리 명령/어드레스 신호를 전송한다. 제어기(732)는 4 개의 메모리 명령/어드레스 멀티플렉서(736)를 통해 메모리 명령/어드레스 신호를 휘발성 메모리(720)에 제공하도록 구성되며, 이는 메모리 명령/어드레스 신호를 제어기(732)의 드라이버(733a 및 733b) 및 RCD(710)의 출력으로부터 휘발성 메모리(720)로 라우팅하도록 구성된다. 따라서, 제어기(732)의 드라이버(733a 및 733b)는 (예를 들어, RCD(710)의 설계에 의해 지정된 레벨 대신에) 휘발성 메모리(720)의 설계에 의해 지정된 하나 이상의 레벨에서 메모리 명령/어드레스 신호를 구동하도록 구성될 수 있다.
전술한 예시적인 실시예에서, DRAM 포맷 휘발성 메모리를 갖는 메모리 디바이스가 도시되어 있지만, 당업자는 다른 휘발성 메모리 형식이 유사하게 구성된 메모리 디바이스 상에 제공될 수 있음을 쉽게 이해할 것이다. 예를 들어, DRAM, SRAM, ZRAM, 사이리스터-RAM 등 중 임의의 하나 또는 임의의 조합을 사용하는 메모리 디바이스가 본 기술의 대안적인 실시예에서 제공될 수 있다.
전술한 예시적인 실시예에서, NAND-포맷 비휘발성 메모리를 갖는 메모리 디바이스가 도시되어 있지만, 당업자는 다른 비휘발성 메모리 포맷이 유사하게 구성된 메모리 디바이스 상에 제공될 수 있음을 쉽게 이해할 것이다. 예를 들어, NAND, NOR, PCM, MRAM, FeRAM, ReRAM 등 중 임의의 하나 또는 임의의 조합을 사용하는 메모리 디바이스가 본 기술의 대안적인 실시예에서 제공될 수 있다.
도 8은 본 기술의 실시예에 따라 메모리 디바이스를 동작시키는 방법을 도시한 흐름도이다. 방법은 메모리 디바이스의 커넥터에서, 메모리 디바이스의 휘발성 메모리에 대한 명령/어드레스 신호를 수신하는 단계(박스 810)를 포함한다. 방법은 메모리 명령/어드레스 신호를 생성하기 위해 커넥터로부터 명령/어드레스 신호를 메모리 디바이스의 등록 클럭 드라이버(RCD)에 제공하는 단계를 더 포함한다(박스 820). 방법은 RCD로부터의 메모리 명령/어드레스 신호를 멀티플렉서의 제 1 입력으로 제공하는 단계(박스 830)를 더 포함한다. 멀티플렉서는 메모리 디바이스의 비휘발성 메모리 제어기에 연결된 제 2 입력을 포함할 수 있다. 이 방법은 멀티플렉서로부터 메모리 명령/어드레스 신호를 메모리 디바이스의 휘발성 메모리에 제공하는 단계를 더 포함한다(박스 840).
방법은 백업 동작을 트리거하도록 구성된 이벤트를 검출하는 단계를 더 포함할 수 있다(박스 850). 백업 동작은 비휘발성 메모리 제어기로부터 멀티플렉서의 제 2 입력으로 백업 명령/어드레스 신호(예를 들어, 휘발성 메모리에 대한 판독 명령을 포함)를 제공하는 단계를 포함할 수 있다(박스 860). 일부 실시예들에서, 제어기는 먼저 멀티플렉서에게 멀티플렉서의 제 2 입력을 활성화시키도록(가령, 그리고 제 1 입력을 선택해제하도록) 지시할 수 있다. 백업 동작은 멀티플렉서로부터 휘발성 메모리로 백업 명령/어드레스 신호를 제공하는 단계(박스 870)를 더 포함할 수 있다(예를 들어, 휘발성 메모리로 하여금 데이터를 휘발성 메모리로부터 데이터 버스로 판독하도록 지시함). 휘발성 메모리가 다수의 휘발성 메모리를 포함하는 경우, 백업 명령/어드레스 신호는 다수의 휘발성 메모리에 직렬로, 동시에, 또는 이들의 일부 조합으로 지향될 수 있다(예를 들어, 2회 이상 그러나 한번에 모두는 아닌 방식, 가령, 오른쪽 우선, 왼쪽 둘째 접근). 휘발성 메모리가 내부 DQ 멀티플렉서를 포함하는 경우, 제어기는 데이터 버스 연결에 의해 제어기에 결합된 포트(들)를 선택하기 위한 명령어를 백업 명령/어드레스 신호에 포함시킬 수 있다.
이 방법은 비휘발성 메모리 제어기로부터 멀티플렉서의 제 2 입력으로 복원 명령/어드레스 신호(예를 들어, 휘발성 메모리에 대한 기록 명령을 포함)를 제공하는 단계를 포함할 수 있는 복원 동작을 더 포함할 수 있다(박스 880). 일부 실시예들에서, 제어기는 먼저 멀티플렉서에게 멀티플렉서의 제 2 입력을 활성화 시키도록(그리고, 예를 들어, 제 1 입력을 선택해제하도록) 지시할 수 있다. 백업 동작은 멀티플렉서로부터 휘발성 메모리로 복원 명령/어드레스 신호를 제공하는 단계(박스 890)를 더 포함할 수 있다(예를 들어, 데이터 버스로부터 휘발성 메모리로 데이터를 기록하도록 휘발성 메모리에 지시함). 휘발성 메모리가 다수의 휘발성 메모리를 포함하는 경우, 복원 명령/어드레스 신호는 다수의 휘발성 메모리를 직렬로 또는 동시에, 또는 이들의 일부 조합으로(예를 들어, 두가지 이상이지만 한번에 모두는 아닌 방식, 가령, 오른쪽 우선, 왼쪽 둘째 접근). 휘발성 메모리가 내부 DQ 멀티플렉서를 포함하는 경우, 제어기는 데이터 버스 연결에 의해 제어기에 연결된 포트(들)를 선택하기 위한 명령어를 복원 명령/어드레스 신호에 포함할 수 있다.
전술한 내용으로부터, 본 발명의 특정 실시예가 예시의 목적으로 여기에 설명되었지만, 본 발명의 범위를 벗어나지 않고 다양한 변형이 이루어질 수 있음을 이해할 것이다. 따라서, 본 발명은 첨부된 청구 범위에 의한 것을 제외하고는 제한되지 않는다.

Claims (32)

  1. 장치에 있어서,
    제 1 복수의 휘발성 메모리;
    비휘발성 메모리;
    상기 비휘발성 메모리에 연결되고 제 1 제어기 출력을 포함하는 제어기;
    제 1 RCD 출력을 포함하는 등록 클럭 드라이버(RCD); 및
    상기 제 1 RCD 출력에 연결된 제 1 멀티플렉서 입력, 상기 제 1 제어기 출력에 연결된 제 2 멀티플렉서 입력, 및 상기 제 1 복수의 휘발성 메모리에 연결된 제 1 멀티플렉서 출력을 포함하는 제 1 멀티플렉서를 포함하는, 장치.
  2. 제 1 항에 있어서, 상기 RCD는 제 1 RCD 입력을 가지며, 상기 장치는 에지 커넥터와, 상기 제 1 RCD 입력과 상기 에지 커넥터 사이에 직접 연결된 명령/어드레스 버스를 더 포함하는 장치.
  3. 제 1 항에 있어서, 상기 제 1 제어기 출력은 상기 제 1 복수의 휘발성 메모리에 대한 명령/어드레스 신호를 생성하도록 구성된 드라이버인 장치.
  4. 제 1 항에 있어서, 상기 제 1 멀티플렉서는 상기 RCD 및 상기 제어기 중 하나로부터 상기 제 1 복수의 휘발성 메모리로 명령/어드레스 신호를 제공하도록 구성되는 장치.
  5. 제 1 항에 있어서, 상기 RCD는 제 2 RCD 출력을 더 포함하고, 상기 제어기는 제 2 제어기 출력을 포함하고, 상기 장치는 제 2 복수의 휘발성 메모리 및 제 2 멀티플렉서를 더 포함하며, 상기 제 2 멀티플렉서는 제 2 RCD 출력에 연결된 제 3 멀티플렉서 입력, 제 2 제어기 출력에 연결된 제 4 멀티플렉서 입력, 및 제 2 복수의 휘발성 메모리에 연결된 제 2 멀티플렉서 출력을 포함하는, 장치.
  6. 제 1 항에 있어서, 상기 RCD는 제 1 RCD이며, 상기 제어기는 제 2 제어기 출력을 포함하고, 상기 장치는 제 2 복수의 휘발성 메모리, 제 2 RCD 출력을 포함하는 제 2 RCD, 및 제 2 멀티플렉서를 더 포함하며, 상기 제 2 멀티플렉서는 제 2 RCD 출력에 연결된 제 3 멀티플렉서 입력, 제 2 제어기 출력에 연결된 제 4 멀티플렉서 입력, 및 제 2 복수의 휘발성 메모리에 연결된 제 2 멀티플렉서 출력을 포함하는, 장치.
  7. 제 1 항에 있어서, 백업 전원을 더 포함하는 장치.
  8. 제 1 항에 있어서, 상기 제어기는, 상기 장치에 대한 전력 손실을 검출할 때 상기 제 1 복수의 휘발성 메모리로부터 상기 비휘발성 메모리로 데이터를 복사하기 위해 상기 제 1 제어기 출력에서 명령/어드레스 신호를 생성하도록 구성되는 장치.
  9. 제 8 항에 있어서, 상기 제 1 멀티플렉서는 상기 장치에 대한 전력 손실을 검출할 때 상기 RCD로부터의 명령/어드레스 신호를 무시하도록 구성되는 장치.
  10. 제 8 항에 있어서, 상기 제어기는, 상기 장치에 대한 전력 손실로부터 복구시 상기 비휘발성 메모리로부터 상기 제 1 복수의 휘발성 메모리로 데이터를 복사하도록 상기 제 1 제어기 출력에서 명령/어드레스 신호를 생성하도록 구성되는 장치.
  11. 제 1 항에 있어서, 제 1 복수의 데이터 멀티플렉서를 더 포함하며,
    상기 제 1 복수의 데이터 멀티플렉서 각각은 에지 커넥터에 연결된 제 1 데이터 멀티플렉서 입력, 상기 제어기에 연결된 제 2 데이터 멀티플렉서 입력, 및 상기 제 1 복수의 휘발성 메모리 중 대응하는 하나에 연결된 데이터 멀티플렉서 출력을 포함하는 장치.
  12. 메모리 모듈에 있어서,
    메모리 모듈을 호스트 데이터 버스 및 호스트 명령/어드레스 버스에 연결하도록 구성된 커넥터;
    상기 커넥터에 의해 호스트 데이터 버스에 연결되도록 구성된 제 1 복수의 휘발성 메모리;
    비휘발성 메모리;
    상기 비휘발성 메모리에 연결되고 제 1 제어기 출력을 포함하는 제어기;
    상기 커넥터에 연결된 제 1 RCD 입력 및 제 1 RCD 출력을 포함하고, 상기 커넥터에 의해 상기 호스트 명령/어드레스 버스에 연결되도록 구성된 등록 클럭 드라이버(RCD); 및
    상기 제 1 RCD 출력에 연결된 제 1 멀티플렉서 입력, 상기 제 1 제어기 출력에 연결된 제 2 멀티플렉서 입력, 및 상기 제 1 복수의 휘발성 메모리에 연결된 제 1 멀티플렉서 출력을 포함하는 제 1 멀티플렉서를 포함하는 메모리 모듈.
  13. 제 12 항에 있어서, 상기 제 1 제어기 출력은 상기 제 1 복수의 휘발성 메모리에 대한 명령/어드레스 신호를 생성하도록 구성된 드라이버인 메모리 모듈.
  14. 제 12 항에 있어서, 상기 제 1 멀티플렉서는 상기 RCD 및 상기 제어기 중 하나로부터 상기 제 1 복수의 휘발성 메모리로 명령/어드레스 신호를 제공하도록 구성되는 메모리 모듈.
  15. 제 12 항에 있어서, 상기 RCD는 제 2 RCD 출력을 더 포함하고, 상기 제어기는 제 2 제어기 출력을 포함하며, 상기 메모리 모듈은 제 2 복수의 휘발성 메모리 및 제 2 멀티플렉서를 더 포함하고, 상기 제 2 멀티플렉서는 제 2 RCD 출력에 연결된 제 3 멀티플렉서 입력, 제 2 제어기 출력에 연결된 제 4 멀티플렉서 입력, 및 제 2 복수의 휘발성 메모리에 연결된 제 2 멀티플렉서 출력을 포함하는 메모리 모듈.
  16. 제 12 항에 있어서, 상기 RCD는 제 1 RCD이고, 상기 제어기는 제 2 제어기 출력을 포함하며, 상기 메모리 모듈은 제 2 복수의 휘발성 메모리, 제 2 RCD 출력을 포함하는 제 2 RCD, 및 제 2 멀티플렉서를 더 포함하고, 상기 제 2 멀티플렉서는 상기 제 2 RCD 출력에 연결된 제 3 멀티플렉서 입력, 상기 제 2 제어기 출력에 연결된 제 4 멀티플렉서 입력, 및 상기 제 2 복수의 휘발성 메모리에 연결된 제 2 멀티플렉서 출력을 포함하는, 메모리 모듈.
  17. 제 12 항에 있어서, 백업 전원을 더 포함하는 메모리 모듈.
  18. 제 12 항에 있어서, 상기 제어기는 상기 메모리 모듈에 대한 전력 손실을 검출할 때 상기 제 1 복수의 휘발성 메모리로부터 상기 비휘발성 메모리로 데이터를 복사하도록 상기 제 1 제어기 출력에서 명령/어드레스 신호를 생성하도록 구성되는 메모리 모듈.
  19. 제 18 항에 있어서, 상기 제 1 멀티플렉서는 상기 메모리 모듈에 대한 전력 손실을 검출할 때 상기 RCD로부터의 명령/어드레스 신호를 무시하도록 구성되는 메모리 모듈.
  20. 제 18 항에 있어서, 상기 제어기는 상기 메모리 모듈에 대한 전력 손실로부터 복구시 비휘발성 메모리로부터 제 1 복수의 휘발성 메모리로 데이터를 복사하도록 상기 제 1 제어기 출력에서 명령/어드레스 신호를 생성하도록 구성되는, 메모리 모듈.
  21. 제 12 항에 있어서, 상기 제 1 복수의 휘발성 메모리에 대응하는 제 1 복수의 데이터 멀티플렉서를 더 포함하고, 각각의 데이터 멀티플렉서는 상기 메모리 모듈의 데이터 버스에 연결된 제 1 데이터 멀티플렉서 입력, 상기 제어기에 연결된 제 2 데이터 멀티플렉서 입력, 및 제 1 복수의 휘발성 메모리 중 대응하는 하나에 연결된 데이터 멀티플렉서 출력을 갖는, 메모리 모듈.
  22. 제 12 항에 있어서, 상기 메모리 모듈은 비휘발성 듀얼 인라인 메모리 모듈(NVDIMM) 인 메모리 모듈.
  23. 메모리 디바이스를 동작시키는 방법으로서,
    메모리 디바이스의 커넥터에서, 메모리 디바이스의 휘발성 메모리에 대한 제 1 명령/어드레스 신호를 수신하는 단계;
    상기 제 1 명령/어드레스 신호를 상기 커넥터로부터 상기 메모리 디바이스의 등록 클럭 드라이버(RCD)에 제공하여, 메모리 명령/어드레스 신호를 생성하는 단계;
    상기 메모리 명령/어드레스 신호를 상기 RCD로부터 멀티플렉서의 제 1 입력에 제공하는 단계 - 상기 멀티플렉서는 상기 메모리 디바이스의 비휘발성 메모리 제어기에 연결된 제 2 입력을 포함 함 - ;
    상기 메모리 명령/어드레스 신호를 상기 멀티플렉서로부터 메모리 디바이스의 휘발성 메모리로 제공하는 단계를 포함하는, 메모리 디바이스 동작 방법.
  24. 제 23 항에 있어서,
    백업 동작을 트리거하도록 구성된 이벤트를 검출하는 단계;
    상기 비휘발성 메모리 제어기로부터 상기 멀티플렉서의 제 2 입력으로 백업 명령/어드레스 신호를 제공하는 단계; 및
    상기 백업 명령/어드레스 신호를 상기 휘발성 메모리에 제공하여 상기 휘발성 메모리로부터 상기 메모리 디바이스의 비휘발성 메모리로 데이터를 복사하는 단계를 포함하는, 메모리 디바이스 동작 방법.
  25. 제 24 항에 있어서, 상기 멀티플렉서는 상기 이벤트의 검출 후에 상기 멀티플렉서의 제 1 입력에 제공된 명령/어드레스 신호를 무시하도록 구성되는 메모리 디바이스 동작 방법.
  26. 장치로서,
    기판;
    기판상의 커넥터로서, 제 1 명령/어드레스 신호를 수신하도록 구성된 상기 커넥터;
    기판상의 제어기로서, 제 2 명령/어드레스 신호를 생성하도록 구성된 상기 제어기;
    기판상의 등록 클럭 드라이버; 및
    기판상의 제 1 복수의 메모리 - 제 1 복수의 메모리 각각은 커넥터로부터 등록 클럭 드라이버를 통해 제 1 명령/어드레스 신호를 수신하고, 등록 클럭 드라이버를 사이에 개재하지 않고 제어기로부터 제 2 명령/어드레스 신호를 수신하도록 구성됨 - 를 포함하는, 장치.
  27. 제 26 항에 있어서, 상기 제어기는 제 3 명령/어드레스 신호를 생성하도록 추가로 구성되며, 상기 장치는:
    기판상의 제 2 복수의 메모리 - 제 2 복수의 메모리 각각은 커넥터로부터 등록 클럭 드라이버를 통해 제 1 명령/어드레스 신호를 수신하고, 등록 클럭 드라이버를 사이에 개재하지 않고 제어기로부터 제 3 명령/어드레스 신호를 수신하도록 구성됨 - 를 더 포함하는, 장치.
  28. 제 26 항에 있어서, 상기 제어기는 제 3 명령/어드레스 신호를 생성하도록 추가로 구성되며, 상기 장치는:
    추가의 등록 클럭 드라이버; 및
    기판상의 제 2 복수의 메모리 - 제 2 복수의 메모리 각각은 커넥터로부터 추가의 등록 클럭 드라이버를 통해 제 1 명령/어드레스 신호를 수신하고, 추가의 등록 클럭 드라이버를 사이에 개재하지 않고 제어기로부터 제 3 명령/어드레스 신호를 수신하도록 구성됨 - 를 더 포함하는 장치.
  29. 제 26 항에 있어서, 상기 제 1 복수의 메모리 각각은 상기 커넥터 및 상기 제어기 중 선택된 하나에 연결되도록 구성된 복수의 데이터 단자를 포함하는 장치.
  30. 제 26 항에 있어서, 상기 제 1 복수의 메모리 각각은:
    상기 커넥터에 연결되고 상기 제어기로부터 분리된 제 1 복수의 데이터 단자; 및
    상기 제어기에 연결되고 상기 커넥터로부터 분리된 제 2 복수의 데이터 단자를 포함하는, 장치.
  31. 제 29 항에 있어서, 상기 제 1 복수의 메모리 각각은 휘발성 메모리이고, 상기 장치는 상기 기판 상에 비휘발성 메모리를 더 포함하며;
    상기 비휘발성 메모리는 상기 제어기에 연결되고, 상기 제어기를 통해 상기 제 1 복수의 메모리로부터 제공된 제 1 복수의 데이터를 저장하도록 구성되는, 장치.
  32. 제 31 항에 있어서, 상기 제 1 복수의 메모리 각각은 상기 비휘발성 메모리에 저장된 상기 제 1 복수의 데이터를 상기 제어기를 통해 상기 비휘발성 메모리로부터 수신하도록 구성되는 장치.
KR1020197037413A 2017-07-21 2018-05-25 멀티플렉싱된 명령/어드레스 버스를 가진 메모리 디바이스 KR102320643B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/656,895 2017-07-21
US15/656,895 US10147712B1 (en) 2017-07-21 2017-07-21 Memory device with a multiplexed command/address bus
PCT/US2018/034553 WO2019018057A1 (en) 2017-07-21 2018-05-25 MULTIPLEXED CONTROL / ADDRESS BUS MEMORY DEVICE

Publications (2)

Publication Number Publication Date
KR20190143454A KR20190143454A (ko) 2019-12-30
KR102320643B1 true KR102320643B1 (ko) 2021-11-03

Family

ID=64452009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197037413A KR102320643B1 (ko) 2017-07-21 2018-05-25 멀티플렉싱된 명령/어드레스 버스를 가진 메모리 디바이스

Country Status (6)

Country Link
US (5) US10147712B1 (ko)
EP (2) EP4195057A1 (ko)
KR (1) KR102320643B1 (ko)
CN (2) CN116932436A (ko)
TW (2) TWI666554B (ko)
WO (1) WO2019018057A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147712B1 (en) 2017-07-21 2018-12-04 Micron Technology, Inc. Memory device with a multiplexed command/address bus
US11500576B2 (en) 2017-08-26 2022-11-15 Entrantech Inc. Apparatus and architecture of non-volatile memory module in parallel configuration
US10831963B1 (en) * 2017-08-26 2020-11-10 Kong-Chen Chen Apparatus and method of parallel architecture for NVDIMM
US10978117B2 (en) * 2019-03-26 2021-04-13 Micron Technology, Inc. Centralized placement of command and address swapping in memory devices
US10811057B1 (en) 2019-03-26 2020-10-20 Micron Technology, Inc. Centralized placement of command and address in memory devices
US10936407B2 (en) * 2019-05-30 2021-03-02 Dell Products, L.P. System and method to reduce address range scrub execution time in non-volatile dual inline memory modules
US11222671B2 (en) 2019-06-20 2022-01-11 Samsung Electronics Co., Ltd. Memory device, method of operating the memory device, memory module, and method of operating the memory module
EP3754512B1 (en) * 2019-06-20 2023-03-01 Samsung Electronics Co., Ltd. Memory device, method of operating the memory device, memory module, and method of operating the memory module
US11948661B2 (en) 2020-06-05 2024-04-02 Micron Technology, Inc. Methods for tuning command/address bus timing and memory devices and memory systems using the same
CN113760181A (zh) * 2020-06-05 2021-12-07 美光科技公司 用于调谐命令/地址总线时序的方法以及使用所述方法的存储器装置及存储器系统
CN112000276B (zh) * 2020-06-19 2023-04-11 浙江绍兴青逸信息科技有限责任公司 一种内存条
US11675728B2 (en) * 2020-07-02 2023-06-13 Micron Technology, Inc. Configuring multiple register clock drivers of a memory subsystem

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170075576A1 (en) * 2015-09-11 2017-03-16 Samsung Electronics Co., Ltd. Nonvolatile memory module having dual-port dram

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480929B1 (en) * 1998-10-31 2002-11-12 Advanced Micro Devices Inc. Pseudo-concurrency between a volatile memory and a non-volatile memory on a same data bus
JP4049297B2 (ja) * 2001-06-11 2008-02-20 株式会社ルネサステクノロジ 半導体記憶装置
US7609559B2 (en) * 2007-01-12 2009-10-27 Micron Technology, Inc. Word line drivers having a low pass filter circuit in non-volatile memory device
EP2132635B1 (en) * 2007-03-30 2017-08-16 Rambus Inc. System including hierarchical memory modules having different types of integrated circuit memory devices
US9436600B2 (en) * 2013-06-11 2016-09-06 Svic No. 28 New Technology Business Investment L.L.P. Non-volatile memory storage for multi-channel memory system
US20160350002A1 (en) * 2015-05-29 2016-12-01 Intel Corporation Memory device specific self refresh entry and exit
US9460791B1 (en) * 2015-12-08 2016-10-04 Inphi Corporation Data clock synchronization in hybrid memory modules
US9817610B1 (en) * 2015-12-08 2017-11-14 Inphi Corporation Hybrid memory systems for autonomous non-volatile memory save and restore operations
US10019367B2 (en) * 2015-12-14 2018-07-10 Samsung Electronics Co., Ltd. Memory module, computing system having the same, and method for testing tag error thereof
US20170206165A1 (en) * 2016-01-14 2017-07-20 Samsung Electronics Co., Ltd. Method for accessing heterogeneous memories and memory module including heterogeneous memories
KR102547056B1 (ko) * 2016-03-28 2023-06-22 에스케이하이닉스 주식회사 비휘발성 메모리 모듈의 커맨드 어드레스 스누핑
US10199364B2 (en) * 2016-05-19 2019-02-05 Sanmina Corporation Non-volatile dual in-line memory module (NVDIMM) multichip package
US10401899B2 (en) * 2016-05-25 2019-09-03 Integrated Device Technology, Inc. Register clock driver for DDR5 memory
KR102548599B1 (ko) * 2016-06-17 2023-06-29 삼성전자주식회사 버퍼메모리를 포함하는 메모리 장치 및 이를 포함하는 메모리 모듈
US10474384B2 (en) * 2017-02-10 2019-11-12 Dell Products, Lp System and method for providing a back door communication path between channels on dual-channel DIMMs
US10147712B1 (en) 2017-07-21 2018-12-04 Micron Technology, Inc. Memory device with a multiplexed command/address bus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170075576A1 (en) * 2015-09-11 2017-03-16 Samsung Electronics Co., Ltd. Nonvolatile memory module having dual-port dram

Also Published As

Publication number Publication date
EP3655860A4 (en) 2021-04-21
EP4195057A1 (en) 2023-06-14
US20210125977A1 (en) 2021-04-29
US10147712B1 (en) 2018-12-04
EP3655860A1 (en) 2020-05-27
US10930632B2 (en) 2021-02-23
TWI736914B (zh) 2021-08-21
CN110663035B (zh) 2023-08-25
US20190026238A1 (en) 2019-01-24
KR20190143454A (ko) 2019-12-30
CN116932436A (zh) 2023-10-24
TW201937377A (zh) 2019-09-16
CN110663035A (zh) 2020-01-07
TWI666554B (zh) 2019-07-21
TW201908982A (zh) 2019-03-01
US20220336435A1 (en) 2022-10-20
US11830867B2 (en) 2023-11-28
US11380667B2 (en) 2022-07-05
US20240079402A1 (en) 2024-03-07
EP3655860B1 (en) 2022-11-02
WO2019018057A1 (en) 2019-01-24

Similar Documents

Publication Publication Date Title
KR102320643B1 (ko) 멀티플렉싱된 명령/어드레스 버스를 가진 메모리 디바이스
US11531386B2 (en) Multi-element memory device with power control for individual elements
US9460813B2 (en) Memory system
US8149637B2 (en) Semiconductor device capable of being tested after packaging
US11776627B2 (en) Memory module for platform with non-volatile storage
US9305625B2 (en) Apparatuses and methods for unit identification in a master/slave memory stack
KR102253011B1 (ko) 리페어 회로 및 이를 포함하는 반도체 메모리 장치
US20210343318A1 (en) Command buffer chip with dual configurations
EP4286988A1 (en) Server device capable of being stably operated in spite of power loss and method of operating the same
CN105745629A (zh) 用于扩展固态驱动器容量、性能和可靠性的nand接口容量扩展器设备
US11610879B2 (en) Power on die discovery in 3D stacked die architectures with varying number of stacked die
US9674958B2 (en) Printed circuit boards and semiconductor packages
CN117148942A (zh) 尽管电力损耗也能稳定操作的服务器设备及其操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant