JP2008145632A

JP2008145632A - 表示装置

Info

Publication number: JP2008145632A
Application number: JP2006331410A
Authority: JP
Inventors: Hiroyuki Horibata; 浩行堀端
Original assignee: Epson Imaging Devices Corp
Current assignee: Epson Imaging Devices Corp
Priority date: 2006-12-08
Filing date: 2006-12-08
Publication date: 2008-06-26

Abstract

【課題】スタンバイモードを有する表示装置において、消費電力を低減する。
【解決手段】液晶パネル２００上に、複数の画素回路１００、液晶パネル２００に入力されるビデオ信号に信号処理を施すための信号処理部、信号処理部に電源を供給する電源回路が形成されている。信号処理部は、水平シフトレジスタ１４、ＳＲＡＭ１６，１８等のデジタル回路、ＤＡ変換器２０、アンプ２２等のアナログ回路を備えている。電源回路は、デジタル回路に電源を供給するデジタル回路用電源回路３１、アナログ回路に電源を供給するアナログ回路用電源回路３２、スタンバイモードの場合にアナログ回路用電源回路３２の動作を停止させるための制御回路３３を備えている。
【選択図】図１

Description

本発明は、液晶表示装置等の表示装置に関し、特に、アナログ回路、デジタル回路に電源を供給するための電源回路を備えた表示装置に関する。

従来より、ＴＦＴ（Thin Film Transistor）プロセスにより製造されるアクティブマトリクス型液晶表示装置において、駆動信号ＩＣのコストを下げるため、液晶パネル上に、各種の回路に電源を供給するための電源回路が形成されていた。電源回路を内蔵したアクティブマトリクス型液晶表示装置は特許文献１に記載されている。

また、スタンバイモード（低消費電力モードともいう）を有するアクティブマトリクス型液晶表示装置も開発されており、スタンバイモードの場合に、ビデオアンプ等のアナログ回路の動作を停止し、シフトレジスタ等のデジタル回路だけを動作させる。また、アナログ回路、デジタル回路には共通の電源回路から電源が供給されていた。
特開２００４−１４６０６２号公報

しかしながら、スタンバイモードの場合に、アナログ回路は動作していないにもかかわらず、電源回路は動作しているため、アナログ回路に電源が供給され、アナログ回路、また電源回路自身の電力が無駄に消費されるという問題があった。

本発明の表示装置は、上述した課題に鑑みてなされたものであり、入力される複数ビットのデジタルビデオ信号に基づきアナログビデオ信号を出力する信号処理部と、前記出力されたアナログビデオ信号に基づき画像表示を行うマトリックスに配列された画素回路とを備えた表示装置において、前記信号処理部は、入力される前記デジタルビデオ信号を所定行分ずつ順次格納するデジタル回路と、前記格納されたデジタルビデオ信号をアナログビデオ信号に変換し、前記変換されたアナログビデオ信号を前記画素回路に出力するアナログ回路と、前記デジタル回路に電源を供給する第１の電源回路と、前記アナログ回路に電源を供給する第２の電源回路と、前記表示装置の表示モードに応じて前記第２の電源回路の動作を停止させる制御回路を備えることを特徴とする。

本発明の表示装置によれば、アナログ回路用とデジタル回路用の電源回路を別々に設け、表示モードに応じて、アナログ回路用の電源回路（第２の電源回路）の動作を停止することができるので、例えば、スタンバイモードの場合にアナログ回路用の電源回路（第２の電源回路）の動作を停止することで、表示装置の低消費電力化を可能にした。また、アナログ回路用とデジタル回路用の電源回路を別々に設けたことにより、アナログ回路で発生したノイズ等の影響をデジタル回路が受けないという利点もある。

次に、本発明の実施の形態について図面を参照して説明する。図１は、本発明の実施の形態による液晶表示装置の回路図である。液晶パネル２００上に、マトリックスに配列された複数の画素回路１００、液晶パネル２００に入力されるビデオ信号に信号処理を施すための信号処理部、信号処理部に電源を供給する電源回路が形成されている。信号処理部は、水平シフトレジスタ１４、ＳＲＡＭ１６，１８等のデジタル回路、ＤＡ変換器２０、アンプ２２等のアナログ回路を備えている。電源回路は、デジタル回路に電源を供給するデジタル回路用電源回路３１、アナログ回路に電源を供給するアナログ回路用電源回路３２、スタンバイモードの場合にアナログ回路用電源回路３２の動作を停止させるための制御回路３３を備えている。

まず、信号処理部について詳しく説明する。６ビットのビデオライン１０が、各画素毎の６４階調のデジタル輝度信号を画素クロックに従って順次転送する。実際にはＲ（赤）、Ｇ（緑）、Ｂ（青）の３本のビデオラインを有し、各色のビデオ信号が並列して供給され、対応する色の画素に供給されるが、図においては１色のみを示している。

ビデオライン１０には、画素の各列に対応して設けられた水平スイッチ１２の入力端が接続されている。この水平スイッチ１２の制御端には水平シフトレジスタ１４の出力がそれぞれ接続されている。ここで、水平シフトレジスタ１４は、ビデオラインに供給されてくるビデオ信号の画素毎のタイミングに同期する画素クロックにより、水平スタート信号（ＳＴＨ）を順次転送するもので、画素の各列に対応するレジスタを有している。なお、この説明では、ＲＧＢの１種類の色の表示について述べるため、表示ビットと画素は同一である。また、水平シフトレジスタに供給される転送クロックは、通常画素クロックの２倍の周期を有し、位相が反転された２つのクロック（ＣＫＨ，ＸＣＫＨ）を用いる場合が多い。

すなわち、ビデオライン１０に１列目の画素のビデオ信号が供給されているときには、水平シフトレジスタ１４の１つ目に水平スタート信号ＳＴＨが取り込まれて対応する水平スイッチ１２がオンする。そして、画素クロックによって水平シフトレジスタ１４内を水平スタート（ＳＴＨ）信号が順次転送されることで、ビデオライン１０に供給されている画素毎のビデオ信号について、その画素に対応する水平スイッチ１２が順次オンされる。なお、水平スイッチ１２はｐチャネルトランジスタ（ＴＦＴ）とｎチャネルトランジスタ（ＴＦＴ）を並列接続して構成され、それぞれが水平シフトレジスタ１４の１つのレジスタの非反転出力と、反転出力によって同時にオンオフされる。

各水平スイッチ１２の出力端には、６ビットのＳＲＡＭ１６の入力端がそれぞれ接続されており、これらＳＲＡＭ１６の出力端には、６ビットのＳＲＡＭ１８の入力端がそれぞれ接続されている。

従って、ビデオライン１０に順次供給される画素毎のビデオ信号は、水平スイッチ１２が順番にオンされることによって対応するＳＲＡＭ１６に取り込まれる。そして、１行（１水平走査ライン）分のビデオ信号が各ＳＲＡＭ１６に取り込まれた時点で、１行分のビデオ信号が、対応するＳＲＡＭ１８に同時にそれぞれ転送され、これを各水平走査期間毎に繰り返す。従って、各水平走査期間において、１行分のビデオ信号がＳＲＡＭ１６に取り込まれ、その後これがＳＲＡＭ１８に転送され、転送されたビデオ信号が次の水平走査期間においてＳＲＡＭ１８に保持され、ここから出力されることになる。そして、この動作が繰り返される。

ＳＲＡＭ１８の出力端には、ＤＡ変換器（ＤＡＣ）２０の入力端が接続されている。このＤＡＣ２０は、ＳＲＡＭ１８から供給される６ビットのデジタルのビデオ信号を６４階調のアナログのビデオ信号に変換する。なお、ＤＡＣ２０は、液晶への電圧印加方向を所定周期で変更するいわゆるＡＣ駆動を行うために、２種類の極性（液晶素子の共通電極電位を基準として液晶に対する電圧の印加方向が反対となる２つの極性）のビデオ信号を出力する。本実施形態では、ＡＣ駆動の方式として、ドット反転方式を利用しているため水平および垂直方向において隣接する画素においては液晶に印加する電圧の方向（極性）を反転し、１つの画素の液晶についていえば１フレームごとに反転される。

また、各ＤＡＣ２０の出力端には、アンプ（Ａｍｐ）２２の入力端が接続され、このアンプ２２の出力端が切り替えスイッチ２４を介し、データラインＤＬに接続されている。このデータラインＤＬは、列（垂直走査方向）に伸び、対応する１列の画素回路１００がそれぞれ接続される。なお、この例では、データラインＤＬには、画素回路１００における画素ＴＦＴのソースが接続されるため、ソースラインとも呼ばれる。

前記制御回路３３及び切り替えスイッチ２４（信号切り替え回路）には、通常動作モードとスタンバイモードで表示モードを切り替えるためのモード切替信号（ＭＳ）が入力されている。

また、１つの画素回路１００は、図１に示すように、データラインＤＬに接続された画素ＴＦＴと、この画素ＴＦＴのドレインと接続された液晶素子及び保持容量を有している。画素ＴＦＴのゲートには、ゲートラインＧＬが接続されている。ここで、保持容量ラインは、１行（水平走査ライン）に対し、ＳＣ−Ａ、ＳＣ−Ｂの２本があり、水平走査方向において、各画素回路の保持容量が、ＳＣ−Ａ、ＳＣ−Ｂに交互に接続されている。

従って、通常動作モードの場合、切り替えスイッチ２４に通常動作モードを示すモード切替信号（ＭＳ）が入力されることによって、ＤＡＣ２０から出力されるアナログビデオ信号がデータラインＤＬに供給され、これを該当する行の画素回路１００が取り込むことで、各画素において取り込んだアナログビデオ信号に応じた表示が行われる。

一方、スタンバイモードの場合には、各切り替えスイッチ２４にスタンバイモードを示すモード切替信号（ＭＳ）が入力されることによって、ＷＨＩＴＥ信号またはＢＬＡＣＫ信号のいずれかのビデオ信号が選択されて、データラインＤＬに供給される。これを該当する行の画素回路１００が取り込むことで、各画素において取り込んだＷＨＩＴＥ信号またはＢＬＡＣＫ信号に応じた表示が行われる。

ここで、切り替えスイッチ２４には、ＳＲＡＭ１８の６ビット出力におけるＭＳＢ（０−５ビットの５ビット目）の信号が前記ＷＨＩＴＥ信号またはＢＬＡＣＫ信号のいずれかのビデオ信号を選択する選択信号として供給される。これは、スタンバイモードの場合には、表示は簡単な記号などの表示であり、白・黒の２種類の表示が用いられ、ビデオ信号の５ビット目によって、白または黒のいずれかが判定されるからである。すなわち、ＳＲＡＭ１８は、デジタルのビデオ信号の所定ビット目を画像表示を明るくするかまたは暗くするかを選択ための２値の選択信号として切り替えスイッチ２４に出力することで、選択信号を抽出する選択信号抽出回路として機能する。

なお、例えば黒が００００００、白が１１１１１１であれば、どのビットによっても判定が可能であるが、ビデオ信号によっては、すべての範囲のデータを利用しない場合もあり、適当なビットを選択信号として判定するとよい。すなわち、画素毎にその画素のデータが白か黒かを画素データ内の適切な１ビットによって判定し、これによってＷＨＩＴＥ信号またはＢＬＡＣＫ信号のいずれかが切り替えスイッチ２４において選択される。このＷＨＩＴＥ信号またはＢＬＡＣＫ信号のいずれか画素回路１００に供給されることで、画素回路のＯＮまたはＯＦＦが制御され、例えば、ＲＢＧ３色表示の場合は、８色の表示が可能となる。

このように、スタンバイモードの場合には、通常表示用の多階調のビデオ信号は不要である。そこで、本実施形態においては、別途用意したＷＨＩＴＥ信号またはＢＬＡＣＫ信号をデジタルのビデオ信号により選択することで、アナログのビデオ信号を使用しないことにし、ＤＡＣ２０およびアンプ２２の動作を停止する。また、制御回路３３は、前記モード切替信号（ＭＳ）でスタンバイモードを示す信号が入力されることにより、ＤＡＣ２０およびアンプ２２に電源を供給するアナログ回路用電源回路３２の動作を停止させることで、低消費電力化を図ることができる。特に、アンプ２２の動作を停止させることで、一層の低消費電力化を図ることができる。

また、デジタル回路用電源回路３１とアナログ回路用電源回路３２とを別々に設けたことにより、アナログ回路で発生したノイズ等の影響をデジタル回路が受けないという利点もある。なお、図示しないが、スタート信号（ＳＴＨ）、クロック（ＣＫＨ、ＸＣＫＨ）等の駆動信号を生成するタイミングコントローラが設けられ、これにもデジタル回路用電源回路３１から電源が供給されている。

図２は、電源回路の具体例を示す回路図である。この回路はＤＣ−ＤＣコンバータであり、デジタル回路用電源回路３１、アナログ回路用電源回路３２に共通の構成である。入力されたクロックＣＬＫは、バッファ回路ＢＦを介して、第１のフライング・コンデンサＣ１の一方の端子に入力され、クロックＣＬＫが反転された反転クロックＸＣＬＫが第２のフライング・コンデンサＣ２の一方の端子に入力される。

また、Ｎチャネル型の電荷転送トランジスタＭ１ＮとＰチャネル型の電荷転送トランジスタＭ１Ｐが直列に接続され、それらのゲートには第２のフライング・コンデンサＣ２の他方の端子が接続されている。また、Ｎチャネル型の電荷転送トランジスタＭ２ＮとＰチャネル型の電荷転送トランジスタＭ２Ｐが直列に接続され、それらのゲートには第１のフライング・コンデンサＣ１の他方の端子が接続されている。第１のフライング・コンデンサＣ１の他方の端子は、電荷転送トランジスタＭ１Ｎと電荷転送トランジスタＭ１Ｐとの接続点に接続され、第２のフライング・コンデンサＣ２の他方の端子は、電荷転送トランジスタＭ２Ｎと電荷転送トランジスタＭ２Ｐとの接続点に接続されている。

Ｎチャネル型の電荷転送トランジスタＭ１Ｎ，Ｍ２Ｎの共通ソースには、入力電位Ｖｄｄが印加される。トランジスタによる電圧ロスを無視すれば、Ｐチャネル型の電荷転送トランジスタＭ１Ｐ，Ｍ２Ｐの共通ドレインから、Ｖｏｕｔ＝２Ｖｄｄという正の電源電位、出力電流Ｉｏｕｔが出力される。なお、Ｃｏｕｔは平滑コンデンサ、Ｒは負荷抵抗であり、アナログ回路またはデジタル回路がこの負荷抵抗Ｒに対応している。また、電荷転送トランジスタはＴＦＴで構成されている。

この回路の定常状態の動作を図３の波形図を参照して説明する。反転クロックＸＣＬＫがＨレベルのとき、Ｍ１Ｎ、Ｍ２Ｐはオフ、Ｍ２Ｎ、Ｍ１Ｐはオンし、Ｍ１ＮとＭ１Ｐの接続ノードの電位Ｖ１は２Ｖｄｄに昇圧され、そのレベルがＭ１Ｐを通して出力される。Ｍ２ＮとＭ２Ｐの接続ノードの電位Ｖ２はＶｄｄに充電される。

次に、反転クロックＸＣＬＫがＬレベルになると、Ｍ１Ｎ、Ｍ２Ｐはオン、Ｍ２Ｎ、Ｍ１Ｐはオフし、電位Ｖ２は２Ｖｄｄに昇圧され、そのレベルがＭ２Ｐを通して出力される。電位Ｖ１はＶｄｄに充電される。つまり、左右の直列トランジスタ回路から２Ｖｄｄが交互に出力される。但し、トランジスタによる電圧ロスは無視している。

このように、この回路においてはクロックＣＬＫが印加されることで入力電位Ｖｄｄを２Ｖｄｄに昇圧する。そして、出力電位Ｖｏｕｔ＝２Ｖｄｄが出力され、デジタル回路、アナログ回路に供給される。

図１に示すように、クロックＣＬＫは液晶パネル２００に設けられたクロック端子ＰＩＮから入力される。クロックＣＬＫは通常動作モード及びスタンバイモードの両モードの場合に入力されるので、デジタル回路用電源回路３１は両モードの場合に動作する。これに対して、アナログ回路用電源回路３２については、通常動作モードの場合には、制御回路３３を介してクロックＣＬＫが供給され、動作する。しかし、スタンバイモードの場合には、制御回路３３はクロックＣＬＫをＨレベルまたはＬレベルに固定するので、アナログ回路用電源回路３２の動作は停止される。

また、本実施形態による表示装置の電源回路は、図４に示すように、駆動ＩＣからデジタル回路用電源回路３１、アナログ回路用電源回路３２にそれぞれクロックＣＬＫ１，ＣＬＫ２を供給するようにし、スタンバイモードの場合には、クロックＣＬＫ２の供給を停止するように構成してもよい。

また、上記画素回路１００に、前記アナログ回路から供給されたビデオ信号を記憶する記憶回路を具備して、スタンバイモードの場合には、前記記憶回路に記憶したビデオ信号により表示を行なうように構成してもよい。

なお、上記デジタル回路，アナログ回路からなる信号処理部、デジタル回路用電源回路３１、アナログ回路用電源回路３２、制御回路３３は、液晶パネル２００を構成するガラス基板上に、低温ポリシリコン技術を用いて回路集積を行なうシステム・オン・グラス（ＳＯＧ）技術により、画素回路１００が形成された同じガラス基板上に形成するとよい。これにより、半導体部品点数の削減、組立の簡便化ができ、外部回路基板も縮小でき、全体として小型・軽量化を実現することができる。

なお、上述の実施形態は液晶表示装置を例として説明したが、本発明は他の表示装置、例えば、有機ＥＬ表示装置にも適用することができる。

本発明の実施の形態による表示装置の全体構成を示す回路図である。表示装置における電源回路の具体例を示す回路図である。電源回路の動作波形図である。本発明の実施の形態による表示装置における電源回路の構成を示す図である。

符号の説明

１０ビデオライン１２水平スイッチ
１４水平シフトレジスタ１６，１８ＳＲＡＭ
２０ＤＡ変換器２２アンプ
２４切り替えスイッチ３１デジタル回路用電源回路
３２アナログ回路用電源回路３３制御回路
１００画素回路２００液晶パネル
ＢＦバッファ回路ＤＬデータライン
Ｃ１第１のフライング・コンデンサ
Ｃ２第２のフライング・コンデンサ
ＭＮ１，ＭＮ２Ｎチャネル型の電荷転送トランジスタ
ＭＰ１，ＭＰ２Ｐチャネル型の電荷転送トランジスタ

Claims

入力される複数ビットのデジタルビデオ信号に基づきアナログビデオ信号を出力する信号処理部と、前記出力されたアナログビデオ信号に基づき画像表示を行うマトリックスに配列された画素回路とを備えた表示装置において、
前記信号処理部は、入力される前記デジタルビデオ信号を所定行分ずつ順次格納するデジタル回路と、前記格納されたデジタルビデオ信号をアナログビデオ信号に変換し、前記変換されたアナログビデオ信号を前記画素回路に出力するアナログ回路と、前記デジタル回路に電源を供給する第１の電源回路と、前記アナログ回路に電源を供給する第２の電源回路と、前記表示装置の表示モードに応じて前記第２の電源回路の動作を停止させる制御回路と、を備えることを特徴とする表示装置。
前記表示モードとして、アナログ回路を動作させて表示を行なう通常動作モードと、前記アナログ回路の動作を止めて表示を行なうスタンバイモードとを有し、前記制御回路は、前記スタンバイモードの時に、前記第２の電源回路の動作を停止させることを特徴とする請求項１に記載の表示装置。
前記デジタル回路は、前記複数ビットのデジタルビデオ信号から２値の選択信号を抽出する選択信号抽出回路を備え、
前記アナログ出力回路と画素回路の間に、前記通常動作モード時には、前記アナログビデオ信号を画素回路に出力し、他方、前記スタンバイモード時には、前記選択信号に基づき画像表示を明または暗にする信号を前記画素回路に出力する信号切り替え回路を更に備えたことを特徴とする請求項２に記載の表示装置。
前記第１及び第２の電源回路は、入力されるクロックに応じて動作するＤＣ−ＤＣコンバータであり、前記制御回路はスタンバイモードの場合には第２の電源回路へのクロックの供給を停止することを特徴とする請求項１、２、３のいずれかに記載の表示装置。