JP2008141345A - 半導体集積回路及びこれを備えた送信装置 - Google Patents

Abstract

【課題】受信装置の特性に適した映像データ信号を送信装置で生成する。
【解決手段】半導体集積回路１０Ａは、解像度変換用ＰＬＬ１１、ＳＤからＨＤへの解像度変換回路１２、解像度変換用係数Ａの記憶回路１３、解像度変換用係数Ｂの記憶回路１４、セレクタ１５を備えている。解像度変換用ＰＬＬ１１は、クロック信号ＣＫ１を受け、解像度変換後の周波数のクロック信号ＣＫ２を生成する。ＳＤからＨＤへの解像度変換回路１２は、ＳＤの映像データ信号ＤＴ１を受け、前記解像度変換用係数Ａ又はＢを用いてＨＤの映像データ信号ＤＴ２を生成する。セレクタ１５は、マイコン３０からの選択制御信号ＣＴＬに応じて、解像度変換用係数Ａ及び解像度変換用係数Ｂの何れか一方を選択して前記ＳＤからＨＤへの解像度変換回路１２に出力する。前記マイコン３０は、受信装置からの情報ＥＤＩＤに基づいて前記選択制御信号ＣＴＬを生成する。従って、受信装置の特性に適した映像データ信号ＤＴ２が生成される。
【選択図】図１

Description

本発明は、デジタル信号の送信装置に関し、特に、ＳＴＢ（Set Top Box）、ＤＶＤプレーヤ、ＤＶＤレコーダ等の映像信号及び音声信号の伝送に用いられる送信装置に関する。

近年、ハイビジョンデジタル放送の開始に伴い、従来のＳＤ規格のみならずＨＤ規格の映像信号を扱える受信装置が普及してきている。そして、解像度がＨＤ規格の映像信号に対応した受信装置にＳＤ規格の映像信号を送信する送信装置に対して、例えば、一般的なＤＶＤプレーヤなど、ＤＶＤ側でＳＤからＨＤ規格への解像度変換機能を搭載する必要性が高まっている。

また、ＨＤ規格の映像信号の伝送に用いられる送信装置及び送受信装置の規格として、ＤＶＩ（Digital Visual Interface）及びＨＤＭＩ（High-Definition Multimedia Interface）がある。ＤＶＩは映像信号をシリアル伝送するための規格である。ＨＤＭＩはＤＶＩの上位互換規格となっており、映像信号に加えて音声信号の伝送が可能となっている。

図５に、解像度変換機能を内蔵した送信装置の従来例を示す。図５において、２０はＭＰＥＧ２デコーダ、１１は解像度変換用ＰＬＬ、１２はＳＤからＨＤへの解像度変換回路、１３は解像度変換用係数、１０は送信装置である。

ＭＰＥＧ２デコーダ２０では、例えばＤＶＤディスクに記録されているＭＰＥＧ２データをデコードし、クロック信号ＣＫ１とこれに同期した映像信号をデータＤＴ１として出力する。

解像度変換用ＰＬＬ１１は、ＰＬＬ（Phase Locked Loop）を有しており、入力クロック信号ＣＫ１に対して、解像度変更の際に必要な周波数のクロック信号ＣＫ２を逓倍クロックとして生成する。ＳＤからＨＤへの解像度変換回路１２では、この逓倍クロック信号ＣＫ２を用いて、ＳＤ映像信号から、画素数が多くて解像度の高いＨＤ映像データＤＴ２を生成する。

受信装置は、例えばケーブルを介して入力される受信クロック信号ＣＫ２と受信データＤＴ２をもとに表示装置に表示する。

このように、ＳＤ規格の映像信号をＨＤ規格の映像信号に解像度変換する技術は、例えば特許文献１に記載されている。
特開２００２−１０４０９５号公報

近年、ＨＤ映像に対応するテレビが普及する中、テレビの映像処理能力や、映像を映し出すパネルの特性がその特徴となってきている。例えば、６５型のプラズマテレビと３２型の液晶テレビでは、映像入力が同じでも映し出される映像は大きく異なる。これは、１）各テレビに内蔵される映像処理能力、例えばそれを実現するシステムＬＳＩの違い、２）プラズマディスプレイと液晶パネルの特性、例えば出力パネル特性とその制御用システムＬＳＩの違い、３）パネルの大きさ、例えば１画素単位の大きさによる違い等が考えられる。各テレビによって映像出力特性が異なるため、送信装置で生成したＨＤ映像信号を出力する場合、受信装置の特性に依存した映像が出力されてしまうという問題があった。

本発明の目的は、受信装置に適したＨＤ映像データを生成し、出力する半導体集積回路を提供することにある。

前記の目的を達成するため、本発明では、送信装置側から出力するＨＤ映像データの特性を変更可能な構成を採用する。

具体的に、請求項１記載の発明の半導体集積回路は、第１のデータ信号及び第１のクロック信号を受け、前記第１のデータ信号とは特性の異なる第２のデータ信号及び前記第１のクロック信号と同一又は異なる周波数の第２のクロック信号を出力する半導体集積回路であって、前記第１のデータ信号を前記第２のデータ信号に変換するための複数の変換係数を記憶する記憶回路と、前記記憶回路の複数の変換係数を受け、与えられた選択制御信号に応じて、受けた複数の変換係数の何れか１つを変換係数として選択して出力するセレクタと、前記第１及び第２のクロック信号及び前記第１のデータ信号、並びに前記セレクタで選択された１つの変換係数を受けて、前記第１のデータ信号を前記第２のデータ信号に変換する変換回路とを備えたことを特徴とする。

請求項２記載の発明の半導体集積回路は、第１のデータ信号及び第１のクロック信号を受け、前記第１のデータ信号とは特性の異なる第２のデータ信号及び前記第１のクロック信号と同一又は異なる周波数の第２のクロック信号を出力する半導体集積回路であって、前記第１のデータ信号を前記第２のデータ信号に変換するための変換係数を記憶する記憶回路と、前記記憶回路に記憶する変換係数を、与えられた制御信号に応じて生成する係数生成回路と、前記第１及び第２のクロック信号及び前記第１のデータ信号、並びに前記係数生成回路で生成された変換係数を受けて、前記第１のデータ信号を前記第２のデータ信号に変換する変換回路とを備えたことを特徴とする。

請求項３記載の発明は、前記請求項２に記載の半導体集積回路において、前記係数生成回路で生成された変換係数と、与えられた制御信号とを保存し、保存した変換係数を、与えられた制御信号に応じて読み出し可能なメモリを備えたことを特徴とする。

請求項４記載の発明は、前記請求項１〜３の何れか１項に記載の半導体集積回路において、前記第１及び２のデータ信号は映像データ信号であり、前記変換回路は、前記映像データ信号について、ＳＤ（Standard Definition）及びＨＤ（High Definition）間で解像度変換を行うことを特徴とする。

請求項５記載の発明の半導体集積回路は、第１のデータ信号及び第１のクロック信号を受け、前記第１のデータ信号とは特性の異なる第２のデータ信号及び前記第１のクロック信号と同一又は異なる周波数の第２のクロック信号を出力する半導体集積回路であって、前記第１のデータ信号をこの第１のデータ信号とは特性の異なる第３のデータ信号に変換するための第１の変換係数を記憶する第１の記憶回路と、前記第１のクロック信号及び前記第１のデータ信号並びに前記第１の記憶回路の第１の変換係数を受けて、前記第１のデータ信号を第３のデータ信号に変換する第１の変換回路と、前記第３のデータ信号を前記第２のデータ信号に変換するための第２の変換係数を記憶する第２の記憶回路と前記第１及び第２のクロック信号及び前記第１の変換回路からの第３のデータ信号、並びに前記第２の記憶回路の第２の変換係数を受けて、前記第３のデータ信号を前記第２のデータ信号に変換する第２の変換回路とを備えたことを特徴とする。

請求項６記載の発明は、前記請求項５に記載の半導体集積回路において、前記第１、第２及び第３のデータ信号は、映像データ信号であり、前記第１の変換回路は、前記映像データ信号について、ＳＤ（Standard Definition）及びＳＤ間で特性変換を行い、前記第２の変換回路は、前記映像データ信号について、ＳＤ及びＨＤ（High Definition）間で解像度変換を行うことを特徴とする。

請求項７記載の発明の半導体集積回路は、第１のデータ信号及び第１のクロック信号を受け、前記第１のデータ信号とは特性の異なる第２のデータ信号及び前記第１のクロック信号と同一又は異なる周波数の第２のクロック信号を出力する半導体集積回路であって、前記第１のデータ信号をこの第１のデータ信号とは特性の異なる第４のデータ信号に変換するための第１の変換係数を記憶する第１の記憶回路と、前記第１のクロック信号及び前記第１のデータ信号並びに前記第１の変換係数を受け、前記第１のデータ信号を前記第４のデータ信号に変換する第１の変換回路と、前記第１及び第４のデータ信号を受け、与えられた制御信号に応じて、前記第１及び第４のデータ信号の何れか一方を第３のデータ信号として選択して出力するセレクタと、前記第３のデータ信号を前記第２のデータ信号に変換するための第２の変換係数を記憶する第２の記憶回路と、前記第１及び第２のクロック信号及び前記第３のデータ信号並びに前記第２の変換係数を受けて、前記第３のデータ信号を前記第２のデータ信号に変換する第２の変換回路とを備えたことを特徴とする。

請求項８記載の発明は、前記請求項７に記載の半導体集積回路において、前記第１、第２、第３及び第４のデータ信号は、映像データ信号であり、前記第１の変換回路は、前記映像データ信号について、ＳＤ（Standard Definition）及びＳＤ間で特性変換を行い、前記第２の変換回路は、前記映像データ信号について、ＳＤ及びＨＤ（High Definition）間で解像度変換を行うことを特徴とする。

請求項９記載の発明は、前記請求項５及び７の何れか１項に記載の半導体集積回路において、前記第１の記憶回路は、前記第１のデータ信号を前記第３のデータ信号に変換するための複数の変換係数を記憶する複数の記憶回路より成り、更に、前記複数の記憶回路の複数の変換係数のうち何れか１つを、与えられた選択制御信号に応じて選択して出力するセレクタとを備えたことを特徴とする。

請求項１０記載の発明は、前記請求項５及び７の何れか１項に記載の半導体集積回路において、前記第１の記憶回路に記憶する変換係数を、与えられた制御信号に応じて生成する係数生成回路を備えたことを特徴とする。

請求項１１記載の発明は、前記請求項１０に記載の半導体集積回路において、前記係数生成回路で生成された変換係数と、前記与えられた制御信号とを保存し、保存した変換係数を、与えられた制御信号に応じて読み出し可能なメモリを備えたことを特徴とする。

請求項１２記載の発明は、前記請求項１、２、５及び７の何れか１項に記載の半導体集積回路において、前記第２のデータ信号及び第２のクロック信号は、ＤＶＩ規格又はＨＤＭＩ規格に準拠したものであることを特徴とする。

請求項１３記載の発明の送信装置は、前記請求項１、２、５及び７の何れか１項に記載の半導体集積回路と、前記半導体集積回路に入力される前記第１のデータ信号及び第１のクロック信号を生成するデータ生成回路と、前記第半導体集積回路から出力される前記第２のデータ信号及び第２のクロック信号を受信する受信装置に関する情報に基づいて、前記半導体集積回路に入力される前記制御信号を生成する制御回路とを備えたことを特徴とする。

請求項１４記載の発明は、前記請求項１３に記載の送信装置において、前記情報は、前記受信装置から得られる情報であることを特徴とする。

請求項１５記載の発明は、前記請求項１３に記載の送信装置において、前記情報は、前記受信装置の製造者を識別する情報を含むことを特徴とする。

以上の構成により、請求項１記載の発明では、複数の変換係数の何れか１つを選択して第１のデータ信号をその選択した変換係数を用いて第２のデータ信号に変換するので、受信装置の特性に応じて送信装置の映像データの特性を変更することが可能である。

請求項２記載の発明では、係数生成回路が、与えられた制御信号に応じて１つの変換係数を生成し、第１のデータ信号がその生成された変換係数を用いて第２のデータ信号に変換されるので、受信装置の特性に応じて送信装置の映像データの特性を変更することが可能である。

特に、請求項３記載の発明では、受信装置の特性に応じて生成した変換係数を保存するので、再び生成する必要がなく、送信装置の映像データの特性の変更をより早く行うことができる。

請求項５記載の発明では、第１の変換係数が受信装置の特性に合致している場合には、予め、第１のデータ信号をこの第１の変換係数を用いて第３のデータ信号に変換し、その後に、この第３のデータ信号を第２の変換係数を用いて第２のデータ信号に変換するので、送信装置の出力する映像データ特性として、受信装置の特性に合致した特性が得られる。

請求項７記載の発明では、前記請求項５の作用に加えて、第１の変換係数を用いて変換された第３のデータ信号と、その変換前の第１のデータ信号との何れか一方をセレクタで選択できるので、受信装置の特性に応じて送信装置の映像データの特性を変更できる。

請求項９記載の発明では、前記請求項５及び７の作用に加えて、第１の変換係数が複数用意され、そのうち１つの変換係数をセレクタで選択するので、受信装置の特性に応じて送信装置の映像データの特性を変更できる。

請求項１０及び１１記載の発明では、前記請求項５及び７の作用に加えて、受信装置の特性に応じた制御信号によって第１の変換係数を生成するので、受信装置の特性に応じて、送信装置の映像データの特性を変更できる。

特に、請求項１１記載の発明では、前記生成された第１の変換係数がこれに対応する制御信号と共に保存されるので、それ等の第１の変換係数を再生成する必要がなくなり、送信装置の映像データの特性の変更を早く行うことができる。

請求項１３記載の発明では、制御回路が受信装置に関する情報に基づいて前記制御信号を生成するので、前記半導体集積回路におけるセレクタの選択動作や変換係数の生成などを最適に制御できる送信装置が得られる。

請求項１４記載の発明では、前記制御回路は、受信装置から情報を取得するので、送信装置の映像データの特性を受信装置の特性に応じて自動的に変更することが可能である。

以上説明したように、請求項１〜１５記載の発明の半導体集積回路及び送信装置によれば、受信装置の特性に適した映像データ信号を送信装置側で生成することが可能である。

以下、本発明の実施するための最良の形態について、図面を参照しながら説明する。

（第１の実施形態）
図１は、第１の実施形態に係る送信装置の構成を示す。本送信装置は、ＤＶＩやＨＤＭＩなどの規格に準拠して受信装置にケーブルを介してデータを伝送するものである。具体的には、本送信装置は、半導体集積回路１０Ａ、ＭＰＥＧ２デコーダ（データ生成回路）２０及びマイコン（制御回路）３０を備えている。半導体集積回路１０Ａは、映像データ信号ＤＴ１及びクロック信号ＣＫ１を受け、映像データ信号ＤＴ２及びクロック信号ＣＫ２を出力する。ＭＰＥＧ２デコーダ２０は、ＤＶＤなどに記憶されているＭＰＥＧ２データをデコードし、映像データ信号（第１のデータ信号）ＤＴ１として出力すると共に、この映像データ信号に同期したクロック信号（第１のクロック信号）ＣＫ１を出力するデータ生成回路である。マイコン３０は、半導体集積回路１０Ａ及びＭＰＥＧ２デコーダ２０の動作を制御する制御回路である。

半導体集積回路１０Ａは、解像度変換用ＰＬＬ１１、ＳＤからＨＤへの解像度変換回路１２、解像度変換用係数Ａを記憶する記憶回路１３、解像度変換用係数Ｂを記憶する記憶回路１４、セレクタ１５を備えている。前記解像度変換用ＰＬＬ１１は、前記第１のクロック信号ＣＫ１を受け、このクロック信号ＣＫ１よりも周波数が高い解像度変換後の周波数のクロック信号（第２のクロック信号）ＣＫ２を生成するクロック生成回路である。前記ＳＤからＨＤへの解像度変換回路（変換回路）１２は、前記ＭＰＥＧ２デコーダ２０からのＳＤの映像データ信号ＤＴ１及びクロック信号ＣＫ１、並びに前記解像度変換用ＰＬＬ１１からのクロック信号（第２のクロック信号）ＣＫ２、及び前記記憶回路１３、１４の解像度変換用係数（変換係数）Ａ又はＢを受け、この解像度変換用係数を元にＨＤの映像データ信号（第２のデータ信号）ＤＴ２を生成し、このＨＤの映像データ信号ＤＴ２を前記受けた第２のクロック信号ＣＫ２と共に出力する映像データ生成回路である。セレクタ１５は、前記記憶回路１３、１４の解像度変換用係数Ａ及び解像度変換用係数Ｂの何れか一方を、マイコン３０からの選択制御信号ＣＴＬに応じて選択して、解像度変換用係数として前記ＳＤからＨＤへの解像度変換回路１２へ出力する。

図示しない受信装置は、前記送信装置から、例えばＤＶＩやＨＤＭＩ規格に準拠したインターフェースを介してケーブルを通じて映像データ信号ＤＴ２及びクロック信号ＣＫ２を受信する。受信装置は、表示可能な解像度及び出音可能なオーディオサンプルレート、受信装置に含まれる半導体集積回路の製造者及び製造品番などの情報が記憶されたＥＤＩＤ（Extended display identification data）を有していても良い。尚、後述するようにＥＤＩＤは、送信装置におけるマイコン３０によって読み出される。

マイコン３０は、前記選択制御信号ＣＴＬによってセレクタ１５による解像度変換用係数の選択を制御する。セレクタ１５によって解像度が高い解像度変換用係数Ａが選択された場合、本送信装置は、例えば、境界がくっきりとした映像データ信号ＤＴ２を出力する。一方、セレクタ１５によって解像度が通常の解像度変換用係数Ｂが選択された場合、本送信装置は、例えば、境界が通常の映像データ信号ＤＴ２を出力する。すなわち、セレクタ１５は、受信装置の特性に応じて解像度変換用係数Ａにより生成された映像データ信号と、解像度変換用係数Ｂにより生成された映像データ信号とを切り替える。

マイコン３０は、受信装置からＥＤＩＤを読み出すためにＩ２Ｃ（Inter Integrated Circuit）などのシリアルインターフェースを有していても良い。受信装置がＥＤＩＤを有する場合、マイコン３０は、Ｉ２Ｃを介して受信装置からＥＤＩＤを読み出し、これに基づいてセレクタ１５による解像度変換用係数の選択を制御する。具体的には、マイコン３０は、取得したＥＤＩＤから受信装置を特定するための情報、例えば、製造者、機種名、愛称などを抽出する。そして、マイコン３０は、受信装置を特定するための情報と解像度変換用係数との対応表を有し、この対応表を参照して、ＥＤＩＤから抽出した情報に対応する解像度変換用係数を選択するようにセレクタ１５を制御する。

受信装置がＥＤＩＤを有していない場合、ユーザがリモコン装置などを介してマイコン３０を操作して解像度変換用係数を決定しても良い。具体的には、マイコン３０は、ユーザによって指定された解像度変換用係数を選択するようにセレクタ１５を制御する。この場合、グラフィカル・ユーザ・インターフェース（ＧＵＩ）に受信装置を特定するための情報一覧として表示し、ユーザはその中から何れか１項を選択する。マイコン３０は、受信装置を特定するための情報と解像度変換用係数との対応表を参照して、ユーザが選択した情報に対応する解像度変換用係数を選択するようにセレクタ１５を制御する。

以上、本実施形態によると、受信装置の特性に応じて送信装置が出力する映像データ信号を自動又は手動で切り替えることができる。従って、本送信装置にどのような受信装置が接続されても、その受信装置の特性に適した解像度変換用係数、映像データ信号ＤＴ２が選択される。すなわち、本送信装置はどのような受信装置に接続しても適切な映像データ信号を出力できる。

（第２の実施形態）
図２は、第２の実施形態に係る送信装置の構成を示す。本送信装置は、第１の実施形態とは異なる構成の半導体集積回路１０Ｂを備えている。具体的には、半導体集積回路１０Ｂは、解像度変換用ＰＬＬ１１、ＳＤからＨＤへの解像度変換回路（変換回路）１２、解像度変換用係数Ａを記憶する記憶回路１３、解像度変換用係数（変換係数）Ｂを記憶する記憶回路１４、セレクタ１５、解像度変換用係数生成部１６を備えている。以下、第１の実施形態と異なる点についてのみ説明する。

解像度変換用係数生成部１６は、解像度変換用係数生成回路（係数生成回路）１６１を有して、マイコン３０からの制御信号ＣＴＬに応じて解像度変換用係数を生成する。具体的には、マイコン３０は、受信装置を特定するための情報と解像度変換用係数との対応表を参照して、解像度変換用係数を、ＥＤＩＤから抽出した情報又はユーザから指定された情報に対応するものに設定する。

解像度変換用係数生成部１６で生成された解像度変換用係数を解像度変換用係数Ｂとし、セレクタ１５は、解像度変換用係数Ａ及び解像度変換用係数Ｂの何れか一方を、マイコン３０からの制御信号ＣＴＬに応じて選択して、解像度変換用係数として出力する。

好ましくは、解像度変換用係数生成部１６で生成された解像度変換用係数は、制御信号ＣＴＬと共にメモリ１６２に保存される。マイコン３０が、参照する対応表にある受信装置を特定するための情報を取得した場合、解像度変換用係数は、過去に解像度変換用係数の生成が行われてメモリ１６２に保存されているので、メモリ１６２から読み出し、それを記憶回路１４に格納して解像度変換用係数Ｂとすることが可能である。また、マイコン３０が参照する対応表にない受信装置を特定するための情報を取得した場合、解像度変換用係数は、過去に解像度変換用係数生成が行われてメモリ１６２に保存されていないため、過去に情報を取得した受信装置に特性の近い受信装置用の解像度変換用係数をメモリ１６２から読み出し、それを記憶回路１４に格納して解像度変換用係数Ｂとする、又は、対応表にある特性の近い受信装置の解像度変換用係数を解像度変換用係数生成部１６で生成し、それを記憶回路１４に格納して解像度変換用係数Ｂとする。

以上、本実施形態によると、送信装置における解像度変換用係数が自動で受信装置の特性に応じた映像データ信号を生成することができる。更に、対応表にない受信装置が接続された場合も、特性に応じた映像データ信号を生成することができる。従って、本送信装置にどのような受信装置が接続されても、その受信装置の特性に適した解像度変換用係数、映像データ信号が生成、選択される。すなわち、本送信装置はどのような受信装置に接続しても適切な映像データ信号を出力できる。

尚、本実施形態では、変換係数Ｂがメモリ１６２の変換係数に書き換えられる変換係数記憶回路１４に加えて、変換係数Ａを記憶する変換係数記憶回路１３をも設けたが、この変換係数記憶回路１３は基本値の変換係数Ａの記憶用であり、この基本値の変換係数Ａもメモリ１６２の変換係数に書き換えする場合には、不要である。

（第３の実施形態）
図３は、第３の実施形態に係る送信装置の構成を示す。本送信装置は、第１及び第２の実施形態とは異なる構成の半導体集積回路１０Ｃを備えている。具体的には、本送信装置は、ＳＤからＳＤへの特性変換部１７を備えている。以下、第１及び第２の実施形態と異なる点についてのみ説明する。

ＳＤからＳＤへの特性変換部１７は、ＳＤの映像データ信号（第１のデータ信号）ＤＴ１を受け、特性変換用係数Ｃ、Ｄを元にＳＤの映像データ信号ＤＴ４を生成する映像データ生成部である。すなわち、ＳＤからＨＤへの解像度変換回路１２への入力映像データ信号の特性を変更するものである。

このＳＤからＳＤへの特性変換部１７には、ＳＤからＳＤへの特性変換回路１（第１の変換回路）１７２、特性変換用係数（第１の変換係数）Ｃを記憶する記憶回路（第１の記憶回路）１７３、特性変換用係数Ｄを記憶する記憶回路１７４、セレクタ１７５、特性変換用係数生成部１７６を含む。前記特性変換用係数生成部１７６は、特性変換用係数生成回路（係数生成回路）１７６１、メモリ１７６２を含む。前記ＳＤからＳＤへの特性変換回路１７２は、ＳＤの映像データ信号（第１のデータ信号）ＤＴ１を受け、このＳＤの映像データ信号ＤＴ１の特性を変換したＳＤの映像データ信号（第４のデータ信号）ＤＴ４に変換する。前記特性変換用係数Ｃ及び特性変換用係数Ｄは、映像データ信号ＤＴ１の解像度は変更せず、その映像データ信号ＤＴ１の解像度以外の特性、例えば鮮明さや色味又は明るさなどを変換する変換係数である。

前記図３において、半導体集積回路１０Ｃは、更に、解像度変換用ＰＬＬ１１、ＳＤからＨＤへの解像度変換回路（第２の変換回路）１２、解像度変換用係数（第２の変換係数）Ａを記憶する記憶回路（第２の記憶回路）１３を備えるが、これ等の構成は前記第１及び第２の実施形態と同様である。

以上、本実施形態によれば、前記第１及び第２の実施形態とは解像度変換と特性変換が異なるだけであるので、送信装置におけるＳＤからＨＤへの解像度変換回路１２への入力映像データ信号が自動又は手動で受信装置の特性に応じた映像データ信号を生成することができる。更に、送信装置に入力される映像データ（第１のデータ信号）ＤＴ１とＳＤからＳＤへの特性変換回路で生成される映像データ（第３のデータ信号）ＤＴ３とを自動又は手動で受信装置の特性に応じて選択することが可能である。更に、ＳＤからＳＤへの特性変換回路１７２における特性変換用係数を受信装置の特性に応じて自動又は手動で切り替えることが可能である。更に、ＳＤからＳＤへの特性変換回路１７２における特性変換用係数が自動又は手動で受信装置の特性に応じた変換係数にできるので、受信装置の特性に応じた映像データを生成することができる。更に、対応表にない受信装置が接続された場合も、受信装置の特性に応じた映像データ信号を生成することができる。従って、本送信装置にどのような受信装置が接続されても、その受信装置の特性に適した解像度変換用係数、映像データ信号が生成、選択される。すなわち、本送信装置はどのような受信装置に接続しても適切な映像データ信号を出力できる。

尚、本実施形態では、ＳＤからＳＤへの特性変換部１７を設け、この特性変換部１７で使用する変換係数の変更の構成として、前記図２に示した構成を採用したが、この構成の全てを採用する必要はなく、例えば記憶回路１７３のみを設けて、１つの特性変換用係数ＣのみをＳＤからＳＤへの特性変換回路１７２が使用して、１種類のＳＤの映像データ信号ＤＴ４を得て、この変換後のＳＤの映像データ信号ＤＴ４とＭＰＥＧ２デコーダ２０からのＳＤの映像データ信号ＤＴ１とをセレクタ１７５で選択する構成を採用しても良い。また、更には、図４に示すように、図３のセレクタ１７５をも設けずに、ＳＤからＳＤへの特性変換部１７で変換された１種類のＳＤの映像データ信号ＤＴ４を更にＳＤからＳＨ解像度変換回路１２でＳＨの映像データ信号ＤＴ２に変換しても良い。この構成によれば、受信装置の特性が良い場合には、映像データ信号では、２つの変換回路１７２、１２により色味などの特性と解像度との双方が向上した映像データ信号を得ることができる。

以上、データ信号して映像データ信号を例示したが、本発明は映像データ信号に限定されず、他のデータ信号であっても良いのは勿論である。また、半導体集積回路から出力する第２のクロック信号は、入力される第１のクロック信号と同一周波数であっても良い。

以上説明したように、本発明は、受信装置の特性に適した映像データを送信可能にできるので、種々の表示装置にＤＶＩ信号又はＨＤＭＩ信号を伝送するＤＶＤプレーヤやレコーダなどに適用して、有用である。

第１の実施形態に係る送信装置の構成を示す図である。 第２の実施形態に係る送信装置の構成を示す図である。 第３の実施形態に係る送信装置の構成を示す図である。 同実施形態の変形例を示す送信装置の構成を示す図である。 従来の送信装置の構成を示す図である。

符号の説明

１０Ａ〜１０Ｃ 半導体集積回路
１１ 解像度変換用ＰＬＬ
１２ ＳＤからＨＤへの解像度変換回路（変換回路、第２の変換回路）
１３ ＳＤからＨＤへの解像度変換用係数Ａの記憶回路
１４ ＳＤからＨＤへの解像度変換用係数Ｂの記憶回路
１５ セレクタ
１６ ＳＤからＨＤへの解像度変換用係数生成部
１６１ 解像度変換用係数生成回路（係数生成回路）
１６２ メモリ
１７ ＳＤからＳＤへの特性変換部
１７２ ＳＤからＳＤへの特性変換回路（第１の変換回路）
１７３ ＳＤからＳＤへの特性変換用係数Ｃの記憶回路
１７４ ＳＤからＳＤへの特性変換用係数Ｄの記憶回路
１７５ セレクタ
１７６ ＳＤからＳＤへの特性変換用係数生成部
１７６１ 特性変換用係数生成回路（係数生成回路）
１７６２ メモリ
２０ ＭＰＥＧ２デコーダ（データ生成回路）
３０ マイコン（制御回路）

Claims (15)

1. 第１のデータ信号及び第１のクロック信号を受け、前記第１のデータ信号とは特性の異なる第２のデータ信号及び前記第１のクロック信号と同一又は異なる周波数の第２のクロック信号を出力する半導体集積回路であって、
   前記第１のデータ信号を前記第２のデータ信号に変換するための複数の変換係数を記憶する記憶回路と、
   前記記憶回路の複数の変換係数を受け、与えられた選択制御信号に応じて、受けた複数の変換係数の何れか１つを変換係数として選択して出力するセレクタと、
   前記第１及び第２のクロック信号及び前記第１のデータ信号、並びに前記セレクタで選択された１つの変換係数を受けて、前記第１のデータ信号を前記第２のデータ信号に変換する変換回路とを備えた
   ことを特徴とする半導体集積回路。
2. 第１のデータ信号及び第１のクロック信号を受け、前記第１のデータ信号とは特性の異なる第２のデータ信号及び前記第１のクロック信号と同一又は異なる周波数の第２のクロック信号を出力する半導体集積回路であって、
   前記第１のデータ信号を前記第２のデータ信号に変換するための変換係数を記憶する記憶回路と、
   前記記憶回路に記憶する変換係数を、与えられた制御信号に応じて生成する係数生成回路と、
   前記第１及び第２のクロック信号及び前記第１のデータ信号、並びに前記係数生成回路で生成された変換係数を受けて、前記第１のデータ信号を前記第２のデータ信号に変換する変換回路とを備えた
   ことを特徴とする半導体集積回路。
3. 前記請求項２に記載の半導体集積回路において、
   前記係数生成回路で生成された変換係数と、与えられた制御信号とを保存し、保存した変換係数を、与えられた制御信号に応じて読み出し可能なメモリを備えた
   ことを特徴とする半導体集積回路。
4. 前記請求項１〜３の何れか１項に記載の半導体集積回路において、
   前記第１及び２のデータ信号は映像データ信号であり、
   前記変換回路は、前記映像データ信号について、ＳＤ（Standard Definition）及びＨＤ（High Definition）間で解像度変換を行う
   ことを特徴とする半導体集積回路。
5. 第１のデータ信号及び第１のクロック信号を受け、前記第１のデータ信号とは特性の異なる第２のデータ信号及び前記第１のクロック信号と同一又は異なる周波数の第２のクロック信号を出力する半導体集積回路であって、
   前記第１のデータ信号をこの第１のデータ信号とは特性の異なる第３のデータ信号に変換するための第１の変換係数を記憶する第１の記憶回路と、
   前記第１のクロック信号及び前記第１のデータ信号並びに前記第１の記憶回路の第１の変換係数を受けて、前記第１のデータ信号を第３のデータ信号に変換する第１の変換回路と、
   前記第３のデータ信号を前記第２のデータ信号に変換するための第２の変換係数を記憶する第２の記憶回路と
   前記第１及び第２のクロック信号及び前記第１の変換回路からの第３のデータ信号、並びに前記第２の記憶回路の第２の変換係数を受けて、前記第３のデータ信号を前記第２のデータ信号に変換する第２の変換回路とを備えた
   ことを特徴とする半導体集積回路。
6. 前記請求項５に記載の半導体集積回路において、
   前記第１、第２及び第３のデータ信号は、映像データ信号であり、
   前記第１の変換回路は、前記映像データ信号について、ＳＤ（Standard Definition）及びＳＤ間で特性変換を行い、
   前記第２の変換回路は、前記映像データ信号について、ＳＤ及びＨＤ（High Definition）間で解像度変換を行う
   ことを特徴とする半導体集積回路。
7. 第１のデータ信号及び第１のクロック信号を受け、前記第１のデータ信号とは特性の異なる第２のデータ信号及び前記第１のクロック信号と同一又は異なる周波数の第２のクロック信号を出力する半導体集積回路であって、
   前記第１のデータ信号をこの第１のデータ信号とは特性の異なる第４のデータ信号に変換するための第１の変換係数を記憶する第１の記憶回路と、
   前記第１のクロック信号及び前記第１のデータ信号並びに前記第１の変換係数を受け、前記第１のデータ信号を前記第４のデータ信号に変換する第１の変換回路と、
   前記第１及び第４のデータ信号を受け、与えられた制御信号に応じて、前記第１及び第４のデータ信号の何れか一方を第３のデータ信号として選択して出力するセレクタと、
   前記第３のデータ信号を前記第２のデータ信号に変換するための第２の変換係数を記憶する第２の記憶回路と、
   前記第１及び第２のクロック信号及び前記第３のデータ信号並びに前記第２の変換係数を受けて、前記第３のデータ信号を前記第２のデータ信号に変換する第２の変換回路とを備えた
   ことを特徴とする半導体集積回路。
8. 前記請求項７に記載の半導体集積回路において、
   前記第１、第２、第３及び第４のデータ信号は、映像データ信号であり、
   前記第１の変換回路は、前記映像データ信号について、ＳＤ（Standard Definition）及びＳＤ間で特性変換を行い、
   前記第２の変換回路は、前記映像データ信号について、ＳＤ及びＨＤ（High Definition）間で解像度変換を行う
   ことを特徴とする半導体集積回路。
9. 前記請求項５及び７の何れか１項に記載の半導体集積回路において、
   前記第１の記憶回路は、前記第１のデータ信号を前記第３のデータ信号に変換するための複数の変換係数を記憶する複数の記憶回路より成り、
   更に、前記複数の記憶回路の複数の変換係数のうち何れか１つを、与えられた選択制御信号に応じて選択して出力するセレクタとを備えた
   ことを特徴とする半導体集積回路。
10. 前記請求項５及び７の何れか１項に記載の半導体集積回路において、
    前記第１の記憶回路に記憶する変換係数を、与えられた制御信号に応じて生成する係数生成回路を備えた
    ことを特徴とする半導体集積回路。
11. 前記請求項１０に記載の半導体集積回路において、
    前記係数生成回路で生成された変換係数と、前記与えられた制御信号とを保存し、保存した変換係数を、与えられた制御信号に応じて読み出し可能なメモリを備えた
    ことを特徴とする半導体集積回路。
12. 前記請求項１、２、５及び７の何れか１項に記載の半導体集積回路において、
    前記第２のデータ信号及び第２のクロック信号は、ＤＶＩ規格又はＨＤＭＩ規格に準拠したものである
    ことを特徴とする半導体集積回路。
13. 前記請求項１、２、５及び７の何れか１項に記載の半導体集積回路と、
    前記半導体集積回路に入力される前記第１のデータ信号及び第１のクロック信号を生成するデータ生成回路と、
    前記第半導体集積回路から出力される前記第２のデータ信号及び第２のクロック信号を受信する受信装置に関する情報に基づいて、前記半導体集積回路に入力される前記制御信号を生成する制御回路とを備えた
    ことを特徴とする送信装置。
14. 前記請求項１３に記載の送信装置において、
    前記情報は、前記受信装置から得られる情報である
    ことを特徴とする送信装置。
15. 前記請求項１３に記載の送信装置において、
    前記情報は、前記受信装置の製造者を識別する情報を含む
    ことを特徴とする送信装置。

Images