JP2008130712A - Three terminal crystal silicon element - Google Patents

Three terminal crystal silicon element Download PDF

Info

Publication number
JP2008130712A
JP2008130712A JP2006312461A JP2006312461A JP2008130712A JP 2008130712 A JP2008130712 A JP 2008130712A JP 2006312461 A JP2006312461 A JP 2006312461A JP 2006312461 A JP2006312461 A JP 2006312461A JP 2008130712 A JP2008130712 A JP 2008130712A
Authority
JP
Japan
Prior art keywords
crystal silicon
electrode
terminal
nano
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006312461A
Other languages
Japanese (ja)
Inventor
Hideo Honma
秀男 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Holdings Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP2006312461A priority Critical patent/JP2008130712A/en
Publication of JP2008130712A publication Critical patent/JP2008130712A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a crystal silicon light emitting element capable of providing a wanted light emission wavelength at high efficiency, with the wavelength being variable. <P>SOLUTION: A p-type silicon substrate 10 made from single crystal is prepared and a plurality of nano Si posts 15 are formed on one surface of the p-type silicon substrate 10. The nano Si posts 15 form a homojunction together with the silicon substrate 10, representing cylindrical pillar projections. On the surface of the silicon substrate 10, a silicon oxide film 16 in the region except for the upper surface of the nano Si post 15, a third electrode 17 so provided as to cover at least a part of the side surface of the nano Si post 15, and an insulating film 18 covering the surface of the third electrode 17 are formed. Further, a transparent electrode 19 is provided which forms a Schottky barrier wall 30 by contacting at least the upper surface of the nano Si post 15. A metal electrode 20 is formed on the other surface of the silicon substrate 10. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、結晶シリコン素子に係り、より詳しくは、ナノサイズの結晶シリコンから構成された高効率・高機能な3端子型結晶シリコン素子に関する。   The present invention relates to a crystalline silicon device, and more particularly to a highly efficient and highly functional three-terminal type crystalline silicon device composed of nano-sized crystalline silicon.

電流制御素子が真空管から固体半導体に置き換わったように、近年、照明素子も蛍光管からIII−V属化合物半導体などの固体発光素子に急速に置き換わりつつある。今後も発光素子の固体化の進展は疑う余地が無い。しかし、現在主流であるGa系化合物半導体では、高価なサファイヤ基板への低欠陥エピタキシャル成長が必要であり、また、pn接合や量子井戸構造を形成することが必要となる。そのために、Al、P、In、Nなどを含む複雑な多層膜構造にしなければならないなどの点で、安価な発光素子の提供が難しい。   In recent years, as the current control element has been replaced with a solid semiconductor from a vacuum tube, the illumination element has also been rapidly replaced with a solid light emitting element such as a III-V compound semiconductor from a fluorescent tube. There is no doubt about the progress of solidification of light emitting elements. However, Ga-based compound semiconductors, which are currently mainstream, require low-defect epitaxial growth on expensive sapphire substrates, and it is necessary to form pn junctions and quantum well structures. Therefore, it is difficult to provide an inexpensive light-emitting element in that a complicated multilayer film structure including Al, P, In, N, or the like must be formed.

かかる課題に対し、地球上に最も豊富に存在する材料であるシリコン(Si)を用いて、安価な発光素子を得る試みがなされている。Siは、間接遷移型であり発光効率が低く、さらにバンドギャップが近赤外領域にあるため、可視光の発光材料としては不向きであると考えられてきた。しかし、例えば、陽極酸化によって形成したポーラスSiから可視発光が得られることが報告されてから、ナノサイズの結晶Si(以下、ナノSiと略す)が可視発光素子の有力候補として注目されるようになった(例えば、非特許文献1参照)。
ナノSiによる発光現象は、Si結晶をナノサイズに縮小して起こる量子閉じ込め効果(バンドギャップの拡大)と考えられている。3端子型結晶シリコン素子の具現化には、発光効率を実用レベルに高めることが不可欠であり、表面状態を含む結晶性の向上が最大の課題となる。また望みの発光色を引き出すためには波長制御が必要であり、ナノSiの結晶サイズも高精度に制御しなければならない。
In response to such problems, attempts have been made to obtain an inexpensive light-emitting element using silicon (Si), which is the most abundant material on the earth. Since Si is an indirect transition type, has low luminous efficiency, and has a band gap in the near infrared region, it has been considered unsuitable as a visible light emitting material. However, for example, it has been reported that visible light emission can be obtained from porous Si formed by anodic oxidation, so that nano-sized crystalline Si (hereinafter abbreviated as nano-Si) is attracting attention as a promising candidate for a visible light-emitting device. (For example, refer nonpatent literature 1).
The light emission phenomenon caused by nano-Si is considered to be a quantum confinement effect (expansion of band gap) that occurs by reducing the Si crystal to nano-size. In order to realize a three-terminal crystal silicon element, it is indispensable to increase the light emission efficiency to a practical level, and improvement of crystallinity including the surface state is the biggest problem. Further, in order to bring out the desired emission color, wavelength control is necessary, and the crystal size of nano-Si must be controlled with high accuracy.

前述のような陽極酸化法を用いたポーラスSiは、特異な酸化作用によってSi表面をポーラス状に侵食するものである。そのため、結晶自体の品質は比較的よいが、表面積が非常に大きく発光特性の不安定性が指摘されている。さらに、形状が殆ど制御できないので、発光波長も制御できない問題があった。
これら問題点を解決する手段として、これまでいくつかの方法が提案されている。例えば、イオン注入法、スパッタリング法、CVD(Chemical Vapor Deposition)法などを用いて、基板上に粒状Si結晶を形成し、加えてシリコン酸化物(SiO)などの安定な材料中に埋め込む工夫がなされてきた(例えば、特許文献1、2、3参照)。
Porous Si using the anodic oxidation method as described above erodes the Si surface in a porous manner by a unique oxidation action. Therefore, although the quality of the crystal itself is relatively good, it has been pointed out that the surface area is very large and the emission characteristics are unstable. Furthermore, since the shape can hardly be controlled, there is a problem that the emission wavelength cannot be controlled.
As a means for solving these problems, several methods have been proposed so far. For example, there is a device for forming a granular Si crystal on a substrate by using an ion implantation method, a sputtering method, a CVD (Chemical Vapor Deposition) method, etc., and additionally embedding it in a stable material such as silicon oxide (SiO 2 ). (For example, refer to Patent Documents 1, 2, and 3).

アプライド・フィジクス・レターズ(Appl.Phys.Lett.)、1990年、57巻、1046頁Applied Physics Letters (Appl. Phys. Lett.), 1990, 57, 1046 特開平8−17577号公報Japanese Patent Laid-Open No. 8-17577 特開2004−296781号公報Japanese Patent Laid-Open No. 2004-296781 特開平8−307011号公報JP-A-8-307011

しかしながら、上述した従来の方法は、何れもSiあるいはSi化合物を注入または堆積させて形成するものであることから、結晶の均一性に課題があり、その粒径制御においても満足できるものではなかった。
また、従来の方法は、一対の電極からナノSiに注入された電荷が自然に再結合して発光する2端子型発光素子であるため、波長の制御された光を高効率で取り出すことは困難であった。
However, since the conventional methods described above are all formed by implanting or depositing Si or Si compound, there is a problem in the uniformity of crystals, and the particle size control is not satisfactory. .
In addition, since the conventional method is a two-terminal light emitting element that emits light by spontaneously recombining charges injected into nano-Si from a pair of electrodes, it is difficult to extract light with controlled wavelength with high efficiency. Met.

本発明は、以上のような技術的課題を解決するためになされたものであって、その目的とするところは、所望の可視光を高効率で引き出せる3端子型結晶シリコン発光素子等を提供することにある。   The present invention has been made to solve the technical problems as described above, and an object of the present invention is to provide a three-terminal crystal silicon light-emitting element that can extract desired visible light with high efficiency. There is.

かかる目的のもと、鋭意検討の結果、本発明者等は、発光効率を高めるにはナノSiの形状を略円柱状にして、その側面に電荷の流れを制御する第3の電極(制御電極)を設けることで発光効率を格段に向上できることを見出した。さらに、第3の電極に印加する電位を制御することにより、発光波長をも制御できることを見出した。   For this purpose, as a result of intensive studies, the present inventors have made the third electrode (control electrode) to control the flow of electric charges on its side surface by making the nano-Si shape into a substantially cylindrical shape in order to increase the luminous efficiency. It was found that the luminous efficiency can be significantly improved. Furthermore, it has been found that the emission wavelength can also be controlled by controlling the potential applied to the third electrode.

即ち、本発明の3端子型結晶シリコン素子は、結晶シリコンに電荷を注入する一対の電極と、電荷の流れを制御する第3の電極と、を具備したことを特徴とする。
また、本発明の3端子型結晶シリコン素子は、一対の表面を持つ単結晶シリコン基板と、単結晶シリコン基板の一方の主表面と連続し、かつ略垂直に立つ複数個の略円柱状単結晶シリコンと、単結晶シリコン基板の他方の主表面側に位置する金属電極と、金属電極とともに一対の電極を形成して、略円柱状単結晶シリコンを挟み込む透明電極と、略円柱状単結晶シリコンを取り囲む第3の電極とを具備したことを特徴とする。
That is, the three-terminal crystal silicon element of the present invention is characterized by comprising a pair of electrodes for injecting charges into the crystal silicon and a third electrode for controlling the flow of charges.
The three-terminal crystal silicon element of the present invention includes a single crystal silicon substrate having a pair of surfaces, and a plurality of substantially cylindrical single crystals that are continuous with one main surface of the single crystal silicon substrate and are substantially vertical. Silicon, a metal electrode located on the other main surface side of the single crystal silicon substrate, a pair of electrodes together with the metal electrode, a transparent electrode sandwiching the substantially cylindrical single crystal silicon, and a substantially cylindrical single crystal silicon And surrounding third electrodes.

ここで、3端子型結晶シリコン素子において、第1の絶縁膜と、第2の絶縁膜を更に有し、金属電極は、単結晶シリコン基板とオーミック接触されてなり、第1の絶縁膜は第3の電極と略円柱状単結晶シリコンとを絶縁し、第2の絶縁膜は第3の電極と透明電極とを絶縁することが好ましい。   Here, the three-terminal crystalline silicon element further includes a first insulating film and a second insulating film, the metal electrode is in ohmic contact with the single crystal silicon substrate, and the first insulating film is the first insulating film. 3 and the substantially cylindrical single crystal silicon are preferably insulated, and the second insulating film preferably insulates the third electrode from the transparent electrode.

このような構成とすることで、一対の電極からナノSi柱に注入された電荷(電子/正孔)が発光中心に効率よく再結合する。
具体的には、電極から注入された電荷と同一の極性を持つ電位(例えば透明電極から電子が注入されるような構成なら負電位)を上記第3の電極に印加することで、注入された電荷がナノSi柱側面における発光に寄与しない表面再結合が低減されるので発光効率を格段に向上することができる。
With such a configuration, charges (electrons / holes) injected from the pair of electrodes into the nano-Si column are efficiently recombined with the emission center.
Specifically, the potential is injected by applying a potential having the same polarity as the charge injected from the electrode (for example, a negative potential in the case where electrons are injected from the transparent electrode) to the third electrode. Since surface recombination in which electric charges do not contribute to light emission on the side surfaces of the nano-Si pillars is reduced, the light emission efficiency can be significantly improved.

また、透明電極は、略円柱状単結晶シリコンと接することによりショットキー接合を形成してもよい。
この場合、キャリア注入が低電圧化(注入効率向上)できるので、発光素子の低消費電力化を図ることができる点で優れている。
Further, the transparent electrode may form a Schottky junction by contacting the substantially cylindrical single crystal silicon.
In this case, carrier injection can be performed at a low voltage (injection efficiency is improved), which is excellent in that the power consumption of the light-emitting element can be reduced.

また更に、キャリアのトンネル注入が生じる第3の絶縁膜を更に有し、透明電極は、第3の絶縁膜を介して略円柱状単結晶シリコンに接合するようにしてもよい。
この場合、ナノSiが安定な絶縁膜で保護されるので、一層の発光効率向上と安定化が図れる点で好ましい。
Furthermore, a third insulating film in which tunneling of carriers is generated may be further provided, and the transparent electrode may be bonded to the substantially cylindrical single crystal silicon through the third insulating film.
In this case, since nano-Si is protected by a stable insulating film, it is preferable in that the luminous efficiency can be further improved and stabilized.

あるいは、略円柱状単結晶シリコンは、高さ方向においてp型、n型の2層構造から成るpn接合を有し、透明電極は、略円柱状単結晶シリコンの上層に位置するp型あるいはn型の一方に接してオーミック接触を形成されてなるようにしてもよい。
この場合、透明電極より一方の導電形を介して他方導電形注入されるキャリアの再結合が、ナノSi柱内部で起こるので発光に寄与しない表面再結合が減少し、一層の発光効率向上と安定化が図れる。更に、絶縁膜で構成した場合に比べても、キャリア注入が低電圧化(注入効率向上)できるので、発光素子の低消費電力化を図ることができる点で優れている。
Alternatively, the substantially cylindrical single crystal silicon has a pn junction having a p-type and n-type two-layer structure in the height direction, and the transparent electrode is a p-type or n-type positioned on the upper layer of the substantially cylindrical single-crystal silicon. An ohmic contact may be formed in contact with one of the molds.
In this case, recombination of carriers injected from the transparent electrode through one conductivity type occurs inside the nano-Si column, so surface recombination that does not contribute to light emission is reduced, further improving luminous efficiency and stability. Can be achieved. Furthermore, compared to the case of using an insulating film, carrier injection can be performed at a lower voltage (improved injection efficiency), which is excellent in that the power consumption of the light emitting element can be reduced.

尚、略円柱状単結晶シリコンの底面は、単結晶シリコン基板に接してホモ接合を形成していることが好ましい。   Note that the bottom surface of the substantially cylindrical single crystal silicon is preferably in contact with the single crystal silicon substrate to form a homojunction.

一方、本発明の3端子型結晶シリコン素子において、第3の電極に印加する電位を制御する手段を備えることが好ましい。
また、第3の電極に印加する電位を周波数制御する手段を備えることが好ましい。
On the other hand, the three-terminal crystal silicon element of the present invention preferably includes means for controlling the potential applied to the third electrode.
In addition, it is preferable to provide means for frequency-controlling the potential applied to the third electrode.

この場合、ナノSiの導電型に対して反転層が形成されるような電位(例えばp型半導体に電子が注入される構成なら正電位)を上記第3の電極に印加すれば、ナノSi柱内での電子の通路が狭められるので量子閉じ込め効果が増大し、発光波長を短波長に制御できる。即ち、従来技術では、ナノSiの直径で一義的に波長が決まっていたのに対し、本発明では第3の電極でも波長制御が可能である特徴がある。これは一つの結晶シリコン発光素子で、種々の単色発光を取り出せるだけでなく、第3の電極への印加電圧の大きさを周波数制御すれば白色発光を行うことができ、従来にない新規な機能を有している。   In this case, if a potential at which an inversion layer is formed with respect to the conductivity type of nano-Si (for example, a positive potential in the case where electrons are injected into a p-type semiconductor) is applied to the third electrode, the nano-Si column Since the electron path in the inside is narrowed, the quantum confinement effect is increased and the emission wavelength can be controlled to a short wavelength. That is, in the prior art, the wavelength is uniquely determined by the diameter of the nano-Si, but the present invention has a feature that the wavelength can be controlled even by the third electrode. This is a single crystalline silicon light emitting device that not only can emit various monochromatic light emission, but can also emit white light by controlling the frequency of the voltage applied to the third electrode. have.

本発明によれば、所望の発光波長を高効率で引き出せ、波長可変も可能な3端子型結晶シリコン発光素子等を得ることができる。   According to the present invention, it is possible to obtain a three-terminal crystal silicon light-emitting element or the like that can extract a desired emission wavelength with high efficiency and can change the wavelength.

以下、本発明を実施するための最良の形態(実施の形態)について、添付図面を参照して詳細に説明するが、本発明は以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。   The best mode for carrying out the present invention (embodiment) will be described in detail below with reference to the accompanying drawings. However, the present invention is not limited to the following embodiment, and Various modifications can be made within the range.

図1は本実施の形態に係る3端子型結晶シリコン素子の部分断面を示した図である。
また、図2は図1に示す3端子型結晶シリコン素子を鳥瞰図として示した図である。
FIG. 1 is a partial cross-sectional view of a three-terminal crystal silicon element according to the present embodiment.
FIG. 2 is a bird's eye view of the three-terminal crystal silicon element shown in FIG.

この図1および図2に示すように、結晶シリコン素子としての3端子型結晶シリコン素子は、一対の表面を持つ単結晶からなるp型のシリコン基板10と、このシリコン基板10の一方の表面(主表面)側に、これと連続して、かつ略垂直に立つ複数個のナノSi柱(略円柱状単結晶シリコン)15が形成されている。
このナノSi柱15は、シリコン基板10と直に接してホモ接合を形成して、シリコン基板10の主表面に対して略垂直な円筒状の柱状突起の形態を成している。また、シリコン基板10の主表面には、ナノSi柱15の上面以外の領域にシリコン酸化膜(絶縁膜)16と、少なくともナノSi柱15の側面の一部を覆うように設けられた第3の電極(例えばアルミニウム)17と、第3の電極17の表面を覆う絶縁膜18が形成されている。さらに、少なくともナノSi柱15の上面と接してショットキー障壁30を形成するように設けられた透明電極(例えばITO)19が設けられている。シリコン基板10の他方の主表面(他表面)側には、シリコン基板10とオーミック接触されるように金属電極(例えばアルミニウム)20が形成されている。
このように構成される3端子型結晶シリコン素子は、透明電極19を陰極、金属電極20を陽極、第3の電極17を制御電極として電圧印加することで、高効率発光および波長可変発光素子として動作する。
As shown in FIGS. 1 and 2, a three-terminal crystal silicon element as a crystal silicon element includes a p-type silicon substrate 10 made of a single crystal having a pair of surfaces, and one surface of the silicon substrate 10 ( A plurality of nano-Si pillars (substantially cylindrical single crystal silicon) 15 are formed on the (main surface) side so as to be continuous and substantially vertical.
The nano-Si pillars 15 are in direct contact with the silicon substrate 10 to form a homojunction and are in the form of cylindrical pillar protrusions that are substantially perpendicular to the main surface of the silicon substrate 10. Further, a third surface provided on the main surface of the silicon substrate 10 so as to cover the silicon oxide film (insulating film) 16 and at least a part of the side surface of the nano Si pillar 15 in a region other than the upper surface of the nano Si pillar 15. An electrode (for example, aluminum) 17 and an insulating film 18 covering the surface of the third electrode 17 are formed. Further, a transparent electrode (for example, ITO) 19 provided so as to form a Schottky barrier 30 at least in contact with the upper surface of the nano-Si pillar 15 is provided. A metal electrode (for example, aluminum) 20 is formed on the other main surface (other surface) side of the silicon substrate 10 so as to be in ohmic contact with the silicon substrate 10.
The three-terminal crystal silicon element configured as described above is a highly efficient light emission and wavelength tunable light emitting element by applying a voltage with the transparent electrode 19 as a cathode, the metal electrode 20 as an anode, and the third electrode 17 as a control electrode. Operate.

図3は、図1および図2に示した3端子型結晶シリコン素子の動作原理を説明するためのバンド構造とキャリアの流れを示す説明図である。
図3に示すように、透明電極19からナノSi柱15に注入した電子と、金属電極20からシリコン基板10を経由してナノSi柱15に注入した正孔は、ナノSi柱15の中で再結合中心にトラップされて発光する。近赤外のバンドギャップを有するシリコンが可視発光する理由は、結晶サイズ(円柱の直径)縮小による量子閉じ込め効果(バンドギャップの拡大)による。すなわちこのような構成を有する3端子型結晶シリコン素子は、第3の電極17による電荷制御の無い場合であっても、ナノSi柱15の直径(Φsi)制御によって、可視光を比較的効率よく取り出すことができる。
FIG. 3 is an explanatory diagram showing a band structure and a carrier flow for explaining the operation principle of the three-terminal crystal silicon element shown in FIG. 1 and FIG.
As shown in FIG. 3, electrons injected from the transparent electrode 19 into the nano Si pillar 15 and holes injected from the metal electrode 20 through the silicon substrate 10 into the nano Si pillar 15 are included in the nano Si pillar 15. Light is emitted by being trapped in the recombination center. The reason why silicon having a near-infrared band gap emits visible light is due to a quantum confinement effect (expansion of the band gap) due to a reduction in crystal size (cylinder diameter). In other words, the three-terminal crystal silicon element having such a configuration can generate visible light relatively efficiently by controlling the diameter (Φsi) of the nano-Si pillar 15 even when there is no charge control by the third electrode 17. It can be taken out.

一方、図4は、図1および図2に示した3端子型結晶シリコン素子の高効率化および波長可変の原理を説明するためのバンド構造と断面模式図を示す説明図である。
第3の電極17に電位を印加しない場合は、図4(a)に示すような熱平衡状態でありシリコン酸化膜16の界面でバンドは下向に曲がっている。
ここで、第3の電極17に負電位を印加した場合には、図4(b)に示すようにシリコン酸化膜16の界面でバンドは上方に曲がり、蓄積層が形成される。このため透明電極19からナノSi柱15に注入された電子は、エネルギー準位の関係でシリコン酸化膜16の界面よりもナノSi柱15の中心付近で再結合し易くなる。この結果、欠陥や表面準位が多く存在するシリコン酸化膜16近傍での(発光に寄与しない)再結合が低減し、格段に高効率化が図れる。
一方、第3の電極17に正電位を印加した場合には、図4(c)に示すようにシリコン酸化膜16の界面でバンドが下方へ大きく曲がり、反転層が形成され、さらに反転層の外側(ナノSi柱15の内部側)には空乏層が形成される。このため、透明電極19からナノSi柱15に注入された電子の通路が狭められ、バンドギャップが拡大する。
On the other hand, FIG. 4 is an explanatory view showing a band structure and a cross-sectional schematic diagram for explaining the principle of high efficiency and wavelength tuning of the three-terminal crystal silicon element shown in FIGS.
When no potential is applied to the third electrode 17, the thermal equilibrium state is as shown in FIG. 4A, and the band is bent downward at the interface of the silicon oxide film 16.
Here, when a negative potential is applied to the third electrode 17, the band bends upward at the interface of the silicon oxide film 16 as shown in FIG. 4B to form a storage layer. For this reason, electrons injected from the transparent electrode 19 into the nano-Si column 15 are easier to recombine near the center of the nano-Si column 15 than at the interface of the silicon oxide film 16 because of the energy level. As a result, recombination (does not contribute to light emission) in the vicinity of the silicon oxide film 16 where many defects and surface states exist is reduced, and the efficiency can be significantly improved.
On the other hand, when a positive potential is applied to the third electrode 17, as shown in FIG. 4C, the band bends greatly downward at the interface of the silicon oxide film 16, and an inversion layer is formed. A depletion layer is formed on the outside (inside the nano-Si pillar 15). For this reason, the passage of electrons injected from the transparent electrode 19 into the nano-Si column 15 is narrowed, and the band gap is expanded.

図5は、図1および図2に示した3端子型結晶シリコン素子の波長可変原理を説明するため第3の電極17に正電位を印加した場合のバンド構造とキャリアの流れを示す説明図である。
図5から分るように、より大きなバンド間遷移で再結合が生じ、より短波長の光が取り出せる。
換言すれば、第3の電極17の印加電圧によって波長可変発光素子として機能することができ、電位をある周期で可変(周波数制御)することで白色発光素子として動作させることもできる。また、ナノSiの物理的なサイズで発光波長が一義的に決まる従来技術に比べて、所望波長の発光素子を製造する上でのナノSiのサイズばらつき許容度が大幅に改善できる特徴もある。
なお正電位を印加した場合も、負電位を印加した場合と同様に透明電極19からナノSi柱15に注入された電子は、エネルギー準位の関係でシリコン酸化膜16の界面よりもナノSi柱15の中心付近で再結合し易くなるため、欠陥や表面準位が多く存在するシリコン酸化膜16近傍での(発光に寄与しない)再結合が低減し、格段に高効率化が図れる。
FIG. 5 is an explanatory diagram showing the band structure and carrier flow when a positive potential is applied to the third electrode 17 in order to explain the wavelength variable principle of the three-terminal crystal silicon element shown in FIG. 1 and FIG. is there.
As can be seen from FIG. 5, recombination occurs at a larger interband transition, and light having a shorter wavelength can be extracted.
In other words, it can function as a wavelength tunable light emitting element depending on the voltage applied to the third electrode 17, and can be operated as a white light emitting element by changing the potential at a certain period (frequency control). In addition, as compared with the prior art in which the emission wavelength is uniquely determined by the physical size of nano-Si, there is also a feature that the tolerance of size variation of nano-Si in manufacturing a light-emitting element having a desired wavelength can be greatly improved.
Even when a positive potential is applied, the electrons injected from the transparent electrode 19 into the nano-Si column 15 are applied to the nano-Si column rather than the interface of the silicon oxide film 16 due to the energy level, as in the case of applying a negative potential. Since recombination is easy in the vicinity of the center of 15, recombination in the vicinity of the silicon oxide film 16 where many defects and surface states exist (does not contribute to light emission) is reduced, and the efficiency can be significantly improved.

図6は、図1に示す3端子型結晶シリコン素子の変形例を示す部分断面図である。
ここでは、説明の重複を避けるため、図1に示す例とは異なる部分を説明する。図6に示す変形例では、ナノSi柱15の上面に薄いシリコン酸化膜40を設けることにより、ナノSi柱15と透明電極19との間に絶縁膜障壁を形成するようにした。
すなわち、図1に示す例では、透明電極19からナノSi柱15への電子注入が、ショットキー障壁を介したトンネル注入によって行われていた。一方、図6に示す変形例では、透明電極19からナノSi柱15への電子注入が、絶縁膜障壁を介したトンネル注入によって行なわれる。本変形例では、ナノSi柱15の上面が安定なシリコン酸化膜40で覆われているので、透明電極19からナノSi柱15に注入された電子の可視発光に寄与しない表面再結合が低減され、発光効率を向上することができる。
FIG. 6 is a partial cross-sectional view showing a modification of the three-terminal crystal silicon element shown in FIG.
Here, in order to avoid duplication of description, a different part from the example shown in FIG. 1 is demonstrated. In the modification shown in FIG. 6, an insulating film barrier is formed between the nano-Si column 15 and the transparent electrode 19 by providing a thin silicon oxide film 40 on the top surface of the nano-Si column 15.
That is, in the example shown in FIG. 1, electron injection from the transparent electrode 19 to the nano-Si pillar 15 is performed by tunnel injection through a Schottky barrier. On the other hand, in the modification shown in FIG. 6, electron injection from the transparent electrode 19 to the nano-Si pillar 15 is performed by tunnel injection through an insulating film barrier. In this modification, since the upper surface of the nano Si pillar 15 is covered with the stable silicon oxide film 40, surface recombination that does not contribute to visible light emission of electrons injected from the transparent electrode 19 into the nano Si pillar 15 is reduced. , Luminous efficiency can be improved.

図7は、図1に示す3端子型結晶シリコン素子の他の変形例を示す部分断面図である。
ここでは、説明の重複を避けるため、図1に示す例とは異なる部分を説明する。図7に示す変形例では、ナノSi柱15の高さ方向においてp型導電型、n型導電型の2層構造から成るpn接合50を有し、上層に位置するp型あるいはn型の一方が透明電極19と直に接してオーミック接触を形成している。
より具体的にはシリコン基板10にp型導電層(p層)を用いた場合には、ナノSi柱15上層部に高濃度n型導電層(n+層)21を設けることで、pn接合50を形成する。勿論、p型、n型の位置関係が逆であっても構わない。
なおここで、高さ方向とは、ナノSi柱15が形成されているシリコン基板10の主表面に略垂直な方向を言うものとする。
FIG. 7 is a partial cross-sectional view showing another modification of the three-terminal crystal silicon element shown in FIG.
Here, in order to avoid duplication of description, a different part from the example shown in FIG. 1 is demonstrated. In the modification shown in FIG. 7, the nano-Si pillar 15 has a pn junction 50 having a two-layer structure of a p-type conductivity type and an n-type conductivity type in the height direction. Is in direct contact with the transparent electrode 19 to form an ohmic contact.
More specifically, when a p-type conductive layer (p layer) is used for the silicon substrate 10, a pn junction 50 is provided by providing a high-concentration n-type conductive layer (n + layer) 21 in the upper layer portion of the nano Si pillar 15. Form. Of course, the positional relationship between the p-type and the n-type may be reversed.
Here, the height direction refers to a direction substantially perpendicular to the main surface of the silicon substrate 10 on which the nano-Si pillars 15 are formed.

図8は、図7に示す3端子型結晶シリコン素子の他の変形例の動作原理を説明するため第3の電極に正電位を印加した場合のバンド構造とキャリアの流れを示す説明図である。
本実施の形態では、透明電極19からn+層21へ流れ込んだ電子が、pn接合50を介して下層のp層に注入される。
このため、キャリアの再結合が、ナノSi柱15より深い位置で起こるようになるので、透明電極19とナノSi柱15が接する領域での可視発光に寄与しない表面再結合、またはエネルギーの低い(波長の長い)光が低減され、より一層の発光効率の向上が図れる。
FIG. 8 is an explanatory diagram showing the band structure and carrier flow when a positive potential is applied to the third electrode in order to explain the operating principle of another modification of the three-terminal crystal silicon element shown in FIG. .
In the present embodiment, electrons flowing from the transparent electrode 19 into the n + layer 21 are injected into the lower p layer through the pn junction 50.
For this reason, since recombination of carriers occurs at a position deeper than the nano-Si column 15, surface recombination that does not contribute to visible light emission in a region where the transparent electrode 19 and the nano-Si column 15 are in contact or low energy ( The light (having a long wavelength) is reduced, and the luminous efficiency can be further improved.

次に、本実施の形態が適用される3端子型結晶シリコン素子の製造方法について説明する。
図9は、本実施の形態に係る3端子型結晶シリコン素子の製造方法を示す部分断面図であり、製造工程順に製造方法が示されている。
ここでは、まず(100)面から成る一対の表面を持つp型の単結晶シリコン基板10を用意し、一方の表面(主表面)側にスピンコートによりブロック共重合体(例えばポリスチレン(PS)とポリメチルメタクリレート(PMMA)の共重合体)から成る薄膜ポリマー11を約25nmの厚みで塗布した後、220℃で3時間ベーキング処理することで、PS層11aの薄膜中に球状のPMMA層11bを有する相分離構造を形成する。
例えば、PSとPMMAがそれぞれ約90,000、約20,000の分子量から成る共重合ポリマーを用いた場合では、ピッチが約40nmで、球状のPMMA層11bの直径が約20nmから成る六回対称の相分離構造となった。ピッチおよび球体の直径は、ブロック共重合ポリマーの分子量およびその比率を調整することにより様々なサイズに制御できる(図9(a))。
Next, a method for manufacturing a three-terminal crystal silicon element to which the present embodiment is applied will be described.
FIG. 9 is a partial cross-sectional view showing a method for manufacturing a three-terminal crystal silicon element according to the present embodiment, in which the manufacturing method is shown in the order of manufacturing steps.
Here, first, a p-type single crystal silicon substrate 10 having a pair of (100) surfaces is prepared, and a block copolymer (for example, polystyrene (PS) and the like) is spin-coated on one surface (main surface) side. A thin film polymer 11 made of a polymethylmethacrylate (PMMA) copolymer) is applied to a thickness of about 25 nm and then baked at 220 ° C. for 3 hours to form a spherical PMMA layer 11b in the thin film of the PS layer 11a. A phase separation structure is formed.
For example, when a copolymer polymer having PS and PMMA having molecular weights of about 90,000 and 20,000 is used, the pitch is about 40 nm and the spherical PMMA layer 11b has a diameter of about 20 nm. Phase separation structure. The pitch and the diameter of the sphere can be controlled to various sizes by adjusting the molecular weight of the block copolymer and the ratio thereof (FIG. 9 (a)).

次に、PSとPMMAのエッチング速度差を利用した酸素ガスを用いたRIE法により、薄膜ポリマー11の表面にナノサイズで六回対称の平面パターンを持つ細孔12が形成できる。これは、酸素のプラズマ中では、PMMA層11bがPS層11aよりも3〜5倍エッチング速度が速いことによる(図9(b))。   Next, pores 12 having a nano-sized and six-fold plane pattern can be formed on the surface of the thin film polymer 11 by the RIE method using oxygen gas using the etching rate difference between PS and PMMA. This is because the etching rate of the PMMA layer 11b is 3 to 5 times faster than that of the PS layer 11a in the oxygen plasma (FIG. 9B).

次に、無機系SOG(Spin on Glass)をスピンコートによって塗布し、所定のベークを施すことで無機材から成る無機膜13aを形成する。SOGの粘度を適当に選択することによって、細孔12が埋まって平坦化された無機膜13aを形成することができる(図9(c))。   Next, inorganic SOG (Spin on Glass) is applied by spin coating, and a predetermined baking is performed to form an inorganic film 13a made of an inorganic material. By appropriately selecting the viscosity of the SOG, the inorganic film 13a in which the pores 12 are filled and flattened can be formed (FIG. 9C).

次に、RIE法を用いて無機膜13aの表面を軽くエッチング(エッチバック)することにより、細孔12にのみ残した無機膜13bを形成する。次に、RIE法を用いてエッチングし、無機膜13aで覆われていない領域のPS層11aを除去して開口部14aを形成する(図9(d))。   Next, the surface of the inorganic film 13a is lightly etched (etched back) using the RIE method to form the inorganic film 13b remaining only in the pores 12. Next, etching is performed using the RIE method, and the PS layer 11a in a region not covered with the inorganic film 13a is removed to form an opening 14a (FIG. 9D).

次に、無機膜13bをマスクとして、シリコン基板10の上層部(例えば100nmの深さ)を、RIE法を用いてエッチングし、円筒状突起部(ナノSi柱15)と溝部14bとを形成する(図9(e))。   Next, using the inorganic film 13b as a mask, the upper layer portion (for example, a depth of 100 nm) of the silicon substrate 10 is etched using the RIE method to form a cylindrical protrusion (nano Si pillar 15) and a groove 14b. (FIG. 9 (e)).

その後、例えばフッ酸系水溶液などでウェット処理して無機膜13bを除去した後、850℃の酸化性雰囲気中で熱処理することにより、溝部14bの底部およびナノSi柱15の表面にシリコン酸化膜16を設ける。この時、シリコン酸化膜16を所望の厚みにすることにより、ナノSi柱15の直径を約3.5nmに制御した。
次にアルミニウムなどの低抵抗率の金属膜をスパッタリングした後、全面をエッチバックすることで溝部14bに埋め込まれた第3の電極17を形成する(図9(f))。
Thereafter, the inorganic film 13b is removed by wet treatment with, for example, a hydrofluoric acid aqueous solution, and then heat treatment is performed in an oxidizing atmosphere at 850 ° C., so that the silicon oxide film 16 is formed on the bottom of the groove 14b and the surface of the nano Si pillar 15. Is provided. At this time, the diameter of the nano Si pillar 15 was controlled to about 3.5 nm by setting the silicon oxide film 16 to a desired thickness.
Next, after sputtering a low resistivity metal film such as aluminum, the entire surface is etched back to form the third electrode 17 embedded in the groove 14b (FIG. 9F).

次に、無機系SOG(Spin on Glass)をスピンコートによって塗布し、所定のベークを施した後に、全面をエッチバックすることで無機材から成る絶縁膜18を形成するとともに、ナノSi柱15の上面を露出させる(図9(g))。   Next, an inorganic SOG (Spin on Glass) is applied by spin coating, a predetermined baking is performed, and then the entire surface is etched back to form an insulating film 18 made of an inorganic material. The upper surface is exposed (FIG. 9G).

最後に、ナノSi柱15が設けられた主表面側に酸化インジウム系化合物からなる透明電極(ITO)19を形成し、他表面側にアルミニウムからなる金属電極20を形成して(図9(h))、図1に示すような3端子型結晶シリコン素子を得ることができる。   Finally, a transparent electrode (ITO) 19 made of an indium oxide compound is formed on the main surface side where the nano-Si pillars 15 are provided, and a metal electrode 20 made of aluminum is formed on the other surface side (FIG. 9 (h) )), A three-terminal crystal silicon element as shown in FIG. 1 can be obtained.

以上のような工程で作製した3端子型結晶シリコン素子のナノSi柱15のサイズは、直径約3.5nm、高さ約80nmであった。また金属電極20を陽極、透明電極19を陰極、第3の電極17は零電位として通電した時、ピーク波長が約700nmの赤色の発光を確認できた。
この3端子型結晶シリコン素子は、ナノSi柱15は極めて結晶性のよいシリコン基板10から作り込まれたものであるから、殆ど欠陥のない結晶性を持つことができる。このため、従来技術に比べ発光効率が向上できた。
The size of the nano-Si pillar 15 of the three-terminal crystal silicon element manufactured by the above process was about 3.5 nm in diameter and about 80 nm in height. Further, when the metal electrode 20 was supplied as an anode, the transparent electrode 19 was used as a cathode, and the third electrode 17 was supplied with a zero potential, red light having a peak wavelength of about 700 nm was confirmed.
In this three-terminal type crystal silicon element, the nano-Si pillar 15 is made from the silicon substrate 10 having extremely good crystallinity, and therefore can have crystallinity with almost no defects. For this reason, luminous efficiency can be improved as compared with the prior art.

さらに、第3の電極17に負電位を加えた場合には、ナノSi柱15とシリコン酸化膜16の界面近傍での可視発光に寄与しない再結合を低減でき、より高効率の赤色発光を達成できた。また、第3の電極17に正電位を印加して、その大きさを変えることで赤〜青までの発光色を自在に可変して取り出せること、および第3の電極17に印加する正電位の大きさを周期的に変動させる(周波数制御)ことで白色光にもできるという、従来に無い新しい機能を有することを確認した。   Furthermore, when a negative potential is applied to the third electrode 17, recombination that does not contribute to visible light emission in the vicinity of the interface between the nano-Si column 15 and the silicon oxide film 16 can be reduced, and more efficient red light emission is achieved. did it. Further, by applying a positive potential to the third electrode 17 and changing the size thereof, the emission color from red to blue can be freely changed and extracted, and the positive potential applied to the third electrode 17 can be changed. It was confirmed that it has an unprecedented new function that white light can be produced by periodically changing the size (frequency control).

尚、ナノSi柱15は、ブロック共重合ポリマーの相分離によって得られる直径の揃った細孔12をエッチングマスクの原型として加工すること、およびその後の酸化工程によって直径の微細化を制御するので、大きさの均一性に優れた3端子型結晶シリコン素子が形成できる。このため、従来技術に比較して発光波長の制御性が格段に優れている。実験によれば、サイズのばらつきを5%以下に抑えることができた。
また、ナノSi柱15を取り囲む厚いシリコン酸化膜16は、透明電極19との電気的絶縁分離を果たすと共に、ナノSi柱15の機械的強度を強化する効果もある。よって、波長の制御性に優れた高効率発光素子を、高い歩留で安価に提供することができる。
The nano-Si pillars 15 are processed by using the pores 12 having the same diameter obtained by phase separation of the block copolymer as an etching mask prototype, and controlling the refinement of the diameter by a subsequent oxidation step. A three-terminal crystal silicon element having excellent size uniformity can be formed. For this reason, the controllability of the emission wavelength is remarkably superior to that of the prior art. According to the experiment, the size variation could be suppressed to 5% or less.
Further, the thick silicon oxide film 16 surrounding the nano-Si pillar 15 has an effect of electrically insulating and separating from the transparent electrode 19 and enhancing the mechanical strength of the nano-Si pillar 15. Therefore, a high-efficiency light-emitting element with excellent wavelength controllability can be provided at a high yield and at a low cost.

尚、第3の電極17はアルミニウムを例示したが、低抵抗材であって加工し易い材料であれば、特に制限はない。透明電極19はITOを例示したが、可視光に対して透明性を維持し電気導電性を有するものであれば、特に制限はない。また、金属電極20はアルミニウムを例示したが、電気導電性に優れシリコン基板10とオーミック接続できる材料であれば、特に制限はない。
更に、以上の実施の形態はシリコン基板10にp型導電型を用いる例を示したが、n型導電型であってもよい。この場合には、n+層21はp+層となり、陰極と陽極および第3の電極17に印加する正負の関係も逆になる。
In addition, although the 3rd electrode 17 illustrated aluminum, if it is a low resistance material and it is a material which is easy to process, there will be no restriction | limiting in particular. Although the transparent electrode 19 illustrated ITO, there will be no restriction | limiting in particular if it maintains transparency with respect to visible light and has electroconductivity. Moreover, although the metal electrode 20 illustrated aluminum, if it is the material which is excellent in electrical conductivity and can make ohmic connection with the silicon substrate 10, there will be no restriction | limiting in particular.
Furthermore, although the above embodiment showed the example which uses a p-type conductivity type for the silicon substrate 10, an n-type conductivity type may be sufficient. In this case, the n + layer 21 becomes a p + layer, and the positive / negative relationship applied to the cathode, the anode, and the third electrode 17 is also reversed.

以上、詳述したように、本実施の形態によれば、略円柱状のナノSi柱15の側面に電荷の流れを制御する第3の電極(制御電極)17を設けることで、発光効率と発光波長制御が格段に優れた3端子型結晶シリコン素子が実現できる。これにより、一つの素子で単色から白色に至る可視光を高効率で自在に取り出せる新規な3端子型結晶シリコン素子を安価に提供できる。   As described above in detail, according to the present embodiment, by providing the third electrode (control electrode) 17 that controls the flow of electric charges on the side surface of the substantially cylindrical nano-Si column 15, the luminous efficiency is improved. A three-terminal type crystal silicon element with significantly excellent emission wavelength control can be realized. This makes it possible to provide a novel three-terminal crystal silicon element at a low cost that can efficiently and efficiently extract visible light from a single color to white with a single element.

尚、図1、図6、図7に示した実施の形態では、ナノSiを用いた発光素子を例示したが、同一の構成で発電素子(光起電力素子)に応用することもできる。即ち、透明電極側からナノSiに光を照射するとキャリア(電子・正孔対)が生成され、一対の電極から電力を取り出すことができる。特に、可視光〜紫外光に対して高感度な発電素子が実現できる。
また、本実施の形態が適用される3端子型結晶シリコン素子は、通常のIC製造に幾つかの製造工程を付加するだけで、容易かつ任意形状にて形成することができる。そこで、制御回路、増幅回路、メモリ回路、保護回路等と組み合わせて1チップ化してもよい。
即ち、各種回路と3端子型結晶シリコン素子を同一基板状でIC化することにより、様々な機能付加及び機能向上、あるいは低コスト化を図ることができる。その応用は、発光素子や発電素子に留まらず、レーザー、レーダー、通信、メモリ、センサあるいは電子エミッタやディスプレイ等が挙げられる。
1, 6, and 7 exemplify a light emitting element using nano-Si, it can be applied to a power generation element (photovoltaic element) with the same configuration. That is, when nano-Si is irradiated with light from the transparent electrode side, carriers (electron / hole pairs) are generated, and power can be extracted from the pair of electrodes. In particular, a power generating element that is highly sensitive to visible light to ultraviolet light can be realized.
In addition, the three-terminal crystal silicon element to which the present embodiment is applied can be formed easily and in an arbitrary shape simply by adding several manufacturing steps to normal IC manufacturing. Therefore, a single chip may be combined with a control circuit, an amplifier circuit, a memory circuit, a protection circuit, or the like.
That is, by making various circuits and a three-terminal crystal silicon element into an IC on the same substrate, various functions can be added, functions can be improved, or costs can be reduced. The application is not limited to light emitting elements and power generation elements, but includes lasers, radars, communications, memories, sensors, electron emitters and displays.

本実施の形態に係る3端子型結晶シリコン素子の部分断面を示した図である。It is the figure which showed the partial cross section of the 3 terminal type | mold crystal silicon element which concerns on this Embodiment. 図1に示す3端子型結晶シリコン素子を鳥瞰図として示した図である。FIG. 3 is a bird's eye view of the three-terminal crystal silicon element shown in FIG. 1. 図1および図2に示した3端子型結晶シリコン素子の動作原理を説明するためのバンド構造とキャリアの流れを示す説明図である。FIG. 3 is an explanatory diagram showing a band structure and a carrier flow for explaining an operation principle of the three-terminal crystal silicon element shown in FIGS. 1 and 2. 図1および図2に示した3端子型結晶シリコン素子の高効率化および波長可変の原理を説明するためのバンド構造と断面模式図を示す説明図である。FIG. 3 is an explanatory diagram showing a band structure and a schematic cross-sectional view for explaining the principles of high efficiency and wavelength tuning of the three-terminal crystal silicon element shown in FIGS. 1 and 2. 図1および図2に示した3端子型結晶シリコン素子の波長可変原理を説明するため第3の電極に正電位を印加した場合のバンド構造とキャリアの流れを示す説明図である。FIG. 3 is an explanatory diagram showing a band structure and a carrier flow when a positive potential is applied to a third electrode in order to explain the wavelength variable principle of the three-terminal crystal silicon element shown in FIGS. 1 and 2. 図1に示す3端子型結晶シリコン素子の変形例を示す部分断面図である。It is a fragmentary sectional view which shows the modification of the 3 terminal type crystal silicon element shown in FIG. 図1に示す3端子型結晶シリコン素子の他の変形例を示す部分断面図である。It is a fragmentary sectional view which shows the other modification of the 3 terminal type | mold crystal silicon element shown in FIG. 図7に示す3端子型結晶シリコン素子の他の変形例の動作原理を説明するため第3の電極に正電位を印加した場合のバンド構造とキャリアの流れを示す説明図である。FIG. 8 is an explanatory diagram showing a band structure and a carrier flow when a positive potential is applied to a third electrode in order to explain the operating principle of another modification of the three-terminal crystal silicon element shown in FIG. 7. 本実施の形態に係る3端子型結晶シリコン素子の製造方法を示す部分断面図である。It is a fragmentary sectional view showing a manufacturing method of a three terminal type crystal silicon device concerning this embodiment.

符号の説明Explanation of symbols


10…シリコン基板、11…薄膜ポリマー、11a…PS層、11b…PMMA層、12…細孔、13a,13b…無機膜、14a…開口部、14b…溝部、15…ナノSi柱、16…シリコン酸化膜、17…第3の電極、18…絶縁膜、19…透明電極、20…金属電極、21…n型導電層(n+層)、30…ショットキー障壁、40…シリコン酸化膜、50…pn接合

DESCRIPTION OF SYMBOLS 10 ... Silicon substrate, 11 ... Thin film polymer, 11a ... PS layer, 11b ... PMMA layer, 12 ... Fine pore, 13a, 13b ... Inorganic film, 14a ... Opening part, 14b ... Groove part, 15 ... Nano Si pillar, 16 ... Silicon 17 ... third electrode, 18 ... insulating film, 19 ... transparent electrode, 20 ... metal electrode, 21 ... n-type conductive layer (n + layer), 30 ... Schottky barrier, 40 ... silicon oxide film, 50 ... pn junction

Claims (9)

結晶シリコンを用いた結晶シリコン素子において、
前記結晶シリコンに電荷を注入する一対の電極と、
前記電荷の流れを制御する第3の電極と、
を具備したことを特徴とする3端子型結晶シリコン素子。
In a crystalline silicon device using crystalline silicon,
A pair of electrodes for injecting charges into the crystalline silicon;
A third electrode for controlling the flow of the charge;
A three-terminal crystal silicon element characterized by comprising:
一対の表面を持つ単結晶シリコン基板と、
前記単結晶シリコン基板の一方の主表面と連続し、かつ略垂直に立つ複数個の略円柱状単結晶シリコンと、
前記単結晶シリコン基板の他方の主表面側に位置する金属電極と、
前記金属電極とともに一対の電極を形成して、前記略円柱状単結晶シリコンを挟み込む透明電極と、
前記略円柱状単結晶シリコンを取り囲む第3の電極と、
を具備したことを特徴とする3端子型結晶シリコン素子。
A single crystal silicon substrate having a pair of surfaces;
A plurality of substantially cylindrical single crystal silicons that are continuous with one main surface of the single crystal silicon substrate and are substantially perpendicular;
A metal electrode located on the other main surface side of the single crystal silicon substrate;
A transparent electrode that forms a pair of electrodes together with the metal electrode and sandwiches the substantially cylindrical single crystal silicon;
A third electrode surrounding the substantially cylindrical single crystal silicon;
A three-terminal crystal silicon element characterized by comprising:
請求項2記載の3端子型結晶シリコン素子において、
第1の絶縁膜と、第2の絶縁膜を更に有し、
前記金属電極は、前記単結晶シリコン基板とオーミック接触されてなり、
前記第1の絶縁膜は前記第3の電極と前記略円柱状単結晶シリコンとを絶縁し、前記第2の絶縁膜は当該第3の電極と前記透明電極とを絶縁することを特徴とする3端子型結晶シリコン素子。
The three-terminal crystal silicon element according to claim 2,
A first insulating film and a second insulating film;
The metal electrode is in ohmic contact with the single crystal silicon substrate,
The first insulating film insulates the third electrode from the substantially cylindrical single crystal silicon, and the second insulating film insulates the third electrode from the transparent electrode. 3-terminal crystal silicon element.
請求項3記載の3端子型結晶シリコン素子において、
前記透明電極は、前記略円柱状単結晶シリコンと接することによりショットキー接合を形成されてなることを特徴とする3端子型結晶シリコン素子。
The three-terminal crystal silicon element according to claim 3,
3. The three-terminal crystal silicon element, wherein the transparent electrode is formed with a Schottky junction by being in contact with the substantially cylindrical single crystal silicon.
請求項3記載の3端子型結晶シリコン素子において、
キャリアのトンネル注入が生じる第3の絶縁膜を更に有し、
前記透明電極は、前記第3の絶縁膜を介して前記略円柱状単結晶シリコンに接合されてなることを特徴とする3端子型結晶シリコン素子。
The three-terminal crystal silicon element according to claim 3,
A third insulating film that causes carrier tunnel injection;
The three-terminal crystal silicon element, wherein the transparent electrode is joined to the substantially cylindrical single crystal silicon through the third insulating film.
請求項3記載の3端子型結晶シリコン素子において、
前記略円柱状単結晶シリコンは、高さ方向においてp型、n型の2層構造から成るpn接合を有し、
前記透明電極は、前記略円柱状単結晶シリコンの上層に位置するp型あるいはn型の一方に接してオーミック接触を形成されてなることを特徴とする3端子型結晶シリコン素子。
The three-terminal crystal silicon element according to claim 3,
The substantially cylindrical single crystal silicon has a pn junction composed of a p-type and n-type two-layer structure in the height direction,
The three-terminal type crystalline silicon device, wherein the transparent electrode is in ohmic contact with one of p-type and n-type located in an upper layer of the substantially cylindrical single crystal silicon.
請求項3記載の3端子型結晶シリコン素子において、前記略円柱状単結晶シリコンの底面は、前記単結晶シリコン基板に接してホモ接合を形成されてなることを特徴とする3端子型結晶シリコン素子。   4. The three-terminal crystal silicon device according to claim 3, wherein the bottom surface of the substantially cylindrical single crystal silicon is in contact with the single crystal silicon substrate to form a homojunction. . 請求項1または2記載の3端子型結晶シリコン素子において、前記第3の電極に印加する電位を制御する手段を備えたことを特徴とする3端子型結晶シリコン素子。   3. The three-terminal crystal silicon element according to claim 1, further comprising means for controlling a potential applied to the third electrode. 請求項3記載の3端子型結晶シリコン素子において、前記第3の電極に印加する電位を周波数制御する手段を備えたことを特徴とする3端子型結晶シリコン素子。   4. The three-terminal crystal silicon element according to claim 3, further comprising means for frequency-controlling the potential applied to the third electrode.
JP2006312461A 2006-11-20 2006-11-20 Three terminal crystal silicon element Pending JP2008130712A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006312461A JP2008130712A (en) 2006-11-20 2006-11-20 Three terminal crystal silicon element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006312461A JP2008130712A (en) 2006-11-20 2006-11-20 Three terminal crystal silicon element

Publications (1)

Publication Number Publication Date
JP2008130712A true JP2008130712A (en) 2008-06-05

Family

ID=39556265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006312461A Pending JP2008130712A (en) 2006-11-20 2006-11-20 Three terminal crystal silicon element

Country Status (1)

Country Link
JP (1) JP2008130712A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010151604A2 (en) 2009-06-26 2010-12-29 California Institute Of Technology Methods for fabricating passivated silicon nanowires and devices thus obtained
WO2011068018A1 (en) 2009-12-02 2011-06-09 株式会社Mush-A Data processing device, data processing system and data processing method
US8148264B2 (en) 2009-02-25 2012-04-03 California Institue Of Technology Methods for fabrication of high aspect ratio micropillars and nanopillars
CN103325900A (en) * 2013-05-22 2013-09-25 中国科学院半导体研究所 Surface plasmon reinforced GaN-based nanorod LED and preparation method thereof
US8809093B2 (en) 2009-11-19 2014-08-19 California Institute Of Technology Methods for fabricating self-aligning semicondutor heterostructures using silicon nanowires
US9018684B2 (en) 2009-11-23 2015-04-28 California Institute Of Technology Chemical sensing and/or measuring devices and methods
US9535671B2 (en) 2009-12-02 2017-01-03 Mush-A Co., Ltd. Parallel data processing apparatus and method
JP2017092088A (en) * 2015-11-04 2017-05-25 株式会社ソディック Light emitting element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148280A (en) * 1994-04-14 1996-06-07 Toshiba Corp Semiconductor device and manufacture therefor
JPH1174617A (en) * 1997-08-28 1999-03-16 Atr Kankyo Tekiou Tsushin Kenkyusho:Kk Wavelength-variable luminous element
JP2004356314A (en) * 2003-05-28 2004-12-16 Fujio Masuoka Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148280A (en) * 1994-04-14 1996-06-07 Toshiba Corp Semiconductor device and manufacture therefor
JPH1174617A (en) * 1997-08-28 1999-03-16 Atr Kankyo Tekiou Tsushin Kenkyusho:Kk Wavelength-variable luminous element
JP2004356314A (en) * 2003-05-28 2004-12-16 Fujio Masuoka Semiconductor device

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148264B2 (en) 2009-02-25 2012-04-03 California Institue Of Technology Methods for fabrication of high aspect ratio micropillars and nanopillars
US9390936B2 (en) 2009-02-25 2016-07-12 California Institute Of Technology Methods for fabricating high aspect ratio probes and deforming high aspect ratio nanopillars and micropillars
US9005548B2 (en) 2009-02-25 2015-04-14 California Institute Of Technology Methods for fabricating high aspect ratio probes and deforming high aspect ratio nanopillars and micropillars
EP2446467A4 (en) * 2009-06-26 2014-07-02 California Inst Of Techn Methods for fabricating passivated silicon nanowires and devices thus obtained
EP2446467A2 (en) * 2009-06-26 2012-05-02 California Institute of Technology Methods for fabricating passivated silicon nanowires and devices thus obtained
JP2012531751A (en) * 2009-06-26 2012-12-10 カリフォルニア インスティチュート オブ テクノロジー Method for producing passivated silicon nanowires and device obtained thereby
WO2010151604A2 (en) 2009-06-26 2010-12-29 California Institute Of Technology Methods for fabricating passivated silicon nanowires and devices thus obtained
US8080468B2 (en) 2009-06-26 2011-12-20 California Institute Of Technology Methods for fabricating passivated silicon nanowires and devices thus obtained
WO2010151604A3 (en) * 2009-06-26 2011-04-21 California Institute Of Technology Methods for fabricating passivated silicon nanowires and devices thus obtained
US9406823B2 (en) 2009-11-19 2016-08-02 California Institute Of Technology Methods for fabricating self-aligning semiconductor hetereostructures using nanowires
US8809093B2 (en) 2009-11-19 2014-08-19 California Institute Of Technology Methods for fabricating self-aligning semicondutor heterostructures using silicon nanowires
US9234872B2 (en) 2009-11-23 2016-01-12 California Institute Of Technology Chemical sensing and/or measuring devices and methods
US9018684B2 (en) 2009-11-23 2015-04-28 California Institute Of Technology Chemical sensing and/or measuring devices and methods
US8817793B2 (en) 2009-12-02 2014-08-26 Mush-A Co., Ltd. Data processing apparatus, data processing system, and data processing method
WO2011068018A1 (en) 2009-12-02 2011-06-09 株式会社Mush-A Data processing device, data processing system and data processing method
US9535671B2 (en) 2009-12-02 2017-01-03 Mush-A Co., Ltd. Parallel data processing apparatus and method
US10025594B2 (en) 2009-12-02 2018-07-17 Mush-A Co., Ltd. Parallel data processing apparatus, system, and method
CN103325900A (en) * 2013-05-22 2013-09-25 中国科学院半导体研究所 Surface plasmon reinforced GaN-based nanorod LED and preparation method thereof
JP2017092088A (en) * 2015-11-04 2017-05-25 株式会社ソディック Light emitting element

Similar Documents

Publication Publication Date Title
JP2008130712A (en) Three terminal crystal silicon element
CN106299050B (en) A kind of deep ultraviolet semiconductor light-emitting-diode and preparation method thereof
JP4205075B2 (en) Nanowire light emitting device and manufacturing method thereof
JP2016027637A (en) Pn junction optoelectronic device for ionizing dopant by electric field effect
JP2002359398A (en) Light emitting element and display device applying the same
KR101622308B1 (en) Light emitting device and method of manufacturing the same
US11730005B2 (en) Nanoscale light emitting diode, and methods of making same
KR20180018659A (en) Micro-LED display without transmission
JP2010041048A (en) Light-emitting diode composed of semiconductor material, and method for manufacturing light-emitting diode
JP2002368258A (en) Light-emitting element and light-emitting device applied therewith
US20100090230A1 (en) Crystal silicon element and method for fabricating same
CN100409450C (en) Nanowire and electronic device
CN104538837A (en) Nanometer plasma array laser device and manufacturing method thereof
JP2007043016A (en) Crystal silicon element, and manufacturing method thereof
CN109546527A (en) A kind of field-causing electron beam pumping ultraviolet source
JP2008053422A (en) Crystal silicon element and manufacturing method thereof
JP2007043006A (en) Crystal silicon element, and manufacturing method thereof
KR102434130B1 (en) Electrically implanted microdisk resonant cavity light emitting device and method for manufacturing the same
KR100818459B1 (en) Light emitting devices and manufacturing method of the same
CN103022299A (en) Method for preparing micro-nanorod light-emitting diode
JP2010251650A (en) Electroluminescence element
JP2008306135A (en) Crystal silicon element
JP2008187038A (en) Crystal silicon element
JP2007311545A (en) Crystal silicon device and method of manufacturing the same
CN213520698U (en) Blue light nanometer ring optical amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120207