JP2007043016A - Crystal silicon element, and manufacturing method thereof - Google Patents
Crystal silicon element, and manufacturing method thereof Download PDFInfo
- Publication number
- JP2007043016A JP2007043016A JP2005228242A JP2005228242A JP2007043016A JP 2007043016 A JP2007043016 A JP 2007043016A JP 2005228242 A JP2005228242 A JP 2005228242A JP 2005228242 A JP2005228242 A JP 2005228242A JP 2007043016 A JP2007043016 A JP 2007043016A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- crystalline silicon
- silicon substrate
- type
- nano
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、結晶シリコン素子およびその製造方法に係り、より詳しくは、ナノ結晶シリコンから構成された発光素子などの結晶シリコン素子およびその製造方法に関する。 The present invention relates to a crystalline silicon device and a method for manufacturing the same, and more particularly to a crystalline silicon device such as a light emitting device made of nanocrystalline silicon and a method for manufacturing the same.
電流制御素子が真空管から固体半導体に置き換わったように、近年、照明素子も蛍光管からIII-V属化合物半導体などの固体発光素子に急速に置き換わりつつある。今後も発光素子の固体化の進展は疑う余地が無い。しかし、現在主流であるGa系化合物半導体では、高価なサファイヤ基板への低欠陥エピタキシャル成長が必要であり、また、pn接合や量子井戸構造を形成することが必要となる。そのために、Al、P、In、Nなどを含む複雑な多層膜構造にしなければならないなどの点で、安価な素子の提供が難しい。 In recent years, as the current control element has been replaced by a solid semiconductor from a vacuum tube, the illumination element has also been rapidly replaced by a solid light emitting element such as a III-V compound semiconductor from a fluorescent tube. There is no doubt about the progress of solidification of light emitting elements. However, Ga-based compound semiconductors, which are currently mainstream, require low-defect epitaxial growth on expensive sapphire substrates, and it is necessary to form pn junctions and quantum well structures. For this reason, it is difficult to provide an inexpensive element in that a complicated multilayer film structure including Al, P, In, N and the like must be formed.
かかる課題に対し、地球上に最も豊富に存在する材料であるシリコン(Si)を用いて、安価な発光素子を得る試みがなされている。Siは、間接遷移型であり発光効率が低く、さらにバンドギャップが近赤外領域にあるため、可視光の発光材料としては不向きであると考えられてきた。しかし、例えば、非特許文献1などにて、陽極酸化によって形成したポーラスSiから可視発光が得られることが報告されてから、ナノサイズの結晶Si(以下、ナノSiと略す)が可視発光素子の有力候補として注目されるようになった。ナノSiによる発光現象は、Si結晶をナノサイズに縮小して起こる量子閉じ込め効果(バンドギャップの拡大)と考えられている。ナノSi発光素子の具現化には、発光効率を実用レベルに高めることが不可欠であり、表面状態を含む結晶性の向上が最大の課題となる。また望みの発光色を引き出すためには波長制御が必要であり、ナノSiの結晶サイズも高精度に制御しなければならない。 In response to such problems, attempts have been made to obtain an inexpensive light-emitting element using silicon (Si), which is the most abundant material on the earth. Since Si is an indirect transition type, has low luminous efficiency, and has a band gap in the near infrared region, it has been considered unsuitable as a visible light emitting material. However, for example, Non-Patent Document 1 reports that visible luminescence can be obtained from porous Si formed by anodic oxidation, and nano-sized crystalline Si (hereinafter abbreviated as nano-Si) is used as a visible light-emitting element. Attracted attention as a strong candidate. The light emission phenomenon caused by nano-Si is considered to be a quantum confinement effect (expansion of band gap) that occurs by reducing Si crystal to nano-size. In order to realize the nano-Si light emitting device, it is essential to increase the light emission efficiency to a practical level, and improvement of crystallinity including the surface state is the biggest issue. Further, in order to bring out the desired emission color, wavelength control is necessary, and the crystal size of nano-Si must be controlled with high accuracy.
前述のような陽極酸化法を用いたポーラスSiは、特異な酸化作用によってSi表面をポーラス状に侵食するものである。そのため、結晶自体の品質は比較的よいが、表面積が非常に大きく発光特性の不安定性が指摘されている。さらに形状が殆ど制御できないので、発光波長も制御できない問題があった。これら問題点を解決する手段として、これまでいくつかの方法が提案されている。例えば、イオン注入法、スパッタリング法、CVD(Chemical Vapor Deposition)法などを用いて、基板上に粒状Si結晶を形成し、加えてシリコン酸化物(SiO2)などの安定な材料中に埋め込む工夫がなされてきた(例えば、特許文献1、2、3参照)。 Porous Si using the anodic oxidation method as described above erodes the Si surface in a porous manner by a unique oxidation action. Therefore, although the quality of the crystal itself is relatively good, it has been pointed out that the surface area is very large and the emission characteristics are unstable. Furthermore, since the shape can hardly be controlled, there is a problem that the emission wavelength cannot be controlled. As a means for solving these problems, several methods have been proposed so far. For example, a device for forming a granular Si crystal on a substrate by using an ion implantation method, a sputtering method, a CVD (Chemical Vapor Deposition) method, etc., and additionally embedding it in a stable material such as silicon oxide (SiO 2 ). (For example, see Patent Documents 1, 2, and 3).
しかしながら、上述した従来の方法は、何れもSiあるいはSi化合物を注入または堆積させて形成するものであることから、結晶の均一性に課題があった。そのために、従来技術の発光素子では、可視光を高効率で出射することは困難であった。 However, any of the conventional methods described above is formed by implanting or depositing Si or a Si compound, and thus there is a problem in crystal uniformity. For this reason, it has been difficult to emit visible light with high efficiency in the conventional light emitting device.
本発明は、以上のような技術的課題を解決するためになされたものであって、その目的とするところは、ナノSiの結晶性を格段に向上させることにより、例えば所望の可視光を高効率で引き出せる結晶シリコン素子を提供し、また、その製造方法を提供することにある。 The present invention has been made to solve the technical problems as described above. The object of the present invention is to improve the crystallinity of nano-Si, for example, to increase desired visible light. An object of the present invention is to provide a crystalline silicon device that can be pulled out efficiently and to provide a method for manufacturing the same.
かかる目的のもと、本発明者等は、発光効率を高めるにはナノSiの結晶性を向上させるとともに結晶軸の制御が重要であることを見出した。即ち、従来技術のようにランダムな結晶軸を持たせるのではなく、基板上に設けた複数個のナノSiの結晶軸を同一方向に揃えることで、発光効率を格段に高めている。メカニズムは定かでないが、ナノSiに流れ込むキャリアの流線方向と直交する面の面方位を(100)に揃えた場合に最大の発光効率が得られ、次いで(110)、(111)にて良好な発光効率が得られた。Si表面のダングリングボンド密度は、(100)、(110)、(111)の順に小さいことから、ダングリングボンド密度に起因した非発光再結合中心の存在が発光効率を左右する一因であると考えられる。従って、高効率発光を得るには、ナノSiの結晶軸を同一方向に揃えることに加え、(100)に制御することが望ましい。 Under such a purpose, the present inventors have found that it is important to improve the crystallinity of nano-Si and to control the crystal axis in order to increase the luminous efficiency. That is, rather than having random crystal axes as in the prior art, the luminous efficiency is remarkably improved by aligning the crystal axes of a plurality of nano-Si provided on the substrate in the same direction. Although the mechanism is not clear, the maximum luminous efficiency is obtained when the plane orientation of the plane perpendicular to the streamline direction of the carriers flowing into nano-Si is set to (100), and then good at (110) and (111) Luminous efficiency was obtained. Since the dangling bond density on the Si surface is smaller in the order of (100), (110), and (111), the presence of non-radiative recombination centers due to the dangling bond density is one factor that affects the luminous efficiency. it is conceivable that. Therefore, in order to obtain high-efficiency light emission, it is desirable to control the nano-Si crystal axis in the same direction as well as controlling to (100).
即ち、本発明が適用される結晶シリコン素子は、一表面および他表面を有するn型単結晶のシリコン基板と、このシリコン基板の一表面側に設けられ、シリコン基板と同一の結晶軸を持つナノサイズのp型結晶シリコン(ナノSi)と、金属電極と、この金属電極とともに一対の電極を形成してp型結晶シリコンおよびシリコン基板を挟み込む透明電極とを含む。ここで、この金属電極は、シリコン基板の他表面側に、シリコン基板とオーミック接合されてなり、この透明電極は、p型結晶シリコン上に設けられてなることを特徴とすることができる。そして、これらの構成によれば、電極からp型結晶シリコン(ナノSi)に注入されたキャリア(電子/正孔)が発光中心に効率よく再結合(量子効率向上)するので、発光効率を格段に向上させることができる点で好ましい。また、これらの構成によれば、発光層のナノSiがシリコン基板と同一部材で構成されているため、熱膨張等による歪の影響を受け難く発光の安定化が図れる点からも優れている。 That is, a crystalline silicon device to which the present invention is applied includes an n-type single crystal silicon substrate having one surface and another surface, and a nano-crystal provided on one surface side of the silicon substrate and having the same crystal axis as the silicon substrate. Size p-type crystalline silicon (nano-Si), a metal electrode, and a transparent electrode that forms a pair of electrodes together with the metal electrode and sandwiches the p-type crystalline silicon and the silicon substrate. Here, the metal electrode is ohmic-bonded to the silicon substrate on the other surface side of the silicon substrate, and the transparent electrode is provided on the p-type crystalline silicon. According to these structures, carriers (electrons / holes) injected from the electrode into the p-type crystalline silicon (nano-Si) are efficiently recombined (increased quantum efficiency) to the emission center, so that the emission efficiency is remarkably improved. It is preferable in that it can be improved. Moreover, according to these structures, since nano-Si of a light emitting layer is comprised with the same member as a silicon substrate, it is excellent also from the point which can aim at stabilization of light emission which is hard to receive to the influence of distortion by thermal expansion etc.
また、この透明電極は、キャリアのトンネル注入が行なわれる薄い絶縁膜を介してp型結晶シリコン(ナノSi)に接合されてなることを特徴とすれば、ナノSi表面が安定な絶縁膜で保護されるので、例えば発光に寄与しない表面再結合電流が低減され、発光効率の向上と安定化を図ることができる。
更に、この透明電極は、p型結晶シリコンと直に接することを特徴とすれば、pn接合面が正孔障壁として機能するので発光効率の向上が図れる点で好ましい。また、ナノSiと透明電極は直に接することにより、正孔に対してオーミック接合を形成する構成とすれば、絶縁膜で構成した場合に比べ、キャリア注入が低電圧化(注入効率向上)できるので、発光素子の低消費電力化が可能となる。
また更に、このp型結晶シリコンは、注入されるキャリアの流線方向と略直交する面の面方位が(100)の結晶構造を備えてなることを特徴とすれば、ダングリングボンドに起因した非発光再結合が低減できるので発光効率の向上を図ることができる点で優れている。
In addition, this transparent electrode is bonded to p-type crystalline silicon (nano-Si) through a thin insulating film in which carrier tunnel injection is performed, so that the nano-Si surface is protected by a stable insulating film. Therefore, for example, the surface recombination current that does not contribute to light emission is reduced, and the light emission efficiency can be improved and stabilized.
Further, it is preferable that the transparent electrode is in direct contact with p-type crystalline silicon, since the pn junction surface functions as a hole barrier, so that the luminous efficiency can be improved. Also, if nano-Si and the transparent electrode are in direct contact with each other to form an ohmic junction with holes, carrier injection can be performed at a lower voltage (improving injection efficiency) compared to the case of an insulating film. Therefore, the power consumption of the light emitting element can be reduced.
Furthermore, this p-type crystalline silicon is characterized by having a crystal structure with a (100) crystal orientation of a plane substantially perpendicular to the streamline direction of injected carriers. Since non-radiative recombination can be reduced, it is excellent in that the luminous efficiency can be improved.
更に、このシリコン基板の抵抗率が10mΩ以下であることを特徴とすれば、ナノ結晶シリコンへの電子の注入効率が増加するとともに通電時のシリコン基板での抵抗損失が低減できるので、高効率化が図れる点で好ましい。
また更に、このp型結晶シリコンは、アルミニウムがドープされてなることを特徴とすれば、一般的なp型ドーパントであるボロンに比べて深いアクセプタ準位を作るので、発光特性の熱的安定性を図ることが可能となる。
Furthermore, if the resistivity of this silicon substrate is 10 mΩ or less, the efficiency of injection of electrons into nanocrystalline silicon can be increased and the resistance loss in the silicon substrate during energization can be reduced, resulting in higher efficiency. Is preferable in that it can be achieved.
Furthermore, if this p-type crystalline silicon is characterized by being doped with aluminum, it produces a deeper acceptor level than boron, which is a general p-type dopant, so that the thermal stability of the emission characteristics. Can be achieved.
他の観点から把えると、本発明が適用される結晶シリコン素子は、一表面および他表面を有するn型単結晶のシリコン基板と、このシリコン基板の一表面側に、シリコン基板から分離して設けられ、このシリコン基板と同一の結晶軸を持つナノサイズのp型結晶シリコンと、シリコン基板のp型結晶シリコンが設けられた一表面側に形成される透明電極と、このシリコン基板の他表面側に形成される金属電極とを含む。 From another point of view, the crystalline silicon device to which the present invention is applied is divided into an n-type single crystal silicon substrate having one surface and another surface, and one surface side of the silicon substrate separated from the silicon substrate. A nano-sized p-type crystal silicon having the same crystal axis as the silicon substrate, a transparent electrode formed on one surface side of the silicon substrate provided with the p-type crystal silicon, and the other surface of the silicon substrate And a metal electrode formed on the side.
更に、この結晶シリコン素子おいて、p型結晶シリコンと透明電極とは、絶縁膜を介して接続されてなり、透明電極を陽極、金属電極を陰極とした2極間に電圧を印加してキャリア注入させるときの電流経路が、透明電極−絶縁膜−p型結晶シリコン−シリコン基板−金属電極であることを特徴とすることができる。
また、このp型結晶シリコンと透明電極とは、直に接合されてなり、この透明電極を陽極、金属電極を陰極とした2極間に電圧を印加してキャリア注入させるときの電流経路が、透明電極−p型結晶シリコン−シリコン基板−金属電極であることを特徴とすることができる。
Further, in this crystalline silicon element, the p-type crystalline silicon and the transparent electrode are connected via an insulating film, and a carrier is applied by applying a voltage between two electrodes with the transparent electrode serving as an anode and the metal electrode serving as a cathode. It can be characterized in that the current path at the time of implantation is transparent electrode-insulating film-p-type crystal silicon-silicon substrate-metal electrode.
In addition, the p-type crystal silicon and the transparent electrode are directly joined, and a current path when a carrier is injected by applying a voltage between two electrodes using the transparent electrode as an anode and a metal electrode as a cathode, It can be characterized by being transparent electrode-p-type crystalline silicon-silicon substrate-metal electrode.
一方、本発明は、シリコンの微結晶を用いた結晶シリコン素子の製造方法であって、n型単結晶のシリコン基板の一表面側に、シリコン基板と同一結晶軸を有する複数個のナノサイズからなるp型結晶シリコンを固相成長させて設ける工程と、このp型結晶シリコンが形成される一表面側に透明電極を設ける工程と、シリコン基板の他表面側に金属電極を設ける工程とを含む。固相エピタキシャル成長によってシリコン基板と同一結晶軸をもつナノ結晶シリコンを低温形成可能なので、p型、n型ドーパントの再分布が無い。このため、ナノサイズのpn接合を容易に再現性よく形成できるので、高効率の発光素子を安価に提供できる。 On the other hand, the present invention is a method for manufacturing a crystalline silicon device using silicon microcrystals, and includes a plurality of nano-sized nanocrystals having the same crystal axis as a silicon substrate on one surface side of an n-type single crystal silicon substrate. A step of providing the p-type crystalline silicon by solid phase growth, a step of providing a transparent electrode on one surface side where the p-type crystalline silicon is formed, and a step of providing a metal electrode on the other surface side of the silicon substrate. . Since nanocrystalline silicon having the same crystal axis as the silicon substrate can be formed at low temperature by solid phase epitaxial growth, there is no redistribution of p-type and n-type dopants. For this reason, since a nano-sized pn junction can be easily formed with high reproducibility, a highly efficient light-emitting element can be provided at low cost.
ここで、このp型結晶シリコンを固相成長させて設ける工程は、シリコン基板上にアルミニウム・シリコン(AlSi)からなる薄膜を形成する工程と、アルミニウム・シリコン(AlSi)の融点を超えない温度で熱処理することにより、シリコン基板上にp型結晶シリコンを固相エピタキシャル成長させる工程と、アルミニウム・シリコン(AlSi)からなる薄膜を除去する工程とを含むことを特徴とすることができる。 Here, the step of providing the p-type crystal silicon by solid-phase growth includes a step of forming a thin film made of aluminum silicon (AlSi) on a silicon substrate and a temperature not exceeding the melting point of aluminum silicon (AlSi). The heat treatment can include a step of solid-phase epitaxially growing p-type crystalline silicon on a silicon substrate and a step of removing a thin film made of aluminum / silicon (AlSi).
更に他の観点から把えると、本発明が適用される結晶シリコン素子の製造方法は、単結晶からなるシリコン基板の一表面側にアルミニウム・シリコン(AlSi)からなる薄膜を形成する工程と、アルミニウム・シリコン(AlSi)の融点を超えない温度であって固相エピタキシャル成長が起こり得る所定の温度範囲内で熱処理を施すことにより、シリコン基板上にp型結晶シリコンを固相エピタキシャル成長させる工程と、アルミニウム・シリコン(AlSi)からなる薄膜を除去する工程とを含む。
ここで、固相エピタキシャル成長が起こり得る所定の温度範囲は、下限を350℃程度、上限は、融点570℃を超えない550℃程度とすることが好ましい。また、Al・Siを固相成長のSi供給源にすることで、Alがオートドーピングされたp型ナノSiを容易に再現性よく形成できる。よって高効率の発光素子を安価に提供できる。
From another viewpoint, a method for manufacturing a crystalline silicon element to which the present invention is applied includes a step of forming a thin film made of aluminum / silicon (AlSi) on one surface side of a silicon substrate made of a single crystal, and an aluminum Performing a solid phase epitaxial growth of p-type crystalline silicon on a silicon substrate by performing a heat treatment within a predetermined temperature range where solid phase epitaxial growth can occur at a temperature not exceeding the melting point of silicon (AlSi); And a step of removing a thin film made of silicon (AlSi).
Here, the predetermined temperature range in which solid phase epitaxial growth can occur is preferably set such that the lower limit is about 350 ° C. and the upper limit is about 550 ° C. not exceeding the melting point 570 ° C. Also, by using Al.Si as a Si supply source for solid phase growth, p-type nano-Si with auto-doped Al can be easily formed with good reproducibility. Therefore, a highly efficient light-emitting element can be provided at low cost.
本発明によれば、非発光再結合中心の少ない結晶性に優れたナノSi発光素子を得ることができる。 According to the present invention, it is possible to obtain a nano-Si light emitting device having a small number of non-radiative recombination centers and excellent crystallinity.
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図1は本実施の形態に係るナノSi発光素子の部分断面図である。
この図1に示すように、結晶シリコン素子としてのナノSi発光素子は、一対の主表面を持つ単結晶からなるn型のシリコン基板10と、このシリコン基板10の一方の主表面(一表面側)に設けられ部分的に開口部を持つシリコン酸化膜13と、このシリコン酸化膜13の開口部上に設けられシリコン基板10と同一の結晶軸を持つ複数個のナノSi(p型結晶シリコン)12とを備えている。また、このナノSi12の上面および側面を覆うように設けられたシリコン酸化膜14と、少なくともナノSi12の上面を覆うように設けられた透明電極(例えばITO)15とを備えている。更には、シリコン基板10の他方の主表面(他表面側)にこれとオーミック接合されるように設けられた金属電極(例えばアルミニウム)16を備えている。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
FIG. 1 is a partial cross-sectional view of a nano-Si light emitting device according to this embodiment.
As shown in FIG. 1, a nano-Si light emitting device as a crystalline silicon device includes an n-
このように構成されるナノSi発光素子は、透明電極15を陽極、金属電極16を陰極として電圧印加することで、可視の発光素子として動作する。そして、透明電極15を陽極、金属電極16を陰極とした2極間に電圧を印加してキャリア注入させるときの電流経路は、透明電極15−絶縁膜(シリコン酸化膜14)−p型結晶シリコン(ナノSi12)−シリコン基板10−金属電極16となる。
The nano-Si light emitting device configured as described above operates as a visible light emitting device by applying voltage with the
図2は、図1の動作原理を説明するためのバンド構造とキャリアの流れを示す説明図である。この図2に示すように、透明電極15からシリコン酸化膜14をトンネル注入した正孔と、金属電極16から単結晶のシリコン基板10を経由してpn接合を通って注入された電子とが、ナノSi12中の再結合中心にトラップされて発光する。近赤外のバンドギャップを有するシリコンが可視発光する理由は、結晶サイズの縮小による量子閉じ込め効果(バンドギャップの拡大)による。ナノSi12とシリコン基板10の間のpn接合が正孔障壁として機能するので、量子閉じ込め効果を損なうことがない。即ち、従来のようにナノSi12をシリコン酸化膜で覆う必要がなく、発光効率の向上が図れる。
FIG. 2 is an explanatory diagram showing a band structure and a carrier flow for explaining the operation principle of FIG. As shown in FIG. 2, the holes tunneled through the
このように構成されるナノSi発光素子は、ナノSi12のサイズ制御によって、様々な波長成分を取り出すことができる点にも特徴がある。本実施の形態における検討結果では、ナノSi12を球体換算した時の直径で表すと、約2nmで青色、約2.5nmで緑色、約3.3nmで赤色であった。従って、無駄な赤外光を排除して高効率な可視発光素子を実現するには、ナノSi12の直径(球体換算)を4nm以下にすることが必要で、特に2〜4nmに制御することが望ましい。
The nano-Si light emitting device configured as described above is also characterized in that various wavelength components can be extracted by controlling the size of the nano-
一方、発光効率とナノSi12の結晶軸の関係を詳細に調べた結果、ランダム結晶軸を持つ従来技術よりも、結晶方位を同一軸に揃えた本実施の形態におけるナノSi12の方が、格段に発光効率を向上できることが分かった。また、ナノSi12の上面(キャリアの流線方向と略直交する面)の面方位との関係では、結晶構造(100)が最も高効率で、次いで(110)、(111)の順であった。これはダングリングボンドの密度と逆の関係にあることから、ナノSi12表面のダングリングボンドが非発光の再結合中心として働くためと考えられる。従って、ナノSi12の上面は、(100)の面方位に制御することが望ましい。
On the other hand, as a result of investigating the relationship between the luminous efficiency and the crystal axis of nano-Si12 in detail, the nano-Si12 in the present embodiment in which the crystal orientation is aligned on the same axis is markedly higher than the prior art having random crystal axes It was found that the luminous efficiency can be improved. Further, in relation to the plane orientation of the top surface of nano-Si 12 (a plane substantially orthogonal to the carrier stream direction), the crystal structure (100) had the highest efficiency, and then (110) and (111) in this order. . This is considered to be because the dangling bond on the surface of the nano-
図3は、図1に示すナノSi発光素子の変形例を示す部分断面図である。ここでは、説明の重複を避けるため、図1に示す例とは異なる部分を説明する。図3に示す変形例では、ナノSi12の少なくとも上面の薄いシリコン酸化膜14を省くことにより、ナノSi12と透明電極15をダイレクト接触させてオーミック接合を形成するようにした。即ち、透明電極15からナノSi12への電子注入が、絶縁膜障壁を介したトンネル注入からショットキー障壁を介したトンネル注入(オーミック接合)に替わった以外は、図1に示す例と同様である。
このように、図3に示す例では、p型結晶シリコンであるナノSi12と透明電極15とは、直に接合されてなり、この透明電極15を陽極、金属電極16を陰極とした2極間に電圧を印加してキャリア注入させるときの電流経路は、透明電極15−p型結晶シリコン(ナノSi12)−シリコン基板10−金属電極16となる。
FIG. 3 is a partial cross-sectional view showing a modification of the nano-Si light emitting device shown in FIG. Here, in order to avoid duplication of description, a different part from the example shown in FIG. 1 is demonstrated. In the modification shown in FIG. 3, at least the thin
As described above, in the example shown in FIG. 3, the nano-
図4は、図3に示す変形例の動作原理を説明するためのバンド構造とキャリアの流れを示す図である。オーミック接合にした利点は、図2の例のごとくシリコン酸化膜14を設けた場合に比べて、障壁高さが低くかつ安定することにある。即ち、膜厚によらず障壁高さを一定に保つことができる。この結果、正孔注入の効率を向上させたことによる動作電圧の低減、即ち、ナノSi発光素子の消費電力の低減を図ることができる。
FIG. 4 is a diagram showing a band structure and a carrier flow for explaining the operation principle of the modification shown in FIG. The advantage of the ohmic junction is that the barrier height is low and stable as compared with the case where the
次に、本実施の形態が適用されるナノSi発光素子の製造方法について説明する。
図5−1および図5−2は、本実施の形態に係るナノSi発光素子の製造方法を示す部分断面図であり、製造工程順に製造方法が示されている。ここでは、まず(100)面から成る一対の主表面に高濃度のリン(P)を含むn型単結晶のシリコン基板10を用意する。そして、一方の主表面上(一表面側)に、Siの含有量が1wt%のAl・Si合金膜11をスパッタ法により形成する(図5−1(a))。次に、水素雰囲気中にて、約450℃で熱処理することにより、単結晶のシリコン基板10上に、それと同一結晶軸を持つナノSi12を固相エピタキシャル成長させる(図5−1(b))。アルミニウム・シリコン(AlSi)の融点が約570℃であることから、ここでは、この融点を超えない所定の温度として約450℃を選定した。発明者等による現状の研究では、固相エピタキシャル成長が起こり得る所定の温度の下限としては350℃程度が好ましく、この所定の温度の上限としては550℃程度が好ましい。このとき、アニール温度と時間を制御することで、成長の度合いを調整することが可能となる。その後、熱したリン酸でエッチング処理を施すことにより、不要なAl・Si合金膜11を除去する(図5−1(c))。
Next, a method for manufacturing a nano-Si light emitting device to which this embodiment is applied will be described.
FIGS. 5A and 5B are partial cross-sectional views illustrating the method for manufacturing the nano-Si light emitting device according to the present embodiment, and the manufacturing method is illustrated in the order of the manufacturing steps. Here, first, an n-type single
次に、水蒸気を含む酸化性雰囲気中で熱処理することにより、単結晶のシリコン基板10上に厚いシリコン酸化膜13を形成し、ナノSi12上には薄いシリコン酸化膜14を形成する(図5−1(d))。これは、高濃度のPを含んだシリコンの増速酸化現象を利用したものである。次にナノSi12が設けられた主表面上(一表面側)に酸化インジウム系化合物からなる透明電極(ITO)15を形成し、反対表面側(他表面側)にアルミニウムからなる金属電極16を形成する(図5−1(e))。
Next, by performing heat treatment in an oxidizing atmosphere containing water vapor, a thick
かかる一連の工程で作製したナノSi発光素子は、透明電極15を陽極、金属電極16を陰極としたEL素子として機能し、高効率の可視発光を確認した。このナノSi発光素子は、以下の理由により発光効率を飛躍的に改善できた。まず、ナノSi12は、単結晶のシリコン基板10と同一の結晶方位であって、結晶面方位が(100)に揃ったものであるため、ナノSi12表面のダングリングボンドによる非発光の再結合中心を最小に抑制できる。また、ナノSi12はAl・Si合金膜11の過剰Siをエピタキシャル成長させたものであることから、ナノSi12はAl原子がオートドーピングされたp型結晶となる。これによって、n型単結晶のシリコン基板10との間にナノサイズの接触面を持つpn接合が形成できる。このpn接合面が正孔障壁として機能するので、ナノSi発光素子における発光効率の向上が図れる。
The nano-Si light emitting device produced by such a series of steps functioned as an EL device using the
このように、図5−1および図5−2に示す製造方法によれば、Al・Si合金の含有Siの比率と固相成長時のアニール温度および時間を制御することによって、ナノSi12の大きさを自由に変えることができる。すなわち同一の製造工程によって発光波長の異なる素子を容易に製造できる。よって、望みの波長を持つナノSi発光素子を高い歩留で安価に提供することが可能となる。
As described above, according to the manufacturing method shown in FIGS. 5A and 5B, the ratio of Si contained in the Al · Si alloy and the annealing temperature and time during solid phase growth are controlled, thereby increasing the size of the nano-
尚、図5−1および図5−2に示す製造方法にて製造される結晶シリコン素子の完成形態は、図1と同じもので例示したが、種々の変更が可能である。例えば、図5−1(d)の後、RIE(Reactive Ion Etching)法でエッチング処理することによりナノSi12の上面のシリコン酸化膜14を除去すれば、図3に示す変形例に展開できる。透明電極15はITO(Indium Tin Oxide)を例示したが、可視光に対して透明性を維持し電気導電性を有するものであれば、特に制限はない。金属電極16はアルミニウムを例示したが、電気導電性に優れシリコン基板10とオーミック接合できる材料であれば制限はない。更に、n型単結晶のシリコン基板10のドーパントにリン(P)を例示したが、砒素(As)、アンチモン(Sb)などであってもよい。また、n型単結晶のシリコン基板10は電流通電時の抵抗損失低減の観点から、可能な限り薄く、かつ低抵抗率であることが必要で、実用的には10mΩcm以下が望ましい。
Although the completed form of the crystalline silicon element manufactured by the manufacturing method shown in FIGS. 5-1 and 5-2 is exemplified as the same as that in FIG. 1, various modifications are possible. For example, after the
図6−1および図6−2は、本実施の形態に係るナノSi発光素子の他の製造方法を工程順に示す部分断面図である。まず、(100)面から成る一対の主表面を持つ高濃度のAsを含むn型単結晶シリコン基板10を用意し、一方の主表面上にCVD(Chemical Vapor Deposition)法によりシリコン窒化膜20を形成する(図6−1(a))。例えば、直径5nmのマグネタイト(Fe3O4)微粒子21aと、その周囲に有機保護基21bを有するナノ粒子21を、シリコン窒化膜20上に塗布して分散配置する(図6−1(b))。そして、このナノ粒子21をマスクとして、シリコン窒化膜20をRIE法でエッチングし、パターニングされたシリコン窒化膜20aを形成する(図6−1(c))。その後、有機溶媒でウェット処理してナノ粒子21を除去した後、シリコン窒化膜20aを酸化保護マスクとして酸化性雰囲気で熱処理することにより、厚いシリコン酸化膜13を形成し、さらに直径約4nm以下の開口部22を形成する(図6−1(d))。
6A and 6B are partial cross-sectional views illustrating another method for manufacturing the nano-Si light emitting device according to the present embodiment in the order of steps. First, an n-type single
次に、スパッタ法によりSiの含有量が1.5wt%のAl・Si合金膜11を形成する(図6−2(e))。そして、水素雰囲気中、約480℃で熱処理することにより、単結晶のシリコン基板10上におけるシリコン酸化膜13の開口部22に、シリコン基板10と同一結晶軸を持つナノSi12を選択的に固相エピタキシャル成長させる(図6−2(f))。その後、熱したリン酸でエッチング処理することにより、不要なAl・Si合金膜11を除去する(図6−2(g))。最後に、ナノSi12が設けられた主表面上(一表面側)に酸化インジウム系化合物からなる透明電極(ITO)15を形成し、反対表面側(他表面側)にアルミニウムからなる金属電極16を形成して、ナノSi発光素子を作製した(図6−2(h))。
Next, an
このようにして作製したナノSi発光素子は、直径約2.5nmの柱状のナノSi12を有し、透明電極15を陽極、金属電極16を陰極として電圧印加することで、ピーク波長が約550nmの緑色発光を確認した。本実施の形態では、シリコン酸化膜13の開口部22のサイズがナノ粒子21のサイズによって高精度に制御できるので、開口部22に選択成長するナノSi12の粒径サイズの均一性が格段に向上する。更に、ナノ粒子21の大きさ、およびシリコン酸化膜13の酸化条件を制御することによってナノSi12の直径制御が可能であり、同一工程手順で赤、緑、青の3原色を作り分けることができる。よって、発光波長の制御性に優れた高効率の発光素子が、安価に提供できる効果がある。
The nano-Si light emitting device thus fabricated has columnar nano-
尚、ナノ粒子はマグネタイト(Fe3O4)を例示したが、他のフェライト系粒子、またはAu、Pt、Pd、Coなどの金属粒子を用いてもよく、シリコン窒化膜のエッチングマスクとして機能する材質であれば制限はない。また、ナノ粒子の分散配置として有機保護基付ナノ粒子の塗布法を例示したが、金属粒子を直にスパッタリングする方法などであってもよい。また、LB(Langmuir Blodgett)膜などを用いる方法であってもよく、ブロック共重合ポリマーの相分離などを用いる方法であってもよい。 The nanoparticles are exemplified by magnetite (Fe 3 O 4 ), but other ferrite particles or metal particles such as Au, Pt, Pd, and Co may be used and function as an etching mask for the silicon nitride film. There is no limit as long as the material. Moreover, although the coating method of the nanoparticle with an organic protective group was illustrated as dispersion | distribution arrangement | positioning of a nanoparticle, the method of sputtering a metal particle directly etc. may be sufficient. Further, a method using an LB (Langmuir Blodgett) film or the like, or a method using phase separation of a block copolymer or the like may be used.
以上、詳述したように、本実施の形態によれば、n型導電性のシリコン基板上にこれと同一の結晶軸を持つp型導電性のナノサイズ結晶シリコンを設けたことにより、非発光再結合中心の少ない結晶性に優れたナノSi発光素子が実現できる。これにより、長寿命かつ高効率のナノSi発光素子を安価に提供することが可能となる。 As described above in detail, according to the present embodiment, by providing p-type conductive nano-sized crystalline silicon having the same crystal axis on an n-type conductive silicon substrate, non-light emission A nano-Si light emitting device with few recombination centers and excellent crystallinity can be realized. This makes it possible to provide a long-lived and highly efficient nano-Si light emitting device at low cost.
尚、本実施の形態では、ナノSiを用いた発光素子を例示したが、同一の構成で発電素子(光起電力素子)に応用することもできる。即ち、透明電極側からナノSiに光を照射するとキャリア(電子・正孔対)が生成し、一対の電極から電力を取り出すことができる。特に可視〜紫外光に対して高感度な発電素子が実現できる。
また、本実施の形態が適用されるナノSi素子は、通常のIC製造に幾つかの製造工程を付加するだけで、容易かつ任意形状にて形成することができる。そこで、制御回路、増幅回路、メモリ回路、保護回路などと組み合わせて1チップ化してもよい。即ち、各種回路とナノSi素子を同一基板状でIC化することにより、様々な機能付加および機能向上、あるいは低コスト化を図ることができる。その応用は、発光素子や発電素子に留まらず、通信、メモリ、センサあるいはディスプレイなどが挙げられる。
In the present embodiment, a light emitting element using nano-Si is illustrated, but it can also be applied to a power generation element (photovoltaic element) with the same configuration. That is, when nano-Si is irradiated with light from the transparent electrode side, carriers (electron / hole pairs) are generated, and electric power can be taken out from the pair of electrodes. In particular, it is possible to realize a power generating element that is highly sensitive to visible to ultraviolet light.
In addition, the nano-Si element to which the present embodiment is applied can be easily formed in an arbitrary shape simply by adding several manufacturing steps to normal IC manufacturing. Therefore, a single chip may be combined with a control circuit, an amplifier circuit, a memory circuit, a protection circuit, and the like. In other words, by making various circuits and nano-Si elements into an IC on the same substrate, various functions can be added, functions can be improved, or costs can be reduced. The application is not limited to light emitting elements and power generation elements, but includes communication, memory, sensors, or displays.
10…シリコン基板、11…Al・Si合金膜、12…ナノSi(p型結晶シリコン)、13…シリコン酸化膜、14…シリコン酸化膜、15…透明電極(例えばITO)、16…金属電極(例えばアルミニウム)、20…シリコン窒化膜、21…ナノ粒子
DESCRIPTION OF
Claims (15)
前記シリコン基板の前記一表面側に設けられ、当該シリコン基板と同一の結晶軸を持つナノサイズのp型結晶シリコンと
を含む結晶シリコン素子。 An n-type single crystal silicon substrate having one surface and another surface;
A crystalline silicon element comprising nano-sized p-type crystalline silicon provided on the one surface side of the silicon substrate and having the same crystal axis as the silicon substrate.
金属電極と、
前記金属電極とともに一対の電極を形成して前記p型結晶シリコンおよび前記シリコン基板を挟み込む透明電極と
を含む結晶シリコン素子。 The crystalline silicon device according to claim 1, further comprising:
A metal electrode;
A crystalline silicon device comprising: a pair of electrodes formed with the metal electrode, and a transparent electrode sandwiching the p-type crystalline silicon and the silicon substrate.
前記金属電極は、前記シリコン基板の前記他表面側に、当該シリコン基板とオーミック接合されてなり、
前記透明電極は、前記p型結晶シリコン上に設けられてなることを特徴とする結晶シリコン素子。 The crystalline silicon device according to claim 2,
The metal electrode is in ohmic contact with the silicon substrate on the other surface side of the silicon substrate,
The crystal silicon element, wherein the transparent electrode is provided on the p-type crystal silicon.
前記透明電極は、キャリアのトンネル注入が行なわれる薄い絶縁膜を介して前記p型結晶シリコンに接合されてなることを特徴とする結晶シリコン素子。 The crystalline silicon device according to claim 3, wherein
The crystal silicon element, wherein the transparent electrode is joined to the p-type crystal silicon through a thin insulating film in which carrier tunnel injection is performed.
前記透明電極は、前記p型結晶シリコンと直に接することによりオーミック接合を形成されてなることを特徴とする結晶シリコン素子。 The crystalline silicon device according to claim 3, wherein
The transparent electrode is formed of an ohmic junction by being in direct contact with the p-type crystalline silicon.
前記p型結晶シリコンは、注入されるキャリアの流線方向と略直交する面の面方位が(100)の結晶構造を備えてなることを特徴とする結晶シリコン素子。 The crystalline silicon device according to claim 1,
The p-type crystalline silicon has a crystalline structure in which the plane orientation of a plane substantially orthogonal to the streamline direction of injected carriers is (100).
前記シリコン基板の抵抗率が10mΩ以下であることを特徴とする結晶シリコン素子。 The crystalline silicon device according to claim 1,
A crystalline silicon device, wherein the silicon substrate has a resistivity of 10 mΩ or less.
前記p型結晶シリコンは、アルミニウムがドープされてなることを特徴とする結晶シリコン素子。 The crystalline silicon device according to claim 1,
The crystalline silicon device, wherein the p-type crystalline silicon is doped with aluminum.
前記シリコン基板の前記一表面側に、当該シリコン基板から分離して設けられ、当該シリコン基板と同一の結晶軸を持つナノサイズのp型結晶シリコンと、
前記シリコン基板の前記p型結晶シリコンが設けられた前記一表面側に形成される透明電極と、
前記シリコン基板の前記他表面側に形成される金属電極と
を含む結晶シリコン素子。 An n-type single crystal silicon substrate having one surface and another surface;
Nano-sized p-type crystalline silicon provided on the one surface side of the silicon substrate, separated from the silicon substrate and having the same crystal axis as the silicon substrate;
A transparent electrode formed on the one surface side provided with the p-type crystalline silicon of the silicon substrate;
A crystalline silicon element comprising: a metal electrode formed on the other surface side of the silicon substrate.
前記p型結晶シリコンと前記透明電極とは、絶縁膜を介して接続されてなり、
前記透明電極を陽極、前記金属電極を陰極とした2極間に電圧を印加してキャリア注入させるときの電流経路が、当該透明電極−前記絶縁膜−前記p型結晶シリコン−前記シリコン基板−当該金属電極であることを特徴とする結晶シリコン素子。 In the crystalline silicon device according to claim 9,
The p-type crystalline silicon and the transparent electrode are connected via an insulating film,
The current path when a carrier is injected by applying a voltage between two electrodes using the transparent electrode as an anode and the metal electrode as a cathode is the transparent electrode, the insulating film, the p-type crystalline silicon, the silicon substrate, and the like. A crystalline silicon element characterized by being a metal electrode.
前記p型結晶シリコンと前記透明電極とは、直に接合されてなり、
前記透明電極を陽極、前記金属電極を陰極とした2極間に電圧を印加してキャリア注入させるときの電流経路が、当該透明電極−前記p型結晶シリコン−前記シリコン基板−当該金属電極であることを特徴とする結晶シリコン素子。 In the crystalline silicon device according to claim 9,
The p-type crystalline silicon and the transparent electrode are directly joined,
The current path when a carrier is injected by applying a voltage between two electrodes using the transparent electrode as an anode and the metal electrode as a cathode is the transparent electrode, the p-type crystal silicon, the silicon substrate, and the metal electrode. A crystalline silicon device characterized by that.
n型単結晶のシリコン基板の一表面側に、当該シリコン基板と同一結晶軸を有する複数個のナノサイズからなるp型結晶シリコンを固相成長させて設ける工程と、
前記p型結晶シリコンが形成される前記一表面側に透明電極を設ける工程と、
前記シリコン基板の他表面側に金属電極を設ける工程と
を含む結晶シリコン素子の製造方法。 A method for producing a crystalline silicon element using silicon microcrystals,
a step of providing, on one surface side of an n-type single crystal silicon substrate, solid-phase growth of a plurality of nano-sized p-type crystal silicon having the same crystal axis as the silicon substrate;
Providing a transparent electrode on the one surface side where the p-type crystalline silicon is formed;
Providing a metal electrode on the other surface side of the silicon substrate.
前記p型結晶シリコンを固相成長させて設ける工程は、
前記シリコン基板上にアルミニウム・シリコン(AlSi)からなる薄膜を形成する工程と、
アルミニウム・シリコン(AlSi)の融点を超えない温度で熱処理することにより、前記シリコン基板上に前記p型結晶シリコンを固相エピタキシャル成長させる工程と、
アルミニウム・シリコン(AlSi)からなる前記薄膜を除去する工程と
を含むことを特徴とする結晶シリコン素子の製造方法。 In the manufacturing method of the crystalline silicon device according to claim 12,
The step of providing the p-type crystalline silicon by solid-phase growth includes:
Forming a thin film made of aluminum silicon (AlSi) on the silicon substrate;
Subjecting the p-type crystalline silicon to solid phase epitaxial growth on the silicon substrate by heat treatment at a temperature not exceeding the melting point of aluminum silicon (AlSi);
And a step of removing the thin film made of aluminum / silicon (AlSi).
単結晶からなるシリコン基板の一表面側にアルミニウム・シリコン(AlSi)からなる薄膜を形成する工程と、
アルミニウム・シリコン(AlSi)の融点を超えない温度であって固相エピタキシャル成長が起こり得る所定の温度範囲内で熱処理を施すことにより、前記シリコン基板上にp型結晶シリコンを固相エピタキシャル成長させる工程と、
アルミニウム・シリコン(AlSi)からなる前記薄膜を除去する工程と
を含む結晶シリコン素子の製造方法。 A method for producing a crystalline silicon element using silicon microcrystals,
Forming a thin film made of aluminum / silicon (AlSi) on one surface side of a single-crystal silicon substrate;
Performing a solid phase epitaxial growth of p-type crystalline silicon on the silicon substrate by performing a heat treatment within a predetermined temperature range in which solid phase epitaxial growth can occur at a temperature not exceeding the melting point of aluminum silicon (AlSi);
And a step of removing the thin film made of aluminum / silicon (AlSi).
前記シリコン基板の前記一表面側に透明電極を設ける工程と、
前記シリコン基板の他表面側に金属電極を設ける工程と
を含む結晶シリコン素子の製造方法。 The method of manufacturing a crystalline silicon device according to claim 14, further comprising:
Providing a transparent electrode on the one surface side of the silicon substrate;
Providing a metal electrode on the other surface side of the silicon substrate.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005228242A JP2007043016A (en) | 2005-08-05 | 2005-08-05 | Crystal silicon element, and manufacturing method thereof |
PCT/JP2006/315222 WO2007018076A1 (en) | 2005-08-05 | 2006-08-01 | Crystal silicon element and method for fabricating same |
US11/997,399 US20100090230A1 (en) | 2005-08-05 | 2006-08-01 | Crystal silicon element and method for fabricating same |
KR1020087002219A KR20080034444A (en) | 2005-08-05 | 2006-08-01 | Crystal silicon element and method for fabricating same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005228242A JP2007043016A (en) | 2005-08-05 | 2005-08-05 | Crystal silicon element, and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007043016A true JP2007043016A (en) | 2007-02-15 |
JP2007043016A5 JP2007043016A5 (en) | 2008-03-13 |
Family
ID=37800693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005228242A Pending JP2007043016A (en) | 2005-08-05 | 2005-08-05 | Crystal silicon element, and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007043016A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235444A (en) * | 2007-03-19 | 2008-10-02 | Matsushita Electric Works Ltd | Semiconductor light-emitting device, illumination apparatus using the same and manufacturing method of semiconductor light-emitting device |
JP2008235443A (en) * | 2007-03-19 | 2008-10-02 | Matsushita Electric Works Ltd | Semiconductor light-emitting device, illumination apparatus using the same and manufacturing method of semiconductor light-emitting device |
CN102544136A (en) * | 2012-01-12 | 2012-07-04 | 南京大学 | Nanomaterial electronic and photoelectronic device and manufacture method thereof |
CN103474541A (en) * | 2013-09-30 | 2013-12-25 | 韩山师范学院 | Device for improving luminous efficiency of silicon nitride-based thin-film light-emitting diode and preparation method of device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11135830A (en) * | 1997-08-29 | 1999-05-21 | Toshiba Corp | Semiconductor device |
US6130143A (en) * | 1996-10-28 | 2000-10-10 | Sony Corporation | Quantum wires formed on a substrate, manufacturing method thereof, and device having quantum wires on a substrate |
-
2005
- 2005-08-05 JP JP2005228242A patent/JP2007043016A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6130143A (en) * | 1996-10-28 | 2000-10-10 | Sony Corporation | Quantum wires formed on a substrate, manufacturing method thereof, and device having quantum wires on a substrate |
JPH11135830A (en) * | 1997-08-29 | 1999-05-21 | Toshiba Corp | Semiconductor device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235444A (en) * | 2007-03-19 | 2008-10-02 | Matsushita Electric Works Ltd | Semiconductor light-emitting device, illumination apparatus using the same and manufacturing method of semiconductor light-emitting device |
JP2008235443A (en) * | 2007-03-19 | 2008-10-02 | Matsushita Electric Works Ltd | Semiconductor light-emitting device, illumination apparatus using the same and manufacturing method of semiconductor light-emitting device |
CN102544136A (en) * | 2012-01-12 | 2012-07-04 | 南京大学 | Nanomaterial electronic and photoelectronic device and manufacture method thereof |
CN103474541A (en) * | 2013-09-30 | 2013-12-25 | 韩山师范学院 | Device for improving luminous efficiency of silicon nitride-based thin-film light-emitting diode and preparation method of device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lupan et al. | Low‐voltage UV‐electroluminescence from ZnO‐Nanowire array/p‐GaN light‐emitting diodes | |
US11810996B2 (en) | Monolithically integrated InGaN/GaN quantum nanowire devices | |
Zhao et al. | III-Nitride nanowire optoelectronics | |
JP4205075B2 (en) | Nanowire light emitting device and manufacturing method thereof | |
US8232560B2 (en) | Light-emitting diode in semiconductor material | |
US7906354B1 (en) | Light emitting nanowire device | |
JP5624723B2 (en) | Pixel structure for solid state light emitting devices | |
WO2011067872A1 (en) | Light emitting element and method for manufacturing same | |
WO2005071764A1 (en) | Quantum dot light-emitting device and method for manufacturing same | |
JP5903383B2 (en) | Semiconductor device | |
KR101718067B1 (en) | Light emitting device and method of manufacturing the same | |
Li et al. | The ion implantation-induced properties of one-dimensional nanomaterials | |
CN102097564B (en) | Quantum dot molecular light emitting device | |
WO2007018076A1 (en) | Crystal silicon element and method for fabricating same | |
Nguyen et al. | Phosphor-free InGaN/GaN dot-in-a-wire white light-emitting diodes on copper substrates | |
KR101335945B1 (en) | Semiconductor light emitting device | |
JP2008130712A (en) | Three terminal crystal silicon element | |
US8273640B2 (en) | Integrated semiconductor nanowire device | |
JP2007043016A (en) | Crystal silicon element, and manufacturing method thereof | |
US10256366B2 (en) | Light-emitting diode and method of fabricating the same | |
JP2015170792A (en) | Semiconductor light-emitting element, manufacturing method of semiconductor light-emitting element and semiconductor element | |
JP2007043006A (en) | Crystal silicon element, and manufacturing method thereof | |
US20100065811A1 (en) | SINGLE PHOTON SOURCE WITH AllnN CURRENT INJECTION LAYER | |
WO2010052967A1 (en) | Silicon light-emitting element | |
JP2008053422A (en) | Crystal silicon element and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111122 |