JP2008127274A - 膜移動によるガラス上単結晶シリコンの形成 - Google Patents
膜移動によるガラス上単結晶シリコンの形成 Download PDFInfo
- Publication number
- JP2008127274A JP2008127274A JP2007144193A JP2007144193A JP2008127274A JP 2008127274 A JP2008127274 A JP 2008127274A JP 2007144193 A JP2007144193 A JP 2007144193A JP 2007144193 A JP2007144193 A JP 2007144193A JP 2008127274 A JP2008127274 A JP 2008127274A
- Authority
- JP
- Japan
- Prior art keywords
- film
- single crystal
- forming
- substrate
- solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/926—Dummy metallization
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Abstract
【課題】ガラス基板上単結晶Si膜の形成方法を提供する。
【解決手段】Siウエハ上にゲルマニウム含有材料を堆積させて犠牲Ge含有膜を形成させたあと、単結晶Si膜を、犠牲Ge含有膜上に形成する。前記単結晶Si膜表面に透明基板を接着することによって、接着基板を形成する。前記接着基板をGeエッチング溶液に浸漬し、犠牲Ge含有膜を除去することにより、透明基板をSiウエハから分離する。その結果、上部に単結晶Si膜が形成された透明基板が得られる。任意で、Geエッチング溶液を分散させるための溝を形成し、Ge含有膜の除去を促進してもよい。
【選択図】図13
【解決手段】Siウエハ上にゲルマニウム含有材料を堆積させて犠牲Ge含有膜を形成させたあと、単結晶Si膜を、犠牲Ge含有膜上に形成する。前記単結晶Si膜表面に透明基板を接着することによって、接着基板を形成する。前記接着基板をGeエッチング溶液に浸漬し、犠牲Ge含有膜を除去することにより、透明基板をSiウエハから分離する。その結果、上部に単結晶Si膜が形成された透明基板が得られる。任意で、Geエッチング溶液を分散させるための溝を形成し、Ge含有膜の除去を促進してもよい。
【選択図】図13
Description
本発明は、集積回路(IC)半導体プロセスに関するものであり、より詳細には、単結晶シリコン薄膜をガラス基板に移動させるためのプロセスに関するものである。
高品質な透明基板上シリコン(Si)を形成することは、IC半導体産業において継続する課題である。ガラス基板は、安価でかつ有用なディスプレイ材料である。しかしながら、ガラスは温度によって変化しやすく、600℃を上回る温度にさらされると劣化する。高速または高電流容量の薄膜トランジスタおよび他の有効な構成要素をガラス基板上に形成するためには、有効な単結晶シリコン層を用いるのが望ましい。しかしながら、非晶質Si薄膜は、多結晶構造にしか転換させることができない。妥協策として、プロセス温度の低い多結晶Si薄膜がガラス基板上の薄膜として頻繁に用いられる。
その他の方法として、単結晶Si薄膜の形成プロセスを分離したものがある。この方法においては、Si膜を形成した後シリコン膜をガラス基板上に移動させる。第1工程において、最初に緩和を誘引する水素イオンを打ち込むことによって、緩和シリコンゲルマニウム(SiGe)層上に、歪Si層を形成する。このように形成した膜を直接ウエハに接着し、水素イオンによる剥離の誘引によって、Si層をガラス上に移動させる。SiGe層とSi層との間は選択的に高精度でエッチングする必要があるため、SiGe層の一部もまたガラス上に移動されるけれども、層厚が50ナノメートル(nm)よりも薄く、非常に平坦なシリコン層を簡単に得ることができる。
上述した膜を移動させる技術は、今後、安価なガラス基板上の装置の改良を発展させることを可能にする。また、シリコン品質の向上は、ディスプレイ装置の改良に寄与することが可能である。しかしながら。このプロセスは、水素打ち込み工程を2回、化学機械研磨(CMP)工程を2回、膜堆積工程を数回、および炉内アニーリング工程を数回必要とする。
始めに緩和SiGe層を形成し、CMP処理する。その後、50〜160keV、2E16〜6E16/cm2の打ち込み量で分離用の水素イオン打ち込みを行う。その後ウエハの分離処理を300〜450℃で2〜3時間行う。ウエハを分離した後、ドライエッチング工程においてSi層の上部およびSiGe層の一部を取り除く必要がある。後のもう1回のドライエッチアニーリング処理を400〜650℃で行う。分離による目の粗い残留物を取り除くために、目の細かいCMP処理を行い、さらにSiGe層を取り除くために、選択的なエッチング工程を行う。
より古くからに行われているガラス基板へのSi層の移動技術は、「イオンカッティング」と呼ばれる技術として、CaiらおよびShiらによって開示されている。この技術では、ウエハに接着した後に層を分離するために、50keV、4E16〜1E17/cm2の範囲の打ち込み量で、水素イオンを打ち込む。しかしながら、この方法は、安価な装置には適さない。Wangは、多結晶Si薄膜トランジスタ(TFTs)を基板上に移動させるために、裏面エッチングによって、Siウエハからガラスまたはプラスチック基板に装置を移動させる方法を開示している。しかしながらこの方法は、単結晶Siには適さない。
Gmitterらは、単結晶基板からエピタキシャル膜を取り除くための「リフトオフ」技術を開示した。この技術は、エピタキシャル膜と基板との間に位置する薄い剥離層をエッチングにより選択的に取り除くことによって、第2の基板を成長させ、支持させるものである。実際には、この方法の困難なところは、エッチング処理の反応生成物である気体がエッチング溝内に発生し、ため込まれることである。溝内で泡立った気体は、エッチング処理さえも阻害または効果を低減させ、エピタキシャル膜の欠陥の原因となる。この処理は、解放層をエッチングによって取り除くように膜の端部を上向きに曲げるように修正することができる。これにより、膜と基板との間の領域に、エッチング反応生成物を回避および流出させるための手段を提供する。しかしながら、湾曲した膜端部の形成を制御することは問題となり得る。
JacobsenらおよびFanらは、マトリクス表示システムおよび発光ダイオードディスプレイに使用するためのリフトオフ技術を開示している。Fanらは、エピタキシャル膜層上の、異なる拡張率を有する複数の材料をコーティングする技術を開示している。コーティングした構成物間に熱圧力を生成するために、全ての構成に適した温度がもたらされる。一方、この構成は、エッチング用腐食液にさらされる。このストレスによって、保護膜で保護された個々の薄膜領域をリフトオフすることになる。
上述したように、簡単な移動方法によって、単結晶Siをガラス上に形成することができる技術は有用である。本発明は、上記の問題点に鑑みてなされたものであり、その目的は、単結晶Si膜をガラス基板上に移動させることによって、容易にガラス基板上単結晶Si膜を形成することにある。
本発明は、犠牲層を溶解させるウエハ分離プロセスを用いて、ガラス上に単結晶Si膜を移動するための方法を提供する。この犠牲層の使用により、水素打ち込み処理が不要になり、プロセス工程が簡略化される。炉内アニーリング工程が、ウエハ分離プロセスにもはや不要であるので、熱処理中の圧力の解放による泡、気泡または膜の剥がれが発生する可能性が排除される。上記問題に対する付加的な保護策として、エッチング溝に気泡が発生するのを防ぐために、ガスを産生しない化合物からなるエッチング溶液を用いる。また、エッチング溶液をウエハ端部の一端から他端まで送り出すための液体ポンプを、接着したウエハの端部に取り付けることが可能である。これにより、確実にエッチング溶液を適切に循環させ、犠牲層を均一に除去する。
したがって、本発明は、単結晶シリコン(Si)膜をガラス基板に移動するための方法を提供する。この方法において、ゲルマニウム(Ge)含有材料をシリコンウエハ上に堆積し、犠牲Ge含有膜を形成する。ついで単結晶Si膜を犠牲Ge含有膜上に形成し、希釈したSC−1溶液(アンモニア過酸化水素水溶液)にさらし、Si膜に親水性の膜表面を形成する。そして、親水性のSi膜表面を透明基板に接着し、接着基板を形成する。接着基板をGeエッチング用液に浸漬し、犠牲Ge含有膜を除去する。これにより透明基板がSiウエハから離れる。その結果、上部に単結晶Si膜が形成された透明基板を得ることができる。
1つの局面において、単結晶Si膜およびその下部の犠牲Ge含有膜を、単結晶Si膜を希釈したSC−1溶液にさらす前にエッチングし、Si膜領域の間に側壁を有する溶液溝を形成する。そして、接着基板をGeエッチング溶液に浸漬したとき、Geエッチング溶液を溶液溝に引き込む。他の局面において、圧力をかけてGeエッチング溶液を溶液溝に引き込む。Geエッチング溶液は、例えば、過硫酸塩、過ヨウ素酸塩、過臭素酸塩、過塩素酸塩、有機過酸化物、無機過酸化物、または酸化剤である。犠牲Ge含有膜は、歪SiGe膜層であってよく、例えば、緩和SiGe層上に形成された歪SiGe層であってもよい。
本発明に係る基板上に単結晶Si膜を移動させる方法は、以上のように、犠牲膜を介してウエハ上に単結晶Si膜を形成し、単結晶Si膜を基板に接着した後、犠牲膜を選択的に取り除くことによって単結晶Si膜を基板上に移動させるため、より容易に単結晶Si膜を基板上に形成することが可能である。
上述した方法のさらなる詳細を図面を参照して以下に説明する。図1〜8は、本発明に係る製造プロセスの一変形例を用いて、ガラス基板上単結晶Si膜を形成するプロセスにおける工程を示す図である。図9〜12は、ガラス基板上単結晶Si膜を形成するプロセスの第2の変形例における工程を示す図である。図13は、単結晶Si膜をガラス基板上に移動するための方法を説明するフローチャートを示す図である。
犠牲Ge含有層を溶解させてSiウエハを分離させるプロセスを用いることによって、単結晶Siをガラス基板、または他の温度によって変化しやすい基板上に移動することができる。このプロセスは、従来のSi膜移動プロセスにおいて用いられていた、水素イオン打ち込み工程、および炉内アニーリング工程を省略する。炉内アニーリング工程を省略することによって、熱サイクルの圧力に起因する泡、気泡、または膜の剥離の発生を最小限に抑えることができる。
また、ウエハ端部の一端から他端までエッチング溶液を送り出すために、接着ウエハの端部に液体ポンプを取り付けることができる。これにより、エッチング溶液を適切に循環させ、犠牲層を均一に除去することを保証することができる。一般的なエッチング用物質を用いて、犠牲層を溶解することができる。しかしながら、過硫酸塩または過ヨウ素酸塩のような他の物質であっても、反応中に気泡を発生させないので、好適に使用可能である。このようなエッチング用の腐食液には、過臭素酸塩、過塩素酸塩、有機過酸化物、無機過酸化物、および他に適した酸化剤が含まれる。
例えば、過酸化物溶液中においてGeをエッチングすることによって、反応生成物として直接的には気体を発生させないけれども、以下に示すように過酸化物の分解物から酸素が発生することがある。
4e−+4H++2H2O2→4H2O
2H2O+Ge→GeO2+4H++4e−
それゆえに、全体的な反応を、以下のように表現することができる。
Ge+2H2O2→GeO2+2H2O
上記の式では気体の反応生成物が表されていないが、以下に示す過酸化物の不均化反応によって、酸素が発生することがある。
2H2O2→2H2O+O2
一方、過硫酸塩の場合、以下に示すように気体の反応生成物が発生することがない。
2e−+S2O8 2−→2SO4 2−
2S2O8 2−+2H2O+Ge→GeO2+4H++4SO4 2−
図1〜8は、本発明に係る製造プロセスの一変形例を用いて、ガラス基板上単結晶Si膜を形成するプロセスにおける工程を示す図である。
4e−+4H++2H2O2→4H2O
2H2O+Ge→GeO2+4H++4e−
それゆえに、全体的な反応を、以下のように表現することができる。
Ge+2H2O2→GeO2+2H2O
上記の式では気体の反応生成物が表されていないが、以下に示す過酸化物の不均化反応によって、酸素が発生することがある。
2H2O2→2H2O+O2
一方、過硫酸塩の場合、以下に示すように気体の反応生成物が発生することがない。
2e−+S2O8 2−→2SO4 2−
2S2O8 2−+2H2O+Ge→GeO2+4H++4SO4 2−
図1〜8は、本発明に係る製造プロセスの一変形例を用いて、ガラス基板上単結晶Si膜を形成するプロセスにおける工程を示す図である。
図1において、化学気相堆積(CVD)によって、SiGeまたはGeをSiウエハ上に堆積する。堆積された膜が臨界厚を超えることにより、一部が緩和した膜が形成されることが知られている。このGe含有層は、犠牲層として機能する。より厚い膜が用いられたとき、膜の表面は粗くなるので、化学機械研磨(CMP)プロセスによって表面を研磨してもよい。膜の部分的な緩和が表面の粗さに影響することも知られており、これは筋状の転位が形成される原因になる。しかしながら、それでも単結晶Si膜の結晶の質は、レーザーアニーリングによって形成した大きいまたは長い粒の多結晶Siよりも良い。
図2においては、犠牲層上に単結晶Si膜を堆積する。
図3においては、単結晶Si膜、およびその下の犠牲膜に選択的にパターンを形成し、エッチングする。このエッチングによって溶液用経路(溶液溝)を形成し、エッチング溶液がウエハ領域全体に浸入するようにする。
図4においては、任意で、窒化物の薄層をプラズマCVD(PECVD)法により堆積する。窒化物は、ウエハを接着する前に、希釈したSC−1溶液のような表面処理溶液から犠牲層を保護する(図5参照のこと)。
図5においては、親水性の表面を形成するための適切な表面処理(例えば希釈したSC−1溶液による)の後、図4のウエハをガラスに接着する。表面処理中に犠牲層の側壁は意図しなくてもエッチングされるので、溶液の濃度およびエッチング時間の制御は重要である。
図6においては、接着ウエハを任意で熱いリン溶液中に浸漬し、後に側壁が形成される位置に形成された窒化物薄膜を除去する。この反応によっては、反応生成物として気体が発生しない。また任意で、液体ポンプをウエハアダプタに取り付け、接着ウエハの一方に連結してもよい。この液体ポンプは、単結晶Siとガラスウエハとの間の狭い溝を通して溶液を流すのに役立つ。残存するリン溶液を除去するために、ウエハ上を続いて循環させる必要がある。
図7においては、接着ウエハ(ガラス基板に結合したSiウエハ)をエッチング溶液中に浸漬する。これにより、高い割合でSiGeまたはGeを除去する。溝を通る液体の流れを速めるために、再度液体ポンプをウエハの側部に取り付けても良い。
犠牲層を完全にエッチングした後、図8に示すようにウエハを分離する。
図9〜12は、ガラス基板上単結晶Si膜を形成するプロセスの第2の変形例における工程を示す図である。図9においては、Siウエハ上にGe含有膜を堆積する。Ge含有膜の一部は、緩和していてもよい。任意で、CMP処理によって表面を平坦にしてもよい。
図10においては、犠牲層上に単結晶膜を形成する。
図11においては、表面を親水性にするために適切に処理した後、ガラス基板をSi膜に接着する。
図12においては、接着ウエハ(ガラス基板に結合したSiウエハ)をエッチング溶液中に浸漬し、高い確率でSiGeまたはGeを除去する。犠牲層を完全にエッチングした後、ウエハを分離することができる。
図13は、単結晶Si膜をガラス基板上に移動するための方法を説明するフローチャートを示す図である。明確にするために、この方法を、番号をつけた一連の工程として示したが、この番号は、工程の順番を必ずしも示していない。これらの工程のいくつかを省略する、平行して行う、または一連の工程順を正確に維持することを要求せずに行うことが可能であることは理解されるだろう。この方法は、工程1300においてスタートする。
工程1302において、Siウエハ上に犠牲Ge含有膜を堆積する。このようなGe含有材料は、例えば、SiGeまたはGeであり、50ナノメートル(nm)〜1マイクロメートル(μm)の範囲内の膜厚を有していることが好ましい。工程1306において、上記犠牲Ge含有膜上に単結晶Si膜を形成する。工程1308において上記単結晶Si膜上に親水性の膜表面を形成する。親水性の膜表面を形成する方法として、例えば単結晶Si膜を希釈したSC−1溶液にさらす方法ことが好ましい。しかしながらこの方法においては、SC−1溶液の使用に限られない。工程1310において、Si膜の親水性表面を透明基板に接着することによって、接着基板を形成する。透明基板はガラス、石英、またはプラスチックであってもよい。しかしながら、この方法を、これら以外の温度によって変化しやすい材料に対して適用してもよい。
工程1312において、接着基板をGeエッチング溶液に浸漬する。工程1314において、犠牲Ge含有膜をエッチングする。工程1316において、透明基板をSiウエハから分離し、上部に単結晶Si膜が形成された透明基板を形成する。
一実施形態において、親水性の膜表面を形成する前に、工程1307aにおいて、単結晶Si膜およびその上部の犠牲Ge含有膜をエッチングする。このエッチング工程に応じて、工程1307bにおいて、Si膜領域の間に、側壁を有する溶液用経路(溝)を形成する。ついで、接着基板をGeエッチング溶液中に浸漬する工程(工程1312)において、Geエッチング溶液を溶液用経路に引き込む。
他の実施形態において、溶液用経路を形成する代わりに、工程1307cにおいて、PECVD処理によって共形的に窒化物を堆積し、工程1307dにおいてSC−1溶液から犠牲Ge含有膜を保護してもよい。また、形成した窒化物層に応じて、他の親水処理用試薬を用いてもよい。窒化物を用いた場合、接着基板の形成後に、工程1311aにおいて、接着基板を熱いリン溶液に浸漬する。そして、工程1311bにおいて、Si膜領域の側壁から窒化物層を除去する。一実施形態において、工程1311aにおいて、例えば液体ポンプを用いて、溶液用経路にリン溶液を引き込むように圧力をかける。熱いリン溶液に基板を浸漬した後、工程1311c(図示せず)において、溶液用経路に水を引き込むように圧力をかける。そして、工程1311d(図示せず)において、残存するリン溶液を除去する。
同様に、接着基板をGeエッチング溶液に浸漬する工程1312において、Geエッチング溶液を溶液用経路に引き込むように圧力をかけてもよい。Geエッチング溶液は、過臭素酸塩、過塩素酸塩、有機過酸化物、無機過酸化物、および酸化剤のうちの1つであってもよい。しかしながら、この処理においては、上記の材料に限定する必要はない。
一実施形態において、工程1302において形成された犠牲Ge含有膜は、歪SiGe膜層である。歪SiGe膜層を形成するために、SiGeをCVD処理により堆積させてもよい。CVD処理は、SiH4/GeH4/H2、Si2H6/GeH4/H2およびSi3H8/GeH4/H2うちの1つを用いて行うことができる。また、犠牲Ge含有膜が、歪SiGe膜層上に形成された緩和SiGe層を含んでいてもよい。
一実施形態において、犠牲Ge含有膜を形成する工程1302において、GeH4/H2を用いて緩和Ge膜を形成する。他の実施形態において、緩和Ge層の形成工程は、副工程を含んでいる。工程1302aにおいて、CVD処理を用いて第1のGe層を堆積する。第1のGe層は、層厚が10〜200ナノメートル(nm)の範囲であり、堆積温度約250〜300℃の範囲で堆積する。工程1302bにおいて、第2のGe層を堆積する。第2のGe層は、層厚が200nm〜1マイクロメートル(μm)の範囲であり、堆積温度600〜700℃の範囲で堆積する。この処理の詳細は、2006年5月2日に発行されたUS特許7,037,856号において特許権が付与された、Jer shen Maaらにより発明された欠陥の少ない歪エピタキシャルゲルマニウム膜をシリコン上に形成する方法に示されている。これを参照として本明細書に組み込む。
工程1306における単結晶Si膜を、以下に示す化学組成物の内の1つを用いて、CVD処理により堆積してもよい。このような化学組成物として、SiH4(シラン)/H2、Si2H6(ジシラン)/H2、およびSi3H8(トリシラン)/H2がある。一実施形態において、工程1306において、約400〜700℃の範囲内の温度においてSiを堆積する。他の実施形態において、PECVD処理を用いてSiを堆積することによって、単結晶Si膜を形成する。プラズマを起こすために、堆積チャンバにRFを加えることによって、プラズマCVDは、より低い温度でシランの解離を促進する。
本発明に係る方法は、ガラス基板上単結晶Si薄膜を形成するために提供される。例示したいくつかの特定の化学物質、および溶液用経路(溝)の構造は、処理を説明するために提供した。しかしながら本発明はこれらの例に全く制限されない。当該技術分野における通常の知識を有するものは、本発明に係る他の変形例および実施形態を見出すだろう。
また、本発明に係る方法は、次のように表現することもできる。
(第1の構成)
単結晶シリコン(Si)膜を基板上に形成するための方法であって、第1の基板上に犠牲ゲルマニウム(Ge)含有膜を堆積する工程と、前記犠牲Ge含有膜上に上記単結晶Si膜を形成する工程と、前記単結晶Si膜上に親水性の膜表面を形成する工程と、前記親水性のSi膜表面を第2の基板に接着し、接着基板を形成する工程と、前記接着基板をGeエッチング溶液に浸漬する工程と、前記犠牲Ge含有膜をエッチングする工程と、前記接着基板から前記Siウエハを分離し、上部に単結晶Si膜を有する第2の基板を形成する工程とを包含していることを特徴とする方法。
単結晶シリコン(Si)膜を基板上に形成するための方法であって、第1の基板上に犠牲ゲルマニウム(Ge)含有膜を堆積する工程と、前記犠牲Ge含有膜上に上記単結晶Si膜を形成する工程と、前記単結晶Si膜上に親水性の膜表面を形成する工程と、前記親水性のSi膜表面を第2の基板に接着し、接着基板を形成する工程と、前記接着基板をGeエッチング溶液に浸漬する工程と、前記犠牲Ge含有膜をエッチングする工程と、前記接着基板から前記Siウエハを分離し、上部に単結晶Si膜を有する第2の基板を形成する工程とを包含していることを特徴とする方法。
(第2の構成)
前記第2の基板は、ガラス、石英、またはプラスチックからなる基板であることを特徴とする第1の構成に係る方法。
前記第2の基板は、ガラス、石英、またはプラスチックからなる基板であることを特徴とする第1の構成に係る方法。
上記第1および第2の構成によれば、第1の基板上に犠牲層を介して単結晶Si膜を形成し、単結晶Si膜を第2の基板上に接着した後、犠牲層と第1の基板とを取り除くことによって、第2の基板上に単結晶Si膜を形成する。
これにより、煩雑な処理を必要とせず、容易に単結晶Si膜を基板上に移動することができる。ここで、例えば第2の基板として、熱による影響を受けやすい基板を用いた場合、加熱を伴う単結晶Si膜の形成を、熱による影響を考慮する必要のない第1の基板上で行い、形成した単結晶Si膜を熱による影響を受けやすい第2の基板上に移動することによって、容易に第2の基板上に単結晶Si膜を形成することができる。
熱による影響を受けやすい基板としては、ガラス基板、石英基板、プラスチック基板等があり、このような基板な安価であるため、これを半導体装置、ディスプレイ装置等の製造に用いた場合、製造コストを削減することができる。
本発明は、半導体装置、ディスプレイ装置等の製造に利用することができる。
Claims (20)
- 単結晶シリコン(Si)膜をガラス基板上に移動するための方法であって、
Siウエハ上に犠牲ゲルマニウム(Ge)含有膜を堆積する工程と、
前記犠牲Ge含有膜上に上記単結晶Si膜を形成する工程と、
前記単結晶Si膜上に親水性の膜表面を形成する工程と、
前記親水性のSi膜表面を透明基板に接着し、接着基板を形成する工程と、
前記接着基板をGeエッチング溶液に浸漬する工程と、
前記犠牲Ge含有膜をエッチングする工程と、
前記透明基板を前記Siウエハから分離し、上部に単結晶Si膜を有する透明基板を形成する工程とを包含していることを特徴とする方法。 - 前記Siウエハ上に犠牲Ge含有膜を堆積する工程は、SiGeおよびGeからなる群より選択される材料を、50ナノメートル(nm)〜1マイクロメートル(μm)の範囲の膜厚まで堆積する工程を含んでいることを特徴とする請求項1に記載の方法。
- 前記Si膜上に親水性膜表面を形成する工程の前に、単結晶Si膜、およびその下の犠牲Ge含有膜をエッチングする工程と、
前記エッチング工程に応じて、前記単結晶Si膜領域間に、側壁を有する溶液溝を形成する工程をさらに包含し、
前記接着基板をGeエッチング溶液に浸漬する工程は、Geエッチング溶液を前記溶液溝に引き込む工程を包んでいることを特徴とする請求項1に記載の方法。 - 前記溶液溝を形成した後、プラズマ化学気相堆積(PECVD)法により窒化物を共形的に堆積する工程と、
前記窒化物層の形成工程に応じて、前記犠牲Ge含有膜をSC−1溶液から保護する工程とをさらに包含することを特徴とする請求項3に記載の方法。 - 前記接着基板の形成の後、前記接着基板を熱いリン溶液中に浸漬する工程と、
単結晶Si膜領域中の側壁から窒化物を除去する工程とをさらに包含することを特徴とする請求項4に記載の方法。 - 前記接着基板を熱いリン溶液中に浸漬する工程は、圧力をかけて前記溶液溝にリン溶液を引き込む工程を含んでいることを特徴とする請求項5に記載の方法。
- 前記熱接着基板を熱いリン溶液中に浸漬した後、圧力をかけて前記溶液溝に水を引き込む工程と、残存するリン溶液を除去する工程とをさらに包含することを特徴とする請求項6に記載の方法。
- 前記Geエッチング溶液に前記接着基板を浸漬する工程は、圧力をかけて前記溶液溝にGeエッチング溶液を引き込む工程を含んでいることを特徴とする請求項3に記載の方法。
- 前記Geエッチング溶液に前記接着基板を浸漬する工程において、前記Geエッチング溶液は、過臭素酸塩、過塩素酸塩、有機過酸化物、無機過酸化物、および酸化剤からなる群より選択される溶液であることを特徴とする請求項1に記載の方法。
- 前記親水性のSi膜表面を前記透明基板に接着する工程は、ガラス、石英、およびプラスチックからなる群より選択される基板に、前記親水性のSi膜表面を接着する工程を含んでいることを特徴とする請求項1に記載の方法。
- 前記犠牲Ge含有膜を形成する工程は、歪SiGe膜層を形成する工程を含んでいることを特徴とする請求項1に記載の方法。
- 前記犠牲Ge含有膜を形成する工程は、歪SiGe層を形成する工程と、前記歪SiGe膜層上に緩和SiGe層を形成する工程とを含んでいることを特徴とする請求項11に記載の方法。
- 前記歪SiGe膜層を形成する工程は、SiH4/GeH4/H2、Si2H6/GeH4/H2、およびSi3H8/GeH4/H2からなる群より選択される物質を用いた化学気相堆積(CVD)法によりSiGe層を堆積する工程を含んでいることを特徴とする請求項11に記載の方法。
- 前記犠牲Ge含有膜を形成する工程は、GeH4/H2を用いて緩和Ge含有膜形成する工程を含んでいることを特徴とする請求項1に記載の方法。
- 前記緩和Ge含有層を形成する工程は、
CVD法により、10〜200ナノメートル(nm)の範囲の層厚を有する第1のGe層を、約250〜300℃の範囲の堆積温度で堆積する工程と、
200nm〜1マイクロメートル(μm)の範囲の層厚を有する第2のGe層を、約600〜700℃の範囲の堆積温度で堆積する工程とを含んでいることを特徴とする請求項14に記載の方法。 - 前記単結晶Si膜を形成する工程は、SiH4(シラン)/H2、Si2H6(ジシラン)/H2、およびSi3H8(トリシラン)/H2からなる群より選択される物質を用いたCVD処理によりSi膜を堆積する工程を含んでいることを特徴とする請求項1に記載の方法。
- 前記単結晶Si膜を形成する工程は、約400〜700℃の範囲の温度で単結晶Siを堆積する工程を含んでいることを特徴とする請求項1に記載の方法。
- 前記単結晶Si膜を形成する工程は、プラズマCVD(PECVD)法により単結晶Siを堆積する工程を含んでいることを特徴とする請求項1に記載の方法。
- 前記単結晶Si膜上に親水性膜表面を形成する工程は、前記単結晶Si膜を希釈したSC−1溶液にさらす工程を含んでいることを特徴とする請求項1に記載の方法。
- 単結晶シリコン(Si)膜を基板上に形成するための方法であって、
第1の基板上に犠牲ゲルマニウム(Ge)含有膜を堆積する工程と、
前記犠牲Ge含有膜上に上記単結晶Si膜を形成する工程と、
前記単結晶Si膜上に親水性の膜表面を形成する工程と、
前記親水性のSi膜表面を第2の基板に接着し、接着基板を形成する工程と、
前記接着基板をGeエッチング溶液に浸漬する工程と、
前記犠牲Ge含有膜をエッチングする工程と、
前記接着基板から前記第1の基板を分離し、上部に単結晶Si膜を有する第2の基板を形成する工程とを包含していることを特徴とする方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/601,173 US7361574B1 (en) | 2006-11-17 | 2006-11-17 | Single-crystal silicon-on-glass from film transfer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008127274A true JP2008127274A (ja) | 2008-06-05 |
Family
ID=39310139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007144193A Pending JP2008127274A (ja) | 2006-11-17 | 2007-05-30 | 膜移動によるガラス上単結晶シリコンの形成 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7361574B1 (ja) |
JP (1) | JP2008127274A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077322A (ja) * | 2009-09-30 | 2011-04-14 | Tokyo Electron Ltd | 結晶性珪素膜の成膜方法およびプラズマcvd装置 |
JP2012212840A (ja) * | 2011-03-18 | 2012-11-01 | Fuji Xerox Co Ltd | シリコン層転写用基板及び半導体基板の製造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090280588A1 (en) * | 2008-05-06 | 2009-11-12 | Leo Mathew | Method of forming an electronic device including removing a differential etch layer |
US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
JP5733090B2 (ja) | 2011-08-01 | 2015-06-10 | 富士ゼロックス株式会社 | 有機電界発光素子及び表示媒体 |
DE102014115799A1 (de) * | 2014-10-30 | 2016-05-04 | Osram Opto Semiconductors Gmbh | Verfahren zur Ablösung eines Substrats, Vorrichtung zur Durchführung eines solchen Verfahrens und Pumpvorrichtung zum Pumpen von Ätzlösung |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4883561A (en) | 1988-03-29 | 1989-11-28 | Bell Communications Research, Inc. | Lift-off and subsequent bonding of epitaxial films |
US5013681A (en) * | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
US5781164A (en) | 1992-11-04 | 1998-07-14 | Kopin Corporation | Matrix display systems |
DE69511810T2 (de) | 1994-09-28 | 2000-05-18 | Nippon Telegraph & Telephone | Optische Halbleitervorrichtung und Herstellungsverfahren |
US6351010B1 (en) * | 1998-09-22 | 2002-02-26 | Sony Corporation | Electrooptical device, substrate for driving electrooptical device and methods for making the same |
FR2794893B1 (fr) * | 1999-06-14 | 2001-09-14 | France Telecom | Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie |
JP2001168038A (ja) * | 1999-12-10 | 2001-06-22 | Sony Corp | 単結晶シリコン層およびそのエピタキシャル成長方法ならびに半導体装置 |
US6887773B2 (en) * | 2002-06-19 | 2005-05-03 | Luxtera, Inc. | Methods of incorporating germanium within CMOS process |
US6953736B2 (en) * | 2002-07-09 | 2005-10-11 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Process for transferring a layer of strained semiconductor material |
JP2005347302A (ja) * | 2004-05-31 | 2005-12-15 | Canon Inc | 基板の製造方法 |
US7187059B2 (en) * | 2004-06-24 | 2007-03-06 | International Business Machines Corporation | Compressive SiGe <110> growth and structure of MOSFET devices |
US7265030B2 (en) * | 2004-07-20 | 2007-09-04 | Sharp Laboratories Of America, Inc. | Method of fabricating silicon on glass via layer transfer |
JP2006080314A (ja) * | 2004-09-09 | 2006-03-23 | Canon Inc | 結合基板の製造方法 |
-
2006
- 2006-11-17 US US11/601,173 patent/US7361574B1/en not_active Expired - Fee Related
-
2007
- 2007-05-30 JP JP2007144193A patent/JP2008127274A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077322A (ja) * | 2009-09-30 | 2011-04-14 | Tokyo Electron Ltd | 結晶性珪素膜の成膜方法およびプラズマcvd装置 |
JP2012212840A (ja) * | 2011-03-18 | 2012-11-01 | Fuji Xerox Co Ltd | シリコン層転写用基板及び半導体基板の製造方法 |
US9018738B2 (en) | 2011-03-18 | 2015-04-28 | Fuji Xerox Co., Ltd. | Silicon layer transfer substrate and method of manufacturing semiconductor substrate |
Also Published As
Publication number | Publication date |
---|---|
US7361574B1 (en) | 2008-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6287941B1 (en) | Surface finishing of SOI substrates using an EPI process | |
US7842537B2 (en) | Stressed semiconductor using carbon and method for producing the same | |
JP2008127274A (ja) | 膜移動によるガラス上単結晶シリコンの形成 | |
WO2003092041B1 (en) | Method for fabricating a soi substrate a high resistivity support substrate | |
JP2011124581A (ja) | 薄いsoiデバイスの製造 | |
US8895364B1 (en) | Structured wafer for device processing | |
US10049916B2 (en) | Method of manufacturing a germanium-on-insulator substrate | |
JP2009027124A (ja) | Soiウェーハの製造方法 | |
US11587824B2 (en) | Method for manufacturing semiconductor structure | |
US7994066B1 (en) | Si surface cleaning for semiconductor circuits | |
US20050247668A1 (en) | Method for smoothing a film of material using a ring structure | |
CN108242393A (zh) | 一种半导体器件的制造方法 | |
TWI601185B (zh) | A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer | |
US7064072B1 (en) | Method for fabricating trench isolation | |
JP2007300115A (ja) | 層構造の製造方法 | |
JP2009224721A (ja) | Soi基板の製造方法 | |
CN108447772A (zh) | 一种coolmos用硅外延片的制造方法 | |
JP2010153488A (ja) | Soiウエハの製造方法およびsoiウエハ | |
JP2004349493A (ja) | 膜厚調整装置及びsoi基板の製造方法 | |
KR100583429B1 (ko) | 가요성 단결정 필름 및 그 제조 방법 | |
JP2007250676A (ja) | 異種材料の積層基板の製造方法 | |
JP2000150379A (ja) | 結晶質半導体層を有する積層体の製造方法 | |
JP2011187887A (ja) | エピタキシャルウエハの製造方法 | |
CN102064097B (zh) | 一种混晶材料的制备方法及用该材料制备的半导体器件 | |
KR20130116629A (ko) | 도너 웨이퍼 및 이를 이용한 반도체 장치 제조 방법 |