JP2008117935A - 電極回路付キャパシタ層形成材並びにその製造方法及びその電極回路付キャパシタ層形成材を用いたプリント配線板 - Google Patents

電極回路付キャパシタ層形成材並びにその製造方法及びその電極回路付キャパシタ層形成材を用いたプリント配線板 Download PDF

Info

Publication number
JP2008117935A
JP2008117935A JP2006299702A JP2006299702A JP2008117935A JP 2008117935 A JP2008117935 A JP 2008117935A JP 2006299702 A JP2006299702 A JP 2006299702A JP 2006299702 A JP2006299702 A JP 2006299702A JP 2008117935 A JP2008117935 A JP 2008117935A
Authority
JP
Japan
Prior art keywords
layer
upper electrode
electrode circuit
metal layer
forming material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006299702A
Other languages
English (en)
Inventor
Naohiko Abe
直彦 阿部
Yukihiro Ozawa
行弘 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP2006299702A priority Critical patent/JP2008117935A/ja
Publication of JP2008117935A publication Critical patent/JP2008117935A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】キャパシタ層形成材を用いてキャパシタ回路を形成する際に、加工プロセスで誘電層の劣化の無いキャパシタ層形成材及び製造方法等を提供する。
【解決手段】上記課題を達成するため、誘電層の片面側に上部電極回路を備え、他面側に下部電極用導電層を備える上部電極回路付キャパシタ層形成材において、当該上部電極回路は、誘電層に接して配置される厚さ0.02μm〜0.5μmの第1金属層と当該第1金属層の上に配置される厚さ0.5μm〜50μmの第2金属層との2層構造を備え、且つ、誘電層が0.02μm〜1μmの厚さであることを特徴とした上部電極回路付キャパシタ層形成材を採用する。
【選択図】図1

Description

本件出願に係る発明は、電極回路付キャパシタ層形成材、その電極回路付キャパシタ層形成材の製造方法及びその電極回路付キャパシタ層形成材を用いたプリント配線板に関する。
プリント配線板の内蔵キャパシタ層を構成するキャパシタ層形成材は、特許文献1に開示されているように、上部電極形成層と下部電極形成層との間に誘電層を備える構成を備えている。
そして、このキャパシタ層形成材を用いた上部電極回路の形成は、プリント配線板製造技術を応用して行われる。例えば、特許文献2に開示されているように、キャパシタ層形成材の導電層の両面にドライフィルムを張り合わせて、エッチングレジスト層形成し、その片面側のエッチングレジスト層に上部電極を形成するためのエッチングパターンを形成し、塩化銅エッチング液でエッチングして上部電極を形成している。
このようなエッチング法を用いた上部電極回路の形成は、プリント配線板製造ラインの使用が可能で、高い生産性を得ることができ、しかも余分な設備投資を要さないという利点がある。
特表2002−539634号公報 特開2006−135036号公報
しかしながら、上部電極回路の形成に、上記エッチング法を用いると、誘電層を構成する誘電材にエッチング溶液が染み込む場合がある。このエッチング液の染み込み現象が発生すると、誘電層自体が本来の電気的特性を示さなくなるばかりか、誘電層と電極との間の密着性が低下する場合があり好ましくない。
これらの不具合を具体的に言えば、誘電層の電気容量を劣化させたり、プリント配線板としての通電使用によって誘電層内でのマイグレーション現象を引き起こしリーク電流が増加したり、ショート現象が発生する等の確率が高くなる。
以上のことから理解できるように、キャパシタ層形成材を用いてキャパシタ回路を形成する際に、その加工プロセスで誘電層の劣化の無い製品及び誘電層の劣化を招かない製造方法等が求められてきた。
そこで、本件発明者等は、鋭意研究の結果、以下に述べる上部電極回路付キャパシタ層形成材を採用することで、上記問題点を解決するに至った。また、上部電極回路付キャパシタ層形成材を用いることで、高品質の内蔵キャパシタ回路を備えるプリント配線板の提供を可能とした。
本件発明に係る上部電極回路付キャパシタ層形成材: 本件発明に係る上部電極回路付キャパシタ層形成材は、誘電層の片面側に上部電極回路を備え、他面側に下部電極用導電層を備える上部電極回路付キャパシタ層形成材において、当該上部電極回路は、誘電層に接して配置される厚さ0.02μm〜0.5μmの第1金属層と当該第1金属層の上に配置される厚さ0.5μm〜50μmの第2金属層との2層構造を備え、且つ、誘電層が0.02μm〜1μmの厚さであることを特徴としたものである。
本件発明に係る上部電極回路付キャパシタ層形成材において、前記第1金属層は、物理蒸着法により形成した金属膜であることが好ましい。
本件発明に係る上部電極回路付キャパシタ層形成材において、前記第1金属層は、チタン、コバルト、モリブデン、タンタル、ニオブ、タングステン、クロム、金、白金、銅、アルミニウム又はこれらの合金からなることが好ましい。
本件発明に係る上部電極回路付キャパシタ層形成材において、前記第2金属層は、銅、ニッケル又はこれらの合金からなることが好ましい。
本件発明に係る上部電極回路付キャパシタ層形成材の製造方法: 本件発明に係る上部電極回路付キャパシタ層形成材の製造方法は、誘電層の片面側に第1金属層と第2金属層とで構成された2層構造の上部電極回路を備え、他面側に下部電極用導電層を備える上部電極回路付キャパシタ層形成材の製造方法であって、以下の工程A〜工程Fを備えることを特徴とするものである。
工程A: 下部電極用導電層を構成する金属箔の片面に誘電層を形成する。
工程B: 物理蒸着法を用いて、当該誘電層の表面に第1金属層を形成するための薄膜金属層を形成する。
工程C: 当該薄膜金属層の表面に、上部電極回路を構成する第2金属層を直接形成するための型枠層を配置する。
工程D: そして、上記型枠層を設けた状態を維持して、電解メッキ法、無電解メッキ法、物理蒸着法のいずれかを用いて上部電極回路を構成する第2金属層を形成する。
工程E: 当該型枠層を除去して、上部電極回路を構成する第2金属層のみからなる仮上部電極形状を得る。
工程F: 当該仮上部電極間のギャップ部に露出した薄膜金属層を物理的手段で除去して、第1金属層と第2金属層とで構成された上部電極回路を得る。
そして、前記工程Cの型枠層には、メッキレジスト成分で形成したレジストパターン層を用いることが好ましい。
また、前記工程Cの型枠層には、必要な部位にのみ物理蒸着薄膜を形成するための蒸着パターンマスク層を用いることが好ましい。
本件発明に係るプリント配線板: 本件発明に係るプリント配線板は、上記本件発明に係る上部電極回路付キャパシタ層形成材で内蔵キャパシタ層を構成したことを特徴とした内蔵キャパシタ回路を備えるものである。
本件発明に係る上部電極回路付キャパシタ層形成材は、当該上部電極回路が適正な厚さの第1金属層及び第2金属層からなり、且つ、薄い誘電層を備えている。従って、第1金属層は、誘電層との密着安定性を最優先に考慮した組成を採用した層である。そして、第2金属層は、プリント配線板の内層回路としての導電性等の回路要求特性を考慮し、且つ、エッチング加工の容易性等の製造安定性を考慮した組成を採用した層である。また、この上部電極回路付キャパシタ層形成材の誘電層は、本件発明に係る上部電極回路付キャパシタ層形成材の製造方法を用いると、エッチング法を用いた場合に不可避的に発生していた誘電層へのエッチング液等の溶液の染み込み現象が無くなる。これにより誘電層の電気容量の劣化、マイグレーション現象に起因するリーク電流の増加、ショート現象等が発生する確率が低くなる。この結果、本件発明に係る上部電極回路付キャパシタ層形成材を用いた内蔵キャパシタ回路を備えるプリント配線板の電気的特性のバラツキも小さく、長期使用安定性に優れたものになる。
以下、本件発明に係る上部電極回路付キャパシタ層形成材の形態、その上部電極回路付キャパシタ層形成材の製造形態、及び、プリント配線板の形態に関して説明する。
本件発明に係る上部電極回路付キャパシタ層形成材の形態: 本件発明に係る上部電極回路付キャパシタ層形成材の2つのバリエーションを断面模式図として図1に示す。この図1から分かるように、上部電極回路付キャパシタ層形成材1は、誘電層3の片面側に上部電極回路7を備え、他面側に下部電極用導電層2を備えている。ここで、図1(A)は、誘電層3が、下部電極用導電層2の全面に亘って存在するタイプ(以下、単に「Aタイプ」と称する。)である。これに対し、図1(B)は、誘電層3が、上部電極回路7と下部電極用導電層2とが対向した領域にのみ存在するタイプ(以下、単に「Bタイプ」と称する。)である。即ち、本件発明に係る上部電極回路付キャパシタ層形成材は、上記Aタイプ及びBタイプの双方を含む概念であることを明記しておく。なお、上部電極回路7は第1金属層4と第2金属層6とで構成されているが、これは後述する製造方法において異なる形成工程を用いて、2段階のステップで2層を設けたことを明らかにするために区別して表現したものであり、両層が同じ組成の場合には、両層を明瞭に区別して観察できない場合もあり得ることを明記しておく。
そして、当該上部電極回路を構成する第1金属層は、誘電層に接して配置されるものである。この第1金属層は、誘電層と上部電極回路との密着性を改善するための層であると同時に、後述する第2金属層を形成する際の誘電層保護皮膜として機能する層である。従って、これらの機能を発揮させるためには、第1金属層の厚さ及び組成が重要となる。まず、厚さに関して説明する。第1金属層は、厚さ0.02μm〜0.5μmであることが好ましい。いかなる材質をもって、第1金属層の厚さを0.02μm未満にすると、めっき液等に接触したときの誘電層保護皮膜としての機能を果たさせるに必要な膜厚の均一性及び耐薬品性能を発揮せず、第1金属層が溶出する可能性が高くなる。一方、第1金属層の厚さが0.5μmを超えるものにすると、第1金属層の除去を行おうとしたときに、除去作業に要する時間が顕著に長くなり生産効率が顕著に低下すると共に、上部電極回路全体が損傷を受ける可能性が高くなる。
そして、この第1金属層は、スパッタリング蒸着法、電子ビーム(EB)蒸着法、高周波誘導加熱法等の物理蒸着法を用いて形成した被膜であることが好ましい。物理蒸着法は、電気化学的メッキ法に比べ、均一な厚さの薄膜形成が容易である。従って、上記膜厚を考慮すれば、物理蒸着法の採用が好ましい。
この第1金属層の組成は、後述する製造方法を考慮すれば、チタン、コバルト、モリブデン、タンタル、ニオブ、タングステン、クロム、金、白金、銅、アルミニウム又はこれらの合金からの選択が可能であるが、耐めっき液性能に優れた金属成分を選択することが好ましい。即ち、酸性〜アルカリ性の溶液に対する抵抗力を考慮すると、チタン、コバルト、モリブデン、タンタル、ニオブ、タングステン、クロム、金、白金又はこれらの合金から選ばれるものを用いることが、より好ましい。広く耐腐食性能を発揮して、誘電層保護皮膜として好適だからである。
そして、第1金属層の上に配される第2金属層は、厚さ0.5μm〜50μmであることが好ましい。この第2金属層は、第1金属層と異なる金属組成であっても同一の組成であっても構わないが、通常は第1金属層と比べて厚い層として設ける。即ち、第2金属層は、誘電層との密着性を優先させるのではなく、プリント配線板内に配する回路として、良好な導電性能を発揮して、且つ、プリント配線板の絶縁層構成材料であるエポキシ系樹脂等との密着性に優れた材質を選択することが好ましい。第2金属層の厚さを0.5μm未満にすると、いかなる材質をもってしても、上記第1金属層の厚さと併せたトータル厚さが薄くなり、後述する製造方法で仮上部電極間のギャップ部に露出した薄膜金属層を物理的手段で除去するときに、上部電極回路自体の損傷が顕著となる。一方、第2金属層の厚さが50μmを超えるものにしても、上部電極回路としての信頼性が向上することはなく、工業的生産性が低下すると共に、資源の無駄遣いとなる。
そして、前記第2金属層は、銅、ニッケル又はこれらの合金から選ばれるものが好ましい。銅及び銅合金は導電性に優れ、ニッケル及びニッケル合金は耐熱特性に優れ、プリント配線板の絶縁層構成材料であるエポキシ系樹脂等との密着性に優れるからである。例えば、銅合金としては、銅−亜鉛合金、銅−銀合金など任意の銅合金組成の選択が可能である。合金組成を採用することにより、単なる銅と比べたときの耐熱性の向上、導電性の向上等の設計が可能になる。ニッケル合金とは、ニッケル−リン合金、ニッケル−コバルト合金、ニッケル−クロム合金、ニッケル−亜鉛−コバルト合金等であり、要求される耐熱性、導電性を考慮して任意に選択可能である。ここで言うニッケルとは、所謂純度が99.0%(その他、不可避不純物)以上の純ニッケルである。この第2金属層の形成には、後述する製造方法で明らかになるように、スパッタリング蒸着法、電解メッキ法、無電解メッキ法等の使用ができる。
また、本件発明に係る上部電極回路付キャパシタ層形成材の下部電極用導電層は、何ら加工を施していない金属層であり、金属箔を用いることが好ましい。この下部電極用導電層の材質、厚さ等に特段の限定はない。任意に選択することが可能である。念のために記載しておくが、下部電極用導電層には、銅、ニッケル、コバルト、金、白金等種々の金属箔の使用が可能である。特に、ニッケル箔及びニッケル合金箔を用いることが好ましい。誘電層の形成過程において、高温が負荷されたとしても、良好な耐熱特性を示すからである。また、金属箔の最表層に、これらニッケル若しくはニッケル合金層を備えた複合箔等の使用も可能である。例えば、銅箔の表面に亜鉛合金層、ニッケル層若しくはニッケル合金層を備えた複合材等も好ましい。この下部電極用導電層の厚さは、5μm〜100μmの範囲であることが好ましい。下部電極用導電層の厚さが5μm未満の場合には、プリント配線板製造時のプレス圧による変形が起こりやすくなる。一方、下部電極用導電層の厚さが100μmを超える場合には、エッチング加工して下部電極形成を行う場合に、微細な下部電極形状の形成が困難になる。
更に、本件発明に係る上部電極回路付キャパシタ層形成材の誘電層に関しても、特段の限定はない。この誘電層は、キャパシタとして機能するものであれば、膜組成、膜厚、製法に関しても限定はないが、キャパシタのサイズを小さくすることが可能となる点で、誘電率が高いセラミックス材料を用いることが好ましい。例えば、(Ba1−xSr)TiO(0≦x≦1)膜、BiZrO膜、PbZrTiO膜等の膜組成であり、製法としてはゾル−ゲル法、MOCVD法、スパッタリング蒸着法等である。しかし、膜厚は、0.02μm〜1.0μm、より好ましくは0.2μm〜0.7μmであることが好ましい。膜厚が0.02μm未満の場合には、膜厚の均一性を得ることが困難で、キャパシタ性能のバラツキが大きくなる。一方、膜厚が、1.0μmを超えると、容量低下が顕著となる。また、バインダー樹脂内に誘電体フィラーを分散含有させた誘電体粒子含有樹脂溶液を用いて、これを金属箔の表面に塗布して乾燥させ、硬化させて誘電層とする場合(以下、「誘電体フィラー塗布法」と称する。)も含まれる。以上に述べた誘電層の厚さは、一定の不均一が生じるのが通常であり、場所的な厚さのバラツキはあるが、膜厚の均一性が[最大厚み]/[最小厚み]が1.2以下であると、誘電特性のバラツキが減少するため好ましい。
本件発明に係る上部電極回路付キャパシタ層形成材の製造形態: 本件発明に係る上部電極回路付キャパシタ層形成材の製造形態を、図2〜図4を参照しつつ、工程A〜工程Eを工程順に説明する。
工程Aでは、下部電極用導電層を構成する金属箔の片面に誘電層を形成する。即ち、図2(a)に示すように、下部電極用導電層を構成する金属箔2を準備する。そして、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法、誘電体フィラー塗布法等の任意の手法で誘電層3を形成して、図2(b)のようになる。
工程Bでは、当該誘電層3の表面に、物理蒸着法により、第1金属層を形成するための薄膜金属層4を形成して図2(c)の状態にする。このときの物理蒸着法に関しては、特段の限定はないが、膜厚の制御及び均一性の観点から、スパッタリング蒸着法を採用することが好ましい。
工程Cでは、当該薄膜金属層4の表面に、上部電極回路を構成する第2金属層を直接形成するための型枠層5を、図3(d)に示すように配置する。このときの型枠層5に関しては、2種類のものが考えられる。第1の型枠層は、ドライフィルム等のメッキレジストを用いて、薄膜金属層4の表面にメッキレジスト層を設け、第2金属層を形成して上部電極回路とする部位のメッキレジスト層が無くなるようにフォトマスク法で露光、現像してレジストパターンを形成したものである。第2の型枠層は、第2金属層を形成して上部電極回路とする部位にのみ、物理蒸着した際の金属原子が着地するように、薄膜金属層4の表面の必要な部位にのみ貫通開口部を設けた蒸着パターンマスクである。
工程Dでは、上記型枠層を設けた状態を維持して、電解メッキ法、無電解メッキ法、物理蒸着法のいずれかを用いて、図3(e)に示すように、型枠層5の貫通開口部に金属成分を析出又は堆積させ、上部電極回路を構成する第2金属層6を形成する。このときの電解メッキ法、無電解メッキ法、物理蒸着法の各条件に関しては、特段の限定はなく、任意の条件の採用が可能である。但し、ここで、電解メッキ法又は無電解メッキ法を用いたアディティブ方式を採用する場合には、工程Cの上記型枠層5をメッキレジストで構成することが好ましい。係る場合、型枠層/薄膜金属層/誘電層/下部電極用導電層の層構成のものがメッキ液に浸漬されるが、薄膜金属層の存在により、メッキ液と誘電層との接触は完全に防止される。また、ここで物理蒸着法を採用する場合には、工程Cの上記型枠層5に、設計に応じた蒸着パターンマスクを使用することが好ましい。
工程Eでは、当該型枠層5を除去して、図3(f)に示すように、上部電極回路を構成する第2金属層6のみからなる仮上部電極8を得る。このときの型枠層5に蒸着マスクを用いた場合には、容易に取り外して除去できる。これに対して、型枠層5にメッキレジストを用いた場合には、アルカリ溶液に浸漬してレジストパターンを膨潤させ除去する。係る場合には、第1金属層4が当該アルカリ溶液と誘電層との接触を防止する。
工程Fでは、当該仮上部電極間8のギャップ部に露出した薄膜金属層4を物理的手段で除去して、第1金属層4と第2金属層6とで構成された上部電極回路7を得る。図4に、薄膜金属層4を物理的手段で除去した状態を示しているが。ここで言う薄膜金属層4の物理的手段による除去は、図4(g−1)に示すように薄膜金属層4のみを除去する場合と、図4(g−2)に示すように薄膜金属層4と誘電層3とを同時に除去する場合がある。この図4(g−1)が図1(A)に対応し、図4(g−2)が図1(B)に対応する。図4(g−1)(=図1(A))は、誘電層が全面に亘って広がっており、多層プリント配線板に加工したときに、キャパシタ回路以外の電源ライン、信号伝達ラインの下部及び周辺にも誘電層が存在することになる。係る場合、シグナル信号等の伝搬速度が低下する等の問題があり、この誘電層にインダクタ等の他の回路素子を埋め込もうとしても不可能な場合が多く、回路設計の制約が大きくなる。しかし、図4(g−2)(=図1(B))は、誘電層がキャパシタ回路部位にのみ存在するため、そのような欠点が解消される。
ここで薄膜金属層4を除去する物理的手段に関して述べる。物理的手段としては、ブラスト処理、レーザー処理等である。ここで言うブラスト処理には、ドライブラスト処理及びウエットブラスト処理がある。しかし、ウエットブラストを用いる場合には、水(添加剤入り)を使用するので、ドライブラスト法又はレーザー処理を選択使用することが好ましい。但し、ウエットブラスト法を選択しても、加熱乾燥する事で除去する事が可能で、従来のエッチング法と比べ誘電膜へのダメージが少なくなる。また、レーザー処理には、炭酸ガスレーザー、YAGレーザー等を用いることができる。
本件発明に係るプリント配線板: 本件発明に係るプリント配線板は、上記上部電極回路付キャパシタ層形成材を、通常の内層コア材と同様に用いて多層プリント配線板を製造することで、内蔵キャパシタ層を構成することができる。この上部電極回路付キャパシタ層形成材は、その製造プロセスにおいて、誘電層の電気的特性が劣化する要因を全て排除できている。従って、これを組み込んだプリント配線板は、キャパシタ回路の特性が設計どおりの性能を発揮し、且つ、長期使用安定性にも優れる。
本件発明に係る上部電極回路付キャパシタ層形成材は、当該上部電極回路が第1金属層と第2金属層との2層からなる。そして、この第1金属層は誘電層との密着安定性を最優先に考慮した組成を採用し、第2金属層はプリント配線板の内層回路としての導電性等の回路要求特性を考慮した組成とできる。従って、プリント配線板の内蔵キャパシタ層の構成に好適である。しかも、本件発明に係る上部電極回路付キャパシタ層形成材の製造方法を採用すると、従来のエッチング法を用いた場合に不可避的に発生していた誘電層に対するエッチング液の染み込み現象等の加工プロセス中に誘電層に発生していた不具合が無くなり、製品の歩留が向上し、性能のバラツキが小さくなる。従って、本件発明に係る上部電極回路付キャパシタ層形成材を用いて、高品質のプリント配線板の提供が可能になる。
本件発明に係る上部電極回路付キャパシタ層形成材のバリエーションを示す断面模式図である。 本件発明に係る上部電極回路付キャパシタ層形成材の製造方法を模式的に示した製造フロー図である。 本件発明に係る上部電極回路付キャパシタ層形成材の製造方法を模式的に示した製造フロー図である。 本件発明に係る上部電極回路付キャパシタ層形成材の製造方法を模式的に示した製造フロー図である。
符号の説明
1 上部電極回路付キャパシタ層形成材
2 下部電極用導電層
3 誘電層
4 薄膜金属層(=第1金属層)
5 型枠層
6 第2金属層
7 上部電極回路
8 仮上部電極

Claims (8)

  1. 誘電層の片面側に上部電極回路を備え、他面側に下部電極用導電層を備える上部電極回路付キャパシタ層形成材において、
    当該上部電極回路は、誘電層に接して配置される厚さ0.02μm〜0.5μmの第1金属層と当該第1金属層の上に配置される厚さ0.5μm〜50μmの第2金属層との2層構造を備え、
    且つ、誘電層が0.02μm〜1μmの厚さであることを特徴とした上部電極回路付キャパシタ層形成材。
  2. 前記第1金属層は、物理蒸着法により形成した金属膜である請求項1に記載の上部電極回路付キャパシタ層形成材。
  3. 前記第1金属層は、チタン、コバルト、モリブデン、タンタル、ニオブ、タングステン、クロム、金、白金、銅、アルミニウム又はこれらの合金からなる請求項1又は請求項2に記載の上部電極回路付キャパシタ層形成材。
  4. 前記第2金属層は、銅、ニッケル又はこれらの合金からなる請求項1〜請求項3のいずれかに記載の上部電極回路付キャパシタ層形成材。
  5. 誘電層の片面側に第1金属層と第2金属層とで構成された2層構造の上部電極回路を備え、他面側に下部電極用導電層を備える上部電極回路付キャパシタ層形成材の製造方法であって、
    以下の工程A〜工程Fを備えることを特徴とした上部電極回路付キャパシタ層形成材の製造方法。
    工程A: 下部電極用導電層を構成する金属箔の片面に誘電層を形成する。
    工程B: 物理蒸着法を用いて、当該誘電層の表面に第1金属層を形成するための薄膜金属層を形成する。
    工程C: 当該薄膜金属層の表面に、上部電極回路を構成する第2金属層を直接形成するための型枠層を配置する。
    工程D: そして、上記型枠層を設けた状態を維持して、電解メッキ法、無電解メッキ法、物理蒸着法のいずれかを用いて上部電極回路を構成する第2金属層を形成する。
    工程E: 当該型枠層を除去して、上部電極回路を構成する第2金属層のみからなる仮上部電極形状を得る。
    工程F: 当該仮上部電極間のギャップ部に露出した薄膜金属層を物理的手段で除去して、第1金属層と第2金属層とで構成された上部電極回路を得る。
  6. 前記工程Cの型枠層は、メッキレジスト成分で形成したレジストパターン層である請求項5に記載の上部電極回路付キャパシタ層形成材の製造方法。
  7. 前記工程Cの型枠層は、必要な部位にのみ物理蒸着薄膜を形成するための蒸着パターンマスク層である請求項5に記載の上部電極回路付キャパシタ層形成材の製造方法。
  8. 請求項1〜請求項4のいずれかに記載の電極回路付キャパシタ層形成材で内蔵キャパシタ層を構成したことを特徴とする内蔵キャパシタ回路を備えるプリント配線板。
JP2006299702A 2006-11-02 2006-11-02 電極回路付キャパシタ層形成材並びにその製造方法及びその電極回路付キャパシタ層形成材を用いたプリント配線板 Pending JP2008117935A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006299702A JP2008117935A (ja) 2006-11-02 2006-11-02 電極回路付キャパシタ層形成材並びにその製造方法及びその電極回路付キャパシタ層形成材を用いたプリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006299702A JP2008117935A (ja) 2006-11-02 2006-11-02 電極回路付キャパシタ層形成材並びにその製造方法及びその電極回路付キャパシタ層形成材を用いたプリント配線板

Publications (1)

Publication Number Publication Date
JP2008117935A true JP2008117935A (ja) 2008-05-22

Family

ID=39503642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006299702A Pending JP2008117935A (ja) 2006-11-02 2006-11-02 電極回路付キャパシタ層形成材並びにその製造方法及びその電極回路付キャパシタ層形成材を用いたプリント配線板

Country Status (1)

Country Link
JP (1) JP2008117935A (ja)

Similar Documents

Publication Publication Date Title
JP4270395B2 (ja) 積層セラミック電子部品
US8389866B2 (en) Resin circuit board
JP2006278557A (ja) 積層セラミック電子部品
WO2006049195A1 (ja) キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板
JP2007281466A (ja) プリント回路基板内蔵型キャパシタの製造方法
KR20030040083A (ko) 박막 커패시터를 일체로 형성한 다층 배선 기판의 제조 방법
JP2011129665A (ja) 積層配線基板の製造方法
JP2011071559A (ja) 固体電解コンデンサ
KR100844258B1 (ko) 커패시터층 형성재 및 커패시터층 형성재를 이용하여얻어지는 내장 커패시터 회로를 구비하는 프린트 배선판
CN104219867A (zh) 电路板及其制作方法
JP2009158662A (ja) 電子部品及びその製造方法
JP2006344936A (ja) 固体電解コンデンサ
JP4346541B2 (ja) 配線回路基板およびその製造方法
JP5738964B2 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
JP2008117935A (ja) 電極回路付キャパシタ層形成材並びにその製造方法及びその電極回路付キャパシタ層形成材を用いたプリント配線板
JP2012212761A (ja) 電気抵抗膜付き金属箔及びその製造方法
WO2020195526A1 (ja) プリント配線板及びプリント配線板の製造方法
JP2005166917A (ja) プリント配線板およびその製造方法
JP5587076B2 (ja) 固体電解コンデンサ
JP2007142089A (ja) 誘電体積層構造体とその製造方法、及びコンデンサ
JP2006128326A (ja) キャパシタ層形成材及びそのキャパシタ層形成材製造に用いる複合箔の製造方法並びにそのキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。
JP2005166910A (ja) プリント配線板およびその製造方法
JP7428000B2 (ja) 薄膜キャパシタ及びこれを内蔵する回路基板、並びに、薄膜キャパシタの製造方法
WO2023189919A1 (ja) コンデンサおよびその製造方法
JP2010147145A (ja) プリント配線板とその製造方法