JP2008103583A - Semiconductor device, electronic device, and manufacturing method and inspecting method of electronic device - Google Patents
Semiconductor device, electronic device, and manufacturing method and inspecting method of electronic device Download PDFInfo
- Publication number
- JP2008103583A JP2008103583A JP2006285788A JP2006285788A JP2008103583A JP 2008103583 A JP2008103583 A JP 2008103583A JP 2006285788 A JP2006285788 A JP 2006285788A JP 2006285788 A JP2006285788 A JP 2006285788A JP 2008103583 A JP2008103583 A JP 2008103583A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electronic device
- wiring board
- wiring
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、半導体装置及び電子デバイス、及び、電子デバイスの製造方法、並びに、電子デバイスの検査方法に関する。 The present invention relates to a semiconductor device, an electronic device, an electronic device manufacturing method, and an electronic device inspection method.
電子デバイスを小型化するためには、半導体装置の外形は小さい方が好ましい。しかし、半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進み、これに伴って、半導体チップのピン数の増加が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化及び電極の増加という要求を同時に満たすことが可能な半導体装置の開発が進んでいる。 In order to reduce the size of the electronic device, the outer shape of the semiconductor device is preferably small. However, as the roles of semiconductor devices have diversified, the integration of integrated circuits formed on semiconductor chips has progressed, and accordingly, the number of pins of semiconductor chips has increased. That is, at present, development of a semiconductor device capable of simultaneously satisfying the demands of miniaturization of a semiconductor device, high integration of an integrated circuit, and an increase in electrodes is in progress.
この要求に応えることができる半導体装置として、半導体チップ上に配線が形成されたタイプの半導体装置が注目を集めている。このタイプの半導体装置では、半導体装置の外形を半導体チップの外形とほぼ同じにすることができるため、半導体装置の小型化が可能である。
半導体装置が小型化、高集積化すれば、これを配線基板等に実装することが困難になる。しかし、電子デバイスの信頼性を確保するためには、実装後においても、半導体装置の信頼性を維持することが重要である。また、信頼性の高い電子デバイスを提供するためには、精度の高い検査を効率よく行うことが好ましい。 If a semiconductor device is miniaturized and highly integrated, it becomes difficult to mount it on a wiring board or the like. However, in order to ensure the reliability of the electronic device, it is important to maintain the reliability of the semiconductor device even after mounting. Moreover, in order to provide a highly reliable electronic device, it is preferable to perform a highly accurate inspection efficiently.
本発明の目的は、信頼性の高い電子デバイスを効率よく製造することが可能な半導体装置、信頼性の高い電子デバイス、及び、電子デバイスの検査方法、並びに、信頼性の高い電子デバイスを効率よく製造する方法を提供することにある。 An object of the present invention is to efficiently provide a semiconductor device, a highly reliable electronic device, an electronic device inspection method, and a highly reliable electronic device capable of efficiently manufacturing a highly reliable electronic device. It is to provide a method of manufacturing.
(1)本発明に係る電子デバイスの製造方法は、
電極が形成された半導体チップと、前記半導体チップの前記電極が形成された面に形成された、少なくとも上端面が凸曲面である樹脂突起と、前記上端面の少なくとも一部を覆う導電層と、を有する半導体装置を用意する工程と、
光透過性基板と、前記光透過性基板上に形成された配線パターンとを有する配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記導電層を前記配線基板に接触させて、前記半導体チップと前記配線基板とによって前記樹脂突起を押しつぶす工程と、
前記半導体装置と前記配線基板とを接着剤を介して接着する工程と、
を含み、
前記半導体装置を前記配線基板に搭載する工程では、
前記半導体装置で反射して前記配線基板を透過した光に基づいて、前記配線基板と前記半導体チップとの間隔を制御する。
(1) An electronic device manufacturing method according to the present invention includes:
A semiconductor chip on which an electrode is formed; a resin protrusion formed on the surface of the semiconductor chip on which the electrode is formed; at least an upper end surface is a convex curved surface; and a conductive layer covering at least a part of the upper end surface; Providing a semiconductor device having:
Preparing a wiring board having a light-transmitting substrate and a wiring pattern formed on the light-transmitting substrate;
Mounting the semiconductor device on the wiring substrate, bringing the conductive layer into contact with the wiring substrate, and crushing the resin protrusion with the semiconductor chip and the wiring substrate;
Bonding the semiconductor device and the wiring board via an adhesive;
Including
In the step of mounting the semiconductor device on the wiring board,
The distance between the wiring substrate and the semiconductor chip is controlled based on the light reflected by the semiconductor device and transmitted through the wiring substrate.
本発明によると、半導体装置に形成された樹脂突起の上端面は凸曲面である。そのため、半導体装置を配線基板に搭載する工程で、半導体チップと配線基板とによって樹脂突起を押しつぶすと、樹脂突起が変形し、樹脂突起の上端面が配線基板と平行になる。ここで、樹脂突起を押しつぶす押しつぶし量が大きくなるほど、樹脂突起の上端面における配線基板と平行な面の面積が大きくなる。すなわち、半導体チップと配線基板との間隔が狭くなるほど、樹脂突起の上端面における配線基板と平行な面(配線基板を向く面)の面積が大きくなる。 According to the present invention, the upper end surface of the resin protrusion formed on the semiconductor device is a convex curved surface. Therefore, when the semiconductor protrusion is crushed by the semiconductor chip and the wiring substrate in the step of mounting the semiconductor device on the wiring substrate, the resin protrusion is deformed, and the upper end surface of the resin protrusion becomes parallel to the wiring substrate. Here, as the crushing amount for crushing the resin protrusion increases, the area of the surface parallel to the wiring board on the upper end surface of the resin protrusion increases. That is, as the distance between the semiconductor chip and the wiring board becomes narrower, the area of the surface (surface facing the wiring board) parallel to the wiring board at the upper end surface of the resin protrusion increases.
そして、配線は樹脂突起の上端面を覆うように形成されているため、配線の形状は樹脂突起に合わせて変化する。すなわち、半導体チップと配線基板との間隔が狭くなるほど、配線における配線基板を向く面(配線基板と対向する面)の面積が大きくなる。 Since the wiring is formed so as to cover the upper end surface of the resin protrusion, the shape of the wiring changes according to the resin protrusion. That is, the smaller the distance between the semiconductor chip and the wiring board, the larger the area of the surface facing the wiring board (surface facing the wiring board) in the wiring.
すなわち、本発明によると、半導体装置と配線基板との間隔の変化に応じて、半導体装置で反射して光透過性基板(配線基板)を透過する光の輝度や強度が変化する。そのため、当該光に基づいて、半導体装置と配線基板との間隔を制御することが可能になる。 That is, according to the present invention, the luminance and intensity of light reflected by the semiconductor device and transmitted through the light-transmitting substrate (wiring substrate) change according to a change in the distance between the semiconductor device and the wiring substrate. Therefore, the distance between the semiconductor device and the wiring board can be controlled based on the light.
なお、本発明では、半導体装置で反射して光透過性基板を透過した光の輝度に基づいて、半導体装置と配線基板との間隔を制御してもよい。あるいは、当該光の強度や、明度、彩度に基づいて、半導体装置と配線基板との間隔を制御してもよい。あるいは、配線基板側から(光透過性基板側から)半導体装置の様子を撮像して画像を取得し、取得された画像を解析処理することによって、半導体装置と配線基板との間隔を制御してもよい。 In the present invention, the distance between the semiconductor device and the wiring substrate may be controlled based on the luminance of light reflected by the semiconductor device and transmitted through the light-transmitting substrate. Alternatively, the distance between the semiconductor device and the wiring board may be controlled based on the intensity, lightness, and saturation of the light. Alternatively, from the wiring substrate side (from the light-transmitting substrate side), the state of the semiconductor device is imaged to acquire an image, and the acquired image is analyzed to control the interval between the semiconductor device and the wiring substrate. Also good.
(2)この電子デバイスの製造方法において、
前記半導体装置を前記配線基板に搭載する工程では、
前記導電層で反射して前記配線基板を透過した光に基づいて、前記配線基板と前記半導体チップとの間隔を制御してもよい。
(2) In this electronic device manufacturing method,
In the step of mounting the semiconductor device on the wiring board,
An interval between the wiring board and the semiconductor chip may be controlled based on light reflected by the conductive layer and transmitted through the wiring board.
(3)この電子デバイスの製造方法において、
前記半導体装置は、
前記樹脂突起よりも高さが低い樹脂部材と、
前記樹脂部材の上端面の少なくとも一部を覆う導電部材と、
をさらに含み、
前記半導体装置を前記配線基板に搭載する工程では、
前記導電部材が前記配線基板に接触しないように、前記配線基板を前記半導体チップに搭載してもよい。
(3) In this electronic device manufacturing method,
The semiconductor device includes:
A resin member having a height lower than that of the resin protrusion;
A conductive member covering at least a part of the upper end surface of the resin member;
Further including
In the step of mounting the semiconductor device on the wiring board,
The wiring board may be mounted on the semiconductor chip so that the conductive member does not contact the wiring board.
(4)この電子デバイスの製造方法において、
前記半導体装置を前記配線基板に搭載する工程では、
前記導電層を前記配線パターンに接触させてもよい。
(4) In this electronic device manufacturing method,
In the step of mounting the semiconductor device on the wiring board,
The conductive layer may be in contact with the wiring pattern.
(5)この電子デバイスの製造方法において、
前記導電層は、前記電極と電気的に接続されていてもよい。
(5) In this electronic device manufacturing method,
The conductive layer may be electrically connected to the electrode.
(6)この電子デバイスの製造方法において、
前記半導体装置を前記配線基板に搭載する工程では、
前記導電層を前記光透過性基板に接触させてもよい。
(6) In this electronic device manufacturing method,
In the step of mounting the semiconductor device on the wiring board,
The conductive layer may be in contact with the light transmissive substrate.
(7)本発明に係る電子デバイスの検査方法は、
電子デバイスの実装状態を検査する方法であって、
前記電子デバイスは、
光透過性基板、及び、前記光透過性基板上に形成された配線パターンを有する配線基板と、
電極が形成された半導体チップと、前記半導体チップの前記電極が形成された面に形成された樹脂突起と、前記樹脂突起の上端面の少なくとも一部を覆う導電層と、を有し、前記導電層が前記配線基板に接触するように前記配線基板に搭載された半導体装置と、
前記半導体装置と前記配線基板とを接着する接着剤と、
を含み、
前記半導体装置で反射して前記配線基板を透過した光に基づいて、前記半導体装置の実装状態を検査する。
(7) An electronic device inspection method according to the present invention includes:
A method for inspecting the mounting state of an electronic device,
The electronic device is
A light transmissive substrate, and a wiring substrate having a wiring pattern formed on the light transmissive substrate;
A semiconductor chip on which an electrode is formed; a resin protrusion formed on a surface of the semiconductor chip on which the electrode is formed; and a conductive layer covering at least a part of an upper end surface of the resin protrusion. A semiconductor device mounted on the wiring board such that a layer contacts the wiring board;
An adhesive that bonds the semiconductor device and the wiring board;
Including
The mounting state of the semiconductor device is inspected based on the light reflected by the semiconductor device and transmitted through the wiring board.
本発明によると、電子デバイスの信頼性を容易に検査することが可能な、電子デバイスの検査方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the inspection method of an electronic device which can test | inspect the reliability of an electronic device easily can be provided.
(8)この電子デバイスの検査方法において、
前記導電層で反射して前記配線基板を透過した光に基づいて、前記半導体装置の実装状態を検査してもよい。
(8) In this electronic device inspection method,
The mounting state of the semiconductor device may be inspected based on light reflected by the conductive layer and transmitted through the wiring board.
(9)本発明に係る電子デバイスは、
光透過性基板、及び、前記光透過性基板上に形成された配線パターンを有する配線基板と、
電極が形成された半導体チップと、前記半導体チップの前記電極が形成された面に形成された樹脂突起と、前記樹脂突起の上端面の少なくとも一部を覆う導電層と、前記樹脂突起よりも高さが低い樹脂部材と、前記樹脂部材の上端面の少なくとも一部を覆う導電部材と、を有し、前記導電層が前記配線基板と接触するように前記配線基板に搭載された半導体装置と、
前記半導体装置と前記配線基板とを接着する接着剤と、
を含み、
前記半導体装置は、前記導電部材が前記配線基板と接触しないように、前記配線基板に搭載されている。
(9) An electronic device according to the present invention includes:
A light transmissive substrate, and a wiring substrate having a wiring pattern formed on the light transmissive substrate;
A semiconductor chip on which an electrode is formed; a resin protrusion formed on the surface of the semiconductor chip on which the electrode is formed; a conductive layer covering at least a part of the upper end surface of the resin protrusion; and a height higher than the resin protrusion. A low-cost resin member, and a conductive member that covers at least a part of the upper end surface of the resin member, and a semiconductor device mounted on the wiring board so that the conductive layer is in contact with the wiring board;
An adhesive that bonds the semiconductor device and the wiring board;
Including
The semiconductor device is mounted on the wiring board so that the conductive member does not contact the wiring board.
本発明によると、信頼性検査を容易に行うことが可能な電子デバイスを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the electronic device which can perform a reliability test | inspection easily can be provided.
(10)本発明に係る半導体装置は、
電極が形成された半導体チップと、
前記半導体チップの前記電極が形成された面に形成された樹脂突起と、
前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、
前記樹脂突起よりも高さが高い第1の樹脂部材と、
前記第1の樹脂部材の上端面の少なくとも一部を覆う第1の導電部材と、
前記樹脂突起よりも高さが低い第2の樹脂部材と、
前記第2の樹脂部材の上端面の少なくとも一部を覆う第2の導電部材と、
を有する。
(10) A semiconductor device according to the present invention includes:
A semiconductor chip on which electrodes are formed;
A resin protrusion formed on the surface of the semiconductor chip on which the electrode is formed;
A wiring electrically connected to the electrode having an electrical connection disposed on the resin protrusion;
A first resin member having a height higher than the resin protrusion;
A first conductive member covering at least a part of an upper end surface of the first resin member;
A second resin member having a height lower than that of the resin protrusion;
A second conductive member covering at least a part of the upper end surface of the second resin member;
Have
本発明によると、配線基板に容易に搭載することが可能で、信頼性の高い電子デバイスを効率よく製造することが可能な半導体装置を提供することができる。 According to the present invention, it is possible to provide a semiconductor device that can be easily mounted on a wiring board and can efficiently manufacture a highly reliable electronic device.
(11)この半導体装置において、
前記第1の樹脂部材の上端面及び前記第2の樹脂部材の上端面は、凸曲面であってもよい。
(11) In this semiconductor device,
The upper end surface of the first resin member and the upper end surface of the second resin member may be convex curved surfaces.
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。 Embodiments to which the present invention is applied will be described below with reference to the drawings. However, the present invention is not limited to the following embodiments. Moreover, this invention shall include what combined the following content freely.
1.半導体装置
以下、本発明を適用した実施の形態に係る半導体装置1について説明する。図1(A)〜図4(C)は、本実施の形態に係る半導体装置の構成、及び、その製造方法について説明するための図である。
1. Semiconductor Device Hereinafter, a semiconductor device 1 according to an embodiment to which the present invention is applied will be described. 1A to 4C are diagrams for describing the structure of the semiconductor device according to this embodiment and the method for manufacturing the semiconductor device.
(1)半導体装置の構成
以下、本発明を適用した実施の形態に係る半導体装置1の構成について説明する。図1(A)及び図1(B)は、半導体装置1の構成について説明するための図である。ここで、図1(A)は半導体装置1の上視図であり、図1(B)は、図1(A)のIB−IB線断面の一部拡大図である。
(1) Configuration of Semiconductor Device The configuration of the semiconductor device 1 according to the embodiment to which the present invention is applied will be described below. FIG. 1A and FIG. 1B are diagrams for explaining the configuration of the semiconductor device 1. Here, FIG. 1A is a top view of the semiconductor device 1, and FIG. 1B is a partially enlarged view of a cross section taken along line IB-IB in FIG.
本実施の形態に係る半導体装置は、図1(A)及び図1(B)に示すように、複数の電極12が形成された半導体チップ10を含む。半導体チップ10は、例えばシリコン基板であってもよい。半導体チップ10における電極12が形成された面15の外形は、図1(A)に示すように、矩形(長方形又は正方形)であってもよい。半導体チップ10には、集積回路14が形成されていてもよい(図1(B)参照)。集積回路14の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。
As shown in FIGS. 1A and 1B, the semiconductor device according to the present embodiment includes a
半導体チップ10には、図1(A)及び図1(B)に示すように、電極12が形成されている。電極12は、半導体チップ10の内部と電気的に接続されていてもよい。電極12は、集積回路14と電気的に接続されていてもよい。あるいは、集積回路14に電気的に接続されていない導電体(導電パッド)を含めて、電極12と称してもよい。電極12は、半導体チップ10の内部配線の一部であってもよい。このとき、電極12は、半導体チップ10の内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極12は、アルミニウム又は銅等の金属で形成されていてもよい。
As shown in FIGS. 1A and 1B, an
半導体チップ10は、図1(B)に示すように、パッシベーション膜16を有していてもよい。パッシベーション膜16は、電極12を露出させるように形成される。パッシベーション膜16には、電極12を露出させる開口が形成されていてもよい。なお、パッシベーション膜16は、電極12を部分的に覆うように形成されていてもよい。パッシベーション膜16は、図1(B)に示すように、電極12の周囲を覆うように形成されていてもよい。パッシベーション膜は、例えば、SiO2やSiN等の無機絶縁膜であってもよい。あるいは、パッシベーション膜16は、ポリイミド樹脂などの有機絶縁膜であってもよい。
The
本実施の形態に係る半導体装置は、図1(A)及び図1(B)に示すように、樹脂突起20を含む。樹脂突起20は、半導体チップ10の面15上に形成されている。樹脂突起20は、図1(B)に示すように、パッシベーション膜16上に形成されていてもよい。
As shown in FIGS. 1A and 1B, the semiconductor device according to the present embodiment includes a
樹脂突起20は、少なくとも上端面が凸曲面となっている。樹脂突起20は、少なくとも、後述する第2の樹脂部材44よりも上の領域(第2の樹脂部材44から突出した領域)が、凸曲面となっていてもよい。
At least the upper end surface of the
樹脂突起20の外形(底面の形状)は、特に限定されるものではない。面15の外形が矩形をなす場合、樹脂突起20は、面15のいずれかの辺に平行に延びる形状をなしていてもよい。例えば、面15の外形が長方形である場合、樹脂突起20は、長方形の長辺に沿って延びる形状をなしていてもよい。この場合、樹脂突起20は、当該長辺の周辺領域に配置されていてもよい。あるいは、樹脂突起20は、上視図において円形をなしていてもよい。この場合、樹脂突起20は、半球状をなしていてもよい。なお、ここでいう半球状とは、厳密な半球形状のみならず、これに類する形状を含むものとする。
The outer shape (the shape of the bottom surface) of the
また、樹脂突起20の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。例えば、樹脂突起20は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、シリコーン樹脂、変性ポリイミド樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等の樹脂で形成してもよい。
In addition, the material of the
本実施の形態に係る半導体装置は、図1(A)及び図1(B)に示すように、配線30を含む。配線30は、電極12と電気的に接続されている。配線30は、樹脂突起20上に配置された電気的接続部32を含む。すなわち、配線30のうち、樹脂突起20上(樹脂突起20の上端面上)に配置された領域を指して、電気的接続部32と称してもよい。なお、電気的接続部32とは、配線30のうち、他の電子部品の導電部(配線基板の配線パターンなど)との電気的な接続に利用される部分である。本実施の形態では、配線30のうち、後述する第2の樹脂部材44よりも上の領域(第2の樹脂部材44から突出した領域)を指して、電気的接続部32と称してもよい。なお、本実施の形態では、樹脂突起20の上端面が凸曲面をなしている。そのため、電気的接続部32も、凸曲面形状となる。
The semiconductor device according to this embodiment includes a
配線30に適用可能な材料は特に限定されるものではない。配線30は、例えば、Au、TiW、Cu、Ni、Pd、Al、Cr、Ti、W、NiV、鉛フリーはんだなどによって構成されていてもよい。また、配線30の構造も特に限定されるものではない。例えば、配線30は複数層で形成されていてもよい。このとき、配線30は、チタンタングステンによって形成された第1の層と、金によって形成された第2の層とを含んでいてもよい(図示せず)。あるいは、配線30は、単層で形成されていてもよい。配線30は、パッシベーション膜16と接触するように形成されていてもよい。配線30は、電極12上から樹脂突起20を越えて、パッシベーション膜16上に至るように形成されていてもよい。すなわち、配線30は、樹脂突起20の両側で、パッシベーション膜16(面15)と接触するように形成されていてもよい。
The material applicable to the
本実施の形態に係る半導体装置は、図1(A)及び図1(B)に示すように、第1の樹脂部材42を含む。第1の樹脂部材42は、樹脂突起20よりも高さが高い。詳しくは、第1の樹脂部材42の高さh1は、樹脂突起20における配線30(電気的接続部32)と重複する領域の高さhよりも、高くなっていてもよい(図1(B)参照)。なお、ここで言う第1の樹脂部材42の高さとは、第1の樹脂部材42の、半導体チップ10の厚み方向(面15と直交する方向)の大きさであってもよい。第1の樹脂部材42の高さとは、例えば、半導体チップ10の面15(パッシベーション膜16の表面)からの高さであってもよい。なお、第1の樹脂部材42の上端面は、凸曲面になっていてもよい。また、第1の樹脂部材42の外形(底面の外形)についても特に限定されるものではない。第1の樹脂部材42の底面の外形は、矩形であってもよく、円形であってもよい。第1の樹脂部材42は、例えば、半円形をなしていてもよい。
The semiconductor device according to the present embodiment includes a
第1の樹脂部材42は、集積回路14上を避けて(集積回路14と重複しないように)配置されていてもよい。これによると、後述する半導体装置1を配線基板50に実装する工程で、集積回路14に大きな圧力が加えられることを防止することができるため、集積回路14の特性が変化してしまうことを防止することができる。第1の樹脂部材42は、例えば、集積回路14の形成領域の外側に配置されていてもよい。ただし、第1の樹脂部材42は、集積回路14の形成領域上に(集積回路14と重複するように)配置されていてもよい。第1の樹脂部材42は、また、電極12(樹脂突起20)の形成領域よりも外側の領域に配置されていてもよい。ただし、第1の樹脂部材42は、電極12の形成領域よりも内側の領域に配置されていてもよい。
The
第1の樹脂部材42は、図1(A)に示すように、矩形の面15の四隅に配置されていてもよい。例えば、面15の各角部の周辺領域に、第1の樹脂部材42が1つずつ形成されていてもよい。このとき、半導体装置は、4個の第1の樹脂部材42を含んでいてもよい。これにより、半導体装置1を配線基板等に実装する工程で、半導体装置1と配線基板とを平行に保つことができる。ただし、本発明はこれに限られるものではない。例えば、半導体装置は、第1の樹脂部材42を1つのみ有していてもよい。あるいは、半導体装置は、第1の樹脂部材42を、2個、又は、3個、あるいは5個以上有していてもよい。なお、複数の第1の樹脂部材42が形成されている場合、それぞれの第1の樹脂部材42は同じ高さに形成されていてもよい。
The
本実施の形態に係る半導体装置は、図1(A)及び図1(B)に示すように、第1の樹脂部材42の少なくとも上端面を覆う第1の導電部材43を有する。第1の導電部材43は、電極12に電気的に接続されていてもよく、電極12に電気的に接続されていなくてもよい。
As shown in FIGS. 1A and 1B, the semiconductor device according to the present embodiment includes a first
本実施の形態に係る半導体装置は、図1(A)及び図1(B)に示すように、第2の樹脂部材44を含む。第2の樹脂部材44は、樹脂突起20よりも高さが低い。第2の樹脂部材44の高さh2は、樹脂突起20における配線30(電気的接続部32)と重複する領域の高さhよりも、低くなっていてもよい(図1(B)参照)。第2の樹脂部材44の形成領域は、特に限定されるものではない。第2の樹脂部材44は、集積回路14と重複するように配置されていてもよいが、集積回路14と重複しないように配置されていてもよい。第2の樹脂部材44は、また、電極12や樹脂突起20の形成領域の内側に配置されていてもよいが、外側に配置されていてもよい。
The semiconductor device according to the present embodiment includes a
本実施の形態に係る半導体装置は、図1(A)及び図1(B)に示すように、第2の樹脂部材44の少なくとも上端面を覆う第2の導電部材45を有する。第2の導電部材45は、電極12に電気的に接続されていない導電部材である。ただし、変形例として、第2の導電部材45は電極12と電気的に接続されていてもよい。
As shown in FIGS. 1A and 1B, the semiconductor device according to the present embodiment includes a second
なお、第1及び第2の樹脂部材42,44の材料は特に限定されるものではないが、樹脂突起20と同じ材料を利用してもよい。ただし、第1及び第2の樹脂部材42,44は、樹脂突起20とは異なる材料で形成されていてもよい。また、第1及び第2の導電部材43,45は、配線30と同じ材料で構成されていてもよい。ただし、第1及び第2の樹脂部材43,45は、配線30と異なる材料で構成されていてもよい。
The material of the first and
そして、本発明では、配線30(電気的接続部32)と第1の樹脂部材42とをあわせて、導電層と称してもよい。
In the present invention, the wiring 30 (electrical connection portion 32) and the
本実施の形態に係る半導体装置1は以上の構成を備えていてもよい。なお、半導体装置1が奏する作用効果については後述する。 The semiconductor device 1 according to the present embodiment may have the above configuration. Note that the operational effects of the semiconductor device 1 will be described later.
(2)半導体装置の製造方法
以下、本実施の形態に係る半導体装置1の製造方法について説明する。図2(A)〜図4(C)は、半導体装置1を製造する方法について説明するための図である。
(2) Manufacturing Method of Semiconductor Device Hereinafter, a manufacturing method of the semiconductor device 1 according to the present embodiment will be described. 2A to 4C are views for explaining a method of manufacturing the semiconductor device 1.
本実施の形態に係る半導体装置の製造方法は、図2(A)及び図2(B)に示す、半導体基板11を用意することを含む。ここで、図2(A)は半導体基板11の概略図であり、図2(B)は半導体基板11の断面図の一部拡大図である。
The method for manufacturing a semiconductor device according to this embodiment includes preparing a
半導体基板11は、図2(A)に示すように、ウエハ状をなす。そして、ウエハ状の半導体基板11は、複数の半導体チップ(半導体チップ10)となる領域100を有する。ただし、半導体基板として半導体チップ(図1(A)参照)を用意して以下の各工程を行ってもよい。
As shown in FIG. 2A, the
半導体基板11には、図2(B)に示すように、電極12が形成されている。半導体基板11は、電極12を露出させるパッシベーション膜16を有していてもよい。
An
本実施の形態に係る半導体装置の製造方法は、図3(A)〜図3(C)に示すように、樹脂突起20、第1及び第2の樹脂部材42,44を形成することを含む。なお、本実施形態では、樹脂突起20と第1及び第2の樹脂部材42,44とを同時に形成する方法について説明するが、本発明はこれに限定されるものではない。図3(A)〜図3(C)は、樹脂突起20、第1及び第2の樹脂部材42,44を形成する工程の一例について説明するための図である。
The manufacturing method of the semiconductor device according to the present embodiment includes forming the
はじめに、図3(A)に示すように、半導体基板11に樹脂材料25を設ける。その後、図3(B)に示すように、樹脂材料25の一部を除去して、樹脂材料25をパターニングする。その後、パターニングされた樹脂材料25を硬化(例えば熱硬化)させることによって、図3(C)に示すように、樹脂突起20、第1及び第2の樹脂部材42,44を形成してもよい。なお、樹脂材料25を、一度溶融させた後に硬化させることで、樹脂突起20、第1及び第2の樹脂部材42,44を、上端面が凸曲面になるように形成することができる。また、樹脂材料25の硬化条件(加熱温度や加熱時間)を調整することで、凸曲面の形状を制御することが可能になる。
First, as shown in FIG. 3A, a
なお、本実施の形態では、樹脂材料25を、第1の樹脂部材42となる部分の幅が樹脂突起20となる部分の幅よりも広くなるようにパターニングしてもよい(図3(B)及び図3(C)参照)。これにより、第1の樹脂部材42を、樹脂突起20よりも高さが高くなるように形成することができる。また、樹脂材料25を、第2の樹脂部材44となる部分の幅が、樹脂突起20となる部分の幅よりも狭くなるようにパターニングしてもよい(図3(B)及び図3(C)参照)。これにより、第2の樹脂部材44を、樹脂突起20よりも高さが低くなるように形成することができる。
In the present embodiment, the
本実施の形態に係る半導体装置の製造方法は、図4(A)〜図4(C)に示すように、配線30、第1及び第2の導電部材43,45を形成することを含む。なお、本実施の形態では、配線30と、第1及び第2の導電部材43,45とを同時に形成する方法について説明するが、本発明はこれに限定するものではない。図4(A)〜図4(C)は、配線30、第1及び第2の導電部材43,45を形成する工程の一例を説明するための図である。
The method for manufacturing a semiconductor device according to the present embodiment includes forming the
本工程は、図4(A)に示すように、金属層35を形成することを含む。金属層35は、電極12、パッシベーション膜16、樹脂突起20、第1及び第2の樹脂部材42,44を覆うように形成してもよい。金属層35は、例えばスパッタリングによって形成することができる。金属層35は、単層の金属層であってもよく、複数層の金属層であってもよい。
This step includes forming a
そして、図4(B)に示すように、金属層35上にマスク37を形成する。マスク37は、金属層35のうち、配線30となる領域のみを覆うようにパターニングされていてもよい。
Then, as shown in FIG. 4B, a
そして、図4(C)に示すように、金属層35におけるマスク37からの露出領域を除去することによって、配線30、第1及び第2の導電部材43,45を形成することができる。
Then, as shown in FIG. 4C, by removing the exposed region from the
ただし、配線30、第1及び第2の導電部材43,45を形成する方法はこれに限られるものではなく、既に公知となっているいずれかの方法を適用してもよい。配線30、第1及び第2の導電部材43,45は、例えば、インクジェット法やメッキ法を適用して形成してもよい。
However, the method of forming the
そして、マスク37を除去する工程や、半導体基板11を個片に切断する工程や、検査工程などをさらに経て、図1(A)及び図1(B)に示す、半導体装置1を製造することができる。
Then, the semiconductor device 1 shown in FIGS. 1A and 1B is manufactured through a process of removing the
2.電子デバイス
以下、本発明を適用した実施の形態に係る電子デバイス2について説明する。図5〜図11は、本発明を適用した実施の形態に係る電子デバイス2について説明するための図である。
2. Hereinafter, an electronic device 2 according to an embodiment to which the present invention is applied will be described. 5-11 is a figure for demonstrating the electronic device 2 which concerns on embodiment to which this invention is applied.
(1)電子デバイスの製造方法
以下、本発明を適用した実施の形態に係る電子デバイス2の製造方法について説明する。図5〜図6(D)は、本発明を適用した実施の形態に係る電子デバイスの製造方法について説明するための図である。
(1) Manufacturing Method of Electronic Device Hereinafter, a manufacturing method of the electronic device 2 according to the embodiment to which the present invention is applied will be described. 5 to 6D are diagrams for explaining a method of manufacturing an electronic device according to an embodiment to which the present invention is applied.
本実施の形態に係る電子デバイスの製造方法は、半導体装置1を用意することを含む。半導体装置1は、上述したいずれかの構成をなす。 The electronic device manufacturing method according to the present embodiment includes preparing the semiconductor device 1. The semiconductor device 1 has one of the configurations described above.
本実施の形態に係る電子デバイスの製造方法は、配線基板50を用意することを含む。以下、配線基板50の構成について説明する。
The method for manufacturing an electronic device according to the present embodiment includes preparing a
配線基板50は、光透過性基板52と、配線パターン54とを含む。光透過性基板52(配線基板50)は、電気光学パネル(液晶パネル・エレクトロルミネッセンスパネル等)の一部であってもよい。このとき、光透過性基板52は、例えば、ガラス基板や透明樹脂基板であってもよい。また、配線パターン54の材料についても特に限定されるものではないが、例えば、ITO(Indium Tin Oxide)、Cr、Alなどの金属膜、金属化合物膜、又は、これらの複合膜によって形成されていてもよい。配線パターン54は、透明配線であってもよい。なお、配線パターン54は、液晶を駆動する電極(走査電極、信号電極、対向電極等)に電気的に接続されていてもよい。ただし、配線基板50は、樹脂基板であってもよい。
The
本実施の形態に係る電子デバイスの製造方法は、半導体装置1を配線基板50に搭載する工程を含む。以下、図面を参照して、この工程について説明する。
The electronic device manufacturing method according to the present embodiment includes a step of mounting the semiconductor device 1 on the
はじめに、図5に示すように、半導体装置1と配線基板50とを、間隔をあけて対向させる。ここでは、半導体装置1を、半導体チップ10の面15が配線基板50を向くように配置する。また、半導体装置1の電気的接続部32(樹脂突起20)と配線基板50の配線パターン54とが対向(重複)するように、半導体装置1と配線基板50との位置合わせをする。
First, as shown in FIG. 5, the semiconductor device 1 and the
本工程では、図5に示すように、ボンディングツール210によって半導体装置1を保持し、ボンディングステージ220によって配線基板50を支持した状態で、半導体装置1と配線基板50との位置合わせを行ってもよい。このとき、半導体装置1を、面15が配線基板50と平行になるように保持してもよい。なお、ボンディングツール210及び(又は)ボンディングステージ220にはヒータが内蔵されていてもよい。これにより、電気的接続部32及び配線パターン54を加熱することができるため、電気的接続部32と配線パターン54とを確実に電気的に接続することができる。ただし、ヒータは、ボンディングツール210やボンディングステージ220の外部に配置されていてもよい。
In this step, as shown in FIG. 5, even if the semiconductor device 1 is held by the
なお、半導体装置1と配線基板50との間には、図5に示すように、予め、接着材料72を設けておいてもよい。接着材料72は、ペースト状あるいはフィルム状で設けてもよい。接着材料72は、導電粒子などを含まない絶縁性の材料(NCP,NCF)であってもよい。接着材料72は、例えば、配線基板50上に設けてもよい。
Note that an
その後、アクチュエータ212によってボンディングツール210(半導体装置1)を押し下げることにより、半導体装置1と配線基板50とを近接させて電気的接続部32と配線パターン54とを接触させ、両者を電気的に接続する。本工程では、はじめに、図6(A)に示すように、第1の導電材料43を配線基板50に接触させる。そして、半導体装置1と配線基板50とをさらに近接させることによって、図6(B)に示すように、電気的接続部32を配線パターン54に接触させる。そして、半導体装置1と配線基板50とをさらに近接させて、図6(C)に示すように、半導体チップ10と配線基板50とによって樹脂突起20を押しつぶして、樹脂突起20を変形させる。これにより、樹脂突起20の上端面(電気的接続部32)が、配線基板50(配線パターン54)と平行になるように(対向するように)変形する。本実施の形態では、第2の樹脂突起44(第2の導電部材45)が配線基板50に接触しないように、半導体装置1を配線基板50に搭載してもよい。
Thereafter, the bonding tool 210 (semiconductor device 1) is pushed down by the
なお、本工程では、樹脂突起20を弾性変形させる。これによると、樹脂突起20の弾性力によって、電気的接続部32と配線パターン54とを押し付けることができるため、電気的な接続信頼性の高い電子機器を製造することができる。
In this step, the
本実施の形態では、半導体装置1(半導体チップ10)と配線基板50との間隔を、半導体装置1で反射して配線基板50を透過した光に基づいて制御する。例えば、配線基板50側から半導体装置1に向けて光(配線基板50と直交する光)を照射し、その反射光に基づいて、半導体装置1と配線基板50との間隔を制御してもよい。本実施の形態では、例えば、反射光の輝度(あるいは強度)に基づいて、半導体装置1と配線基板50との間隔を制御してもよい。
In the present embodiment, the distance between the semiconductor device 1 (semiconductor chip 10) and the
先に説明したように、樹脂突起20の上端面は凸曲面をなしている。そして、樹脂突起20を配線基板50に押し付けると、樹脂突起20の上面が配線基板50に平行に変形してゆく(図6(B)及び図6(C)参照)。そして、半導体装置1(半導体チップ10)と配線基板50との間隔が近づくほど、樹脂突起20が大きく変形し、配線基板50と平行な(対向する)面積が増加する。
As described above, the upper end surface of the
そして、本実施の形態では、樹脂突起20上に電気的接続部32が配置される。電気的接続部32は、樹脂突起20の上面と同じ形状に変形するため、半導体装置1(半導体チップ10)と配線基板50との間隔が近づくほど、電気的接続部32(配線30)における配線基板50と平行な部分の面積が増加する。そして、電気的接続部32における配線基板50と平行な部分の面積が増加するほど、光を反射させる面(反射面)の面積が大きくなり、配線基板50を透過する光の輝度(強度)が強くなる。すなわち、半導体装置1と配線基板50とが近づくほど反射光の輝度(強度)が強くなる。言い換えると、半導体装置1と配線基板50との間隔と、反射光の輝度とは、連関している。そのため、反射光の輝度に基づいて、半導体装置1と配線基板50との間隔を判定し、制御することが可能になる。
In the present embodiment, the
先に説明したように、半導体装置1の配線30(電気的接続部32)は、樹脂突起20の弾性力によって配線パターン54に押し付けられ、配線パターン54と電気的に接続される。電子デバイスの信頼性を高めるためには、電気的接続部32と配線パターン54とを、適当な力で押し付けることが好ましい。すなわち、樹脂突起20の弾性力を所望の値に制御することができれば、信頼性の高い電子デバイスを製造することができる。そして、樹脂突起20の弾性力は、半導体装置1(半導体チップ10)と配線基板50との間隔によって決まるため、半導体装置1と配線基板50との間隔を制御することができれば、信頼性の高い電子デバイスを製造することが可能になる。
As described above, the wiring 30 (electrical connection portion 32) of the semiconductor device 1 is pressed against the
そして、本発明によると、半導体装置1からの反射光に基づいて、半導体装置1と配線基板50との間隔を容易に制御することができるため、信頼性の高い電子デバイスを効率よく製造することが可能になる。
And according to this invention, since the space | interval of the semiconductor device 1 and the
本実施の形態では、半導体装置1からの反射光の輝度が所定の値に達した時に、半導体装置1と配線基板50との間隔が設計通りの値となっていると判断してもよい。例えば、半導体装置1の全面から反射する反射光の輝度の和が所定の値に達した時に、半導体装置1と配線基板50との間隔が設計通りの値となっていると判断してもよい。あるいは、半導体装置1の特定の領域から反射する反射光の輝度が所定の値に達した時に、半導体装置1と配線基板50との間隔が設計通りの値となっていると判断してもよい。例えば、第1の導電部材43で反射する反射光の輝度に基づいて、半導体装置1と配線基板50との間隔を判断してもよい。あるいは、電気的接続部32で反射する反射光の輝度に基づいて、半導体装置1と配線基板50との間隔を判断してもよい。
In the present embodiment, when the brightness of the reflected light from the semiconductor device 1 reaches a predetermined value, it may be determined that the distance between the semiconductor device 1 and the
なお、本実施の形態に係る電子デバイスの製造方法では、半導体装置1と配線基板50との間隔のみならず、半導体装置1と配線基板50とが平行になっているか否かを判断してもよい。例えば、半導体装置1の両端部(あるいは半導体装置1の四隅)の輝度の差を検出し、当該輝度の差が所定の値よりも小さくなるように、ボンディングツール210(アクチュエータ212)の動作を制御してもよい。
In the electronic device manufacturing method according to the present embodiment, not only the distance between the semiconductor device 1 and the
なお、本工程では、半導体装置1と配線基板50とによって、接着材料72を流動させてもよい。これにより、半導体装置1(半導体チップ10)と配線基板50との間に、接着材料72を充填させてもよい(図6(C)参照)。そして、図6(D)に示すように、接着剤70を形成する。接着剤70は、接着材料72を硬化させることによって形成することができる。接着剤70によって、半導体装置1と配線基板50とを接着(固着)する。接着剤70によって、半導体チップ10と配線基板50との間隔を維持してもよい。すなわち、接着剤70によって、樹脂突起20が弾性変形した状態を維持してもよい。例えば、樹脂突起20が弾性変形した状態で接着剤70を形成することで、樹脂突起20が弾性変形した状態を維持することができる。
In this step, the
以上の工程によって、図6(D)に示す、電子デバイス2を製造してもよい。 Through the above steps, the electronic device 2 shown in FIG. 6D may be manufactured.
図7には、電子デバイス2を製造する手順(半導体装置1を配線基板50に搭載する手順)を説明するためのフローチャート図を示す。 FIG. 7 is a flowchart for explaining a procedure for manufacturing the electronic device 2 (a procedure for mounting the semiconductor device 1 on the wiring board 50).
本工程では、はじめに、半導体装置1で反射して配線基板50を透過した光の輝度を測定する(ステップS12)。本工程は、例えば、上述した受光部230を利用して行ってもよい。
In this step, first, the luminance of light reflected by the semiconductor device 1 and transmitted through the
次に、測定された輝度が所定の値と一致するか否かを判断する(ステップS14)。 Next, it is determined whether or not the measured luminance matches a predetermined value (step S14).
測定された輝度が所定の値と一致しない場合(ステップS14におけるNoの場合)には、アクチュエータ212を制御して、半導体チップ10と配線基板50との間隔を調整し(ステップS16)、輝度を測定する処理を行う(ステップS12)。
When the measured luminance does not match the predetermined value (No in step S14), the
測定された輝度が所定の値と一致する場合(ステップS14におけるYesの場合)には、半導体チップ10と配線基板50との間隔を維持して、接着材料72を硬化させる工程を行う(ステップS18)。
If the measured luminance matches a predetermined value (Yes in step S14), a step of curing the
以上の工程によって、電子デバイス2を製造することができる。 The electronic device 2 can be manufactured through the above steps.
(2)電子デバイスの製造装置について
以下、電子デバイスの製造装置について説明する。
(2) Electronic Device Manufacturing Apparatus Hereinafter, an electronic device manufacturing apparatus will be described.
電子デバイスの製造装置は、図5に示すように、ボンディングツール210を有する。ボンディングツール210は、半導体装置1を保持して、半導体装置1を配線基板50に搭載ための治具である。
The electronic device manufacturing apparatus includes a
電子デバイスの製造装置は、ボンディングツール210を動作させるアクチュエータ212を有する。アクチュエータ212は、ボンディングツール210を上下方向に移動させることによって、半導体装置1と配線基板50との間隔を制御することができる。
The electronic device manufacturing apparatus includes an
電子デバイスの製造装置は、図5に示すように、ボンディングステージ220を有する。ボンディングステージ220は、半導体装置1を配線基板50に搭載する工程で、配線基板50を支持する支持部材である。ボンディングステージ220は、半導体装置1で反射して配線基板50を透過した光を、後述する受光部230に入射させることが可能な構造をなす。ボンディングステージ220は、例えば、透明な支持部材であってもよい。
The electronic device manufacturing apparatus includes a
電子デバイスの製造装置は、接着材料72を硬化させる硬化処理装置を含んでいてもよい(図示せず)。硬化処理装置によって接着材料72を硬化させ、接着剤70を形成する。硬化処理装置は、接着材料72の性質によって、その動作が異なる。接着材料72が熱硬化性材料である場合、硬化処理装置はヒータであってもよい。
The electronic device manufacturing apparatus may include a curing processing apparatus that cures the adhesive material 72 (not shown). The
電子デバイスの製造装置は、図5に示すように、受光部230を含む。受光部230は、光の輝度を検出する機能を有する。受光部230は、複数の受光素子を含んでいてもよい。ここで、受光素子とは、入射光を光電変換することによって、入射光の輝度(強度)を測定することが可能な光学素子であってもよい。受光素子は、例えばCCDやCMOSセンサによって構成されていてもよい。受光部230によって、半導体装置1で反射して配線基板50(光透過性基板52)を透過した光の輝度を検出してもよい。
As shown in FIG. 5, the electronic device manufacturing apparatus includes a
電子デバイスの製造装置は、図5に示すように、演算処理部240を含む。演算処理部240は、判定処理部242を含む。判定処理部242は、受光部230で検出された光の輝度が、所定の条件を満たすか否かを判定する処理を行う。演算処理部240は、また、受光部230で検出された光の輝度に基づいて、アクチュエータ212を制御する制御信号を生成する制御信号生成処理部244を含んでいてもよい。そして、アクチュエータ212は、当該制御信号に基づいてボンディングツール210の位置を制御し、半導体装置1と配線基板50との位置合わせを行ってもよい。また、硬化処理装置は、制御信号に基づいて接着材料72を硬化させる処理を行い、接着剤70を形成してもよい。
The electronic device manufacturing apparatus includes an arithmetic processing unit 240 as shown in FIG. The arithmetic processing unit 240 includes a
なお、電子デバイスの製造装置において、上述した各種処理(演算処理部240の各種処理)は、コンピュータを利用して実現してもよい。ここで、コンピュータとは、プロセッサ(処理部:CPU等)、メモリ(記憶部)、入力装置、及び、出力装置を基本的な構成要素とする物理的装置(システム)を言う。 In the electronic device manufacturing apparatus, the various processes described above (various processes of the arithmetic processing unit 240) may be realized using a computer. Here, the computer refers to a physical device (system) including a processor (processing unit: CPU or the like), a memory (storage unit), an input device, and an output device as basic components.
(3)電子デバイスの検査方法について
以下、本実施の形態に係る電子デバイスの検査方法について説明する。図8は、電子デバイスの検査方法について説明するためのフローチャート図である。
(3) About the inspection method of an electronic device Hereinafter, the inspection method of the electronic device which concerns on this Embodiment is demonstrated. FIG. 8 is a flowchart for explaining the inspection method of the electronic device.
はじめに、半導体装置1で反射して配線基板50を透過した光の輝度を測定する(ステップS20)。本工程は、例えば、上述した受光部230を利用して行ってもよい。
First, the luminance of light reflected by the semiconductor device 1 and transmitted through the
次に、測定された輝度が所定の範囲内の値であるか否かを判断する(ステップS22)。本ステップは、例えば、判断処理部242を利用して行ってもよい。
Next, it is determined whether or not the measured luminance is a value within a predetermined range (step S22). This step may be performed using the
測定された輝度が所定の範囲内の値である場合(ステップS22におけるYesの場合)には、電子デバイスは良品であると判定する(ステップS24)。逆に、測定された輝度が所定の範囲外の値である場合(ステップS22におけるNoの場合)には、電子デバイスは不良品であると判定する(ステップS26)。 When the measured luminance is a value within a predetermined range (Yes in step S22), it is determined that the electronic device is a non-defective product (step S24). Conversely, when the measured luminance is a value outside the predetermined range (No in step S22), it is determined that the electronic device is a defective product (step S26).
なお、電子デバイスの検査方法は、上述した受光部230と、判定処理部242とを利用して実現してもよい。すなわち、電子デバイスの検査装置は、受光部230と判定処理部242(演算処理部240)とを含んでいてもよい。
The electronic device inspection method may be realized by using the
(4)電子デバイスの構成
電子デバイス2は、配線基板50を有する。配線基板50は、光透過性基板52と配線パターン54とを含む。電子デバイス2は、半導体装置1を有する。そして、電子デバイス2によると、半導体装置1は、配線基板50に搭載されている。半導体装置1は、電気的接続部32が配線パターン54と接触するように配線基板50に搭載されている。半導体装置1は、第1の導電部材43が配線基板50に接触するように、配線基板50に搭載されている。半導体装置1は、第2の導電部材45が配線基板50と接触しないように、配線基板50に搭載されている。電子デバイス2は、半導体装置1と配線基板50とを接着する接着剤70を含む。接着剤70によって、半導体装置1と配線基板50とが接着され、両者の間隔が維持される。なお、電子デバイス2では、配線30と第1の導電部材43とをあわせて、導電層と称してもよい。
(4) Configuration of Electronic Device The electronic device 2 has a
なお、電子デバイス2は、表示デバイス(パネルモジュール)であってもよい。図9には、表示デバイスとしての電子デバイス2の概略図を示す。表示デバイスは、例えば液晶表示デバイスやEL(Electrical Luminescence)表示デバイスであってもよい。そして、半導体装置1(半導体チップ)は、表示デバイスを制御するドライバICであってもよい。 The electronic device 2 may be a display device (panel module). In FIG. 9, the schematic of the electronic device 2 as a display device is shown. The display device may be, for example, a liquid crystal display device or an EL (Electrical Luminescence) display device. The semiconductor device 1 (semiconductor chip) may be a driver IC that controls the display device.
また、図10及び図11には、電子デバイス2を有する電子機器の一例として、ノート型パーソナルコンピュータ1000及び携帯電話2000を示す。
10 and 11 show a notebook
3.効果
先に説明したように、この電子デバイスの製造方法によると、半導体装置1(半導体チップ10)と配線基板50との間隔を容易に制御することが可能になるため、信頼性の高い電子デバイスを効率よく製造することができる。
3. As described above, according to this method for manufacturing an electronic device, the distance between the semiconductor device 1 (semiconductor chip 10) and the
また、この半導体装置1は、樹脂突起20と、樹脂突起20よりも高さが高い第1の樹脂部材42と、樹脂突起20よりも高さが低い第2の樹脂部材44とを含む。そして、半導体装置1を配線基板50に搭載する工程では、第1の樹脂部材42(第1の導電部材43)が配線基板50に接触するように、かつ、第2の樹脂部材44(第2の導電部材45)が配線基板50に接触しないように、半導体装置1を配線基板50に搭載する。これによって製造された電子デバイスによると、半導体装置1で反射して配線基板50を透過した光に基づいて、容易に信頼性の判定が可能になる。詳しくは、配線基板50側から半導体装置1を観察したときに、第1の導電部材43を観察できない場合、又は、第2の導電部材45を観察できる場合には、半導体装置1と配線基板50との間隔が設定値を満たしていないと判断することが可能になる。すなわち、半導体装置1の実装状態を簡易に判断することが可能な電子デバイスを提供することができる。特に、この半導体装置によると、配線パターン54が光を遮断するように構成されており、電気的接続部32の反射光を正確に観察することができない場合であっても、電子デバイスの信頼性を判断することが可能になる。
In addition, the semiconductor device 1 includes a
また、半導体装置1は、樹脂突起20よりも高さが高い第1の樹脂部材42を有する。これによると、半導体装置1の搬送や保管時に、樹脂突起20上に形成された配線30(電気的接続部32)が損傷することを防止することができる。
In addition, the semiconductor device 1 includes a
4.変形例
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
4). Modifications The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
例えば、電子デバイスの製造方法では、半導体装置1で反射して配線基板50を透過した光の輝度ではなく、光の強度や、明度や彩度に基づいて、半導体装置1と配線基板50との間隔を制御してもよい。
For example, in the manufacturing method of an electronic device, the semiconductor device 1 and the
あるいは、電子デバイスの製造方法では、画像処理技術を適用して、半導体装置1と配線基板50との間隔を制御してもよい。このとき、電子デバイスの製造装置は、受光部230に代えて、あるいは受光部230とあわせて、撮像部(画像取得部)を有していてもよい。そして、撮像部で取得された画像に基づいて、半導体装置1と配線基板50との間隔を演算し、半導体装置1と配線基板50との間隔を制御してもよい。
Or in the manufacturing method of an electronic device, you may control the space | interval of the semiconductor device 1 and the
また、この電子デバイスの製造方法では、第1及び第2の樹脂部材42,44、第1及び第2の導電部材43,45を有しない半導体装置を、配線基板50に搭載して、電子デバイスを製造してもよい。この場合でも、信頼性の高い電子デバイスを、効率よく製造することができる。
In this method of manufacturing an electronic device, a semiconductor device that does not have the first and
1…半導体装置、 2…電子デバイス、 10…半導体チップ、 11…半導体基板、 12…電極、 14…集積回路、 16…パッシベーション膜、 20…樹脂突起、 25…樹脂材料、 30…配線、 32…電気的接続部、 35…金属層、 37…マスク、 42…第1の樹脂部材、 43…第1の導電部材、 44…第2の樹脂部材、 45…第2の導電部材、 50…配線基板、 52…光透過性基板、 54…配線パターン、 70…接着剤、 72…接着材料、 100…領域、 210…ボンディングツール、 212…アクチュエータ、 220…ボンディングステージ、 230…受光部、 240…演算処理部、 242…判定処理部、 244…制御信号生成処理部
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Electronic device, 10 ... Semiconductor chip, 11 ... Semiconductor substrate, 12 ... Electrode, 14 ... Integrated circuit, 16 ... Passivation film, 20 ... Resin protrusion, 25 ... Resin material, 30 ... Wiring, 32 ...
Claims (11)
光透過性基板と、前記光透過性基板上に形成された配線パターンとを有する配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記導電層を前記配線基板に接触させて、前記半導体チップと前記配線基板とによって前記樹脂突起を押しつぶす工程と、
前記半導体装置と前記配線基板とを接着剤を介して接着する工程と、
を含み、
前記半導体装置を前記配線基板に搭載する工程では、
前記半導体装置で反射して前記配線基板を透過した光に基づいて、前記配線基板と前記半導体チップとの間隔を制御する電子デバイスの製造方法。 A semiconductor chip on which an electrode is formed; a resin protrusion formed on the surface of the semiconductor chip on which the electrode is formed; at least an upper end surface is a convex curved surface; and a conductive layer covering at least a part of the upper end surface; Providing a semiconductor device having:
Preparing a wiring board having a light-transmitting substrate and a wiring pattern formed on the light-transmitting substrate;
Mounting the semiconductor device on the wiring substrate, bringing the conductive layer into contact with the wiring substrate, and crushing the resin protrusion with the semiconductor chip and the wiring substrate;
Bonding the semiconductor device and the wiring board via an adhesive;
Including
In the step of mounting the semiconductor device on the wiring board,
An electronic device manufacturing method for controlling an interval between the wiring board and the semiconductor chip based on light reflected by the semiconductor device and transmitted through the wiring board.
前記半導体装置を前記配線基板に搭載する工程では、
前記導電層で反射して前記配線基板を透過した光に基づいて、前記配線基板と前記半導体チップとの間隔を制御する電子デバイスの製造方法。 In the manufacturing method of the electronic device of Claim 1,
In the step of mounting the semiconductor device on the wiring board,
An electronic device manufacturing method for controlling an interval between the wiring board and the semiconductor chip based on light reflected by the conductive layer and transmitted through the wiring board.
前記半導体装置は、
前記樹脂突起よりも高さが低い樹脂部材と、
前記樹脂部材の上端面の少なくとも一部を覆う導電部材と、
をさらに含み、
前記半導体装置を前記配線基板に搭載する工程では、
前記導電部材が前記配線基板に接触しないように、前記配線基板を前記半導体チップに搭載する電子デバイスの製造方法。 In the manufacturing method of the electronic device of Claim 1 or Claim 2,
The semiconductor device includes:
A resin member having a height lower than that of the resin protrusion;
A conductive member covering at least a part of the upper end surface of the resin member;
Further including
In the step of mounting the semiconductor device on the wiring board,
A method for manufacturing an electronic device, wherein the wiring board is mounted on the semiconductor chip so that the conductive member does not contact the wiring board.
前記半導体装置を前記配線基板に搭載する工程では、
前記導電層を前記配線パターンに接触させる電子デバイスの製造方法。 In the manufacturing method of the electronic device in any one of Claims 1-3,
In the step of mounting the semiconductor device on the wiring board,
The manufacturing method of the electronic device which makes the said conductive layer contact the said wiring pattern.
前記導電層は、前記電極と電気的に接続されている電子デバイスの製造方法。 In the manufacturing method of the electronic device of Claim 4,
The method for manufacturing an electronic device in which the conductive layer is electrically connected to the electrode.
前記半導体装置を前記配線基板に搭載する工程では、
前記導電層を前記光透過性基板に接触させる電子デバイスの製造方法。 In the manufacturing method of the electronic device in any one of Claims 1-3,
In the step of mounting the semiconductor device on the wiring board,
The manufacturing method of the electronic device which makes the said electroconductive layer contact the said transparent substrate.
前記電子デバイスは、
光透過性基板、及び、前記光透過性基板上に形成された配線パターンを有する配線基板と、
電極が形成された半導体チップと、前記半導体チップの前記電極が形成された面に形成された樹脂突起と、前記樹脂突起の上端面の少なくとも一部を覆う導電層と、を有し、前記導電層が前記配線基板に接触するように前記配線基板に搭載された半導体装置と、
前記半導体装置と前記配線基板とを接着する接着剤と、
を含み、
前記半導体装置で反射して前記配線基板を透過した光に基づいて、前記半導体装置の実装状態を検査する電子デバイスの検査方法。 A method for inspecting an electronic device comprising:
The electronic device is
A light transmissive substrate, and a wiring substrate having a wiring pattern formed on the light transmissive substrate;
A semiconductor chip on which an electrode is formed; a resin protrusion formed on a surface of the semiconductor chip on which the electrode is formed; and a conductive layer covering at least a part of an upper end surface of the resin protrusion. A semiconductor device mounted on the wiring board such that a layer contacts the wiring board;
An adhesive that bonds the semiconductor device and the wiring board;
Including
An electronic device inspection method for inspecting a mounting state of the semiconductor device based on light reflected by the semiconductor device and transmitted through the wiring board.
前記導電層で反射して前記配線基板を透過した光に基づいて、前記半導体装置の実装状態を検査する電子デバイスの検査方法。 The electronic device inspection method according to claim 7,
An electronic device inspection method for inspecting a mounting state of the semiconductor device based on light reflected by the conductive layer and transmitted through the wiring board.
電極が形成された半導体チップと、前記半導体チップの前記電極が形成された面に形成された樹脂突起と、前記樹脂突起の上端面の少なくとも一部を覆う導電層と、前記樹脂突起よりも高さが低い樹脂部材と、前記樹脂部材の上端面の少なくとも一部を覆う導電部材と、を有し、前記導電層が前記配線基板と接触するように前記配線基板に搭載された半導体装置と、
前記半導体装置と前記配線基板とを接着する接着剤と、
を含み、
前記半導体装置は、前記導電部材が前記配線基板と接触しないように、前記配線基板に搭載されている電子デバイス。 A light transmissive substrate, and a wiring substrate having a wiring pattern formed on the light transmissive substrate;
A semiconductor chip on which an electrode is formed; a resin protrusion formed on the surface of the semiconductor chip on which the electrode is formed; a conductive layer covering at least a part of the upper end surface of the resin protrusion; and a height higher than the resin protrusion. A low-cost resin member, and a conductive member that covers at least a part of the upper end surface of the resin member, and a semiconductor device mounted on the wiring board so that the conductive layer is in contact with the wiring board;
An adhesive that bonds the semiconductor device and the wiring board;
Including
The semiconductor device is an electronic device mounted on the wiring board so that the conductive member does not contact the wiring board.
前記半導体チップの前記電極が形成された面に形成された樹脂突起と、
前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、
前記樹脂突起よりも高さが高い第1の樹脂部材と、
前記第1の樹脂部材の上端面の少なくとも一部を覆う第1の導電部材と、
前記樹脂突起よりも高さが低い第2の樹脂部材と、
前記第2の樹脂部材の上端面の少なくとも一部を覆う第2の導電部材と、
を有する半導体装置。 A semiconductor chip on which electrodes are formed;
A resin protrusion formed on the surface of the semiconductor chip on which the electrode is formed;
A wiring electrically connected to the electrode having an electrical connection disposed on the resin protrusion;
A first resin member having a height higher than the resin protrusion;
A first conductive member covering at least a part of an upper end surface of the first resin member;
A second resin member having a height lower than that of the resin protrusion;
A second conductive member covering at least a part of the upper end surface of the second resin member;
A semiconductor device.
前記第1の樹脂部材の上端面及び前記第2の樹脂部材の上端面は、凸曲面である半導体装置。 The semiconductor device according to claim 10.
A semiconductor device in which an upper end surface of the first resin member and an upper end surface of the second resin member are convex curved surfaces.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006285788A JP4873145B2 (en) | 2006-10-20 | 2006-10-20 | SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE, ELECTRONIC DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE INSPECTING METHOD |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006285788A JP4873145B2 (en) | 2006-10-20 | 2006-10-20 | SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE, ELECTRONIC DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE INSPECTING METHOD |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008103583A true JP2008103583A (en) | 2008-05-01 |
JP4873145B2 JP4873145B2 (en) | 2012-02-08 |
Family
ID=39437683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006285788A Expired - Fee Related JP4873145B2 (en) | 2006-10-20 | 2006-10-20 | SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE, ELECTRONIC DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE INSPECTING METHOD |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4873145B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106879179A (en) * | 2017-04-06 | 2017-06-20 | 合肥达悦电子科技有限公司 | A kind of pressing machine of use for electronic products adhesive tape |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11312713A (en) * | 1998-04-30 | 1999-11-09 | Seiko Epson Corp | Connecting method of semiconductor element |
JP2006100505A (en) * | 2004-09-29 | 2006-04-13 | Seiko Epson Corp | Semiconductor device, mounting structure, electrooptical device, electrooptical device manufacturing method and electronic apparatus |
-
2006
- 2006-10-20 JP JP2006285788A patent/JP4873145B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11312713A (en) * | 1998-04-30 | 1999-11-09 | Seiko Epson Corp | Connecting method of semiconductor element |
JP2006100505A (en) * | 2004-09-29 | 2006-04-13 | Seiko Epson Corp | Semiconductor device, mounting structure, electrooptical device, electrooptical device manufacturing method and electronic apparatus |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106879179A (en) * | 2017-04-06 | 2017-06-20 | 合肥达悦电子科技有限公司 | A kind of pressing machine of use for electronic products adhesive tape |
Also Published As
Publication number | Publication date |
---|---|
JP4873145B2 (en) | 2012-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100600304B1 (en) | Structure of image sensor module and method for manufacturing of wafer level package | |
US8142602B2 (en) | Method for mounting semiconductor device | |
JP4328970B2 (en) | Semiconductor device | |
US7271024B2 (en) | Method for fabricating sensor semiconductor device | |
JP4218622B2 (en) | Manufacturing method of semiconductor device | |
JP2008042899A (en) | Structure of image sensor module and method for manufacturing wafer level package | |
US20080093738A1 (en) | Chip structure and wafer structure | |
US8384174B2 (en) | Chip package | |
US20100201001A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2017204619A (en) | Module, manufacturing method of the same, and electronic apparatus | |
US20100065956A1 (en) | Packaging structure, packaging method and photosensitive device | |
JP4873145B2 (en) | SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE, ELECTRONIC DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE INSPECTING METHOD | |
JP4968424B2 (en) | Semiconductor device | |
US20110291270A1 (en) | Manufacturing method of semiconductor device, and mounting structure thereof | |
JP2007048971A (en) | Method of manufacturing semiconductor device | |
JP2008109024A (en) | Semiconductor, electronic device, and method for manufacturing electronic device | |
JP4888650B2 (en) | Semiconductor device and method for manufacturing electronic device | |
KR100640110B1 (en) | Semiconductor apparatus and method of manufacturing semiconductor apparatus | |
JP4873144B2 (en) | Electronic device manufacturing method and semiconductor device | |
JP2008171942A (en) | Electronic device and manufacturing method thereof | |
JP4877465B2 (en) | Semiconductor device, semiconductor device inspection method, semiconductor wafer | |
JP2007042777A (en) | Semiconductor device and manufacturing method thereof, circuit board, electrooptical device, and electronic apparatus | |
JP2006295043A (en) | Semiconductor device and electronic module, and their production porcess | |
JP2013058604A (en) | Semiconductor device manufacturing method | |
JP2007149751A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080701 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4873145 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |