JP4218622B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4218622B2
JP4218622B2 JP2004296589A JP2004296589A JP4218622B2 JP 4218622 B2 JP4218622 B2 JP 4218622B2 JP 2004296589 A JP2004296589 A JP 2004296589A JP 2004296589 A JP2004296589 A JP 2004296589A JP 4218622 B2 JP4218622 B2 JP 4218622B2
Authority
JP
Japan
Prior art keywords
semiconductor
electrode
protrusion
wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004296589A
Other languages
Japanese (ja)
Other versions
JP2005136402A (en
Inventor
淳 斎藤
秀一 田中
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003350598 priority Critical
Application filed by セイコーエプソン株式会社 filed Critical セイコーエプソン株式会社
Priority to JP2004296589A priority patent/JP4218622B2/en
Publication of JP2005136402A publication Critical patent/JP2005136402A/en
Application granted granted Critical
Publication of JP4218622B2 publication Critical patent/JP4218622B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、半導体装置の製造方法に関する。 The present invention relates to the production how semiconductor equipment.

表示体装置の基板上に駆動用ICを実装するための接続方法としては、例えばCOG(Chip On Glass)接続が知られている。このCOG接続では、例えばAuメッキバンプを駆動用ICに形成し、異方性導電膜(ACF)や異方性導電ペースト(ACP)を用いて駆動用ICを実装するといった方法が採られている。このような方法において、Auメッキバンプの形成については、半導体素子上にTiW/Auなどのシード層をスパッタし、レジストをパターニングした後に、高さ20μm程度の電解Auメッキを施すことで行っている。
ところが、近年では前記駆動用ICの電極が狭ギャップ化(狭ピッチ化)するのに伴い、高アスペクトのレジスト形成、あるいはシード層のエッチングなど、安定したバンプ形成が困難になってきている。また、電極ギャップ寸法が異方性導電膜(ACF)中の導電性微粒子の寸法に近くなり、したがってこの導電性微粒子によってショートが起こる可能性も生じている。
As a connection method for mounting the driving IC on the substrate of the display device, for example, COG (Chip On Glass) connection is known. In this COG connection, for example, an Au plated bump is formed on the driving IC, and the driving IC is mounted using an anisotropic conductive film (ACF) or anisotropic conductive paste (ACP). . In such a method, Au plating bumps are formed by sputtering a seed layer such as TiW / Au on a semiconductor element and patterning a resist, followed by electrolytic Au plating with a height of about 20 μm. .
However, in recent years, as the electrodes of the driving IC have narrowed (narrow pitch), it has become difficult to form stable bumps such as high aspect resist formation or seed layer etching. In addition, the electrode gap size is close to the size of the conductive fine particles in the anisotropic conductive film (ACF), and therefore there is a possibility that a short circuit occurs due to the conductive fine particles.

このような背景のもとで、特許文献1には、電極と離れた位置に樹脂製の突起部を設け、突起部の表面を覆って電極に接続する接続パターンを導電層として設けることにより、突起電極を形成する技術が開示されている。この技術によれば、Auメッキバンプに比べて薄い金属膜のパターニングを行えばよく、したがってエッチング用のレジストについてはアスペクト比を低くすることができることから、狭ギャップ化(狭ピッチ化)が可能になる。
また、導電性微粒子によるショートの危険性についても、導電性微粒子が存在しない熱硬化性封止樹脂などを用いることで対応が可能になる。
特開平2−272737号公報
Under such a background, in Patent Document 1, by providing a resin protrusion at a position away from the electrode and providing a connection pattern that covers the surface of the protrusion and connects to the electrode as a conductive layer, A technique for forming a protruding electrode is disclosed. According to this technology, it is only necessary to pattern a metal film that is thinner than that of Au-plated bumps. Therefore, the aspect ratio of the etching resist can be reduced, so that a narrow gap (narrow pitch) is possible. Become.
Further, the danger of short-circuit due to the conductive fine particles can be dealt with by using a thermosetting sealing resin or the like in which no conductive fine particles exist.
JP-A-2-272737

ところで、従来ではガラス基板への駆動用IC等の実装に際し、端子間の接続信頼性を評価する検査方法として、前記の導電性微粒子を利用する方法が採られている。
すなわち、異方性導電膜(ACF)による接続は、合金を形成する接合とは異なり、接着材料の硬化により生じる力と、導電性微粒子がつぶれることにより生じる反力とによってなされる。したがって、長期的な接続信頼性を接合後に評価する方法として、導電性微粒子の変形(つぶれ)を光学顕微鏡などによって測定する検査方法が採用されているのである。
By the way, conventionally, as a testing method for evaluating the connection reliability between terminals when mounting a driving IC or the like on a glass substrate, a method using the conductive fine particles is employed.
That is, the connection by the anisotropic conductive film (ACF) is made by the force generated by the hardening of the adhesive material and the reaction force generated by the collapse of the conductive fine particles, unlike the bonding forming the alloy. Therefore, as a method for evaluating long-term connection reliability after bonding, an inspection method for measuring the deformation (crushing) of conductive fine particles with an optical microscope or the like is employed.

しかしながら、前述したように特許文献1の技術を用いて樹脂を芯部とする突起電極を形成し、さらに熱硬化性封止樹脂を用いて対応した場合、この熱硬化性封止樹脂中に導電性微粒子が存在しないことから前記の検査方法を採ることができないといった問題がある。
一方、異方性導電膜(ACF)や異方性導電ペースト(ACP)は高価であり、これを用いることで端子間接続のためのコストが高くなってしまうといった問題もある。
However, as described above, when a protruding electrode having a resin core portion is formed using the technique of Patent Document 1 and further handled using a thermosetting sealing resin, a conductive material is contained in the thermosetting sealing resin. There is a problem that the above-described inspection method cannot be taken because no conductive fine particles are present.
On the other hand, anisotropic conductive film (ACF) and anisotropic conductive paste (ACP) are expensive, and there is a problem that the cost for inter-terminal connection is increased by using this.

本発明は前記事情に鑑みてなされたもので、その目的とするところは、狭ギャップ化(狭ピッチ化)が可能で接続信頼性の高い突起電極を製造することができ、さらに端子間の接続については高価な異方性導電膜を用いることなく行うことができ、しかも接続信頼性の検査も容易に行えるようにした、半導体装置の製造方法を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to be able to manufacture a protruding electrode with a narrowed gap (narrow pitch) and high connection reliability, and further, connection between terminals. About can be done without using an expensive anisotropic conductive film, moreover the inspection of the connection reliability and so can be easily, is to provide a manufacturing how the semiconductor device.

前記の目的を達成するために本発明の半導体装置の製造方法は、電極と、前記電極よりも突出し、かつ樹脂により所定のパターンで形成された突起体と、前記電極に電気的に接続し、かつ前記突起体の上面に至る配線部と、を有する半導体装置の製造方法であって、
前記樹脂として感光性絶縁樹脂層を形成する工程と、前記感光性絶縁樹脂層に露光処理、現像処理を施してパターニングするとともに、前記感光性絶縁樹脂層の上面が凸形状の曲面となるパターンの突起体に形成する工程と、前記電極上から前記突起体の頂部にまで延びるパターンを有した配線部を形成する工程と、前記配線部を形成した後、前記配線部の非形成領域に露出する突起体の一部又は全部を除去する工程と、を有することを特徴としている。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention includes an electrode, a protrusion protruding from the electrode and formed in a predetermined pattern with a resin, and electrically connected to the electrode. And a wiring part reaching the upper surface of the protrusion, and a method for manufacturing a semiconductor device,
Forming a photosensitive insulating resin layer as the resin, patterning the photosensitive insulating resin layer by exposing and developing the photosensitive insulating resin layer, and forming a pattern in which the upper surface of the photosensitive insulating resin layer has a convex curved surface A step of forming the protrusion, a step of forming a wiring portion having a pattern extending from the top of the electrode to the top of the protrusion, and after forming the wiring portion, exposed to a non-forming region of the wiring portion. And a step of removing a part or all of the protrusions .

この半導体装置の製造方法によれば、突起体を形成してこれの上に配線部を設け、突起電極を形成しているので、配線部として薄い金属膜のパターニングを行えばよいことなどから、狭ギャップ化(狭ピッチ化)が可能になる。
また、突起体を、その上面が凸形状の曲面となるパターンに形成するので、これを例えばガラス基板上の端子に接合させた際に、無荷重であれば端子に接触する突起体上の配線部の接触部分が、例えば点や線になるなどその接触面積が十分に小となる。したがって、接続時の加熱加圧によってこの接触部分が面となり、接触面積が大きくなることから、この接触面積の変化を測定することで端子間の接続信頼性の検査が容易に行えるようになる。
さらに、このように導電性微粒子の変形を測定することなく検査が容易に行えることから、端子間の接続に異方性導電膜や異方性導電ペーストを用いる必要がなくなり、端子間接続のためのコストの低減化が可能になる。
According to this method for manufacturing a semiconductor device, since a protrusion is formed and a wiring portion is provided thereon, and a protruding electrode is formed, a thin metal film may be patterned as a wiring portion. A narrow gap (narrow pitch) becomes possible.
In addition, since the projection is formed in a pattern whose upper surface is a convex curved surface, when this is joined to a terminal on a glass substrate, for example, the wiring on the projection that contacts the terminal if there is no load The contact area of the part becomes sufficiently small, for example, a point or a line. Therefore, this contact portion becomes a surface by heating and pressurization at the time of connection, and the contact area becomes large. Therefore, it is possible to easily inspect the connection reliability between the terminals by measuring the change in the contact area.
Further, since the inspection can be easily performed without measuring the deformation of the conductive fine particles in this way, it is not necessary to use an anisotropic conductive film or an anisotropic conductive paste for the connection between the terminals. The cost can be reduced.

また、前記半導体装置の製造方法においては、前記樹脂として、特に露光条件により形状制御が可能であるアクリル樹脂を用いるのが好ましい。
このようにすれば、露光条件の調整により、感光性絶縁樹脂を所望形状の突起体にパターニングすることが容易になる。
In the method for manufacturing a semiconductor device, it is preferable to use an acrylic resin that can be controlled in shape by exposure conditions as the resin.
In this way, it becomes easy to pattern the photosensitive insulating resin into a protrusion having a desired shape by adjusting the exposure conditions.

また、前記半導体装置の製造方法においては、前記配線部を形成する工程が、前記電極及び前記突起体を覆って第1の導電層を形成する工程と、前記第1の導電層上に第2の導電層を、前記電極上から前記突起体の頂部にまで延びる配線部のパターンに形成する工程と、前記第2の導電層に覆われていない部分の前記第1の導電層を除去する工程と、を有しているのが好ましい。
このようにすれば、第1の導電層、第2の導電層をそれぞれ薄い金属膜で形成することにより、例えばこれら導電膜のパターニングやエッチングに用いるレジストについてそのアスペクト比を低くすることができ、したがって狭ギャップ化(狭ピッチ化)が可能になる。
In the method of manufacturing the semiconductor device, the step of forming the wiring portion includes a step of forming a first conductive layer covering the electrode and the protrusion, and a second step on the first conductive layer. Forming a conductive layer in a pattern of a wiring portion extending from above the electrode to the top of the protrusion, and removing the portion of the first conductive layer not covered by the second conductive layer It is preferable to have
In this way, by forming the first conductive layer and the second conductive layer with a thin metal film, respectively, the aspect ratio of the resist used for patterning and etching of the conductive film can be lowered, for example. Therefore, it is possible to narrow the gap (narrow pitch).

なお、この半導体装置の製造方法においては、前記第1の導電層をスパッタ法によって形成し、第2の導電層をメッキ法によって形成するのが好ましい。
このようにすれば、メッキ法による第2の導電層に対するシード層として機能する第1の導電層を、必要最小限の薄い厚さに形成することが可能となり、また、実質的に配線部として機能する第2の導電層を、断線等のおそれがない十分な厚さに容易に形成することが可能となる。
In this method of manufacturing a semiconductor device, it is preferable that the first conductive layer is formed by a sputtering method and the second conductive layer is formed by a plating method.
In this way, it is possible to form the first conductive layer that functions as a seed layer for the second conductive layer by the plating method to a necessary minimum thin thickness, and substantially as a wiring portion. The functioning second conductive layer can be easily formed to a sufficient thickness without fear of disconnection or the like.

また、前記半導体装置の製造方法においては、前記突起体を略半球状とするのが好ましい。
このようにすれば、この突起体を例えばガラス基板上の端子に接合させた際に、無荷重のときの配線部の接触部分がほぼ点になり、したがって、接続時の加熱加圧による接触面積の変化が大となり、その測定が容易になる。
In the method for manufacturing a semiconductor device, it is preferable that the protrusion is substantially hemispherical.
In this way, when this protrusion is bonded to, for example, a terminal on a glass substrate, the contact portion of the wiring portion when there is no load becomes almost a point, and therefore the contact area due to heat and pressure at the time of connection The change of becomes large and the measurement becomes easy.

また、前記半導体装置の製造方法においては、前記電極を複数設け、前記突起体を略半円柱状とし、前記電極に接続する複数の配線部を前記突起体の頂部に載せるのが好ましい。
このようにすれば、この突起体を例えばガラス基板上の端子に接合させた際に、無荷重のときの配線部の接触部分がほぼ線になり、したがって、接続時の加熱加圧による接触面積の変化が大となり、その測定が容易になる。
また、前記半導体装置の製造方法においては、前記配線部を形成した後、前記配線部の非形成領域に露出する突起体の一部又は全部を除去する工程を有していてもよい。
In the method of manufacturing the semiconductor device, it is preferable that a plurality of the electrodes are provided, the protrusions are formed in a substantially semi-cylindrical shape, and a plurality of wiring portions connected to the electrodes are placed on tops of the protrusions.
In this way, when this protrusion is bonded to, for example, a terminal on a glass substrate, the contact portion of the wiring portion when there is no load becomes almost a line, and therefore the contact area due to heat and pressure at the time of connection The change of becomes large and the measurement becomes easy.
Further, the method for manufacturing a semiconductor device may include a step of removing a part or all of the protrusions exposed in the non-formation region of the wiring part after the wiring part is formed.

本発明の半導体装置は、前記の製造方法を用いて製造されたことを特徴としている。
この半導体装置によれば、前述したように狭ギャップ化(狭ピッチ化)が可能になり、接続信頼性の検査が容易に行えるようになり、さらに端子間接続のためのコストの低減化が図られたものとなる。
The semiconductor device of the present invention is manufactured using the above manufacturing method.
According to this semiconductor device, as described above, it is possible to narrow the gap (narrow pitch), to easily perform the connection reliability inspection, and to further reduce the cost for inter-terminal connection. It will be

本発明の回路基板は、前記の半導体装置が実装されたことを特徴としている。
この回路基板によれば、前述したように狭ギャップ化(狭ピッチ化)が可能な半導体装置を実装しているので、高密度実装が可能になる。また、接続信頼性の検査が容易なことから接続信頼性が高いものとなり、さらにコストの低減化が図られたものとなる。
The circuit board of the present invention is characterized in that the semiconductor device is mounted.
According to this circuit board, since the semiconductor device capable of narrowing the gap (narrow pitch) is mounted as described above, high-density mounting is possible. Further, since the connection reliability can be easily inspected, the connection reliability is high, and the cost is further reduced.

本発明の電気光学装置は、前記の半導体装置、又は前記の回路基板が実装されたことを特徴としている。
この電気光学装置によれば、前述したように高密度実装が可能になり、また接続信頼性が高いものとなり、さらにコストの低減化が図られたものとなる。
The electro-optical device of the present invention is characterized in that the semiconductor device or the circuit board is mounted.
According to this electro-optical device, high-density mounting is possible as described above, connection reliability is high, and cost is further reduced.

本発明の電子機器は、前記の回路基板、又は前記の電気光学装置を有することを特徴としている。
この電子機器によれば、前述したように高密度実装が可能になり、また接続信頼性が高いものとなり、さらにコストの低減化が図られたものとなる。
The electronic apparatus according to the present invention includes the circuit board or the electro-optical device.
According to this electronic device, as described above, high-density mounting is possible, connection reliability is high, and cost is further reduced.

以下、本発明を詳しく説明する。
まず、本発明の半導体装置の製造方法の第1の実施形態によって得られる、半導体装置の構造の一例について説明する。
Hereinafter, the present invention will be described in detail.
First, an example of the structure of a semiconductor device obtained by the first embodiment of the semiconductor device manufacturing method of the present invention will be described.

図1(a)は、本発明に係る半導体装置としての、半導体素子を形成した基板(半導体基板)の部分平面図であり、図1(b)は図1(a)におけるA−A線矢視断面図、図1(c)は図1(a)におけるB−B線矢視断面図である。なお、本実施形態における基板としては、多数の半導体チップを形成した状態のシリコンウエハ等の半導体基板であってもよく、また、個々の半導体チップからなるものであってもよい。また、半導体チップの場合には、一般的には直方体(立方体を含む)であるが、その形状は限定されず、球状であってもよい。   FIG. 1A is a partial plan view of a substrate (semiconductor substrate) on which a semiconductor element is formed as a semiconductor device according to the present invention, and FIG. 1B is an AA line arrow in FIG. FIG. 1C is a sectional view taken along the line B-B in FIG. The substrate in the present embodiment may be a semiconductor substrate such as a silicon wafer in which a large number of semiconductor chips are formed, or may be composed of individual semiconductor chips. In the case of a semiconductor chip, it is generally a rectangular parallelepiped (including a cube), but its shape is not limited and may be spherical.

図1(a)〜(c)中、符号1は半導体素子(図示せず)を形成した基板(半導体装置としての半導体基板)、符号2は基板1上に電気信号の入出力を行うために設けられた電極、符号3は基板1の能動面を保護するために設けられた保護膜(パッシベーション膜)、符号4は感光性絶縁樹脂で形成され電極2とほぼ同一ピッチに配置された突起体、符号5は電極2及び突起体4の表面(頂面)を覆うように形成された配線部である。   1A to 1C, reference numeral 1 denotes a substrate (a semiconductor substrate as a semiconductor device) on which a semiconductor element (not shown) is formed, and reference numeral 2 denotes an electric signal input / output on the substrate 1. The provided electrode, reference numeral 3 is a protective film (passivation film) provided to protect the active surface of the substrate 1, and reference numeral 4 is a protrusion formed of a photosensitive insulating resin and arranged at substantially the same pitch as the electrode 2. Reference numeral 5 denotes a wiring portion formed so as to cover the surfaces (top surfaces) of the electrodes 2 and the protrusions 4.

電極2は、例えばスパッタリングによって成膜され、さらにレジスト等を用いて所定の形状(例えば、矩形形状)にパターニングされたものである。このような電極2は、基板1の端縁近傍に所定のピッチで複数形成されている。なお、この電極2は、本実施形態ではAlで形成されているものとするが、Al以外にも、例えばTi(チタン)層、TiN(窒化チタン)層、AlCu(アルミニウム/銅)層、及びTiN層(キャップ層)を順に積層した構造であってもよい。さらに、電極2は、前記の構成に限られず、必要とされる電気的特性、物理的特性、及び化学的特性に応じて適宜変更してもよい。   The electrode 2 is formed by sputtering, for example, and further patterned into a predetermined shape (for example, rectangular shape) using a resist or the like. A plurality of such electrodes 2 are formed in the vicinity of the edge of the substrate 1 at a predetermined pitch. In addition, although this electrode 2 shall be formed with Al in this embodiment, other than Al, for example, Ti (titanium) layer, TiN (titanium nitride) layer, AlCu (aluminum / copper) layer, and A structure in which TiN layers (cap layers) are sequentially stacked may be used. Furthermore, the electrode 2 is not limited to the above-described configuration, and may be appropriately changed according to required electrical characteristics, physical characteristics, and chemical characteristics.

保護膜3は、電極2の周辺部を覆い、その開口内に電極2を露出させたもので、SiO(酸化珪素)、SiN(窒化珪素)、ポリイミド樹脂等によって形成されたものであり、厚みが例えば1μm程度に形成されたものである。ここで、電極2を露出させる開口については、従来の半導体装置における開口より十分小さくしてもよく、具体的には1辺を5〜10μm程度とする正方形(または矩形)とすることができる。このように開口を小さくすることにより、通常の電極形成部分の面積に後述する突起電極8を十分な大きさで形成することができるようになる。なお、その場合に電極2の大きさについては、従来通りの大きさにしておいてもよく、また保護膜3の開口に合わせて小さくしてもよい。 The protective film 3 covers the periphery of the electrode 2 and exposes the electrode 2 in the opening, and is formed of SiO 2 (silicon oxide), SiN (silicon nitride), polyimide resin, or the like. For example, the thickness is about 1 μm. Here, the opening through which the electrode 2 is exposed may be sufficiently smaller than the opening in the conventional semiconductor device. Specifically, the opening may be a square (or a rectangle) having one side of about 5 to 10 μm. By reducing the opening in this way, the protruding electrode 8 described later can be formed in a sufficient size in the area of a normal electrode forming portion. In this case, the size of the electrode 2 may be a conventional size, or may be reduced in accordance with the opening of the protective film 3.

突起体4は、基板1の能動面側に、電極2より例えば10〜20μm程度突出する高さに形成されたもので、図1(a)に示すように平面視したときの直径が20〜50μm程度の半球状のものである。このような突起体4は、電極2と同じ方向に複数配列されて形成されたもので、電極2とほぼ同一ピッチに配置されたものである。また、これら突起体4は、感光性絶縁樹脂によって形成されたもので、具体的にはアクリル樹脂やフェノール樹脂、シリコーン樹脂、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂などによって形成されたものである。なお、これら感光性絶縁樹脂の中では、特に露光条件によって形状制御が可能であるアクリル樹脂が、露光条件の調整によって所望形状へのパターニングが容易になることから好適とされ、したがって本実施形態では、感光性絶縁樹脂として特に露光条件によって形状制御が可能であるアクリル樹脂を用いている。   The protrusion 4 is formed on the active surface side of the substrate 1 at a height protruding from the electrode 2 by about 10 to 20 μm, for example, and has a diameter of 20 to 20 when viewed in plan as shown in FIG. It is a hemisphere of about 50 μm. Such protrusions 4 are formed by being arranged in a plurality in the same direction as the electrode 2, and are arranged at substantially the same pitch as the electrode 2. These protrusions 4 are formed of a photosensitive insulating resin, and specifically, are formed of an acrylic resin, a phenol resin, a silicone resin, a polyimide resin, a silicone-modified polyimide resin, an epoxy resin, or the like. . Among these photosensitive insulating resins, an acrylic resin whose shape can be controlled depending on the exposure conditions is preferred because patterning into a desired shape is facilitated by adjusting the exposure conditions. As the photosensitive insulating resin, an acrylic resin whose shape can be controlled depending on the exposure conditions is used.

配線部5は、本実施形態では図1(c)に示すように第1の導電層6と第2の導電層7とから形成されている。第1の導電層6は、後述するように電解メッキによって形成される第2の導電層7の下地(シード層)となるもので、例えばTiWとこれの上に形成するAuとの積層構造、あるいはCrとこれの上に形成するAuとの積層構造が好適とされている。ただし、このような構造以外にも、例えばAu、TiW、Cu、Ni、Pd、Al、Cr、Ti、W、NiV、鉛フリーはんだ等の金属を単独で用いた構造、または、これらの金属のいくつかを積層した構造を採用することができる。   In the present embodiment, the wiring portion 5 is formed of a first conductive layer 6 and a second conductive layer 7 as shown in FIG. The first conductive layer 6 serves as a base (seed layer) for the second conductive layer 7 formed by electrolytic plating as will be described later. For example, a laminated structure of TiW and Au formed thereon, Alternatively, a laminated structure of Cr and Au formed thereon is suitable. However, other than such a structure, for example, a structure using a single metal such as Au, TiW, Cu, Ni, Pd, Al, Cr, Ti, W, NiV, lead-free solder, or the like of these metals A structure in which several layers are stacked can be employed.

第2の導電層7は、第1の導電層6上に電解メッキによって選択的に形成されたもので、電極2よりも耐腐食性の高い材料、例えばAuによって厚さ0.5μm〜10μm程度、好ましくは2μm程度に形成されたものである。このような構成により、第2の導電層7は電極2の腐食を防止し、電気的不良の発生を防止する機能をも備えたものとなっている。
そして、これら第1の導電層6と第2の導電層7とからなる積層パターンにより、電極2に接続し、かつ突起部4の頂部にまで延びる本発明の配線部5が形成され、特に突起体4とこれの上に形成された配線部5とにより、突起電極8が形成されている。
The second conductive layer 7 is selectively formed on the first conductive layer 6 by electrolytic plating, and is made of a material having higher corrosion resistance than the electrode 2, for example, Au, and has a thickness of about 0.5 μm to 10 μm. Preferably, it is formed to have a thickness of about 2 μm. With such a configuration, the second conductive layer 7 has a function of preventing corrosion of the electrode 2 and occurrence of electrical failure.
Then, the wiring pattern 5 of the present invention that connects to the electrode 2 and extends to the top of the protrusion 4 is formed by the laminated pattern composed of the first conductive layer 6 and the second conductive layer 7. A protruding electrode 8 is formed by the body 4 and the wiring portion 5 formed thereon.

次に、本発明の半導体装置の製造方法の第1の実施形態について、特に前記構成の基板1に突起体4を形成する工程を中心にして、図2〜図9を参照して説明する。なお、図2〜図9は、図1(c)に対応した断面図、すなわち図1(a)におけるB−B線矢視断面図に対応する断面図である。   Next, a first embodiment of a method for manufacturing a semiconductor device according to the present invention will be described with reference to FIGS. 2-9 is sectional drawing corresponding to FIG.1 (c), ie, sectional drawing corresponding to the BB arrow directional cross-sectional view in Fig.1 (a).

まず、図2に示すように、基板1の能動面上の所定位置に複数の電極2を配列した状態に形成し、さらにこれら電極2を露出させた状態に保護膜3を形成する。この保護膜3の形成については、まず、SiO(酸化珪素)やSiN(窒化珪素)等による成膜を行い、続いてこれの上にスピンコート法、ディッピング法、スプレーコート法等によってレジスト層を形成し、さらに所定のパターンが形成されたマスクを用いてレジスト層に露光処理及び現像処理を施し、所定形状のレジストパターン(図示せず)を形成する。その後、このレジストパターンをマスクにして前記膜のエッチングを行い、電極2を露出させる開口を形成し、保護膜3を得る。ここで、エッチングにはドライエッチングを用いるのが好ましく、ドライエッチングとしては反応性イオンエッチング(RIE:Reactive Ion Etching)が好適に用いられる。ただし、エッチングとしてウェットエッチングを用いることもできる。なお、このようにして開口を形成した後には、剥離液等を用いてレジストパターンを除去する。 First, as shown in FIG. 2, a plurality of electrodes 2 are formed in a predetermined position on the active surface of the substrate 1, and a protective film 3 is formed in a state where these electrodes 2 are exposed. For the formation of the protective film 3, first, a film is formed by SiO 2 (silicon oxide), SiN (silicon nitride) or the like, and then a resist layer is formed thereon by a spin coat method, a dipping method, a spray coat method or the like. Then, the resist layer is exposed and developed using a mask on which a predetermined pattern is formed to form a resist pattern (not shown) having a predetermined shape. Thereafter, the film is etched using the resist pattern as a mask to form an opening for exposing the electrode 2 to obtain the protective film 3. Here, dry etching is preferably used for the etching, and reactive ion etching (RIE) is preferably used as the dry etching. However, wet etching can also be used as etching. Note that after the opening is formed in this manner, the resist pattern is removed using a stripping solution or the like.

次に、図3に示すように保護膜3上に突起体4を構成する既述の樹脂、すなわちポジ型レジストとなるアクリル樹脂を、例えば10〜20μm程度に塗布し、さらにプリベークすることによって樹脂層4aを形成する。
そして、図4に示すように樹脂層4a上に、マスク9を所定位置に位置決めしてこれを配置する。マスク9としては、例えばCr等の遮光膜を形成したガラス板からなるもので、形成する半球状の突起体4の、平面形状に対応した円形の開口9aを有したものが用いられる。なお、マスク9の位置決めについては、その開口9aが前記突起体4の形成箇所に位置するように行う。
Next, as shown in FIG. 3, the above-described resin constituting the protrusion 4 on the protective film 3, that is, an acrylic resin to be a positive resist is applied to, for example, about 10 to 20 μm, and further pre-baked to form the resin. Layer 4a is formed.
Then, as shown in FIG. 4, the mask 9 is positioned at a predetermined position on the resin layer 4a and disposed. As the mask 9, for example, a mask made of a glass plate on which a light shielding film such as Cr is formed, and a hemispherical protrusion 4 to be formed having a circular opening 9 a corresponding to the planar shape is used. The positioning of the mask 9 is performed so that the opening 9a is positioned at the position where the protrusion 4 is formed.

次いで、このマスク9上に紫外光を照射し、開口9a内に露出する前記樹脂層4aを露光する。ただし、この露光に際しては、その露光条件を調整することにより、現像後に得られる樹脂層4aからなるパターンを、その上面が凸形状の曲面となるパターンにする。具体的には、樹脂層4aの材質や厚さに対して、標準的な露光量より十分に少ない量で露光する、いわゆるアンダー露光を行う。なお、実際に行う露光(アンダー露光)としては、例えば標準的な露光量の半分程度で行う。   Next, the mask 9 is irradiated with ultraviolet light to expose the resin layer 4a exposed in the opening 9a. However, in this exposure, by adjusting the exposure conditions, the pattern made of the resin layer 4a obtained after development is changed to a pattern whose upper surface is a convex curved surface. Specifically, so-called underexposure is performed in which the material and thickness of the resin layer 4a are exposed with an amount sufficiently smaller than the standard exposure amount. The actual exposure (underexposure) is performed, for example, at about half of the standard exposure amount.

このようにして露光を行うと、マスク9の開口9a内に露出する樹脂層4aでは、開口9aの中心から周辺部に行くに連れて漸次露光量が少なくなる。したがって、このようにして露光処理を行った後、現像処理を行うと、開口9a内に露出した樹脂層4aにおいても、露光量が少なくなったことで生じた未露光部分が現像され、除去される。すなわち、樹脂層4aは開口9aの中心から周辺部に行くに連れてその表層側の露光の度合いが漸次少なくなることから、この露光の度合いが少なくなって未露光部分となった樹脂が現像・除去される。その結果、樹脂層4aは図5に示すように上面が凸形状の曲面となるパターン、つまり半球状の突起体4となるのである。   When exposure is performed in this manner, the amount of exposure gradually decreases from the center of the opening 9a to the peripheral portion in the resin layer 4a exposed in the opening 9a of the mask 9. Therefore, when the development process is performed after the exposure process is performed in this manner, the unexposed part generated by the reduced exposure amount is developed and removed even in the resin layer 4a exposed in the opening 9a. The That is, since the degree of exposure on the surface layer side of the resin layer 4a gradually decreases from the center of the opening 9a to the periphery, the resin that has become an unexposed portion with the reduced degree of exposure is developed. Removed. As a result, as shown in FIG. 5, the resin layer 4a becomes a pattern having a convex curved surface, that is, a hemispherical protrusion 4.

このようにして樹脂層4aから突起体4を形成し、他の部分の樹脂層4aを除去したら、図6に示すように、電極2及び突起体4の上面を含む基板1の表面全面に、スパッタリング(スパッタ法)によってCr、Auをこの順に積層し、第1の導電層6を形成する。この第1の導電層6の厚さとしては、例えばCrが30nm程度、Auが200nm程度とされる。   After forming the protrusions 4 from the resin layer 4a and removing the other portions of the resin layer 4a, the entire surface of the substrate 1 including the upper surfaces of the electrodes 2 and the protrusions 4 is formed as shown in FIG. Cr and Au are laminated in this order by sputtering (sputtering method) to form the first conductive layer 6. The thickness of the first conductive layer 6 is, for example, about 30 nm for Cr and about 200 nm for Au.

次いで、第1の導電層6上の全面にレジストをスピンコート法、ディッピング法、スプレーコート法等によって塗布し、レジスト層を形成する。そして、第2の導電層7の平面形状(平面パターン)に対応したマスクを用いてレジスト層に露光処理及び現像処理を施し、これを所定形状にパターニングすることにより、図7に示すように形成する第2の導電層7のパターン、すなわち配線部5のパターン形状に対応する開口形状を有したレジストパターン10を形成する。   Next, a resist is applied to the entire surface of the first conductive layer 6 by spin coating, dipping, spray coating, or the like to form a resist layer. Then, the resist layer is exposed to light and developed using a mask corresponding to the planar shape (planar pattern) of the second conductive layer 7 and patterned into a predetermined shape to form the resist layer as shown in FIG. A resist pattern 10 having an opening shape corresponding to the pattern of the second conductive layer 7, that is, the pattern shape of the wiring portion 5 is formed.

次いで、前記第1の導電層6のレジストパターン10に覆われない部分、すなわち露出した第1の導電層6をシード層として、電解メッキ処理を施し、図8に示すようにこのメッキ層によって所望パターン、すなわち電極2上から突起体4の頂部にまで延びる配線部5のパターンの第2の導電層6を形成する。ここで、電解メッキ処理としては、第1の導電層6より厚いAuメッキ層を形成する処理、例えば厚さ2μm程度の厚さのAuメッキ層を形成する処理が採用される。続いて、図9に示すように第1の導電層6上に残留したレジストパターン7を除去する。   Next, an electroplating process is performed using the exposed portion of the first conductive layer 6 that is not covered with the resist pattern 10, that is, the exposed first conductive layer 6 as a seed layer, and as shown in FIG. A second conductive layer 6 having a pattern, that is, a pattern of the wiring part 5 extending from the electrode 2 to the top of the protrusion 4 is formed. Here, as the electrolytic plating process, a process of forming an Au plating layer thicker than the first conductive layer 6, for example, a process of forming an Au plating layer having a thickness of about 2 μm is employed. Subsequently, as shown in FIG. 9, the resist pattern 7 remaining on the first conductive layer 6 is removed.

その後、前記第2の導電層7に覆われていない部分、すなわち非配線部となる部分の第1の導電層6をエッチングによって除去し、図1(c)に示したように第1の導電層6と第2の導電層7とからなる積層パターンを形成する。そして、これによって電極2上から突起体4の頂部にまで延びて形成された、積層パターンからなる配線部5を形成するとともに、特に突起体4とこれの上に形成された配線部5とから突起電極8を形成する。
その後、必要に応じてダイシングによって個片化することにより、本発明の半導体装置を得る。
Thereafter, the portion of the first conductive layer 6 that is not covered by the second conductive layer 7, that is, the portion that becomes the non-wiring portion is removed by etching, and the first conductive layer is removed as shown in FIG. A laminated pattern composed of the layer 6 and the second conductive layer 7 is formed. Thus, the wiring portion 5 formed of a laminated pattern is formed so as to extend from the electrode 2 to the top of the protrusion 4, and in particular, from the protrusion 4 and the wiring portion 5 formed thereon. The protruding electrode 8 is formed.
Thereafter, the semiconductor device of the present invention is obtained by dicing into pieces as needed.

なお、第1の導電層6のエッチングについては、第2の導電層7をマスクにしてこれに覆われない部分の第1の導電層6を選択的にエッチングするのが望ましく、その場合のエッチングとしては、ドライエッチング、ウエットエッチングのいずれも採用可能である。また、レジストパターンによるマスクを形成し、これを用いてエッチングを行うようにしてもよい。   As for the etching of the first conductive layer 6, it is desirable to selectively etch the portion of the first conductive layer 6 that is not covered with the second conductive layer 7 as a mask. For example, either dry etching or wet etching can be employed. Alternatively, a mask made of a resist pattern may be formed and used for etching.

このようにして得られた半導体装置にあっては、例えばこれを表示体装置のガラス基板上に実装する場合、その接続方法としてCOG(Chip On Glass)接続が好適に用いられる。その際、本発明に係る半導体装置では、端子間の接続信頼性を評価する検査方法として、以下のような方法を採用することができる。
まず、図10(a)、(b)に示すように突起体4と配線部5とからなる突起電極8上に、前記ガラス基板11をその透明電極(端子)12が突起電極8上に当接するようにして載せる。すると、この状態では、突起電極8に対してほとんど荷重がかからないほぼ無荷重の状態となるので、透明電極12に接触する突起電極8の接触部分C1は、図10(b)に示したようにほとんど点となり、その接触面積が十分に小となる。
In the semiconductor device thus obtained, for example, when this is mounted on a glass substrate of a display device, COG (Chip On Glass) connection is preferably used as the connection method. At that time, in the semiconductor device according to the present invention, the following method can be adopted as an inspection method for evaluating the connection reliability between the terminals.
First, as shown in FIGS. 10A and 10B, the transparent electrode (terminal) 12 is placed on the protruding electrode 8 on the protruding electrode 8 composed of the protruding body 4 and the wiring portion 5. Put it in contact. Then, in this state, since almost no load is applied to the protruding electrode 8, the contact portion C1 of the protruding electrode 8 that contacts the transparent electrode 12 is as shown in FIG. 10B. It becomes almost a point, and its contact area becomes sufficiently small.

次いで、この状態から熱硬化性封止樹脂を用いて基板1とガラス基板11との間に熱硬化性封止樹脂を充填し、その状態で図11(a)、(b)に示すように接続のための加熱加圧を行う。すると、突起電極8はその芯部が比較的軟質な樹脂による突起体4によって形成されていることから、この加熱加圧によって突起電極8はその接触部分C2が潰れるようにして広がり、図11(b)に示したように面となって接触面積が大きくなる。
したがって、例えば光学顕微鏡を用いて透明基板12側から突起電極8の接触部分C1、C2をそれぞれ観察し、その接触面積の変化を測定することにより、端子間、すなわち透明電極12と突起電極8との間の接続状態が分かるようになる。よって、このように接続信頼性の検査を容易に行うことができることから、この検査工程を経て得られた端子間接続構造は、高い接続信頼性を有するものとなる。
Next, from this state, a thermosetting sealing resin is filled between the substrate 1 and the glass substrate 11 using a thermosetting sealing resin, and in this state, as shown in FIGS. 11 (a) and 11 (b). Perform heating and pressurization for connection. Then, since the protruding electrode 8 is formed by the protruding body 4 made of a relatively soft resin, the protruding electrode 8 expands so that the contact portion C2 is crushed by this heating and pressing, and FIG. As shown in b), it becomes a surface and the contact area increases.
Therefore, for example, by observing the contact portions C1 and C2 of the protruding electrode 8 from the transparent substrate 12 side using an optical microscope and measuring the change in the contact area, between the terminals, that is, the transparent electrode 12 and the protruding electrode 8 The connection status between can be understood. Therefore, since the connection reliability can be easily inspected in this way, the inter-terminal connection structure obtained through this inspection process has high connection reliability.

このような半導体装置の製造方法にあっては、突起体4を形成してこれの上に配線部5を設け、突起電極8を形成しているので、配線部5として薄い金属膜のパターニングを行えばよいことなどから、狭ギャップ化(狭ピッチ化)を可能にすることができる。
また、突起体4を、その上面が凸形状の曲面となる半球状に形成するので、前述したような端子間の接続信頼性を評価する検査方法を好適に採用することができ、したがってこの検査工程を経て得られた端子間接続構造の接続信頼性を高めることができる。
さらに、従来のような導電性微粒子の変形を測定する必要なく、前記検査を行うことができることから、端子間の接続に異方性導電膜や異方性導電ペーストを用いる必要がなくなり、したがって端子間接続のためのコストを低減することができる。
In such a method of manufacturing a semiconductor device, since the protrusion 4 is formed, the wiring portion 5 is provided on the protrusion 4, and the protruding electrode 8 is formed, the thin metal film is patterned as the wiring portion 5. For example, a narrow gap (narrow pitch) can be achieved.
Further, since the protrusion 4 is formed in a hemispherical shape whose upper surface is a convex curved surface, the above-described inspection method for evaluating the connection reliability between terminals can be suitably employed. The connection reliability of the inter-terminal connection structure obtained through the process can be improved.
Furthermore, since it is possible to perform the inspection without measuring the deformation of the conductive fine particles as in the prior art, it is not necessary to use an anisotropic conductive film or anisotropic conductive paste for the connection between the terminals. The cost for inter-connection can be reduced.

次に、本発明の半導体装置の製造方法の第2の実施形態について説明する。
この第2の実施形態が第1の実施形態と異なるところは、配線部を、異なる成膜法による第1の導電層6と第2の導電層7との積層パターンによって形成することなく、単一の成膜法による導電層で形成する点にある。
すなわち、この第2の実施形態では、図5に示したように突起体4を形成した後、図12に示すように例えばスパッタ法で基板1の全面にCr、Auをこの順に成膜・積層し、導電層13を形成する。
Next, a second embodiment of the method for manufacturing a semiconductor device of the present invention will be described.
This second embodiment is different from the first embodiment in that the wiring portion is not formed by the laminated pattern of the first conductive layer 6 and the second conductive layer 7 by different film forming methods, The conductive layer is formed by one film forming method.
That is, in the second embodiment, after forming the protrusions 4 as shown in FIG. 5, as shown in FIG. 12, Cr and Au are formed and laminated in this order on the entire surface of the substrate 1 by sputtering, for example. Then, the conductive layer 13 is formed.

次いで、導電層13上の全面にレジストをスピンコート法、ディッピング法、スプレーコート法等によって塗布し、レジスト層を形成する。そして、形成する配線部13aの平面形状(平面パターン)に対応したマスクを用いてレジスト層に露光処理及び現像処理を施し、これを所定形状にパターニングすることにより、図13に示すように形成する配線部13aのパターン形状に対応したレジストパターン14を形成する。   Next, a resist is applied to the entire surface of the conductive layer 13 by spin coating, dipping, spray coating, or the like to form a resist layer. Then, the resist layer is subjected to exposure processing and development processing using a mask corresponding to the planar shape (planar pattern) of the wiring portion 13a to be formed, and is patterned as shown in FIG. A resist pattern 14 corresponding to the pattern shape of the wiring portion 13a is formed.

次いで、前記導電層13のレジストパターン14に覆われない部分、すなわち非配線部となる部分の導電層13をエッチングによって除去し、図14に示すように導電層13からなる配線部13aを形成するとともに、特に突起体4とこれの上に形成された配線部13aとから突起電極8を形成する。なお、ここでのエッチングとしては、例えばプラズマを用いたドライエッチングや、薬液を用いるウエットエッチングなど、任意の手法を採用することができる。
その後、図15に示すようにレジストパターン14を除去し、さらに必要に応じてダイシングによって個片化することにより、本発明の半導体装置を得る。
Next, the portion of the conductive layer 13 that is not covered with the resist pattern 14, that is, the portion of the conductive layer 13 that becomes a non-wiring portion is removed by etching to form a wiring portion 13a made of the conductive layer 13 as shown in FIG. At the same time, the protruding electrode 8 is formed from the protruding body 4 and the wiring portion 13a formed thereon. As the etching here, for example, any method such as dry etching using plasma or wet etching using a chemical solution can be employed.
Thereafter, as shown in FIG. 15, the resist pattern 14 is removed, and further separated into pieces by dicing as necessary, thereby obtaining the semiconductor device of the present invention.

このような製造方法にあっても、前記第1の実施形態と同様に、狭ギャップ化(狭ピッチ化)を可能にし、端子間接続構造の接続信頼性を高めることができ、さらに端子間接続のためのコストを低減することができる。
なお、本発明においては、第1の導電層6、第2の導電層7、導電層13の形成材料として、前記の金属材料、すなわちAu、TiW、Cu、Ni、Pd、Al、Cr、Ti、W、NiV、鉛フリーはんだ等に限定されることなく、導電性樹脂を用いることもできる。その場合に、この導電性樹脂からなる導電層のパターニング法としては、前記のフォトリソグラフィー法に加え、印刷法等を採用することができる。
Even in such a manufacturing method, as in the first embodiment, it is possible to narrow a gap (narrow pitch), improve the connection reliability of the inter-terminal connection structure, and further connect the inter-terminal connection. The cost for can be reduced.
In the present invention, the metal material, that is, Au, TiW, Cu, Ni, Pd, Al, Cr, Ti, is used as a material for forming the first conductive layer 6, the second conductive layer 7, and the conductive layer 13. Without being limited to W, NiV, lead-free solder, etc., a conductive resin can also be used. In that case, as a patterning method of the conductive layer made of the conductive resin, a printing method or the like can be employed in addition to the photolithography method.

次に、本発明の半導体装置の製造方法の第3の実施形態について説明する。
この第3の実施形態が第1の実施形態と異なるところは、形成する突起体の形状を、半球状でなく半円柱状とした点にある。
すなわち、この第3の実施形態では、図16(a)〜(c)に示すように、感光性絶縁樹脂からなる突起体15として、半円柱状のものを形成する。この半円柱状の突起体15については、その長さ方向が電極2の配列方向に平行となるようにして形成する。そして、配線部16については、複数の電極2に対して接続する複数の配線部16が、それぞれ突起体15の頂部に載るようにして形成している。
Next, a third embodiment of the semiconductor device manufacturing method of the present invention will be described.
This third embodiment is different from the first embodiment in that the shape of the protrusion to be formed is a semi-cylindrical shape instead of a hemispherical shape.
That is, in this 3rd Embodiment, as shown to Fig.16 (a)-(c), the semicylindrical thing is formed as the projection body 15 which consists of photosensitive insulating resin. The semi-cylindrical protrusion 15 is formed so that its length direction is parallel to the arrangement direction of the electrodes 2. And about the wiring part 16, the some wiring part 16 connected with respect to the some electrode 2 is formed so that it may each mount on the top part of the projection body 15. FIG.

このような半円柱状の突起体15を形成するには、特に感光性絶縁樹脂からなる層を露光する際、マスクとして、その開口が長方形のものを用意する。ここで、この長方形の開口の長辺と短辺と比は、3:1以上、すなわち短辺の長さを1とすると、長辺の長さが3以上の長さとなるような開口とする。
そして、第1の実施形態と同様にして、樹脂層上にマスクをする。なお、マスクの位置決めについて、その開口が突起体の形成箇所に位置するようにして行うのは、前記実施形態と同様である。
In order to form such a semi-cylindrical protrusion 15, a mask having a rectangular opening is prepared as a mask particularly when a layer made of a photosensitive insulating resin is exposed. Here, the ratio of the long side to the short side of the rectangular opening is 3: 1 or more, that is, when the length of the short side is 1, the length of the long side is 3 or more. .
Then, a mask is formed on the resin layer in the same manner as in the first embodiment. Note that the positioning of the mask is performed so that the opening is located at the position where the protrusion is formed, as in the above embodiment.

次いで、このマスク上に紫外光を照射し、開口内に露出する前記樹脂層を露光する。この露光に際しても、第1の実施形態と同様に、その露光条件を調整することにより、現像後に得られる樹脂層からなるパターンを、その上面が凸形状の曲面となるパターンにする。具体的には、前述したようなアンダー露光を行う。
このようにして露光を行うと、マスクの開口内に露出する樹脂層では、特に開口が細長い長方形となっているため、長辺と平行となる中心線から長辺側に行くに連れて漸次露光量が少なくなる。したがって、このようにして露光処理を行った後、現像処理を行うと、開口内に露出した樹脂層においても、露光量が少なくなったことで生じた未露光部分が現像され、除去される。すなわち、樹脂層は開口の中心線から長辺側に行くに連れてその表層側の露光の度合いが漸次少なくなることから、この露光の度合いが少なくなって未露光部分となった樹脂が現像・除去される。その結果、樹脂層は図16(a)〜(c)に示したように上面が凸形状の曲面となるパターン、つまり細長い半円柱状の突起体15となるのである。
Next, the resin layer exposed in the opening is exposed by irradiating the mask with ultraviolet light. In this exposure, as in the first embodiment, by adjusting the exposure conditions, the pattern made of the resin layer obtained after development is changed to a pattern whose upper surface is a convex curved surface. Specifically, under exposure as described above is performed.
When the exposure is performed in this way, the resin layer exposed in the opening of the mask has an elongated rectangular shape, so that the exposure is gradually performed from the center line parallel to the long side toward the long side. The amount is reduced. Therefore, when the development process is performed after the exposure process is performed in this manner, even in the resin layer exposed in the opening, the unexposed part generated by the decrease in the exposure amount is developed and removed. That is, as the resin layer goes from the center line of the opening to the long side, the degree of exposure on the surface layer side gradually decreases. Removed. As a result, as shown in FIGS. 16A to 16C, the resin layer becomes a pattern whose upper surface is a convex curved surface, that is, an elongated semi-cylindrical protrusion 15.

このようにして突起体15を形成したら、以下、第1の実施形態と同様にして配線部16を形成し、これによって突起体15とこれの上に形成された配線部16とからなる突起電極17を形成する。なお、配線部16の形成については、前記第2の実施形態で行った方法を採用してもよく、さらには、前述した導電性樹脂を用いた方法を採用してもよい。
また、突起電極17を形成した後、前記配線部16の非形成領域における突起体15の一部又は全部を除去することにより、各突起電極17を分離してもよい。具体的には、Oガスを処理ガスとするプラズマエッチングを行うことにより、配線部16が存在しない部分の突起体15を除去する。金属材料からなる配線部16は樹脂材料に比べてドライエッチングされにくいため、配線部16の非形成領域における突起体15のみを選択的に除去することができる。
その後、必要に応じてダイシングによって個片化することにより、本発明の半導体装置を得る。
After the protrusion 15 is formed in this way, the wiring portion 16 is formed in the same manner as in the first embodiment, whereby the protruding electrode comprising the protrusion 15 and the wiring portion 16 formed thereon is formed. 17 is formed. In addition, about the formation of the wiring part 16, the method performed in the said 2nd Embodiment may be employ | adopted, Furthermore, the method using the conductive resin mentioned above may be employ | adopted.
Further, after forming the protruding electrodes 17, the protruding electrodes 17 may be separated by removing a part or all of the protruding bodies 15 in the non-formation region of the wiring portion 16. Specifically, by performing plasma etching using O 2 gas as a processing gas, the protrusion 15 in a portion where the wiring portion 16 does not exist is removed. Since the wiring portion 16 made of a metal material is harder to dry-etch than the resin material, only the protrusion 15 in the non-formed region of the wiring portion 16 can be selectively removed.
Thereafter, the semiconductor device of the present invention is obtained by dicing into pieces as needed.

このような製造方法にあっても、前記第1の実施形態と同様に、狭ギャップ化(狭ピッチ化)を可能にし、端子間接続構造の接続信頼性を高めることができ、さらに端子間接続のためのコストを低減することができる。
また、特に突起体15を半円柱状とし、電極2に接続する複数の配線部16を突起体15の頂部に載せているので、前述した端子間の接続信頼性を評価する検査時において、この突起体15を例えばガラス基板上の端子に接合させた際に、無荷重のときの配線部16の接触部分がほぼ線になる。したがって、突起体を半球状にした第1の実施形態と同様に、接続時の加熱加圧による接触面積の変化を大きくすることができ、これによりその測定を容易にすることができる。
Even in such a manufacturing method, as in the first embodiment, it is possible to narrow a gap (narrow pitch), improve the connection reliability of the inter-terminal connection structure, and further connect the inter-terminal connection. The cost for can be reduced.
Further, in particular, since the protrusion 15 has a semi-cylindrical shape and a plurality of wiring portions 16 connected to the electrode 2 are placed on the top of the protrusion 15, the above-described test for evaluating the connection reliability between the terminals is performed. When the protrusion 15 is bonded to, for example, a terminal on a glass substrate, the contact portion of the wiring portion 16 when there is no load is substantially a line. Therefore, similarly to the first embodiment in which the protrusions are hemispherical, the change in the contact area due to heating and pressing at the time of connection can be increased, thereby facilitating the measurement.

図17は、本発明の回路基板及び電気光学装置の一実施形態としての、液晶表示装置の概略構成を示す斜視図である。図17に示す液晶表示装置は、電気光学パネルとしてのカラーの液晶パネル51と、この液晶パネル51に接続されたCOF(Chip On Film)式の回路基板100とを備えて構成されたものであり、回路基板100は、前記半導体装置の製造方法によって製造された半導体装置101を備えて構成されたものである。このような構成のもとに、回路基板100は本発明の回路基板の一実施形態となっており、また液晶表示装置は本発明の電気光学装置の一実施形態となっている。なお、前記液晶表示装置においては、バックライト等の照明装置やその他の付帯機器が、必要に応じて液晶パネル51に付設されるようになっている。また、回路基板100としては、COF式のものに限定されることなく、COB(Chip On Board)のものを用いることもできる。   FIG. 17 is a perspective view showing a schematic configuration of a liquid crystal display device as an embodiment of the circuit board and the electro-optical device of the invention. The liquid crystal display device shown in FIG. 17 includes a color liquid crystal panel 51 as an electro-optical panel and a COF (Chip On Film) type circuit board 100 connected to the liquid crystal panel 51. The circuit board 100 includes the semiconductor device 101 manufactured by the semiconductor device manufacturing method. Based on such a configuration, the circuit board 100 is an embodiment of the circuit board of the present invention, and the liquid crystal display device is an embodiment of the electro-optical device of the present invention. In the liquid crystal display device, an illumination device such as a backlight and other incidental devices are attached to the liquid crystal panel 51 as necessary. Further, the circuit board 100 is not limited to the COF type, and a COB (Chip On Board) type can also be used.

また、本発明は、前記COF式のものやCOB式のもの以外にも、表示体パネル(液晶パネル)上に直接ドライバーIC等を実装するCOG(Chip On Glass)式の電気光学装置にも適用可能である。図18に、COG式液晶表示装置の一例を示す。
この図において、電気光学装置としての液晶表示装置50は、金属板から成る枠状のシールドケース68と、電気光学パネルとしての液晶パネル52と、液晶駆動用LSI58と、液晶パネル52と液晶駆動用LSI58の能動面に形成されたバンプとをCOG実装方式によって互いに電気的に接続するための図示しないACF(Anisotropic Conductive Film :異方性導電膜)と、全体の強度を保つための保持部材172とを有して構成されている。
In addition to the COF type and the COB type, the present invention is also applicable to a COG (Chip On Glass) type electro-optical device in which a driver IC or the like is mounted directly on a display panel (liquid crystal panel). Is possible. FIG. 18 shows an example of a COG type liquid crystal display device.
In this figure, a liquid crystal display device 50 as an electro-optical device includes a frame-shaped shield case 68 made of a metal plate, a liquid crystal panel 52 as an electro-optical panel, a liquid crystal driving LSI 58, a liquid crystal panel 52, and a liquid crystal driving device. An ACF (Anisotropic Conductive Film) (not shown) for electrically connecting the bumps formed on the active surface of the LSI 58 to each other by the COG mounting method, and a holding member 172 for maintaining the overall strength It is comprised.

この液晶パネル52は、一方の面に第1透明電極層を設けた0.7mm厚のソーダガラスからなる第1基板53と、一方の面に第2の透明電極層を設けた0.7mm厚のソーダガラスからなる第2基板54とが、第1透明電極層と第2透明電極層とが相対向するようにして貼り合わされ、さらに、これらの基板間に液晶組成物が封入されたことにより、形成されている。そして、COG用ACFによって液晶駆動用LSI58が一方の基板54上に直接、電気的に接続されており、このようにして、COG型の液晶パネル52が形成されている。ここで、前記液晶駆動用LSI58は、前記半導体装置の製造方法によって製造されている。   The liquid crystal panel 52 includes a first substrate 53 made of soda glass having a thickness of 0.7 mm provided with a first transparent electrode layer on one surface, and a thickness of 0.7 mm provided with a second transparent electrode layer on one surface. The second substrate 54 made of soda glass is bonded so that the first transparent electrode layer and the second transparent electrode layer are opposed to each other, and the liquid crystal composition is sealed between these substrates. Is formed. The liquid crystal driving LSI 58 is directly and electrically connected to the one substrate 54 by the COG ACF, and thus the COG type liquid crystal panel 52 is formed. Here, the liquid crystal driving LSI 58 is manufactured by the manufacturing method of the semiconductor device.

なお、電気光学装置としては、液晶表示装置以外にも例えば有機EL表示装置に用いることができる。図19は、本発明による電気光学装置としての有機EL表示装置に設けられる有機ELパネルの断面図である。有機ELパネル(電気光学パネル)30は、基板31上にマトリクス状にTFT(Thin Film Transistor)32を形成し、さらにその上に複数の積層体33を形成して概略構成されたものである。TFT32は、ソース電極、ゲート電極、及びドレイン電極を有したもので、ゲート電極及びソース電極は、例えば図1に示した突起電極8の何れかと電気的に接続されている。前記積層体33は、陽極層34、正孔注入層35、発光層36、及び陰極層37を含んで構成されたものである。前記陽極層34は、TFT32のドレイン電極と接続されており、TFT32がオン状態にあるときに電流が、TFT32のソース電極及びドレイン電極を介して陽極層34に供給されるようになっている。   In addition to the liquid crystal display device, the electro-optical device can be used for an organic EL display device, for example. FIG. 19 is a cross-sectional view of an organic EL panel provided in an organic EL display device as an electro-optical device according to the present invention. The organic EL panel (electro-optical panel) 30 is generally configured by forming TFTs (Thin Film Transistors) 32 in a matrix on a substrate 31 and further forming a plurality of stacked bodies 33 thereon. The TFT 32 has a source electrode, a gate electrode, and a drain electrode, and the gate electrode and the source electrode are electrically connected to, for example, one of the protruding electrodes 8 shown in FIG. The laminated body 33 includes an anode layer 34, a hole injection layer 35, a light emitting layer 36, and a cathode layer 37. The anode layer 34 is connected to the drain electrode of the TFT 32, and current is supplied to the anode layer 34 via the source electrode and the drain electrode of the TFT 32 when the TFT 32 is in the ON state.

以上の構成の有機ELパネル30において、陽極層34から正孔注入層35を介して発光層36に注入された正孔(ホール)と、陰極層37から発光層36に注入された電子とが発光層36内において再結合して生ずる光は、基板31側から射出される。   In the organic EL panel 30 configured as described above, holes injected from the anode layer 34 into the light emitting layer 36 through the hole injection layer 35 and electrons injected from the cathode layer 37 into the light emitting layer 36 are generated. Light generated by recombination in the light emitting layer 36 is emitted from the substrate 31 side.

次に、本実施形態の電気光学装置が搭載される電子機器について説明する。以上に説明した電気光学装置としての液晶表示装置、CPU(中央処理装置)等を備えたマザーボード、キーボード、ハードディスク等の電子部品を筐体内に組み込むことで、例えば図20に示すノート型のパーソナルコンピュータ60(電子機器)が製造される。   Next, an electronic apparatus in which the electro-optical device according to this embodiment is mounted will be described. By incorporating electronic components such as a liquid crystal display device as an electro-optical device described above, a motherboard having a CPU (central processing unit), a keyboard, and a hard disk into the housing, for example, a notebook personal computer shown in FIG. 60 (electronic equipment) is manufactured.

図20は、本発明の一実施形態による電子機器としてのノート型コンピュータを示す外観図である。図20において61は筐体であり、62は液晶表示装置(電気光学装置)であり、63はキーボードである。なお、図20においては、液晶表示装置を備えるノート形コンピュータを示しているが、液晶表示装置に代えて有機EL表示装置を備えていても良い。   FIG. 20 is an external view showing a notebook computer as an electronic apparatus according to an embodiment of the present invention. In FIG. 20, 61 is a housing, 62 is a liquid crystal display device (electro-optical device), and 63 is a keyboard. Note that FIG. 20 shows a notebook computer provided with a liquid crystal display device, but an organic EL display device may be provided instead of the liquid crystal display device.

また、前記実施形態では、電子機器としてノート型コンピュータを例に挙げて説明したが、これらに限らず、携帯電話、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。   In the above-described embodiment, a notebook computer has been described as an example of the electronic device. However, the present invention is not limited to this, and is not limited thereto. It can be applied to electronic devices such as pagers, word processors, televisions, viewfinder type or monitor direct-view type video tape recorders, electronic notebooks, electronic desk calculators, car navigation devices, POS terminals, and devices equipped with touch panels. .

以上、本発明の実施形態による半導体装置及びその製造方法、電気光学装置、並びに電子機器について説明したが、本発明は前記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。
例えば前述した実施の形態の「半導体チップ」や「半導体素子」を「電子素子」に置き換えて、電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
The semiconductor device and the manufacturing method thereof, the electro-optical device, and the electronic apparatus according to the embodiment of the present invention have been described above. However, the present invention is not limited to the above-described embodiment, and can be freely changed within the scope of the present invention. Is possible.
For example, the “semiconductor chip” or “semiconductor element” in the above-described embodiment can be replaced with “electronic element” to manufacture an electronic component. Examples of electronic components manufactured using such electronic elements include optical elements, resistors, capacitors, coils, oscillators, filters, temperature sensors, thermistors, varistors, volumes, and fuses.

(a)〜(c)は本発明に係る半導体装置の概略構成図である。(A)-(c) is a schematic block diagram of the semiconductor device based on this invention. 図1に示した半導体装置の製造工程図である。FIG. 2 is a manufacturing process diagram of the semiconductor device shown in FIG. 1. 図1に示した半導体装置の製造工程図である。FIG. 2 is a manufacturing process diagram of the semiconductor device shown in FIG. 1. 図1に示した半導体装置の製造工程図である。FIG. 2 is a manufacturing process diagram of the semiconductor device shown in FIG. 1. 図1に示した半導体装置の製造工程図である。FIG. 2 is a manufacturing process diagram of the semiconductor device shown in FIG. 1. 図1に示した半導体装置の製造工程図である。FIG. 2 is a manufacturing process diagram of the semiconductor device shown in FIG. 1. 図1に示した半導体装置の製造工程図である。FIG. 2 is a manufacturing process diagram of the semiconductor device shown in FIG. 1. 図1に示した半導体装置の製造工程図である。FIG. 2 is a manufacturing process diagram of the semiconductor device shown in FIG. 1. 図1に示した半導体装置の製造工程図である。FIG. 2 is a manufacturing process diagram of the semiconductor device shown in FIG. 1. 検査方法説明図であり、(a)は側面図、(b)は平面図である。It is inspection method explanatory drawing, (a) is a side view, (b) is a top view. 検査方法説明図であり、(a)は側面図、(b)は平面図である。It is inspection method explanatory drawing, (a) is a side view, (b) is a top view. 第2の実施形態に係る半導体装置の製造工程図である。It is a manufacturing process figure of the semiconductor device concerning a 2nd embodiment. 第2の実施形態に係る半導体装置の製造工程図である。It is a manufacturing process figure of the semiconductor device concerning a 2nd embodiment. 第2の実施形態に係る半導体装置の製造工程図である。It is a manufacturing process figure of the semiconductor device concerning a 2nd embodiment. 第2の実施形態に係る半導体装置の製造工程図である。It is a manufacturing process figure of the semiconductor device concerning a 2nd embodiment. (a)〜(c)は第3の実施形態に係る半導体装置の概略構成図である。(A)-(c) is a schematic block diagram of the semiconductor device which concerns on 3rd Embodiment. 本発明に係る液晶表示装置の概略構成を示す斜視図である。1 is a perspective view showing a schematic configuration of a liquid crystal display device according to the present invention. COG式液晶表示装置の一例を示す分解斜視図である。It is a disassembled perspective view which shows an example of a COG type liquid crystal display device. 本発明に係る有機ELパネルの断面図である。It is sectional drawing of the organic electroluminescent panel which concerns on this invention. 本発明の電子機器を示す外観図である。It is an external view which shows the electronic device of this invention.

符号の説明Explanation of symbols

1…基板(半導体基板)、2…電極、4、15…突起体、
4a、…樹脂層、5、16…配線部、6…第1の導電層、7…第2の導電層、
8、17…突起電極、30…有機ELパネル(電気光学パネル)、
60…パーソナルコンピュータ(電子機器)、62…液晶表示装置(電気光学装置)、
100…回路基板、101…半導体装置
DESCRIPTION OF SYMBOLS 1 ... Board | substrate (semiconductor substrate), 2 ... Electrode 4, 15 ... Projection body,
4a, ... resin layer, 5, 16 ... wiring part, 6 ... first conductive layer, 7 ... second conductive layer,
8, 17 ... protruding electrodes, 30 ... organic EL panel (electro-optic panel),
60 ... Personal computer (electronic device), 62 ... Liquid crystal display device (electro-optical device),
DESCRIPTION OF SYMBOLS 100 ... Circuit board, 101 ... Semiconductor device

Claims (6)

  1. 電極と、前記電極よりも突出し、かつ樹脂により所定のパターンで形成された突起体と、前記電極に電気的に接続し、かつ前記突起体の上面に至る配線部と、を有する半導体装置の製造方法であって、
    前記樹脂として感光性絶縁樹脂層を形成する工程と、
    前記感光性絶縁樹脂層に露光処理、現像処理を施してパターニングするとともに、前記感光性絶縁樹脂層の上面が凸形状の曲面となるパターンの突起体に形成する工程と、
    前記電極上から前記突起体の頂部にまで延びるパターンを有した配線部を形成する工程と、
    前記配線部を形成した後、前記配線部の非形成領域に露出する突起体の一部又は全部を除去する工程と、
    を有することを特徴とする半導体装置の製造方法。
    Manufacturing of a semiconductor device having an electrode, a protrusion protruding from the electrode and formed in a predetermined pattern from a resin, and a wiring portion electrically connected to the electrode and reaching the upper surface of the protrusion A method,
    Forming a photosensitive insulating resin layer as the resin;
    The photosensitive insulating resin layer is subjected to exposure processing and development processing and patterned, and the upper surface of the photosensitive insulating resin layer is formed into a protrusion having a convex curved surface; and
    Forming a wiring portion having a pattern extending from the top of the electrode to the top of the protrusion;
    After forming the wiring part, removing a part or all of the protrusion exposed in the non-formation region of the wiring part;
    A method for manufacturing a semiconductor device, comprising:
  2. 前記樹脂として、アクリル樹脂を用いることを特徴とする請求項1記載の半導体装置の製造方法。   2. The method for manufacturing a semiconductor device according to claim 1, wherein an acrylic resin is used as the resin.
  3. 前記配線部を形成する工程が、前記電極及び前記突起体を覆って第1の導電層を形成する工程と、前記第1の導電層上に第2の導電層を、前記電極上から前記突起体の頂部にまで延びる配線部のパターンに形成する工程と、前記第2の導電層に覆われていない部分の前記第1の導電層を除去する工程と、を有してなることを特徴とする請求項1又は2記載の半導体装置の製造方法。   The step of forming the wiring portion includes a step of forming a first conductive layer covering the electrode and the protrusion, a second conductive layer on the first conductive layer, and the protrusion from the electrode. A step of forming a pattern of a wiring portion extending to the top of the body, and a step of removing a portion of the first conductive layer not covered with the second conductive layer. A method of manufacturing a semiconductor device according to claim 1 or 2.
  4. 前記第1の導電層をスパッタ法によって形成し、第2の導電層をメッキ法によって形成することを特徴とする請求項3記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 3, wherein the first conductive layer is formed by a sputtering method, and the second conductive layer is formed by a plating method.
  5. 前記突起体を略半球状とすることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the protrusion has a substantially hemispherical shape.
  6. 前記電極を複数設け、前記突起体を略半円柱状とし、前記電極に接続する複数の配線部を前記突起体の頂部に載せることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置の製造方法。   The said electrode is provided with two or more, the said protrusion is made into a substantially semi-cylindrical shape, and the some wiring part connected to the said electrode is mounted on the top part of the said protrusion. Semiconductor device manufacturing method.
JP2004296589A 2003-10-09 2004-10-08 Manufacturing method of semiconductor device Active JP4218622B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003350598 2003-10-09
JP2004296589A JP4218622B2 (en) 2003-10-09 2004-10-08 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004296589A JP4218622B2 (en) 2003-10-09 2004-10-08 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2005136402A JP2005136402A (en) 2005-05-26
JP4218622B2 true JP4218622B2 (en) 2009-02-04

Family

ID=34656050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004296589A Active JP4218622B2 (en) 2003-10-09 2004-10-08 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4218622B2 (en)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4207004B2 (en) 2005-01-12 2009-01-14 セイコーエプソン株式会社 Manufacturing method of semiconductor device
JP4142041B2 (en) 2005-03-23 2008-08-27 セイコーエプソン株式会社 Manufacturing method of semiconductor device
JP4221606B2 (en) 2005-06-28 2009-02-12 セイコーエプソン株式会社 Manufacturing method of semiconductor device
JP4284544B2 (en) 2005-06-29 2009-06-24 セイコーエプソン株式会社 Semiconductor device and manufacturing method thereof
JP4269173B2 (en) 2005-07-06 2009-05-27 セイコーエプソン株式会社 Semiconductor device and manufacturing method thereof
JP4235834B2 (en) 2005-07-12 2009-03-11 セイコーエプソン株式会社 Manufacturing method of semiconductor device
JP2007042736A (en) 2005-08-01 2007-02-15 Seiko Epson Corp Semiconductor device and electronic module, and process for manufacturing electronic module
JP4654820B2 (en) * 2005-08-01 2011-03-23 セイコーエプソン株式会社 Semiconductor device and electronic device
JP4654821B2 (en) * 2005-08-01 2011-03-23 セイコーエプソン株式会社 Semiconductor device and electronic device
JP2007042777A (en) * 2005-08-02 2007-02-15 Seiko Epson Corp Semiconductor device and manufacturing method thereof, circuit board, electrooptical device, and electronic apparatus
JP4645832B2 (en) * 2005-08-02 2011-03-09 セイコーエプソン株式会社 Semiconductor device and manufacturing method thereof
JP4273347B2 (en) 2005-08-03 2009-06-03 セイコーエプソン株式会社 Semiconductor device
JP4235835B2 (en) 2005-08-08 2009-03-11 セイコーエプソン株式会社 Semiconductor device
JP4305667B2 (en) 2005-11-07 2009-07-29 セイコーエプソン株式会社 Semiconductor device
JP2007165744A (en) * 2005-12-16 2007-06-28 Epson Imaging Devices Corp Semiconductor device, mounting structure, electrooptical device, method of manufacturing semiconductor device, method of manufacturing mounting structure, method of manufacturing electrooptical device, and electronic equipment
JP2007258518A (en) * 2006-03-24 2007-10-04 Epson Imaging Devices Corp Semiconductor device, electro-optic device, and electronic device
US7893533B2 (en) 2006-10-25 2011-02-22 Epson Imaging Devices Corporation Semiconductor device, mounting structure, electro-optical apparatus, electronic system, and method for manufacturing electronic component
JP4240106B2 (en) 2006-10-25 2009-03-18 エプソンイメージングデバイス株式会社 Semiconductor device, mounting structure, electro-optical device, electronic apparatus, and electronic component manufacturing method
JP4305547B2 (en) 2006-10-27 2009-07-29 エプソンイメージングデバイス株式会社 Mounting structure, electro-optical device, electronic device, and manufacturing method of mounting structure
JP2009049224A (en) * 2007-08-21 2009-03-05 Seiko Epson Corp Semiconductor device, electronic module, and electronic equipment
WO2012056661A1 (en) 2010-10-25 2012-05-03 パナソニック株式会社 Electronic components assembly
JP5790916B2 (en) * 2011-03-15 2015-10-07 セイコーエプソン株式会社 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2005136402A (en) 2005-05-26

Similar Documents

Publication Publication Date Title
US4826297A (en) Liquid crystal display device having an extention metal film wiring which is covered by polyimide layer having low viscosity under 1.0 poise before curing
US6545228B2 (en) Semiconductor device with a plurality of stacked boards and method of making
JP3335575B2 (en) Semiconductor device and manufacturing method thereof
US7078822B2 (en) Microelectronic device interconnects
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
KR100403691B1 (en) Semiconductor device and its manufacture
JP4993893B2 (en) Manufacturing method of wafer level chip scale package using rewiring board
US7294929B2 (en) Solder ball pad structure
US7282801B2 (en) Microelectronic device chip including hybrid Au bump, package of the same, LCD apparatus including microelectronic device chip and method of fabricating microelectronic device chip
US7271498B2 (en) Bump electrodes having multiple under ball metallurgy (UBM) layers
JP3387083B2 (en) Semiconductor device and manufacturing method thereof
US7888799B2 (en) Semiconductor device, circuit substrate, electro-optic device and electronic appliance
JP4745007B2 (en) Semiconductor device and manufacturing method thereof
KR100852251B1 (en) Mounting Terminal Substrate and Display Device Using the Same
KR100541649B1 (en) Tape circuit substrate and semiconductor chip package using thereof
US8796823B2 (en) Semiconductor device having through electrodes, a manufacturing method thereof, and an electronic apparatus
KR100290193B1 (en) Semiconductor device, and method of manufacturing the same
KR100385766B1 (en) Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
US7825514B2 (en) Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device
TW571373B (en) Semiconductor device, circuit substrate, and electronic machine
US7642627B2 (en) Semiconductor device
US7985663B2 (en) Method for manufacturing a semiconductor device
US7216424B2 (en) Method for fabricating electrical connections of circuit board
US7579692B2 (en) Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument
KR100754575B1 (en) Semiconductor device and method for manufacturing the same and circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081103

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4218622

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350