JP4968424B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4968424B2
JP4968424B2 JP2005225451A JP2005225451A JP4968424B2 JP 4968424 B2 JP4968424 B2 JP 4968424B2 JP 2005225451 A JP2005225451 A JP 2005225451A JP 2005225451 A JP2005225451 A JP 2005225451A JP 4968424 B2 JP4968424 B2 JP 4968424B2
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
resin layer
wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005225451A
Other languages
Japanese (ja)
Other versions
JP2007042867A (en
Inventor
秀一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005225451A priority Critical patent/JP4968424B2/en
Publication of JP2007042867A publication Critical patent/JP2007042867A/en
Application granted granted Critical
Publication of JP4968424B2 publication Critical patent/JP4968424B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置に関する。   The present invention relates to a semiconductor device.

電子部品を小型化するためには、半導体装置の外形は小さい方が好ましい。しかし、半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進み、これに伴って、半導体チップのピン数の増加が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化という２つの要求を同時に満たすことが可能な半導体装置の開発が進んでいる。   In order to reduce the size of the electronic component, it is preferable that the outer shape of the semiconductor device is small. However, as the roles of semiconductor devices have diversified, the integration of integrated circuits formed on semiconductor chips has progressed, and accordingly, the number of pins of semiconductor chips has increased. That is, at present, development of a semiconductor device that can simultaneously satisfy the two requirements of miniaturization of a semiconductor device and high integration of an integrated circuit is in progress.

この要求に応えることができる半導体装置として、半導体チップ上に配線が形成されたタイプの半導体装置が注目を集めている。このタイプの半導体装置では、半導体装置の外形を半導体チップの外形とほぼ同じにすることができるため、従来の半導体パッケージに較べて、半導体装置の小型化が可能である。   As a semiconductor device that can meet this demand, a semiconductor device of a type in which wiring is formed on a semiconductor chip has attracted attention. In this type of semiconductor device, the outer shape of the semiconductor device can be made substantially the same as the outer shape of the semiconductor chip, so that the semiconductor device can be made smaller than the conventional semiconductor package.

しかし、この半導体装置であっても、従来の半導体装置と同等又はそれ以上の信頼性が要求される。そのため、半導体装置は、様々な検査が行われることがある。そして、半導体装置の信頼性を担保するためには、信頼性の高い電気特性検査を行うことが重要である。   However, even this semiconductor device is required to have a reliability equal to or higher than that of a conventional semiconductor device. Therefore, various inspections may be performed on the semiconductor device. In order to ensure the reliability of the semiconductor device, it is important to perform a highly reliable electrical property inspection.

本発明の目的は、信頼性の高い電気特性検査を行うことが可能な半導体装置を提供することにある。
特開平２−２７２７３７号公報 An object of the present invention is to provide a semiconductor device capable of performing highly reliable electrical characteristic inspection.
JP-A-2-272737

（１）本発明に係る半導体装置は、電極を有し、前記電極が形成された面に、間隔をあけて配置された複数の樹脂層が形成されてなる半導体基板と、
前記半導体基板の前記電極が形成された面上に形成された、前記樹脂層よりも高さが高い樹脂突起と、
前記電極上から引き出されて、前記樹脂突起を乗り越えるように形成されてなる複数の配線と、
を含み、
それぞれの前記複数の配線は、前記樹脂突起を挟んで配置された、前記電極上の第１の部分と、前記半導体基板上の第２の部分とを含み、
前記複数の配線の前記第２の部分は、それぞれ、前記複数の樹脂層とオーバーラップするように形成されてなり、
それぞれの前記樹脂層は、前記第２の部分からはみ出した部分を有する。本発明によると、信頼性の高い電気特性検査を行うことが可能な半導体装置を提供することができる。
（２）この半導体装置において、
前記配線の前記第２の部分は、前記樹脂層よりも幅が狭くてもよい。
（３）この半導体装置において、
前記第２の部分の先端部は、前記樹脂層から突出していてもよい。
（４）この半導体装置において、
前記樹脂突起は、前記樹脂層とオーバーラップするように形成されていてもよい。
（５）この半導体装置において、
前記樹脂突起は、前記樹脂層とオーバーラップしないように形成されていてもよい。
（６）この半導体装置において、
前記樹脂層は、前記配線に沿って延びるように形成されていてもよい。 (1) A semiconductor device according to the present invention has an electrode, and a semiconductor substrate in which a plurality of resin layers arranged at intervals are formed on a surface on which the electrode is formed;
A resin protrusion formed on a surface of the semiconductor substrate on which the electrode is formed and having a height higher than that of the resin layer;
A plurality of wirings formed so as to be drawn from above the electrodes and get over the resin protrusions;
Including
Each of the plurality of wirings includes a first portion on the electrode and a second portion on the semiconductor substrate, which are arranged with the resin protrusion interposed therebetween,
Each of the second portions of the plurality of wirings is formed so as to overlap the plurality of resin layers,
Each of the resin layers has a portion that protrudes from the second portion. According to the present invention, it is possible to provide a semiconductor device capable of performing highly reliable electrical property inspection.
(2) In this semiconductor device,
The second portion of the wiring may be narrower than the resin layer.
(3) In this semiconductor device,
The tip of the second part may protrude from the resin layer.
(4) In this semiconductor device,
The resin protrusion may be formed so as to overlap the resin layer.
(5) In this semiconductor device,
The resin protrusion may be formed so as not to overlap the resin layer.
(6) In this semiconductor device,
The resin layer may be formed so as to extend along the wiring.

以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の実施の形態及び変形例を自由に組み合わせたものを含むものとする。   Embodiments to which the present invention is applied will be described below with reference to the drawings. However, the present invention is not limited to the following embodiments. The present invention includes any combination of the following embodiments and modifications.

以下、図１（Ａ）〜図３を参照して、本発明を適用した実施の形態に係る半導体装置について説明する。ここで、図１（Ａ）は、本発明を適用した実施の形態に係る半導体装置１の概略図である。また、図１（Ｂ）は、図１（Ａ）のIB−IB線断面図である。   Hereinafter, a semiconductor device according to an embodiment to which the present invention is applied will be described with reference to FIGS. Here, FIG. 1A is a schematic diagram of a semiconductor device 1 according to an embodiment to which the present invention is applied. FIG. 1B is a cross-sectional view taken along the line IB-IB in FIG.

本実施の形態に係る半導体装置は、半導体基板１０を含む。半導体基板１０は、例えばシリコン基板であってもよい。半導体基板１０は、図１（Ａ）に示すように、チップ状をなしていてもよい。すなわち、半導体基板１０は半導体チップであってもよい。あるいは、半導体基板１０は、ウエハ状をなしていてもよい（図示せず）。このとき、半導体基板１０は、複数の半導体装置となる領域を含んでいてもよい。半導体基板１０には、集積回路１２が形成されていてもよい（図１（Ｂ）参照）。集積回路１２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。半導体基板１０がチップ状をなす場合、半導体基板１０の集積回路１２が形成された面（能動面）は長方形をなしていてもよい（図１（Ａ）参照）。ただし、半導体基板１０の能動面は、正方形をなしていてもよい。   The semiconductor device according to the present embodiment includes a semiconductor substrate 10. The semiconductor substrate 10 may be a silicon substrate, for example. The semiconductor substrate 10 may have a chip shape as shown in FIG. That is, the semiconductor substrate 10 may be a semiconductor chip. Alternatively, the semiconductor substrate 10 may have a wafer shape (not shown). At this time, the semiconductor substrate 10 may include a region to be a plurality of semiconductor devices. An integrated circuit 12 may be formed over the semiconductor substrate 10 (see FIG. 1B). The configuration of the integrated circuit 12 is not particularly limited, and may include, for example, an active element such as a transistor or a passive element such as a resistor, a coil, or a capacitor. When the semiconductor substrate 10 has a chip shape, the surface (active surface) on which the integrated circuit 12 of the semiconductor substrate 10 is formed may be rectangular (see FIG. 1A). However, the active surface of the semiconductor substrate 10 may be square.

半導体基板１０は、図１（Ｂ）に示すように、電極１４を有する。電極１４は、集積回路１２と電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない導電体を含めて、電極１４と称してもよい。電極１４は、半導体基板の内部配線の一部であってもよい。このとき、電極１４は、半導体基板の内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極１４は、アルミニウム又は銅等の金属で形成されていてもよい。半導体基板１０は、複数の電極１４を有していてもよい。このとき、電極１４は、１つの直線に沿って配列されていてもよい。電極１４は、能動面の辺に沿って配列されていてもよい。半導体基板１０の能動面が長方形をなす場合、電極１４は、該長方形の長辺に沿って配列されていてもよい。   The semiconductor substrate 10 has an electrode 14 as shown in FIG. The electrode 14 may be electrically connected to the integrated circuit 12. Alternatively, a conductor that is not electrically connected to the integrated circuit 12 may be referred to as the electrode 14. The electrode 14 may be a part of the internal wiring of the semiconductor substrate. At this time, the electrode 14 may be a portion used for electrical connection with the outside of the internal wiring of the semiconductor substrate. The electrode 14 may be formed of a metal such as aluminum or copper. The semiconductor substrate 10 may have a plurality of electrodes 14. At this time, the electrodes 14 may be arranged along one straight line. The electrodes 14 may be arranged along the sides of the active surface. When the active surface of the semiconductor substrate 10 forms a rectangle, the electrodes 14 may be arranged along the long side of the rectangle.

半導体基板１０は、図１（Ｂ）に示すように、パッシベーション膜１６を有していてもよい。パッシベーション膜１６は、電極１４を露出させるように形成されていてもよい。パッシベーション膜１６は、電極１４を露出させる開口を有していてもよい。パッシベーション膜は、例えば、ＳｉＯ２やＳｉＮ等の無機絶縁膜であってもよい。あるいは、パッシベーション膜１６は、ポリイミド樹脂などの有機絶縁膜であってもよい。 The semiconductor substrate 10 may have a passivation film 16 as shown in FIG. The passivation film 16 may be formed so as to expose the electrode 14. The passivation film 16 may have an opening that exposes the electrode 14. The passivation film may be, for example, an inorganic insulating film such as SiO 2 or SiN. Alternatively, the passivation film 16 may be an organic insulating film such as a polyimide resin.

半導体基板１０は、複数の樹脂層１８を含む。樹脂層１８は、半導体基板１０の、電極１４が形成された面に形成されてなる。複数の樹脂層１８は、図１（Ａ）に示すように、間隔をあけて配置されてなる。樹脂層１８は、電極１４を避けて（露出させるように）形成されていてもよい。樹脂層１８の材料は特に限定されず、既に公知となっているいずれかの材料を利用してもよい。樹脂層１８として、後述する樹脂突起２０の材料として例示するいずれかの樹脂を利用してもよい。樹脂層１８は、樹脂突起２０と同じ材料で構成されていてもよい。樹脂層１８は、後述する配線３０の第２の部分３２からはみ出した部分を有する。このとき、樹脂層１８は、第２の部分３２よりも拡がった形状をなしていてもよい。   The semiconductor substrate 10 includes a plurality of resin layers 18. The resin layer 18 is formed on the surface of the semiconductor substrate 10 on which the electrode 14 is formed. The plurality of resin layers 18 are arranged at intervals as shown in FIG. The resin layer 18 may be formed so as to avoid (expose) the electrode 14. The material of the resin layer 18 is not particularly limited, and any known material may be used. As the resin layer 18, any resin exemplified as a material of the resin protrusion 20 described later may be used. The resin layer 18 may be made of the same material as the resin protrusion 20. The resin layer 18 has a portion that protrudes from a second portion 32 of the wiring 30 to be described later. At this time, the resin layer 18 may have a shape that is wider than the second portion 32.

本実施の形態に係る半導体装置は、図１（Ａ）及び図１（Ｂ）に示すように、半導体基板１０上に形成された樹脂突起２０を含む。樹脂突起２０は、半導体基板１０の電極１４が形成された面上に形成されてなる。樹脂突起２０は、パッシベーション膜１６上に形成されていてもよい。樹脂突起２０は、樹脂層１８よりも高さが高くなるように形成されてなる。樹脂突起２０は、上端部が、樹脂層１８の表面から突出するように形成されていてもよい。そして、樹脂突起２０は、電極１４を避けて（露出させるように）形成されてなる。樹脂突起２０は、樹脂層１８とオーバーラップしないように形成されていてもよい。言い換えると、樹脂突起２０は、樹脂層１８を避けて（露出させるように）形成されていてもよい。すなわち、樹脂突起２０は、樹脂層１８と接触しないように形成されていてもよい。このとき、樹脂突起２０は、電極１４と樹脂層１８との間に配置されていてもよい。すなわち、電極１４と樹脂層１８とは、樹脂突起２０を挟むように配置されていてもよい。樹脂突起２０の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。例えば、樹脂突起２０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）、フェノール樹脂等の樹脂で形成されていてもよい。また、樹脂突起２０の形状は特に限定されるものではない。例えば、樹脂突起２０は、直線状に形成されていてもよい（図１（Ａ）参照）。このとき、樹脂突起２０は、半導体基板１０の１つの辺に沿って延びるように形成されていてもよい。半導体基板１０の外形が長方形をなす場合、図１（Ａ）に示すように、樹脂突起２０は、その長辺に沿って延びるように形成されていてもよい。また、図１（Ｂ）は、樹脂突起２０の表面は、曲面になっていてもよい。このとき、樹脂突起２０の断面形状は、半円状をなしていてもよい。ただし、樹脂突起２０は、半球状をなしていてもよい（図示せず）。   As shown in FIGS. 1A and 1B, the semiconductor device according to the present embodiment includes a resin protrusion 20 formed on the semiconductor substrate 10. The resin protrusion 20 is formed on the surface of the semiconductor substrate 10 on which the electrode 14 is formed. The resin protrusion 20 may be formed on the passivation film 16. The resin protrusion 20 is formed so as to be higher than the resin layer 18. The resin protrusion 20 may be formed such that the upper end portion protrudes from the surface of the resin layer 18. The resin protrusion 20 is formed so as to avoid (expose) the electrode 14. The resin protrusion 20 may be formed so as not to overlap the resin layer 18. In other words, the resin protrusion 20 may be formed so as to avoid (expose) the resin layer 18. That is, the resin protrusion 20 may be formed so as not to contact the resin layer 18. At this time, the resin protrusion 20 may be disposed between the electrode 14 and the resin layer 18. That is, the electrode 14 and the resin layer 18 may be disposed so as to sandwich the resin protrusion 20. The material of the resin protrusion 20 is not particularly limited, and any known material may be applied. For example, the resin protrusion 20 is formed of a resin such as polyimide resin, silicone-modified polyimide resin, epoxy resin, silicone-modified epoxy resin, benzocyclobutene (BCB), polybenzoxazole (PBO), or phenol resin. May be. Further, the shape of the resin protrusion 20 is not particularly limited. For example, the resin protrusion 20 may be formed linearly (see FIG. 1A). At this time, the resin protrusion 20 may be formed so as to extend along one side of the semiconductor substrate 10. When the external shape of the semiconductor substrate 10 is a rectangle, the resin protrusion 20 may be formed so as to extend along its long side, as shown in FIG. In FIG. 1B, the surface of the resin protrusion 20 may be a curved surface. At this time, the cross-sectional shape of the resin protrusion 20 may be a semicircular shape. However, the resin protrusion 20 may have a hemispherical shape (not shown).

本実施の形態に係る半導体装置は、図１（Ａ）及び図１（Ｂ）に示すように、複数の配線３０を含む。配線３０は、電極１４から引き出されて、樹脂突起２０を乗り越えるように形成されてなる。本実施の形態に係る半導体装置では、複数の配線３０が、１つの樹脂突起２０を乗り越えるように形成されていてもよい（図１（Ａ）参照）。ただし、１つの樹脂突起２０には、１つの配線３０のみが形成されてもよい（図示せず）。配線３０は、電極１４と接触するように形成されていてもよい。これにより、配線３０は、電極１４と電気的に接続されてもよい。   The semiconductor device according to the present embodiment includes a plurality of wirings 30 as shown in FIGS. The wiring 30 is formed so as to be drawn from the electrode 14 and get over the resin protrusion 20. In the semiconductor device according to the present embodiment, a plurality of wirings 30 may be formed so as to get over one resin protrusion 20 (see FIG. 1A). However, only one wiring 30 may be formed on one resin protrusion 20 (not shown). The wiring 30 may be formed so as to be in contact with the electrode 14. Thereby, the wiring 30 may be electrically connected to the electrode 14.

配線３０は、樹脂突起２０を挟んで配置された、電極１４上の第１の部分３１と、半導体基板１０上の第２の部分３２とを含む。そして、複数の配線３０の第２の部分３２は、それぞれ、複数の樹脂層１８とオーバーラップするように形成されてなる。詳しくは、１つの配線３０の第２の部分３２は、１つの樹脂層１８のみとオーバーラップするように形成されていてもよい。そして、１つの樹脂層１８は、１つの第２の部分３２のみとオーバーラップするように形成されていてもよい。すなわち、第２の部分３２と樹脂層１８とは、一対一に対応するように形成されていてもよい。第２の部分３２は、樹脂層１８と重複する重複部３５を有していてもよい。すなわち、第２の部分３２のうち、樹脂層１８とオーバーラップする部分を指して、重複部３５と称してもよい。重複部３５は、図１（Ｂ）に示すように、樹脂層１８と接触していてもよい。すなわち、第２の部分３２（配線３０）は、部分的に樹脂層１８と接触していてもよい。配線３０は、第２の部分３２の外周の少なくとも一部が、樹脂層１８上に配置されるように形成されていてもよい。すなわち、樹脂層１８は、第２の部分３２からはみ出した部分を有していてもよい。例えば、第２の部分３２（配線３０）は、樹脂層１８よりも幅が狭くなっていてもよい（図１（Ａ）参照）。   The wiring 30 includes a first portion 31 on the electrode 14 and a second portion 32 on the semiconductor substrate 10 that are disposed with the resin protrusion 20 interposed therebetween. The second portions 32 of the plurality of wirings 30 are formed so as to overlap with the plurality of resin layers 18, respectively. Specifically, the second portion 32 of one wiring 30 may be formed so as to overlap with only one resin layer 18. One resin layer 18 may be formed so as to overlap with only one second portion 32. That is, the second portion 32 and the resin layer 18 may be formed so as to correspond one-to-one. The second portion 32 may have an overlapping portion 35 that overlaps with the resin layer 18. In other words, a portion of the second portion 32 that overlaps the resin layer 18 may be referred to as the overlapping portion 35. The overlapping part 35 may be in contact with the resin layer 18 as shown in FIG. That is, the second portion 32 (wiring 30) may be in partial contact with the resin layer 18. The wiring 30 may be formed so that at least a part of the outer periphery of the second portion 32 is disposed on the resin layer 18. That is, the resin layer 18 may have a portion that protrudes from the second portion 32. For example, the width of the second portion 32 (wiring 30) may be narrower than that of the resin layer 18 (see FIG. 1A).

また、図１（Ａ）及び図１（Ｂ）に示すように、第２の部分３２（配線３０）の先端部は、樹脂層１８から突出するように形成されていてもよい。言い換えると、配線３０は、樹脂層１８を乗り越えるように形成されていてもよい。このとき、第２の部分３２（配線３０）の先端部は、パッシベーション膜１６と接触していてもよい。これによると、配線３０の剥離が生じにくい、信頼性の高い半導体装置を提供することができる。ただし、本発明はこれに限られず、第２の部分３２（配線３０）の先端部は、樹脂層１８上に配置されていてもよい。   Further, as shown in FIGS. 1A and 1B, the tip of the second portion 32 (wiring 30) may be formed so as to protrude from the resin layer 18. In other words, the wiring 30 may be formed so as to get over the resin layer 18. At this time, the tip of the second portion 32 (wiring 30) may be in contact with the passivation film 16. According to this, it is possible to provide a highly reliable semiconductor device in which the wiring 30 is hardly peeled off. However, the present invention is not limited to this, and the tip of the second portion 32 (wiring 30) may be disposed on the resin layer 18.

配線３０の構造及び材料は、特に限定されるものではない。例えば、配線３０は、単層で形成されていてもよい。あるいは、配線３０は、複数層で形成されていてもよい。このとき、配線３０は、チタンタングステンによって形成された第１の層と、金によって形成された第２の層とを含んでいてもよい（図示せず）。   The structure and material of the wiring 30 are not particularly limited. For example, the wiring 30 may be formed of a single layer. Alternatively, the wiring 30 may be formed of a plurality of layers. At this time, the wiring 30 may include a first layer formed of titanium tungsten and a second layer formed of gold (not shown).

本実施の形態に係る半導体装置１は、以上の構成をなしていてもよい。図２には、半導体装置１が、配線基板４０に実装された様子を示す。ここで、配線基板４０はリジッド基板（例えばガラス基板、シリコン基板）であってもよいし、フレキシブル基板（例えばフィルム基板）であってもよい。配線基板４０は、電気的接続部４２を有する。電気的接続部４２は、配線基板４０の配線パターンの一部であってもよい。半導体装置１は、配線３０が形成された面が配線基板４０と対向するように搭載されていてもよい。このとき、配線基板４０の電気的接続部４２と配線３０とは、接触して電気的に接続されていてもよい。詳しくは、配線３０における樹脂突起２０とオーバーラップする部分が、配線基板４０の電気的接続部４２と接触して電気的に接続されていてもよい。これによると、樹脂突起２０の弾性力によって、配線３０を、電気的接続部４２に押し付けることができる。そのため、電気的な接続信頼性の高い半導体装置を提供することができる。そして、半導体装置１は、接着剤５０によって、配線基板４０に接着されていてもよい。半導体装置１は、接着剤５０によって、配線基板４０に固着されていてもよい。そして、接着剤５０によって半導体装置１と配線基板４０との間隔を保つことによって、樹脂突起２０が弾性変形した状態を維持してもよい。   The semiconductor device 1 according to the present embodiment may have the above configuration. FIG. 2 shows a state where the semiconductor device 1 is mounted on the wiring board 40. Here, the wiring substrate 40 may be a rigid substrate (for example, a glass substrate or a silicon substrate), or may be a flexible substrate (for example, a film substrate). The wiring board 40 has an electrical connection part 42. The electrical connection portion 42 may be a part of the wiring pattern of the wiring board 40. The semiconductor device 1 may be mounted such that the surface on which the wiring 30 is formed faces the wiring substrate 40. At this time, the electrical connection portion 42 of the wiring board 40 and the wiring 30 may be in contact and electrically connected. Specifically, a portion of the wiring 30 that overlaps the resin protrusion 20 may be in contact with and electrically connected to the electrical connection portion 42 of the wiring board 40. According to this, the wiring 30 can be pressed against the electrical connection portion 42 by the elastic force of the resin protrusion 20. Therefore, a semiconductor device with high electrical connection reliability can be provided. The semiconductor device 1 may be bonded to the wiring board 40 with an adhesive 50. The semiconductor device 1 may be fixed to the wiring board 40 with an adhesive 50. Then, by keeping the distance between the semiconductor device 1 and the wiring board 40 with the adhesive 50, the resin protrusion 20 may be kept elastically deformed.

そして、図３には、半導体装置１が実装された電子モジュール１０００を示す。電子モジュール１０００は、表示デバイスであってもよい。表示デバイスは、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。そして、半導体装置１は、表示デバイスを制御するドライバＩＣであってもよい。   FIG. 3 shows an electronic module 1000 on which the semiconductor device 1 is mounted. The electronic module 1000 may be a display device. The display device may be, for example, a liquid crystal display device or an EL (Electrical Luminescence) display device. The semiconductor device 1 may be a driver IC that controls the display device.

半導体装置１によると、検査工程が容易で、かつ、検査工程による信頼性の低下を防止することが可能な半導体装置を提供することができる。以下、その効果について説明する。   According to the semiconductor device 1, it is possible to provide a semiconductor device that can be easily inspected and can prevent a decrease in reliability due to the inspecting step. Hereinafter, the effect will be described.

半導体装置は、その信頼性を担保するため、各種の検査が行われる。そして、半導体装置の電気的な特性の検査としては、通常、プローブ検査が行われる。プローブ検査では、プローブを、検査対象と電気的に接続させる必要がある。そのため、プローブ検査では、一般的に、プローブを検査対象に押し付けて両者を電気的に接続させる手法がとられている。   Various inspections are performed on semiconductor devices to ensure their reliability. And as a test | inspection of the electrical property of a semiconductor device, a probe test | inspection is normally performed. In probe inspection, the probe needs to be electrically connected to the inspection object. Therefore, in the probe inspection, generally, a technique is adopted in which the probe is pressed against the inspection object and the two are electrically connected.

しかし、半導体装置では、その内部に集積回路が形成されている。検査対象が集積回路上に配置されている場合には、検査対象にプローブが押し付けられることによって集積回路に荷重がかかり、集積回路の特性が変化してしまうおそれがある。集積回路の特性が変化すると、信頼性の高い電気特性検査を行うことは困難である。また、プローブが押し付けられる検査対象物の直下が、脆性材料である場合には、プローブの押圧力によって、当該脆性材料が破壊される可能性がある。半導体装置が破壊されると、信頼性の高い特性検査を行うのは困難である。また、当該装置を製品として利用することも不可能になる。   However, an integrated circuit is formed in the semiconductor device. When the inspection target is arranged on the integrated circuit, the probe is pressed against the inspection target, so that a load is applied to the integrated circuit and the characteristics of the integrated circuit may be changed. When the characteristics of the integrated circuit change, it is difficult to perform highly reliable electrical characteristic inspection. In addition, when the inspection object to which the probe is pressed is a brittle material, the brittle material may be broken by the pressing force of the probe. When a semiconductor device is destroyed, it is difficult to perform a highly reliable characteristic inspection. In addition, it becomes impossible to use the apparatus as a product.

ところで、本実施の形態に係る半導体装置によると、配線３０は、第２の部分３２を含む。第２の部分３２は、半導体基板１０上に配置されてなる。そして、第２の部分３２は、樹脂層１８とオーバーラップする部分（重複部３５）を有する。これによると、重複部３５にプローブを押し付けることで、信頼性の高い電気特性検査が可能になる。詳しくは、重複部３５にプローブを押し付けると、樹脂層１８によって、プローブの押圧力を吸収することができる。すなわち、プローブの押圧力は樹脂層１８で分散され、プローブの押圧力が半導体基板の内部に伝わることを防止することができる。そのため、プローブ検査時に、集積回路の特性が変化してしまうことを防止することができる。また、樹脂層１８は弾性を有するため変形可能であり、プローブにより押圧力が加えられた場合でも、破壊されにくい。このことから、本実施の形態に係る半導体装置によると、信頼性の高い電気特性検査を行うことが可能な半導体装置を提供することができる。   By the way, in the semiconductor device according to the present embodiment, the wiring 30 includes the second portion 32. The second portion 32 is disposed on the semiconductor substrate 10. The second portion 32 has a portion (overlap portion 35) that overlaps the resin layer 18. According to this, a highly reliable electrical characteristic test | inspection is attained by pressing a probe on the duplication part 35. FIG. Specifically, when the probe is pressed against the overlapping portion 35, the pressing force of the probe can be absorbed by the resin layer 18. In other words, the pressing force of the probe is dispersed by the resin layer 18, and it is possible to prevent the pressing force of the probe from being transmitted to the inside of the semiconductor substrate. Therefore, it is possible to prevent the characteristics of the integrated circuit from changing at the time of probe inspection. Further, since the resin layer 18 has elasticity, it can be deformed, and even when a pressing force is applied by a probe, the resin layer 18 is not easily broken. Thus, according to the semiconductor device of this embodiment, a semiconductor device capable of performing a highly reliable electrical characteristic test can be provided.

また、樹脂層１８は、第２の部分３２からはみ出した部分を有する。これによると、プローブの位置ずれがあった場合でも、プローブが、樹脂層１８から外れることを防止することができる。これによると、配線３０（第２の部分３２）が微細化した場合でも、検査工程で半導体基板が破壊されにくい、信頼性の高い半導体装置を提供することができる。また、樹脂層１８は、間隔をあけて配置されてなる。そのため、樹脂層１８の応力を小さくすることができる。すなわち、樹脂層１８の膨張収縮が半導体基板に与える影響を小さくすることができる。   Further, the resin layer 18 has a portion that protrudes from the second portion 32. According to this, even when the probe is misaligned, it is possible to prevent the probe from being detached from the resin layer 18. According to this, even when the wiring 30 (second portion 32) is miniaturized, it is possible to provide a highly reliable semiconductor device in which the semiconductor substrate is not easily destroyed in the inspection process. Moreover, the resin layer 18 is arrange | positioned at intervals. Therefore, the stress of the resin layer 18 can be reduced. That is, the influence of the expansion and contraction of the resin layer 18 on the semiconductor substrate can be reduced.

さらに、本実施の形態に係る半導体装置によると、電極１４と第２の部分３２とが、樹脂突起２０の両側に配置されている。そのため、プローブによって、配線３０の一部が破壊された場合にも、半導体装置１の信頼性を確保することができる。すなわち、図２に示すように、半導体装置１では、配線３０における樹脂突起２０とオーバーラップする領域が、外部端子として利用される。そのため、電極１４と樹脂突起２０の上端との間で、配線３０の破壊が生じなければ、半導体装置１の電気的な信頼性を確保することが可能である。そして、第２の部分３２は、樹脂突起２０に対して、電極１４の反対側に配置される。そのため、プローブ検査によって、配線３０の第２の部分３２の周辺の領域に破壊が生じても、半導体装置１の電気的な信頼性を確保することができる。   Furthermore, according to the semiconductor device according to the present embodiment, the electrode 14 and the second portion 32 are disposed on both sides of the resin protrusion 20. Therefore, the reliability of the semiconductor device 1 can be ensured even when a part of the wiring 30 is destroyed by the probe. That is, as shown in FIG. 2, in the semiconductor device 1, a region overlapping with the resin protrusion 20 in the wiring 30 is used as an external terminal. Therefore, if the wiring 30 is not broken between the electrode 14 and the upper end of the resin protrusion 20, it is possible to ensure the electrical reliability of the semiconductor device 1. The second portion 32 is disposed on the opposite side of the electrode 14 with respect to the resin protrusion 20. Therefore, even if the peripheral region of the second portion 32 of the wiring 30 is broken by the probe inspection, the electrical reliability of the semiconductor device 1 can be ensured.

以下、本発明を適用した実施の形態の変形例に係る半導体装置について説明する。図４（Ａ）及び図４（Ｂ）は、本発明を適用した実施の形態の変形例に係る半導体装置２について説明するための図である。ここで、図４（Ａ）は、半導体装置２の上視図である。また、図４（Ｂ）は、図４（Ａ）のIVB−IVB線断面の一部拡大図である。   Hereinafter, a semiconductor device according to a modification of the embodiment to which the present invention is applied will be described. 4A and 4B are diagrams for explaining a semiconductor device 2 according to a modification of the embodiment to which the present invention is applied. Here, FIG. 4A is a top view of the semiconductor device 2. FIG. 4B is a partially enlarged view of a cross section taken along line IVB-IVB in FIG.

本実施の形態に係る半導体装置では、図４（Ａ）及び図４（Ｂ）に示すように、半導体基板は樹脂層１９を有する。樹脂層１９は、１つの直線に沿って延びる形状をなしていてもよい。樹脂層１９は、配線３０に沿って延びるように形成されていてもよい。   In the semiconductor device according to this embodiment, the semiconductor substrate has a resin layer 19 as shown in FIGS. The resin layer 19 may have a shape extending along one straight line. The resin layer 19 may be formed so as to extend along the wiring 30.

本実施の形態に係る半導体装置では、図４（Ａ）及び図４（Ｂ）に示すように、樹脂突起２０は、樹脂層１９とオーバーラップするように形成されてなる。すなわち、樹脂層１９と樹脂突起２０とは、交差するように形成されていてもよい。あるいは、樹脂突起２０は、樹脂層１９を乗り越えるように形成されていると言ってもよい。このとき、樹脂突起２０と樹脂層１９とは、接触していてもよい。   In the semiconductor device according to the present embodiment, as shown in FIGS. 4A and 4B, the resin protrusion 20 is formed so as to overlap the resin layer 19. That is, the resin layer 19 and the resin protrusion 20 may be formed so as to intersect each other. Alternatively, it may be said that the resin protrusion 20 is formed so as to get over the resin layer 19. At this time, the resin protrusion 20 and the resin layer 19 may be in contact with each other.

本実施の形態に係る半導体装置では、配線３０は、樹脂層１９に沿って延びるように形成されていてもよい。そして、配線３０の第２の部分３２の先端部は、樹脂層１９上に配置されていてもよい。このとき、配線３０の第２の部分３２は、すべて、樹脂層１９上に配置されていてもよい。また、配線３０は、樹脂突起２０の両側で、樹脂層１９と接触するように形成されていてもよい。   In the semiconductor device according to the present embodiment, the wiring 30 may be formed so as to extend along the resin layer 19. Then, the distal end portion of the second portion 32 of the wiring 30 may be disposed on the resin layer 19. At this time, all the second portions 32 of the wiring 30 may be disposed on the resin layer 19. Further, the wiring 30 may be formed so as to be in contact with the resin layer 19 on both sides of the resin protrusion 20.

これによっても、信頼性の高い電気特性検査を行うことが可能な半導体装置を提供することができる。   Also by this, it is possible to provide a semiconductor device capable of performing highly reliable electrical property inspection.

なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。   In addition, this invention is not limited to embodiment mentioned above, A various deformation | transformation is possible. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

図１（Ａ）及び図１（Ｂ）は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。1A and 1B are diagrams for describing a semiconductor device according to an embodiment to which the present invention is applied. 図２は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。FIG. 2 is a diagram for explaining a semiconductor device according to an embodiment to which the present invention is applied. 図３は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。FIG. 3 is a diagram for explaining a semiconductor device according to an embodiment to which the present invention is applied. 図４（Ａ）及び図４（Ｂ）は、本発明を適用した実施の形態の変形例に係る半導体装置について説明するための図である。4A and 4B are diagrams for describing a semiconductor device according to a modification of the embodiment to which the present invention is applied.

符号の説明Explanation of symbols

１…半導体装置、 ２…半導体装置、 １０…半導体基板、 １２…集積回路、 １４…電極、 １６…パッシベーション膜、 １８…樹脂層、 １９…樹脂層、 ２０…樹脂突起、 ３０…配線、 ３１…第１の部分、 ３２…第２の部分、 ３５…重複部、 ４０…配線基板、 ４２…電気的接続部、 ５０…接着剤   DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Semiconductor device, 10 ... Semiconductor substrate, 12 ... Integrated circuit, 14 ... Electrode, 16 ... Passivation film, 18 ... Resin layer, 19 ... Resin layer, 20 ... Resin protrusion, 30 ... Wiring, 31 ... 1st part 32 ... 2nd part 35 ... Overlapping part 40 ... Wiring board 42 ... Electrical connection part 50 ... Adhesive

Claims (6)

電極を有し、前記電極が形成された面に、間隔をあけて配置された複数の樹脂層が形成されてなる半導体基板と、
前記半導体基板の前記電極が形成された面上に形成された、前記樹脂層よりも高さが高い樹脂突起と、
前記電極上から引き出されて、前記樹脂突起を乗り越えるように形成されてなる複数の配線と、
を含み、
それぞれの前記複数の配線は、前記樹脂突起を挟んで配置された、前記電極上の第１の部分と、前記半導体基板上の第２の部分とを含み、
前記複数の配線の前記第２の部分は、それぞれ、前記複数の樹脂層とオーバーラップして、電気特性検査に用いられる部分を有し、
それぞれの前記樹脂層は、前記第２の部分からはみ出した部分を有する半導体装置。 A semiconductor substrate having an electrode, and a plurality of resin layers arranged at intervals on the surface on which the electrode is formed;
A resin protrusion formed on a surface of the semiconductor substrate on which the electrode is formed and having a height higher than that of the resin layer;
A plurality of wirings formed so as to be drawn from above the electrodes and get over the resin protrusions;
Including
Each of the plurality of wirings includes a first portion on the electrode and a second portion on the semiconductor substrate, which are arranged with the resin protrusion interposed therebetween,
The second portions of the plurality of wirings each have a portion used for electrical property inspection, overlapping the plurality of resin layers,
Each of the resin layers is a semiconductor device having a portion protruding from the second portion. 請求項１記載の半導体装置において、
前記配線の前記第２の部分は、前記樹脂層よりも幅が狭い半導体装置。 The semiconductor device according to claim 1,
The second portion of the wiring is a semiconductor device that is narrower than the resin layer. 請求項１又は請求項２記載の半導体装置において、
前記第２の部分の先端部は、前記樹脂層から突出してなる半導体装置。 The semiconductor device according to claim 1 or 2,
A semiconductor device in which a tip portion of the second portion protrudes from the resin layer. 請求項１から請求項３のいずれかに記載の半導体装置において、
前記樹脂突起は、前記樹脂層とオーバーラップするように形成されてなる半導体装置。 The semiconductor device according to any one of claims 1 to 3,
The resin protrusion is a semiconductor device formed so as to overlap the resin layer. 請求項１から請求項３のいずれかに記載の半導体装置において、
前記樹脂突起は、前記樹脂層とオーバーラップしないように形成されてなる半導体装置。 The semiconductor device according to any one of claims 1 to 3,
The resin protrusion is a semiconductor device formed so as not to overlap the resin layer. 請求項１から請求項５のいずれかに記載の半導体装置において、
前記樹脂層は、前記配線に沿って延びるように形成されてなる半導体装置。 The semiconductor device according to any one of claims 1 to 5,
The resin layer is a semiconductor device formed so as to extend along the wiring.
JP2005225451A 2005-08-03 2005-08-03 Semiconductor device Expired - Fee Related JP4968424B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005225451A JP4968424B2 (en) 2005-08-03 2005-08-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005225451A JP4968424B2 (en) 2005-08-03 2005-08-03 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2007042867A JP2007042867A (en) 2007-02-15
JP4968424B2 true JP4968424B2 (en) 2012-07-04

Family

ID=37800573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005225451A Expired - Fee Related JP4968424B2 (en) 2005-08-03 2005-08-03 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4968424B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4572376B2 (en) 2007-07-30 2010-11-04 セイコーエプソン株式会社 Semiconductor device manufacturing method and electronic device manufacturing method
JP4488254B2 (en) 2008-03-03 2010-06-23 セイコーエプソン株式会社 Semiconductor module
JP4535295B2 (en) 2008-03-03 2010-09-01 セイコーエプソン株式会社 Semiconductor module and manufacturing method thereof
JP5088488B2 (en) * 2008-03-03 2012-12-05 セイコーエプソン株式会社 Semiconductor module and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW324847B (en) * 1996-12-13 1998-01-11 Ind Tech Res Inst The structure of composite bump
JPH1167776A (en) * 1997-08-21 1999-03-09 Citizen Watch Co Ltd Protruded electrode and its manufacture
JP2001127256A (en) * 1999-10-29 2001-05-11 Fuji Xerox Co Ltd Semiconductor device
JP4156205B2 (en) * 2001-03-16 2008-09-24 株式会社フジクラ Semiconductor package and semiconductor package manufacturing method
JP2003068736A (en) * 2001-08-24 2003-03-07 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP3994989B2 (en) * 2004-06-14 2007-10-24 セイコーエプソン株式会社 Semiconductor device, circuit board, electro-optical device, and electronic apparatus
JP4654821B2 (en) * 2005-08-01 2011-03-23 セイコーエプソン株式会社 Semiconductor device and electronic device
JP4328970B2 (en) * 2005-08-02 2009-09-09 セイコーエプソン株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2007042867A (en) 2007-02-15

Similar Documents

Publication Publication Date Title
JP4328970B2 (en) Semiconductor device
KR100861153B1 (en) A semiconductor device
JP4235835B2 (en) Semiconductor device
US7825518B2 (en) Semiconductor device and method of manufacturing the same
JP4269173B2 (en) Semiconductor device and manufacturing method thereof
JP4968424B2 (en) Semiconductor device
JP4061506B2 (en) Manufacturing method of semiconductor device
JP4224717B2 (en) Semiconductor device
JP2007081039A (en) Semiconductor device
JP4145902B2 (en) Semiconductor device and manufacturing method thereof
JP4296434B2 (en) Semiconductor device
JP4305667B2 (en) Semiconductor device
JP4656311B2 (en) Electronic module
JP2007115957A (en) Semiconductor device and manufacturing method thereof
JP4273347B2 (en) Semiconductor device
JP4654790B2 (en) Semiconductor device and manufacturing method thereof
JP2007115958A (en) Semiconductor device
JP2007019410A (en) Semiconductor device, and method of manufacturing electronic module
KR100816348B1 (en) Semiconductor device
JP4720992B2 (en) Semiconductor device
JP2008103584A (en) Semiconductor device, electronic device, and their manufacturing methods
JP2008091691A (en) Semiconductor device, electronic device, and manufacturing method of electronic device
JP2007012811A (en) Method of manufacturing semiconductor device
JP2006351922A (en) Method for manufacturing semiconductor device
JP2010171190A (en) Semiconductor device and electronic module, manufacturing methods of semiconductor device and electronic module, and inspection method of electronic module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080625

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120307

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120320

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees