JP2008102143A

JP2008102143A - ハイブリダイゼーション検出装置

Info

Publication number: JP2008102143A
Application number: JP2007287780A
Authority: JP
Inventors: Tomoaki Yabe; 友章矢部; Koji Hashimoto; 幸二橋本; Hidemi Ishiuchi; 秀美石内; Junichi Miyamoto; 順一宮本
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-11-05
Filing date: 2007-11-05
Publication date: 2008-05-01

Abstract

【課題】測定環境の変動を補償された状態で高精度に行うハイブリダイゼーション検出装置を提供する。
【解決手段】検体ＤＮＡプローブ１２が固定されたプローブ電極１１と、プローブと検体溶液がハイブリダイゼーションを起こしている場合のプローブ電極電流に等しい電流Ｉ_１と、プローブと検体溶液がハイブリダイゼーションを起こしていない場合のプローブ電極電流に等しい電流Ｉ_０とを発生させ、検体溶液にさらしたプローブ電極１１に流れるプローブ電極電流Ｉ_ｔａを検知し、電流Ｉ_０及びＩ_１とを電流増幅及び電流電圧変換した後に比較してプローブ電極１１上でのハイブリダイゼーションの有無を判定する。
【選択図】図１

Description

本発明は、測定環境の変動を補償された状態で高精度に行うハイブリダイゼーション検出装置に関する。

従来、ハイブリダイゼーションを検出するための装置としては、例えば、特許文献１に開示されている検出装置がある。この検出装置では、基板上にプローブとなる核酸を固定した電極が設けられている。そして、基板上の核酸を反応槽内のサンプルを含む緩衝液に浸し、サンプルと核酸とをハイブリダイゼーションさせる。そしてハイブリダイゼーションした電極には、核酸とサンプルとの間で酸化還元反応が起こって電荷が放出され、プローブ電極からの電流値あるいは電圧値などを測定し、測定結果より、サンプル中に含まれる検出対象とした核酸の量が算出される。
特開平１０−１４６１８３号

しかしながら、上記構成のＤＮＡチップでは、ハイブリダイゼーションが生じる場合と生じない場合のプローブ電極電流値はＳ／Ｎ比が１．５程度と小さく、その絶対値も数１０ｎＡと非常に小さい。また、電流値は一般に温度、検体溶液濃度などにより変動する。このため、ハイブリダイゼーションが生じているか否かを判定するための精度の高いプローブ電極電流の測定が困難であるという問題があった。

本発明は上記課題を解決するためになされたもので、その目的とするところは、測定環境の変動を補償された状態で高精度に行うハイブリダイゼーション検出装置を提供することにある。

本発明の一の観点によれば、所定の塩基配列を有する検出用プローブが固定され、未知の塩基配列を有する検体を含む溶液に晒されるべき検出用プローブ電極と、
前記溶液中でハイブリダイゼーションを起こす既知の塩基配列を有する第１の参照プローブと、前記溶液中でハイブリダイゼーションを起こさない既知の塩基配列を有する第２の参照プローブとが固定された参照プローブ電極と、
前記検出用プローブ電極からの検出用プローブ電極電流を増幅して検出用プローブ信号を出力する増幅回路と、
前記参照プローブ電極からの、前記第１の参照プローブがハイブリダイゼーションを起こした場合の参照プローブ電流（Ｉ_１）と前記第２の参照プローブがハイブリダイゼーションを起こさない場合の参照プローブ電流（Ｉ_０）を加算した参照プローブ電極電流（Ｉ_ｒ）を増幅した参照用加算信号を出力する加算出力回路と、
前記検出用プローブ信号と前記参照用加算信号とを比較して前記未知の塩基配列を有する検体と前記検出用プローブとの間で生じるハイブリダイゼーションを検出する判定回路と、
を具備してなるハイブリダイゼーション検出装置において、
前記参照プローブ電極電流Ｉ_ｒは、判定電流率をＩとすると、
（Ｉ_１−Ｉ_Ｏ）×Ｉ／１００＋Ｉ_０＝Ｉ_ｒ
ここで、３０≦Ｉ＜５０
の関係を有することを特徴とするハイブリダイゼーション検出装置が提供される。

本発明の一の実施形態によれば、前記増幅回路は、前記検出用プローブ電流を電流増幅する第１の電流増幅回路及び電流増幅された前記検出用プローブ電流を電圧信号に変換して前記検出用プローブ信号として出力する第１の電流電圧変換回路を含み、
前記加算出力回路は、前記参照プローブ電極電流を加算して電流増幅する第２の電流増幅回路及び電流増幅された前記加算参照プローブ電極電流を電圧信号に変換して前記参照用加算信号として出力する第２の電流電圧変換回路を含む。

また、本発明の別の一の実施形態によれば、前記検出用プローブ電極は、電極面積Ｓを有し、前記参照プローブ電極は、略電極面積Ｓを有する。

また、本発明の別の一の実施形態によれば、前記第１の参照プローブ及び前記第２の参照プローブは、（１−ｑ_１）：ｑ_１（ｑ_１＜１）の割合で前記参照プローブ電極に固定される。

また、本発明の別の一の実施形態によれば、前記加算出力回路は、前記参照プローブ電極電流をｐ_１倍に増幅して参照用加算信号を出力し、
前記第１の増幅回路は、前記検出用プローブ電流をｐ_１倍して前記検出用プローブ信号を出力する。

更に、本発明の別の一の実施形態によれば、前記検出用プローブ電極は、複数用意され、当該複数の検出用プローブ電極並びに前記参照プローブ電極は、行列に配列されて前記溶液に晒される。

本発明によれば、検体ＤＮＡプローブの電流と、ハイブリダイゼーションを起こし、あるいは起こさないことが確実な既知の参照プローブの電流を比較検知することにより、検体ＤＮＡプローブのハイブリダイゼーションの有無の判定を測定環境の変動を補償された状態で高精度に行うことができる。

以下、必要に応じて図面を参照しながら、この発明の一実施の形態に係るハイブリダイゼーション検出装置を説明する。

以下、図面を参照しながら本発明の実施形態を説明する。

（第１実施形態）
図１は本発明の第１実施形態に係るハイブリダイゼーション検出装置の全体構成を示す図である。この図１に示されるハイブリダイゼーション検出装置が例えば半導体などにより構成されたチップに形成される。

図１に示すように、プローブ電極１１に検体ＤＮＡプローブ１２が固定されている。参照プローブ電極２１には参照ＤＮＡプローブ２２が固定されている。参照プローブ電極３１には参照ＤＮＡプローブ３２が固定されている。

参照ＤＮＡプローブ２２は、ハイブリダイゼーションが確実に起こっていることが既知の参照ＤＮＡ試料からなる。参照ＤＮＡプローブ３２は、ハイブリダイゼーションが確実に起こっていないことが既知の参照ＤＮＡ試料からなる。

また、図１には図示していないが、このハイブリダイゼーション検出装置は、プローブ電極１１，参照プローブ電極２１及び３１に対向してそれぞれ共通の電位に保持される対向電極を備え、かつプローブ電極１１，参照プローブ電極２１及び３１の近傍にそれぞれ共通の電位に保持される参照電極を備える。

また、この検出装置では、プローブ電極１１がアレイ状に複数配列されている。また、この検出装置には、参照プローブ電極２１及び３１がそれぞれ１つずつ設けられている。もちろん、これら参照プローブ電極２１及び３１は、１つのチップにそれぞれ複数設けられていてもよい。

プローブ電極１１には、トランジスタＴｒ_ａ１〜Ｔｒ_ａ５からなる電流増幅回路及びＩ／Ｖ変換回路に接続されている。この電流増幅回路及びＩ／Ｖ変換回路は、プローブ電極１１から流れる電流Ｉ_ｔａの電流増幅を行う機能と、かつその増幅電流を電圧Ｖ_ｔａに変換するＩ／Ｖ変換機能、すなわち電流電圧変換機能を有する。

［プローブ電極１１］
プローブ電極１１は、トランジスタＴｒ_ａ０のドレイン電極と接続されている。トランジスタＴｒ_ａ０のゲート電極はワード線ｉに接続され、またソース電極はビット線ｊに接続されている。

ビット線ｊには、トランジスタＴｒ_ａ１のドレイン電極及びゲート電極が接続されている。トランジスタＴｒ_ａ１のソース電極はトランジスタＴｒ_ａ２のドレイン電極と接続されている。トランジスタＴｒ_ａ１とトランジスタＴｒ_ａ４のゲート電極が接続されている。これにより、トランジスタＴｒ_ａ１とトランジスタＴｒ_ａ４がカレントミラー構造をなしている。トランジスタＴｒ_ａ１とトランジスタＴｒ_ａ４は、例えばそれぞれのゲート幅の比がａ：ｂに設定されることにより、トランジスタＴｒ_ａ１のドレイン電極からソース電極に流れるドレイン電流Ｉ_ＤＳａ１に対するトランジスタＴｒ_ａ４のドレイン電極からソース電極に流れるドレイン電流Ｉ_ＤＳａ４の電流増幅率がｂ／ａ倍に設定される。

トランジスタＴｒ_ａ４のドレイン電極はトランジスタＴｒ_ａ３のドレイン電極と接続されている。トランジスタＴｒ_ａ４のソース電極はトランジスタＴｒ_ａ５のドレイン電極と接続されている。トランジスタＴｒ_ａ２及びトランジスタＴｒ_ａ５のソース電極は接地されている。トランジスタＴｒ_ａ２とトランジスタＴｒ_ａ５は、それぞれのゲート幅の比はトランジスタＴｒ_ａ１とＴｒ_ａ４と同一の比のａ：ｂに設定される。これにより、トランジスタＴｒ_ａ２に流れるドレイン電流Ｉ_ＤＳａ２に対するトランジスタＴｒ_ａ５のドレイン電流Ｉ_ＤＳａ５の電流増幅率がｂ／ａ倍に設定される。

トランジスタＴｒ_ａ３はＰＭＯＳトランジスタであり、ゲート電位はＰＭＯＳバイアス電位Ｖ_ＰＭＯＳに設定される。トランジスタＴｒ_ａ０、Ｔｒ_ａ１、Ｔｒ_ａ２、Ｔｒ_ａ４、Ｔｒ_ａ５はＮＭＯＳトランジスタであり、トランジスタＴｒ_ａ２、Ｔｒ_ａ５のゲート電位はＮＭＯＳバイアス電位Ｖ_ＮＭＯＳに設定される。

トランジスタＴｒ_ａ４のドレイン電極とトランジスタＴｒ_ａ３の間の電圧Ｖ_ｔａは、差動増幅器Ｄ_０の反転入力端子及び差動増幅器Ｄ_１の非反転入力端子に接続される。また、トランジスタＴｒ_ａ３のソース電極には電源電圧Ｖ_ＤＤが与えられている。

トランジスタＴｒ_ａ１〜Ｔｒ_ａ５によるＩ／Ｖ変換作用は以下の通りである。

トランジスタＴｒ_ａ１〜Ｔｒ_ａ５は、それぞれトランジスタの５極管領域で動作する。この５極管領域では、トランジスタのゲート電圧Ｖ_ＧＳが一定の場合、トランジスタのドレインからソースに流れるドレイン電流Ｉ_ＤＳが一定で、ソースに対するドレインの電圧Ｖ_ＤＳが変動する。

プローブ電極１１のワード線ｉが選択されると、プローブ電極１１からの電荷がトランジスタＴｒ_ａ０のドレイン電極からソース電極に流れる。また、プローブ電極１１のビット線ｊが選択されると、このビット線ｊに接続されたトランジスタＴｒ_ａ１及びＴｒ_ａ４が動作を開始する。

また、トランジスタＴｒ_ａ２、Ｔｒ_ａ３及びＴｒ_ａ５の各ゲート電極にはバイアス電位Ｖ_ＰＭＯＳあるいはＶ_ＮＭＯＳが印加されているため、これらトランジスタＴｒ_ａ２、Ｔｒ_ａ３及びＴｒ_ａ５のゲート電位は変動せず、トランジスタＴｒ_ａ１及びＴｒ_ａ４のみのゲート電位が変動する。

プローブ電極１１から流れる電流Ｉ_ｔａが増加すると、トランジスタＴｒ_ａ１のゲート電圧Ｖ_ｇａ１は高くなる。この場合、トランジスタＴｒ_ａ１，Ｔｒ_ａ２，Ｔｒ_ａ４，Ｔｒ_ａ５によるドレイン及びソース間の抵抗は小さくなるため、電圧Ｖ_ｔａは小さくなる。

一方、プローブ電極１１から流れる電流Ｉ_ｔａが減少すると、トランジスタＴｒ_ａ１のゲート電圧Ｖ_ｇａ１は低くなる。この場合、電流Ｉ_ｔａが増加した場合と逆に作用するため、トランジスタＴｒ_ａ１，Ｔｒ_ａ２，Ｔｒ_ａ４，Ｔｒ_ａ５によるドレイン及びソース間の抵抗は大きくなるため、電圧Ｖ_ｔａは大きくなる。

このような動作により、電流Ｉ_ｔａが大きい場合には電圧Ｖ_ｔａが小さくなり、電流Ｉ_ｔａが小さい場合には電圧Ｖ_ｔａが大きくなり、電流値を電圧値に変換することができる。

以上のようにして、プローブ電極１１から流れる電流Ｉ_ｔａは、電流増幅され、かつ増幅電流が電圧に変換されてＶ_ｔａとして取り出される。

［参照プローブ電極２１］
参照プローブ電極２１には、トランジスタＴｒ_ｂ１〜Ｔｒ_ｂ５からなる電流増幅回路及びＩ／Ｖ変換回路に接続されている。この電流増幅回路及びＩ／Ｖ変換回路は、参照プローブ電極２１から流れる電流Ｉ_１の電流増幅を行い、かつその増幅電流を電圧Ｖ_１に変換する。

この参照プローブ電極２１は、トランジスタＴｒ_ｂ０のドレイン電極と接続されている。トランジスタＴｒ_ｂ０のゲート電極はワード線ｉの立ち上がり電圧と同一の電源電圧Ｖ_ＤＤに設定されている。

トランジスタＴｒ_ｂ０のソース電極には、トランジスタＴｒ_ｂ１のドレイン電極及びゲート電極が接続されている。トランジスタＴｒ_ｂ１のソース電極はトランジスタＴｒ_ｂ２のドレイン電極と接続されている。トランジスタＴｒ_ｂ１とトランジスタＴｒ_ｂ４のゲート電極が接続されている。これにより、トランジスタＴｒ_ｂ１とトランジスタＴｒ_ｂ４がカレントミラー構造をなしている。トランジスタＴｒ_ｂ１とトランジスタＴｒ_ｂ４は、例えばそれぞれのゲート幅の比がａ：ｂに設定されることにより、トランジスタＴｒ_ｂ１のドレイン電極からソース電極に流れるドレイン電流Ｉ_ＤＳｂ１に対するトランジスタＴｒ_ｂ４のドレイン電極からソース電極に流れるドレイン電流Ｉ_ＤＳｂ４の電流増幅率がａ／ｂ倍に設定される。

トランジスタＴｒ_ｂ４のドレイン電極はトランジスタＴｒ_ｂ３のドレイン電極と接続されている。トランジスタＴｒ_ｂ４のソース電極はトランジスタＴｒ_ｂ５のドレイン電極と接続されている。トランジスタＴｒ_ｂ２及びトランジスタＴｒ_ｂ５のソース電極は接地されている。トランジスタＴｒ_ｂ２とトランジスタＴｒ_ｂ５は、それぞれのゲート幅の比はトランジスタＴｒ_ｂ１とＴｒ_ｂ４と同一の比のａ：ｂに設定される。これにより、トランジスタＴｒ_ｂ２に流れるドレイン電流Ｉ_ＤＳｂ２に対するトランジスタＴｒ_ｂ５のドレイン電流Ｉ_ＤＳｂ５の電流増幅率がｂ／ａ倍に設定される。

トランジスタＴｒ_ｂ３はＰＭＯＳトランジスタであり、ゲート電位はＰＭＯＳバイアス電位Ｖ_ＰＭＯＳに設定される。トランジスタＴｒ_ｂ０、Ｔｒ_ｂ１、Ｔｒ_ｂ２、Ｔｒ_ｂ４、Ｔｒ_ｂ５はＮＭＯＳトランジスタであり、トランジスタＴｒ_ｂ２、Ｔｒ_ｂ５のゲート電位はＮＭＯＳバイアス電位Ｖ_ＮＭＯＳに設定される。

トランジスタＴｒ_ｂ４のドレイン電極とトランジスタＴｒ_ｂ３の間の電圧Ｖ_０は、差動増幅器Ｄ_１の非反転入力端子に接続される。また、トランジスタＴｒ_ｂ３のソース電極には電源電圧Ｖ_ＤＤが与えられている。

これら各トランジスタＴｒ_ｂ１〜Ｔｒ_ｂ５は、プローブ電極１１に接続されたトランジスタＴｒ_ａ１〜Ｔｒ_ａ５にそれぞれ対応して同一の構成となっている。従って、トランジスタＴｒ_ｂ１〜Ｔｒ_ｂ５によるＩ／Ｖ変換作用は、トランジスタＴｒ_ａ１〜Ｔｒ_ａ５によるＩ／Ｖ変換作用と共通するので詳細な説明は省略する。

このようなトランジスタＴｒ_ｂ０〜Ｔｒ_ｂ５により、参照プローブ電極２１から流れる電流Ｉ１は、電流増幅され、かつ増幅電流が電圧に変換されてＶ_１として取り出される。

［参照プローブ電極３１］
参照プローブ電極３１には、トランジスタＴｒ_ｃ１〜Ｔｒ_ｃ５からなる電流増幅回路及びＩ／Ｖ変換回路に接続されている。この電流増幅回路及びＩ／Ｖ変換回路は、参照プローブ電極３１から流れる電流Ｉ_０の電流増幅を行い、かつその増幅電流を電圧Ｖ_０に変換する。

この参照プローブ電極３１に接続されるトランジスタＴｒ_ｃ０〜Ｔｒ_ｃ５の構成は参照プローブ電極２１に接続されたトランジスタＴｒ_ｂ０〜Ｔｒ_ｂ５と全く同一であるので詳細な説明は省略する。

これらトランジスタＴｒ_ｃ０〜Ｔｒ_ｃ５により、参照プローブ電極２１から流れる電流Ｉ_０は、電流増幅され、かつ増幅電流が電圧に変換されてＶ_０として取り出される。

トランジスタＴｒ_ｃ４のドレイン電圧Ｖ_０は、差動増幅器Ｄ_０の反転入力端子に接続されている。

［差動増幅器Ｄ_０〜Ｄ_２］
差動増幅器Ｄ_０は、プローブ電極１１側のトランジスタＴｒ_ａ４のドレイン電圧Ｖ_ｔａと、参照プローブ電極３１側のトランジスタＴｒ_ｃ４のドレイン電圧Ｖ_０を入力として、これら電圧Ｖ_ｔａとＶ_０の差に比例した差動電圧Ｖ_ｐを出力する。

差動増幅器Ｄ_１は、プローブ電極１１側のトランジスタＴｒ_ａ４のドレイン電圧Ｖ_ｔａと、参照プローブ電極２１側のトランジスタＴｒ_ｂ４のドレイン電圧Ｖ_１を入力として、これら電圧Ｖ_ｔａとＶ_１の差に比例した差動電圧Ｖ_ｑを出力する。

差動増幅器Ｄ_２は、差動増幅器Ｄ_０の出力電圧Ｖ_ｐ及び差動増幅器Ｄ_１の出力電圧Ｖ_ｑを入力とし、これら電圧Ｖ_ｐ及びＶ_ｑの差に比例した差動電圧Ｖ_ＯＵＴを出力する。

［装置動作］
以上のように構成されたハイブリダイゼーション検出装置の動作を説明する。

［ハイブリダイゼーションが生じている場合］
まず、検体ＤＮＡプローブ１２が、プローブ電極１１上で検体ＤＮＡとハイブリダイゼーションを起こしている場合について説明する。

本実施形態に示されるハイブリダイゼーション検出装置の各電極を、塩基配列が未知のＤＮＡ溶液に挿入剤とともにさらす。この溶液への浸漬によりハイブリダイゼーションが生じている場合、挿入材とハイブリダイゼーション部位との間で酸化還元反応が生じて電荷が放出される。この電荷放出により、プローブ電極１１にプローブ電極電流Ｉ_ｔａが流れる。

また、参照プローブ電極２１上では、ハイブリダイゼーションが生じ、これに応じた電荷放出がプローブ電極１１上の場合と同様に得られる。この電荷放出により、参照プローブ電極２１に参照プローブ電極電流Ｉ１が流れる。

一方、参照プローブ電極３１上では、検体ＤＮＡとハイブリダイゼーションを起こさない。従って、プローブ電極１１や参照プローブ電極２１上で見られたような電荷放出は起こらない。この場合に参照プローブ電極３１上に流れる参照プローブ電極電流をＩ_０とする。

このとき、プローブ電極電流Ｉ_ｔａ及び参照プローブ電極電流Ｉ_０、Ｉ_１は
Ｉ_ｔａ＞（Ｉ_０＋Ｉ_１）／２ …（１ａ）
を満たす。また、これら電流Ｉ_ｔａ、Ｉ_０及びＩ_１は、図１のトランジスタＴｒ_ａ１〜Ｔｒ_ａ５、Ｔｒ_ｂ１〜Ｔｒ_ｂ５、Ｔｒ_ｃ１〜Ｔｒ_ｃ５による電流増幅及びＩ／Ｖ変換を経て、電圧Ｖ_ｔａ、Ｖ_０及びＶ_１に変換され、差動増幅器Ｄ_０及びＤ_１に出力される。

各電極１１，２１，３１における電流増幅率は同一であり、またＩ／Ｖ変換の際に電流と電圧の大小関係が逆転するため、上記電流に関する式（１ａ）に基づき以下の式（２ａ）が成立する。

Ｖ_ｔａ＜（Ｖ_０＋Ｖ_１）／２ …（２ａ）
電圧Ｖ_ｔａ及びＶ_０は、差動増幅器Ｄ_０により差動増幅されて電圧Ｖ_ｐが得られる。従って、Ｖ_ｐ＝ｅ（Ｖ_０−Ｖ_ｔａ）が成立する。ｅは定数である。また、電圧Ｖ_ｔａ及びＶ_１は、差動増幅器Ｄ_１により差動増幅されて電圧Ｖ_ｑが得られる。従って、Ｖ_ｑ＝ｅ（Ｖ_ｔａ−Ｖ_１）が成立する。

このとき、電圧Ｖ_ｐ及びＶ_ｑを比較すると、
Ｖ_ｑ＜Ｖ_ｐ …（３ａ）
となる。従って、Ｖ_ｐを反転入力として、かつＶ_ｑを非反転入力として差動増幅器Ｄ_２により差動増幅されることにより、この差動増幅器Ｄ_２の出力電圧Ｖ_ＯＵＴはロー状態となる。

［ハイブリダイゼーションが生じていない場合］
次に、検体ＤＮＡプローブ１２が、プローブ電極１１上で検体ＤＮＡとハイブリダイゼーションを起こしていない場合について説明する。

ハイブリダイゼーションが生じていない場合、参照プローブ電極２１上で見られたような電荷放出は起こらない。この場合にプローブ電極１１上に流れる参照プローブ電極電流をＩ_ｔａとする。

また、参照プローブ電極２１上では、ハイブリダイゼーションが生じ、これに応じた電荷放出が得られる。この電荷放出により、参照プローブ電極２１に参照プローブ電極電流Ｉ_１が流れる。

さらに、参照プローブ電極３１上では、検体ＤＮＡとハイブリダイゼーションを起こさない。従って、参照プローブ電極２１上で見られたような電荷放出は起こらない。この場合に参照プローブ電極３１上に流れる参照プローブ電極電流をＩ_０とする。

このとき、プローブ電極電流Ｉ_ｔａ及び参照プローブ電極電流Ｉ_０、Ｉ_１は
Ｉ_ｔａ＜（Ｉ_０＋Ｉ_１）／２ …（１ｂ）
を満たす。また、これら電流Ｉ_ｔａ、Ｉ_０及びＩ_１は、図１のトランジスタＴｒ_ａ１〜Ｔｒ_ａ５、Ｔｒ_ｂ１〜Ｔｒ_ｂ５、Ｔｒ_ｃ１〜Ｔｒ_ｃ５による電流増幅及びＩ／Ｖ変換を経て、電圧Ｖ_ｔａ、Ｖ_０及びＶ_１に変換され、差動増幅器Ｄ_０及びＤ_１に出力される。

各電極１１，２１，３１における電流増幅率は同一であり、またＩ／Ｖ変換の際に電流と電圧の大小関係が逆転するため、上記電流に関する式（１ｂ）に基づき以下の式（２ｂ）が成立する。

Ｖ_ｔａ＞（Ｖ_０＋Ｖ_１）／２ …（２ｂ）
電圧Ｖ_ｔａ及びＶ_０は、差動増幅器Ｄ_０により差動増幅されて電圧Ｖ_ｐが得られる。従って、Ｖ_ｐ＝ｅ（Ｖ_０−Ｖ_ｔａ）が成立する。ｅは正の定数である。

また、電圧Ｖ_ｔａ及びＶ_１は、差動増幅器Ｄ_１により差動増幅されて電圧Ｖ_ｑが得られる。従って、Ｖ_ｑ＝ｅ（Ｖ_ｔａ−Ｖ_１）が成立する。

このとき、電圧Ｖ_ｐ及びＶ_ｑを比較すると、
Ｖ_ｑ＞Ｖ_ｐ …（３ｂ）
となる。従って、Ｖ_ｐを反転入力として、かつＶ_ｑを非反転入力として差動増幅器Ｄ_２により差動増幅されることにより、この差動増幅器Ｄ_２の出力電圧Ｖ_ＯＵＴはハイ状態となる。

このように本実施形態によれば、ハイブリダイゼーションを起こすことが確実な既知のプローブとハイブリダイゼーションを起こさないことが確実な既知のプローブを用いて参照電極電流を発生させ、この電流とプローブ電流を比較することにより、温度、検体ＤＮＡプローブの溶液濃度、電源電圧といった測定環境の変動が補償され、高精度のハイブリダイゼーション検知が可能となる。

なお、本実施形態では、プローブ電極電流と参照プローブ電極電流のそれぞれをＩ／Ｖ変換し、電圧同士を比較してハイブリダイゼーションの有無を判定する例を示したが、これに限定されるものではない。電圧に変換することなく、電流同士を比較してハイブリダイゼーションの有無を判定してもよい。この場合、例えばプローブ電極電流としてトランジスタＴｒ_ａ５のドレイン電流Ｉ_ＤＳａ５を、参照プローブ電極電流としてトランジスタＴｒ_ｂ５及びＴｒ_ｃ５のドレイン電流Ｉ_ＤＳｂ５，Ｉ_ＤＳｃ５を比較すればよい。もちろん、電流増幅前のトランジスタＴｒ_ａ２、Ｔｒ_ｂ２及びＴｒ_ｃ２のドレイン電流Ｉ_ＤＳａ２、Ｉ_ＤＳｂ２、Ｉ_ＤＳｃ２を比較してもよい。

（第２実施形態）
図２は本発明の第２実施形態に係るハイブリダイゼーション検出装置の全体構成を示す図である。なお、以下の実施形態において前述の実施形態と重複する構成については同一符号を付し、その詳細な説明は省略する。この図２に示されるハイブリダイゼーション検出装置が例えば半導体などにより構成されたチップに形成される。

図２に示すように、プローブ電極１１に検体ＤＮＡプローブ１２が固定されている。プローブ電極１１の電極面積をＳとする。また、参照プローブ電極４１には参照ＤＮＡプローブ４２が固定されている。参照プローブ電極５１には参照ＤＮＡプローブ５２が固定されている。

参照ＤＮＡプローブ４２は、ハイブリダイゼーションが確実に起こっていることが既知の参照ＤＮＡ試料からなる。参照ＤＮＡプローブ５２は、ハイブリダイゼーションが確実に起こっていないことが既知の参照ＤＮＡ試料からなる。

また、図２には図示していないが、プローブ電極１１，参照プローブ電極４１及び５１に対向してそれぞれ共通の電位に保持される対向電極を備え、かつプローブ電極１１，参照プローブ電極４１及び５１の近傍にそれぞれ共通の電位に保持される参照電極を備える。

このハイブリダイゼーション検出装置には、プローブ電極１１がアレイ状に複数配列されている。また、この検出装置には、参照プローブ電極４１及び５１がそれぞれ１つずつ設けられている。もちろん、これら参照プローブ電極４１及び５１は、１つのチップにそれぞれ複数設けられていてもよい。

プローブ電極１１には、トランジスタＴｒ_ａ１〜Ｔｒ_ａ５からなる電流増幅回路及びＩ／Ｖ変換回路に接続されている。この電流増幅回路及びＩ／Ｖ変換回路は、プローブ電極１１から流れる電流Ｉ_ｔａの電流増幅を行い、かつその増幅電流を電圧Ｖ_ｔａに変換する。その動作については、第１実施形態と共通するので省略する。この電圧Ｖ_ｔａは、差動増幅器Ｄ_３の非反転入力端子に接続されている。

［参照プローブ電極４１，５１］
トランジスタＴｒ_ｄ０のドレイン電極には、参照プローブ電極４１及び５１が並列に接続されている。参照プローブ電極４１の電極面積をＳ×ｋ_１（ｋ_１＜１）とすると、参照プローブ電極５１の電極面積はＳ×（１−ｋ_１）である。なお、本実施形態では以下説明の便宜のためｋ_１＝１／２として説明するが、０＜ｋ１＜１のいかなる値をとってもよい。

トランジスタＴｒ_ｄ０のゲート電極は、ワード線ｉの立ち上がり電圧と同一の電源電圧Ｖ_ＤＤに設定されている。また、このトランジスタＴｒｄ０を介してトランジスタＴｒ_ｄ１〜Ｔｒ_ｄ５が接続されている。これらトランジスタＴｒ_ｄ１〜Ｔｒ_ｄ５は、第１実施形態に示すトランジスタＴｒ_ｂ１〜Ｔｒ_ｂ５とそれぞれ対応し、かつ同一の構成をとっており、電流増幅回路及びＩ／Ｖ変換回路として機能する。従って、その機能の詳細については省略する。この電流増幅回路及びＩ／Ｖ変換回路は、参照プローブ電極４１から流れる参照プローブ電極電流Ｉ_１／２と、参照プローブ電極５１から流れる参照プローブ電極電流Ｉ_０／２の電流の和に対して電流増幅を行い、かつその増幅電流を電圧Ｖ_ｒに変換する。この電圧Ｖ_ｒは、差動増幅器Ｄ_３の反転入力端子に接続されている。

［差動増幅器Ｄ_３］
差動増幅器Ｄ_３は、プローブ電極１１側でプローブ電極電流Ｉ_ｔａが電流増幅され、かつＩ／Ｖ変換された、トランジスタＴｒ_ａ４のドレイン電圧Ｖ_ｔａを非反転入力として、参照プローブ電極４１，５１側でプローブ電極電流Ｉ_ｒが電流増幅され、かつＩ／Ｖ変換された、トランジスタＴｒ_ｄ４のドレイン電圧Ｖ_ｒを反転入力として、これら電圧Ｖ_ｔａ及びＶ_ｒの差に比例した差動電圧Ｖ_ＯＵＴを出力する。

本実施形態に示されるハイブリダイゼーション検出装置の各電極を、塩基配列が未知の検体ＤＮＡ溶液に挿入剤とともにさらす。この溶液への浸漬によりハイブリダイゼーションが生じている場合、検体ＤＮＡプローブ１２と検体ＤＮＡとのハイブリダイゼーションにより、挿入材とハイブリダイゼーション部位との間で酸化還元反応が生じて電荷が放出される。この電荷放出により、プローブ電極１１にプローブ電極電流Ｉ_ｔａが流れる。

また、参照プローブ電極４１上では、ハイブリダイゼーションが生じ、これに応じた電荷放出がプローブ電極１１上の場合と同様に得られる。この電荷放出により、参照プローブ電極４１に参照プローブ電極電流Ｉ_１／２が流れる。

さらに、参照プローブ電極５１上では、検体ＤＮＡとハイブリダイゼーションを起こさない。従って、プローブ電極１１や参照プローブ電極４１上で見られたような電荷放出は起こらない。この場合に参照プローブ電極５１上に流れる参照プローブ電極電流をＩ_０／２とする。ここで、プローブ電極電流の値及び参照プローブ電極電流の値は、プローブ電極面積に比例する。

このとき、プローブ電極電流Ｉ_ｔａ及び参照プローブ電極電流Ｉ_０／２、Ｉ_１／２は
Ｉ_ｔａ＞Ｉ_ｒ …（４ａ）
を満たす。ここで、Ｉ_ｒ＝（Ｉ_０＋Ｉ_１）／２である。

また、これら電流Ｉ_ｔａ、Ｉ_ｒは、図２のトランジスタＴｒ_ａ１〜Ｔｒ_ａ５、Ｔｒ_ｄ１〜Ｔｒ_ｄ５による電流増幅及びＩ／Ｖ変換を経て、電圧Ｖ_ｔａ、Ｖ_ｒに変換され、差動増幅器Ｄ_３に出力される。

各電極１１，４１，５１における電流増幅率は同一であり、またＩ／Ｖ変換の際に電流と電圧の大小関係が逆転するため、上記電流に関する式（１ａ）に基づき以下の式（２ａ）が成立する。

Ｖ_ｔａ＜Ｖ_ｒ …（５ａ）
電圧Ｖ_ｔａ及びＶ_ｒは、差動増幅器Ｄ_３により差動増幅されて電圧Ｖ_ＯＵＴが得られる。従って、Ｖ_ＯＵＴ＝ｅ（Ｖ_ｔａ−Ｖ_ｒ）が成立する。ｅは定数である。従って、この差動増幅器Ｄ_３の出力電圧Ｖ_ＯＵＴはロー状態となる。

ハイブリダイゼーションが生じていない場合、ハイブリダイゼーションが生じている場合のような電荷放出は起こらない。この場合にプローブ電極１１上に流れる参照プローブ電極電流をＩ_ｔａとする。

また、参照プローブ電極４１上では、検体ＤＮＡとハイブリダイゼーションを起こし、これに応じた電荷放出が得られる。この電荷放出により、参照プローブ電極４１に参照プローブ電極電流Ｉ_１／２が流れる。

さらに、参照プローブ電極５１上では、検体ＤＮＡとハイブリダイゼーションを起こさない。従って、参照プローブ電極４１上で見られたような電荷放出は起こらない。この場合に参照プローブ電極５１上に流れる参照プローブ電極電流をＩ_０／２とする。

このとき、プローブ電極電流Ｉ_ｔａ及び参照プローブ電極電流Ｉ_０／２、Ｉ_１／２は、
Ｉ_ｔａ＜Ｉ_ｒ …（４ｂ）
を満たす。ここで、Ｉ_ｒ＝（Ｉ_０＋Ｉ_１）／２である。また、これら電流Ｉ_ｔａ、Ｉ_ｒは、図２のトランジスタＴｒ_ａ１〜Ｔｒ_ａ５、Ｔｒ_ｄ１〜Ｔｒ_ｄ５による電流増幅及びＩ／Ｖ変換を経て、電圧Ｖ_ｔａ、Ｖ_ｒに変換され、差動増幅器Ｄ_３に出力される。

各電極１１，４１，５１における電流増幅率は同一であり、またＩ／Ｖ変換の際に電流と電圧の大小関係が逆転するため、上記電流に関する式（４ｂ）に基づき以下の式（５ｂ）が成立する。

Ｖ_ｔａ＞Ｖ_ｒ …（５ｂ）
電圧Ｖ_ｔａ及びＶ_ｒは、差動増幅器Ｄ_３により差動増幅されて電圧Ｖ_ＯＵＴが得られる。従って、Ｖ_ＯＵＴ＝ｅ（Ｖ_ｔａ−Ｖ_ｒ）が成立する。ｅは正の定数である。従って、この差動増幅器Ｄ_３の出力電圧Ｖ_ＯＵＴはハイ状態となる。

上記実施形態に係るハイブリダイゼーション検出装置を用いて測定した結果を表１に示す。

表１は、判定電流率Ｉと、この判定電流率に対応する負の誤り率と正の誤り率を示している。判定電流率Ｉとは、ハイブリダイゼーションを起こすことが既知の参照ＤＮＡプローブ２２がハイブリダイゼーションを起こした場合の参照プローブ電極電流値をＩ_１、ハイブリダイゼーションを起こさないことが既知の参照ＤＮＡプローブ３２がハイブリダイゼーションを起こさない場合の参照プローブ電極電流値をＩ_０とした場合の、参照プローブ電極電流Ｉ_ｒの設定率（％）を示している。具体的には、
（Ｉ_１−Ｉ_０）×Ｉ／１００＋Ｉ_０＝Ｉ_ｒ
である。負の誤り率とは、本来はハイブリダイゼーションが生じているのにハイブリダイゼーションが生じていないと誤って判定する率を示す。正の誤り率とは、本来はハイブリダイゼーションが生じていないのにハイブリダイゼーションが生じていると誤って判定する率を示す。

表１に示されるように、判定電流率Ｉは、３０≦Ｉ＜５０において、負の誤り率、正の誤り率ともに２０以下になり、高い測定精度が得られることが分かる。従って、このような判定電流率Ｉ、すなわちハイブリダイゼーションを起こす場合の電流値Ｉ_１と、ハイブリダイゼーションを起こさない場合の電流値Ｉ_０の中間の値よりも電流値Ｉ_０に近い電流率Ｉになるように設定されるのが望ましい。

この第２の実施形態では、Ｉ_ｒ＝（Ｉ_０＋Ｉ_１）／２として説明したが、Ｉ_ｒ≦（Ｉ_０＋Ｉ_１）／２とするのがより精度の高い測定が行えることが表１により示された。

具体的に判定電流率Ｉを調整するためには、電流値Ｉ_０及びＩ_１あるいは電圧値Ｖ_０及びＶ_１の値を電流増幅率などにより調整したり、電圧変換時に調整したり、あるいは参照電流自体を調整すればよい。

また、プローブ電極電流及び参照プローブ電極電流は、電極面積に比例するため、検体ＤＮＡプローブを固定させた電極と、参照ＤＮＡプローブを固定させた電極の総面積とを同一面積とすることにより、それら電極から得られる電流を直接電流増幅、Ｉ／Ｖ変換して比較することで、ハイブリダイゼーションの有無を判定することができる。

なお、本実施形態では、プローブ電極電流と参照プローブ電極電流のそれぞれをＩ／Ｖ変換し、電圧同士を比較してハイブリダイゼーションの有無を判定する例を示したが、これに限定されるものではない。電圧に変換することなく、電流同士を比較してハイブリダイゼーションの有無を判定してもよい。この場合、例えばプローブ電極電流としてトランジスタＴｒ_ａ５のドレイン電流Ｉ_ＤＳａ５を、参照プローブ電極電流としてトランジスタＴｒ_ｄ５のドレイン電流Ｉ_ＤＳｄ５を比較すればよい。もちろん、電流増幅前のトランジスタＴｒ_ａ２及びＴｒ_ｄ２のドレイン電流Ｉ_ＤＳａ２、Ｉ_ＤＳｄ２を比較してもよい。

また、本実施形態では、各参照プローブ電極４１，５１の電極面積をＳ／２としたが、同じ面積とする必要はなく、これら電極４１及び５１の電極面積の和がＳとなるように面積の比率を設定すればよい。

（第３実施形態）
図３は本発明の第３実施形態に係るハイブリダイゼーション検出装置の全体構成を示す図である。この図３に示されるハイブリダイゼーション検出装置が例えば半導体などにより構成されたチップに形成される。

図３に示すように、プローブ電極１１に検体ＤＮＡプローブ１２が２本固定されている。プローブ電極１１の電極面積をＳとする。また、参照プローブ電極６１には参照ＤＮＡプローブ４２及び参照ＤＮＡプローブ５２がそれぞれ１本ずつ固定されている。このように、プローブ電極１１に固定された検体ＤＮＡプローブ１２の本数と参照プローブ電極６１に固定された参照ＤＮＡプローブ４２及び５２は同じ本数にされ、かつ参照ＤＮＡプローブ４２と５２の本数が同じにされる。また、プローブ電極１１の電極面積Ｓと参照プローブ電極６１の電極面積Ｓは同じである。

また、図３には図示していないが、プローブ電極１１及び参照プローブ電極６１に対向してそれぞれ共通の電位に保持される対向電極を備え、かつプローブ電極１１及び参照プローブ電極６１の近傍にそれぞれ共通の電位に保持される参照電極を備える。

［参照プローブ電極４１，５１］
トランジスタＴｒ_ｄ０のドレイン電極には、参照プローブ電極６１が接続されている。

トランジスタＴｒ_ｄ０のゲート電極は、ワード線ｉの立ち上がり電圧と同一の電源電圧Ｖ_ＤＤに設定されている。また、このトランジスタＴｒ_ｄ０を介してトランジスタＴｒ_ｄ１〜Ｔｒ_ｄ５が接続されており、電流増幅回路及びＩ／Ｖ変換回路として機能する。その動作は第２実施形態と共通するので詳細な説明は省略する。この電流増幅回路及びＩ／Ｖ変換回路は、参照プローブ電極６１から流れる参照プローブ電極電流Ｉ_ｒ（Ｉ_０＋Ｉ_１）／２に対して電流増幅を行い、かつその増幅電流を電圧Ｖ_ｒに変換する。この電圧Ｖ_ｒは、差動増幅器Ｄ_３の反転入力端子に接続されている。

［差動増幅器Ｄ_３］
差動増幅器Ｄ_３は、トランジスタＴｒ_ａ４のドレイン電圧Ｖ_ｔａを非反転入力として、トランジスタＴｒ_ｄ４のドレイン電圧Ｖ_ｒを反転入力として、これら電圧Ｖ_ｔａ及びＶ_ｒの差に比例した差動電圧Ｖ_ＯＵＴを出力する。

［ハイブリダイゼーションが生じている場合］
まず、検体ＤＮＡプローブ１２が、プローブ電極１１上で検体ＤＮＡとハイブリダイゼーションを起こしている場合について説明する。ここで、プローブ電極１１に流れるプローブ電極電流をＩ_ｔａ、参照プローブ電極６１に流れる参照プローブ電極電流をＩ_ｒ＝（Ｉ_０＋Ｉ_１）／２とする。

このとき、プローブ電極電流Ｉ_ｔａ及び参照プローブ電極電流Ｉ_ｒは
Ｉ_ｔａ＞Ｉ_ｒ …（６ａ）
を満たす。

なお、望ましくは、第１実施形態に示した判定電流率Ｉの実験結果に従い、参照ＤＮＡプローブ４２がハイブリダイゼーションを起こした場合のプローブ電極電流値をＩ_１、参照ＤＮＡプローブ５２がハイブリダイゼーションを起こさない場合の参照プローブ電極電流値をＩ_０、参照プローブ電極電流Ｉ_ｒとした場合に、（Ｉ_１−Ｉ_０）×Ｉ／１００＋Ｉ_０＝Ｉ_ｒにおける判定電流率Ｉが３０≦Ｉ＜５０の範囲に定められるように参照プローブ電流を調整するのが望ましい。

また、これら電流Ｉ_ｔａ、Ｉ_ｒは、図３のトランジスタＴｒ_ａ１〜Ｔｒ_ａ５、Ｔｒ_ｄ１〜Ｔｒ_ｄ５による電流増幅及びＩ／Ｖ変換を経て、電圧Ｖ_ｔａ、Ｖ_ｒに変換され、差動増幅器Ｄ_３に出力される。

各電極１１，６１における電流増幅率は同一であり、またＩ／Ｖ変換の際に電流と電圧の大小関係が逆転するため、上記電流に関する式（１ａ）に基づき以下の式（２ａ）が成立する。

Ｖ_ｔａ＜Ｖ_ｒ …（７ａ）
電圧Ｖ_ｔａ及びＶ_ｒは、差動増幅器Ｄ_３により差動増幅されて電圧Ｖ_ＯＵＴが得られる。従って、Ｖ_ＯＵＴ＝ｅ（Ｖ_ｔａ−Ｖ_ｒ）が成立する。ｅは定数である。従って、この差動増幅器Ｄ_３の出力電圧Ｖ_ＯＵＴはロー状態となる。

このとき、プローブ電極電流Ｉ_ｔａ及び参照プローブ電極電流Ｉ_ｒは、
Ｉ_ｔａ＜Ｉ_ｒ …（６ｂ）
を満たす。また、これら電流Ｉ_ｔａ、Ｉ_ｒは、図３のトランジスタＴｒ_ａ１〜Ｔｒ_ａ５、Ｔｒ_ｄ１〜Ｔｒ_ｄ５による電流増幅及びＩ／Ｖ変換を経て、電圧Ｖ_ｔａ、Ｖ_ｒに変換され、差動増幅器Ｄ_３に出力される。

各電極１１，４１，５１における電流増幅率は同一であり、またＩ／Ｖ変換の際に電流と電圧の大小関係が逆転するため、上記電流に関する式（６ｂ）に基づき以下の式（７ｂ）が成立する。

Ｖ_ｔａ＞Ｖ_ｒ …（７ｂ）
電圧Ｖ_ｔａ及びＶ_ｒは、差動増幅器Ｄ_３により差動増幅されて電圧Ｖ_ＯＵＴが得られる。従って、Ｖ_ＯＵＴ＝ｅ（Ｖ_ｔａ−Ｖ_ｒ）が成立する。ｅは正の定数である。従って、この差動増幅器Ｄ_３の出力電圧Ｖ_ＯＵＴはハイ状態となる。

また、単一のプローブ電極にハイブリダイゼーションを起こすことが既知なプローブと起こさないことが既知なプローブとを搭載することができるため、プローブ電極数を減らすことができる。

また、本実施形態では、検体ＤＮＡプローブ１２を２本、参照ＤＮＡプローブ４２及び５２をそれぞれ１本とする場合により説明したが、参照ＤＮＡプローブ４２及び５２の本数を等しくし、かつ検体ＤＮＡプローブ１２の本数と参照ＤＮＡプローブ４２及び５２の本数の和を等しくし、これらの本数の比率を変えずにそれぞれの本数を増やしてもよい。

（第４実施形態）
図４は本発明の第４実施形態に係るハイブリダイゼーション検出装置の構成を示す図である。この図４に示されるハイブリダイゼーション検出装置が例えば半導体などにより構成されたチップに形成される。

図４に示すように、複数のプローブ電極７１及び参照プローブ電極８１、９１が行列状に配列されている。複数のプローブ電極７１の各行に、参照プローブ電極８１及び９１がそれぞれ配列され、各行の参照プローブ電極８１により１つの列が構成され、各行の参照プローブ電極９１により１つの列が構成される。プローブ電極７１，参照プローブ電極８１及び９１はそれぞれ同一の電極面積Ｓを有する。

この電極の行列の各行においては、複数のプローブ電極７１と、参照プローブ電極８１及び９１が共通のワード線ｉに接続されている。そして、各ワード線ｉは、それぞれ共通の行選択回路１０１に接続される。行選択回路１０１は、任意の行を選択することにより、任意の一のワード線ｉを立ち上げる。

所定の列に属する複数のプローブ電極７１は、共通のビット線ｊに接続されている。また、複数の参照プローブ電極８１、複数の参照プローブ電極９１も、それぞれ共通のビット線ｊに接続されている。

プローブ電極７１に接続されたビット線ｊは、それぞれ複数の電流増幅回路１０２に接続されている。この電流増幅回路１０２は、ビット線ｊを介して得られるプローブ電極７１からのプローブ電極電流Ｉ_ｔａをｍ倍に増幅する。

また、参照プローブ電極８１及び９１に接続されたビット線ｊは、電流増幅回路１０３に接続されている。この電流増幅回路１０３は、ビット線ｊを介して得られる参照プローブ電極８１及び９１からのそれぞれの参照プローブ電極電流Ｉ_１、Ｉ_０をｍ／２倍に増幅する。

各電流増幅回路１０２には、読み出し増幅回路１０４がそれぞれ対応づけられて設けられている。読み出し増幅回路１０４は、それぞれ対応する電流増幅回路１０２と、それぞれに共通の電流増幅回路１０３に接続されており、これら電流増幅回路１０２，１０３からの増幅電流ｍ×Ｉ_ｔａ、（Ｉ_０＋Ｉ_１）×（ｍ／２）に対してそれぞれＩ／Ｖ変換を行い、かつ得られた各電圧Ｖ_ｔａ、Ｖ_ｒの差動増幅を行い、得られた差動電圧Ｖ_ＯＵＴを一致・不一致データ、すなわちハイブリダイゼーションの有無の判定結果を示すデータとしてＣＭＯＳレベルのデジタルデータに変換し、シフトレジスタ１０５に一括して出力し、シフトレジスタ１０５に格納される。この読み出し増幅回路１０４からシフトレジスタ１０５へのデータ転送は、すべてのシフトレジスタ１０５に対して一斉に一括して行われる。シフトレジスタ１０５に格納されたデータは、データ出力部１０６によりシリアルに読み出される。

図５はプローブ電極７１，参照プローブ電極８１，９１，電流増幅回路１０２，１０３及び読み出し増幅回路１０４を詳細に示す図である。

プローブ電極７１には検体ＤＮＡプローブ７２が固定されている。参照プローブ電極８１には参照ＤＮＡプローブ８２が固定されている。参照プローブ電極９１には参照ＤＮＡプローブ９２が固定されている。参照ＤＮＡプローブ８２は、ハイブリダイゼーションが確実に起こっていることが既知の参照ＤＮＡ試料からなる。参照ＤＮＡプローブ９２は、ハイブリダイゼーションが確実に起こっていないことが既知の参照ＤＮＡ試料からなる。

なお、望ましくは、第１実施形態に示した判定電流率Ｉの実験結果に従い、参照ＤＮＡプローブ８２がハイブリダイゼーションを起こした場合のプローブ電極電流値をＩ_１、参照ＤＮＡプローブ９２がハイブリダイゼーションを起こさない場合の参照プローブ電極電流値をＩ_０、参照プローブ電極電流Ｉ_ｒとした場合に、（Ｉ_１−Ｉ_０）×Ｉ／１００＋Ｉ_０＝Ｉ_ｒにおける判定電流率Ｉが３０≦Ｉ＜５０の範囲に定められるように参照プローブ電流を調整するのが望ましい。

プローブ電極７１，参照プローブ電極８１及び９１に対向して対向電極７３，８３及び９３が設けられている。これら対向電極７３，８３及び９３は、共通の電圧源１１１に接続され、所定の電圧に保持される。

また、検体ＤＮＡプローブ７２，参照ＤＮＡプローブ８２及び９２の近傍にはそれぞれ参照電極７４，８４及び９４が設けられている。これら参照電極７４，８４及び９４は共通の電圧源１１２に接続され、所定の電圧に保持される。

プローブ電極７１，参照プローブ電極８１及び９１にはそれぞれトランジスタＴｒ_ａ０、Ｔｒ_ｂ０及びＴｒ_ｃ０のドレイン電極が接続されている。また、これらトランジスタＴｒ_ａ０、Ｔｒ_ｂ０及びＴｒ_ｃ０のソース電極は共通のワード線ｉに接続されている。

これらトランジスタＴｒ_ａ０、Ｔｒ_ｂ０及びＴｒ_ｃ０のソース電極はそれぞれ別のビット線ｊに接続されている。また、トランジスタＴｒ_ｂ０及びＴｒ_ｃ０のビット線ｊは共通の電流増幅回路１０３に接続され、トランジスタＴｒ_ａ０のビット線ｊは電流増幅回路１０２に接続される。

ワード線ｉが選択されることによりトランジスタＴｒ_ａ０、Ｔｒ_ｂ０及びＴｒ_ｃ０がオンとなり、プローブ電極７１，参照プローブ電極８１及び９１に流れる電流Ｉ_ｔａ、Ｉ_１及びＩ_０がビット線ｊを介して電流増幅回路１０２，１０３に出力される。

電流増幅回路１０２でｍ倍にされた電流ｍ×Ｉ_ｔａは、Ｉ／Ｖ変換回路１０４ｂに出力され、電圧に変換されて電圧Ｖ_ｔａが出力される。電流増幅回路１０３でｍ／２倍にされた電流ｍ×（Ｉ_０＋Ｉ_１）／２は、Ｉ／Ｖ変換回路１０４ａに出力され、電圧に変換されて電圧Ｖ_ｒが出力される。差動増幅回路１０４ｃは、反転入力端子に入力された電圧Ｖ_ｔａと、非反転入力端子に入力された電圧Ｖ_ｒを差動増幅して差動電圧Ｖ_ＯＵＴを出力する。２つのインバータ１０４ｄ，１０４ｅは、この差動電圧Ｖ_ＯＵＴをＣＭＯＳレベルのデジタルデータに変換して出力する。

図６は図５の電流増幅回路１０３及びＩ／Ｖ変換回路１０４ａの詳細な構成を示す図である。図６に示すように、参照プローブ電極８１，９１それぞれの参照プローブ電極電流Ｉ_１，Ｉ_０の和（Ｉ_０＋Ｉ_１）がＮＭＯＳトランジスタＴｒ_ｅ１のゲート電極、ドレイン電極及びＮＭＯＳトランジスタＴｒ_ｅ２のゲート電極に入力される。ＮＭＯＳトランジスタＴｒ_ｅ１のソース電極は接地されている。ＮＭＯＳトランジスタＴｒ_ｅ１とＴｒ_ｅ２のゲート幅の比は１：ｍ／２に設定される。また、ＮＭＯＳトランジスタＴｒ_ｅ１とＴｒ_ｅ２はカレントミラー接続となっている。これにより、ＮＭＯＳトランジスタＴｒ_ｅ１のドレイン電極からソース電極に流れるドレイン電流Ｉ_ＤＳｅ１に対するＮＭＯＳトランジスタＴｒ_ｅ２のドレイン電極からソース電極に流れるドレイン電流Ｉ_ＤＳｅ２の電流増幅率がｍ／２倍に設定される。

ＮＭＯＳトランジスタＴｒ_ｅ２のドレイン電極は、差動増幅器１２１の非反転入力端子と、ＰＭＯＳトランジスタＴｒ_ｅ３のドレイン電極に接続される。ＰＭＯＳトランジスタＴｒ_ｅ３のソース電位は電源電圧Ｖ_ＤＤに保持される。差動増幅器１２１の反転入力端子には基準電圧Ｖ_ｒｅｆが入力される。基準電圧Ｖ_ｒｅｆは、Ｉ／Ｖ変換用の基準電位であり、このハイブリダイゼーション検出装置が形成されるチップの外、あるいはそのチップ上の基準電位発生回路より供給される。差動増幅器１２１の出力はＰＭＯＳトランジスタＴｒ_ｅ３のゲート電極に接続され、この差動増幅器１２１の出力電圧は電圧Ｖｒとなる。

この図６に示す回路によるＩ／Ｖ変換機能は以下の原理の通りである。

まず、電流（Ｉ_０＋Ｉ_１）が大きくなる場合について説明する。

ＮＭＯＳトランジスタＴｒ_ｅ１に流れる電流（Ｉ_０＋Ｉ_１）が大きくなると、ＮＭＯＳトランジスタＴｒ_ｅ１のゲート電圧Ｖ_ｇｅ１は大きくなる。このゲート電圧Ｖ_ｇｅ１が大きくなり、またトランジスタＴｒ_ｅ１及びＴｒ_ｅ２間の電流増幅機能によりトランジスタＴｒ_ｅ２のドレインからソースに流れる電流Ｉ_ＤＳｅ２は大きくなる。この場合、トランジスタＴｒ_ｅ２のドレイン及びソース間の抵抗は小さくなり、トランジスタＴｒ_ｅ２のドレイン電圧Ｖｄ_ｅ２を下げようとする。

一方、差動増幅器１２１及びＰＭＯＳトランジスタＴｒ_ｅ３のフィードバック機能により、差動増幅器１２１の反転入力端子の基準電圧Ｖ_ｒｅｆと非反転入力端子の電圧Ｖｄ_ｅ２を同電圧に保持しようと作用する。このフィードバック機能により、前述のトランジスタＴｒ_ｅ２のドレイン電圧Ｖｄ_ｅ２を下げようとする作用を打ち消すように、トランジスタＴｒ_ｅ３のソースからドレインにかけて流れる電流が大きくなる。このトランジスタＴｒ_ｅ３の作用により、トランジスタＴｒ_ｅ３のゲート電圧に等しい電圧Ｖ_ｒは低くなる。

電流（Ｉ_０＋Ｉ_１）が小さくなる場合、基本的には電流（Ｉ_０＋Ｉ_１）が大きくなる場合と逆の動作となる。すなわち、電流（Ｉ_０＋Ｉ_１）が小さくなると、ＮＭＯＳトランジスタＴｒ_ｅ１のゲート電圧Ｖ_ｇｅ１は小さくなる。このゲート電圧Ｖ_ｇｅ１が小さくなり、またトランジスタＴｒ_ｅ１及びＴｒ_ｅ２間の電流増幅機能によりトランジスタＴｒ_ｅ２のドレインからソースに流れる電流Ｉ_ＤＳｅ２は小さくなる。この場合、トランジスタＴｒ_ｅ２のドレイン及びソース間の抵抗は大きくなり、トランジスタＴｒ_ｅ２のドレイン電圧Ｖｄ_ｅ２を上げようとする。

一方、差動増幅器１２１及びＰＭＯＳトランジスタＴｒ_ｅ３によるフィードバック機能により、前述のトランジスタＴｒ_ｅ２のドレイン電圧Ｖｄ_ｅ２を上げようとする作用を打ち消すように、トランジスタＴｒ_ｅ３のソースからドレインにかけて流れる電流が小さくなる。このトランジスタＴｒ_ｅ３の作用により、トランジスタＴｒ_ｅ３のゲート電圧Ｖ_ｇｅ３に等しい電圧Ｖ_ｒは高くなる。

これにより、入力された電流Ｉ_０＋Ｉ_１がｍ／２倍に増幅し、かつその増幅電流が電圧に変換されて出力電圧Ｖ_ｒとして得られる。

図７は図５の電流増幅回路１０２及びＩ／Ｖ変換回路１０４ｂの詳細な構成を示す図である。図６と共通する構成には同一符号を付し詳細な説明は省略する。図７が図６と異なるのは、ＮＭＯＳトランジスタＴｒ_ｆ１とＴｒ_ｆ２のトランジスタの特性である。すなわち、図６のＮＭＯＳトランジスタＴｒ_ｅ１とＴｒ_ｅ２のゲート幅の比が１：ｍ／２であるのに対して、ＮＭＯＳトランジスタＴｒ_ｆ１とＴｒ_ｆ２のゲート幅の比は１：ｍに設定される。これにより、ＮＭＯＳトランジスタＴｒ_ｆ１のドレイン電流Ｉ_ＤＳｆ１に対するＮＭＯＳトランジスタＴｒ_ｆ２のドレイン電流Ｉ_ＤＳｆ２の電流増幅率をｍ倍に設定することができる。これにより、ＮＭＯＳトランジスタＴｒ_ｆ１のドレイン電極に流れる電流Ｉ_ｔａをｍ倍に増幅し、かつ電圧に変換して出力電圧Ｖ_ｔａが得られる。

［装置動作］
以上のように構成されたハイブリダイゼーション検出装置の動作を説明する。なお、検体ＤＮＡプローブ７２がハイブリダイゼーションを起こしている場合と起こしていない場合に、参照ＤＮＡプローブ８２や９２からの出力電圧との差動電圧をとる動作については第１実施形態乃至第３実施形態と共通するので詳細な説明は省略する。

行選択回路１０１により任意のワード線ｉが選択されると、そのワード線ｉに接続された任意の行のプローブ電極７１，参照プローブ電極８１及び９１のトランジスタＴｒ_ａ０、Ｔｒ_ｂ０及びＴｒ_ｃ０がオンし、それぞれのビット線ｊを介して各プローブ電極電流Ｉ_ｔａが各電流増幅回路１０２に、参照プローブ電極電流Ｉ_１及びＩ_０が電流増幅回路１０３に流れる。この任意の行の選択による電流検出は、その行に属する複数のプローブ電極７１、参照プローブ電極８１及び９１で一斉に一括して行われる。

各列に対応して設けられた複数の電流増幅回路１０２は、得られた各プローブ電極７１からの各電流Ｉ_ｔａをそれぞれｍ倍に増幅し、得られた増幅電流ｍ×Ｉ_ｔａを読み出し増幅回路１０４に出力する。

また、電流増幅回路１０３は、参照プローブ電極８１から得られた参照プローブ電極電流Ｉ_１と、参照プローブ電極９１から得られた参照プローブ電極電流Ｉ_０の和をｍ／２倍に増幅し、得られた増幅電流（ｍ／２）×（Ｉ_０＋Ｉ_１）を読み出し増幅回路１０４に出力する。

この複数の電流増幅回路１０２による増幅動作と、電流増幅回路１０３による増幅動作は一斉に一括して行われる。

各読み出し増幅回路１０４は、電流増幅回路１０２から得られた増幅電流ｍ×Ｉ_ｔａと電流増幅回路１０３から得られた増幅電流（ｍ／２）×（Ｉ_０＋Ｉ_１）をそれぞれＩ／Ｖ変換して電圧Ｖ_ｔａ及びＶ_ｒを得る。そして、得られた２つの電圧の差動電圧をとることにより、電流Ｉ_ｔａと電流Ｉ_ｒ＝（Ｉ_０＋Ｉ_１）／２の大小が比較検知されることとなる。従って、得られた差動電圧Ｖ_ＯＵＴを一致・不一致の結果を示すＣＭＯＳレベルのデジタルデータに変換してシフトレジスタ１０５に出力する。この複数の読み出し増幅回路１０４による読み出し増幅動作は、一斉に一括して行われる。

シフトレジスタ１０５は、一斉に一括して入力されたＣＭＯＳレベルの一致
不一致を示すデジタルデータを格納する。そして、データ出力部１０６に、格納されたデータをシリアルで順次出力される。この出力データは、ワード線ｉにより選択された各プローブ電極７１上の検体ＤＮＡプローブ７２がハイブリダイゼーションを起こしたか否かを示すデータである。このような出力データはシリアルに読み出されるため、チップのデータ読み出し電極が１個ですむ。選択された行の一致・不一致データがすべて読み出された後に、別の行を選択して再び一致・不一致データを読み出していく。

また、参照プローブ電極電流とプローブ電極電流の測定は破壊測定であるが、本実施形態のように一回の参照プローブ電極電流の測定で複数のプローブ電極電流を比較検知することができる。従って、参照プローブ電極数が少なくてすみ、チップ面積増大を抑制してコスト低減が可能となるという利点がある。

（第５実施形態）
図８は本発明の第５実施形態に係るハイブリダイゼーション検出装置の構成を示す図である。第４実施形態と共通する構成には同一符号を付し、詳細な説明は省略する。この図８に示されるハイブリダイゼーション検出装置が例えば半導体などにより構成されたチップに形成される。

図８に示すように、複数のプローブ電極７１及び参照プローブ電極１３１が行列状に配列されている。複数のプローブ電極７１の各行に、参照プローブ電極１３１がそれぞれ配列され、各行の参照プローブ電極１３１により１つの列を構成している。プローブ電極７１及び参照プローブ電極１３１はそれぞれ同一の電極面積Ｓを有する。

そして、電極の行列の各行においては、複数のプローブ電極７１と、参照プローブ電極１３１が共通のワード線ｉに接続されている。そして、各ワード線ｉは、それぞれ共通の行選択回路１０１に接続される。行選択回路１０１は、任意の行を選択することにより、任意の一のワード線ｉを立ち上げる。

所定の列に属する複数のプローブ電極７１は、共通のビット線ｊに接続されている。また、複数の参照プローブ電極１３１も共通のビット線ｊに接続されている。

また、参照プローブ電極１３１に接続されたビット線ｊは、電流増幅回路１４１に接続されている。この電流増幅回路１４１は、ビット線ｊを介して得られる参照プローブ電極１３１の各参照ＤＮＡプローブ８２及び９２からのそれぞれの参照プローブ電極電流Ｉ_１／２、Ｉ_０／２の和をｍ倍に増幅し、増幅電流（Ｉ_０＋Ｉ_１）×（ｍ／２）を読み出し増幅回路１０４のＩ／Ｖ変換回路１０４ａに出力する。

図８において、他のシフトレジスタ１０５、データ出力部１０６の構成は第４実施形態の図４と共通する。

図９はプローブ電極７１，参照プローブ電極１３１，電流増幅回路１４１及び読み出し増幅回路１０４を詳細に示す図である。

プローブ電極７１には２本の検体ＤＮＡプローブ７２が固定されている。参照プローブ電極１３１には参照ＤＮＡプローブ８２及び参照ＤＮＡプローブ９２がそれぞれ一本ずつ固定されている。参照ＤＮＡプローブ８２は、ハイブリダイゼーションが確実に起こっていることが既知の参照ＤＮＡ試料からなる。参照ＤＮＡプローブ９２は、ハイブリダイゼーションが確実に起こっていないことが既知の参照ＤＮＡ試料からなる。

プローブ電極７１及び参照プローブ電極１３１に対向して対向電極７３及び１３３が設けられている。これら対向電極７３及び１３３は、共通の電圧源１１１に接続され、所定の電圧に保持される。

また、検体ＤＮＡプローブ７２，参照ＤＮＡプローブ８２及び９２の近傍にはそれぞれ参照電極７４及び１３４が設けられている。これら参照電極７４及び１３４は共通の電圧源１１２に接続され、所定の電圧に保持される。

プローブ電極７１及び参照プローブ電極１３１にはそれぞれトランジスタＴｒ_ａ０及びＴｒ_ｄ０のドレイン電極が接続されている。また、これらトランジスタＴｒ_ａ０及びＴｒ_ｄ０のソース電極は共通のワード線ｉに接続されている。

これらトランジスタＴｒ_ａ０及びＴｒ_ｄ０のソース電極はそれぞれ別のビット線ｊに接続されている。また、トランジスタＴｒ_ｄ０のビット線ｊは共通の電流増幅回路１４１に接続され、トランジスタＴｒ_ａ０のビット線ｊは電流増幅回路１０２に接続される。

ワード線ｉが選択されることによりトランジスタＴｒ_ａ０及びＴｒ_ｄ０がオンとなり、プローブ電極７１及び参照プローブ電極１３１に流れる電流Ｉ_ｔａ及び（Ｉ_０＋Ｉ_１）／２がビット線ｊを介して電流増幅回路１０２及び１４１に出力される。

電流増幅回路１０２でｍ倍にされた電流ｍ×Ｉ_ｔａは、Ｉ／Ｖ変換回路１０４ｂに出力され、電圧に変換されて電圧Ｖ_ｔａが出力される。電流増幅回路１０３でｍ倍にされた電流ｍ×（Ｉ_０＋Ｉ_１）／２は、Ｉ／Ｖ変換回路１０４ａに出力され、電圧に変換されて電圧Ｖ_ｒが出力される。差動増幅回路１０４ｃは、反転入力端子に入力された電圧Ｖ_ｔａと、非反転入力端子に入力された電圧Ｖ_ｒを差動増幅して差動電圧Ｖ_ＯＵＴを出力する。２つのインバータ１０４ｄ，１０４ｅは、この差動電圧Ｖ_ＯＵＴをＣＭＯＳレベルのデジタルデータに変換して出力する。

図１０は図９の電流増幅回路１３１の詳細な構成を示す図である。図１０に示すように、参照プローブ電極１３１の２つの参照ＤＮＡプローブ８２及び９２の参照プローブ電極電流の和（Ｉ_０＋Ｉ_１）／２がＮＭＯＳトランジスタＴｒ_ｇ１のゲート電極、ドレイン電極及びＮＭＯＳトランジスタＴｒ_ｇ２のゲート電極に入力される。ＮＭＯＳトランジスタＴｒ_ｇ１のソース電極は接地されている。ＮＭＯＳトランジスタＴｒ_ｇ１とＴｒ_ｇ２のゲート幅の比は１：ｍに設定される。また、ＮＭＯＳトランジスタＴｒ_ｇ１とＴｒ_ｇ２はカレントミラー接続となっている。これにより、ＮＭＯＳトランジスタＴｒ_ｇ１のドレイン電極からソース電極に流れるドレイン電流Ｉ_ＤＳｇ１に対するＮＭＯＳトランジスタＴｒ_ｇ２のドレイン電極からソース電極に流れるドレイン電流Ｉ_ＤＳｇ２の電流増幅率がｍ倍に設定される。

ＮＭＯＳトランジスタＴｒ_ｇ２のドレイン電極は、差動増幅器１２１の非反転入力端子と、ＰＭＯＳトランジスタＴｒ_ｇ３のドレイン電極に接続される。ＰＭＯＳトランジスタＴｒ_ｇ３のソース電極は電源電圧Ｖ_ＤＤに保持される。差動増幅器１２１の反転入力端子には基準電圧Ｖ_ｒｅｆが入力される。差動増幅器１２１の出力はＰＭＯＳトランジスタＴｒ_ｇ３のゲート電極に接続され、この差動増幅器１２１の出力電圧は電圧Ｖ_ｒとなる。この図１０に示す回路によるＩ／Ｖ変換動作は図６で示したのと同様である。

従って、入力された電流（Ｉ_０＋Ｉ_１）／２がｍ倍に増幅され、かつその増幅電流が電圧に変換されて出力電圧としてＶ_ｒが得られる。

［装置動作］
以上のように構成されたハイブリダイゼーション検出装置の動作を説明する。なお、検体ＤＮＡプローブ７２がハイブリダイゼーションを起こしている場合と起こしていない場合に、参照ＤＮＡプローブ８２や９２からの出力電圧との差動電圧をとる動作については第１実施形態と共通するので詳細な説明は省略する。

行選択回路１０１により任意のワード線ｉが選択されると、そのワード線ｉに接続された任意の行のプローブ電極７１及び参照プローブ電極１３１のトランジスタＴｒ_ａ０及びＴｒ_ｄ０がオンし、それぞれのビット線ｊを介して各プローブ電極電流Ｉ_ｔａが各電流増幅回路１０２に、参照プローブ電極電流（Ｉ_０＋Ｉ_１）／２が電流増幅回路１４１に流れる。この任意の行の選択による電流検出は、その行に属する複数のプローブ電極７１及び参照プローブ電極１３で一斉に一括して行われる。

また、電流増幅回路１４１は、参照プローブ電極１３１から得られた参照プローブ電極電流（Ｉ_０＋Ｉ_１）／２をｍ倍に増幅し、得られた増幅電流（ｍ／２）×（Ｉ_０＋Ｉ_１）を読み出し増幅回路１０４に出力する。

読み出し増幅回路１０４、シフトレジスタ１０５及びデータ出力部１０６による動作は第４実施形態と共通するので省略する。

また、参照プローブ電極の数を第４実施形態の半分に減らすことができ、よりチップ面積が小さく低コストの塩基配列用チップが実現できる。

本発明は上記実施形態に限定されるものではない。

第１実施形態乃至第３実施形態に示されるハイブリダイゼーション検出装置は、第４実施形態又は第５実施形態に係るハイブリダイゼーション検出装置に適用可能である。また、各実施形態において示した電流増幅回路、Ｉ／Ｖ変換回路及び読み出し増幅回路の構成は一例を示したにすぎず、他の電流増幅回路、Ｉ／Ｖ変換回路及び読み出し増幅回路の回路構成を上記実施形態に適用できることはもちろんである。

本発明の第１実施形態に係るハイブリダイゼーション検出装置の全体構成を示す図。本発明の第２実施形態に係るハイブリダイゼーション検出装置の全体構成を示す図。本発明の第３実施形態に係るハイブリダイゼーション検出装置の全体構成を示す図。本発明の第４実施形態に係るハイブリダイゼーション検出装置の構成を示す図。同実施形態に係るプローブ電極，参照プローブ電極，電流増幅回路及び読み出し増幅回路を詳細に示す図。同実施形態に係る電流増幅回路１０３及びＩ／Ｖ変換回路１０４ａの詳細な構成を示す図。同実施形態に係る電流増幅回路１０２及びＩ／Ｖ変換回路１０４ｂの詳細な構成を示す図。本発明の第５実施形態に係るハイブリダイゼーション検出装置の構成を示す図。同実施形態に係るプローブ電極，参照プローブ電極，電流増幅回路及び読み出し増幅回路を詳細に示す図。同実施形態に係る電流増幅回路１３１の詳細な構成を示す図。

符号の説明

１１，７１…プローブ電極
１２，７２…検体ＤＮＡプローブ
２１，３１，４１，５１，６１，８２，９１，１３１…参照プローブ電極
２２，３２，４２，５２，８２，９２…参照ＤＮＡプローブ
７３，８３，９３，１３３…対向電極
７４，８４，９４，１３４…参照電極
１０１…行選択回路
１０２，１０３，１４１…電流増幅回路
１０４…読み出し増幅回路
１０４ａ，１０４ｂ…Ｉ／Ｖ変換回路
１０４ｃ，１２１…差動増幅器
１０４ｄ，１０４ｅ…インバータ
１０５…シフトレジスタ
１０６…データ出力部
１１１，１１２…電圧源

Claims

所定の塩基配列を有する検出用プローブが固定され、未知の塩基配列を有する検体を含む溶液に晒されるべき検出用プローブ電極と、
前記溶液中でハイブリダイゼーションを起こす既知の塩基配列を有する第１の参照プローブと、前記溶液中でハイブリダイゼーションを起こさない既知の塩基配列を有する第２の参照プローブとが固定された参照プローブ電極と、
前記検出用プローブ電極からの検出用プローブ電極電流を増幅して検出用プローブ信号を出力する増幅回路と、
前記参照プローブ電極からの、前記第１の参照プローブがハイブリダイゼーションを起こした場合の参照プローブ電流（Ｉ_１）と前記第２の参照プローブがハイブリダイゼーションを起こさない場合の参照プローブ電流（Ｉ_０）を加算した参照プローブ電極電流（Ｉ_ｒ）を増幅した参照用加算信号を出力する加算出力回路と、
前記検出用プローブ信号と前記参照用加算信号とを比較して前記未知の塩基配列を有する検体と前記検出用プローブとの間で生じるハイブリダイゼーションを検出する判定回路と、
を具備してなるハイブリダイゼーション検出装置において、
前記参照プローブ電極電流Ｉ_ｒは、判定電流率をＩとすると、
（Ｉ_１−Ｉ_Ｏ）×Ｉ／１００＋Ｉ_０＝Ｉ_ｒ
ここで、３０≦Ｉ＜５０
の関係を有することを特徴とするハイブリダイゼーション検出装置。
前記増幅回路は、前記検出用プローブ電流を電流増幅する第１の電流増幅回路及び電流増幅された前記検出用プローブ電流を電圧信号に変換して前記検出用プローブ信号として出力する第１の電流電圧変換回路を含み、
前記加算出力回路は、前記参照プローブ電極電流を加算して電流増幅する第２の電流増幅回路及び電流増幅された前記加算参照プローブ電極電流を電圧信号に変換して前記参照用加算信号として出力する第２の電流電圧変換回路を含むことを特徴とする請求項１のハイブリダイゼーション検出装置。
前記検出用プローブ電極は、電極面積Ｓを有し、前記参照プローブ電極は、略電極面積Ｓを有することを特徴とする請求項１に記載のハイブリダイゼーション検出装置。
前記第１の参照プローブ及び前記第２の参照プローブは、（１−ｑ_１）：ｑ_１（ｑ_１＜１）の割合で前記参照プローブ電極に固定されることを特徴とする請求項１に記載のハイブリダイゼーション検出装置。
前記加算出力回路は、前記参照プローブ電極電流をｐ_１倍に増幅して参照用加算信号を出力し、
前記第１の増幅回路は、前記検出用プローブ電流をｐ_１倍して前記検出用プローブ信号を出力することを特徴とする請求項１のハイブリダイゼーション検出装置。
前記検出用プローブ電極は、複数用意され、当該複数の検出用プローブ電極並びに前記参照プローブ電極は、行列に配列されて前記溶液に晒されることを特徴とする請求項１のハイブリダイゼーション検出装置。