JP2008099287A - 二進法データ「0」および「1」を表わす磁気トランジスタ回路 - Google Patents

二進法データ「0」および「1」を表わす磁気トランジスタ回路 Download PDF

Info

Publication number
JP2008099287A
JP2008099287A JP2007266043A JP2007266043A JP2008099287A JP 2008099287 A JP2008099287 A JP 2008099287A JP 2007266043 A JP2007266043 A JP 2007266043A JP 2007266043 A JP2007266043 A JP 2007266043A JP 2008099287 A JP2008099287 A JP 2008099287A
Authority
JP
Japan
Prior art keywords
magnetic
magnetic transistor
current direction
transistor circuit
circuit representing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007266043A
Other languages
English (en)
Other versions
JP4991474B2 (ja
Inventor
Tom A Agan
トム アレン アガン
James Chyi Lai
ジェームズ チー ライ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northern Lights Semiconductor Corp
Original Assignee
Northern Lights Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northern Lights Semiconductor Corp filed Critical Northern Lights Semiconductor Corp
Publication of JP2008099287A publication Critical patent/JP2008099287A/ja
Application granted granted Critical
Publication of JP4991474B2 publication Critical patent/JP4991474B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/18Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/90Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of galvano-magnetic devices, e.g. Hall-effect devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/45Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of non-linear magnetic or dielectric devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Soft Magnetic Materials (AREA)
  • Electronic Switches (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】二進法データ「0」および「1」を表わす磁気トランジスタ回路を提供する。
【解決手段】経路選択線130と磁気トランジスタユニット100とを備えた、「0」および「1」の二進数を表わす磁気トランジスタ回路を開示する。電流が経路選択線130を流れる方向については、第1の電流方向131aまたは第2の電流方向132aとすることができ、第1の電流方向131aと第2の電流方向132aとが逆向きとなるとともに、それぞれデータ「1」および「0」を表わしている。磁気トランジスタユニット100の出力端170が経路選択線130に接続されており、磁気トランジスタユニット100は経路選択線130における電流の向きを制御する。
【選択図】図1

Description

本発明は「0」および「1」の二進数を表わすトランジスタ回路に関し、特に「0」および「1」の二進数を表わす磁気トランジスタ回路に関する。
巨大磁気抵抗効果(giant magnetoresistance effect,GMR)は一種の量子力学的現象であり、複数の磁性薄膜領域と非磁性薄膜領域とが互いに交差して形成された構造中に見られる。印加される外部磁場に基づいて、巨大磁気抵抗効果はゼロ磁場の高抵抗状態と高磁場の低抵抗状態との間の電気抵抗に関して顕著な変化を示す。
したがって、巨大磁気抵抗効果を利用して磁気トランジスタを設計することができる。よって、磁気トランジスタは磁気トランジスタ回路中に組み込むことが可能となるうえ、高価なプログラムおよび装置は必要なくなる。磁気トランジスタ回路の設計および製造では、短時間の構築でも、高い密度を提供することができる。
上記した理由によって、磁気トランジスタの特性を生かして、二進法データの「0」および「1」を表わす磁気トランジスタ回路を製造することができる。
したがって、本発明では二進法データ「0」および「1」を表わす磁気トランジスタ回路を提供する。
本発明の一実施形態によれば、二進法データ「0」および「1」を表わす磁気トランジスタ回路は、経路選択線と磁気トランジスタユニットを備える。前記経路選択線には、第1の電流方向の電流、または第2の電流方向の電流を流すことができ、前記第1の電流方向と第2の電流方向とが逆向きとなるとともに、それぞれデータ「1」および「0」を表わす。前記磁気トランジスタユニットは、その出力端に接続された経路選択線に流れる電流の向きを制御する。
なお、前記した一般的な説明および下記の詳細な説明はいずれも例示的な説明であるとともに、特許請求の範囲の詳細な解釈に用いられることが理解できよう。
本発明の実施形態の詳細な説明を参考にするとともに、添付の図面を同時に参照されたい。
図面の全ては、本発明の説明を容易にするために作成されたものである。図面における構成要素の符号、位置、互いの関係および寸法は実施形態の内容の解読および認識を補助するものである。これ以外に、当業者であれば、下記の内容を読んだ後、必要とされる正確な比率、比重、比強度およびその他類似の要求を容易に理解できる。
図1は、二進法データ「1」および「0」を表す磁気トランジスタ回路を示す。「0」および「1」の二進数を表わす磁気トランジスタ回路は、経路選択線130と、磁気トランジスタユニット100とを備えている。電流が経路選択線130を流れる方向は第1の電流方向131aまたは第2の電流方向132aであり、第1の電流方向131aと第2の電流方向132aが逆向きとされるとともに、それぞれデータ「1」および「0」を表わしている。磁気トランジスタユニット100の出力端170は経路選択線130に接続されており、経路選択線130を流れる電流の向きを制御している。経路選択線130の材質は、例えば一般的な集積回路に常用される金属線といった、何らかの導電性物質とすることができる。
二進法データ「0」および「1」を表わす磁気トランジスタ回路は、経路選択線130と低電圧端140との間に位置して接続されているコンデンサ160を更に備える。したがって、コンデンサ160は経路選択線130の末端161および低電圧端140の末端162にそれぞれ接続されている。
磁気トランジスタユニット100は電流パルスのみで電流方向を制御できるため、電流パルスが経路選択線130を流れるだけで、電源供給がなくなった後でも、電流方向と「1」または「0」の二進法データが定義される。経路選択線の末端161におけるコンデンサ160は電流パルスを発生させて、経路選択線130の電圧を標準的な相補性金属酸化膜半導体(CMOS)の電圧と同一にすることができる。充電により、コンデンサ160が高電圧状態となりロジックハイレベルとなることで、二進法データ「1」を表わすことになる。また放電により、コンデンサ160が低電圧状態となりロジックローレベルとなることで、二進法データ「0」を表わすことになる。よって磁気トランジスタ回路は標準的な相補性金属酸化膜半導体と同時に作動させることが可能となる。
図1中における矢印記号「→」および「←」は単に第1の電流方向131aおよび第2の電流方向132aをそれぞれ表わしているだけであり、電流の方向を限定する意図はない。したがって、磁気トランジスタユニット100からコンデンサ160への方向を第1の電流方向131aと定義し、コンデンサ160から磁気トランジスタユニット100への方向を第2の電流方向132aと定義することができる。反対に、コンデンサ160から磁気トランジスタユニット100への方向を第1の電流方向131aと定義し、磁気トランジスタユニット100からコンデンサ160への方向を第2の電流方向132aと定義することもできる。
図1を参照する。別の方式は、経路選択線130を途中で折り返して湾曲させ、方向が逆向きとなる第1の電流方向131aおよび第2の電流方向132aによって、それぞれ「1」または「0」のデータを表わしている。経路選択線130が例えば「コ」字状をなすように途中で折り返されることで、二つの逆向き方向となるよう湾曲された後、第3の電流方向131bおよび第4の電流方向132bが得られる。このうち第3の電流方向131bと第1の電流方向131aとは方向が逆向きであり、第4の電流方向132bと第2の電流方向132aとは方向が逆向きである。したがって、経路選択線130を折り返すことで二つの逆向きとなる方向が得られ、異なるデータを定義することができる。例えば、第1の電流方向131a「→」を二進法データ「1」として定義した場合、逆向き方向に位置する経路選択線130上における第4の電流方向132b「←」を二進法データ「0」として定義することができる。
図2は、本発明の他の実施例に係る二進法データ「0」および「1」を表わす磁気トランジスタ回路図を示す。図2では図1における磁気トランジスタユニット100の構造例を示している。磁気トランジスタユニット100は少なくとも第1の磁気トランジスタ200と、第2の磁気トランジスタ230とを備えている。磁気トランジスタユニット100は第1の磁気トランジスタ200のみ、または第2の磁気トランジスタ230のみを備えてもよい。ここで二つの磁気トランジスタを示すのは理解を助けるためである。
第1の磁気トランジスタ200は第1の磁性素子213と第2の磁性素子216とを備えており、このうち第1の磁性素子213は高電圧端220に接続され、第2の磁性素子216は出力端170に接続されている。第2の磁気トランジスタ230は第3の磁性素子233と第4の磁性素子236とを備えている。このうち第3の磁性素子233は低電圧端140に接続され、第4の磁性素子236は出力端170に接続されている。
磁気トランジスタ回路は、磁性素子213、216、233、236の近傍にそれぞれ配設されて、磁性素子213、216、233、236の双極子を個別に制御する金属装置212、217、232、237を更に備えている。例えば、第1の磁気トランジスタ200では、磁性素子213および216の近傍にそれぞれ配設されている金属装置212および217を備えている。金属装置212は磁性素子213の双極子を制御し、金属装置217は磁性素子216の双極子を制御するために用いられる。
以上を踏まえて、設計者は金属装置を用いて磁性素子の双極子を制御することができる。設計者は、更にこれら磁気トランジスタの二つの磁性素子により、この磁性素子の間の導電性を制御することができる。
例えば、第1の磁性素子213の双極子の向きと第2の磁性素子216の双極子の向きが同じ場合に、第1の磁性素子213と第2の磁性素子216との間に導電性が現れ、第1の磁性素子213の双極子の向きと第2の磁性素子216の双極子の向きが異なる場合に、第1の磁性素子213と第2の磁性素子216との間に導電性は現れない。
第3の磁性素子233の双極子の向きと第4の磁性素子236の双極子の向きが同じ場合に、第3の磁性素子233と第4の磁性素子236との間には導電性が現れ、第3の磁性素子233の双極子の向きと第4の磁性素子236の双極子の向きが異なる場合に、第3の磁性素子233と第4の磁性素子236とに間には導電性は現れない。
図3には本発明の更に他の実施例に係る二進法データ「0」および「1」を表わす磁気トランジスタ回路図を示す。出力データを制御するために、第2の磁性素子216上における双極子218aおよび第4の磁性素子236上における双極子238aを第1の双極子と定義し、第1の双極子は二進法データ「1」を表わしている。第1の磁性素子213上における双極子211aおよび第3の磁性素子233における双極子231aを第2の双極子と定義している。双極子211aおよび双極子218aの方向が互いに逆向きとなって、磁気トランジスタ200が非導体となり、双極子231aおよび238aの方向が同じとなって磁気トランジスタ230が導体となるとともに、経路選択線130上に電流方向132aの電流が生じる。
したがって、経路選択線130上において、コンデンサ160から磁気トランジスタユニット100に向かう電流方向132a「←」が二進法のデータ「0」を表わす。もし第1の双極子とされる双極子218aおよび双極子238aを入力信号のデータ「1」として定義するならば、磁気トランジスタ回路は電流方向132aによりデータ「0」を出力して、NOT(論理否定)のロジック機能を実現することができる。
他の方法では、経路選択線130の電流方向132b「→」により異なるロジック信号を得ている。もし第1の双極子とされる双極子218aおよび双極子238aを入力信号のデータ「1」として定義するならば、磁気トランジスタ回路は電流方向132bにより「1」を出力して、バッファ機能を実現することができる。
一般的な半導体集積回路とともに動作できるようにするために、電圧値が約0Vの低電圧端140と、電圧値が約2.5V、3.3Vまたは5Vの高電圧端220を設けている。
図3中にて双極子を示すための記号は、ここでは磁性素子の双極子をそれぞれ表わしているだけであって、双極子の方向を限定することを意味するものではない。磁気トランジスタ回路において、磁気トランジスタの各々は、二つの磁性素子の間に配置されている導電性素子を備えている。この導電性素子の導通状態の如何は、その両側にある二つの磁性素子の双極子により制御される。したがって、二進法のデータ「1」および「0」を表わす磁気トランジスタ回路は上述した実施例により応用できるものである。
本明細書では上記の実施例を開示したが、これは本発明を限定するものではなく、当業者であれば、本発明の技術的思想および範囲を逸脱することなく、各種の変更を加え、または構成要素を付加できるので、本発明の保護範囲は別紙の特許請求の範囲による限定の基準と見なすことができる。
本発明の上記およびその他の目的、特徴、長所および実施例をより明確に理解できるよう、図面の簡単な説明を下記のとおり行う。
本発明の一実施例に係る、二進法データ「1」および「0」を表わす磁気トランジスタ回路を示す図である。 本発明の他の実施例に係る、二進法データ「1」および「0」を表わす磁気トランジスタ回路を示す図である。 本発明の更に他の実施例に係る、二進法データ「1」および「0」を表わす磁気トランジスタ回路を示す図である。
符号の説明
100 磁気トランジスタユニット
130 経路選択線
131a 第1の電流方向
131b 第3の電流方向
132a 第2の電流方向
132b 第4の電流方向
140 低電圧端
160 コンデンサ
161 経路選択線の末端
162 低電圧端の末端
170 磁気トランジスタユニットの出力端
200 第1の磁気トランジスタ
211a 第1の磁性素子の双極子
212 金属装置
213 第1の磁性素子
216 第2の磁性素子
217 金属装置
218a 第2の磁性素子の双極子
220 高電圧端
230 第2の磁気トランジスタ
231a 第3の磁性素子の双極子
232 金属装置
233 第3の磁性素子
236 第4の磁性素子
237 金属装置
238a 第4の磁性素子の双極子

Claims (9)

  1. 二進法データ「1」および「0」をそれぞれに表わしている、互いに逆向きの第1の電流方向および第2の電流方向に沿って電流を流すことができる経路選択線と、
    出力端が前記経路選択線の末端に接続されることで、前記電流が前記経路選択線に流れる方向を制御する磁気トランジスタユニットと、を少なくとも備えた、ことを特徴とする二進法データ「0」および「1」を表わす磁気トランジスタ回路。
  2. 前記経路選択線と低電圧端との間に接続されるコンデンサを更に備えた、ことを特徴とする請求項1に記載の二進法データ「0」および「1」を表わす磁気トランジスタ回路。
  3. 第1の電流方向が前記磁気トランジスタユニットから前記コンデンサに向かう方向であり、第2の電流方向が前記コンデンサから前記磁気トランジスタユニットに向かう方向である、ことを特徴とする請求項2に記載の二進法データ「0」および「1」を表わす磁気トランジスタ回路。
  4. 第2の電流方向が前記磁気トランジスタユニットから前記コンデンサに向かう方向であり、第1の電流方向が前記コンデンサから前記磁気トランジスタユニットに向かう方向である、ことを特徴とする請求項2に記載の二進法データ「0」および「1」を表わす磁気トランジスタ回路。
  5. 前記出力端から延びる前記経路選択線が折り返されてコ字状をなしている、ことを特徴とする請求項1の二進法データ「0」および「1」を表わす磁気トランジスタ回路。
  6. 前記磁気トランジスタユニットが、高電圧端に接続されている第1の磁性素子および前記出力端に接続されている第2の磁性素子を有する第1の磁気トランジスタを少なくとも備えた、ことを特徴とする請求項1に記載の二進法データ「0」および「1」を表わす磁気トランジスタ回路。
  7. 高電圧端の電圧値が約2.5V、3.3Vまたは5Vである、ことを特徴とする請求項6に記載の二進法データ「0」および「1」を表わす磁気トランジスタ回路。
  8. 前記磁気トランジスタユニットが、前記出力端に接続されている第3の磁性素子および低電圧端に接続されている第4の磁性素子を有する第2の磁気トランジスタを少なくとも備えた、ことを特徴とする請求項1に記載の二進法データ「0」および「1」を表わす磁気トランジスタ回路。
  9. 前記低電圧端の電圧値が約0Vである、ことを特徴とする請求項8に記載の二進法データ「0」および「1」を表わす磁気トランジスタ回路。
JP2007266043A 2006-10-13 2007-10-12 二進法データ「0」および「1」を表わす磁気トランジスタ回路 Expired - Fee Related JP4991474B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/549,272 US7403043B2 (en) 2005-10-17 2006-10-13 Magnetic Transistor Circuit Representing the Data ‘1’ and ‘0’ of the Binary System
US11/549,272 2006-10-13

Publications (2)

Publication Number Publication Date
JP2008099287A true JP2008099287A (ja) 2008-04-24
JP4991474B2 JP4991474B2 (ja) 2012-08-01

Family

ID=38461559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007266043A Expired - Fee Related JP4991474B2 (ja) 2006-10-13 2007-10-12 二進法データ「0」および「1」を表わす磁気トランジスタ回路

Country Status (7)

Country Link
US (1) US7403043B2 (ja)
JP (1) JP4991474B2 (ja)
CN (1) CN100544015C (ja)
DE (1) DE102007032378A1 (ja)
FR (1) FR2939565A1 (ja)
GB (1) GB2442820B (ja)
TW (1) TWI358842B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008099284A (ja) * 2006-10-13 2008-04-24 Northern Lights Semiconductor Corp 排他的論理和機能を有する磁気トランジスタ回路
JP2008192277A (ja) * 2007-01-31 2008-08-21 Northern Lights Semiconductor Corp 磁性メモリを備えた集積回路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7269061B2 (en) * 2005-10-17 2007-09-11 Northern Lights Semiconductor Corp. Magnetic memory
EP3053173A4 (en) 2013-10-01 2017-06-07 E1023 Corporation Magnetically enhanced energy storage system and methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629549A (en) * 1995-04-21 1997-05-13 Johnson; Mark B. Magnetic spin transistor device, logic gate & method of operation
JP2003273334A (ja) * 2002-03-15 2003-09-26 Hewlett Packard Co <Hp> 二重トンネル接合を有する磁気抵抗記憶デバイス
JP2003297071A (ja) * 2002-01-30 2003-10-17 Sanyo Electric Co Ltd 記憶装置
JP2005235307A (ja) * 2004-02-19 2005-09-02 Tohoku Techno Arch Co Ltd 磁気抵抗効果素子を用いたロジックインメモリ回路
US20060164124A1 (en) * 2002-11-29 2006-07-27 Forschungsverbund Berlin E.V. Magnetic logic device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1054358A (ja) * 1964-08-18
US6741494B2 (en) * 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
EP1510929B1 (en) * 2003-08-29 2006-08-23 Infineon Technologies AG Circuit system and method for coupling a circuit module to or for decoupling same from a main bus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629549A (en) * 1995-04-21 1997-05-13 Johnson; Mark B. Magnetic spin transistor device, logic gate & method of operation
JP2003297071A (ja) * 2002-01-30 2003-10-17 Sanyo Electric Co Ltd 記憶装置
JP2003273334A (ja) * 2002-03-15 2003-09-26 Hewlett Packard Co <Hp> 二重トンネル接合を有する磁気抵抗記憶デバイス
US20060164124A1 (en) * 2002-11-29 2006-07-27 Forschungsverbund Berlin E.V. Magnetic logic device
JP2005235307A (ja) * 2004-02-19 2005-09-02 Tohoku Techno Arch Co Ltd 磁気抵抗効果素子を用いたロジックインメモリ回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008099284A (ja) * 2006-10-13 2008-04-24 Northern Lights Semiconductor Corp 排他的論理和機能を有する磁気トランジスタ回路
JP4526557B2 (ja) * 2006-10-13 2010-08-18 ノーザン ライツ セミコンダクター コーポレイション 排他的論理和機能を有する磁気トランジスタ回路
JP2008192277A (ja) * 2007-01-31 2008-08-21 Northern Lights Semiconductor Corp 磁性メモリを備えた集積回路
JP4714723B2 (ja) * 2007-01-31 2011-06-29 ノーザン ライツ セミコンダクター コーポレイション 磁性メモリを備えた集積回路

Also Published As

Publication number Publication date
US7403043B2 (en) 2008-07-22
GB2442820A (en) 2008-04-16
US20070097588A1 (en) 2007-05-03
GB2442820B (en) 2008-09-24
TWI358842B (en) 2012-02-21
DE102007032378A1 (de) 2008-04-17
GB0713663D0 (en) 2007-08-22
FR2939565A1 (fr) 2010-06-11
TW200818560A (en) 2008-04-16
CN100544015C (zh) 2009-09-23
JP4991474B2 (ja) 2012-08-01
CN101162728A (zh) 2008-04-16

Similar Documents

Publication Publication Date Title
US7439770B2 (en) Magnetic tunneling junction based logic circuits and methods of operating the same
CN107004759B (zh) 磁电器件和互连件
US7397285B2 (en) Magnetic transistor with the AND/NAND/NOR/OR functions
US8934289B2 (en) Multiple bit nonvolatile memory based on current induced domain wall motion in a nanowire magnetic tunnel junction
EP3123537A1 (en) Magnetic domain wall logic devices and interconnect
JP4991474B2 (ja) 二進法データ「0」および「1」を表わす磁気トランジスタ回路
JP4526557B2 (ja) 排他的論理和機能を有する磁気トランジスタ回路
JP5365813B2 (ja) 不揮発ロジック回路
US8339843B2 (en) Generating a temperature-compensated write current for a magnetic memory cell
US7269061B2 (en) Magnetic memory
KR102125166B1 (ko) 자기터널접합구조체 기반 논리 게이트
US10084126B1 (en) Magnetic memory device
CN108363025B (zh) 磁场传感器
US7405599B2 (en) Magnetic transistor with the OR/NOR/NAND/AND functions
JP2009059884A (ja) 電子回路
JPWO2012093701A1 (ja) 不揮発論理演算デバイス
TW200832400A (en) Integrated circuit with magnetic memory
KR20210048123A (ko) 스핀 토크를 이용한 연산 기능 로직 소자
WO2015182071A1 (ja) 磁性体素子とその初期化方法および半導体集積回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110516

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110519

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110614

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees