JP2008098817A - Overcurrent protection circuit - Google Patents
Overcurrent protection circuit Download PDFInfo
- Publication number
- JP2008098817A JP2008098817A JP2006276240A JP2006276240A JP2008098817A JP 2008098817 A JP2008098817 A JP 2008098817A JP 2006276240 A JP2006276240 A JP 2006276240A JP 2006276240 A JP2006276240 A JP 2006276240A JP 2008098817 A JP2008098817 A JP 2008098817A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- output
- output drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Amplifiers (AREA)
Abstract
Description
本発明はスピーカー等を備えた情報通信機器の出力駆動回路において、出力端子がショートされる場合等の異常時に発生する過電流のために、半導体集積回路の半導体素子が発熱、破壊することを防止する過電流保護回路に関する。 The present invention prevents the semiconductor element of a semiconductor integrated circuit from being heated and destroyed due to an overcurrent that occurs when an output terminal is short-circuited in an output drive circuit of an information communication device equipped with a speaker or the like. The present invention relates to an overcurrent protection circuit.
図6は、特許文献1に示されており、従来の過電流保護回路の一例を示す。以下、図6を参照しながら、従来の過電流保護回路について説明する。 FIG. 6 is shown in Patent Document 1 and shows an example of a conventional overcurrent protection circuit. Hereinafter, a conventional overcurrent protection circuit will be described with reference to FIG.
出力駆動回路101は、出力駆動用のPchMOSトランジスタQ1、増幅器4、電流源I1、スイッチ回路6、7から構成され、入力端子1から入力される信号を出力端子2へ出力し、出力負荷3を駆動する。電流検出回路115は、出力駆動回路101と接続し、PchMOSトランジスタQ1とゲート−ソースが共通でカレントミラーを構成する電流検出用のPchMOSトランジスタQ2と、PchMOSトランジスタQ2のドレインとGND間に接続する電流検出用の抵抗R1とで構成される。制御回路121は、電流検出用の抵抗R1で発生する電位差が所定の閾値を超える場合、出力駆動回路101のスイッチ回路6、7を制御して、PchMOSトランジスタQ1の動作をオフすると共に増幅器4への電流供給を遮断することによって、出力駆動回路101の動作を遮断する。電流検出回路115と制御回路121で過電流保護回路を構成している。
The
以上で構成された過電流保護回路について、以下その動作を説明する。 The operation of the overcurrent protection circuit configured as described above will be described below.
図6において、出力駆動用のPchMOSトランジスタQ1と電流検出用のPchMOSトランジスタQ2はゲート−ソースが共通に接続されているため、PchMOSトランジスタQ1とPchMOSトランジスタQ2の大きさに比例する電流が電流検出用のPchMOSトランジスタQ2に検出される。この検出された電流は、電流検出用の抵抗R1を介してGNDに流れ、抵抗R1の両端に電位差が発生する。出力端子2がGNDにショートされる等の異常時に、出力駆動用のPchMOSトランジスタQ1の電流が増大し、この抵抗R1の電位差が制御回路121の所定の閾値を越えると、制御回路121によって、出力駆動回路101の動作が遮断され、過電流が防止される。このように、過電流保護が動作する。
しかしながら、このような従来の構成では、出力駆動用のPchMOSトランジスタQ1のドレイン電圧と電流検出用のPchMOSトランジスタQ2のドレイン電圧が異なるため、PchMOSトランジスタQ1とQ2の電流比が一定でないという問題がある。 However, such a conventional configuration has a problem that the current ratio between the Pch MOS transistors Q1 and Q2 is not constant because the drain voltage of the output driving PchMOS transistor Q1 is different from the drain voltage of the current detecting PchMOS transistor Q2. .
図9にPchMOSトランジスタQ1とQ2のドレイン電圧及びドレイン電流のタイミングチャートを示す。同図に示すように、出力駆動用のPchMOSトランジスタQ1は、出力端子2の出力電圧が低いとき飽和領域で動作し、出力電圧が高いとき非飽和領域で動作する。また、電流検出用のPchMOSトランジスタQ2は、出力端子2の出力電圧の大きさに関わらず、飽和領域で動作する。このため、PchMOSトランジスタQ1が非飽和領域で動作するt1からt2の時間では、PchMOSトランジスタQ1とQ2の電流比が一定でなくなり、出力駆動用のPchMOSトランジスタQ1の電流に対する電流検出用のPchMOSトランジスタQ2の電流比が増大する。ここで、例えば、出力駆動用のPchMOSトランジスタQ1が飽和領域で動作して1Aの電流が流れるときに、電流検出用の抵抗R1に発生する電位差の値を制御回路121の閾値に設定するとする。このとき、PchMOSトランジスタQ1が飽和領域で動作していれば、1A以上の電流が流れた場合に過電流保護が動作するが、PchMOSトランジスタQ1が非飽和領域で動作する場合に、電流検出用のPchMOSトランジスタQ2への電流比が増大するため、PchMOSトランジスタQ1に1A以上の電流が流れていないにも関わらず、電流検出用の抵抗R1に発生する電位差が制御回路121の閾値を越え、過電流保護が動作してしまう。このように、出力駆動用のPchMOSトランジスタQ1と電流検出用のPchMOSトランジスタQ2の電流比が一定でないため、出力駆動用のPchMOSトランジスタQ1に流れる電流が過電流の設定値以下で、出力駆動回路101が通常に動作しているときに、過電流保護が動作し、出力駆動回路101の動作が遮断される場合がある。
FIG. 9 shows a timing chart of the drain voltage and drain current of the Pch MOS transistors Q1 and Q2. As shown in the figure, the output driving PchMOS transistor Q1 operates in the saturation region when the output voltage of the
以上のように、出力端子2の出力電圧の状態によって、出力駆動用トランジスタと電流検出用トランジスタの電流比が定まらないので、出力駆動回路101が通常動作しているときに、誤って過電流保護が動作する問題が起きる。また、通常動作時に過電流保護が動作しないように過電流の設定値を高くすると、過電流保護が動作する前に、出力駆動用トランジスタの発熱や破壊が発生する。
As described above, since the current ratio between the output driving transistor and the current detection transistor is not determined depending on the state of the output voltage at the
次に、従来の過電流保護回路の他の一例を図7に示す。同図において、出力駆動回路105は、出力駆動回路101の構成から、出力駆動用のPchMOSトランジスタQ1のソースとVCC間に電流検出用の抵抗R3を付加して構成されており、PchMOSトランジスタQ1の電流を抵抗R3の両端の電位差として検出する。この電位差が制御回路121の所定の閾値を超える場合、出力駆動回路105のスイッチ回路6、7が制御され、出力駆動回路105の動作が遮断される。このように過電流保護が動作する。しかしながら、この回路では、出力駆動用のPchMOSトランジスタQ1の電流を抵抗R3で検出しているため、電流検出比は一定であるが、出力負荷に供給する電流と同じ電流が電流検出用の抵抗R3にも流れる。このため、電流検出用の抵抗R3の両端に発生する電圧分の出力電圧範囲が狭くなるという問題が発生する。
Next, another example of a conventional overcurrent protection circuit is shown in FIG. In the figure, the output drive circuit 105 is configured by adding a current detection resistor R3 between the source of the output drive PchMOS transistor Q1 and VCC from the configuration of the
本発明は、このような従来の問題点に鑑みてなされたものであって、スピーカー等を備えた情報通信機器の出力駆動回路において、出力端子の短絡等の異常時に発生する過電流を防止し、半導体素子の発熱、破壊を防止する半導体集積回路の過電流保護回路を提供することを目的とする。 The present invention has been made in view of such a conventional problem, and prevents an overcurrent that occurs at the time of an abnormality such as a short circuit of an output terminal in an output drive circuit of an information communication device including a speaker or the like. Another object of the present invention is to provide an overcurrent protection circuit for a semiconductor integrated circuit that prevents heat generation and destruction of a semiconductor element.
前記の目的を達成するため、請求項1に記載の発明は、ソースがVCCに接続して流出電流で出力を駆動する第1のPchMOSトランジスタを備えた第1の出力駆動回路において、前記第1のPchMOSトランジスタとゲート及びソースが共通に接続され前記第1のPchMOSトランジスタの電流を検出する第2のPchMOSトランジスタを備える第1の電流検出回路と、前記第1の電流検出回路の電流検出値が所定の値を超えたとき、前記第1の出力駆動回路の動作を遮断する第1の制御回路を備える構成の過電流保護回路であって、前記第2のPchMOSトランジスタのドレインを前記第1のPchMOSトランジスタのドレインとほぼ同電位にすることを特徴としている。 In order to achieve the above object, according to the first aspect of the present invention, there is provided a first output drive circuit including a first PchMOS transistor having a source connected to VCC and driving an output with an outflow current. A first current detection circuit including a second PchMOS transistor having a gate and a source connected in common to the PchMOS transistor and detecting a current of the first PchMOS transistor; and a current detection value of the first current detection circuit is An overcurrent protection circuit comprising a first control circuit that cuts off the operation of the first output drive circuit when a predetermined value is exceeded, wherein the drain of the second PchMOS transistor is connected to the first control circuit. It is characterized by having substantially the same potential as the drain of the Pch MOS transistor.
請求項2に記載の発明は、請求項1に記載の過電流保護回路において、前記第1の電流検出回路は、ベースが前記第1のPchMOSトランジスタのドレインに接続され、エミッタに定電流源が接続される第1のNPNトランジスタと、ベースが前記第1のNPNトランジスタのエミッタに接続され、エミッタが前記第2のPchMOSトランジスタのドレインに接続する第1のPNPトランジスタを備えることを特徴としている。 According to a second aspect of the present invention, in the overcurrent protection circuit according to the first aspect, the first current detection circuit has a base connected to the drain of the first PchMOS transistor and a constant current source at the emitter. A first NPN transistor to be connected, a base is connected to an emitter of the first NPN transistor, and an emitter is connected to a drain of the second PchMOS transistor.
請求項3に記載の発明は、ソースがGNDに接続して流入電流で出力を駆動する第1のNchMOSトランジスタを備えた第2の出力駆動回路において、前記第1のNchMOSトランジスタとゲート及びソースが共通に接続され前記第1のNchMOSトランジスタの電流を検出する第2のNchMOSトランジスタを備える第2の電流検出回路と、前記第2の電流検出回路の電流検出値が所定の値を超えたとき、前記第2の出力駆動回路の動作を遮断する第2の制御回路を備える構成の過電流保護回路であって、前記第2のNchMOSトランジスタのドレインを前記第1のNchMOSトランジスタのドレインとほぼ同電位にすることを特徴としている。 According to a third aspect of the present invention, there is provided a second output drive circuit including a first NchMOS transistor having a source connected to GND and driving an output with an inflow current. A second current detection circuit including a second NchMOS transistor connected in common and detecting a current of the first NchMOS transistor; and a current detection value of the second current detection circuit exceeding a predetermined value; An overcurrent protection circuit having a second control circuit configured to cut off the operation of the second output drive circuit, wherein the drain of the second NchMOS transistor has substantially the same potential as the drain of the first NchMOS transistor. It is characterized by.
請求項4に記載の発明は、エミッタがVCCに接続して流出電流で出力を駆動する第2のPNPトランジスタを備えた第3の出力駆動回路において、前記第2のPNPトランジスタとベース及びエミッタが共通に接続され前記第2のPNPトランジスタの電流を検出する第3のPNPトランジスタを備える第3の電流検出回路と、前記第3の電流検出回路の電流検出値が所定の値を超えたとき、前記第3の出力駆動回路の動作を遮断する第3の制御回路を備える構成の過電流保護回路であって、前記第3のPNPトランジスタのコレクタを前記第2のPNPトランジスタのコレクタとほぼ同電位にすることを特徴としている。 According to a fourth aspect of the present invention, there is provided a third output driving circuit including a second PNP transistor having an emitter connected to VCC and driving an output with an outflow current, wherein the second PNP transistor, the base and the emitter are connected to each other. A third current detection circuit including a third PNP transistor connected in common and detecting a current of the second PNP transistor; and when a current detection value of the third current detection circuit exceeds a predetermined value, An overcurrent protection circuit comprising a third control circuit that cuts off the operation of the third output drive circuit, wherein the collector of the third PNP transistor has substantially the same potential as the collector of the second PNP transistor. It is characterized by.
請求項5に記載の発明は、請求項1に記載の過電流保護回路において、前記第1の制御回路は、前記第1の出力駆動回路の動作を遮断した状態を所定の時間保持するとともに、所定の時間経過した後、その保持状態から復帰する機能を有することを特徴としている。 According to a fifth aspect of the present invention, in the overcurrent protection circuit according to the first aspect, the first control circuit holds a state in which the operation of the first output drive circuit is cut off for a predetermined time, It has a function of returning from the holding state after a predetermined time has elapsed.
請求項6に記載の発明は、前記第1のPchMOSトランジスタと前記第1のNchMOSトランジスタを備え、前記第1のPchMOSトランジスタの流出電流と前記第2のNchMOSトランジスタの流入電流で第1の出力端子を駆動する第4の出力駆動回路と、前記第1のPchMOSトランジスタと前記第1のNchMOSトランジスタとを備え、前記第1のPchMOSトランジスタの流出電流と前記第1のNchMOSトランジスタの流入電流で第2の出力端子を駆動する第5の出力駆動回路とを備え、前記第1の出力端子と前記第2の出力端子との間に負荷が接続され、第4の出力駆動回路と第5の出力駆動回路が電流を流入及び流出して前記負荷を駆動するBTL出力回路において、前記第1のPchMOSトランジスタとゲート及びソースが共通に接続され前記第1のPchMOSトランジスタの電流を検出する前記第2のPchMOSトランジスタを備える前記第1の電流検出回路と前記第1の電流検出回路の電流検出値が所定の値を超えたとき、前記第4の出力駆動回路と前記第5の出力駆動回路の両方の動作を遮断する第4の制御回路を備える構成の過電流保護回路であって、前記第2のPchMOSトランジスタのドレインを前記第1のPchMOSトランジスタのドレインとほぼ同電位にすることを特徴とする第1の過電流保護回路と、前記第1のNchMOSトランジスタとゲート及びソースが共通に接続され前記第1のNchMOSトランジスタの電流を検出する第2のNchMOSトランジスタを備える前記第2の電流検出回路と前記第2の電流検出回路の電流検出値が所定の値を超えたとき、前記第4の出力駆動回路と前記第5の出力駆動回路の両方の動作を遮断する第5の制御回路を備える構成の過電流保護回路であって、前記第2のNchMOSトランジスタのドレインを前記第1のNchMOSトランジスタのドレインとほぼ同電位にすることを特徴とする第2の過電流保護回路とを、前記第4の出力駆動回路と前記第5の出力駆動回路の両方にそれぞれ備える構成の過電流保護回路であって、前記第4の出力駆動回路と前記第5の出力駆動回路のそれぞれの過電流に伴い、前記第4の出力駆動回路と前記第5の出力駆動回路の両方の動作を遮断することを特徴としている。
The invention according to
本発明に係る過電流保護回路によれば、出力駆動回路において、出力電圧範囲が制限されることなく、出力電圧がどのような状態であっても一定の電流比で出力駆動用トランジスタの電流を検出することが出来るため、通常動作時における過電流保護の誤動作が防止され、過電流によって半導体素子が発熱すること及び破壊することを防止できる効果が得られる。 According to the overcurrent protection circuit of the present invention, in the output drive circuit, the output voltage range is not limited, and the output drive transistor current is supplied at a constant current ratio regardless of the output voltage. Since it can be detected, malfunction of overcurrent protection during normal operation can be prevented, and an effect of preventing the semiconductor element from generating heat and being destroyed by the overcurrent can be obtained.
(第1の実施形態)
以下、本発明の第1の実施形態に係る過電流保護回路について、図面を参照しながら説明する。図1は本発明の第1の実施形態を適用した過電流保護回路の一実施例を示す。
(First embodiment)
Hereinafter, an overcurrent protection circuit according to a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows an example of an overcurrent protection circuit to which the first embodiment of the present invention is applied.
本実施例において、出力駆動回路101は、増幅器4、出力駆動用のPchMOSトランジスタQ1、電流源I1、スイッチ回路6、7とで構成されており、入力端子1から入力される信号を出力端子2へ出力する。電流検出回路111は、出力駆動回路101と接続し、出力駆動用のPchMOSトランジスタQ1とゲート−ソースが共通でカレントミラーを構成する電流検出用のPchMOSトランジスタQ2と、ベースがPchMOSトランジスタQ1のドレインに接続され、エミッタに電流源が接続されるNPNトランジスタQ3と、ベースがNPNトランジスタQ3のエミッタに接続され、エミッタがPchMOSトランジスタQ2のドレインに接続するPNPトランジスタQ4とPNPトランジスタQ4のコレクタとGND間に接続する電流検出用の抵抗R1とで構成され、PchMOSトランジスタQ1のドレイン電圧がNPNトランジスタQ3、PNPトランジスタQ4を介してPchMOSトランジスタQ2のドレインに供給されており、出力駆動用PchMOSトランジスタQ1と電流検出用PchMOSトランジスタQ2のドレイン電圧がほぼ同電位に保たれる。制御回路121は、電流検出回路111の電流検出用の抵抗R1の両端に発生する電圧が所定の閾値を超える場合、出力駆動回路101のスイッチ回路6、7を制御して、PchMOSトランジスタQ1の動作をオフすると共に増幅器4への電流供給を遮断することによって、出力駆動回路101の動作を遮断する。電流検出回路111と制御回路121とで過電流保護回路を構成している。
In this embodiment, the
以上で構成された過電流保護回路について、以下その動作を説明する。 The operation of the overcurrent protection circuit configured as described above will be described below.
図1において、出力駆動用のPchMOSトランジスタQ1と電流検出用のPchMOSトランジスタQ2はゲート−ソースが共通に接続され、PchMOSトランジスタQ1とPchMOSトランジスタQ2の大きさに比例する電流が、電流検出用のPchMOSトランジスタQ2に検出される。ここで、PchMOSトランジスタQ1とPchMOSトランジスタQ2のドレイン電圧がほぼ同電位になるため、出力端子2の電圧がどのような状態であっても、この検出される電流の比例関係は保たれる。さらに、電流検出用のPchMOSトランジスタQ2で検出された電流は、PNPトランジスタQ4を介して電流検出用の抵抗R1に流れ、抵抗R1の両端に電位差が発生する。出力端子2がGNDにショートされる等の異常時に、出力駆動用のPchMOSトランジスタQ1の電流が増大し、この抵抗R1の電位差が制御回路121の所定の閾値を越えると、制御回路121によって、出力駆動回路101の動作が遮断され、過電流が防止される。このように、過電流保護が動作する。
In FIG. 1, an output driving PchMOS transistor Q1 and a current detecting PchMOS transistor Q2 have their gates and sources connected in common, and a current proportional to the size of the PchMOS transistor Q1 and the PchMOS transistor Q2 is a current detecting PchMOS. Detected by transistor Q2. Here, since the drain voltages of the Pch MOS transistor Q1 and the Pch MOS transistor Q2 are substantially the same potential, the proportional relationship of the detected current is maintained regardless of the voltage of the
次に、図10にPchMOSトランジスタQ1、Q2のドレイン電圧及びドレイン電流、PNPトランジスタQ4のコレクタ電圧及びコレクタ電流のタイミングチャートを示す。同図に示すように、出力駆動用のPchMOSトランジスタQ1のドレイン電圧と電流検出用のPchMOSトランジスタQ2のドレイン電圧はほぼ同電位になるので、PchMOSトランジスタQ1が非飽和領域で動作するとき、PchMOSトランジスタQ2も同様に非飽和領域で動作する。従って、PchMOSトランジスタQ1の動作領域に関わらず、出力駆動用のPchMOSトランジスタQ1と電流検出用のPchMOSトランジスタQ2の電流比が一定になる。このため、例えば、出力駆動用のPchMOSトランジスタQ1に1Aの電流が流れるとき、電流検出用の抵抗R1に発生する電位差の値を制御回路121の閾値に設定すると、出力端子2の電圧がどのような状態であっても、出力駆動用のPchMOSトランジスタQ1に1A以上の電流が流れた場合に限って、過電流保護が動作する。このように、出力駆動用のPchMOSトランジスタQ1に所定の電流値以上の過電流が流れた場合に過電流保護が動作するので、通常動作時に誤って過電流保護が動作することを防止できる。また、図7のように、出力駆動用トランジスタとVCC間の抵抗を必要としないため、出力電圧範囲が制限される問題も発生しない。
Next, FIG. 10 shows a timing chart of the drain voltage and drain current of the Pch MOS transistors Q1 and Q2, and the collector voltage and collector current of the PNP transistor Q4. As shown in the figure, since the drain voltage of the output driving PchMOS transistor Q1 and the drain voltage of the current detecting PchMOS transistor Q2 are substantially the same potential, when the PchMOS transistor Q1 operates in the non-saturated region, the PchMOS transistor Q2 similarly operates in the non-saturated region. Accordingly, the current ratio between the output drive PchMOS transistor Q1 and the current detection PchMOS transistor Q2 is constant regardless of the operating region of the PchMOS transistor Q1. For this reason, for example, when a current of 1 A flows through the output driving PchMOS transistor Q1, the value of the potential difference generated in the current detection resistor R1 is set as the threshold value of the
(第2の実施形態)
以下、本発明の第2の実施形態に係る過電流保護回路について、図面を参照しながら説明する。図2は本発明の第2の実施形態を適用した過電流保護回路の一実施例を示す。図2において図1と同一部分には同一符号を付して、詳細な説明を省略する。
(Second Embodiment)
Hereinafter, an overcurrent protection circuit according to a second embodiment of the present invention will be described with reference to the drawings. FIG. 2 shows an example of an overcurrent protection circuit to which the second embodiment of the present invention is applied. 2, the same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
本実施例において、出力駆動回路102は出力駆動用トランジスタをNchMOSトランジスタQ5として、出力駆動回路101と同様に構成され、入力端子1から入力される信号を出力端子2へ出力し、VCCと出力端子2間に接続される出力負荷3を駆動する。電流検出回路112は、出力駆動回路102と接続し、出力駆動用のNchMOSトランジスタQ5とゲート−ソースが共通でカレントミラーを構成する電流検出用のNchMOSトランジスタQ6と、ベースがNchMOSトランジスタQ5のドレインに接続され、エミッタに電流源I3が接続されるPNPトランジスタQ7と、ベースがPNPトランジスタQ7のエミッタに接続され、エミッタがNchMOSトランジスタQ6のドレインに接続するNPNトランジスタQ8とNPNトランジスタQ8のコレクタとVCC間に接続する電流検出用の抵抗R2とで構成され、NchMOSトランジスタQ5のドレイン電圧がPNPトランジスタQ7、NPNトランジスタQ8を介してNchMOSトランジスタQ6のドレインに供給されており、出力駆動用NchMOSトランジスタQ5と電流検出用NchMOSトランジスタQ6のドレイン電圧がほぼ同電位に保たれる。電流検出回路112と制御回路121とで過電流保護回路を構成している。
In this embodiment, the
次に本実施例の動作について、説明する。なお、過電流保護回路の動作については、第1の実施形態と同様のため詳細な説明を省略する。 Next, the operation of this embodiment will be described. Since the operation of the overcurrent protection circuit is the same as that of the first embodiment, detailed description thereof is omitted.
図2において、出力駆動用のNchMOSトランジスタQ5のドレイン電圧と電流検出用のNchMOSトランジスタQ6のドレイン電圧はほぼ同電位になるので、NchMOSトランジスタQ5が非飽和領域で動作するとき、NchMOSトランジスタQ6も同様に非飽和領域で動作する。従って、動作領域に関わらず、出力駆動用のNchMOSトランジスタQ5と電流検出用のNchMOSトランジスタQ6の電流比が一定になる。このため、出力駆動用のNchMOSトランジスタQ5に所定の電流値以上の過電流が流れた場合に限って、過電流保護が動作するので、通常動作時に誤って過電流保護が動作することを防止できる。また、出力電圧範囲が制限される問題も発生しない。 In FIG. 2, since the drain voltage of the output driving NchMOS transistor Q5 and the drain voltage of the current detecting NchMOS transistor Q6 are substantially the same potential, when the NchMOS transistor Q5 operates in the non-saturated region, the same applies to the NchMOS transistor Q6. Operates in the non-saturated region. Therefore, the current ratio between the output drive NchMOS transistor Q5 and the current detection NchMOS transistor Q6 is constant regardless of the operation region. For this reason, since the overcurrent protection operates only when an overcurrent of a predetermined current value or more flows through the output driving NchMOS transistor Q5, it is possible to prevent the overcurrent protection from being erroneously operated during the normal operation. . Further, the problem that the output voltage range is limited does not occur.
(第3の実施形態)
以下、本発明の第3の実施形態に係る過電流保護回路について、図面を参照しながら説明する。図3は本発明の第3の実施形態を適用した過電流保護回路の一実施例を示す。図3において図1と同一部分には同一符号を付して、詳細な説明を省略する。
(Third embodiment)
Hereinafter, an overcurrent protection circuit according to a third embodiment of the present invention will be described with reference to the drawings. FIG. 3 shows an example of an overcurrent protection circuit to which the third embodiment of the present invention is applied. 3, the same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
本実施例において、出力駆動回路103は出力駆動用のトランジスタをPNPトランジスタQ9として、出力駆動回路101と同様に構成される。電流検出回路113は電流検出用のトランジスタをPNPトランジスタQ10として、電流検出回路111と同様に構成され、PNPトランジスタQ9のコレクタ電圧がNPNトランジスタQ3、PNPトランジスタQ4を介してPNPトランジスタQ10のコレクタに供給されており、出力駆動用のPNPトランジスタQ9と電流検出用のPNPトランジスタQ10のコレクタ電圧がほぼ同電位に保たれる。電流検出回路113と制御回路121とで過電流保護回路を構成している。
In this embodiment, the
次に本実施例の動作について、説明する。なお、第1の実施形態と同様の過電流保護回路の動作については、詳細な説明を省略する。 Next, the operation of this embodiment will be described. Note that detailed description of the operation of the overcurrent protection circuit similar to that of the first embodiment is omitted.
図3において、出力駆動用のPNPトランジスタQ9のコレクタ電圧と電流検出用のPNPトランジスタQ10のコレクタ電圧はほぼ同電位になるので、PNPトランジスタQ9が非飽和領域で動作するとき、PNPトランジスタQ10も同様に非飽和領域で動作する。従って、動作領域に関わらず、出力駆動用のPNPトランジスタQ9と電流検出用のPNPトランジスタQ10の電流比が一定になる。このため、出力駆動用のPNPトランジスタQ9に所定の電流値以上の過電流が流れた場合に限って、過電流保護が動作するので、通常動作時に誤って過電流保護が動作することを防止できる。また、出力電圧範囲が制限される問題も発生しない。 In FIG. 3, the collector voltage of the PNP transistor Q9 for driving the output and the collector voltage of the PNP transistor Q10 for detecting the current are substantially the same. Therefore, when the PNP transistor Q9 operates in the non-saturated region, the PNP transistor Q10 is also the same. Operates in the non-saturated region. Therefore, the current ratio between the output driving PNP transistor Q9 and the current detection PNP transistor Q10 is constant regardless of the operating region. For this reason, the overcurrent protection operates only when an overcurrent of a predetermined current value or more flows through the PNP transistor Q9 for driving the output, so that it is possible to prevent the overcurrent protection from being erroneously operated during the normal operation. . Further, the problem that the output voltage range is limited does not occur.
なお、第3の実施形態において、出力駆動用のPNPトランジスタQ9はNPNトランジスタとしても、同様の過電流保護回路を構成することができ、同様の効果が得られる。 In the third embodiment, the output driving PNP transistor Q9 can be configured as an NPN transistor to form a similar overcurrent protection circuit, and the same effect can be obtained.
(第4の実施形態)
以下、本発明の第4の実施形態に係る過電流保護回路について、図面を参照しながら説明する。図4は本発明の第4の実施形態を適用した過電流保護回路の一実施例を示す。図4において図1と同一部分には同一符号を付して、詳細な説明を省略する。
(Fourth embodiment)
Hereinafter, an overcurrent protection circuit according to a fourth embodiment of the present invention will be described with reference to the drawings. FIG. 4 shows an example of an overcurrent protection circuit to which the fourth embodiment of the present invention is applied. 4, the same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
本実施例において、電流検出回路111、制御回路121、状態保持回路131とで過電流保護回路を構成している。なお、図8に状態保持回路131の一例を示す。この回路は、NPNトランジスタQ31〜34、抵抗R31〜33、容量C31で構成され、入力にHIGH電圧が入力されるとHIGH電圧を出力し、LOW電圧が入力されるとLOW電圧を出力するが、NPNトランジスタQ32と容量C31は、NPNトランジスタQ32のオン時間を制御するフィルターを構成しているので、入力がHIGH電圧からLOW電圧に切換った後の一定時間は出力がHIGH電圧に保持され、その後、LOW電圧に切換る状態保持機能を有している。保持する時間は、NPNトランジスタQ32のベース電流による容量C31の放電時間によって決まる。
In this embodiment, the current detection circuit 111, the
次に本実施例の動作について、説明する。なお、第1の実施形態と同様の過電流保護回路の動作については、詳細な説明を省略する。 Next, the operation of this embodiment will be described. Note that detailed description of the operation of the overcurrent protection circuit similar to that of the first embodiment is omitted.
図4において、出力駆動用のPchMOSトランジスタQ1に過電流が発生すると、電流検出用の抵抗R1の両端の電位差が制御回路121の所定の閾値を越え、出力駆動回路101の動作が遮断される。このとき、状態保持回路131によって、出力駆動回路101の動作遮断状態が一定時間保持される。その後、出力駆動回路101の動作が復帰するが、PchMOSトランジスタQ1に過電流が発生する状態が継続していれば、再び出力駆動回路101の動作が遮断され、状態が保持される。以後同様の動作を繰り返し、過電流が発生する異常状態が継続しても、出力駆動回路101の平均電流が殆ど増加しない。このため、半導体素子は全く発熱することがない。
In FIG. 4, when an overcurrent is generated in the output driving PchMOS transistor Q1, the potential difference between both ends of the current detection resistor R1 exceeds a predetermined threshold value of the
以上のように第4の実施形態によると、第1の実施形態と同様に通常動作時に誤って過電流保護が動作することが防止され、また、出力駆動用トランジスタの過電流をフィルターで状態を保持して防止するので、出力駆動回路の半導体素子及び半導体集積回路のパッケージが全く発熱することがなく、半導体素子の破壊を防止することができる。 As described above, according to the fourth embodiment, it is possible to prevent the overcurrent protection from being erroneously operated during the normal operation as in the first embodiment, and to filter the state of the overcurrent of the output driving transistor with the filter. Since it is held and prevented, the semiconductor element of the output drive circuit and the package of the semiconductor integrated circuit do not generate heat at all, and the destruction of the semiconductor element can be prevented.
(第5の実施形態)
以下、本発明の第5の実施形態に係る過電流保護回路について、図面を参照しながら説明する。図5は本発明の第5の実施形態を適用した過電流保護回路の一実施例を示す。図5において図1〜4と同一部分には同一符号を付して、詳細な説明を省略する。
(Fifth embodiment)
Hereinafter, an overcurrent protection circuit according to a fifth embodiment of the present invention will be described with reference to the drawings. FIG. 5 shows an example of an overcurrent protection circuit to which the fifth embodiment of the present invention is applied. 5, the same parts as those in FIGS. 1 to 4 are denoted by the same reference numerals, and detailed description thereof is omitted.
本実施例において、出力駆動回路104は、増幅器4、5、出力駆動用のPchMOSトランジスタQ1、NchMOSトランジスタQ5、電流源I1、スイッチ回路6〜8とで構成されており、出力段はPchMOSトランジスタQ1の流出電流とNchMOSトランジスタQ5の流入電流で出力を駆動するレールTOレール出力の構成で、入力端子1から入力された信号を出力端子2に出力する。出力駆動回路204は、出力駆動回路104と同様に構成され、入力端子1から反転増幅器21を介して入力された信号を出力端子22に出力する。出力端子2と出力端子22間には出力負荷3が接続され、出力駆動回路104と出力駆動回路204が互いに位相が反転された信号を出力し、出力負荷3が駆動される。このように、出力駆動回路104、204でBTL出力回路を構成している。電流検出回路114は、PchMOSトランジスタQ2、NchMOSトランジスタQ6、NPNトランジスタQ3、Q8、PNPトランジスタQ4、Q7、電流検出用の抵抗R1、R2、電流源I2、I3とで構成され、出力駆動用のPchMOSトランジスタQ1と電流検出用のPchMOSトランジスタQ2及び出力駆動用のNchMOSトランジスタQ5と電流検出用のNchMOSトランジスタQ6のドレイン電圧がほぼ同電位に保たれる。また、電流検出回路214は、電流検出回路114と同様に構成されている。制御回路122は、PNPトランジスタQ13〜16、NPNトランジスタQ11〜12で構成されており、トランジスタQ11〜14のいずれかがオンすれば、HIGH電圧を出力し、出力駆動回路104、204の両方の動作を遮断する。電流検出回路114、214、制御回路122、状態保持回路131で過電流保護回路が構成されている。
In this embodiment, the
次に本実施例の動作について、説明する。なお、第1〜第4の実施形態と同様の過電流保護回路の動作については、詳細な説明を省略する。 Next, the operation of this embodiment will be described. The detailed description of the operation of the overcurrent protection circuit similar to those in the first to fourth embodiments is omitted.
図5において、出力端子2と出力端子22が誤ってショートした場合、入力端子1から例えば正弦波信号の正の半波が入力されると、出力端子2からは正弦波の正の半波が、出力端子22からは正弦波の負の半波が出力する状態になり、VCCから出力駆動回路104のPchMOSトランジスタQ1及びショートされた出力端子2と出力端子22間、さらに出力駆動回路204のNchMOSトランジスタQ25を介してGNDへ流れる過電流が発生する。このため、電流検出用のPchMOSトランジスタQ2及びNchMOSトランジスタQ26に流れる電流が増加するので、電圧検出用の抵抗R1及びR22で発生する電位差がそれぞれ上昇する。この電位差が、制御回路122のNPNトランジスタQ11、及びPNPトランジスタQ14における各々のVbeで設定されるどちらかの閾値を越えると、NPNトランジスタQ11、またはPNPトランジスタQ14のどちらかがオンし、制御回路122の出力がLOW電圧からHIGH電圧に切換ることによって、出力駆動回路104、204の両方の動作が遮断される。このとき、状態保持回路131によって、この状態が一定時間保持されるため、出力駆動回路104、204の両方の平均電流は増加しない。このように、出力駆動回路104、204に発生する過電流を防止することが出来る。入力端子1から正弦波信号の負の半波が入力され、出力端子2から正弦波の負の半波が、出力端子22から正弦波の正の半波が出力する場合においても、過電流保護の動作は同様である。
In FIG. 5, when the
なお、出力端子2または出力端子22がGNDにショートされた場合やVCCにショートされた場合など出力駆動回路104、204に過電流が発生する場合においては、前記の出力端子2と出力端子22がショートした場合と同様の過電流保護の動作によって、出力駆動回路104、204の両方の動作を遮断し、どのような出力端子の異常状態においても過電流が防止できる。
When the
以上のように第5の実施形態によると、BTL出力回路において、4つの出力駆動用トランジスタ各々に過電流保護機能が付加されるので、どのような出力端子の異常状態においても過電流が防止され、半導体素子の発熱及び破壊を防ぐことが出来る。また、出力電圧がどのような状態であっても一定の電流値以上の過電流が流れない限り、過電流保護が動作しないため、通常動作時において過電流保護の誤動作が防止される。さらに、出力電圧範囲が制限されることもない。従って、出力電圧範囲を電源電圧とほぼ同等まで広くするため、出力段をレールTOレール出力の構成にするBTL出力回路において、特に有用である。 As described above, according to the fifth embodiment, since the overcurrent protection function is added to each of the four output driving transistors in the BTL output circuit, overcurrent is prevented in any output terminal abnormal state. Heat generation and destruction of the semiconductor element can be prevented. Moreover, since overcurrent protection does not operate unless an overcurrent of a certain current value or more flows in any state of the output voltage, malfunction of overcurrent protection is prevented during normal operation. Furthermore, the output voltage range is not limited. Therefore, it is particularly useful in a BTL output circuit in which the output stage has a rail-to-rail output configuration in order to widen the output voltage range to almost the same as the power supply voltage.
なお、第5の実施形態において、出力駆動用のトランジスタはバイポーラトランジスタとしても、同様の過電流保護回路を構成することができ、同様の効果が得られる。また、第1〜5の実施形態において、出力負荷3は、他のスピーカー、コイル等としても、同様の効果が得られる。
In the fifth embodiment, the same overcurrent protection circuit can be configured even if the output driving transistor is a bipolar transistor, and the same effect can be obtained. In the first to fifth embodiments, the same effect can be obtained when the
以上説明したように、本発明はスピーカー等を備えた情報通信機器の出力駆動回路おいて、出力端子がショートされる場合等の異常時に発生する過電流のために、半導体素子が発熱、破壊することを防止する過電流保護回路に有用である。 As described above, according to the present invention, in an output drive circuit of an information communication device equipped with a speaker or the like, a semiconductor element generates heat and breaks down due to an overcurrent that occurs when an output terminal is short-circuited. This is useful for an overcurrent protection circuit that prevents this.
1、31 入力端子
2、22、32 出力端子
3 出力負荷
4、5 増幅器
6〜8 スイッチ回路
21 反転増幅器
Q1〜2、Q21〜22 PchMOSトランジスタ
Q5〜6、Q25〜26 NchMOSトランジスタ
Q3、Q8、Q11〜Q12、Q23、Q28、Q31〜34 NPNトランジスタ
Q4、Q7、Q13〜16 PNPトランジスタ
R1〜3、R11、R21〜22、R31〜33 抵抗
C1 コンデンサ
I1〜3、I21〜23 電流源
101〜105、204 出力駆動回路
111〜114、214 電流検出回路
121〜122 制御回路
131 状態保持回路
DESCRIPTION OF
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006276240A JP2008098817A (en) | 2006-10-10 | 2006-10-10 | Overcurrent protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006276240A JP2008098817A (en) | 2006-10-10 | 2006-10-10 | Overcurrent protection circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008098817A true JP2008098817A (en) | 2008-04-24 |
Family
ID=39381231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006276240A Pending JP2008098817A (en) | 2006-10-10 | 2006-10-10 | Overcurrent protection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008098817A (en) |
-
2006
- 2006-10-10 JP JP2006276240A patent/JP2008098817A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4963891B2 (en) | Load drive circuit | |
JP2007082036A (en) | Semiconductor integrated circuit device, power supply apparatus, and electric apparatus | |
WO2007088503A1 (en) | Current mirror circuit | |
JP2008035596A (en) | Protective circuit | |
JP2006295326A (en) | Switching circuit with protective function, and protection circuit | |
JP4920305B2 (en) | Overheat detection circuit and semiconductor device and electronic apparatus incorporating the overheat detection circuit | |
JP6445878B2 (en) | Constant current drive circuit | |
JP2007158084A (en) | Ld driver circuit | |
JP2008098817A (en) | Overcurrent protection circuit | |
JP2009254170A (en) | Motor drive circuit | |
JP2007336739A (en) | Protective circuit | |
JP5965663B2 (en) | Semiconductor device | |
JP2010231509A (en) | Overvoltage detection circuit and overvoltage protection circuit | |
JPS6083418A (en) | Protecting circuit of power switching transistor | |
JP4724472B2 (en) | Semiconductor integrated circuit | |
JP2006101044A (en) | Overcurrent protection circuit | |
JP2001267899A (en) | Load driving circuit | |
JP4903494B2 (en) | Method and apparatus for reducing oscillation of driver output current provided with circuitry for detecting and responding to excessive current draw in driver output stage | |
KR20090055795A (en) | Circuit of power on reset | |
JP4887180B2 (en) | Semiconductor device with short-circuit protection function | |
JP2776034B2 (en) | Constant current circuit | |
JP5067463B2 (en) | Drive circuit | |
JP4631524B2 (en) | Drive circuit | |
JPH0234024A (en) | Temperature protecting circuit for semiconductor device | |
JPH0669732A (en) | Power amplifier circuit |