JP2008098224A - Film forming method of group iii nitride compound semiconductor laminate structure - Google Patents

Film forming method of group iii nitride compound semiconductor laminate structure Download PDF

Info

Publication number
JP2008098224A
JP2008098224A JP2006274896A JP2006274896A JP2008098224A JP 2008098224 A JP2008098224 A JP 2008098224A JP 2006274896 A JP2006274896 A JP 2006274896A JP 2006274896 A JP2006274896 A JP 2006274896A JP 2008098224 A JP2008098224 A JP 2008098224A
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
layer
compound semiconductor
nitride compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006274896A
Other languages
Japanese (ja)
Other versions
JP4974635B2 (en
Inventor
Hisayuki Miki
久幸 三木
Kenzo Hanawa
健三 塙
Yasumasa Sasaki
保正 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006274896A priority Critical patent/JP4974635B2/en
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to KR1020097004225A priority patent/KR20090040357A/en
Priority to CN200780036234XA priority patent/CN101522942B/en
Priority to EP07807675.9A priority patent/EP2071053B1/en
Priority to PCT/JP2007/068324 priority patent/WO2008041499A1/en
Priority to US12/299,082 priority patent/US8389313B2/en
Priority to TW096135197A priority patent/TW200833864A/en
Publication of JP2008098224A publication Critical patent/JP2008098224A/en
Application granted granted Critical
Publication of JP4974635B2 publication Critical patent/JP4974635B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a group III nitride compound semiconductor layer having stably excellent crystallinity by utilizing a sputtering method as a technique capable of acquiring a crystal film having satisfactory uniformity in a short time in making the group III nitride compound semiconductor layer. <P>SOLUTION: A manufacturing method of the group III nitride compound semiconductor laminate structure includes a step of forming a multi-layer film structure consisting of a group III nitride compound semiconductor on a substrate. In this method, the multi-layer film structure includes at least a buffer layer and a base layer from the substrate side, the buffer layer and the base layer are formed by a sputtering method, and a film-forming temperature of the buffer layer is made to be lower than that of the base layer. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、発光ダイオード(LED)、レーザダイオード(LD)および電子デバイス等の作製に用いられる結晶性の良いIII族窒化物化合物半導体(以下、III族窒化物化合物半導体はInGaAlNで表されるものとする)積層構造体の成膜方法に関する。特に、本発明は結晶性の良いIII族窒化物化合物半導体結晶をサファイア基板上にエピタキシャル成長させるために好適に用いることができるIII族窒化物化合物半導体積層構造体の成膜方法に関する。   The present invention relates to a group III nitride compound semiconductor with good crystallinity (hereinafter referred to as a group III nitride compound semiconductor represented by InGaAlN), which is used for manufacturing a light emitting diode (LED), a laser diode (LD), and an electronic device. The present invention relates to a method for forming a laminated structure. In particular, the present invention relates to a method for forming a Group III nitride compound semiconductor multilayer structure that can be suitably used for epitaxially growing a Group III nitride compound semiconductor crystal having good crystallinity on a sapphire substrate.

III族窒化物化合物半導体は、可視光から紫外光領域に相当するエネルギーの直接遷移型のバンドギャップを持ち高効率な発光が可能であるため、LEDやLDとして製品化されている。また、電子デバイスとしても従来のIII−V族化合物半導体では得られない特性が得られるポテンシャルを持っている。   Group III nitride compound semiconductors have a direct transition type band gap of energy corresponding to the visible light to ultraviolet light region and can emit light with high efficiency, and are thus commercialized as LEDs and LDs. In addition, the electronic device has a potential to obtain characteristics that cannot be obtained by a conventional III-V group compound semiconductor.

一般的には、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)およびアンモニア(NH3)を原料として、III族窒化物化合物半導体は有機金属化学気相成長(MOCVD)法によって製造されている。MOCVD法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板との反応により原料が分解して結晶を成長させる方法である。 In general, a group III nitride compound semiconductor is manufactured by metal organic chemical vapor deposition (MOCVD) using trimethylgallium (TMG), trimethylaluminum (TMA) and ammonia (NH 3 ) as raw materials. The MOCVD method is a method in which a vapor of a raw material is contained in a carrier gas and conveyed to the substrate surface, and the raw material is decomposed by a reaction with a heated substrate to grow a crystal.

III族窒化物化合物半導体の単結晶ウエーハはいまだ市販されておらず、III族窒化物化合物半導体は異なる材料の単結晶ウエーハ上に結晶を成長させる方法が一般的である。このような異種基板と、その上にエピタキシャル成長させるIII族窒化物化合物半導体結晶の間には大きな格子不整合が存在する。例えばサファイア(Al)と窒化ガリウム(GaN)の間には16%、SiCと窒化ガリウムの間には6%の格子不整合が存在する。一般にこのような大きな格子不整合が存在する場合には、基板上に結晶を直接エピタキシャル成長させることが困難であり、成長させても結晶性の良好な結晶は得られない。そこで、有機金属化学気相成長(MOCVD)法によりサファイア単結晶基板やSiC単結晶基板の上にIII族窒化物化合物半導体結晶をエピタキシャル成長する場合、特許第3026087号公報(特許文献1)や特開平4−297023号公報(特許文献2)に示されているように、窒化アルミニウム(AlN)や窒化アルミニウムガリウム(AlGaN)で構成される低温バッファ層と呼ばれる層を基板の上にまず堆積し、その上に高温でIII族窒化物化合物半導体結晶をエピタキシャル成長させる方法が一般に行われてきた。 Group III nitride compound semiconductor single crystal wafers are not yet commercially available, and group III nitride compound semiconductors are generally grown on single crystal wafers of different materials. A large lattice mismatch exists between such a heterogeneous substrate and a group III nitride compound semiconductor crystal epitaxially grown thereon. For example, there is a lattice mismatch of 16% between sapphire (Al 2 O 3 ) and gallium nitride (GaN) and 6% between SiC and gallium nitride. In general, when such a large lattice mismatch exists, it is difficult to directly epitaxially grow a crystal on a substrate, and a crystal with good crystallinity cannot be obtained even if grown. Therefore, when a group III nitride compound semiconductor crystal is epitaxially grown on a sapphire single crystal substrate or an SiC single crystal substrate by metal organic chemical vapor deposition (MOCVD), Japanese Patent No. 3026087 (Patent Document 1) and As shown in Japanese Patent No. 4-297003 (Patent Document 2), a layer called a low-temperature buffer layer made of aluminum nitride (AlN) or aluminum gallium nitride (AlGaN) is first deposited on a substrate, A method for epitaxially growing a group III nitride compound semiconductor crystal at a high temperature has been generally performed.

バッファ層としてAlNなどの層を、MOCVD以外の方法で成膜し、それ以降の層をMOCVD法で成膜する技術に関しても、いくつか報告がある。例えば、特公平5−86646号公報(特許文献3)には高周波スパッタで成膜したバッファ層上に、MOCVD法で同じ組成の結晶を成長させる技術が記載されている。しかし、特許第3440873号公報(特許文献4)および特許第3700492号公報(特許文献5)のなかで、この特公平5−86646号公報(特許文献3)に記載されている技術だけでは安定して良好な結晶を得ることができない旨が記載されている。安定して良好な結晶を得るために、特許第3440873号公報(特許文献4)ではバッファ層成長後にアンモニアと水素からなる混合ガス中でアニールすることが、そして特許第3700492号公報(特許文献5)ではバッファ層を400℃以上の温度でDCスパッタにより成膜することが重要であるとされている。   There are also some reports on a technique for forming a layer such as AlN as a buffer layer by a method other than MOCVD and forming the subsequent layers by MOCVD. For example, Japanese Patent Publication No. 5-86646 (Patent Document 3) describes a technique in which crystals having the same composition are grown by MOCVD on a buffer layer formed by high-frequency sputtering. However, among Japanese Patent No. 3440873 (Patent Document 4) and Japanese Patent No. 3700492 (Patent Document 5), only the technique described in Japanese Patent Publication No. 5-86646 (Patent Document 3) is stable. Therefore, it is described that good crystals cannot be obtained. In order to obtain stable and good crystals, in Japanese Patent No. 3440873 (Patent Document 4), annealing is performed in a mixed gas composed of ammonia and hydrogen after the growth of the buffer layer, and in Japanese Patent No. 3700492 (Patent Document 5). ), It is considered important to form the buffer layer by DC sputtering at a temperature of 400 ° C. or higher.

一方、III族窒化物化合物半導体結晶をスパッタによって製造する研究も行われている。例えば、特開昭60−39819号公報(特許文献6)では、高抵抗のGaNを積層することを目的として、サファイア基板上に直接スパッタによるGaNの成膜を実施している。用いている条件は、到達真空度5×10-7〜10-8Torr、チャンバ内流通ガスはArとN、スパッタ時ガス圧3〜5×10-2Torr、RF電圧0.7〜0.9kV(パワーにして20〜40W)、基板とターゲットの距離20〜50mm、基板温度150〜450℃などである。しかし目的とする用途には、発光素子の下地層には言及されておらず、この膜の上に層を形成する記述はない。 On the other hand, research into producing a group III nitride compound semiconductor crystal by sputtering has also been conducted. For example, in Japanese Patent Application Laid-Open No. 60-39819 (Patent Document 6), a GaN film is directly formed on a sapphire substrate for the purpose of stacking high-resistance GaN. The conditions used are: ultimate vacuum 5 × 10 −7 to 10 −8 Torr, circulating gas in the chamber is Ar and N 2 , sputtering gas pressure 3 to 5 × 10 −2 Torr, RF voltage 0.7 to 0 0.9 kV (20 to 40 W in power), the distance between the substrate and the target is 20 to 50 mm, the substrate temperature is 150 to 450 ° C., and the like. However, in the intended use, there is no mention of the base layer of the light emitting element, and there is no description of forming a layer on this film.

また、21世紀連合シンポジウム論文集、Vol 2nd、p295(2003)(非特許文献1)には、Nガスを用いた高周波マグネトロンスパッタリングによってSi(100)およびAl(0001)上にGaN膜を成膜したと記載されている。成膜の条件としては、全ガス圧力は2mTorr、投入電力は100Wとし、基板温度を室温から900℃まで変化させている。論文に掲げられた図によれば、用いた装置はターゲットと基板を対向させたものである。 In the 21st Century Union Symposium Proceedings, Vol 2nd, p295 (2003) (Non-Patent Document 1), GaN on Si (100) and Al 2 O 3 (0001) by high-frequency magnetron sputtering using N 2 gas. It is described that a film was formed. As film formation conditions, the total gas pressure was 2 mTorr, the input power was 100 W, and the substrate temperature was changed from room temperature to 900 ° C. According to the figures listed in the paper, the device used is a target and substrate facing each other.

また、Vacuum、Vol66、P233(2002)(非特許文献2)では、カソードとターゲットを向かい合わせ、基板とターゲットの間にメッシュを入れた装置でGaNを成膜している。これによると、成膜条件はNガス中で圧力を0.67Paとし、基板温度は84〜600℃であり、投入電力は150W、基板とターゲット間の距離は80mmとされている。 Further, in Vacuum, Vol 66, P233 (2002) (Non-patent Document 2), a GaN film is formed by an apparatus in which a cathode and a target face each other and a mesh is placed between a substrate and a target. According to this, the film forming conditions are such that the pressure is 0.67 Pa in N 2 gas, the substrate temperature is 84 to 600 ° C., the input power is 150 W, and the distance between the substrate and the target is 80 mm.

特許第3026087号公報Japanese Patent No. 3026087 特開平4−297023号公報Japanese Laid-Open Patent Publication No. 4-297003 特公平5−86646号公報Japanese Patent Publication No. 5-86646 特許第3440873号公報Japanese Patent No. 3440873 特許第3700492号公報Japanese Patent No. 3700492 特開昭60−39819号公報JP 60-39819 A 21世紀連合シンポジウム論文集、Vol 2nd、p295(2003)Proceedings of the 21st Century Union Symposium, Vol 2nd, p295 (2003) Vacuum、Vol66、P233(2002)Vacuum, Vol66, P233 (2002)

本発明の目的は、均一性の良い結晶膜を短時間で得ることができる技術である、スパッタ法をIII族窒化物化合物半導体層を作製する際に使用し、安定して良好な結晶性のIII族窒化物化合物半導体層を得ることである。   An object of the present invention is to use a sputtering method, which is a technique capable of obtaining a crystal film with good uniformity in a short time, in producing a group III nitride compound semiconductor layer, and to stably provide good crystallinity. It is to obtain a group III nitride compound semiconductor layer.

本発明は、上記の課題を解決するために下記の発明を提供する。
(1)基板上に、III族窒化物化合物半導体からなる多層膜構造を成膜させる方法において、該多層膜構造は少なくとも基板側からバッファ層と下地層を含み、バッファ層と下地層をスパッタ法で積層し、かつ、バッファ層の成膜温度を下地層の成膜温度よりも低くすることを特徴とするIII族窒化物化合物半導体積層構造体の成膜方法;
(2)バッファ層がAlを含んでいる上記(1)記載のIII族窒化物化合物半導体積層構造体の成膜方法;
(3)バッファ層がAlNである上記(2)記載のIII族窒化物化合物半導体積層構造体の成膜方法;
(4)バッファ層が柱状結晶の集合体である上記(2)もしくは(3)記載のIII族窒化物化合物半導体積層構造体の成膜方法;
(5)バッファ層が基板表面の少なくとも60%を覆っている上記(2)〜(4)のいずれか記載のIII族窒化物化合物半導体積層構造体の成膜方法;
(6)バッファ層の膜厚が20から100nmである上記(2)〜(5)のいずれか記載のIII族窒化物化合物半導体積層構造体の成膜方法;
(7)下地層がGaを含んでいる上記(1)記載のIII族窒化物化合物半導体積層構造体の成膜方法;
(8)下地層がGaNである上記(7)記載のIII族窒化物化合物半導体積層構造体の成膜方法;
(9)バッファ層がAlNであり、かつ、下地層がGaNである上記(1)〜(3)、(7)および(8)のいずれか記載のIII族窒化物化合物半導体積層構造体の成膜方法;
(10)バッファ層の成膜温度が室温〜800℃である上記(1)記載のIII族窒化物化合物半導体積層構造体の成膜方法;
(11)下地層の成膜温度が300〜1500℃である上記(1)記載のIII族窒化物化合物半導体積層構造体の成膜方法;ならびに
(12)バッファ層の成膜温度と下地層の成膜温度の差が100℃以上である上記(1)記載のIII族窒化物化合物半導体積層構造体の成膜方法、
である。
The present invention provides the following inventions in order to solve the above problems.
(1) In a method of forming a multilayer film structure made of a group III nitride compound semiconductor on a substrate, the multilayer film structure includes at least a buffer layer and an underlayer from the substrate side, and the buffer layer and the underlayer are sputtered. A film forming method of a group III nitride compound semiconductor stacked structure, wherein the film forming temperature of the buffer layer is lower than the film forming temperature of the underlayer;
(2) The method for forming a group III nitride compound semiconductor multilayer structure according to (1), wherein the buffer layer contains Al;
(3) The method for forming a group III nitride compound semiconductor multilayer structure according to (2), wherein the buffer layer is AlN;
(4) The method for forming a group III nitride compound semiconductor multilayer structure according to (2) or (3) above, wherein the buffer layer is an aggregate of columnar crystals;
(5) The method for forming a group III nitride compound semiconductor stacked structure according to any one of (2) to (4), wherein the buffer layer covers at least 60% of the substrate surface;
(6) The method for forming a group III nitride compound semiconductor stacked structure according to any one of (2) to (5) above, wherein the buffer layer has a thickness of 20 to 100 nm;
(7) The method for forming a group III nitride compound semiconductor multilayer structure according to (1), wherein the underlayer contains Ga;
(8) The method for forming a group III nitride compound semiconductor multilayer structure according to the above (7), wherein the underlayer is GaN;
(9) The group III nitride compound semiconductor multilayer structure according to any one of (1) to (3), (7) and (8) above, wherein the buffer layer is AlN and the underlying layer is GaN. Membrane method;
(10) The method for forming a group III nitride compound semiconductor stacked structure according to (1), wherein the film formation temperature of the buffer layer is from room temperature to 800 ° C .;
(11) The method for forming a group III nitride compound semiconductor multilayer structure according to (1), wherein the film formation temperature of the underlayer is 300 to 1500 ° C .; and (12) the film formation temperature of the buffer layer and the underlayer The method for forming a group III nitride compound semiconductor multilayer structure according to (1), wherein the difference in film formation temperature is 100 ° C. or more,
It is.

本発明のIII族窒化物化合物半導体積層構造体の成膜方法によれば、最も膜厚が厚く良好な均一性が必要な下地層を、量産性、均一性の良好なスパッタ法で形成することで、生産性の改善と特性の良好な素子を形成できる。すなわち、本発明は、スパッタ法で下地層よりも低温で積層したバッファ層を成膜し、その上に同じくスパッタ法でGaを含む層を成膜する、III族窒化物化合物半導体積層構造体を成膜する技術を提供しうる。   According to the method for forming a group III nitride compound semiconductor multilayer structure of the present invention, the base layer that is the thickest and requires good uniformity is formed by a sputtering method with good mass productivity and uniformity. Thus, an element with improved productivity and good characteristics can be formed. That is, the present invention provides a group III nitride compound semiconductor multilayer structure in which a buffer layer laminated at a lower temperature than a base layer is formed by sputtering, and a layer containing Ga is also formed thereon by sputtering. A technique for forming a film can be provided.

本発明は、III族窒化物半導体積層構造を成膜するに当たり、バッファ層と下地層をスパッタ法で作製し、バッファ層の成膜温度を下地層の成膜温度よりも低くする技術を開示する。   The present invention discloses a technique for forming a group III nitride semiconductor multilayer structure by forming a buffer layer and an underlayer by sputtering, and lowering the film formation temperature of the buffer layer to be lower than the film formation temperature of the underlayer. .

一般的にスパッタ法は単組成の結晶を成膜するのに適しており、均一性、生産性、安定性に優れている。また、ダストなどのチャンバ内のコンタミネーションも少ない。このため、スパッタによって良好な結晶性のGaN膜の成膜を行う技術が求められていた。本発明者は、鋭意研究を重ねた結果、スパッタ法によって結晶性の良好なIII族窒化物化合物半導体結晶を得るために、バッファ層の成膜温度を下地層の成膜温度よりも低くすることが重要であることを見出した。   In general, the sputtering method is suitable for forming a single composition crystal and is excellent in uniformity, productivity, and stability. In addition, there is little contamination in the chamber such as dust. Therefore, there has been a demand for a technique for forming a good crystalline GaN film by sputtering. As a result of extensive research, the present inventor has made the buffer layer deposition temperature lower than the deposition temperature of the underlayer in order to obtain a group III nitride compound semiconductor crystal having good crystallinity by sputtering. Found that is important.

バッファ層成膜時の基板温度は、室温〜1200℃であることが望ましい。それより低い温度では、基板面でのマイグレーションが抑えられて、結晶性の良いIII族窒化物化合物半導体結晶ができにくい。一方、これより高い温度ではIII族窒化物化合物半導体結晶が分解を引き起こす。   The substrate temperature at the time of forming the buffer layer is preferably room temperature to 1200 ° C. At a lower temperature, migration on the substrate surface is suppressed, and it is difficult to form a group III nitride compound semiconductor crystal with good crystallinity. On the other hand, group III nitride compound semiconductor crystals cause decomposition at higher temperatures.

さらに望ましくは室温〜800℃の温度であり、更に望ましくは300〜800℃である。   More desirably, the temperature is from room temperature to 800 ° C, and more desirably from 300 to 800 ° C.

一方、下地層の成膜温度としては、300℃〜1500℃が望ましく、更に望ましくは500℃〜1000℃である。   On the other hand, the film formation temperature of the underlayer is preferably 300 ° C. to 1500 ° C., more preferably 500 ° C. to 1000 ° C.

バッファ層と下地層の成膜温度の差としては、100℃〜800℃が望ましく、更に望ましくは400℃〜700℃である。
<スパッタ成膜装置>
スパッタ法には、RFスパッタとDCスパッタがある。一般的に、本発明におけるように金属と窒素を反応させて成膜するリアクティブスパッタを用いた場合には、連続的に放電させるDCスパッタでは帯電が激しく、成膜レートがコントロールできない。このため、RFスパッタや、DCスパッタでもパルス的にバイアスを与えるパルスDCスパッタを用いることが望ましい。
The difference in film formation temperature between the buffer layer and the underlayer is preferably 100 ° C. to 800 ° C., more preferably 400 ° C. to 700 ° C.
<Sputter deposition system>
Sputtering methods include RF sputtering and DC sputtering. Generally, in the case of using reactive sputtering in which a film is formed by reacting metal and nitrogen as in the present invention, DC sputtering in which discharge is continuously performed is so charged that the film forming rate cannot be controlled. For this reason, it is desirable to use pulsed DC sputtering that applies a bias in a pulse manner even in RF sputtering or DC sputtering.

また、RFスパッタを用いた場合には、膜厚の均一性を高めるために、マグネットの位置をターゲット内で移動させることが望ましい。具体的な運動の方法は装置により選択することができ、揺動させたり、回転運動させたりすることができる。   When RF sputtering is used, it is desirable to move the position of the magnet within the target in order to improve the uniformity of the film thickness. The specific motion method can be selected by the apparatus, and can be swung or rotated.

スパッタによってIII族窒化物系化合物半導体結晶を成膜する場合には、結晶成長時に、より高エネルギーの反応種を基板に供給することが望ましい。このため、装置としては、基板がプラズマ中に位置するようにする。そこで、ターゲットと基板の位置が、対面していることが望ましい。また、基板とターゲットの距離が10mm〜100mmであることが望ましい。   When a group III nitride compound semiconductor crystal is formed by sputtering, it is desirable to supply a higher energy reactive species to the substrate during crystal growth. For this reason, as a device, the substrate is positioned in the plasma. Therefore, it is desirable that the target and the substrate face each other. Moreover, it is desirable that the distance between the substrate and the target is 10 mm to 100 mm.

また、チャンバ内にはできるだけ不純物を残したくないので、成膜に使用する装置は、到達真空度が、1.0×10−3Pa以下であることが望ましい。
<バッファ層の材料>
バッファ層を構成する材料としては、一般式AlGaInNで表される、III族窒化物化合物半導体であればどのような材料をも用いることができる。更に、V族としてAsやPを含んでも構わない。しかし、中でも、Alを含んだ組成とすることが望ましい。また、特に、GaAlNとすることが望ましく、Alの組成は50%以上であることが好適である。AlNであることで、より良好な結晶性を得ることができるので、更に好適である。
In addition, since it is not desired to leave impurities in the chamber as much as possible, it is desirable that the apparatus used for film formation has an ultimate vacuum of 1.0 × 10 −3 Pa or less.
<Material of buffer layer>
As a material constituting the buffer layer, any material can be used as long as it is a group III nitride compound semiconductor represented by the general formula AlGaInN. Further, As and P may be included as a group V. However, among these, a composition containing Al is desirable. In particular, GaAlN is desirable, and the composition of Al is preferably 50% or more. Since AlN can provide better crystallinity, it is more preferable.

バッファ層は、以下に記述されるような柱状結晶の集合体を成すことが望ましい。そのためには、スパッタ法を用いて低温で成膜することで、良好な柱状結晶とすることができて、その密度や結晶性や被覆率を制御することも容易である。   The buffer layer preferably forms an aggregate of columnar crystals as described below. For this purpose, a good columnar crystal can be obtained by forming a film at a low temperature using a sputtering method, and its density, crystallinity, and coverage can be easily controlled.

本発明でいう柱状結晶とは隣接する結晶粒との間に結晶粒界を形成して隔てられており、自身は縦断面形状として、柱状になっている結晶をいう。柱状結晶からなるバッファ層を基板上に形成して成膜した場合に、その上に成膜したIII族窒化物化合物半導体は良好な結晶性を持つ結晶膜となる。   In the present invention, the columnar crystal is separated by forming a crystal grain boundary between adjacent crystal grains, and the columnar crystal itself is a columnar crystal as a longitudinal cross-sectional shape. When a buffer layer made of columnar crystals is formed on a substrate and formed into a film, the group III nitride compound semiconductor formed thereon becomes a crystal film having good crystallinity.

バッファ層は、隙間なく基板上を覆っていることが望ましい。バッファ層が基板を覆っておらず、基板の表面が一部分でも露出していると、バッファ層上に成膜したIII族窒化物結晶層と基板上に直接成膜されたIII族窒化物結晶層で結晶の格子定数が異なるため、均一な結晶とならないおそれがある。結果として、ヒロックやピットを生じてしまう。   It is desirable that the buffer layer covers the substrate without any gap. If the buffer layer does not cover the substrate and the surface of the substrate is partially exposed, the group III nitride crystal layer formed on the buffer layer and the group III nitride crystal layer formed directly on the substrate Since the lattice constants of the crystals are different, there is a possibility that the crystals are not uniform. As a result, hillocks and pits are generated.

このため、バッファ層は、基板表面の少なくとも60%を覆っている必要がある。更に望ましくは80%以上であり、90%以上を覆っていることが最も望ましい。   For this reason, the buffer layer needs to cover at least 60% of the substrate surface. More desirably, it is 80% or more, and most desirably covers 90% or more.

バッファ層が基板を覆っている割合は、断面透過電子顕微鏡(TEM)写真から測定することができる。特に、バッファ層とIII族窒化物結晶層の材料が異なる場合には、電子線エネルギー分散スペクトル(EDS)などを用いて基板と層の界面を基板面と平行にスキャンすることで、バッファ層が形成されていない領域の比を見積もることもできる。また、バッファ層だけを成膜した試料を用意することで、原子間力顕微鏡(AFM)などの手法により基板の露出した面積を測定することも可能である。本発明では上記断面TEM写真から測定した。   The ratio of the buffer layer covering the substrate can be measured from a cross-sectional transmission electron microscope (TEM) photograph. In particular, when the materials of the buffer layer and the group III nitride crystal layer are different, the buffer layer is scanned by scanning the interface between the substrate and the layer in parallel with the substrate surface using an electron beam energy dispersive spectrum (EDS) or the like. It is also possible to estimate the ratio of regions that are not formed. Further, by preparing a sample in which only the buffer layer is formed, it is possible to measure the exposed area of the substrate by a technique such as an atomic force microscope (AFM). In this invention, it measured from the said cross-sectional TEM photograph.

バッファ層は、柱状結晶の個々の結晶のグレインの幅を適正に制御することが好適である。具体的には、各柱状結晶の幅が、0.1nm〜100nmの間の値であることが望ましい。更に望ましくは、1nm〜70nmの間の値である。   It is preferable that the buffer layer appropriately controls the grain width of the individual crystals of the columnar crystal. Specifically, it is desirable that the width of each columnar crystal is a value between 0.1 nm and 100 nm. More desirably, the value is between 1 nm and 70 nm.

各柱状結晶の幅は、上記断面TEM写真により容易に測定することが可能である。即ち、各柱状結晶の境界の間隔が各柱状結晶の幅である。各柱状結晶の幅は精密に規定できるものではなく、ある程度の分布を持つ。従って、各柱状結晶の幅が上記範囲から外れる結晶が数%程度あったとしても、本発明の効果に影響を及ぼすものではない。90%以上が上記範囲に入っていることが好ましい。
<バッファ層の成膜条件>
スパッタを用いてバッファ層を成膜する場合、重要なパラメーターは、基板温度、窒素分圧、成膜レート、バイアス、パワーである。
The width of each columnar crystal can be easily measured by the cross-sectional TEM photograph. That is, the interval between the boundaries of each columnar crystal is the width of each columnar crystal. The width of each columnar crystal cannot be precisely defined and has a certain distribution. Therefore, even if there are about several percent of crystals in which the width of each columnar crystal is out of the above range, the effect of the present invention is not affected. 90% or more is preferably within the above range.
<Buffer layer deposition conditions>
When the buffer layer is formed by sputtering, important parameters are the substrate temperature, nitrogen partial pressure, film formation rate, bias, and power.

チャンバ内の雰囲気には、窒素を含むことが必然であることは言うまでもない。窒素は、プラズマ化されて分解し、結晶成長の原料となる。また、ターゲットを効率よくスパッタするために、重くて反応性の低い気体を混入させることも良く行われる。例えば、アルゴンなどである。窒素とアルゴンの流量に対する窒素流量の比は、窒素が20%〜98%であることが望ましい。これより小さい流量比ではスパッタ金属が金属のまま付着するし、これより大きい流量比ではアルゴンの量が少なく、スパッタ速度が低下する。特に望ましくは25%〜90%である。   Needless to say, the atmosphere in the chamber must contain nitrogen. Nitrogen is turned into plasma and decomposes to become a raw material for crystal growth. Further, in order to efficiently sputter the target, a heavy and low-reactivity gas is often mixed. For example, argon. The ratio of the nitrogen flow rate to the nitrogen flow rate is preferably 20% to 98% for nitrogen. When the flow rate ratio is smaller than this, the sputtered metal adheres as it is, and when the flow rate ratio is larger than this, the amount of argon is small and the sputtering rate decreases. Particularly desirable is 25% to 90%.

成膜速度は、0.001nm/秒〜0.5nm/秒とすることが望ましい。これより大きい速度では膜が結晶体とならずに非晶質となる。また、これより小さい成膜速度では、プロセスが無駄に長時間となり、工業的に利用することが難しい。   The film formation rate is desirably 0.001 nm / second to 0.5 nm / second. At a rate higher than this, the film does not become crystalline but becomes amorphous. In addition, when the film forming speed is smaller than this, the process becomes uselessly long, and it is difficult to use it industrially.

結晶成長時のマイグレーションを活発にしたいので、基板側にかかるバイアス、およびターゲット側にかかるパワーは大きいほうが望ましい。例えば、成膜時の基板にかけるバイアスを1.5W以上とする、成膜時にターゲットに印加するパワーを、0.01W/cm〜5kW/cmの間とする、などである。
<下地層の材料>
本発明者等の実験の結果では、下地層の材料としてはGaを含むIII族窒化物が望ましい。良好な結晶性となすために、マイグレーションによって転位をループ化させる必要があるが、転位のループ化を生じやすい材料とは、Gaを含む窒化物である。特に、AlGaNが望ましく、GaNも好適である。
Since it is desired to activate migration during crystal growth, it is desirable that the bias applied to the substrate side and the power applied to the target side be large. For example, the bias applied to the substrate during film formation is 1.5 W or more, and the power applied to the target during film formation is between 0.01 W / cm 2 and 5 kW / cm 2 .
<Underlayer material>
According to the results of experiments by the present inventors, a group III nitride containing Ga is desirable as the material for the underlayer. In order to obtain good crystallinity, it is necessary to loop dislocations by migration, but a material that easily causes dislocation looping is a nitride containing Ga. In particular, AlGaN is desirable and GaN is also suitable.

下地層は、必要に応じてドーパントをドープした構造とすることもできるし、ドープしない構造とすることもできる。導電性の基板を用いる場合には、下地層をドーピングして層構造を縦方向に電流が流れるようにすることで、チップの両面に電極をつけた構造とすることが望ましい。絶縁性の基板を用いる場合には、チップの同じ面に電極が形成されたチップ構造を採ることになるので、基板直上の層は結晶性の良好なドープしない結晶とした方が、望ましい。   The underlayer may have a structure doped with a dopant as necessary, or may have an undoped structure. In the case of using a conductive substrate, it is desirable to have a structure in which electrodes are attached to both sides of a chip by doping a base layer so that a current flows in the layer structure in the vertical direction. When an insulating substrate is used, a chip structure in which electrodes are formed on the same surface of the chip is adopted. Therefore, it is desirable that the layer immediately above the substrate is an undoped crystal with good crystallinity.

下地層は、上記バッファ層上に生じた結晶核を種として成長し、転位をループ化させながら平坦化してゆくことが望ましい。転位をループ化させながら成長させるためには、マイグレーションを活発にしてファセット成長に近づける必要がある。   The underlayer is preferably grown using the crystal nuclei generated on the buffer layer as seeds, and flattened while looping dislocations. In order to grow while dislocations are looped, it is necessary to activate migration and bring it closer to facet growth.

このため、下地層の成膜時の基板温度は、バッファ層より高いことが望ましい。バッファ層の成膜温度より高い温度とすることで、バッファ層に生じさせた転位(柱状結晶の界面)をループ化させることができる。バッファ層よりも低い温度で下地層を成膜すると、バッファ層と同等の結晶性の膜を成膜することになり、転位密度の低減が達成できない。
<下地層の成膜条件>
次に、下地層を成膜する際のパラメーターについて述べる。
For this reason, it is desirable that the substrate temperature when forming the underlayer is higher than that of the buffer layer. By setting the temperature higher than the deposition temperature of the buffer layer, dislocations (columnar crystal interfaces) generated in the buffer layer can be looped. If the base layer is formed at a temperature lower than that of the buffer layer, a crystalline film equivalent to the buffer layer is formed, and a reduction in dislocation density cannot be achieved.
<Underlayer deposition conditions>
Next, parameters for forming the underlayer will be described.

チャンバ内の雰囲気には、窒素を含むことが必然であることは言うまでもない。窒素は、プラズマ化されて分解し、結晶成長の原料となる。また、ターゲットを効率よくスパッタするために、重くて反応性の低い気体を混入させることも良く行われる。例えば、アルゴンなどである。窒素とアルゴンの流量に対する窒素流量の比は、窒素が20%〜100%であることが望ましい。これより小さい流量比ではスパッタ金属が金属のまま付着するおそれがあり、特に望ましくは50%〜100%である。   Needless to say, the atmosphere in the chamber must contain nitrogen. Nitrogen is turned into plasma and decomposes to become a raw material for crystal growth. Further, in order to efficiently sputter the target, a heavy and low-reactivity gas is often mixed. For example, argon. The ratio of the nitrogen flow rate to the nitrogen flow rate is preferably 20% to 100% for nitrogen. When the flow rate ratio is smaller than this, the sputtered metal may adhere to the metal as it is, and it is particularly preferably 50% to 100%.

成膜速度は、0.05nm/秒〜5nm/秒とすることが望ましい。これより大きい速度では膜が結晶体とならずに非晶質となる。これより小さい成膜速度では、プロセスが無駄に長時間となり、工業的に利用することが難しい。   The film formation rate is desirably 0.05 nm / second to 5 nm / second. At a rate higher than this, the film does not become crystalline but becomes amorphous. If the deposition rate is smaller than this, the process becomes uselessly long, and it is difficult to use it industrially.

結晶成長時のマイグレーションを活発にしたいので、基板側にかかるバイアス、およびターゲット側にかかるパワーは大きいほうが良い。例えば、成膜時の基板にかけるバイアスを1.5W以上とする、成膜時にターゲットに印加するパワーを、0.01W/cm〜5kW/cmの間とする、などである。
<その他の層>
上記下地層には、更に素子機能を持つ層を積層することが可能である。例えば、発光層であればコンタクト層、クラッド層、発光層、レーザ素子であればこれらのほかに光閉じ込め層などを形成できる。また、電子デバイスであれば、電子走行層や閉じ込め層などを形成できる。
Since the migration during crystal growth is desired to be active, it is better that the bias applied to the substrate side and the power applied to the target side are larger. For example, the bias applied to the substrate during film formation is 1.5 W or more, and the power applied to the target during film formation is between 0.01 W / cm 2 and 5 kW / cm 2 .
<Other layers>
A layer having an element function can be further laminated on the base layer. For example, in the case of a light emitting layer, a contact layer, a cladding layer, a light emitting layer, and in the case of a laser element, in addition to these, a light confinement layer can be formed. Moreover, if it is an electronic device, an electron transit layer, a confinement layer, etc. can be formed.

これらの層は、スパッタ法に限らず、一般に知られたどのような方法を用いても作製することが可能である。例えば、MOCVD法や分子線エピタキシー(MBE)法を用いることが可能である。
<基板>
本発明に用いることができる基板としては、一般にIII族窒化物化合物半導体結晶を成膜できる基板であれば、どのような材料も用いることが可能である。例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステンおよびモリブデンなどである。中でも、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板などに対して、アンモニアを使用しないスパッタ法は、有効な成膜方法として利用できる。
These layers are not limited to sputtering, and can be manufactured by any generally known method. For example, the MOCVD method or the molecular beam epitaxy (MBE) method can be used.
<Board>
As a substrate that can be used in the present invention, any material can be used as long as it can generally form a group III nitride compound semiconductor crystal. For example, sapphire, SiC, silicon, zinc oxide, magnesium oxide, manganese oxide, zirconium oxide, manganese zinc iron oxide, magnesium aluminum oxide, zirconium boride, gallium oxide, indium oxide, lithium gallium oxide, lithium aluminum oxide, neodymium gallium oxide Lanthanum strontium oxide aluminum tantalum, strontium titanium oxide, titanium oxide, hafnium, tungsten and molybdenum. In particular, sputtering methods that do not use ammonia can be used as an effective film formation method for oxide substrates and metal substrates that are known to cause chemical modification by contact with ammonia at high temperatures.

また、一般的にスパッタ法は基板の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ基板上にも、基板にダメージを与えることなく成膜が可能である。   In general, since the sputtering method can keep the temperature of the substrate low, it is possible to form a film on the substrate that decomposes at a high temperature without damaging the substrate.

基板は、湿式の前処理を行うことが望ましい。例えばシリコン基板に対しては、よく知られたRCA洗浄方法などを行い、表面を水素終端させておくことで安定したプロセスとなる。   The substrate is preferably subjected to wet pretreatment. For example, for a silicon substrate, a well-known RCA cleaning method or the like is performed, and the surface is hydrogen-terminated, so that a stable process is achieved.

一方、反応器の中に導入後に、逆スパッタなどの方法を用いて前処理を行うことができる。具体的には、ArやN2のプラズマ中にさらす事によって表面を整えることができる。例えば、ArガスやN2ガスなどのプラズマを基板表面に作用させることで、表面に付着した有機物や酸化物を除去することが可能である。この場合は基板とチャンバ間に電圧をかけることにより、プラズマ粒子が効率的に基板に作用する。
<用途に関して>
本発明方法で製造した素子をパッケージしてランプとして使用することが可能である。また蛍光体と組み合わせることにより、発光色を変える技術が知られており、これをなんら問題なく利用することが可能である。例えば、蛍光体を適正に選定することにより発光素子より長波長の発光を得ることができるし、発光素子自身の発光波長と蛍光体によって変換された波長とを混ぜることによって、白色のパッケージとすることもできる。
On the other hand, after introduction into the reactor, pretreatment can be performed using a method such as reverse sputtering. Specifically, the surface can be prepared by exposure to Ar or N 2 plasma. For example, by applying plasma such as Ar gas or N 2 gas to the substrate surface, it is possible to remove organic substances and oxides attached to the surface. In this case, the plasma particles efficiently act on the substrate by applying a voltage between the substrate and the chamber.
<Application>
The device manufactured by the method of the present invention can be packaged and used as a lamp. Further, a technique for changing the emission color by combining with a phosphor is known, and this can be used without any problem. For example, by appropriately selecting a phosphor, light having a longer wavelength than that of the light emitting element can be obtained, and a white package can be obtained by mixing the light emitting wavelength of the light emitting element itself with the wavelength converted by the phosphor. You can also

以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。   Hereinafter, the present invention will be specifically described based on examples. However, the present invention is not limited only to these examples.

(実施例1)
本実施例では、c面サファイア基板上に、バッファ層としてRFスパッタ法を用いてAlNの柱状結晶の集合体を形成し、その上に第二の層として異なるチャンバ内で、RFスパッタ中でGaNの層を形成した。
(Example 1)
In this embodiment, an aggregate of columnar crystals of AlN is formed on a c-plane sapphire substrate using RF sputtering as a buffer layer, and a second layer is formed thereon as a second layer in a different chamber and during GaN during RF sputtering. Layers were formed.

まず、片面のみをエピタキシャル成長に使用できる程度に鏡面研磨したc面サファイア基板を、特に湿式の前処理を行わずにスパッタ機の中へ導入した。使用するスパッタ機は、高周波式の電源を持ち、ターゲット内でマグネットを回転させることにより、磁場の掛かる位置を動かすことができる機構を持っている。   First, a c-plane sapphire substrate that was mirror-polished to such an extent that only one side could be used for epitaxial growth was introduced into a sputtering machine without any wet pretreatment. The sputtering machine to be used has a high-frequency power source and a mechanism that can move the position where the magnetic field is applied by rotating the magnet in the target.

はじめに、スパッタ装置内で基板を750℃まで加熱し、窒素ガスを15sccmの流量で導入した後、チャンバ内の圧力を0.08Paに保持して、基板側に50Wの高周波バイアスを印加し、窒素プラズマに晒すことで、基板表面を洗浄した。   First, the substrate is heated to 750 ° C. in a sputtering apparatus, nitrogen gas is introduced at a flow rate of 15 sccm, the pressure in the chamber is kept at 0.08 Pa, a high frequency bias of 50 W is applied to the substrate side, The substrate surface was cleaned by exposure to plasma.

続いて、アルゴンおよび窒素ガスを導入した後、基板温度を500℃まで低下させた。0.95W/cm2のパワーを金属Alターゲット側に印加し、炉内の圧力を0.5Paに保ち、Arガスを15sccm、窒素ガスを5sccm流通させた条件(ガス全体に対する窒素の比は25%)で、サファイア基板上にAlNを成膜した。成長速度は0.12nm/sであった。 Subsequently, after introducing argon and nitrogen gas, the substrate temperature was lowered to 500 ° C. 0.95 W / cm 2 of power was applied to the metal Al target side, the pressure in the furnace was maintained at 0.5 Pa, Ar gas was flowed at 15 sccm, and nitrogen gas was flowed at 5 sccm (the ratio of nitrogen to the total gas was 25 %), An AlN film was formed on the sapphire substrate. The growth rate was 0.12 nm / s.

ターゲット内のマグネットは、基板洗浄の際も成膜の際も、回転させておいた。   The magnet in the target was rotated during substrate cleaning and film formation.

50nmのAlNを成膜後、プラズマを立てるのを止め、基板を取り出した。   After depositing 50 nm of AlN, the plasma was stopped and the substrate was taken out.

続いて、異なるスパッタチャンバ内に基板を搬送した。GaNの成膜に使用するスパッタ機は、高周波式の電源を持ち、四角形のGaターゲット内をマグネットがスイープすることで磁場の掛かる位置を動かすことができる機構を持っている。Gaターゲット内には冷媒を流通させるための配管を設置し、配管内を20℃に冷却した冷媒を流通させて、熱によるGaの融解を防いだ。   Subsequently, the substrate was transferred into a different sputtering chamber. A sputtering machine used for GaN film formation has a high-frequency power source and a mechanism capable of moving the position where a magnetic field is applied by sweeping a magnet inside a square Ga target. A pipe for circulating the refrigerant was installed in the Ga target, and the refrigerant cooled to 20 ° C. was circulated in the pipe to prevent melting of Ga due to heat.

続いて、アルゴンおよび窒素ガスを導入した後、基板温度を1000℃まで上昇させた。1.3W/cm2のパワーを金属Gaターゲット側に印加し、炉内の圧力を0.5Paに保ち、Arガスを5sccm、窒素ガスを15sccm流通させた条件(ガス全体に対する窒素の比は75%)で、サファイア基板上にGaNを成膜した。成長速度は、おおよそ1nm/sであった。6μmのGaNを成膜後、プラズマを立てるのを止めた。 Subsequently, after introducing argon and nitrogen gas, the substrate temperature was raised to 1000 ° C. 1.3 W / cm 2 power is applied to the metal Ga target side, the pressure in the furnace is kept at 0.5 Pa, Ar gas is flowed at 5 sccm, and nitrogen gas is flowed at 15 sccm (the ratio of nitrogen to the total gas is 75 %), A GaN film was formed on the sapphire substrate. The growth rate was approximately 1 nm / s. After the 6 μm GaN film was formed, the plasma generation was stopped.

続いて同じ条件にて、1×1019cm-3の電子濃度を持つ2μmのSiドープGaN層を成膜した。 Subsequently, a 2 μm Si-doped GaN layer having an electron concentration of 1 × 10 19 cm −3 was formed under the same conditions.

各条件はアンドープ層と同じとし、そこへチャンバ内に設置したSiターゲットへイオン銃から放出したイオンを照射してSiを取り出し、Siをドープした。   Each condition was the same as that of the undoped layer, and the Si target placed in the chamber was irradiated with ions emitted from the ion gun to extract Si, and Si was doped.

以上の工程により、サファイア基板上に柱状構造を持つAlNの第一の層を形成し、その上にアンドープで6μmの膜厚のGaN層と1×1019cm-3の電子濃度を持つ2μmのSiドープGaN層を形成した本発明のIII族窒化物化合物半導体積層構造体を作製した。取り出した基板は無色透明のミラー状を呈した。 Through the above steps, a first layer of AlN having a columnar structure is formed on a sapphire substrate, and an undoped GaN layer with a thickness of 6 μm and an electron concentration of 1 × 10 19 cm −3 of 2 μm are formed thereon. A group III nitride compound semiconductor multilayer structure of the present invention in which a Si-doped GaN layer was formed was produced. The taken-out substrate exhibited a colorless and transparent mirror shape.

次に、上記の方法で成長を行ったアンドープGaN層のX線ロッキングカーブ(XRC)測定を行った。測定には、Cuβ線X線発生源を光源として用いて、対称面である(0002)面と非対称面である(10−10)面で行った。一般的に、III族窒化物化合物半導体の場合、(0002)面のXRCスペクトル半値幅は結晶の平坦性(モザイシティ)の指標となり、(10−10)面のXRCスペクトル半値幅は転位密度(ツイスト)の指標となる。この測定の結果、本発明の方法で作製したアンドープGaN層は、(0002)面の測定では半値幅80arcsec、(10−10)面では半値幅250arcsecを示した。   Next, X-ray rocking curve (XRC) measurement of the undoped GaN layer grown by the above method was performed. The measurement was performed on a (0002) plane which is a symmetric plane and a (10-10) plane which is an asymmetric plane, using a Cuβ ray X-ray generation source as a light source. In general, in the case of a group III nitride compound semiconductor, the XRC spectrum half width of the (0002) plane is an index of crystal flatness (mosaicity), and the XRC spectrum half width of the (10-10) plane is the dislocation density (twist). ). As a result of this measurement, the undoped GaN layer produced by the method of the present invention showed a half width of 80 arcsec in the (0002) plane measurement and a half width of 250 arcsec in the (10-10) plane.

以上の手順にて作製したSiドープGaN層上に、MOCVD法にて素子構造を形成し、最終的に図1に示す半導体発光素子用の層構造を有するエピタキシャルウェーハを作製した。つまりエピタキシャルウェーハは、c面を有するサファイア基板9上に、柱状の構造を持つAlN層8(バッファ層)を形成したのち、基板側から順に、6μmのアンドープGaN層7(下地層)、1×1019cm-3の電子濃度を持つ2μmのSiドープGaN層6、1×1018cm-3の電子濃度を持つ20nmのIn0.1Ga0.9Nクラッド層5、GaN障壁層に始まりGaN障壁層に終わる、層厚を16nmとする6層のGaN障壁層3と、層厚を3nmとする5層のノンドープのIn0.2Ga0.8N井戸層4とからなる多重量子井戸構造20、50ÅのMgをドープしたAl0.1Ga0.9Nクラッド層2、膜厚200nmのMgドープAl0.02Ga0.98N層1、を積層した構造を有する。 An element structure was formed by MOCVD on the Si-doped GaN layer produced by the above procedure, and finally an epitaxial wafer having a layer structure for a semiconductor light emitting element shown in FIG. 1 was produced. That is, in the epitaxial wafer, an AlN layer 8 (buffer layer) having a columnar structure is formed on a sapphire substrate 9 having a c-plane, and then the 6 μm undoped GaN layer 7 (underlayer), 1 × 2 μm Si-doped GaN layer 6 having an electron concentration of 10 19 cm −3 , 20 nm In 0.1 Ga 0.9 N clad layer 5 having an electron concentration of 1 × 10 18 cm −3 , starting from the GaN barrier layer and forming a GaN barrier layer Finally, a multi-quantum well structure 20 consisting of six GaN barrier layers 3 with a layer thickness of 16 nm and five non-doped In 0.2 Ga 0.8 N well layers 4 with a layer thickness of 3 nm, doped with 50 Å Mg The Al 0.1 Ga 0.9 N clad layer 2 and the Mg-doped Al 0.02 Ga 0.98 N layer 1 having a thickness of 200 nm are stacked.

また、本実施例で作製した半導体発光素子の電極構造の平面図を図2に示す。図中、10はn側電極、11はn電極を形成するためのSiドープGaN層6の露出面、12はp電極ボンディングパッド、および13は透光性p電極である。   Further, FIG. 2 shows a plan view of the electrode structure of the semiconductor light emitting device manufactured in this example. In the figure, 10 is an n-side electrode, 11 is an exposed surface of the Si-doped GaN layer 6 for forming an n-electrode, 12 is a p-electrode bonding pad, and 13 is a translucent p-electrode.

スパッタにて作製したSiドープGaNウエーハは、MOCVDチャンバ内に入れる前に純水で洗浄し、乾燥させておいた。表面に残ったパーティクルの類を除去することが目的である。   The Si-doped GaN wafer produced by sputtering was washed with pure water and dried before entering the MOCVD chamber. The purpose is to remove particles that remain on the surface.

まず、SiドープGaN層が成長された基板を、MOCVD炉内へ導入した。   First, the substrate on which the Si-doped GaN layer was grown was introduced into the MOCVD furnace.

その後、炉内を窒素で置換した状態で基板の温度を1000℃まで上昇させて、Si−GaN層の最表面に付着した汚れを昇華させて除去した。基板温度が830℃以上からは、アンモニアを炉内に流通させた。   Thereafter, the temperature of the substrate was raised to 1000 ° C. while the inside of the furnace was replaced with nitrogen, and the dirt adhering to the outermost surface of the Si—GaN layer was sublimated and removed. From the substrate temperature of 830 ° C. or higher, ammonia was circulated in the furnace.

続いて、基板温度を740℃まで低下させたあと、アンモニアはそのまま流通させながら、シラン(SiH)ガス、およびバブリングによって発生したトリメチルインジウム(TMI)およびトリエチルガリウム(TEG)の蒸気を炉内へ流通し、18nmの膜厚を成すSiドープIn0.1Ga0.9Nクラッド層5を形成した。その後、TMI、TEGおよびSiHのバルブを切り替え、これらの原料の供給を停止した。 Subsequently, after the substrate temperature is lowered to 740 ° C., the silane (SiH 4 ) gas and the vapors of trimethylindium (TMI) and triethylgallium (TEG) generated by bubbling are introduced into the furnace while ammonia is allowed to flow as it is. A Si-doped In 0.1 Ga 0.9 N clad layer 5 having a thickness of 18 nm was formed. Thereafter, the valves for TMI, TEG and SiH 4 were switched, and the supply of these raw materials was stopped.

次に、GaNよりなる障壁層3とIn0.2Ga0.8Nよりなる井戸層4で構成される多重量子井戸構造20を作製した。多重量子井戸構造の作製にあたっては、SiドープIn0.1Ga0.9Nクラッド層5上に、始めにGaN障壁層3を形成し、そのGaN障壁層上にIn0.2Ga0.8N井戸層4を形成した。この構造を5回繰り返し積層したのち、5番目のIn0.2Ga0.8N井戸層上に、6番目のGaN障壁層を形成し、多重量子井戸構造20の両側をGaN障壁層3から構成した構造とした。 Next, a multiple quantum well structure 20 composed of a barrier layer 3 made of GaN and a well layer 4 made of In 0.2 Ga 0.8 N was produced. In the production of the multiple quantum well structure, the GaN barrier layer 3 is first formed on the Si-doped In 0.1 Ga 0.9 N cladding layer 5, and the In 0.2 Ga 0.8 N well is formed on the GaN barrier layer. Layer 4 was formed. After repeating this structure five times, a sixth GaN barrier layer was formed on the fifth In 0.2 Ga 0.8 N well layer, and both sides of the multiple quantum well structure 20 were composed of GaN barrier layers 3. The structure.

すなわち、SiドープIn0.1Ga0.9Nクラッド層5の成長終了後、基板温度や炉内の圧力、キャリアガスの流量や種類はそのままで、TEGのバルブを切り替えてTEGの炉内への供給を行い、GaN障壁層を成長した。これにより、16nmの膜厚を成すGaN障壁層3を形成した。 That is, after the growth of the Si-doped In 0.1 Ga 0.9 N clad layer 5 is completed, the substrate temperature, the pressure in the furnace, the flow rate and type of the carrier gas remain unchanged, and the TEG valve is switched to enter the TEG furnace. The GaN barrier layer was grown. Thereby, the GaN barrier layer 3 having a film thickness of 16 nm was formed.

GaN障壁層の成長終了後、基板温度や炉内の圧力、キャリアガスの流量や種類はそのままで、TEGとTMIのバルブを切り替えてTEGとTMIの炉内への供給を行い、In0.2Ga0.8N井戸層を成長した。これにより3nmの膜厚を成すIn0.2Ga0.8N井戸層4を形成した。 After the growth of the GaN barrier layer is completed, the TEG and TMI valves are switched to supply the TEG and TMI into the furnace while maintaining the substrate temperature, the pressure in the furnace, the flow rate and type of the carrier gas, and In 0.2 Ga 0 .8 N well layer was grown. As a result, an In 0.2 Ga 0.8 N well layer 4 having a thickness of 3 nm was formed.

In0.2Ga0.8N井戸層の成長終了後、再びGaN障壁層の成長を行った。このような手順を5回繰り返し、5層のGaN障壁層と5層のIn0.2Ga0.8N井戸層を作製した。更に、最後のIn0.2Ga0.8N井戸層上にGaN障壁層を形成した。 After the growth of the In 0.2 Ga 0.8 N well layer, the GaN barrier layer was grown again. Such a procedure was repeated five times to produce five GaN barrier layers and five In 0.2 Ga 0.8 N well layers. Furthermore, a GaN barrier layer was formed on the final In 0.2 Ga 0.8 N well layer.

このGaN障壁層で終了する多重量子井戸構造20上に、引き続きMOCVD法を用いて、MgをドープしたAl0.1Ga0.9Nクラッド層2を作製した。 On the multiple quantum well structure 20 terminated with the GaN barrier layer, an Al 0.1 Ga 0.9 N clad layer 2 doped with Mg was produced using the MOCVD method.

まず、炉内の圧力を200mbar、基板温度を1020℃、キャリアガスを窒素から水素に変更し、炉内の圧力と温度が安定するのを待って、TEGとTMAとビスシクロペンタジエニルマグネシウム(CpMg)のバルブを切り替え、これらの原料の炉内への供給を開始し、MgドープのAl0.1Ga0.9Nクラッド層の成長を行った。これにより、5nmの膜厚を成すMgドープのAl0.1Ga0.9Nクラッド層2を形成した。 First, the pressure in the furnace is changed to 200 mbar, the substrate temperature is changed to 1020 ° C., the carrier gas is changed from nitrogen to hydrogen, and the pressure and temperature in the furnace are stabilized, and TEG, TMA, biscyclopentadienyl magnesium ( The Cp 2 Mg) valve was switched to start supplying these raw materials into the furnace, and an Mg-doped Al 0.1 Ga 0.9 N cladding layer was grown. As a result, an Mg-doped Al 0.1 Ga 0.9 N cladding layer 2 having a thickness of 5 nm was formed.

このMgドープのAl0.1Ga0.9Nクラッド層上に、MgドープのAl0.02Ga0.98N層1を作製した。 An Mg-doped Al 0.02 Ga 0.98 N layer 1 was formed on the Mg-doped Al 0.1 Ga 0.9 N cladding layer.

温度、圧力、キャリアガスをクラッド層の成長時と同じに保ったまま、TMAlとTMGaとCpMgの炉内への供給を開始し、成長を行った。CpMgを流通させる量は事前に検討してあり、MgドープAl0.02Ga0.98Nコンタクト層の正孔濃度が8×1017cm−3となるように調整した。これにより、0.15μmの膜厚を成すMgドープAl0.02Ga0.98N層1が形成された。 While maintaining the same temperature, pressure, and carrier gas as in the growth of the cladding layer, the supply of TMAl, TMGa, and Cp 2 Mg into the furnace was started and the growth was performed. The amount of circulating Cp 2 Mg was examined in advance, and adjusted so that the hole concentration of the Mg-doped Al 0.02 Ga 0.98 N contact layer was 8 × 10 17 cm −3 . As a result, an Mg-doped Al 0.02 Ga 0.98 N layer 1 having a thickness of 0.15 μm was formed.

MgドープAl0.02Ga0.98N層の成長を終了した後、ヒータを停止して、基板の温度を室温まで20分をかけて降温した。成長終了直後、NHの流量を1/50に減量してキャリアを水素から窒素に切り替えた。その後950℃にてNHを完全に停止した。 After completing the growth of the Mg-doped Al 0.02 Ga 0.98 N layer, the heater was stopped and the temperature of the substrate was lowered to room temperature over 20 minutes. Immediately after the growth was completed, the NH 3 flow rate was reduced to 1/50 and the carrier was switched from hydrogen to nitrogen. Thereafter, NH 3 was completely stopped at 950 ° C.

基板温度が室温まで降温したのを確認して、ウェーハを大気中に取り出した。   After confirming that the substrate temperature was lowered to room temperature, the wafer was taken out into the atmosphere.

以上のような手順により、半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハを作製した。ここでMgドープAl0.02Ga0.98N層1はp型キャリアを活性化するためのアニール処理を行わなくてもp型を示した。 By the procedure as described above, an epitaxial wafer having an epitaxial layer structure for a semiconductor light emitting device was produced. Here, the Mg-doped Al 0.02 Ga 0.98 N layer 1 showed p-type even without performing annealing treatment for activating p-type carriers.

次いで、上記のサファイア基板上にエピタキシャル層構造が積層されたエピタキシャルウェーハを用いて半導体発光素子の一種である発光ダイオードを作製した。作製したウェーハについて、公知のフォトリソグラフィー技術によってMgドープAl0.02Ga0.98N層の表面上に、ITOからなる透明p電極13と、その上に順にチタン、アルミニウムおよび金を積層した構造を持つp電極ボンディングパッド12を形成し、p側電極とした。更にその後ウェーハにドライエッチングを行い、SiドープGaN層のn側電極を形成する部分11を露出させ、露出した部分にNi、Al、TiおよびAuの4層よりなるn側電極10を作製した。これらの作業により、ウエーハ上に図2に示すような形状を持つ電極を作製した。 Next, a light-emitting diode, which is a kind of semiconductor light-emitting element, was manufactured using an epitaxial wafer in which an epitaxial layer structure was stacked on the sapphire substrate. The wafer prepared on the surface of the Mg-doped Al 0.02 Ga 0.98 N layer by a known photolithography technique, a p-electrode having a transparent p-electrode 13 made of ITO, titanium in this order thereon, a structure in which the aluminum and gold stacked A bonding pad 12 was formed as a p-side electrode. Thereafter, the wafer was dry-etched to expose the portion 11 where the n-side electrode of the Si-doped GaN layer was formed, and an n-side electrode 10 consisting of four layers of Ni, Al, Ti and Au was produced on the exposed portion. Through these operations, an electrode having a shape as shown in FIG. 2 was produced on the wafer.

このようにしてp側およびn側の電極を形成したウェーハについて、サファイア基板の裏面を研削および研磨してミラー状の面とした。その後、該ウェーハを350μm角の正方形のチップに切断し、電極が上になるように、リードフレーム上に載置し、金線でリードフレームへ結線して発光素子とした。上記のようにして作製した発光ダイオードのp側およびn側の電極間に順方向電流を流したところ、電流20mAにおける順方向電圧は3.0Vであった。また、p側の透光性電極を通して発光を観察したところ、発光波長は470nmであり、発光出力は15mWを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。   For the wafer on which the p-side and n-side electrodes were formed in this way, the back surface of the sapphire substrate was ground and polished to form a mirror-like surface. Thereafter, the wafer was cut into 350 μm square chips, placed on the lead frame so that the electrodes were on top, and connected to the lead frame with gold wires to obtain a light emitting device. When a forward current was passed between the p-side and n-side electrodes of the light-emitting diode produced as described above, the forward voltage at a current of 20 mA was 3.0V. Moreover, when light emission was observed through the p side translucent electrode, the light emission wavelength was 470 nm and the light emission output showed 15 mW. Such characteristics of the light-emitting diode were obtained with no variation for light-emitting diodes manufactured from almost the entire surface of the manufactured wafer.

本発明方法により得られるIII族窒化物化合物半導体積層構造体は、良好な結晶性を持つIII族窒化物化合物半導体結晶からなる。従って、この積層構造体の上に、さらに機能を持たせたIII族窒化物化合物半導体結晶層を形成することにより、優れた特性を有する発光ダイオード、レーザダイオード、或いは電子デバイス等の半導体素子を作製することができる。   The group III nitride compound semiconductor multilayer structure obtained by the method of the present invention comprises a group III nitride compound semiconductor crystal having good crystallinity. Therefore, by forming a group III nitride compound semiconductor crystal layer having further functions on the laminated structure, a semiconductor element such as a light emitting diode, a laser diode, or an electronic device having excellent characteristics is manufactured. can do.

本発明の実施例1に係わる半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハの断面を示す模式図である。It is a schematic diagram which shows the cross section of the epitaxial wafer which has the epitaxial layer structure for semiconductor light-emitting devices concerning Example 1 of this invention. 本発明の実施例1に係わる半導体発光素子の電極構造を示す平面図である。It is a top view which shows the electrode structure of the semiconductor light-emitting device concerning Example 1 of this invention.

符号の説明Explanation of symbols

1 MgドープAl0.02Ga0.98N層
2 MgドープのAl0.1Ga0.9Nクラッド層
3 GaN障壁層
4 In0.2Ga0.8N井戸層
5 In0.1Ga0.9Nクラッド層
6 Siドープn型GaN層
7 アンドープGaN層(第二の層)
8 柱状結晶の集合体からなるAlN層(第一の層)
9 基板
10 n側電極
11 SiドープGaN層のn側電極を形成する部分
12 p電極ボンディングパッド
13 透光性p電極
20 多重量子井戸構造
1 Mg-doped Al 0.02 Ga 0.98 N layer 2 Mg-doped Al 0.1 Ga 0.9 N cladding layer 3 GaN barrier layer 4 In 0.2 Ga 0.8 N well layer 5 In 0.1 Ga 0.9 N cladding layer 6 Si-doped n-type GaN layer 7 Undoped GaN Layer (second layer)
8 AlN layer consisting of aggregates of columnar crystals (first layer)
DESCRIPTION OF SYMBOLS 9 Substrate 10 N side electrode 11 Part which forms n side electrode of Si doped GaN layer 12 P electrode bonding pad 13 Translucent p electrode 20 Multiple quantum well structure

Claims (12)

基板上に、III族窒化物化合物半導体からなる多層膜構造を成膜させる方法において、該多層膜構造は少なくとも基板側からバッファ層と下地層を含み、
バッファ層と下地層をスパッタ法で積層し、かつ、
バッファ層の成膜温度を下地層の成膜温度よりも低くすることを特徴とするIII族窒化物化合物半導体積層構造体の成膜方法。
In the method of forming a multilayer film structure made of a group III nitride compound semiconductor on a substrate, the multilayer film structure includes at least a buffer layer and an underlayer from the substrate side,
Laminating a buffer layer and an underlayer by sputtering, and
A film forming method of a group III nitride compound semiconductor stacked structure, wherein a film forming temperature of a buffer layer is lower than a film forming temperature of an underlayer.
バッファ層がAlを含んでいる請求項1記載のIII族窒化物化合物半導体積層構造体の成膜方法。   The method of forming a group III nitride compound semiconductor multilayer structure according to claim 1, wherein the buffer layer contains Al. バッファ層がAlNである請求項2記載のIII族窒化物化合物半導体積層構造体の成膜方法。   The method of forming a group III nitride compound semiconductor multilayer structure according to claim 2, wherein the buffer layer is AlN. バッファ層が柱状結晶の集合体である請求項2もしくは3記載のIII族窒化物化合物半導体積層構造体の成膜方法。   4. The method for forming a group III nitride compound semiconductor multilayer structure according to claim 2, wherein the buffer layer is an aggregate of columnar crystals. バッファ層が基板表面の少なくとも60%を覆っている請求項2〜4のいずれか記載のIII族窒化物化合物半導体積層構造体の成膜方法。   The method for forming a group III nitride compound semiconductor multilayer structure according to any one of claims 2 to 4, wherein the buffer layer covers at least 60% of the substrate surface. バッファ層の膜厚が20から100nmである請求項2〜5のいずれか記載のIII族窒化物化合物半導体積層構造体の成膜方法。   6. The method for forming a group III nitride compound semiconductor multilayer structure according to claim 2, wherein the buffer layer has a thickness of 20 to 100 nm. 下地層がGaを含んでいる請求項1記載のIII族窒化物化合物半導体積層構造体の成膜方法。   2. The method for forming a group III nitride compound semiconductor multilayer structure according to claim 1, wherein the underlayer contains Ga. 下地層がGaNである請求項7記載のIII族窒化物化合物半導体積層構造体の成膜方法。   The method for forming a group III nitride compound semiconductor multilayer structure according to claim 7, wherein the underlayer is GaN. バッファ層がAlNであり、かつ、下地層がGaNである請求項1〜3、7および8のいずれか記載のIII族窒化物化合物半導体積層構造体の成膜方法。   The method for forming a group III nitride compound semiconductor multilayer structure according to any one of claims 1 to 3, 7 and 8, wherein the buffer layer is AlN and the underlayer is GaN. バッファ層の成膜温度が室温〜800℃である請求項1記載のIII族窒化物化合物半導体積層構造体の成膜方法。   The method for forming a group III nitride compound semiconductor multilayer structure according to claim 1, wherein the film formation temperature of the buffer layer is from room temperature to 800 ° C. 下地層の成膜温度が300〜1500℃である請求項1記載のIII族窒化物化合物半導体積層構造体の成膜方法。   The method for forming a group III nitride compound semiconductor multilayer structure according to claim 1, wherein the film formation temperature of the underlayer is 300 to 1500 ° C. バッファ層の成膜温度と下地層の成膜温度の差が100℃以上である請求項1記載のIII族窒化物化合物半導体積層構造体の成膜方法。   The method for forming a group III nitride compound semiconductor multilayer structure according to claim 1, wherein the difference between the film formation temperature of the buffer layer and the film formation temperature of the underlayer is 100 ° C or higher.
JP2006274896A 2006-09-29 2006-10-06 Film forming method of group III nitride compound semiconductor multilayer structure Active JP4974635B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006274896A JP4974635B2 (en) 2006-10-06 2006-10-06 Film forming method of group III nitride compound semiconductor multilayer structure
CN200780036234XA CN101522942B (en) 2006-09-29 2007-09-13 Filming method for III-group nitride semiconductor laminated structure
EP07807675.9A EP2071053B1 (en) 2006-09-29 2007-09-13 Filming method for iii-group nitride semiconductor laminated structure
PCT/JP2007/068324 WO2008041499A1 (en) 2006-09-29 2007-09-13 Filming method for iii-group nitride semiconductor laminated structure
KR1020097004225A KR20090040357A (en) 2006-09-29 2007-09-13 Filming method for iii-group nitride semiconductor laminated structure
US12/299,082 US8389313B2 (en) 2006-09-29 2007-09-13 Deposition method of III group nitride compound semiconductor laminated structure
TW096135197A TW200833864A (en) 2006-09-29 2007-09-20 Filming method for III-group nitride semiconductor laminated structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006274896A JP4974635B2 (en) 2006-10-06 2006-10-06 Film forming method of group III nitride compound semiconductor multilayer structure

Publications (2)

Publication Number Publication Date
JP2008098224A true JP2008098224A (en) 2008-04-24
JP4974635B2 JP4974635B2 (en) 2012-07-11

Family

ID=39380797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006274896A Active JP4974635B2 (en) 2006-09-29 2006-10-06 Film forming method of group III nitride compound semiconductor multilayer structure

Country Status (1)

Country Link
JP (1) JP4974635B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013227198A (en) * 2012-03-26 2013-11-07 Ulvac Japan Ltd Method and apparatus for forming gallium nitride film
JP5471440B2 (en) * 2007-05-02 2014-04-16 豊田合成株式会社 Group III nitride semiconductor light emitting device manufacturing method
JP5556657B2 (en) * 2008-05-14 2014-07-23 豊田合成株式会社 Group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
JP2019524982A (en) * 2016-05-26 2019-09-05 ジョルゲンソン,ロビー IIIA nitride growth system and method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016009577A1 (en) 2014-07-18 2016-01-21 キヤノンアネルバ株式会社 Method for forming nitride semiconductor layer and method for manufacturing semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094150A (en) * 1999-09-21 2001-04-06 Toyoda Gosei Co Ltd Group iii nitride compound semiconductor element
JP2001308010A (en) * 2000-04-21 2001-11-02 Toyoda Gosei Co Ltd Method of manufacturing iii nitride compound semiconductor device
JP2003188414A (en) * 2001-12-19 2003-07-04 Sanken Electric Co Ltd Method of manufacturing semiconductor light-emitting element
WO2004109782A1 (en) * 2003-06-06 2004-12-16 Sanken Electric Co., Ltd. Nitride semiconductor device and method for manufacturing same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094150A (en) * 1999-09-21 2001-04-06 Toyoda Gosei Co Ltd Group iii nitride compound semiconductor element
JP2001308010A (en) * 2000-04-21 2001-11-02 Toyoda Gosei Co Ltd Method of manufacturing iii nitride compound semiconductor device
JP2003188414A (en) * 2001-12-19 2003-07-04 Sanken Electric Co Ltd Method of manufacturing semiconductor light-emitting element
WO2004109782A1 (en) * 2003-06-06 2004-12-16 Sanken Electric Co., Ltd. Nitride semiconductor device and method for manufacturing same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5471440B2 (en) * 2007-05-02 2014-04-16 豊田合成株式会社 Group III nitride semiconductor light emitting device manufacturing method
JP5556657B2 (en) * 2008-05-14 2014-07-23 豊田合成株式会社 Group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
US8927348B2 (en) 2008-05-14 2015-01-06 Toyoda Gosei Co., Ltd. Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
JP2013227198A (en) * 2012-03-26 2013-11-07 Ulvac Japan Ltd Method and apparatus for forming gallium nitride film
JP2019524982A (en) * 2016-05-26 2019-09-05 ジョルゲンソン,ロビー IIIA nitride growth system and method
JP2022105014A (en) * 2016-05-26 2022-07-12 ジョルゲンソン,ロビー System and method for growing iiia group nitride
US11651959B2 (en) 2016-05-26 2023-05-16 Robbie J. Jorgenson Method and system for group IIIA nitride growth

Also Published As

Publication number Publication date
JP4974635B2 (en) 2012-07-11

Similar Documents

Publication Publication Date Title
KR101067122B1 (en) Method of manufacturing group III nitride semiconductor, method of manufacturing group III nitride semiconductor light emitting device and group III nitride semiconductor light emitting device, and lamp
US8148712B2 (en) Group III nitride compound semiconductor stacked structure
JP4191227B2 (en) Group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp
KR101042417B1 (en) ? nitride semiconductor light emitting element, method for manufacturing the ? nitride semiconductor light emitting element, and lamp
KR101074178B1 (en) Method for manufacturing group ⅲ nitride compound semiconductor light-emitting device, group ⅲ nitride compound semiconductor light-emitting device, and lamp
US20110163349A1 (en) Method for manufacturing group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element and lamp
JP2009123718A (en) Group iii nitride compound semiconductor element and its manufacturing method, group iii nitride compound semiconductor light-emitting element and its manufacturing method, and lamp
JP2009277882A (en) Method of manufacturing group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element, and lamp
JP2007103774A (en) Group iii nitride semiconductor stacked structure and its manufacturing method
JP2008177525A (en) Method for manufacturing group iii nitride compound semiconductor light-emitting element, the group iii nitride compound semiconductor light-emitting element and lamp
KR20090048590A (en) Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp
JP2008124060A (en) Group iii nitride compound semiconductor light-emitting element and manufacturing method thereof, and lamp
JP2008091470A (en) Method for forming film of group iii nitride compound semiconductor laminated structure
JP2008047762A (en) Group iii nitride compound semiconductor light emitting element, process for fabricating the same, and lamp
EP2071053B1 (en) Filming method for iii-group nitride semiconductor laminated structure
JP4974635B2 (en) Film forming method of group III nitride compound semiconductor multilayer structure
JP2008047763A (en) Group iii nitride compound semiconductor light emitting element, process for fabricating the same, and lamp
JP2008115463A (en) Layered structure of semiconductor of group iii nitride, production method therefor, semiconductor light-emitting element and lamp
JP2008098245A (en) Film forming method of group iii nitride compound semiconductor laminate structure
JP2009016505A (en) Group iii nitride compound semiconductor light emitting element
JP2008135463A (en) Manufacturing method of group iii nitride semiconductor, manufacturing method of group iii nitride semiconductor light-emitting element, group iii nitride semiconductor light-emitting element and lamp
JP2009161434A (en) Method for manufacturing group iii nitride semiconductor crystal and group iii nitride semiconductor crystal
JP2008294449A (en) Method for manufacturing group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element and lamp
JP2009155672A (en) Method for manufacturing group-iii nitride semiconductor, method for manufacturing light-emitting device of group-iii nitride semiconductor, apparatus for manufacturing group-iii nitride semiconductor, group-iii nitride semiconductor and light-emitting device of group-iii nitride semiconductor, and lamp
JP5179055B2 (en) Group III nitride semiconductor manufacturing method, group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120410

R150 Certificate of patent or registration of utility model

Ref document number: 4974635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350