JP2008097524A - 回路シミュレータ、シミュレーション方法およびシミュレーションプログラム - Google Patents
回路シミュレータ、シミュレーション方法およびシミュレーションプログラム Download PDFInfo
- Publication number
- JP2008097524A JP2008097524A JP2006281582A JP2006281582A JP2008097524A JP 2008097524 A JP2008097524 A JP 2008097524A JP 2006281582 A JP2006281582 A JP 2006281582A JP 2006281582 A JP2006281582 A JP 2006281582A JP 2008097524 A JP2008097524 A JP 2008097524A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- stray capacitance
- equivalent circuit
- circuit model
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】半導体デバイスモデル11には、半導体デバイス部12および浮遊容量部13を設け、半導体デバイス部12には、高電位側ノードNHおよび低電位側ノードNLを設け、浮遊容量部13の一方の端子は半導体デバイス部12に接続し、浮遊容量部13の他方の端子は、浮遊容量ノードNFを介して半導体デバイスモデル11の外部に接続する。
【選択図】 図1
Description
その一方で、このような高精度なシミュレーションを実現するためには、電気回路を構成する各回路素子についても、高精度な等価回路モデルを与えることが必要である。
例えば、回路素子の中のコンデンサに関しては、特許文献1には、コンデンサについての高精度で各構成部位と対応付けられた等価回路モデルを提供するために、周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルが開示されている。また、半導体スイッチング素子に関しては、スイッチング時の動特性を精度よく模擬できるようにした等価回路モデルが、OrCAD PSpice(Cadence社)や、SIMPLORER(Ansoft社)などのミュレーションソフトウェアにて提供されている。
特に、電力変換装置が発生する伝導ノイズや放射ノイズはアース線を流れるコモンモード電流が大きなノイズ源となることから、コモンモード電流を定量的に評価することが重要であるにもかかわらず、従来の半導体デバイスの等価回路モデルでは、コモンモード電流を扱うことができなかった。
図4は、インバータを用いた電力変換装置の一例を示す図である。
図4において、三相交流電源41は、整流器42および平滑コンデンサC4を介してインバータ43に接続され、インバータ43はモータ44に接続されている。そして、三相交流電源41の各相は、コモンモードノイズを低減するために、接地コンデンサC1〜C3をそれぞれ介して接地されている。ここで、整流器42には、整流ダイオードD1〜D6が設けられるとともに、インバータ43には、スイッチング素子M11〜M16およびスイッチング素子M11〜M16にそれぞれ逆並列接続された帰還ダイオードD11〜D16が設けられている。
そして、三相交流電源41にて生成された交流電圧は整流器42および平滑コンデンサC4にて直流電圧に変換され、整流器42および平滑コンデンサC4にて生成された直流電圧はインバータ43にて交流電圧に変換されてモータ44に供給される。
そして、インバータモジュールは、冷却のためにヒートシンク45上に設置され、このヒートシンク45は、安全のためにアース電位に接続される。
さらに、インバータモジュールは、上下アーム2素子分を1組(2in1タイプ)とするか、あるいは6素子分を1組(6in1タイプ)として構成することができ、3相インバータでは、2素子の組を3並列接続するか、6素子の組をそのまま用いることができる。
図5において、銅ベース101上には封止樹脂102が設けられ、負荷側に接続される出力電極103、直流の負側出力電極104、直流の正側出力電極105、上アーム側および下アーム側のIGBTのゲート/エミッタ端子106が封止樹脂102から取り出されている。ここで、銅ベース101は図4のヒートシンク45と接するように配置され、ヒートシンク45と同電位に設定することができる。
図6において、銅ベース101上には、銅パターン112、113が形成されたセラミック基板111が設けられ、銅パターン112、113上には、図4のインバータ43の上下アームを構成する半導体チップ114、115が実装されている。そして、半導体チップ114はボンディングワイヤ116を介して銅パターン113と接続され、出力電極103はバスバー117を介して銅パターン113と接続され、負側出力電極104はバスバー118を介して半導体チップ115と接続され、正側出力電極105はバスバー119を介して銅パターン112と接続されている。
図7において、上アーム側の半導体チップ114は、エミッタが上側、コレクタが下側を向くようにして銅パターン112上に半田付けにて実装され、下アーム側の半導体チップ115は、エミッタが上側、コレクタが下側を向くようにして銅パターン113上に半田付けにて実装されている。
ここで、銅パターン112、113はセラミック基板111を介して銅ベース101と向き合うため、銅パターン112、113と銅ベース101との間には浮遊容量が形成される。すなわち、上アーム側コレクタと銅ベース101との間および下アーム側コレクタと銅ベース101との間に浮遊容量が形成される。
図8において、インバータモジュールは、アース電位と同電位のヒートシンク45上に実装され、上アーム側コレクタと銅ベース101との間および下アーム側コレクタと銅ベース101との間に形成される浮遊容量C5、C6もアース電位に接続される。
コモンモード電流は、浮遊容量C5、C6を通るコモンモード電流経路RCを介して主に流れる。
そして、伝導ノイズや放射ノイズはコモンモード電流の大きさに依存し、コモンモード電流の大きさはIGBTの浮遊容量に比例することから、IGBTの浮遊容量が大きくなるに従って、伝導ノイズや放射ノイズも大きくなる。このため、伝導ノイズや放射ノイズを定量的に評価するためには、IGBTの浮遊容量を正確にモデル化することが不可欠である。
そこで、本発明の目的は、伝導ノイズや放射ノイズの原因となるコモンモード電流を精度よく模擬することが可能な回路シミュレータ、シミュレーション方法およびシミュレーションプログラムを提供することである。
図1は、本発明の第1実施形態に係る回路シミュレータに適用可能な半導体デバイスモデルの構成を示すブロック図である。
図1において、電子回路のシミュレーションに用いられる半導体デバイスモデル11には、IGBTなどの半導体デバイスを模擬した半導体デバイス部12およびコモンモード電流が流れる浮遊容量を模擬した浮遊容量部13が設けられている。なお、浮遊容量部13は浮遊容量に相当するキャパシタンスから構成することができ、図6の半導体チップ114、115のコレクタと銅ベース101との間に存在する浮遊容量をモデル化することができる。
なお、半導体デバイスモデル11は、このモデルで行われる処理を遂行させる命令が記述されたプログラムをコンピュータに実行させることにより実現することができる。そして、コンピュータプログラム上では、半導体デバイスモデル11の構成要素は、これらの構成要素に対応した等価回路モデルで記述することができる。
また、半導体デバイスモデル11で行われる処理を遂行させる命令が記述されたプログラムをコンピュータに実行させる場合、スタンドアロン型コンピュータで実行させるようにしてもよく、ネットワークに接続された複数のコンピュータに分散処理させるようにしてもよい。
図2において、電子回路のシミュレーションに用いられる半導体デバイスモデル21には、IGBTなどの半導体デバイスを模擬した半導体デバイス部22、コモンモード電流が流れる浮遊容量を模擬した浮遊容量部23、抵抗およびインダクタンスで模擬した配線部24、25が設けられている。なお、浮遊容量部23は、浮遊容量に相当するキャパシタンスから構成することができ、図6の半導体チップ114、115のコレクタと銅ベース101との間に存在する浮遊容量をモデル化することができる。また、配線部24、25は、半導体チップ114、115や出力電極103などの接続に使われるバスバー117〜119の抵抗およびインダクタンスによりモデル化することができる。
なお、上述した実施形態では、半導体デバイスとしてIGBTを例にとって説明したが、モジュール内の素子数や半導体の種類を問わずに適用することができる。また、浮遊容量が形成される箇所は、現在主要なパワーデバイスで採用されている半導体チップの実装方法を対象として説明したが、半導体チップの実装方法が異なる場合においても、浮遊容量の接続箇所を追加、変更することで対応させることができる。
図3において、電子回路のシミュレーションに用いられる半導体デバイスモデル31には、IGBTなどの半導体デバイスを模擬した半導体デバイス部32、抵抗およびインダクタンスを模擬した配線部34、35が設けられている。なお、配線部34は、コレクタ端子の配線抵抗およびインダクタンスをモデル化することができる。
これにより、ディスクリート構成のデバイスの実装状態を正確に反映させることを可能としつつ、コモンモード電流経路をモデル化することができ、伝導ノイズや放射ノイズの原因となるコモンモード電流を精度よく模擬することが可能となる。
なお、上述した実施形態では、半導体スイッチング素子をモデル化する方法を例にとって説明したが、ダイオードなどのその他の半導体デバイスをモデル化する方法に適用してもよい。
12、22、32 半導体デバイス部
13、23、33 浮遊容量部
24、25、34、35 配線部
Claims (5)
- 半導体デバイスの等価回路モデルを用いてシミュレーションを行う回路シミュレータにおいて、
前記半導体デバイスの等価回路モデルは、
半導体デバイスを模擬した半導体デバイス部と、
コモンモード電流が流れる浮遊容量を模擬した浮遊容量部とを備え、
前記浮遊容量部の一方の端子は前記半導体デバイス部に接続され、前記浮遊容量部の他方の端子は前記等価回路モデルの外部に接続されることを特徴とする回路シミュレータ。 - 半導体デバイスの等価回路モデルを用いてシミュレーションを行う回路シミュレータにおいて、
前記半導体デバイスの等価回路モデルは、
半導体デバイスを模擬した半導体デバイス部と、
前記半導体デバイス部に接続され、抵抗およびインダクタンスで模擬した配線部と、
コモンモード電流が流れる浮遊容量を模擬した浮遊容量部とを備え、
前記浮遊容量部の一方の端子は前記半導体デバイス部と前記配線部との接続点に接続され、前記浮遊容量部の他方の端子は前記等価回路モデルの外部に接続されることを特徴とする回路シミュレータ。 - 半導体デバイスの等価回路モデルを用いてシミュレーションを行う回路シミュレータにおいて、
前記半導体デバイスの等価回路モデルは、
半導体デバイスを模擬した半導体デバイス部と、
前記半導体デバイス部に接続され、抵抗およびインダクタンスで模擬した配線部とを備え、
浮遊容量を接続する端子が前記半導体デバイス部と前記配線部との接続点に設けられていることを特徴とする回路シミュレータ。 - 半導体デバイスの等価回路モデルを用いたシミュレーション方法において、
半導体デバイスを模擬した半導体デバイス部と、コモンモード電流が流れる浮遊容量を模擬した浮遊容量部とを前記半導体デバイスの等価回路モデルに設けるステップと、
前記浮遊容量部の一方の端子を前記半導体デバイス部に接続し、前記浮遊容量部の他方の端子は前記等価回路モデルの外部に接続するステップとを備えることを特徴とするシミュレーション方法。 - 半導体デバイスの等価回路モデルを用いたシミュレーションをコンピュータに実行させるシミュレーションプログラムにおいて、
前記半導体デバイスの等価回路モデルは、
半導体デバイスを模擬した半導体デバイス部と、
コモンモード電流が流れる浮遊容量を模擬した浮遊容量部とを備え、
前記浮遊容量部の一方の端子は前記半導体デバイス部に接続され、前記浮遊容量部の他方の端子は前記等価回路モデルの外部に接続されることを特徴とするシミュレーションプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006281582A JP4752716B2 (ja) | 2006-10-16 | 2006-10-16 | 回路シミュレータおよびシミュレーションプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006281582A JP4752716B2 (ja) | 2006-10-16 | 2006-10-16 | 回路シミュレータおよびシミュレーションプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008097524A true JP2008097524A (ja) | 2008-04-24 |
JP4752716B2 JP4752716B2 (ja) | 2011-08-17 |
Family
ID=39380276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006281582A Active JP4752716B2 (ja) | 2006-10-16 | 2006-10-16 | 回路シミュレータおよびシミュレーションプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4752716B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1050849A (ja) * | 1996-08-07 | 1998-02-20 | Nec Corp | シミュレーション方法及び装置 |
JPH10240796A (ja) * | 1996-08-09 | 1998-09-11 | Ricoh Co Ltd | 回路シミュレーション方法、回路シミュレーションプログラムを記録した記録媒体、および回路シミュレーション装置 |
JPH11186398A (ja) * | 1997-12-19 | 1999-07-09 | Sharp Corp | 半導体集積回路の回路シミュレーションを行うためのデータ作成方法及びデータ作成システム |
JP2002252985A (ja) * | 2000-12-19 | 2002-09-06 | Fuji Electric Co Ltd | 電力変換装置のノイズ低減装置 |
JP2004013821A (ja) * | 2002-06-11 | 2004-01-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路設計方法および設計装置 |
JP2004227458A (ja) * | 2003-01-27 | 2004-08-12 | Fuji Electric Device Technology Co Ltd | 半導体装置の動特性のシミュレーション方法 |
JP2006115649A (ja) * | 2004-10-18 | 2006-04-27 | Fuji Electric Systems Co Ltd | 電力変換装置 |
JP2008096391A (ja) * | 2006-10-16 | 2008-04-24 | Fuji Electric Holdings Co Ltd | 伝導ノイズシミュレータ、伝導ノイズシミュレーション方法および伝導ノイズシミュレーションプログラム |
-
2006
- 2006-10-16 JP JP2006281582A patent/JP4752716B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1050849A (ja) * | 1996-08-07 | 1998-02-20 | Nec Corp | シミュレーション方法及び装置 |
JPH10240796A (ja) * | 1996-08-09 | 1998-09-11 | Ricoh Co Ltd | 回路シミュレーション方法、回路シミュレーションプログラムを記録した記録媒体、および回路シミュレーション装置 |
JPH11186398A (ja) * | 1997-12-19 | 1999-07-09 | Sharp Corp | 半導体集積回路の回路シミュレーションを行うためのデータ作成方法及びデータ作成システム |
JP2002252985A (ja) * | 2000-12-19 | 2002-09-06 | Fuji Electric Co Ltd | 電力変換装置のノイズ低減装置 |
JP2004013821A (ja) * | 2002-06-11 | 2004-01-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路設計方法および設計装置 |
JP2004227458A (ja) * | 2003-01-27 | 2004-08-12 | Fuji Electric Device Technology Co Ltd | 半導体装置の動特性のシミュレーション方法 |
JP2006115649A (ja) * | 2004-10-18 | 2006-04-27 | Fuji Electric Systems Co Ltd | 電力変換装置 |
JP2008096391A (ja) * | 2006-10-16 | 2008-04-24 | Fuji Electric Holdings Co Ltd | 伝導ノイズシミュレータ、伝導ノイズシミュレーション方法および伝導ノイズシミュレーションプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4752716B2 (ja) | 2011-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Jørgensen et al. | A fast-switching integrated full-bridge power module based on GaN eHEMT devices | |
JP5724314B2 (ja) | パワー半導体モジュール | |
Li et al. | Stray inductance reduction of commutation loop in the P-cell and N-cell-based IGBT phase leg module | |
Yang et al. | Design of a low parasitic inductance SiC power module with double-sided cooling | |
Yang et al. | Measurement-based method to characterize parasitic parameters of the integrated power electronics modules | |
Engelmann et al. | Experimental and simulative investigations on stray capacitances and stray inductances of power modules | |
Regnat et al. | Silicon carbide power chip on chip module based on embedded die technology with paralleled dies | |
Gerstenmaier et al. | Electrothermal simulation of multichip-modules with novel transient thermal model and time-dependent boundary conditions | |
Mantooth et al. | Emerging trends in silicon carbide power electronics design | |
Zhang et al. | Parasitic inductance modeling and reduction for a wire bonded half bridge SiC MOSFET multichip power module | |
Musznicki et al. | Accurate modeling of layout parasitic to forecast EMI emitted from a DC-DC converter | |
JP2020124030A (ja) | パワー半導体モジュールおよびそれを用いた電力変換装置 | |
Popovic et al. | An approach to deal with packaging in power electronics | |
Emon et al. | Design and optimization of gate driver integrated multichip 3-D GaN power module | |
Knoll et al. | Design and analysis of a PCB-embedded 1.2 kV SiC half-bridge module | |
CN107818971B (zh) | 功率转换模块 | |
Li | Packaging design of IGBT power module using novel switching cells | |
JP4752716B2 (ja) | 回路シミュレータおよびシミュレーションプログラム | |
JP2016091248A (ja) | 電気回路解析方法、電気回路解析システム及びプログラム | |
Mehrotra et al. | Design and Characterization of 3.3 kV-15 kV rated DBC Power Modules for Developmental Testing of WBG devices | |
JP5028942B2 (ja) | 伝導ノイズシミュレータ、伝導ノイズシミュレーション方法および伝導ノイズシミュレーションプログラム | |
Shahjalal | Electric-thermal modelling of power electronics components | |
Xiao et al. | Flip-chip flex-circuit packaging for 42 V/16 A integrated power electronics module applications | |
Jørgensen | Packaging of wide bandgap power semiconductors using simulation-based design | |
Bulut et al. | Thermal modeling for power MOSFETs in DC/DC applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110509 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4752716 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |