JP2008092220A - 情報処理装置 - Google Patents

Abstract

【課題】複数の系列のデータの各々を、圧縮された一つの系列の符号化データにすることが可能な情報処理装置を提供する。
【解決手段】情報処理装置は、圧縮処理部５と、圧縮制御部７とを具備する。圧縮処理部５は、複数の系列のデータ２１−１〜２１−３をそれぞれの系列ごとに圧縮して、それぞれの系列ごとに圧縮データ２２−１〜２２−３を出力する。圧縮制御部７は、圧縮処理部５から出力された複数の圧縮データ２２−１〜２２−３を、所定の条件に基づいて一つの系列のデータとして並べてメモリ１１に格納する。圧縮処理部５は、複数の系列のデータ２１−１〜２１−３のうちの対応するものをランレングス法により圧縮しても良い。
【選択図】図３

Description

本発明は、情報処理装置及び情報処理方法に関し、特にデータの圧縮を行う情報処理装置及び情報処理方法に関する。

データを圧縮する技術としてランレングス（連長圧縮）法が知られている。ランレングス法は、連続するデータを、データ一個分の値とその値の連続した個数（長さ）とで表現し直すことで圧縮を行う。ランレングス法を適用したデータ処理の一例としては、ＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）４における静止テクスチャ符号化のデータ処理がある。

図１は、従来の情報処理装置の構成を示すブロック図である。ここでは、ＭＰＥＧ４における静止テクスチャ符号化により画像データを符号化する例について説明する。情報処理装置１０１は、静止画のような画像データを入力データとして、当該入力データ符号化し、圧縮して、符号化データを生成する。情報処理装置１０１は、ウエーブレット変換部１０２、量子化部１０３、減算部１０４、ランレングス処理部１０５、メモリ１１１、圧縮制御部１０７を具備する。

ウエーブレット変換部１０２は、入力データをウエーブレット変換して、ＤＣサブバンドのデータと三つのＡＣサブバンドのデータとを生成する。図では、ＡＣサブバンドのデータの処理のみを示し、ＤＣサブバンドのデータの処理については省略している。ＡＣサブバンドのデータは、垂直成分が低域（Ｌ）で水平成分が高域（Ｈ）であるＬＨサブバンドのデータ、垂直成分が高域（Ｈ）で水平成分が低域（Ｌ）であるＨＬサブバンドのデータ、垂直成分が高域（Ｈ）で水平成分が高域（Ｈ）であるＨＨサブバンドのデータの三種類である。ウエーブレット変換部１０２は、ＬＨサブバンドのデータ、ＨＬサブバンドのデータ及びＨＨサブバンドのデータを、それぞれ量子化部１０３−１、１０３−２及び１０３−３へ出力する。

量子化部１０３−１は、ＬＨサブバンドのデータを量子化して量子化データとして、減算部１０４−１へ出力する。同様に、量子化部１０３−２は、ＨＬサブバンドのデータを量子化して量子化データとして、減算部１０４−２へ出力する。量子化部１０３−３は、ＨＨサブバンドのデータを量子化して量子化データとして、減算部１０４−３へ出力する。量子化は、単一量子化（Ｓｉｎｇｌｅ Ｑｕａｎｔ）、多段量子化（Ｍｕｌｔｉ Ｑｕａｎｔ）及び２レベル量子化（Ｂｉ−ｌｅｖｅｌ Ｑｕａｎｔ）に例示される。

減算部１０４−１は、ＬＨサブバンドの量子化データについて、水平方向に互いに隣り合うデータ同士の減算（ある時刻のデータと次の時刻のデータとの減算）を行い、減算結果としての減算データ１２１−１をランレングス処理部１０５−１へ出力する。同様に、減算部１０４−２は、ＨＬサブバンドの量子化データについて、水平方向に互いに隣り合うデータ同士の減算（ある時刻のデータと次の時刻のデータとの減算）を行い、減算結果としての減算データ１２１−２をランレングス処理部１０５−２へ出力する。減算部１０４−３は、ＨＨサブバンドの量子化データについて、垂直方向に互いに隣り合うデータ同士の減算（ある時刻のデータと所定の時刻経過後のデータとの減算）を行い、減算結果としての減算データ１２１−３をランレングス処理部１０５−３へ出力する。

ランレングス処理部１０５−１は、ＬＨサブバンドの減算データ１２１−１についてランレングス法による圧縮（連長圧縮）を行い圧縮データ１２２−１を出力する。同様に、ランレングス処理部１０５−２は、ＨＬサブバンドの減算データ１２１−２についてランレングス法による圧縮を行い圧縮データ１２２−２を出力する。ランレングス処理部１０５−３は、ＨＨサブバンドの減算データ１２１−３についてランレングス法による圧縮を行い圧縮データ１２２−３を出力する。

メモリ１１１−１は、ＬＨサブバンドの圧縮データ１２２−１を格納し、圧縮制御部１０７の読み出し命令に基づいて圧縮データ１２２−１を出力する。同様に、メモリ１１１−２は、ＨＬサブバンドの圧縮データ１２２−２を格納し、圧縮制御部１０７の読み出し命令に基づいて圧縮データ１２２−２を出力する。メモリ１１１−３は、ＨＨサブバンドの圧縮データ１２２−３を格納し、圧縮制御部１０７の読み出し命令に基づいて圧縮データ１２２−３を出力する。メモリ１１１はＤＲＡＭに例示される。

圧縮制御部１０７は、メモリ１１１−１〜１１１−３からそれぞれＬＨサブバンドの圧縮データ１２２−１、ＨＬサブバンドの圧縮データ１２２−２及びＨＨサブバンドの圧縮データ１２２−３を読み出す。そして、所定の条件に基づく順番でそれらを並べて、符号化データ１２４として出力する。

図２は、図１の従来の情報処理装置における各データを示すテーブルである。図２（ａ）は各時間（クロック）毎の各減算データ１２１の一例を示す。「ＬＨ」はＬＨサブバンドの減算データ１２１−１、「ＨＬ」はＨＬサブバンドの減算データ１２１−２、「ＨＨ」はＨＨサブバンドの減算データ１２１−３をそれぞれ示している。横方向は時間を示し、一番左側を第１クロックとし、一番右側を第１４クロックとする。

図２（ｂ）は、図２（ａ）の各減算データ１２１に対する各圧縮データ１２２を示す。「ＬＨ」はＬＨサブバンドの圧縮データ１２２−１、「ＨＬ」はＨＬサブバンドの圧縮データ１２２−２、「ＨＨ」はＨＨサブバンドの圧縮データ１２２−３をそれぞれ示している。横方向は時間を示し、一番左側を第２クロックとし、一番右側を第１５クロックとする。各減算データ１２１ごとにランレングス法による圧縮が行われ、各圧縮データ１２２が生成されている。図では、各データについて、わかり易さのために上部に減算データの値、下部に減算データの数（ランレングス）を示している。

図２（ｃ）は、図２（ｂ）の各圧縮データ１２２を格納する各メモリ１１１の状態を示す。「ＬＨ」はＬＨサブバンドの圧縮データ１２２−１を格納するメモリ１１１−１、「ＨＬ」はＨＬサブバンドの圧縮データ１２２−２を格納するメモリ１１１−２、「ＨＨ」はＨＨサブバンドの圧縮データ１２２−３を格納するメモリ１１１−３をそれぞれ示している。各メモリ１１１は、各圧縮データ１２２が時間によっては出力されず飛び飛びで出力されても、それらを詰めて格納している。

図２（ｄ）は、図２（ｃ）の各メモリ１１１に格納された各圧縮データ１２２を並べ替えた符号化データ１２４を示している。「ＬＨ」はＬＨサブバンドを示し、「ＨＬ」はＨＬサブバンドを示し、「ＨＨ」はＨＨサブバンドを示す。圧縮制御部１０７は、所定の条件に基づく順番で、メモリ１１１−１〜１１１−３のデータ（図２（ｃ））を選択し、並べて符号化データ１２４としている。すなわち、左から最初の三つは「ＬＨ」、「ＨＬ」、「ＨＨ」の順番である。次は、図２（ｂ）の各圧縮データ１２２において最初にデータが確定した「ＨＨ」である。以降、データが確定した順に「ＬＨ」、「ＨＬ」、「ＨＬ」、「ＬＨ」、「ＨＬ」、「ＨＨ」、「ＨＬ」、「ＬＨ」のように並んでいる。ただし、同時にデータが確定した場合、優先順位の順番は、その格納位置（ポインタ）がその時点でより左側にあるものを優先する。

図１に示す従来の情報処理装置は、各サブバンドごとにメモリ１１１を設け、それぞれのメモリ１１１で各圧縮データ１２２を記憶している。これは、圧縮制御部１０７において、各サブバンドのデータを所定の条件に基づく順番に並べて符号化データを生成するとき、データの選択の判断や、選択後に並べて符号化データを生成するのに容易だからである。

しかし、このような場合、一度格納されたデータを読み出して符号化データ１２４を生成するので、符号化データの生成は必ずしもリアルタイムに行われず時間がかかっている。加えて、三つのメモリ１１１が必要であり、しかも、圧縮率の大きさの変動に備えて各メモリ１１１のメモリ容量も大きくする必要があり、ＤＲＡＭのようなメモリを用いている。複数の系列のデータを圧縮して一つの系列の符号化データを得ることが可能な技術が望まれる。符号化データの生成の時間を短縮可能な技術が望まれる。メモリの数や容量を小さくすることが可能な技術が求められる。

特開２００５−３０４０５５号公報（ＵＳ０８／３１０１４６）に符号化方法及び装置が開示されている。この符号化方法は、入力データを符号化するための方法であって、該入力データに応じて、ウェーブレット変換により変換信号を生成する変換ステップ、及び、該変換信号を符号化した入力データを圧縮したデータを得る圧縮ステップからなる。該生成ステップは、少なくとも１個のフィルタを使い該入力データを分割して係数の系列を得るステップを含む。該圧縮ステップは、該係数の系列を最上位ビットから順に複数のビットプレーンに順序付けるステップと、少なくとも符号化の開始時点では、全ての係数を有意でないグループとみなして、該ビットプレーンの符号化を行うステップとを含む。

特開２００１−１７５４５４号公報に多語連長圧縮装置、動的連長圧縮装置、多語連長解凍装置、動的連長解凍装置、アーカイブ装置、アーカイブ方法およびアーカイブプログラムを記録した媒体が開示されている。この多語連長圧縮装置は、圧縮対象データを単位語毎に取得する圧縮対象データ取得手段と、同取得データ中で同一単位語が連続する数を数える連長計数手段と、同連続するデータを連長であることおよび連続数を示すコードと上記連続する単位語とに置換する連長圧縮手段と、同置換されたデータ中で所定数の単位語が同一の並びで連続する数を数える多語連長計数手段と、同多語で連続するデータを多語連長であることおよび連続数を示すコードと上記所定数の単位語の並びとに置換する多語連長圧縮手段とを具備する。

特開平６−２０２８４５号公報に伝送データ圧縮方法および装置が開示されている。この伝送データ圧縮方法は、データ圧縮前のテキストから単位データ長ごとにデータを逐次読み出す。相続く２つのデータが同一かどうかを調べて連続する同一データの連続数を計数する。前記計数の結果である計数値Ｎが予め定めた値以下のときには前記読み出したＮ個のデータをそのまま伝送データとし、前記計数値Ｎが前記予め定めた値より大きいときにはデータ圧縮したことを示す圧縮記号と前記計数値と前記読み出したデータの１つとからなる圧縮データを作成して伝送データとする。前記予め定めた値は前記圧縮データのデータ長を前記単位データ長で割った商と等しい。

特開２００５−３０４０５５号公報 特開２００１−１７５４５４号公報 特開平６−２０２８４５号公報

従って、本発明の目的は、複数の系列のデータの各々を、圧縮された一つの系列の符号化データにすることが可能な情報処理装置及び情報処理方法を提供することにある。

従って、本発明の目的は、ランレングス法で圧縮された複数の系列のデータが供給されるとき、それらデータを用いて一つの系列の符号化データを生成することが可能な情報処理装置及び情報処理方法を提供することにある。

従って、本発明の目的は、ランレングス法で圧縮された複数の系列のデータが並列で供給されるとき、それらデータを用いて一つの系列の符号化データを生成するための時間をより短くすることが可能な情報処理装置及び情報処理方法を提供することにある。

また、本発明の他の目的は、ランレングス法で圧縮された複数の系列のデータが並列で供給されるとき、それらデータを用いて符号化データを生成するための時間をリアルタイムに近づけることが可能な情報処理装置及び情報処理方法を提供することにある。

本発明の更に他の目的は、ランレングス法で圧縮された複数の系列のデータが並列で供給されるとき、それらデータを用いて符号化データを生成するときに使用されるメモリの数や容量を小さくすることが可能な情報処理装置を提供することにある。

以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。

上記課題を解決するために、本発明の情報処理装置は、圧縮処理部（５−１〜５−３）と、圧縮制御部（７）とを具備する。圧縮処理部（５−１〜５−３）は、複数の系列のデータ（２１−１〜２１−３）をそれぞれの系列ごとに圧縮して、それぞれの系列ごとに圧縮データ（２２−１〜２２−３）を出力する。圧縮制御部（７）は、圧縮処理部（５−１〜５−３）から出力された複数の圧縮データ（２２−１〜２２−３）を、所定の条件に基づいて一つの系列のデータとして並べてメモリ（１１）に格納する。

上記の情報処理装置において、圧縮処理部（５−１〜５−３）は、複数の系列のデータ（２１−１〜２１−３）のうちの対応するものをランレングス法により圧縮する。

上記の情報処理装置において、メモリ（１１）は、複数の圧縮データ（２２−１〜２２−３）の書き込み位置を指定する複数の書き込みポインタを有する。
圧縮制御部（７）は、複数の書き込みポインタの位置を所定の条件に基づいて指定し、圧縮処理部（５−１〜５−３）から圧縮データ（２２）を受信するごとに、複数の書き込みポインタのうち、圧縮処理部（５−１〜５−３）のうちの当該圧縮データ（２２）を出力したものに対応するものが指定する位置に、当該圧縮データを格納する。

上記の情報処理装置において、圧縮制御部（７）は、複数の書き込みポインタの各々の位置を、最初は予め設定された順番とし、その後は圧縮データ（２２）を圧縮処理部（５−１〜５−３）から受け取った順番とする。

上記の情報処理装置において、メモリ（１１）は、圧縮制御部（７）が複数の圧縮データ（２２）を読み出す所定の位置を指定する読み出しポインタを有する。圧縮制御部（７）は、読み出しポインタと複数の書き込みポインタのいずれかとの距離が、メモリ（１１）の容量に基づいて予め設定された数以上に離れたとき、圧縮処理部（５−１〜５−３）のうちの当該書き込みポインタに対応するものへ制御信号を出力する。当該圧縮処理部（５）は、制御信号に基づいて、複数の系列のデータ（２１−１〜２１−３）のうちの対応するものにおいて、その予め設定された数でランレングス法の圧縮の数を区切り、圧縮データ（２２）を生成する。

上記の情報処理装置において、圧縮処理部（５−１〜５−３）は、複数の系列のデータ（２１−１〜２１−３）のうちの対応するものにおいて、メモリ（１１）の容量に基づいて予め設定された数以上に同じ値が連続したとき、数の位置を区切として圧縮データ（２２）を生成する。

上記の情報処理装置において、圧縮制御部（７）よりも前に設けられ、複数の系列のデータ（２１−１〜２１−３）同士又は複数の圧縮データ（２２−１〜２２−３）同士の同期を取るタイミング調整部を更に具備する。

上記の情報処理装置において、画像データをウエーブレット変換してＤＣサブバンドデータと複数のＡＣサブバンドデータとを生成するウェーブレット変換部（２）と、複数のＡＣサブバンドデータを量子化して複数の量子化データを生成する複数の量子化部（３−１〜３−３）と、複数の量子化データのうち水平方向又は垂直方向に隣り合うデータ間で差を取り、複数の系列のデータ（２１−１〜２１−３）を生成する複数の減算部（４−１〜４−３）とを更に具備する。

上記課題を解決するために本発明の情報処理方法は、（ａ）複数の系列のデータ（２１−１〜２１−３）をそれぞれ圧縮して、複数の圧縮データ（２２−１〜２２−３）を出力するステップと、（ｂ）複数の圧縮データ（２２−１〜２２−３）を、所定の条件に基づいて一つ系列のデータとして並べてメモリ（１１）に格納するステップと、（ｃ）メモリ（１１）に格納された複数の圧縮データ（２２）を、符号化データ（２４）として出力するステップとを具備する。

本発明により、ランレングス法で圧縮されたデータが並列で出力されるとき、それらデータを用いて符号化データを生成するための時間をより短くすることが可能となる。また、それらデータを用いて符号化データを生成するときに使用されるメモリの数や容量を小さくすることが可能となる。

以下、本発明の情報処理装置及び情報処理方法の実施の形態に関して、添付図面を参照して説明する。

図３は、本発明の情報処理装置の実施の形態の構成を示すブロック図である。ここでは、ＭＰＥＧ４における静止テクスチャ符号化により画像データを符号化する例について説明する。情報処理装置１は、静止画のような画像データを入力データとして、当該入力データ符号化し、圧縮して、符号化データを生成する。情報処理装置１は、ウエーブレット変換部２、量子化部３、減算部４、ランレングス処理部５、タイミング調整部６、及びメモリ１１、圧縮制御部７を具備する。

ウエーブレット変換部２は、ウェーブレット変換部１０２と同じである。すなわち、データウエーブレット変換部２は、入力データをウエーブレット変換して、ＤＣサブバンドのデータと三つのＡＣサブバンド（ＬＨサブバンド、ＨＬサブバンド、ＨＨサブバンド）のデータとを生成する。図では、ＡＣサブバンドのデータの処理のみを示し、ＤＣサブバンドのデータの処理については省略している。ウエーブレット変換部２は、ＬＨサブバンドのデータ、ＨＬサブバンドのデータ及びＨＨサブバンドのデータを、それぞれ量子化部３−１、３−２及び３−３へ出力する。

量子化部３−１〜３−３は、それぞれ量子化部１０３−１〜１０３−３と同じである。すなわち、量子化部３−１は、ＬＨサブバンドのデータを量子化して量子化データとして、減算部４−１へ出力する。同様に、量子化部３−２は、ＨＬサブバンドのデータを量子化して量子化データとして、減算部４−２へ出力する。量子化部３−３は、ＨＨサブバンドのデータを量子化して量子化データとして、減算部４−３へ出力する。量子化は、単一量子化、多段量子化及び２レベル量子化に例示される。なお、量子化部３−１〜３−３は一体であっても良い。

減算部４−１〜４−３は、それぞれ減算部１０４−１〜１０４−３と同じである。すなわち、減算部４−１は、ＬＨサブバンドの量子化データについて、水平方向に互いに隣り合うデータ同士の減算（ある時刻のデータと次の時刻のデータとの減算）を行い、減算結果としての減算データ２１−１をランレングス処理部５−１へ出力する。同様に、減算部４−２は、ＨＬサブバンドの量子化データについて、水平方向に互いに隣り合うデータ同士の減算（ある時刻のデータと次の時刻のデータとの減算）を行い、減算結果としての減算データ２１−２をランレングス処理部５−２へ出力する。減算部４−３は、ＨＨサブバンドの量子化データについて、垂直方向に互いに隣り合うデータ同士の減算（ある時刻のデータと所定の時刻経過後のデータとの減算）を行い、減算結果としての減算データ２１−３をランレングス処理部５−３へ出力する。減算部４−３は、最初の一周期のデータについては、垂直方向に隣り合うデータが無い。そのため、所定の一周期分のデータ列を予め有し、それに基づいて減算処理を行っても良い。この場合には、他の減算部４−１〜４−２との間で、データの同期がずれることがない。なお、減算部４−１〜４−３は、一体であっても良い。

ランレングス処理部５−１〜５−３は、ランレングス処理部１０５−１〜１０５−３と同じである。すなわち、ランレングス処理部５−１は、ＬＨサブバンドの減算データ２１−１についてランレングス法による圧縮（連長圧縮）を行い圧縮データ２２−１を出力する。同様に、ランレングス処理部５−２は、ＨＬサブバンドの減算データ２１−２についてランレングス法による圧縮を行い圧縮データ２２−２を出力する。ランレングス処理部５−３は、ＨＨサブバンドの減算データ２１−３についてランレングス法による圧縮を行い圧縮データ２２−３を出力する。なお、ランレングス処理部５−１〜５−３は一体であっても良い。

タイミング調整部６は、ランレングス処理部５−１〜５−３からそれぞれ出力される圧縮データ２２−１〜２２−３について、互いの同期を調整する。例えば、減算部４−１、４−２は、水平方向に互いに隣り合うデータ同士の減算（ある時刻のデータと次の時刻のデータとの減算）を行い、それぞれ減算データ２１−１、２１−２を算出している。一方、減算部４−３は、垂直方向に互いに隣り合うデータ同士の減算（ある時刻のデータと所定の時刻経過後のデータとの減算）を行い、減算データ２１−３を算出している。そのため、ウエーブレット変換部２で同時に出力されたデータは、減算部４−１〜４−３から出力された時点で同期がずれた状態にある。したがって、タイミング調整部６は、圧縮データ２２−１、２２−２と圧縮データ２２−３との間の同期を調整し、圧縮制御部７へ出力する。タイミングを調整する方法については後述する。タイミング調整部６は、ＦＩＦＯ方式のレジスタに例示される。リングバッファ形式で使用される。なお、減算部４−１〜４−３において、減算データ２１−１〜２１−２に同期ずれが発生しない場合や、同期ずれを他の方法で吸収可能であれば、本タイミング調整部６は不要である。

なお、タイミング調整部６は、減算部４−１〜４−３より後で、圧縮制御部７よりも前に設けていれば良い。例えば、ランレングス処理部５−１〜５−３の直前に設けていれば、各ランレングス処理部５−１〜５−３から出力される圧縮データ２２−１〜２２−３は同期の取れた状態になる。したがって、その場合、ランレングス処理部５−１〜５−３の後にタイミング調整部６を設ける必要はない。ここで「同期」は、符号化データ２４を復号化（デコード）するとき、同時に必要となるデータを同期させるということである。

圧縮制御部７は、タイミング調整部６から出力された圧縮データ２２−１〜２２−３について、所定の条件に基づく順番でそれらを並べて、メモリ１１に格納する。そのとき、圧縮制御部７は、減算データ２１−１〜２１−３が所定の条件に基づく順番で並ぶように、メモリ１１内の各サブバンドのポインタを制御する。そして、メモリ１１において読み出し可能な状態になったデータから順番に符号化データ２４として出力する。メモリ１１における減算データ２１−１〜２１−３の具体的な並べ方については後述する。

メモリ１１は、圧縮制御部７の指令に基づいて、減算データ２１−１〜２１−３を並べて格納する。メモリ１１は、ＦＩＦＯ方式のレジスタに例示される。リングバッファ形式で使用される。格納されたデータは、圧縮制御部により符号化データ２４として読み出される。

次に、本発明の情報処理装置の実施の形態の動作（情報処理方法）について説明する。図４〜図１３は、本発明の情報処理装置における各データの時間経過の一例を示すテーブルである。なお、ここでは一例として、第１クロック〜第１４クロックまでのデータ処理の様子を、具体的なデータを用いて説明しているが、本発明がこれらに制限されることは無い。

図４〜図１３において、（ａ）は各時間（クロック）毎の各減算データ２１の一例を示す。「ＬＨ」はＬＨサブバンドの減算データ２１−１、「ＨＬ」はＨＬサブバンドの減算データ２１−２、「ＨＨ」はＨＨサブバンドの減算データ２１−３をそれぞれ示す。横方向は時間を示し、一番左側を第１クロックとし、一番右側を第１４クロックとする。

図４〜図１３において、（ｂ）は（ａ）の各減算データ２１に対する各圧縮データ２２を示す。「ＬＨ」はＬＨサブバンドの圧縮データ２２−１、「ＨＬ」はＨＬサブバンドの圧縮データ２２−２、「ＨＨ」はＨＨサブバンドの圧縮データ２２−３をそれぞれ示す。横方向は時間を示し、一番左側を第２クロックとし、一番右側を第１５クロックとする。各減算データ２１ごとにランレングス法による圧縮が行われ、各圧縮データ２２が生成される。図では、各データについて、わかり易さのために上部に減算データの値、下部に減算データの数（ランレングス）を示す。

図４〜図１３において、（ｃ）は（ｂ）の各圧縮データ２２を並べ替えて格納するメモリ１１内の状態を示している。ここから読み出されたデータが符号化データ２４となる。「ＬＨ」はＬＨサブバンドを示し、「ＨＬ」はＨＬサブバンドを示し、「ＨＨ」はＨＨサブバンドを示す。メモリ１１には、各サブバンドのデータに対する書き込みポインタが設定されている。初期状態（図４）として、一番目（最初にデータが可能される場所、図では一番左側）に「ＬＨ」サブバンドの書き込みポインタ（ＬＨ_０）、二番目に「ＨＬ」サブバンドの書き込みポインタ（ＨＬ_０）、三番目に「ＨＨ」サブバンドの書き込みポインタ（ＨＨ_０）が設定されている。圧縮制御部７は、所定の条件に基づく順番で、各圧縮データ２２（ｂ）を選択し、並べて符号化データ２４としている。そのとき、圧縮制御部７は、圧縮データ２２−１〜２２−３が所定の条件に基づく順番で並ぶように、メモリ１１内の各サブバンドの書き込みポインタを制御する。その並べ方について、以下に説明する。

なお、各図の（ｃ）では、わかり易さのために、サブバンドを示しているが、データとしては、メモリ１１にサブバンドを記憶する必要はない。圧縮データとその並び順により、復号化が可能だからである。また、説明のわかりやすさのために、ここでは、タイミング調整部６を用いないでも、各図の（ｂ）のランレングス処理部５−１〜５−３の段階で、各部のデータの同期が取れているものとする。

また、ここでは、減算データ２１−１〜２１−３の同期ずれが発生していない場合について説明している（タイミング調整部６を用いない場合）。しかし、減算データ２１−１〜２１−３の同期ずれが発生している場合、タイミング調整部６を用いることで、実質的に同様に処理を行うことができる。この場合、各図の（ｂ）をタイミング調整部６から出力された圧縮データ２２−１〜２２−３とみなすことができる。

各部でのデータの処理について説明する。
図４を参照して、（ａ）において、第１クロックで、減算部４−１〜４−３から、それぞれ「１」、「３」、「９」が出力される。（ｂ）において、ランレングス処理部５−１〜５−３は、まだデータを確定できない。（ｃ）において、メモリ１１にはデータが格納されていない。一番目に「ＬＨ」の書き込みポインタ（ＬＨ_０）、二番目に「ＨＬ」の書き込みポインタ（ＨＬ_０）、三番目に「ＨＨ」の書き込みポインタ（ＨＨ_０）が設定されている。

図５を参照して、（ａ）において、第２クロックで、減算部４−１〜４−３から、それぞれ「ＬＨ」、「ＨＬ」、「ＨＨ」として「１」、「３」、「２」が出力される。（ｂ）において、ランレングス処理部５−３は、「ＨＨ」の連長圧縮された圧縮データとして「９、１」を確定し、圧縮データが有効であることを示すフラグ（以下、「有効フラグ」）とともに出力する。他のランレングス処理部５−１、５−２は、圧縮データがないことを示すデータ（以下、「無効データ」）と、データが無効であることを示すフラグ（以下、「無効フラグ」）を出力する。（ｃ）において、メモリ１１では、有効フラグのある圧縮データについて処理が実行される。すなわち、圧縮制御部７により、「ＨＨ」の書き込みポインタ（ＨＨ_０）のある位置に圧縮データ「９、１」が格納される。同時に、「ＨＨ」の書き込みポインタが一番近い空きの位置に移動する（ＨＨ_１）。

図６を参照して、（ａ）において、第３クロックで、減算部４−１〜４−３から、それぞれ「ＬＨ」、「ＨＬ」、「ＨＨ」として「２」、「３」、「２」が出力される。（ｂ）において、ランレングス処理部５−１は、「ＬＨ」の連長圧縮された圧縮データとして「１、２」を確定し、有効フラグとともに出力する。他のランレングス処理部５−２、５−３は、無効データと無効フラグを出力する。（ｃ）において、メモリ１１では、有効フラグのある圧縮データについて処理が実行される。すなわち、圧縮制御部７により、「ＬＨ」の書き込みポインタ（ＬＨ_０）のある位置に圧縮データ「１、２」が格納される。同時に、「ＬＨ」の書き込みポインタが一番近い空きの位置に移動する（ＬＨ_１）。このとき、メモリ１１において、一番目の位置から左側の書き込みポインタが全てなくなったので、一番目の位置のデータまで読み出し可能となり（Ｒｅａｄ可）、その位置に読み出し可能位置を示すポインタ（以下、読み出し可能位置ポインタ）Ｒが設定される。したがって、圧縮制御部７は、一番目の位置のデータを符号化データ２４として読み出す。

図７を参照して、（ａ）において、第４、５クロックに、減算部４−１〜４−３から、それぞれ「ＬＨ」、「ＨＬ」、「ＨＨ」として「２、２」、「３、４」、「２、２」が出力される。（ｂ）において、ランレングス処理部５−２は、「ＨＬ」の連長圧縮された圧縮データとして「３、４」を確定し、有効フラグとともに出力する。他のランレングス処理部５−１、５−３は、無効データと無効フラグを出力する。（ｃ）において、メモリ１１では、有効フラグのある圧縮データについて処理が実行される。すなわち、圧縮制御部７により、「ＨＬ」の書き込みポインタ（ＨＬ_０）のある位置に「３、４」が格納される。同時に、「ＨＬ」の書き込みポインタが一番近い空きの位置に移動する（ＨＬ_１）。このとき、メモリ１１において、三番目の位置から左側の書き込みポインタが全てなくなったので、二番目と三番目の位置のデータ（二個）が読み出し可能となり（Ｒｅａｄ可）、一番後ろ（三番目）の位置に読み出し可能位置ポインタＲが設定される。したがって、圧縮制御部７は、二、三番目の位置のデータを符号化データ２４として読み出す。

図８を参照して、（ａ）において、第６〜８クロックに、減算部４−１〜４−３から、それぞれ「ＬＨ」、「ＨＬ」、「ＨＨ」として「２、２、２」、「４、４、５」、「２、２、２」が出力される。（ｂ）において、ランレングス処理部５−２は、「ＨＬ」の連長圧縮された圧縮データとして「４、３」を確定し、有効フラグとともに出力する。他のランレングス処理部５−１、５−３は、無効データと無効フラグを出力する。（ｃ）において、メモリ１１では、有効フラグのある圧縮データについて処理が実行される。すなわち、圧縮制御部７により、「ＨＬ」の書き込みポインタ（ＨＬ_１）のある位置に「４、３」が格納される。同時に、「ＨＬ」の書き込みポインタが一番近い空きの位置に移動する（ＨＬ_２）。

図９を参照して、（ａ）において、第９クロックに、減算部４−１〜４−３から、それぞれ「ＬＨ」、「ＨＬ」、「ＨＨ」として「５」、「５」、「２」が出力される。（ｂ）において、ランレングス処理部５−１は、「ＬＨ」の連長圧縮された圧縮データとして「２、６」を確定し、有効フラグとともに出力する。他のランレングス処理部５−２、５−３は、無効データと無効フラグを出力する。（ｃ）において、メモリ１１では、有効フラグのある圧縮データについて処理が実行される。すなわち、圧縮制御部７により、「ＬＨ」の書き込みポインタ（ＬＨ_１）のある位置に「２、６」が格納される。同時に、「ＬＨ」の書き込みポインタが一番近い空きの位置に移動する（ＬＨ_２）。

図１０を参照して、（ａ）において、第１０クロックに、減算部４−１〜４−３から、それぞれ「ＬＨ」、「ＨＬ」、「ＨＨ」として「５」、「６」、「４」が出力される。（ｂ）において、ランレングス処理部５−３は、「ＨＨ」の連長圧縮された圧縮データとして「２、８」を確定し、有効フラグとともに出力する。同様、にランレングス処理部５−２は、「ＨＬ」の連長圧縮された圧縮データとして「５、２」を確定し、有効フラグとともに出力する。他のランレングス処理部５−１は、無効データと無効フラグを出力する。（ｃ）において、メモリ１１では、有効フラグのある圧縮データについて処理が実行される。すなわち、圧縮制御部７により、「ＨＨ」の書き込みポインタ（ＨＨ_１）のある位置に「２、８」が格納される。同時に、「ＨＨ」の書き込みポインタが一番近い空きの位置に移動する（ＨＬ_２）。同様に、圧縮制御部７により、「ＨＬ」の書き込みポインタ（ＨＬ_２）のある位置に「５、２」が格納される。同時に、「ＨＬ」の書き込みポインタが一番近い空きの位置に移動する（ＨＬ_３）。ここで、同時にデータが確定した場合、優先順位の順番は、その格納位置（書き込みポインタ）がその時点でより左側にあるものを優先する。この場合、「ＨＨ」である。このとき、メモリ１１において、七番目の位置から左側の書き込みポインタが全て無くなったので、四番目〜七番目のデータ（四個）が読み出し可能となり（Ｒｅａｄ可）、一番後ろ（七番目）の位置に読み出し可能位置ポインタＲが設定される。したがって、圧縮制御部７は、四〜七番目の位置のデータを符号化データ２４として読み出す。

図１１を参照して、（ａ）において、第１１、１２クロックに、減算部４−１〜４−３から、それぞれ「ＬＨ」、「ＨＬ」、「ＨＨ」として「５、５」、「６、７」、「４、４」が出力される。（ｂ）において、ランレングス処理部５−２は、「ＨＬ」の連長圧縮された圧縮データとして「６、２」を確定し、有効フラグとともに出力する。他のランレングス処理部５−１、５−３は、無効データと無効フラグを出力する。（ｃ）において、メモリ１１では、有効フラグのある圧縮データについて処理が実行される。すなわち、圧縮制御部７により、「ＨＬ」の書き込みポインタ（ＨＬ_３）のある位置に「６、２」が格納される。同時に、「ＨＬ」の書き込みポインタが一番近い空きの位置に移動する（ＨＬ_４）。

図１２を参照して、（ａ）において、第１３クロックに、減算部４−１〜４−３から、それぞれ「ＬＨ」、「ＨＬ」、「ＨＨ」として「６」、「７」、「４」が出力される。（ｂ）において、ランレングス処理部５−１は、「ＬＨ」の連長圧縮された圧縮データとして「５、４」を確定し、有効フラグとともに出力する。他のランレングス処理部５−２、５−３は、無効データと無効フラグを出力する。（ｃ）において、メモリ１１では、有効フラグのある圧縮データについて処理が実行される。すなわち、圧縮制御部７により、「ＬＨ」の書き込みポインタ（ＬＨ_２）のある位置に「５、４」が格納される。同時に、「ＬＨ」の書き込みポインタが一番近い空きの位置に移動する（ＬＨ_３）。このとき、メモリ１１において、八番目の位置から左側の書き込みポインタが全て無くなったので、八番目の位置のデータ（一個）が読み出し可能となり（Ｒｅａｄ可）、一番後ろ（八番目）の位置に読み出し可能位置ポインタＲが設定される。したがって、圧縮制御部７は、八番目の位置のデータを符号化データ２４として読み出す。

図１３を参照して、（ａ）において、第１４クロックに、減算部４−１〜４−３から、それぞれ「ＬＨ」、「ＨＬ」、「ＨＨ」として「０」、「０」、「０」が出力される。（ｂ）において、ランレングス処理部５−３は、「ＨＨ」の連長圧縮された圧縮データとして「４、４」を確定し、有効フラグとともに出力する。同様に、ランレングス処理部５−２は、「ＨＬ」の連長圧縮された圧縮データとして「７、２」を確定し、有効フラグとともに出力する。ランレングス処理部５−１は、「ＬＨ」の連長圧縮された圧縮データとして「６、１」を確定し、有効フラグとともに出力する。（ｃ）において、メモリ１１では、有効フラグのある圧縮データについて処理が実行される。すなわち、圧縮制御部７により、「ＨＨ」の書き込みポインタ（ＨＨ_２）のある位置に「４、４」が格納される。同時に、「ＨＨ」の書き込みポインタが十三番目の位置に移動する（図示されず）。同様に、圧縮制御部７により、「ＨＬ」の書き込みポインタ（ＨＬ_４）のある位置に「７、２」が格納される。同時に、「ＨＬ」の書き込みポインタが十四番目の位置に移動する（図示されず）。圧縮制御部７により、「ＬＨ」の書き込みポインタ（ＬＨ_３）のある位置に「６、１」が格納される。同時に、「ＬＨ」の書き込みポインタが十五番目の位置に移動する（図示されず）。このとき、メモリ１１において、十二番目の位置から左側の書き込みポイントが全て無くなったので、九番目〜十二番目の位置のデータ（四個）まで読み出し可能となり（Ｒｅａｄ可）、一番後ろ（十二番目）の位置に読み出し可能位置ポインタＲが設定される。したがって、圧縮制御部７は、九番目〜十二番目の位置のデータを符号化データ２４として読み出す。

以下同様である。ここで、メモリ１１はリングバッファとして用いられるので、バッファの数は有限であるが、連続的に使用することが出来る。

ここで、例えば、一つのサブバンド、例えばＬＨサブバンドの減算データ２１−１において同じ値が連続すると、その間、ランレングス処理部５−１は圧縮制御部７へ圧縮データ２２−１を出力することが出来ない。そのとき、他の二つのサブバンド（ＨＬ、ＨＨサブバンド）の減算データ２１−２、２１−３において同じ値が連続していないと、その間、ランレングス処理部５−２、５−３は圧縮制御部７へそれぞれ圧縮データ２２−２、２２−３を次々に出力することになる。その結果として、メモリ１１の容量一杯に圧縮データ２２−２、２２−３が格納されてしまい、圧縮データ２２−１が全く格納されない場合が起こり得る。そうなると、このデータ処理が破綻してしまうおそれがある。

そこで、本発明では、上記破綻が起きないように、次のような方法で対応することができる。
第一の方法は次の通りである。ランレングス処理部５−１〜５−３において、減算データ２１−１〜２１−３について同じ値が連続する場合、連長圧縮を行うために、減算データ２１の数を所定の数以下で区切る（制限する）ようにする。例えば、メモリ１１を２５６段とした場合、同じ値が連続する減算データ２１について、連長圧縮を行う数を、２５６段／２−１＝１２７個に制限する。図１４は、減算データ２１の数を所定の数で区切る理由を説明する概念図である。

ＬＨサブバンドの減算データ２１−１で同じ値「１」が所定の数「１２８」個以上連続する場合を考える。このとき、ＨＬサブバンドの減算データ２１−２、及びＨＨサブバンドの減算データ２１−３が共に連続して変化する場合に、メモリ１１に格納される圧縮データ２２−２、２２−３の量が最大となる。図１４はこのような状況を示している。この場合、本発明では、ランレングス処理部５−１が減算データ２２−１を「１、１２８」で一端確定させる。その結果、メモリ１１の一番目（第１段）にＬＨサブバンドの圧縮データ２２−１として「１、１２８」が格納される。一方、他の２５４段には、ＨＬサブバンドの圧縮データ２２−２及びＨＨサブバンドの圧縮データ２２−３がそれぞれ１２７個ずつ格納される。この結果、１＋１２７＋１２７＝２５５、となり、メモリ１１の２５６段で対応可能であることが分かる。この方法により、上記破綻を防止することができる。

実際には、本実施の形態における図３に示す構成の場合、リングバッファであるメモリ１１を有効に動作させるため、また、入力データ（例示：画像データ）の特性から、「１２７」に限定されず、メモリ１１の段数の３／４程度にすることがより好ましい。ただし、並列して入力されるデータの数に応じて、また、入力データの特性に基づいて、最適な個数が設定される。

第二の方法は次の通りである。（「ＬＨ」の書き込みポインタ）−（読み出し可能位置ポインタＲ）、（「ＨＬ」の書き込みポインタ）−（読み出し可能位置ポインタＲ）、及び、（「ＬＨ」の書き込みポインタ）−（読み出し可能位置ポインタＲ）、が所定の数になった場合、減算データ２１をそこで区切る（打ち止めにする）ようにする。例えば、メモリ１１を２５６段とした場合、所定の数１９２個（例示）で区切ることにする。

具体的には、（「ＬＨ」の書き込みポインタ）−（読み出し可能位置ポインタＲ）＞１９２が成立した場合、圧縮制御部７が、ランレングス処理部５−１へ、ランレングス（連長）圧縮の数を区切り減算データ２１−１をそこで打ち止めにするための制御信号（図示されず）を出力する。ランレングス処理部５−１は、その制御信号に基づいて、減算データ２１−１をそこで一度打ち止めにし、圧縮データ２２−１を出力する。同様に、（「ＨＬ」の書き込みポインタ）−（読み出し可能位置ポインタＲ）＞１９２が成立した場合、圧縮制御部７が、ランレングス処理部５−２へ、ランレングス（連長）圧縮の数を区切り減算データ２１−２をそこで打ち止めにするための制御信号（図示されず）を出力する。ランレングス処理部５−２は、その制御信号に基づいて、減算データ２１−２をそこで一度打ち止めにし、圧縮データ２２−２を出力する。（「ＨＨ」の書き込みポインタ）−（読み出しポインタＲ）＞１９２が成立した場合、圧縮制御部７が、ランレングス処理部５−３へ、ランレングス（連長）圧縮の数を区切り減算データ２１−３をそこで打ち止めにするための制御信号（図示されず）を出力する。ランレングス処理部５−３は、その制御信号に基づいて、減算データ２１−３を一度そこで打ち止めにし、圧縮データ２２−３を出力する。この方法により、上記破綻を防止することができる。

ここで、書き込みポインタと読み出し可能位置ポインタＲとの距離＞１９２としているのは、メモリ１１のＦＩＦＯとしての機能を有効に働かせるためである。本発明はこの数字に限定されるものではなく、実際の回路や入力データの種類等により、メモリ１１の段数以下の最適値が決定される。このような方法を用いることで、メモリ１１のＦＩＦＯの段数を例えば２５６段とし、最大連長数を例えばメモリ１１の段数を超える１０２４としても、上記破綻を起こさずに本発明を実施することができる。この最大連長数についても、実際の回路や入力データの種類等により最適値が決定される。

次に、タイミング調整部６におけるタイミング調整動作について説明する。図１５は、タイミング調整部６におけるタイミング調整動作を説明する概念図である。（ａ）は初期状態、（ｂ）は第１クロックの状態、（ｂ）は第２クロックの状態、（ｃ）は第３クロックの状態、（ｄ）は第４クロックの状態をそれぞれ示す。本図では、タイミング調整部６は、ＦＩＦＯ方式の８個のレジスタで示されている。

初期状態（ａ）では、１番目のバッファの位置及び最後のバファの位置に、それぞれ書き込みポインタｒ＿ｗｐ１３及びｗ＿ｗｐ１３が設定されている。これらはいずれも、ＬＨサブバンド及びＨＨサブバンド用である。圧縮データ２２−１及び２２−３（いずれも有効フラグ又は無効フラグを含む）のタイミングが同じだからである。同様に、１番目のバッファの位置及び最後のバファの位置に、それぞれ書き込みポインタｒ＿ｗｐ２及びｗ＿ｗｐ２が設定されている。これらはいずれも、ＨＬサブバンド用である。圧縮データ２２−２（有効フラグ又は無効フラグを含む）は、他の二つとタイミングが異なるからである。ここでは、一クロック分だけ圧縮データ２２−２が遅く格納される場合について説明する。１番目のバッファの位置には、更に読み出しポインタｒ＿ｒｐが設定されている。

第１クロックの状態（ｂ）において、ＬＨとＨＨの圧縮データ２２−１、２２−３（黒丸）が一番目（一番左側）の位置に格納される。それにより、書き込みポインタｒ＿ｗｐ１３が二番目の位置にずれる。このとき、書き込みポインタｒ＿ｗｐ２は一番目の位置のままである。したがって、（ｒ＿ｗｐ１３）−（ｒ＿ｒｐ）＝２−１＞０となるが、（ｒ＿ｗｐ２）−（ｒ＿ｒｐ）＝１−１＝０なので、読み出しは行われない。

第２クロックの状態（ｃ）において、ＬＨとＨＨの圧縮データ２２−１、２２−３（黒丸）が二番目の位置に格納される。それにより、書き込みポインタｒ＿ｗｐ１３が三番目の位置にずれる。同時に、ＨＬの圧縮データ２２−２（黒丸）が一番目の位置に格納される。それにより、書込みポインタｒ＿ｗｐ２が二番目の位置にずれる。したがって、（ｒ＿ｗｐ１３）−（ｒ＿ｒｐ）＝３−１＞０、（ｒ＿ｗｐ２）−（ｒ＿ｒｐ）＝２−１＞０なので、読み出しが行われる。その後、読み出しポインタｒ＿ｒｐは、二番目の位置にずれる。

第３クロックの状態（ｄ）において、ＬＨとＨＨの圧縮データ２２−１、２２−３（黒丸）が三番目の位置に格納される。それにより、書き込みポインタｒ＿ｗｐ１３が四番目の位置にずれる。同時に、ＨＬの圧縮データ２２−２（黒丸）が二番目の位置に格納される。それにより、書込みポインタｒ＿ｗｐ２が三番目の位置にずれる。したがって、（ｒ＿ｗｐ１３）−（ｒ＿ｒｐ）＝４−２＞０、（ｒ＿ｗｐ２）−（ｒ＿ｒｐ）＝３−２＞０なので、読み出しが行われる。その後、読み出しポインタｒ＿ｒｐは、三番目の位置にずれる。

以下同様である。ここで、タイミング調整部６はリングバッファとして用いられるので、バッファの数は有限であるが、連続的に使用することが出来る。また、タイミングのずれは、上記１クロック分の場合に限定されるものではない。すなわち、１クロック分より多くずれている場合や、三つ以上のデータがあり、それら全てでずれている場合でも、同様の考え方で実施することができる。

本発明では、従来技術のメモリ１１１−１〜１１１−３のような大容量の三つのメモリを設けず、ＦＩＦＯ方式のレジスタのようなメモリ１１を設けるだけでよい。したがって、メモリの数や容量を小さくすることができる。タイミング調整部６が必要な場合でも、ＦＩＦＯ方式のレジスタで対応できるので、メモリの数や容量の増加は従来技術に比較して充分に小さい。

更に本発明では、従来技術のように減算データ１２１−１〜１２１−３を一度メモリ１１１−１〜１１１−３に一度格納してから読み出して符号化するのではなく、減算データ２１−１〜２１−３をメモリに格納せずにいきなり符号化している。したがって、符号化データの生成の時間を概ねリアルタイムな状況まで短縮することが出来る。

図１は、従来の情報処理装置を示すブロック図である。 図２は、図１の従来の情報処理装置における各データを示すテーブルである。 図３は、本発明の情報処理装置の実施の形態を示すブロック図である。 図４は、本発明の情報処理装置における各データの時間経過の一例を示すテーブルである。 図５は、本発明の情報処理装置における各データの時間経過の一例を示すテーブルである。 図６は、本発明の情報処理装置における各データの時間経過の一例を示すテーブルである。 図７は、本発明の情報処理装置における各データの時間経過の一例を示すテーブルである。 図８は、本発明の情報処理装置における各データの時間経過の一例を示すテーブルである。 図９は、本発明の情報処理装置における各データの時間経過の一例を示すテーブルである。 図１０は、本発明の情報処理装置における各データの時間経過の一例を示すテーブルである。 図１１は、本発明の情報処理装置における各データの時間経過の一例を示すテーブルである。 図１２は、本発明の情報処理装置における各データの時間経過の一例を示すテーブルである。 図１３は、本発明の情報処理装置における各データの時間経過の一例を示すテーブルである。 図１４は、減算データの数を所定の数で区切る理由を説明する概念図である。 図１５は、タイミング調整部におけるタイミング調整動作を説明する概念図である。

符号の説明

１、１０１ 情報処理装置
２、１０２ ウエーブレット変換部
３−１〜３−３、１０３−１〜１０３−３ 量子化部
４−１〜４−３、１０４−１〜１０４−３ 減算部
５−１〜５−３、１０５−１〜１０５−３ ランレングス処理部
６ タイミング調整部
７、１０７ 圧縮制御部
１１、１１１−１〜１１１−３ メモリ
２１−１、１２１−１ 減算データ（ＬＨ）
２１−２、１２１−２ 減算データ（ＨＬ）
２１−３、１２１−３ 減算データ（ＨＨ）
２２−１、１２２−１ 圧縮データ（ＬＨ）
２２−２、１２２−２ 圧縮データ（ＨＬ）
２２−３、１２２−３ 圧縮データ（ＨＨ）
２４、１２４ 符号化データ

Claims (9)

1. 複数の系列のデータをそれぞれの系列ごとに圧縮して、それぞれの系列ごとに圧縮データを出力する圧縮処理部と、
   前記圧縮処理部から出力された複数の圧縮データを、所定の条件に基づいて一つの系列のデータとしてメモリに格納する圧縮制御部と
   を有することを特徴とする
   情報処理装置。
2. 請求項１に記載の情報処理装置において、
   前記圧縮処理部は、前記複数の系列のデータをランレングス法により圧縮する
   情報処理装置。
3. 請求項２に記載の情報処理装置において、
   前記メモリは、前記複数の圧縮データの書き込み位置を指定する複数の書き込みポインタを有し、
   前記圧縮制御部は、
   前記複数の書き込みポインタの位置を前記所定の条件に基づいて指定し、
   前記圧縮処理部から前記圧縮データを受信するごとに、前記複数の書き込みポインタのうち、前記圧縮処理部のうちの当該圧縮データを出力したものに対応するものが指定する位置に、当該圧縮データを格納する
   情報処理装置。
4. 請求項３に記載の情報処理装置において、
   前記圧縮制御部は、前記複数の書き込みポインタの各々の位置を、最初は予め設定された順番とし、その後は前記圧縮データを前記圧縮処理部から受け取った順番とする
   情報処理装置。
5. 請求項２乃至４のいずれか一項に記載の情報処理装置において、
   前記メモリは、前記圧縮制御部が前記複数の圧縮データを読み出す前記所定の位置を指定する読み出しポインタを有し、
   前記圧縮制御部は、
   前記読み出しポインタと前記複数の書き込みポインタのいずれかとの距離が、前記メモリの容量に基づいて予め設定された数以上に離れたとき、前記圧縮処理部のうちの当該書き込みポインタに対応するものへ制御信号を出力し、
   当該圧縮処理部は、前記制御信号に基づいて、前記複数の系列のデータのうちの対応するものにおいて予め設定された数でランレングス法の圧縮の数を区切り、圧縮データを生成する
   情報処理装置。
6. 請求項２乃至４のいずれか一項に記載の情報処理装置において、
   前記圧縮処理部は、前記複数の系列のデータのうちの対応するものにおいて、前記メモリの容量に基づいて予め設定された数以上に同じ値が連続したとき、前記数の位置を区切として前記圧縮データを生成する
   情報処理装置。
7. 請求項１乃至６のいずれか一項に記載の情報処理装置において、
   前記圧縮制御部よりも前に設けられ、前記複数の系列のデータ同士又は前記複数の圧縮データ同士の同期を取るタイミング調整部を更に具備する
   情報処理装置。
8. 請求項７に記載の情報処理装置において、
   画像データをウエーブレット変換してＤＣサブバンドデータと複数のＡＣサブバンドデータとを生成するウェーブレット変換部と、
   前記複数のＡＣサブバンドデータを量子化して複数の量子化データを生成する複数の量子化部と、
   前記複数の量子化データのうち水平方向又は垂直方向に隣り合うデータ間で差を取り、前記複数の系列のデータを生成する複数の減算部と
   前記を更に具備する
   情報処理装置。
9. （ａ）複数の系列のデータをそれぞれ圧縮して、複数の圧縮データを出力するステップと、
   （ｂ）前記複数の圧縮データを、所定の条件に基づいて一つ系列のデータとしてメモリに格納するステップと、
   （ｃ）前記メモリに格納された前記複数の圧縮データを、符号化データとして出力するステップと
   を具備する
   情報処理方法。

Images