JP2008091553A - Circuit board and its manufacturing method, and semiconductor device and its manufacturing method - Google Patents

Circuit board and its manufacturing method, and semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2008091553A
JP2008091553A JP2006269745A JP2006269745A JP2008091553A JP 2008091553 A JP2008091553 A JP 2008091553A JP 2006269745 A JP2006269745 A JP 2006269745A JP 2006269745 A JP2006269745 A JP 2006269745A JP 2008091553 A JP2008091553 A JP 2008091553A
Authority
JP
Japan
Prior art keywords
solder
substrate
conductive
soldering
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006269745A
Other languages
Japanese (ja)
Inventor
Moriyuki Ebizuka
守之 海老塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006269745A priority Critical patent/JP2008091553A/en
Publication of JP2008091553A publication Critical patent/JP2008091553A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent excessive load on a solder and carry out soldering in good condition in a process of soldering an electronic component to a circuit board. <P>SOLUTION: Soldering lands for mounting a BGA package includes normal lands 1 and special lands 2 which are formed on a substrate main body 20. The substrate main body 20 has a concave portion 5. The normal lands 1 consist of conductive members 3 formed at predetermined portions on a mounting surface P of the substrate main body 20 except for the concave portion 5, while the special lands 2 consist of conductive members 3 formed on the bottom of the concave portion 5. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、BGA(Ball Grid Array)パッケージLSI(Large Scale Integration)等の電子部品を実装するプリント回路基板などに適用可能なはんだ実装工程補償機能を有した回路基板及びその製造方法、並びに半導体装置及びその製造方法に関するものである。   The present invention relates to a circuit board having a solder mounting process compensation function applicable to a printed circuit board on which electronic parts such as BGA (Ball Grid Array) package LSI (Large Scale Integration) are mounted, a manufacturing method thereof, and a semiconductor device And a manufacturing method thereof.

詳しくは、電子部品を実装する為のはんだ付け用の導電部が、はんだ落とし込み付け用の導電部と、はんだ平場付け用の導電部とから構成されることにより、電子部品を回路基板にはんだ付けする工程において、電子部品の基板が湾曲した場合に、電子部品に実装されたはんだの一部を、はんだ落とし込み付け用の導電部に落とし込んではんだに過剰な負荷がかからないようにすると共に、近接はんだの接触を回避できるようにしたものである。   Specifically, the conductive part for soldering for mounting the electronic component is composed of a conductive part for solder dropping and a conductive part for solder leveling, so that the electronic part is soldered to the circuit board. In this process, when the board of the electronic component is bent, a part of the solder mounted on the electronic component is dropped into the conductive part for solder dropping so that the solder is not overloaded, and the proximity solder It is intended to avoid contact with the

近年、BGAパッケージLSI等の電子部品をプリント回路基板に実装する場合、リフロー処理によりはんだ付けされることが多い。図10Aは第1の従来例に係るBGAパッケージ6及びサブストレート(プリント回路基板)50の一部を上面から見た図である。図10Aに示すBGAパッケージ6には、ベアチップ9及び当該BGAパッケージ6の電極上にはんだボール7が予め備えられている。このはんだボール7は、サブストレート50の通常ランド1に当接されている。図10Bは、図10Aに示したはんだボール7が当接された状態を側面から見た図である。   In recent years, when an electronic component such as a BGA package LSI is mounted on a printed circuit board, it is often soldered by reflow processing. FIG. 10A is a view of a part of the BGA package 6 and the substrate (printed circuit board) 50 according to the first conventional example as viewed from above. In the BGA package 6 shown in FIG. 10A, solder balls 7 are provided in advance on the bare chip 9 and the electrodes of the BGA package 6. The solder ball 7 is in contact with the normal land 1 of the substrate 50. FIG. 10B is a side view of the state in which the solder ball 7 shown in FIG. 10A is in contact.

はんだボール7が通常ランド1に当接された状態でリフロー炉内で熱風などによりはんだボール7を加熱して溶融する。図11Aは、はんだボール7が溶融及び圧着されてサブストレート50にBGAパッケージ6が固定されたものである。例えば、図11Aに示す全てのはんだボール7は、溶融かつ圧縮されて均等に円盤型に変形されて通常ランド1に固定されている。このようにして、BGAパッケージ6をサブストレート50に実装して半導体装置51を製造する。   The solder ball 7 is heated and melted by hot air or the like in a reflow furnace in a state where the solder ball 7 is normally in contact with the land 1. FIG. 11A shows the BGA package 6 fixed to the substrate 50 by melting and press-bonding the solder balls 7. For example, all the solder balls 7 shown in FIG. 11A are melted and compressed to be uniformly deformed into a disk shape and fixed to the normal land 1. In this manner, the semiconductor device 51 is manufactured by mounting the BGA package 6 on the substrate 50.

しかし、図11Bに示すように、リフロー炉内で加熱した熱によりBGAパッケージ6がドーム状に湾曲する場合がある。これは、BGAパッケージ6がシリコンチップ、有機インターポーザー(樹脂+ガラスクロス)、封止樹脂などで構成されており、リフロー加熱の際に熱膨張差によってある程度の湾曲が発生するためである。この湾曲したBGAパッケージ6により、特に周辺部位のはんだボール7が過剰に押し潰され、隣接するはんだボール同士(例えばはんだボール7aとはんだボール7b)が接触(ブリッジ)するという現象が生じる。   However, as shown in FIG. 11B, the BGA package 6 may be bent into a dome shape by heat heated in the reflow furnace. This is because the BGA package 6 is composed of a silicon chip, an organic interposer (resin + glass cloth), a sealing resin, and the like, and a certain degree of curvature is generated due to a difference in thermal expansion during reflow heating. The curved BGA package 6 causes a phenomenon that particularly the solder balls 7 in the peripheral portion are excessively crushed and adjacent solder balls (for example, the solder balls 7a and 7b) contact (bridge).

図12Aは、第2の従来例に係るBGAパッケージ6’及びサブストレート50の構成例の一部を側面から見た図である。図12Aに示すBGAパッケージ6’の電極上に予め搭載された樹脂コアボール60がサブストレート50の通常ランド1に当接されている。図12Cは樹脂コアボール60の構成例を示す断面図である。図12Cに示す樹脂コアボール60は、はんだ61、導電層62及び樹脂コア63を備える。樹脂コアボール60は、球形の樹脂コア63を中心として、この樹脂コア63の周面が導電層62により覆われており、更にこの導電層62がはんだ61に覆われて形成されている。樹脂コア63には、樹脂や高融点金属などの不溶融性の強い材質が使用される。これにより、樹脂コアボール60は、リフロー処理時にBGAパッケージ6’に押し潰されて円盤型に変形しなくなる。   FIG. 12A is a side view of part of a configuration example of the BGA package 6 ′ and the substrate 50 according to the second conventional example. A resin core ball 60 mounted in advance on the electrode of the BGA package 6 ′ shown in FIG. 12A is in contact with the normal land 1 of the substrate 50. FIG. 12C is a cross-sectional view illustrating a configuration example of the resin core ball 60. A resin core ball 60 shown in FIG. 12C includes a solder 61, a conductive layer 62, and a resin core 63. The resin core ball 60 has a spherical resin core 63 as a center, and the peripheral surface of the resin core 63 is covered with a conductive layer 62, and the conductive layer 62 is covered with a solder 61. The resin core 63 is made of a highly infusible material such as resin or refractory metal. As a result, the resin core ball 60 is not crushed by the BGA package 6 ′ during the reflow process and deformed into a disk shape.

しかし、図12Bに示すように、リフロー炉内で加熱した熱によりBGAパッケージ6’が熱膨張差でドーム状に湾曲した場合に、このドーム状に湾曲したBGAパッケージ6’により、通常ランド1に当接された中央部位の樹脂コアボール60が反鉛直方向へ引っ張られて未接着エリアが残ってしまうという現象が生じる。   However, as shown in FIG. 12B, when the BGA package 6 'is bent into a dome shape due to the difference in thermal expansion due to the heat heated in the reflow furnace, the BGA package 6' curved in the dome shape is used for the normal land 1. A phenomenon occurs in which the resin core ball 60 in the contacted central portion is pulled in the anti-vertical direction and an unbonded area remains.

このような従来例に関連して特許文献1には、回路基板へパッケージのバンプを接続する方法が開示されている。この方法によれば、接続される回路基板上のバンプ接続パッド上にクリームはんだを印刷により形成し、これを一度乾燥させて当該クリームはんだを固化させ、固化させたクリームはんだの上に、更にクリームはんだを印刷してクリームはんだを積層し、最上部に印刷されたクリームはんだにパッケージをリフローによりバンプ接続する。これにより、回路基板やパッケージ自体が湾曲した場合に、過剰負荷がかかったバンプが、積層されたクリームはんだにもぐり込んで、すべてのバンプ接続を確実に行うことができる。   In connection with such a conventional example, Patent Document 1 discloses a method for connecting bumps of a package to a circuit board. According to this method, the cream solder is formed on the bump connection pads on the circuit board to be connected by printing, and once dried, the cream solder is solidified, and the cream solder is further solidified on the solidified cream solder. Solder is printed and cream solder is laminated, and the package is bump-connected to the cream solder printed on the top by reflow. As a result, when the circuit board or the package itself is curved, the bumps that have been overloaded are embedded in the laminated cream solder, so that all the bumps can be securely connected.

また、特許文献2には電気部品実装モジュール及びその製造方法が開示されている。この電気部品実装モジュールによれば、電気部品が実装される電気絶縁性基材の表面に、配線パターンが形成された凹部を設け、この凹部にはんだを介して電気部品の搭載面を電気絶縁性基材の基材表面に面着させた状態で、電気部品を電気絶縁性基材に搭載する。これにより、はんだが電気部品の実装面下に入り込むことにより起こるはんだの接続不良・短絡を無くすことができる。   Patent Document 2 discloses an electrical component mounting module and a manufacturing method thereof. According to this electrical component mounting module, a recess having a wiring pattern is provided on the surface of an electrically insulating substrate on which the electrical component is mounted, and the mounting surface of the electrical component is electrically insulated from the recess through the solder. The electrical component is mounted on the electrically insulating substrate in a state where the substrate is applied to the surface of the substrate. As a result, it is possible to eliminate solder connection failure and short circuit caused by the solder entering under the mounting surface of the electrical component.

特開平6−224550号公報(第3頁、第1図)JP-A-6-224550 (page 3, FIG. 1) 特開2005−51204号公報(第8頁、第1図)Japanese Patent Laying-Open No. 2005-51204 (page 8, FIG. 1)

ところで、第1の従来例及び特許文献1に係るバンプを回路基板へ接続する方法によれば、固化させたクリームはんだの上に、更にクリームはんだを印刷してクリームはんだを積層してパッケージをリフローによりバンプ接続している。しかしながら、パッケージを回路基板にはんだ付けする工程において、パッケージが湾曲した場合、クリームはんだが積層されている為にパッケージが位置ずれしたまま回路基板に接続されるおそれがある。特に大型パッケージの場合、湾曲が顕著になると共にパッケージの大型化により重量が増加し、はんだの一部に更に過剰な負荷がかかり位置ずれを起こす場合が多くなる。   By the way, according to the method of connecting the bumps according to the first conventional example and Patent Document 1 to the circuit board, the cream solder is further printed on the solidified cream solder, the cream solder is laminated, and the package is reflowed. Bump connection by. However, when the package is bent in the process of soldering the package to the circuit board, the package may be connected to the circuit board while being displaced because the cream solder is laminated. In particular, in the case of a large package, the curvature becomes prominent and the weight increases due to the increase in the size of the package.

また、特許文献2に係る電気部品実装モジュールによれば、配線パターンが形成された凹部に、はんだを介して電気部品が電気絶縁性基材に面着された状態で搭載されている。しかしながら、電子部品を電気絶縁性基材にはんだ付けする工程において、電子部品の基板が湾曲した場合はんだに過剰な負荷がかかり、凹部に塗布されたはんだが溢れ出して近接はんだがブリッジするおそれがある。   Moreover, according to the electrical component mounting module according to Patent Document 2, the electrical component is mounted on the electrically insulating base material via the solder in the recess where the wiring pattern is formed. However, in the process of soldering the electronic component to the electrically insulating base material, if the substrate of the electronic component is curved, an excessive load is applied to the solder, and the solder applied to the recesses may overflow and bridge the adjacent solder. is there.

また、第2の従来例に係る樹脂コアボール60によれば、樹脂コアボール60は、球形の樹脂コア63を中心として、この樹脂コア63の周面が導電層62により覆われており、更にこの導電層62がはんだ61に覆われて形成されている。しかしながら、BGAパッケージ6’の周辺部位の樹脂コアボール60に過剰な負荷がかかり、中央部位の樹脂コアボール60がサブストレート50の通常ランド1から離反する方向へ引っ張られて未接着エリアが残ってしまうおそれがある(オープン・てんぷら不良)。すなわち、接合部のはんだ量が少なくなることでセルフアライメント効果や、パッケージ及び回路基板の反りに追従する沈み込み挙動が小さくなるので、位置ずれ、上述のオープン・てんぷら不良が発生するおそれがある。   Further, according to the resin core ball 60 according to the second conventional example, the resin core ball 60 has the spherical resin core 63 as the center, and the peripheral surface of the resin core 63 is covered with the conductive layer 62. The conductive layer 62 is formed so as to be covered with the solder 61. However, an excessive load is applied to the resin core ball 60 in the peripheral portion of the BGA package 6 ′, and the resin core ball 60 in the central portion is pulled away from the normal land 1 of the substrate 50, leaving an unbonded area. (Open / tempura is bad). That is, since the amount of solder at the joint portion is reduced, the self-alignment effect and the sinking behavior following the warping of the package and the circuit board are reduced, so that there is a possibility that the position shift and the above-described open / tempering defect may occur.

そこで、本発明はこのような従来例に係る課題を解決したものであって、電子部品を回路基板にはんだ付けする工程において、はんだに過剰な負荷がかからないようにすると共に、はんだ付けを良好に実施できるようにした回路基板及びその製造方法、並びに半導体装置及びその製造方法を提供することを目的とする。   Therefore, the present invention solves the problems related to the conventional example, and in the process of soldering the electronic component to the circuit board, the solder is not overloaded and the soldering is improved. It is an object of the present invention to provide a circuit board and a method for manufacturing the same, a semiconductor device and a method for manufacturing the same.

上述した課題を解決するために本発明に係る請求項1に記載の回路基板は、基板本体と、前記基板本体に形成され、電子部品を実装する為のはんだ付け用の導電部とを備え、前記導電部は、はんだ平場付け用の導電部と、はんだ落とし込み付け用の導電部とから構成されることを特徴とするものである。   In order to solve the above-described problem, the circuit board according to claim 1 according to the present invention includes a board main body, and a conductive portion for soldering for mounting electronic components formed on the board main body, The conductive part is composed of a conductive part for solder leveling and a conductive part for solder dropping.

本発明に係る回路基板によれば、電子部品を実装する為のはんだ付け用の導電部は、はんだ平場付け用の導電部と、はんだ落とし込み付け用の導電部とから構成される。例えば、基板本体は複数の凹部を有し、はんだ平場付け用の導電部は、基板本体の凹部以外の電子部品実装面の所定位置に導電部材が形成されたものであり、はんだ落とし込み付け用の導電部は、凹部の所定位置に導電部材が形成されたものである。これにより、電子部品を回路基板にはんだ付けする工程において、電子部品が湾曲した場合に、電子部品に実装されたはんだの一部を、はんだ落とし込み付け用の導電部の凹部に落とし込んで、はんだに過剰な負荷がかからないようにできる。   According to the circuit board according to the present invention, the conductive part for soldering for mounting the electronic component is composed of the conductive part for solder leveling and the conductive part for solder dropping. For example, the board body has a plurality of recesses, and the conductive part for solder leveling has a conductive member formed at a predetermined position on the electronic component mounting surface other than the recesses of the board body. The conductive part is formed by forming a conductive member at a predetermined position of the recess. As a result, in the process of soldering the electronic component to the circuit board, when the electronic component is bent, a part of the solder mounted on the electronic component is dropped into the concave portion of the conductive part for solder dropping, and is applied to the solder. You can avoid overloading.

上述した課題を解決するために本発明に係る請求項4に記載の回路基板の製造方法は、一方で、はんだ付け用の導電部材を第1の基板上に形成し、かつ、前記第1の基板上の所定位置に複数の開口部を形成する工程と、他方で、はんだ付け用の導電部材を第2の基板上に形成する工程と、前記第1の基板の前記開口部の各々に前記第2の基板の導電部材を位置合わせするように、前記第1の基板と前記第2の基板とを積層して接合する工程とを有することを特徴とするものである。   In order to solve the above-described problem, the method of manufacturing a circuit board according to claim 4 according to the present invention, on the other hand, forms a conductive member for soldering on the first board, and the first board Forming a plurality of openings at predetermined positions on the substrate; on the other hand, forming a conductive member for soldering on the second substrate; and each of the openings of the first substrate And a step of laminating and bonding the first substrate and the second substrate so as to align the conductive members of the second substrate.

上述した課題を解決するために本発明に係る請求項5に記載の半導体装置は、基板本体と、前記基板本体に設けられた、はんだ落とし込み付け用の導電部及びはんだ平場付け用の導電部と、前記はんだ落とし込み付け用の導電部及び前記はんだ平場付け用の導電部に、はんだによって引出し電極が接合された半導体チップとを備え、前記はんだ落とし込み付け用の導電部と半導体チップとを接続するはんだは、はんだ付け工程時に、当該はんだの一部が前記はんだ落とし込み付け用の導電部に落ち込んだ形状を成していることを特徴とするものである。   In order to solve the above-described problem, the semiconductor device according to claim 5 according to the present invention includes a substrate body, a conductive portion for solder dropping and a conductive portion for solder leveling provided on the substrate body. A solder chip for connecting the conductive part for solder dropping and the conductive part for solder leveling to a semiconductor chip in which a lead electrode is joined by solder, and for connecting the conductive part for solder dropping and the semiconductor chip. Is characterized in that, during the soldering process, a part of the solder falls into the conductive part for dropping the solder.

上述した課題を解決するために本発明に係る請求項6に記載の半導体装置の製造方法は、一方で、はんだ付け用の導電部材を第1の基板上に形成し、かつ、前記第1の基板上の所定位置に複数の開口部を形成する工程と、他方で、はんだ付け用の導電部材を第2の基板上に形成する工程と、前記第1の基板の前記開口部の各々に前記第2の基板の導電部材を位置合わせするように、前記第1の基板と前記第2の基板とを積層して接合する工程と、前記開口部に位置合わせされた導電部材及び他の導電部材に半導体チップをはんだ付けにより実装する工程とを有することを特徴とするものである。   In order to solve the above-described problem, a method of manufacturing a semiconductor device according to claim 6 according to the present invention, on the other hand, forms a conductive member for soldering on a first substrate, and Forming a plurality of openings at predetermined positions on the substrate; on the other hand, forming a conductive member for soldering on the second substrate; and each of the openings of the first substrate Laminating and bonding the first substrate and the second substrate so as to align the conductive member of the second substrate, and the conductive member and other conductive members aligned in the opening And a step of mounting the semiconductor chip by soldering.

本発明に係る回路基板及びその製造方法によれば、電子部品を実装する為のはんだ付け用の導電部は、はんだ平場付け用の導電部と、はんだ落とし込み付け用の導電部とから構成されるものである。   According to the circuit board and the manufacturing method thereof according to the present invention, the conductive part for soldering for mounting the electronic component is composed of the conductive part for solder leveling and the conductive part for solder dropping. Is.

この構成によって、電子部品を回路基板にはんだ付けする工程において、電子部品が湾曲した場合に、電子部品に実装されたはんだの一部を、はんだ落とし込み付け用の導電部に落とし込んで、はんだに過剰な負荷がかからないようにできる。従って、近接はんだの接触を回避できるようになる。これにより、品質の高い回路基板を提供できるようになる。   With this configuration, when the electronic component is bent in the process of soldering the electronic component to the circuit board, a part of the solder mounted on the electronic component is dropped into the conductive part for solder dropping, and the solder is excessive. Can be avoided. Therefore, it becomes possible to avoid contact of close solder. As a result, a high-quality circuit board can be provided.

本発明に係る半導体装置及びその製造方法によれば、はんだ落とし込み付け用の導電部と半導体チップとを接続するはんだは、はんだ付け工程時に、当該はんだの一部がはんだ落とし込み付け用の導電部に落ち込んだ形状を成している。この構成によって、はんだに加わる過剰負荷を逃がして近接はんだの接触を回避した構造をとることができるようになる。これにより、品質の高い半導体装置を提供できるようになる。   According to the semiconductor device and the method for manufacturing the same according to the present invention, the solder connecting the conductive part for solder dropping and the semiconductor chip has a part of the solder in the conductive part for solder dropping during the soldering process. It has a depressed shape. With this configuration, it is possible to take a structure in which an excessive load applied to the solder is released to avoid contact with adjacent solder. As a result, a high-quality semiconductor device can be provided.

以下、図面を参照しながら、本発明に係る回路基板及びその製造方法、並びに半導体装置及びその製造方法の実施例について説明をする。   Hereinafter, embodiments of a circuit board and a manufacturing method thereof, and a semiconductor device and a manufacturing method thereof according to the present invention will be described with reference to the drawings.

図1は、第1の実施例としてのサブストレート100の構成例を示す一部破砕の上面図である。図1に示すサブストレート100は回路基板の一例を構成し、通常ランド1、特殊ランド2及びサブストレート本体20を備える。   FIG. 1 is a top view of partial crushing showing a configuration example of a substrate 100 as a first embodiment. A substrate 100 shown in FIG. 1 constitutes an example of a circuit board, and includes a normal land 1, a special land 2, and a substrate body 20.

通常ランド1は、はんだ平場付け用の導電部の一例を構成し、サブストレート100の平坦面上に設けられてはんだ付けがなされる。特殊ランド2は、はんだ落とし込み付け用の導電部の一例を構成し、サブストレート100の所定位置に設けられた穴(孔)部内ではんだ付けがなされる。通常ランド1及び特殊ランド2は、サブストレート本体(基板本体)20に格子配列(グリッド・アレイ)形状に形成される。この格子配列形状は、中央部位R1と周辺部位R2に区分けされている。中央部位R1は図中の一点鎖線で囲まれた範囲であり、格子形状の中央に位置する。周辺部位R2は一点鎖線と二点鎖線で囲まれた範囲であり、格子形状の周辺に位置する。   Usually, the land 1 constitutes an example of a conductive part for solder leveling, and is provided on the flat surface of the substrate 100 for soldering. The special land 2 constitutes an example of a conductive part for solder dropping, and soldering is performed in a hole (hole) provided at a predetermined position of the substrate 100. The normal land 1 and the special land 2 are formed in a lattice arrangement (grid array) shape on the substrate body (substrate body) 20. This lattice arrangement shape is divided into a central region R1 and a peripheral region R2. The central portion R1 is a range surrounded by a one-dot chain line in the figure, and is located at the center of the lattice shape. The peripheral portion R2 is a range surrounded by a one-dot chain line and a two-dot chain line, and is located around the lattice shape.

この例で、通常ランド1は中央部位R1に36個形成され、特殊ランド2は周辺部位R2に64個形成されている。通常ランド1及び特殊ランド2は円形であり、BGAパッケージLSI等の電子部品を実装する際にはんだ付けに使用される。通常ランド1及び特殊ランド2は、導電性の優れた銅などの金属素材で形成される。なお、これに限らず銀などを使用してもよい。このように、通常ランド1及び特殊ランド2はサブストレート本体20に形成されている。   In this example, 36 normal lands 1 are formed in the central region R1, and 64 special lands 2 are formed in the peripheral region R2. Usually, the land 1 and the special land 2 are circular, and are used for soldering when mounting an electronic component such as a BGA package LSI. The normal land 1 and the special land 2 are formed of a metal material such as copper having excellent conductivity. In addition, you may use silver etc. not only in this. Thus, the normal land 1 and the special land 2 are formed on the substrate body 20.

図2は、サブストレート100の構成例を示す一部破砕の断面図である。図2に示すサブストレート100は図1に示したX−X矢視の切断面である。サブストレート本体20は凹部5を有する。通常ランド1は、サブストレート本体20の電子部品の実装面Pに導電部材3が形成されたものである。特殊ランド2は、凹部5の底面に導電部材3が形成されたものである。この例で、凹部5の深さは30μm〜60μm程度である。導電部材3の厚さを10μm程度とすると、凹部5の底面に形成された導電部材3と実装面Pとの距離Lは、20μm〜50μm程度である。この距離Lの範囲内ではんだが凹部5に落ち込む。   FIG. 2 is a partially broken sectional view showing a configuration example of the substrate 100. The substrate 100 shown in FIG. 2 is a cut surface taken along the line XX shown in FIG. The substrate body 20 has a recess 5. In the normal land 1, the conductive member 3 is formed on the mounting surface P of the electronic component of the substrate body 20. The special land 2 has a conductive member 3 formed on the bottom surface of the recess 5. In this example, the depth of the recess 5 is about 30 μm to 60 μm. When the thickness of the conductive member 3 is about 10 μm, the distance L between the conductive member 3 formed on the bottom surface of the recess 5 and the mounting surface P is about 20 μm to 50 μm. Within this distance L, solder falls into the recess 5.

これにより、BGAパッケージLSI等をサブストレート100にはんだ付けする工程において、当該パッケージがリフロー熱によりドーム状に湾曲した場合に、特殊ランド2に接合するパッケージのはんだの一部を距離Lの範囲内で凹部5に落とし込んで、はんだに過剰な負荷がかからないようにできる。従って、はんだが潰れないので近接はんだの接触(ブリッジ)を回避できるようになる。   Thus, in the process of soldering the BGA package LSI or the like to the substrate 100, when the package is bent into a dome shape by reflow heat, a part of the solder of the package joined to the special land 2 is within the range of the distance L. Can be dropped into the recess 5 to prevent excessive load on the solder. Accordingly, since the solder is not crushed, the contact (bridge) of the adjacent solder can be avoided.

図3A〜Cはサブストレート100の製造例を示す工程図であり、図3Cは図2に示したサブストレート100の切断面と同一である。サブストレート100の製造方法は、一方で導電部材3をサブストレート本体20a上に形成し、他方で導電部材3をサブストレート本体20b上に形成する。例えば、図3Aに示すサブストレート本体20aに導電部材3のパターンを形成してエッチング処理を行って導電部材3を形成し、サブストレート本体20bに導電部材3のパターンを形成してエッチング処理を行って導電部材3を形成する。   3A to 3C are process diagrams showing a manufacturing example of the substrate 100, and FIG. 3C is the same as the cut surface of the substrate 100 shown in FIG. In the manufacturing method of the substrate 100, the conductive member 3 is formed on the substrate body 20a on the one hand, and the conductive member 3 is formed on the substrate body 20b on the other hand. For example, the pattern of the conductive member 3 is formed on the substrate body 20a shown in FIG. 3A and etching is performed to form the conductive member 3, and the pattern of the conductive member 3 is formed on the substrate body 20b and etched. Thus, the conductive member 3 is formed.

導電部材3を形成後、サブストレート本体20aの所定位置に複数の開口部8を形成する。例えば、図3Bに示すサブストレート本体20aの周辺部位R2に64個の開口部8を形成する。開口部8の形状は、円形の導電部材3よりも若干大きい円形である。   After forming the conductive member 3, a plurality of openings 8 are formed at predetermined positions of the substrate body 20a. For example, 64 openings 8 are formed in the peripheral region R2 of the substrate body 20a shown in FIG. 3B. The shape of the opening 8 is slightly larger than the circular conductive member 3.

開口部8を形成後、サブストレート本体20aの開口部8の各々にサブストレート本体20bの導電部材3を位置合わせするように、サブストレート本体20aとサブストレート本体20bとを積層して接合する。例えば、サブストレート本体20bの表面に接着剤を塗布し、接着剤が塗布されたサブストレート本体20bの表面とサブストレート本体20aの裏面とを積層して加圧して接合する。接合後、開口部8とサブストレート本体20bの接合面とで図3Cに示す凹部5が形成されると共に、この凹部5の底面に導電部材3が位置合わせされる。これにより、凹部5及び導電部材3を有した特殊ランド2並びに導電部材3を有した通常ランド1が得られる。   After the opening 8 is formed, the substrate body 20a and the substrate body 20b are laminated and joined so that the conductive member 3 of the substrate body 20b is aligned with each of the openings 8 of the substrate body 20a. For example, an adhesive is applied to the surface of the substrate body 20b, and the surface of the substrate body 20b to which the adhesive has been applied and the back surface of the substrate body 20a are stacked and pressed to join. After the bonding, the recess 5 shown in FIG. 3C is formed by the opening 8 and the bonding surface of the substrate body 20 b, and the conductive member 3 is aligned with the bottom surface of the recess 5. Thereby, the special land 2 having the recess 5 and the conductive member 3 and the normal land 1 having the conductive member 3 are obtained.

このように、本発明に係る第1の実施例のサブストレート100及びその製造方法によれば、BGAパッケージ6を実装する為のはんだ付け用のランドは、サブストレート本体20に形成された、通常ランド1と特殊ランド2とから構成されるものである。この例で、通常ランド1は、サブストレート本体20の中央部位R1の実装面Pに導電部材3が形成されたものであり、特殊ランド2は、サブストレート本体20の周辺部位R2に設けられた凹部5の底面に導電部材3が形成されたものである。   As described above, according to the substrate 100 and the manufacturing method thereof according to the first embodiment of the present invention, the soldering land for mounting the BGA package 6 is normally formed on the substrate body 20. A land 1 and a special land 2 are included. In this example, the normal land 1 is one in which the conductive member 3 is formed on the mounting surface P of the central portion R1 of the substrate body 20, and the special land 2 is provided in the peripheral portion R2 of the substrate body 20. The conductive member 3 is formed on the bottom surface of the recess 5.

従って、BGAパッケージ6をサブストレート100にはんだ付けする工程において、BGAパッケージ6がドーム状に湾曲した場合に、特殊ランド2に接合するはんだボール7の一部を特殊ランド2の凹部5に落とし込むことができる。これにより、はんだボール7に過剰な負荷がかからないようにできる。従って、近接はんだが潰れてブリッジすることを回避できるようになる。これにより、品質の高いサブストレート100を製造できるようになる。   Therefore, in the process of soldering the BGA package 6 to the substrate 100, when the BGA package 6 is curved in a dome shape, a part of the solder ball 7 to be joined to the special land 2 is dropped into the concave portion 5 of the special land 2. Can do. Thereby, it is possible to prevent an excessive load from being applied to the solder ball 7. Therefore, it becomes possible to avoid the proximity solder from being crushed and bridged. As a result, a high-quality substrate 100 can be manufactured.

続いて、サブストレート100にBGAパッケージ(半導体チップ)を実装して半導体装置を製造する工程を説明する。図4A〜Cはサブストレート100にはんだペースト10を印刷する例を示す工程図である。この例で、部品搭載・はんだ付けなど一連の工程を受け持つ多数の機械を直列に配列して構成された図示しない自動実装機を使用する。はんだペーストは、ステンシル印刷法やディスペンス法などを用いて充填される。はんだペーストは、例えば金属パウダーとフラックスが体積比で約1:1で構成される。   Next, a process for manufacturing a semiconductor device by mounting a BGA package (semiconductor chip) on the substrate 100 will be described. 4A to 4C are process diagrams showing an example of printing the solder paste 10 on the substrate 100. FIG. In this example, an automatic mounting machine (not shown) constituted by arranging a large number of machines in charge of a series of processes such as component mounting and soldering in series is used. The solder paste is filled using a stencil printing method, a dispensing method, or the like. The solder paste is composed, for example, of metal powder and flux at a volume ratio of about 1: 1.

上述した自動実装機の使用やはんだペーストの充填方法などを、はんだペースト10をサブストレート100に印刷する際の条件として、はんだペースト10を印刷する部分が開口されたスクリーン90を、自動実装機により図4Aに示すサブストレート100に重ねて実装する。ここでスクリーン90の印刷開口部は、通常ランド1及び特殊ランド2に該当する部分である。   As the conditions for printing the solder paste 10 on the substrate 100 by using the above-described automatic mounting machine, the solder paste filling method, etc., the screen 90 having a portion where the solder paste 10 is printed is opened by the automatic mounting machine. It is mounted so as to overlap the substrate 100 shown in FIG. 4A. Here, the printing openings of the screen 90 are portions corresponding to the normal land 1 and the special land 2.

スクリーン90が実装されたサブストレート100の上に、はんだペースト10を流して図4Bに示すスキージ11で擦る。これにより、はんだペースト10がサブストレート100に充填される。充填後、自動実装機はスクリーン90をサブストレート100から取り外す。これにより、図4Cに示す通常ランド1及び特殊ランド2に、はんだペースト10が印刷される。この場合、特殊ランド2には、はんだペースト10が凹部5に充填され、かつ、スクリーン90の開口部にも充填されるので、特殊ランド2と通常ランド1のはんだペースト10の印刷面の高さは一定となる。このようにして、はんだペースト10をサブストレート100に印刷する。   The solder paste 10 is poured on the substrate 100 on which the screen 90 is mounted and rubbed with the squeegee 11 shown in FIG. 4B. Thereby, the solder paste 10 is filled in the substrate 100. After filling, the automatic mounting machine removes the screen 90 from the substrate 100. Thereby, the solder paste 10 is printed on the normal land 1 and the special land 2 shown in FIG. 4C. In this case, the special land 2 is filled with the solder paste 10 in the recesses 5 and is also filled in the openings of the screen 90. Therefore, the height of the printing surface of the solder paste 10 on the special land 2 and the normal land 1 is increased. Is constant. In this way, the solder paste 10 is printed on the substrate 100.

図5A〜Cは、BGAパッケージ6をサブストレート100に実装する例を示す工程図である。この例で、BGAパッケージ6には、予めグリッド・アレイ状にはんだボール7が形成(配置)されている。また、図4A〜Cに示した方法ではんだペースト10が印刷されたサブストレート100を使用する。また、上述した自動実装機を使用する。   5A to 5C are process diagrams showing an example in which the BGA package 6 is mounted on the substrate 100. In this example, solder balls 7 are formed (arranged) in a BGA package 6 in a grid array in advance. Moreover, the substrate 100 on which the solder paste 10 is printed by the method shown in FIGS. Moreover, the automatic mounting machine mentioned above is used.

これらを実装条件として、自動実装機により、BGAパッケージ6をサブストレート100に当接する。例えば、図5Aに示すサブストレート100のはんだペースト10が印刷された通常ランド1及び特殊ランド2には、BGAパッケージ6のはんだボール7が当接されている。   With these as mounting conditions, the BGA package 6 is brought into contact with the substrate 100 by an automatic mounting machine. For example, the solder ball 7 of the BGA package 6 is in contact with the normal land 1 and the special land 2 on which the solder paste 10 of the substrate 100 shown in FIG. 5A is printed.

サブストレート100にBGAパッケージ6を当接後、サブストレート100及びBGAパッケージ6が自動実装機のリフロー炉内に送り込まれる。送り込まれた後、リフロー炉内で熱風などによりはんだペースト10及びはんだボール7が加熱され、はんだペースト10に続いてはんだボール7が溶融される。例えば、リフロー処理時の温度は200℃〜220℃程度に設定し、リフロー処理の時間は8分〜12分程度に設定する。   After the BGA package 6 is brought into contact with the substrate 100, the substrate 100 and the BGA package 6 are fed into the reflow furnace of the automatic mounting machine. After the feeding, the solder paste 10 and the solder balls 7 are heated by hot air or the like in a reflow furnace, and the solder balls 7 are melted following the solder paste 10. For example, the temperature during the reflow process is set to about 200 ° C. to 220 ° C., and the reflow process time is set to about 8 minutes to 12 minutes.

このとき、図5Bに示すように、BGAパッケージ6がリフロー熱によりドーム状に湾曲した場合、はんだペースト10を介して特殊ランド2に当接されたはんだボール7aの一部は、特殊ランド2の凹部5に落ち込む。図5Cは、図5Bの一点鎖線で囲まれた部分を拡大したものである。図5Cに示すはんだボール7aは、特殊ランド2の凹部5の3分の1程度まで落ち込んでいる。   At this time, as shown in FIG. 5B, when the BGA package 6 is bent into a dome shape by reflow heat, a part of the solder ball 7 a abutting on the special land 2 through the solder paste 10 is It falls into the recess 5. FIG. 5C is an enlarged view of a portion surrounded by a one-dot chain line in FIG. 5B. The solder ball 7 a shown in FIG. 5C falls to about one third of the concave portion 5 of the special land 2.

これにより、BGAパッケージ6が湾曲した場合であっても、はんだボール7aに過剰な負荷がかからないのではんだボール7aが潰れないようになる。従って、はんだボール7a及び7bのブリッジを回避できるようになる。なお、はんだペースト10は、溶融によってフラックスが気化して体積が約半分に減じるので、溢れたはんだペーストが、隣接はんだペーストとブリッジすることがない。   As a result, even when the BGA package 6 is curved, the solder ball 7a is not crushed because the solder ball 7a is not excessively loaded. Therefore, the bridge of the solder balls 7a and 7b can be avoided. In addition, since the solder paste 10 is melted and the flux is vaporized and the volume is reduced to about half, the overflowing solder paste does not bridge with the adjacent solder paste.

このようにして図5Bに示す半導体装置40が製造される。この半導体装置40は、通常ランド1及び特殊ランド2に、はんだ付けによって接合されたBGAパッケージ6を備えたものである。特殊ランド2とBGAパッケージ6とを接続するはんだは、はんだ付け工程時に、当該はんだの一部が特殊ランド2の凹部5へ落ち込んだ形状を成している。   In this way, the semiconductor device 40 shown in FIG. 5B is manufactured. This semiconductor device 40 includes a BGA package 6 joined to a normal land 1 and a special land 2 by soldering. The solder that connects the special land 2 and the BGA package 6 has a shape in which a part of the solder falls into the concave portion 5 of the special land 2 during the soldering process.

本発明に係る半導体装置40及びその製造方法によれば、サブストレート100を応用しているので、はんだボールに加わる過剰負荷を逃がして近接はんだのブリッジを回避した構造をとることができると共に当該装置の品質を向上できるようになる。   According to the semiconductor device 40 and the method for manufacturing the same according to the present invention, since the substrate 100 is applied, it is possible to take a structure in which an excessive load applied to the solder ball is released and the bridge of the adjacent solder is avoided, and the device. You will be able to improve the quality.

なお、はんだが潰れないようにする為に、はんだボール7の替わりに図12Cに示した樹脂コアボール60を有したパッケージにおいても、特殊ランド2に接合するはんだボール7の一部を凹部5に落とし込むことができる。これにより、BGAパッケージ6がドーム状に湾曲した場合、通常ランド1に当接された樹脂コアボール60が反鉛直方向へ引っ張られないので通常ランド1から離反せず、未接着エリアが発生しなくなる。   In order to prevent the solder from being crushed, in the package having the resin core ball 60 shown in FIG. 12C instead of the solder ball 7, a part of the solder ball 7 bonded to the special land 2 is formed in the recess 5. Can be dropped. As a result, when the BGA package 6 is curved in a dome shape, the resin core ball 60 in contact with the normal land 1 is not pulled in the anti-vertical direction, so that it does not move away from the normal land 1 and an unbonded area does not occur. .

また、BGAパッケージ6が凹状に湾曲する傾向の場合、特殊ランド2を中央部位R1に形成し、通常ランド1を周辺部位R2に形成することにより、中央部位R1に位置するはんだボール7が特殊ランド2の凹部5に落ち込むようになる。これにより、はんだボール7に過剰な負荷がかからないようにできると共に、近接はんだのブリッジを回避できるようになる。   Further, when the BGA package 6 tends to be concavely curved, the special land 2 is formed in the central portion R1, and the normal land 1 is formed in the peripheral portion R2, so that the solder ball 7 positioned in the central portion R1 is formed in the special land. 2 starts to fall into the recess 5. As a result, it is possible to prevent an excessive load from being applied to the solder balls 7 and to avoid bridging of adjacent solder.

図6は、第2の実施例としてのサブストレート200の構成例を示す一部破砕の上面図である。図6に示すサブストレート200は、通常ランド1、スルーホール4及びサブストレート本体21を備える。スルーホール4は、はんだ落とし込み付け用の導電部の一例を構成する。   FIG. 6 is a top view of partial crushing showing a configuration example of a substrate 200 as the second embodiment. A substrate 200 shown in FIG. 6 includes a normal land 1, a through hole 4, and a substrate body 21. The through hole 4 constitutes an example of a conductive part for solder dropping.

通常ランド1及びスルーホール4は、サブストレート本体21に格子配列形状に形成される。この格子配列形状は、中央部位R1と周辺部位R2に区分けされている。中央部位R1は図中の一点鎖線で囲まれた範囲であり、格子形状の中央に位置する。周辺部位R2は一点鎖線と二点鎖線で囲まれた範囲であり、格子形状の周辺に位置する。   The normal land 1 and the through hole 4 are formed in a lattice arrangement shape on the substrate body 21. This lattice arrangement shape is divided into a central region R1 and a peripheral region R2. The central portion R1 is a range surrounded by a one-dot chain line in the figure, and is located at the center of the lattice shape. The peripheral portion R2 is a range surrounded by a one-dot chain line and a two-dot chain line, and is located around the lattice shape.

例えば、通常ランド1は中央部位R1に36個形成され、スルーホール4は周辺部位R2に64個形成される。通常ランド1及びスルーホール4は、BGAパッケージLSI等の電子部品を実装する際にはんだ付けに使用される。スルーホール4は、導電性の優れた銅などの金属素材が鍍金されて形成される。なお、これに限らず銀などを使用してもよい。このように、通常ランド1及びスルーホール4はサブストレート本体21に形成されている。   For example, 36 normal lands 1 are formed in the central region R1, and 64 through holes 4 are formed in the peripheral region R2. Usually, the land 1 and the through hole 4 are used for soldering when mounting an electronic component such as a BGA package LSI. The through hole 4 is formed by plating a metal material such as copper having excellent conductivity. In addition, you may use silver etc. not only in this. As described above, the normal land 1 and the through hole 4 are formed in the substrate main body 21.

図7は、サブストレート200の構成例を示す一部破砕の断面図である。図7に示すサブストレート200は図6に示したY−Y矢視の切断面である。サブストレート本体21は貫通孔12を有し、スルーホール4はこの貫通孔12の内周面に導電部材3が形成されたものである。これにより、BGAパッケージLSI等をサブストレート200にはんだ付けする工程において、当該パッケージがリフロー熱によりドーム状に湾曲した場合に、スルーホール4にはんだ付けされるはんだの一部が、スルーホール4の貫通孔12の所定位置まで落ち込む。   FIG. 7 is a partially broken sectional view showing a configuration example of the substrate 200. The substrate 200 shown in FIG. 7 is a cut surface taken along the arrow YY shown in FIG. The substrate body 21 has a through hole 12, and the through hole 4 is formed by forming the conductive member 3 on the inner peripheral surface of the through hole 12. Thereby, in the process of soldering the BGA package LSI or the like to the substrate 200, when the package is bent in a dome shape by reflow heat, a part of the solder to be soldered to the through hole 4 The through hole 12 falls to a predetermined position.

このように、本発明に係る第2の実施例のサブストレート200によれば、BGAパッケージ6を実装する為のはんだ付け用のランドは、サブストレート本体21に形成された、通常ランド1とスルーホール4とから構成されるものである。   As described above, according to the substrate 200 of the second embodiment of the present invention, the soldering lands for mounting the BGA package 6 are formed on the substrate main body 21 with the normal lands 1 and the through lands. It consists of a hole 4.

従って、はんだ付けする工程において、はんだボール7の一部をスルーホール4に落とし込んで、はんだボール7に過剰な負荷がかからないようにできる。これにより、近接はんだが潰れてブリッジすることを回避できるようになる。   Therefore, in the soldering process, a part of the solder ball 7 is dropped into the through hole 4 so that an excessive load is not applied to the solder ball 7. As a result, it is possible to prevent the adjacent solder from being crushed and bridged.

続いて、サブストレート200にBGAパッケージを実装して半導体装置を製造する工程を説明する。図8A〜Cはサブストレート200にはんだペースト10を印刷する例を示す工程図である。この例で、実施例1と同様に、部品搭載・はんだ付けなど一連の工程を受け持つ多数の機械を直列に配列して構成された図示しない自動実装機を使用する。はんだペーストは、ステンシル印刷法やディスペンス法などを用いて充填される。はんだペーストは、例えば金属パウダーとフラックスが体積比で約1:1で構成される。図8Aに示すサブストレート200は、図7に示したサブストレート200の切断面と同一である。   Next, a process for manufacturing a semiconductor device by mounting a BGA package on the substrate 200 will be described. 8A to 8C are process diagrams showing an example of printing the solder paste 10 on the substrate 200. FIG. In this example, as in the first embodiment, an automatic mounting machine (not shown) configured by arranging a large number of machines responsible for a series of processes such as component mounting and soldering in series is used. The solder paste is filled using a stencil printing method, a dispensing method, or the like. The solder paste is composed, for example, of metal powder and flux at a volume ratio of about 1: 1. The substrate 200 shown in FIG. 8A is the same as the cut surface of the substrate 200 shown in FIG.

上述した自動実装機の使用やはんだペーストの充填方法などを、はんだペースト10をサブストレート200に印刷する条件として、はんだペースト10を印刷する部分が開口されたスクリーン90’を、自動実装機により図8Aに示すサブストレート200に重ねて実装する。ここでスクリーン90’の印刷開口部は、通常ランド1及びスルーホール4に該当する部分である。   Assuming that the above-described use of the automatic mounting machine and the solder paste filling method are the conditions for printing the solder paste 10 on the substrate 200, the automatic mounting machine is used to display a screen 90 'having a portion where the solder paste 10 is printed. It is mounted on the substrate 200 shown in 8A. Here, the printing opening of the screen 90 ′ is a portion corresponding to the land 1 and the through hole 4.

スクリーン90’を実装後、サブストレート200にはんだペースト10を図8Bに示すスキージ11により充填する。充填後、自動実装機はスクリーン90’をサブストレート200から取り外す。これにより、図8Cに示す通常ランド1及びスルーホール4に、はんだペースト10が印刷される。この場合、スルーホール4には、はんだペースト10が貫通孔12の半分程度まで充填され、かつ、スクリーン90’の開口部にも充填される。このとき、はんだペースト10の粘度やスキージ11の印圧・アタック角度・速度などを調整してスルーホール4への充填量を決定する。例えば、スルーホール4に多量のはんだペースト10を充填したい場合、スキージ11の印圧を高く設定し、アタック角度を小さく設定し、速度を遅く設定する。これにより、スルーホール4に多量のはんだペースト10が充填されると共に、特殊ランド2と通常ランド1のはんだペースト10の印刷面の高さは一定となる。このようにして、はんだペースト10をサブストレート200に印刷する。   After mounting the screen 90 ', the solder paste 10 is filled in the substrate 200 with the squeegee 11 shown in FIG. 8B. After filling, the automatic mounting machine removes the screen 90 ′ from the substrate 200. Thereby, the solder paste 10 is printed on the normal land 1 and the through hole 4 shown in FIG. 8C. In this case, the through hole 4 is filled with the solder paste 10 up to about half of the through hole 12 and is also filled in the opening of the screen 90 '. At this time, the filling amount of the through hole 4 is determined by adjusting the viscosity of the solder paste 10 and the printing pressure, attack angle, speed, etc. of the squeegee 11. For example, when it is desired to fill the through hole 4 with a large amount of solder paste 10, the printing pressure of the squeegee 11 is set high, the attack angle is set small, and the speed is set low. As a result, a large amount of solder paste 10 is filled in the through holes 4 and the heights of the printed surfaces of the special land 2 and the solder paste 10 of the normal land 1 are constant. In this way, the solder paste 10 is printed on the substrate 200.

図9A〜Cは、BGAパッケージ6をサブストレート200に実装する例を示す工程図である。この例で、BGAパッケージ6には、予めグリッド・アレイ状にはんだボール7が形成(配置)されている。また、図8A〜Cに示した方法ではんだペースト10が印刷されたサブストレート200を使用する。また、上述した自動実装機を使用する。   9A to 9C are process diagrams showing an example in which the BGA package 6 is mounted on the substrate 200. In this example, solder balls 7 are formed (arranged) in a BGA package 6 in a grid array in advance. Moreover, the substrate 200 on which the solder paste 10 is printed by the method shown in FIGS. Moreover, the automatic mounting machine mentioned above is used.

これらを実装条件として、自動実装機により、BGAパッケージ6をサブストレート200に当接する。例えば、図9Aに示すサブストレート200のはんだペースト10が印刷された通常ランド1及びスルーホール4には、BGAパッケージ6のはんだボール7が当接されている。   With these as mounting conditions, the BGA package 6 is brought into contact with the substrate 200 by an automatic mounting machine. For example, the solder ball 7 of the BGA package 6 is in contact with the normal land 1 and the through hole 4 on which the solder paste 10 of the substrate 200 shown in FIG. 9A is printed.

サブストレート200にBGAパッケージ6を当接後、サブストレート200及びBGAパッケージ6が自動実装機のリフロー炉内に送り込まれる。送り込まれた後、リフロー炉内で熱風などによりサブストレート200のはんだペースト10及びはんだボール7が加熱されてはんだペースト10に続いてはんだボール7が溶融される。   After the BGA package 6 is brought into contact with the substrate 200, the substrate 200 and the BGA package 6 are fed into a reflow furnace of an automatic mounting machine. After the feeding, the solder paste 10 and the solder balls 7 of the substrate 200 are heated by hot air or the like in a reflow furnace, and the solder balls 7 are melted following the solder paste 10.

このとき、図9Bに示すように、BGAパッケージ6がリフロー熱によりドーム状に湾曲した場合、はんだペースト10を介してスルーホール4当接されたはんだボール7aの一部は、スルーホール4の貫通孔12に落ち込む。図9Cは、図9Bの一点鎖線で囲まれた部分を拡大したものである。図9Cに示すはんだボール7aは、スルーホール4の貫通孔12の6分の1程度まで落ち込んでいる。これにより、BGAパッケージ6がリフロー熱により湾曲した場合であっても、はんだボール7aに過剰な負荷がかからないのではんだボール7aが潰れないようになる。従って、はんだボール7a及び7bのブリッジを回避できるようになる。このようにして図9Bに示す半導体装置41が製造される。   At this time, as shown in FIG. 9B, when the BGA package 6 is bent into a dome shape due to reflow heat, a part of the solder ball 7 a that is in contact with the through hole 4 through the solder paste 10 penetrates the through hole 4. It falls into the hole 12. FIG. 9C is an enlarged view of a portion surrounded by a one-dot chain line in FIG. 9B. The solder ball 7 a shown in FIG. 9C falls to about one-sixth of the through hole 12 of the through hole 4. Thereby, even when the BGA package 6 is bent by reflow heat, the solder ball 7a is not crushed because the solder ball 7a is not excessively loaded. Therefore, the bridge of the solder balls 7a and 7b can be avoided. In this way, the semiconductor device 41 shown in FIG. 9B is manufactured.

このように、本発明に係る第2の実施例の半導体装置41及びその製造方法によれば、サブストレート200を応用しているので、はんだボールに加わる過剰負荷を逃がして近接はんだのブリッジを回避した構造をとることができると共に当該装置の品質を向上できるようになる。   As described above, according to the semiconductor device 41 and the manufacturing method thereof according to the second embodiment of the present invention, since the substrate 200 is applied, the excessive load applied to the solder ball is released to avoid the proximity solder bridge. As a result, the quality of the apparatus can be improved.

なお、第2実施例のサブストレート200は、第1実施例のサブストレート100のように多層基板にする必要がないので製造工程数の低減化が図られ、製造を簡易化できるようになる。   Since the substrate 200 of the second embodiment does not need to be a multilayer substrate unlike the substrate 100 of the first embodiment, the number of manufacturing steps can be reduced and the manufacturing can be simplified.

この発明は、BGAパッケージLSI等の電子部品を実装するプリント回路基板などに適用して好適なものである。   The present invention is suitable for application to a printed circuit board on which an electronic component such as a BGA package LSI is mounted.

第1の実施例としてのサブストレート100の構成例を示す一部破砕の上面図である。It is a top view of partial crushing which shows the example of composition of substrate 100 as the 1st example. サブストレート100の構成例を示す一部破砕の断面図である。2 is a partially crushed cross-sectional view illustrating a configuration example of a substrate 100. FIG. A〜Cはサブストレート100の製造例を示す工程図である。FIGS. 4A to 4C are process diagrams showing a manufacturing example of the substrate 100. A〜Cはサブストレート100にはんだペースト10を印刷する例を示す工程図である。A to C are process diagrams showing an example of printing the solder paste 10 on the substrate 100. A〜CはBGAパッケージ6をサブストレート100に実装する例を示す工程図である。FIGS. 4A to 4C are process diagrams showing an example in which the BGA package 6 is mounted on the substrate 100. 第2の実施例としてのサブストレート200の構成例を示す一部破砕の上面図である。It is a top view of partial crushing which shows the example of composition of substrate 200 as the 2nd example. サブストレート200の構成例を示す一部破砕の断面図である。It is sectional drawing of partial crushing which shows the structural example of the substrate 200. FIG. A〜Cはサブストレート200にはんだペースト10を印刷する例を示す工程図である。A to C are process diagrams showing an example of printing the solder paste 10 on the substrate 200. A〜CはBGAパッケージ6をサブストレート200に実装する例を示す工程図である。A to C are process diagrams showing an example of mounting the BGA package 6 on the substrate 200. A及びBは第1の従来例に係るサブストレート50及びBGAパッケージ6の構成例を示す説明図である。FIGS. 7A and 7B are explanatory diagrams illustrating configuration examples of the substrate 50 and the BGA package 6 according to the first conventional example. FIGS. A及びBはリフロー処理後のサブストレート50及びBGAパッケージ6の構成例を示す説明図である。A and B are explanatory views showing configuration examples of the substrate 50 and the BGA package 6 after the reflow process. A〜Cは第2の従来例に係るサブストレート50及びBGAパッケージ6’の構成例を示す説明図である。FIGS. 8A to 8C are explanatory views showing configuration examples of a substrate 50 and a BGA package 6 'according to a second conventional example.

符号の説明Explanation of symbols

1・・・通常ランド(はんだ平場付け用の導電部)、2・・・特殊ランド(はんだ落とし込み付け用の導電部)、3・・・導電部材、4・・・スルーホール、5・・・凹部、6・・・電子部品(BGAパッケージ)、12・・・貫通孔、20,21・・・サブストレート本体(基板本体)、40,41・・・半導体装置、100,200・・・サブストレート   DESCRIPTION OF SYMBOLS 1 ... Normal land (conductive part for solder flat placement), 2 ... Special land (conductive part for solder dropping), 3 ... Conductive member, 4 ... Through hole, 5 ... Recessed part, 6 ... electronic component (BGA package), 12 ... through hole, 20,21 ... substrate body (substrate body), 40,41 ... semiconductor device, 100,200 ... sub straight

Claims (6)

基板本体と、
前記基板本体に形成され、電子部品を実装する為のはんだ付け用の導電部とを備え、
前記導電部は、
はんだ平場付け用の導電部と、
はんだ落とし込み付け用の導電部とから構成されることを特徴とする回路基板。
A substrate body;
A conductive portion for soldering for mounting electronic components formed on the substrate body;
The conductive part is
Conductive parts for solder leveling;
A circuit board comprising a conductive part for solder drop-in.
前記基板本体は複数の凹部又は貫通孔を有し、
前記はんだ平場付け用の導電部は、
前記基板本体の凹部又は貫通孔以外の電子部品実装面の所定位置に導電部材が形成されたものであり、
前記はんだ落とし込み付け用の導電部は、
前記凹部又は貫通孔の所定位置に導電部材が形成されたものであることを特徴とする請求項1に記載の回路基板。
The substrate body has a plurality of recesses or through holes,
The conductive part for solder leveling is:
A conductive member is formed at a predetermined position on the electronic component mounting surface other than the recess or the through hole of the substrate body
The conductive part for solder drop is
The circuit board according to claim 1, wherein a conductive member is formed at a predetermined position of the recess or the through hole.
前記はんだ付け用の導電部が格子形状に形成される場合であって、
前記はんだ落とし込み付け用の導電部は、
前記格子形状を成す前記はんだ平場付け用の導電部の周辺部位、
又は、前記格子形状を成すはんだ平場付け用の導電部に囲まれた中央部位に設けられることを特徴とする請求項1に記載の回路基板。
In the case where the conductive part for soldering is formed in a lattice shape,
The conductive part for solder drop is
Peripheral portion of the conductive part for solder leveling that forms the lattice shape,
Alternatively, the circuit board according to claim 1, wherein the circuit board is provided at a central portion surrounded by a conductive portion for solder leveling that forms the lattice shape.
一方で、はんだ付け用の導電部材を第1の基板上に形成し、かつ、前記第1の基板上の所定位置に複数の開口部を形成する工程と、
他方で、はんだ付け用の導電部材を第2の基板上に形成する工程と、
前記第1の基板の前記開口部の各々に前記第2の基板の導電部材を位置合わせするように、前記第1の基板と前記第2の基板とを積層して接合する工程と
を有することを特徴とする回路基板の製造方法。
On the other hand, forming a conductive member for soldering on the first substrate, and forming a plurality of openings at predetermined positions on the first substrate;
On the other hand, forming a conductive member for soldering on the second substrate;
Stacking and bonding the first substrate and the second substrate so that the conductive member of the second substrate is aligned with each of the openings of the first substrate. A method of manufacturing a circuit board characterized by the above.
基板本体と、
前記基板本体に設けられた、はんだ落とし込み付け用の導電部及びはんだ平場付け用の導電部と、
前記はんだ落とし込み付け用の導電部及び前記はんだ平場付け用の導電部に、はんだによって引出し電極が接合された半導体チップとを備え、
前記はんだ落とし込み付け用の導電部と半導体チップとを接続するはんだは、
はんだ付け工程時に、当該はんだの一部が前記はんだ落とし込み付け用の導電部に落ち込んだ形状を成していることを特徴とする半導体装置。
A substrate body;
Provided in the substrate body, a conductive portion for solder dropping and a conductive portion for solder leveling,
A semiconductor chip in which an extraction electrode is joined by solder to the conductive part for solder dropping and the conductive part for solder flat application,
Solder for connecting the conductive part for dropping solder and the semiconductor chip,
A semiconductor device characterized in that, during a soldering process, a part of the solder falls into the conductive part for solder dropping.
一方で、はんだ付け用の導電部材を第1の基板上に形成し、かつ、前記第1の基板上の所定位置に複数の開口部を形成する工程と、
他方で、はんだ付け用の導電部材を第2の基板上に形成する工程と、
前記第1の基板の前記開口部の各々に前記第2の基板の導電部材を位置合わせするように、前記第1の基板と前記第2の基板とを積層して接合する工程と、
前記開口部に位置合わせされた導電部材及び他の導電部材に半導体チップをはんだ付けにより実装する工程と
を有することを特徴とする半導体装置の製造方法。
On the other hand, forming a conductive member for soldering on the first substrate, and forming a plurality of openings at predetermined positions on the first substrate;
On the other hand, forming a conductive member for soldering on the second substrate;
Stacking and bonding the first substrate and the second substrate so that the conductive member of the second substrate is aligned with each of the openings of the first substrate;
And a step of mounting the semiconductor chip on the conductive member aligned with the opening and the other conductive member by soldering.
JP2006269745A 2006-09-29 2006-09-29 Circuit board and its manufacturing method, and semiconductor device and its manufacturing method Pending JP2008091553A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006269745A JP2008091553A (en) 2006-09-29 2006-09-29 Circuit board and its manufacturing method, and semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006269745A JP2008091553A (en) 2006-09-29 2006-09-29 Circuit board and its manufacturing method, and semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2008091553A true JP2008091553A (en) 2008-04-17

Family

ID=39375417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006269745A Pending JP2008091553A (en) 2006-09-29 2006-09-29 Circuit board and its manufacturing method, and semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2008091553A (en)

Similar Documents

Publication Publication Date Title
JP6064705B2 (en) Semiconductor device manufacturing method and semiconductor mounting substrate
JP6492768B2 (en) Electronic device and solder mounting method
JP2907188B2 (en) Semiconductor device, method of mounting semiconductor device, and method of manufacturing semiconductor device
JP4051570B2 (en) Manufacturing method of semiconductor device
US20080290528A1 (en) Semiconductor package substrate having electrical connecting pads
JP2011146490A (en) Circuit board and method of manufacturing the same, semiconductor device, and electronic circuit device
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP6464762B2 (en) Semiconductor package substrate, semiconductor package, semiconductor package substrate manufacturing method, and semiconductor package manufacturing method
JP4065264B2 (en) Substrate with relay substrate and method for manufacturing the same
JP3859963B2 (en) Semiconductor device and manufacturing method thereof
JP3742732B2 (en) Mounting board and mounting structure
JP2008091553A (en) Circuit board and its manufacturing method, and semiconductor device and its manufacturing method
JP2016162813A (en) Printed circuit board and soldering method
TW201005894A (en) Pillar-to-pillar flip-chip assembly
KR100746362B1 (en) Package on package substrate and the manufacturing method thereof
JP2007067129A (en) Mounting structure of semiconductor device
KR100746365B1 (en) Method for Manufacturing substrate used to mount flip chip
JPH11126852A (en) Semiconductor device, manufacture thereof and conductive ball mounting method
JP2008140868A (en) Multilayer wiring board and semiconductor device
JP2001230537A (en) Method for forming solder bump
JPH10116927A (en) Connecting terminal and method for its formation
TWI762777B (en) Semiconductor package substrate and manufacturing method thereof and electronic package and manufacturing method thereof
JP2007266640A (en) Semiconductor device, method of manufacturing the same, circuit board, and electronic apparatus
KR101133126B1 (en) Semiconductor package and manufacturing method thereof
JP2005005358A (en) Connection structure between laminated substrates of semiconductor module