JP2008089359A - 半導体集積回路の故障解析方法および故障解析装置 - Google Patents

Abstract

【課題】多層の配線層が形成されたＬＳＩにおいて、解析の困難な下層の配線領域におけるショート不良およびショート欠陥配線を検出・可視化することができ、また、より簡略化された解析装置にて故障解析を実施することにより、故障解析作業の簡便化を図り、かつ故障箇所の特定および解析時間の短縮化が可能なＬＳＩの故障解析技術を提供する。
【解決手段】ＬＳＩの故障解析装置において、信号発生器３からＬＳＩ２の電源電圧に交流変動成分を印加し、プローブ１および変動検出部５でＬＳＩ２内の電源電流変動、またはこの電源電流変動にて生ずる磁界強度などの電気的特性変動を検出して欠陥検出を行い、この欠陥検出結果に基づいてＬＳＩの故障解析を行う。
【選択図】図１

Description

本発明は、半導体集積回路の故障解析技術に関し、特に、この故障解析を支援する半導体故障解析方法、および半導体故障解析装置に適用して有効な技術に関する。

例えば、半導体集積回路（以下ＬＳＩ）の製造工程において、故障解析時間を短縮することは、プロセス構築期間の短縮を図り、プロセスラインの早期立ち上げを実現する上で非常に重要な事柄である。故障解析の遅れは、プロセス構築の遅れへとつながる。

また、半導体の量産工場においては、突発的な歩留り低下に対する早期回復や製品立ち上げ時の歩留り向上に対し、非常に有効となる。これには、ＬＳＩチップ内での故障箇所を特定し、多岐にわたる製造工程のうち、どの配線層の製造工程において発生し、どの着工装置で行われたかを判明させることが不可欠である。これにより、該当装置での着工を禁止し、着工装置の清掃や製造条件の変更など、不良要因に応じた各種対策を行うことができるので、故障解析時間の短縮は重要な課題となる。

しかし近年、微細化や高集積化の進むＬＳＩでは配線パターンが膨大となり、解析時間の長期化だけでなく、故障箇所が特定されない事例が生じ、ショート欠陥を始めとするＬＳＩの故障解析が困難なものとなっている。

ＬＳＩのショート欠陥を検出する故障解析技術の従来例として、特許文献１に開示されているＯＢＩＲＣＨ法がある。本法は、半導体集積回路に対し、レーザ照射による走査を行い、走査箇所の電流変化を検出することにより故障解析を行う手法である。配線内のショート欠陥箇所に対してレーザ照射が行われると、欠陥箇所では局部的に温度が上昇し配線の抵抗値が変化する。この抵抗値変化により生ずる配線の電流変動量を捉えることで、欠陥を検出し箇所を特定している。

また同様に、ＬＳＩのショート欠陥を検出する故障解析技術の従来例として、特許文献２に開示されている発光解析（エミッション顕微鏡）法がある。本法では、トランジスタ内のゲート酸化膜などに欠陥を有する場合、酸化膜リーク等により高電界で加速されたホットキャリアが集中発生する。このホットキャリアの制動放射にて生ずる発光現象をＣＣＤカメラ等にて計測することによりＬＳＩの欠陥を検出し、箇所の特定を行う故障解析を行っている。
特開平１０−３０７１６４号公報 特開平７−１９０９４６号公報

近年、微細化や高集積化の進むＬＳＩでは配線の多層化が進み、故障解析においては、下層の配線領域にある欠陥を検出、可視化することが要求されている。しかし、ＯＢＩＲＣＨ法では、欠陥箇所の励起にレーザを用いるため、上層配線にレーザが吸収され、下層の配線領域にある欠陥に対してレーザ光を到達させることができず、下層の配線領域の故障解析は極めて困難となる。この対策として、レーザの出力レベルを増大する手法が挙げられるが、熱の伝達状態によっては欠陥箇所と異なる箇所でＯＢＩＲＣＨ反応が観測される事例が生じてしまう。

また、発光解析法では、最下層に形成されたシリコン基板部のトランジスタ発光を表層より捉えるため、上層の配線層により遮蔽される問題や、配線の間隙より漏れ出す発光を検出するため、本来の欠陥位置と異なる解析結果となる問題を生じる。

以上の問題を解決するためには、欠陥箇所の活性化をレーザビームによる照射と異なる手法で実現し、欠陥部にて生ずる検出信号を、エミッション顕微鏡法にて取得する発光現象とは異なる現象にて行う事が要求される。

そこで、本発明の目的は、多層の配線層が形成されたＬＳＩにおいて、解析の困難な下層の配線領域におけるショート不良およびショート欠陥配線を検出・可視化することができ、また、より簡略化された解析装置にて故障解析を実施することにより、故障解析作業の簡便化を図り、かつ故障箇所の特定および解析時間の短縮化が可能なＬＳＩの故障解析技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明は、上記目的を達成するために、ＬＳＩの電源電圧に交流変動成分を印加し、ＬＳＩ内の電源電流変動、またはこの電源電流変動にて生ずる磁界強度などの電気的特性変動を検出して欠陥検出を行い、この欠陥検出結果に基づいてＬＳＩの故障解析を行うことを特徴とする。また、故障解析において、プローブ位置情報とチップの設計情報を相互参照し、故障箇所の特定を行うことを特徴とする。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

本発明によれば、多層の配線層が形成されたＬＳＩにおいて、解析の困難な下層の配線領域におけるショート不良およびショート欠陥配線を検出・可視化することができ、また、より簡略化された解析装置にて故障解析を実施することにより、故障解析作業の簡便化を図り、かつ故障箇所の特定および解析時間の短縮化が可能となる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（本発明の実施の形態の概要）
本発明は、ＬＳＩの電源電圧に交流変動成分を印加し、ＬＳＩ内の電源電流変動、またはこの電源電流変動にて生ずる磁界強度などの電気的特性変動を検出して欠陥検出を行い、この欠陥検出結果に基づいてＬＳＩの故障解析を行う、ＬＳＩの故障解析方法および故障解析装置に適用し、以下において各実施の形態を具体的に説明する。

（第１の実施の形態）
本発明の第１の実施の形態について、図１〜図３を用いて説明する。図１はＬＳＩの故障解析装置の一例を示した概略図である。図２はインバータ回路の出力間ショート欠陥不良の一例を示した図である。図３は励振波に対する電源電流変動と磁界強度の信号波形の一例を示した図である。

図１に示すように、本実施の形態のＬＳＩの故障解析装置は、プローブ１、ＬＳＩ２、信号発生器３、電源線４、変動検出部５、プローブ制御部６、そしてＬＳＩ２を所望の状態に設定するパターン発生部７および設定入力部８などを備えている。

この故障解析装置において、信号発生器３は、ＬＳＩ２の電源電圧に交流変動成分を印加する印加手段として機能する。プローブ１および変動検出部５は、ＬＳＩ２内の電源電流変動にて生ずる磁界強度を検出して欠陥検出を行う検出手段として機能する。また、欠陥検出結果に基づいてＬＳＩ２の故障解析を行う解析手段には、後述する図７のＣＡＤナビゲーションシステムなどが対応する。

本実施の形態では、信号発生器３から電源線４を介してＬＳＩ２の電源電圧に対し、交流変動成分を印加する。正常な配線部では貫通電流が生ずる電流経路が存在しないため、ＬＳＩ２の内部では、図３（ａ）に示すように、励振波の変動成分に起因した電源電流の変動、磁界強度の変動は発生しない。

これに対して、ＬＳＩ２の内部に欠陥箇所を有するとき、例えば図２に示すインバータ回路の出力間ショート欠陥不良にて考察すると、ＬＳＩ２の内部では、図２（ａ）のように出力段のショート欠陥箇所１２を経由してＶｃｃからＧＮＤにかけて貫通電流１１が生じる。この状態において、電源電圧に対して交流変動成分を印加すると、貫通電流が生じている欠陥配線では、ＰＭＯＳ９のＯＮ抵抗値であるＲ^pｏｎとＮＭＯＳ１０のＯＮ抵抗値Ｒⁿｏｎにより決定される電源電流変動が、図３（ｂ）に示すように励振波の変動成分に同期して発生する。この時の等価回路は図２（ｂ）にようになる。この電源電流変動の発生により、ショート欠陥配線では、図３（ｂ）に示された電源電流変動に起因した磁界強度の交播磁界１３が発生する。この交播磁界１３をプローブ１にて電気信号として検出することにより、ショート欠陥の有無を検出し、ＬＳＩ２に対し、故障箇所を一定領域の範囲内へ特定することができる。

この故障箇所の特定の際には、磁界強度について局所的な検出を行うことにより故障箇所を一定領域の範囲内に特定できる。また、この故障箇所の特定には、例えば良品、不良品の差分情報などを用いて故障および欠陥箇所を特定することができる。

以上により、本実施の形態によれば、信号発生器３、プローブ１および変動検出部５などを備え、信号発生器３からＬＳＩ２の電源電圧に交流変動成分を印加し、プローブ１および変動検出部５でＬＳＩ２内の電源電流変動にて生ずる磁界強度などの電気的特性変動を検出して欠陥検出を行うことで、ショート不良およびショート欠陥配線の故障箇所を特定することができる。

（第２の実施の形態）
本発明の第２の実施の形態について、図４〜図６を用いて説明する。図４はＬＳＩの故障解析装置の一例を示した概略図である。図５はＬＳＩのサブストレート側からの故障解析の一例を示した図である。図６はＬＳＩのサブストレート側からの故障解析を適用した故障解析装置の一例を示した概略図である。

近年の微細化や高集積化のＬＳＩでは多層化が進み、配線層が７層以上などの多層で形成された製品も多岐にわたっている。この結果、最下層の配線に有する故障解析では、欠陥配線より発生する交播磁界をＬＳＩの表面より検出するため、計測対象となる磁界強度はより微小なものとなり、本磁界に基づく電気信号が電源系のノイズ等に埋もれてしまい検出が困難なものとなる。上記の問題を改善するための第２の実施の形態を、図４を用いて説明する。

図４に示すように、本実施の形態のＬＳＩの故障解析装置は、プローブ１、ＬＳＩ２、信号発生器３、電源線４、プローブ制御部６、ＬＳＩ２を所望の状態に設定するパターン発生部７および設定入力部８と共に、同期計測部１４、同期信号入力線１５などを備えている。

本実施の形態において、信号発生器３では、電源線４を介してＬＳＩ２の電源電圧に対して交流変動成分を印加すると共に、同期信号入力線１５を介して同期計測部１４に電源電圧の交流変動成分と同一の周波数成分を有する同期信号を印加する。同期計測部１４では、プローブ１にて検出した交播磁界に基づく電気信号に対して、入力された同期信号を用いて同期計測を行い、ノイズが重畳した微小な信号を高精度に検出する。

本実施の形態のような多層で形成された製品においては、ＬＳＩのサブストレート側より故障解析を行うことも可能である。ＬＳＩのサブストレート側からの故障解析の一例を図５を用いて説明する。

近年、ＬＳＩは微細化や高集積化が進み、多層構造化が顕著となっている。特にロジックＬＳＩでは、７層以上などの多層の配線層を有する製品が一般的となり、下層配線にて生じた故障検出はより困難なものとなっている。

図５に示すＬＳＩの故障解析では、上層の配線層に有する絶縁膜１６、メタル配線１７やＰＩＱ等の保護膜１８などが欠陥および欠陥配線を遮蔽する領域となり、下層配線になるに従い計測対象の磁界強度はより微小なものとなる。このため、下層配線に対して、保護膜１８や配線層１９に構成された酸化膜が上部に構成された表面側からではなく、基板２１、ゲート２０が構成されているＬＳＩのサブストレート側の基板２１を研磨し、サブストレート側より欠陥箇所および欠陥配線に対する故障解析を行う。

また、上記のＬＳＩのサブストレート側からの故障解析を適用した故障解析装置の一例を、図６を用いて説明する。

図６に示す故障解析装置は、プローブ１、信号発生器３、変動検出部５、プローブ制御部６、ＬＳＩ２を所望の状態に設定するパターン発生部７などを備え、ＬＳＩ２はテスト基板２２を用いて裏面側を上部に設置された形態にて解析が行われる。変動検出部５にて検出された電気的信号は表示装置２３により可視化され、欠陥の有無を表示すると共に、故障箇所を一定領域の範囲内へ特定することができる。

以上により、本実施の形態によれば、上記第１の実施の形態と同様の効果が得られるとともに、特に、多層の配線層が形成されたＬＳＩ２において、解析の困難な下層の配線領域におけるショート不良およびショート欠陥配線の故障箇所を特定することができ、さらに表示装置２３を備えた場合には、故障箇所を可視化することができる。

（第３の実施の形態）
本発明の第３の実施の形態について、図７、図８を用いて説明する。図７はＣＡＤナビゲーションシステムを用いたＬＳＩの故障解析装置の一例を示した概略図である。図８はＣＡＤナビゲーションシステムにおける故障解析画面の一例を示した図である。

上記の第１、第２の各実施の形態により、ＬＳＩの故障を電流変動、または磁界強度分布として検出できる。また、局所的な検出を行うため、故障箇所の一次抽出として一定領域の範囲内に特定することが可能であり、励振条件の変更や検出領域の変更等、複数回の解析を行うことで、その範囲を縮小することも可能である。しかし、微細化や高集積化が顕著な近年のＬＳＩでは、故障箇所を解析者がマニュアルで短時間に配線レベルの精度で正確に特定することは非常に困難である。また、複数層にわたり引き回された長距離配線では、実際の故障箇所と異常が検出された箇所が異なる可能性がある。

本事例では、故障箇所の２次抽出として、解析者は異常検出箇所の領域に包含する配線に対して、設計データを参照し、経路遡上等の解析を行う事が不可欠となる。これらＬＳＩの故障箇所の特定を支援する技術およびシステムとして、本発明者らが以前に出願した特開２００３−２８２６６５号公報に記載の技術を用いる。すなわち、この公報に記載の、被試験ＬＳＩのＣＡＤ設計データと故障解析にて検出された座標を対応づけ、故障箇所の特定をナビゲートするＣＡＤナビゲーションシステムを用いる。図７を用いて、ＣＡＤナビゲーションシステム３８を用いた故障解析の第３の実施の形態を説明する。

プローブ制御部６より抽出されたプローブ座標データ２４は、座標、領域情報生成部３６、座標、領域情報データ変換部３５を介し、ＬＳＩの設計レイアウトデータと同一指標として取り扱うことのできるユーザーレイヤデータベース３４に出力、蓄積される。プローブ座標データ２４はまた、座標、領域情報生成部３６において重心座標に指定することで、ユーザーが任意に条件設定した面積領域を解析領域として生成することができる。座標、領域情報データ変換部３５では、本領域をポリゴンデータ化し、図８に示すユーザーレイヤのレイアウトデータ２５に変換、ユーザーレイヤデータベース３４に蓄積することができる。また、ユーザーレイヤデータベース３４は、外部より任意の形式のファイル３７にて各種のデータを入力することができる。入力例として、電子ビームテスタ、ＩＤＤＱ解析装置等、各種の解析装置より得られたＤＵＴのネット・セル情報やプロセスマージンの厳しいレイアウトパターン情報、過去の不良解析より得られた解析の重み付け条件など、入力データは多岐にわたる。

ＬＳＩの設計データは、レイアウトデータ２５、レイアウト対ネットリスト対応情報データ２６、ネットリストデータ２７がシステムに入力される。各データは、データ変換部２８を通してレイアウトデータベース２９、レイアウト対ネットリスト対応情報データベース３０、ネットリストデータベース３１に蓄積される。各データベースは、相互にリンクされており、プローブ座標データに対応した設計レイアウトおよびネットリスト情報をレイアウト表示部３２、およびネットリスト表示部３３にて相互に対応を取りながら出力、表示することができる。

図８（ａ）（ｂ）に示すように、ＣＡＤナビゲーションシステム３８における解析画面４４上には、ユーザーレイヤ４０に入力されたプローブ座標３９と本座標に対応したＬＳＩの配線層ごとの設計レイアウト情報が設計レイヤ４１内に出力、表示される。解析画面４４では、プローブ座標３９に一致または近接するネット４２、セル４３が配線層ごとに表示、抽出できる。解析画面４４では、プローブ座標３９を重心座標に用いて作成したレイアウトデータ２５も同様に表示することができ、画面上でユーザーが条件設定して領域を任意に拡大、縮小することができる。解析画面４４では、プローブ座標３９、レイアウトデータ２５共に複数取り扱うことができ、表示色を指定、変更等により解析者が視覚的に区別化を図ることが可能である。

以上により、本実施の形態によれば、上記第１および第２の実施の形態と同様の効果が得られるとともに、特に、ＣＡＤナビゲーションシステム３８を用いることで、より簡略化された解析装置にて故障解析を実施することが可能となり、故障解析作業の簡便化を図り、かつ故障箇所の特定および解析時間の短縮化が可能となる。

なお、図８においては、第２の実施の形態の故障解析装置（図４）を例に記載しているが、第１の実施の形態の故障解析装置（図１）、第２の実施の形態の故障解析装置（図６）などにも適用できることは言うまでもない。また、本実施の形態においても、特開２００３−２８２６６５号公報に記載の解析機能が実現されることは言うまでも無く、これによりＬＳＩの故障解析において短時間に配線レベルで正確に特定することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明は、ＬＳＩの故障解析技術に関し、特に、この故障解析を支援する半導体故障解析方法、および半導体故障解析装置に利用可能である。

本発明の第１の実施の形態に係るＬＳＩの故障解析装置の一例を示した概略図である。 本発明の第１の実施の形態に係るＬＳＩの故障解析装置において、インバータ回路の出力間ショート欠陥不良の一例（（ａ）（ｂ））を示した図である。 本発明の第１の実施の形態に係るＬＳＩの故障解析装置において、励振波に対する電源電流変動と磁界強度の信号波形の一例（（ａ）（ｂ））を示した図である。 本発明の第２の実施の形態に係るＬＳＩの故障解析装置の一例を示した概略図である。 本発明の第２の実施の形態に係るＬＳＩの故障解析装置において、ＬＳＩのサブストレート側からの故障解析の一例を示した図である。 本発明の第２の実施の形態に係るＬＳＩの故障解析装置において、ＬＳＩのサブストレート側からの故障解析を適用した故障解析装置の一例を示した概略図である。 本発明の第３の実施の形態に係るＣＡＤナビゲーションシステムを用いたＬＳＩの故障解析装置の一例を示した概略図である。 本発明の第３の実施の形態に係るＬＳＩの故障解析装置において、ＣＡＤナビゲーションシステムにおける故障解析画面の一例（（ａ）（ｂ））を示した図である。

符号の説明

１…プローブ、２…ＬＳＩ、３…信号発生器、４…電源線、５…変動検出部、６…プローブ制御部、７…パターン発生部、８…設定入力部、９…ＰＭＯＳ、１０…ＮＭＯＳ、１１…貫通電流、１２…欠陥箇所、１３…交播磁界、１４…同期計測部、１５…同期信号入力線、１６…絶縁膜、１７…メタル配線、１８…保護膜、１９…配線層、２０…ゲート、２１…基板、２２…テスト基板、２３…表示装置、２４…プローブ座標データ、２５…レイアウトデータ、２６…レイアウト対ネットリスト対応情報データ、２７…ネットリストデータ、２８…データ変換部、２９…レイアウトデータベース、３０…レイアウト対ネットリスト対応情報データベース、３１…ネットリストデータベース、３２…レイアウト表示部、３３…ネットリスト表示部、３４…ユーザーレイヤデータベース、３５…座標、領域情報データ変換部、３６…座標、領域情報生成部、３７…ファイル、３８…ＣＡＤナビゲーションシステム、３９…プローブ座標、４０…ユーザーレイヤ、４１…設計レイヤ、４２…ネット、４３…セル、４４…解析画面。

Claims (14)

1. 半導体集積回路の電源電圧に交流変動成分を印加し、前記半導体集積回路内の電源電流変動を検出して欠陥検出を行い、この欠陥検出結果に基づいて前記半導体集積回路の故障解析を行うことを特徴とする半導体集積回路の故障解析方法。
2. 半導体集積回路の電源電圧に交流変動成分を印加し、前記半導体集積回路内の電源電流変動にて生ずる磁界強度を検出して欠陥検出を行い、この欠陥検出結果に基づいて前記半導体集積回路の故障解析を行うことを特徴とする半導体集積回路の故障解析方法。
3. 半導体集積回路の電源電圧に交流変動成分を印加し、前記半導体集積回路内の電源電流変動にて生ずる電気的特性変動を検出して欠陥検出を行い、この欠陥検出結果に基づいて前記半導体集積回路の故障解析を行うことを特徴とする半導体集積回路の故障解析方法。
4. 請求項１〜３のいずれか１項に記載の半導体集積回路の故障解析方法において、
   前記半導体集積回路の故障解析では、良品、不良品の差分情報より故障および欠陥箇所を特定することを特徴とする半導体集積回路の故障解析方法。
5. 請求項１〜３のいずれか１項に記載の半導体集積回路の故障解析方法において、
   前記半導体積回路の故障解析では、前記電源電流変動または前記磁界強度または前記電気的特性変動について局所的な検出を行って欠陥箇所を一定領域の範囲内に特定することを特徴とする半導体集積回路の故障解析方法。
6. 請求項１〜３のいずれか１項に記載の半導体集積回路の故障解析方法において、
   前記半導体集積回路の故障解析では、故障箇所と前記電源電流変動または前記磁界強度または前記電気的特性変動の検出箇所とが異なる際に、異常検出箇所の領域に包含する配線に対して設計データを参照し、経路遡上の解析を行って欠陥箇所を特定することを特徴とする半導体集積回路の故障解析方法。
7. 請求項１〜３のいずれか１項に記載の半導体集積回路の故障解析方法において、
   前記半導体集積回路の欠陥検出では、前記電源電流変動または前記磁界強度または前記電気的特性変動の検出を前記半導体集積回路のサブストレート側より行うことを特徴とする半導体集積回路の故障解析方法。
8. 多層の配線層が形成された半導体集積回路のショート欠陥およびショート欠陥配線を検出して解析する半導体集積回路の故障解析装置であって、
   前記半導体集積回路の電源電圧に交流変動成分を印加する印加手段と、前記半導体集積回路内の電源電流変動を検出して欠陥検出を行う検出手段と、前記検出手段による欠陥検出結果に基づいて前記半導体集積回路の故障解析を行う解析手段とを有することを特徴とする半導体集積回路の故障解析装置。
9. 多層の配線層が形成された半導体集積回路のショート欠陥およびショート欠陥配線を検出して解析する半導体集積回路の故障解析装置であって、
   前記半導体集積回路の電源電圧に交流変動成分を印加する印加手段と、前記半導体集積回路内の電源電流変動にて生ずる磁界強度を検出して欠陥検出を行う検出手段と、前記検出手段による欠陥検出結果に基づいて前記半導体集積回路の故障解析を行う解析手段とを有することを特徴とする半導体集積回路の故障解析装置。
10. 多層の配線層が形成された半導体集積回路のショート欠陥およびショート欠陥配線を検出して解析する半導体集積回路の故障解析装置であって、
    前記半導体集積回路の電源電圧に交流変動成分を印加する印加手段と、前記半導体集積回路内の電源電流変動にて生ずる電気的特性変動を検出して欠陥検出を行う検出手段と、前記検出手段による欠陥検出結果に基づいて前記半導体集積回路の故障解析を行う解析手段とを有することを特徴とする半導体集積回路の故障解析装置。
11. 請求項８〜１０のいずれか１項に記載の半導体集積回路の故障解析装置において、
    前記解析手段は、良品、不良品の差分情報より故障および欠陥箇所を特定することを特徴とする半導体集積回路の故障解析装置。
12. 請求項８〜１０のいずれか１項に記載の半導体集積回路の故障解析装置において、
    前記解析手段は、前記電源電流変動または前記磁界強度または前記電気的特性変動について局所的な検出を行って欠陥箇所を一定領域の範囲内に特定することを特徴とする半導体集積回路の故障解析装置。
13. 請求項８〜１０のいずれか１項に記載の半導体集積回路の故障解析装置において、
    前記解析手段は、故障箇所と前記電源電流変動または前記磁界強度または前記電気的特性変動の検出箇所とが異なる際に、異常検出箇所の領域に包含する配線に対して設計データを参照し、経路遡上の解析を行って欠陥箇所を特定することを特徴とする半導体集積回路の故障解析装置。
14. 請求項８〜１０のいずれか１項に記載の半導体集積回路の故障解析装置において、
    前記検出手段は、前記電源電流変動または前記磁界強度または前記電気的特性変動の検出を前記半導体集積回路のサブストレート側より行うことを特徴とする半導体集積回路の故障解析装置。

Images