JP2008085534A - Voltage controlled oscillator - Google Patents
Voltage controlled oscillator Download PDFInfo
- Publication number
- JP2008085534A JP2008085534A JP2006261812A JP2006261812A JP2008085534A JP 2008085534 A JP2008085534 A JP 2008085534A JP 2006261812 A JP2006261812 A JP 2006261812A JP 2006261812 A JP2006261812 A JP 2006261812A JP 2008085534 A JP2008085534 A JP 2008085534A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- frequency
- circuit
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、電圧制御型発振器に関し、特に、製造プロセスばらつきによる電圧制御型発振器の周波数制御特性の変動を調整する技術に関する。 The present invention relates to a voltage controlled oscillator, and more particularly, to a technique for adjusting fluctuations in frequency control characteristics of a voltage controlled oscillator due to manufacturing process variations.
例えば、電圧制御型発振器(VCO;Voltage Controlled Oscillator、以下「VCO」という)においては、特許文献1〜4等に記載される技術がある。 For example, in a voltage controlled oscillator (VCO; Voltage Controlled Oscillator, hereinafter referred to as “VCO”), there are techniques described in Patent Documents 1 to 4 and the like.
特許文献1及び2には、プロセス変動や環境変動に応じて、VCOに流れる電流を最適化するキャリブレーション回路を有する位相同期ループ(PLL;Phase Locked Loop、以下「PLL」という)回路が記載されている。
特許文献3には、プロセスばらつきの変動を考慮しつつ、電圧電流変換回路内の出力電流を決定する可変抵抗回路を有するVCOを搭載したPLL回路が記載されている。 Patent Document 3 describes a PLL circuit equipped with a VCO having a variable resistance circuit that determines an output current in a voltage-current conversion circuit while taking into account variations in process variations.
特許文献4には、製造プロセスのばらつきによる影響を受けないVCOを有するデータ再生用PLL回路を搭載した光ディスク再生装置が記載されている。
近年、プロセスの微細化が進み、デジタル回路の高速化が可能になってきた。DVD(Digital Versatile Disc)の設計においても、使用プロセスの微細化が進み、デジタル回路を高速化することにより、Blu−ray(商標)に対応し、高倍速での書き込み、読み取り可能な信号処理LSI(半導体集積回路)を設計しようとしている。 In recent years, miniaturization of processes has progressed, and it has become possible to increase the speed of digital circuits. Even in the design of a DVD (Digital Versatile Disc), a signal processing LSI capable of writing and reading at a high speed is compatible with Blu-ray (trademark) by miniaturizing the use process and increasing the speed of the digital circuit. I am trying to design a (semiconductor integrated circuit).
しかしながら、アナログ回路を同じLSI上に搭載する場合、プロセスの微細化によるリーク電流の増加及びプロセスばらつきの拡大が問題となってきている。そこで、リーク電流がばらつくことに対して、そのばらつきを補償する必要がある。 However, when an analog circuit is mounted on the same LSI, an increase in leakage current due to process miniaturization and an increase in process variation have become problems. Therefore, it is necessary to compensate for variations in the leakage current.
例えば、特許文献1及び2では、キャリブレーション回路により、プロセス変動を補償している。しかし、この場合、キャリブレーション回路のためのレイアウト面積が増大してしまう。また、電源投入時にキャリブレーションを実行する時間が余計に必要になる。また、回路増加による雑音特性の悪化も懸念される。さらに、キャリブレーション回路自体の選別テストも必要になってくる。
For example, in
そこで、本発明の目的は、VCO等のアナログ回路において、プロセスばらつきを補償することができる技術を提供することにある。 Therefore, an object of the present invention is to provide a technique capable of compensating for process variations in an analog circuit such as a VCO.
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
すなわち、本発明による電圧制御型発振器は、入力電圧を電流に変換する電圧電流変換回路と、前記電圧電流変換回路で変換された電流により発振周波数が制御されるリング発振器とを有し、前記電圧電流変換回路は、周波数範囲を調整する第1のカレントミラー回路と、減算電流を発生する低域リミッタと、プロセスばらつきを調整する第2のカレントミラー回路とを有し、前記低域リミッタは、プロセスばらつきの変動に応じて前記減算電流が調整される機能を有することを特徴とする。 That is, the voltage-controlled oscillator according to the present invention includes a voltage-current conversion circuit that converts an input voltage into a current, and a ring oscillator whose oscillation frequency is controlled by the current converted by the voltage-current conversion circuit, and the voltage The current conversion circuit includes a first current mirror circuit that adjusts a frequency range, a low-frequency limiter that generates a subtraction current, and a second current mirror circuit that adjusts process variation, and the low-frequency limiter includes: It has a function of adjusting the subtracting current according to a variation in process variation.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。 Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
VCO等のアナログ回路において、プロセスばらつきによる発振範囲の変動を抑えることができる。 In an analog circuit such as a VCO, fluctuations in the oscillation range due to process variations can be suppressed.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
図1は本発明の一実施の形態によるPLL回路の構成を示すブロック図である。 FIG. 1 is a block diagram showing a configuration of a PLL circuit according to an embodiment of the present invention.
まず、図1により、本実施の形態によるPLL回路の構成の一例を説明する。本実施の形態のPLL回路は、例えば、位相周波数比較器101と、チャージポンプ102と、ループフィルタ103と、VCO104と、分周回路105などから構成される。
First, an example of the configuration of the PLL circuit according to the present embodiment will be described with reference to FIG. The PLL circuit according to the present embodiment includes, for example, a
位相周波数比較器101は、一方の端子に入力される基準信号(リファレンス)Frと他方の端子に入力されるフィードバック信号Fbとの位相差を検出して、位相差に応じた位相比較信号を出力する。チャージポンプ102は位相比較信号に応じてループフィルタ103を駆動する。ループフィルタ103はチャージポンプ102の出力を平滑化し、VCO104の発振器制御電圧を出力する。VCO104は、発振器制御電圧に応じた周波数で発振を行う。VCO104の出力Foと、位相周波数比較器101のフィードバック信号Fbが入力される他方の端子との間には、分周回路105が設けられ、フィードバックループが構成される。
The
このような構成をとることにより、PLL回路は基準信号Frとフィードバック信号Fbの位相と周波数が一致するように制御される。ここで、分周回路105の分周数Nには任意の正の整数を選択することができ、PLL回路収束時においてVCO104より出力される信号(Fo)の周波数は基準信号FrのN倍となる。
By adopting such a configuration, the PLL circuit is controlled so that the phase and frequency of the reference signal Fr and the feedback signal Fb are matched. Here, an arbitrary positive integer can be selected as the frequency division number N of the
上記PLL回路をクロック発生用としてLSIに搭載する場合、LSIが処理を行っている間は高周波数動作、スタンバイ時は低周波数動作など、設定に応じて1つのLSIが様々な周波数で動作可能であることが望まれる。したがって、PLL回路には、広い周波数範囲で動作できることが望まれる。 When the above PLL circuit is mounted on an LSI for clock generation, one LSI can operate at various frequencies depending on settings, such as high-frequency operation while the LSI is processing and low-frequency operation during standby. It is desirable to be. Therefore, it is desirable for the PLL circuit to be able to operate in a wide frequency range.
また、PLL回路がLSI内外のクロックの位相調整用に適用される場合も同様に、外部バスの動作周波数は、使用者の目標性能に応じて幅広く変化するため、PLL回路には広い周波数範囲で動作できることが要求される。 Similarly, when the PLL circuit is applied to adjust the phase of the clock inside and outside the LSI, the operating frequency of the external bus varies widely according to the target performance of the user, so the PLL circuit has a wide frequency range. It is required to be able to operate.
図2は、VCO104の電気的特性を示す模式図である。
FIG. 2 is a schematic diagram showing the electrical characteristics of the
VCO104は、電圧電流変換回路106と、リング発振器107などから構成される。ループフィルタ103で平滑化された発振器制御電圧は、電圧電流変換回路106において制御電流に変換され、リング発振器107の発振周波数は、その制御電流により制御される。結果として、発振器制御電圧の値に応じて、VC0104の出力(Fo)の発信周波数が変化する。このとき、電圧電流変換回路106の中でリーク電流が発生する。
The
図3は、チャージポンプ102、ループフィルタ103、電圧電流変換回路106及びリング発振器107の概略構成を示す模式図である。
FIG. 3 is a schematic diagram illustrating a schematic configuration of the
チャージポンプ102は、カレントミラー回路301,302と、トランジスタ303,304などから構成される。位相周波数比較器101からの位相比較信号により、トランジスタ303を介してチャージが行われ、トランジスタ304を介してディスチャージが行われる。
The
ループフィルタ103は、抵抗305と容量306などにより構成される。発振器制御電圧は、ループフィルタ103により平滑化され、電圧電流変換回路106に入力される。
The
電圧電流変換回路106は、カレントミラー回路307,308と、低域リミッタ309と、トランジスタ310などから構成される。発振器制御電圧がトランジスタ310のゲートに入力し、ゲート電圧に応じてトランジスタ310のドレイン電流が変化し、その電流変化がカレントミラー回路307,308及び低域リミッタ309により制御電流に反映される。カレントミラー回路307は、例えば、4bit/16階調の構成となっており、外部から周波数範囲の調整が可能となっている。同様に、カレントミラー回路308も、4bit/16階調の構成となっており、外部からプロセスばらつきの調整ができるようになっている。例えば、カレントミラー回路307,308の4bitのそれぞれの電流は1:2:4:8の比率とする。低域リミッタ309は、減算電流を発生する。
The voltage-
リング発振器107は、カレントミラー回路311と、複数の差動増幅器312などから構成される。複数の差動増幅器312により遅延が発生し、最終段の出力を反転して初段の差動増幅器に入力することにより、発振する。その際、遅延は、制御電流により変化するため、制御電流により発振周波数が制御される。
The
図4及び図5は、低域リミッタ309における減算電流の調整方法を示す説明図である。図4及び図5において、横軸はVCO104の入力の発振器制御電圧を示し、縦軸はVCO104の出力の発振周波数を示す。また、チャージポンプ102の制御可能範囲を0.2V〜0.5Vとする。図4(a)は正常状態の特性である。
4 and 5 are explanatory diagrams showing a method of adjusting the subtracting current in the low-
電圧電流変換回路106の中でリーク電流が発生するため、図4(b)のように発振周波数が持ち上がり、VCOの下限仕様を満たさなくなる。そこで、図4(c)のように低域リミッタ309で電流を減算し、補償する。
Since a leak current is generated in the voltage-
しかし、リーク電流は一定ではなく、トランジスタ310の閾値電圧Vth等のプロセス変動により、リーク電流がばらつく。したがって、図5(a)のように低域リミッタ309で電流を引き過ぎると、発振周波数が下がり過ぎてVCOの上限仕様を満たさなくなってしまう。一方、図5(b)のように低域リミッタ309での電流の引きが足りないと、発振周波数が上がりすぎてVCOの下限仕様を満たさなくなってしまう。
However, the leak current is not constant, and the leak current varies due to process variations such as the threshold voltage Vth of the
リーク電流の変動は、プロセス変動によるリング発振器107の速度変化と比例する。プロセス変動によるリング発振器107の速度変化は、カレントミラー回路308によりLSI選別工程で調整され、その調整結果はレーザカットされ、個々のLSIにデータとして保存される。この結果を参照することにより、リーク電流の値を見積もって、低域リミッタ309の減算電流を決定する。これにより、リーク電流のプロセスばらつきの補償が可能となる。具体的には、例えば、低域リミッタ309を図6のような回路構成とする。
The fluctuation of the leak current is proportional to the speed change of the
図6は、低域リミッタ309の構成例を示す回路図である。
FIG. 6 is a circuit diagram illustrating a configuration example of the low-
低域リミッタ309は、例えば、トランジスタ601,602,603,604,605と、スイッチ606,607,608,609と、インバータ610,611,612,613などから構成される。トランジスタ601,602,603,604,605はカレントミラー回路を構成し、トランジスタ601を流れる定電流に比例した電流がトランジスタ602,603,604,605のそれぞれに流れ、それらの総和が減算電流となる。トランジスタ602,603,604,605のそれぞれのサイズを、1:2:4:8の比率とし、4bit/16階調で減算電流を調整できるようになっている。スイッチ606,607,608,609の入力には、プロセスばらつき調整の4bit/16階調の信号をインバータ610,611,612,613で反転して入れる。インバータ610,611,612,613の入力側には、図示していないが、レジスタが接続されており、そのレジスタの値を書き換えることで減算電流を調整することができる。また、そのレジスタは、ヒューズによる設定値により電源投入時に初期化される。このヒューズによる設定値は、プロセスばらつき調整と連動しており、LSI選別時に、ヒューズをカットすることにより設定される。そして、プロセスばらつきに対してリーク電流変動を相殺するように減算電流が動作する。
The low-
LSI選別時に、テスタでVCOの周波数測定を行い、プロセスばらつきを調整できる設定にして、レーザカッタでヒューズを飛ばして、設定値(4bit/16階調)を書き込んでいる。これに連動して、低域リミッタ309のリミッタ電流を設定すれば、プロセスばらつきを込みにして、リミット電流を決定できるため、VCO周波数範囲の製造ばらつきによる問題を解決できる。
At the time of LSI selection, the VCO frequency is measured by a tester, the setting is adjusted so that the process variation can be adjusted, the fuse is blown by the laser cutter, and the setting value (4 bit / 16 gradation) is written. In conjunction with this, if the limiter current of the low-
図7は、プロセスばらつき調整のカレントミラー回路308によるプロセスばらつきを調整する方法を示す説明図である。図7(a)は正常状態のVCO特性である。
FIG. 7 is an explanatory diagram showing a method for adjusting process variations by the
プロセスばらつきによりVthが小さくなった場合、リング発振器107が遅くなるため、図7(b)に示すように、周波数/制御電流の傾きが下がってくる。そこで、プロセスばらつき調整のカレントミラー回路308により電流量を増加させ、制御電流/発振器制御電圧の傾きを引き上げる(電流を増やす)。これにより、周波数/発振器制御電圧の特性が正常状態と同じ傾きとなり、プロセスばらつきが調整される。
When Vth becomes small due to process variations, the
また、プロセスばらつきによりVthが大きくなった場合、リング発振器107が速くなるため、図7(c)に示すように、周波数/制御電流の傾きが上がってくる。そこで、プロセスばらつき調整のカレントミラー回路308により電流量を低減させ、制御電流/発振器制御電圧の傾きを引き下げる(電流を減らす)。これにより、周波数/発振器制御電圧の特性が正常状態と同じ傾きとなり、プロセスばらつきが調整される。
Further, when Vth increases due to process variations, the
したがって、本実施の形態の電圧制御型発振器(VCO)によれば、プロセスばらつきによるVCO発振範囲の変動を抑えることができる。その理由は、以下のとおりである。 Therefore, according to the voltage controlled oscillator (VCO) of the present embodiment, fluctuations in the VCO oscillation range due to process variations can be suppressed. The reason is as follows.
すなわち、MOS素子(トランジスタ)のばらつきは、Vth(しきい値電圧)のばらつきで見ることができる。Vthは製造範囲内で、ウエハごとにばらつく。リング発振器の電流−周波数の関係は、Vthのばらつきに関係し、Vthが大きくなると周波数が下がり(遅くなり)、Vthが小さくなると周波数は上がる(速くなる)。したがって、LSI選別工程で、一定電流での発振周波数を見て、プロセスばらつきを加味して個々のLSIに対して調整を行い、その結果をヒューズで格納する。 That is, the variation of MOS elements (transistors) can be seen by the variation of Vth (threshold voltage). Vth varies from wafer to wafer within the manufacturing range. The current-frequency relationship of the ring oscillator is related to the variation in Vth. When Vth increases, the frequency decreases (slows), and when Vth decreases, the frequency increases (fastens). Therefore, in the LSI selection process, the oscillation frequency at a constant current is observed, adjustments are made to individual LSIs in consideration of process variations, and the results are stored in fuses.
本発明の着目点は、リーク電流もまたVthに依存して変化することである。Vthが大きくなるとリーク電流は減り、Vthが小さくなるとリーク電流は増える。したがって、同じ結果を参照して、低域リミッタの減算回路の電流値を変化させる。Vthが大きくなると、減算電流を減らし、小さくなると減算電流を増やす。このことによって、電流変動をほぼキャンセルできる。 The point of interest of the present invention is that the leakage current also changes depending on Vth. As Vth increases, the leakage current decreases, and as Vth decreases, the leakage current increases. Therefore, referring to the same result, the current value of the subtractor circuit of the low-frequency limiter is changed. When Vth is increased, the subtraction current is decreased, and when Vth is decreased, the subtraction current is increased. As a result, the current fluctuation can be almost canceled.
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 Although the invention made by the present inventor has been specifically described based on the embodiment, the invention is not limited to the embodiment and can be variously modified without departing from the scope of the invention. Needless to say.
本発明は、広い可変範囲を要求されるVCOに利用可能である。リーク電流の多い微細化プロセスでVCOを設計する場合や、消費電流の小さなリング発振器により低速で発振させる必要のある場合などは、特に有効である。 The present invention is applicable to a VCO that requires a wide variable range. This is particularly effective when a VCO is designed by a miniaturization process with a large leakage current or when it is necessary to oscillate at a low speed by a ring oscillator with a small current consumption.
101 位相周波数比較器
102 チャージポンプ
103 ループフィルタ
104 VCO(電圧制御型発振器)
105 分周回路
106 電圧電流変換回路
107 リング発振器
301,307,308,311 カレントミラー回路
303,304,310,601〜605 トランジスタ
305 抵抗
306 容量
309 低域リミッタ
312 差動増幅器
606〜609 スイッチ
610〜613 インバータ
101
105
Claims (5)
前記電圧電流変換回路で変換された電流により発振周波数が制御されるリング発振器とを有し、
前記電圧電流変換回路は、周波数範囲を調整する第1のカレントミラー回路と、減算電流を発生する低域リミッタと、プロセスばらつきを調整する第2のカレントミラー回路とを有し、
前記低域リミッタは、プロセスばらつきの変動に応じて前記減算電流が調整される機能を有することを特徴とする電圧制御型発振器。 A voltage-current conversion circuit for converting an input voltage into a current;
A ring oscillator whose oscillation frequency is controlled by the current converted by the voltage-current conversion circuit,
The voltage-current conversion circuit includes a first current mirror circuit that adjusts a frequency range, a low-frequency limiter that generates a subtraction current, and a second current mirror circuit that adjusts process variation,
The low-frequency limiter has a function of adjusting the subtraction current in accordance with a variation in process variation.
前記低域リミッタの減算電流は、前記電圧制御型発振器の選別工程において調整されることを特徴とする電圧制御型発振器。 The voltage controlled oscillator according to claim 1, wherein
The subtracting current of the low-frequency limiter is adjusted in the selection step of the voltage controlled oscillator.
前記低域リミッタの減算電流は、ヒューズを切断することにより調整されることを特徴とする電圧制御型発振器。 The voltage controlled oscillator according to claim 1, wherein
The subtracting current of the low-frequency limiter is adjusted by cutting a fuse.
前記低域リミッタの減算電流は、前記第2のカレントミラー回路と連動して調整されることを特徴とする電圧制御型発振器。 The voltage controlled oscillator according to claim 1, wherein
The subtracting current of the low-frequency limiter is adjusted in conjunction with the second current mirror circuit.
前記低域リミッタは、第3のカレントミラー回路を具備して成り、
前記第3のカレントミラー回路は、複数のトランジスタと、前記複数のトランジスタを切り替える複数のスイッチとを有することを特徴とする電圧制御型発振器。 The voltage controlled oscillator according to claim 1, wherein
The low-frequency limiter comprises a third current mirror circuit,
The third current mirror circuit includes a plurality of transistors and a plurality of switches for switching the plurality of transistors.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006261812A JP2008085534A (en) | 2006-09-27 | 2006-09-27 | Voltage controlled oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006261812A JP2008085534A (en) | 2006-09-27 | 2006-09-27 | Voltage controlled oscillator |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008085534A true JP2008085534A (en) | 2008-04-10 |
Family
ID=39355954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006261812A Pending JP2008085534A (en) | 2006-09-27 | 2006-09-27 | Voltage controlled oscillator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008085534A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013085077A (en) * | 2011-10-07 | 2013-05-09 | Ricoh Co Ltd | Pll circuit |
WO2014163881A1 (en) * | 2013-03-11 | 2014-10-09 | The Regents Of The University Of California | Low jitter tunable voltage control oscillator with self calibration circuits to reduce chip fabrication process variation |
-
2006
- 2006-09-27 JP JP2006261812A patent/JP2008085534A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013085077A (en) * | 2011-10-07 | 2013-05-09 | Ricoh Co Ltd | Pll circuit |
WO2014163881A1 (en) * | 2013-03-11 | 2014-10-09 | The Regents Of The University Of California | Low jitter tunable voltage control oscillator with self calibration circuits to reduce chip fabrication process variation |
US9356582B2 (en) | 2013-03-11 | 2016-05-31 | The Regents Of The University Of California | Low jitter tunable voltage control oscillator with self calibration circuits to reduce chip fabrication process variation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7876163B2 (en) | Voltage-controlled oscillator circuit and phase locked loop circuit using the same | |
KR100509357B1 (en) | Temperature independent voltage control oscillator and method for generating frequency | |
US8134392B2 (en) | Phase locked loop | |
US7486119B2 (en) | Delay-locked loop circuit with variable bias voltages and method of clock synchronization for a semiconductor memory device | |
US7602253B2 (en) | Adaptive bandwidth phase locked loop with feedforward divider | |
JP4482524B2 (en) | PLL circuit with leakage current compensation circuit | |
US20070200635A1 (en) | Methods and apparatus for compensating a variable oscillator for process, voltage, and temperature variations using a replica oscillator | |
JP4898846B2 (en) | Hybrid current depleted phase interpolation circuit for voltage controlled devices | |
JP2020014196A (en) | Digital control oscillator including current mirror | |
JP2005123944A (en) | Pll circuit | |
JP2008085534A (en) | Voltage controlled oscillator | |
JP2015095900A (en) | Oscillator buffer and method for calibrating oscillator buffer | |
US7342461B1 (en) | Feedback circuit for minimizing VCO sensitivity | |
JP2006033197A (en) | Pll circuit | |
JP5338148B2 (en) | Semiconductor integrated circuit, temperature change detection method | |
JP2003023354A (en) | Digital controlled oscillator | |
JP2011188323A (en) | Pll circuit | |
JP4510039B2 (en) | Phase synchronization circuit | |
JP2006270225A (en) | Clock generator | |
JP2003229764A (en) | Semiconductor integrated circuit | |
KR100569878B1 (en) | The Structure of PLL Having Performance Property Through Wide Frequency Bandwidth | |
JP2002185291A (en) | Voltage-controlled oscillator and pll circuit | |
JP5231931B2 (en) | PLL circuit | |
JP4134712B2 (en) | Oscillator | |
JP2007184845A (en) | Semiconductor device |