JP2008085032A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2008085032A
JP2008085032A JP2006262374A JP2006262374A JP2008085032A JP 2008085032 A JP2008085032 A JP 2008085032A JP 2006262374 A JP2006262374 A JP 2006262374A JP 2006262374 A JP2006262374 A JP 2006262374A JP 2008085032 A JP2008085032 A JP 2008085032A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
electrode pad
bonding
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006262374A
Other languages
Japanese (ja)
Inventor
Hajime Ohashi
肇 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006262374A priority Critical patent/JP2008085032A/en
Publication of JP2008085032A publication Critical patent/JP2008085032A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

<P>PROBLEM TO BE SOLVED: To improve adhesiveness of each semiconductor chip and mold resin and to solve problems such as electric noise in a semiconductor product using a semiconductor device in the laminated semiconductor device where a plurality of semiconductor chips are laminated. <P>SOLUTION: In edge parts of a plurality of semiconductor chips, first electrode pads which are electrically connected with the outside and second electrode pads which are not electrically connected with the outside are formed. Then, the plurality of semiconductor chips are laminated. At least two semiconductor chips in the plurality of semiconductor chips are wire-bonded through the second electrode pads. In the semiconductor device, a plurality of laminated semiconductor chips and bonding wires are sealed with a prescribed resin member so as to cover them. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体チップを樹脂封止した半導体装置に関する。   The present invention relates to a semiconductor device in which a semiconductor chip is sealed with a resin.

近年、電子機器の高性能化、小型化に伴って１つのパッケージ内に複数の半導体チップを配置してマルチチップパッケージ(Multi Chip Package)とすることにより、半導体装置の高機能化と小型化とが図られている。そして、マルチチップパッケージには、複数の半導体チップを平面的に並べたものと、複数の半導体チップを厚み方向に積層したものとがある。半導体チップを平面的に並べたマルチチップパッケージは、広い実装面積を必要とするため、電子機器の小型化への寄与が小さい。このため、半導体チップを積層したスタックドＭＣＰなどの開発が盛んに行われている。   In recent years, with the increase in performance and miniaturization of electronic devices, a plurality of semiconductor chips are arranged in a single package to form a multi-chip package, thereby increasing the functionality and size of the semiconductor device. Is planned. The multi-chip package includes a plurality of semiconductor chips arranged in a plane and a plurality of semiconductor chips stacked in the thickness direction. A multi-chip package in which semiconductor chips are arranged in a plane requires a large mounting area, and therefore contributes little to downsizing of electronic devices. For this reason, the development of stacked MCPs in which semiconductor chips are stacked has been actively conducted.

上述のような積層型の半導体チップにおいては、所定の樹脂をモールドして樹脂封止することになるが、半導体チップとモールド樹脂とは異種材料であるためにその密着性が本来的に低い。特に、下段に位置する半導体チップに対しては、その上方に位置するモールド樹脂の厚さが増大するために、特に下段に位置する半導体チップに対してのモールド樹脂の密着性が低くなる傾向にある。   In the laminated semiconductor chip as described above, a predetermined resin is molded and resin-sealed. However, since the semiconductor chip and the mold resin are different materials, their adhesion is inherently low. In particular, for the semiconductor chip located at the lower stage, the thickness of the mold resin located above the semiconductor chip increases, so that the adhesion of the mold resin to the semiconductor chip located at the lower stage tends to decrease. is there.

一方、上述のような複数の半導体チップがマザーボードなどに実装される際に熱が付加されると、前記半導体チップ、特に下段に位置する半導体チップとモールド樹脂との密着性低下に起因して、これらの界面での剥離が生じるようになる。その結果、実装して得られた半導体製品の特性劣化の原因となっていた。   On the other hand, when heat is applied when a plurality of semiconductor chips as described above are mounted on a mother board or the like, due to a decrease in adhesion between the semiconductor chip, particularly the semiconductor chip located in the lower stage and the mold resin, Separation occurs at these interfaces. As a result, it has been a cause of characteristic deterioration of semiconductor products obtained by mounting.

かかる状況に鑑み、特開平６−３７２３０号公報では、基板の中心部に複数のダミーパッドを形成し、これらの少なくとも一対同士をワイヤボンディングし、前記基板とモールド樹脂との剥離を抑制することが開示されている。   In view of such a situation, Japanese Patent Laid-Open No. 6-37230 discloses that a plurality of dummy pads are formed at the center of a substrate, and at least a pair of these is wire-bonded to suppress separation between the substrate and the mold resin. It is disclosed.

また、特開平９−２４６４３１号公報では、樹脂封止される電子部品及びリードの表面を樹脂皮膜で被覆し、モールド樹脂との密着性を向上させることにより、上述した剥離を抑制することが開示されている。   Japanese Patent Application Laid-Open No. 9-246431 discloses that the above-described peeling is suppressed by covering the surfaces of electronic components and leads to be resin-sealed with a resin film and improving the adhesion to the mold resin. Has been.

さらに、特開２００５−３１７８６０号公報では、外部と電気的に接続される電極パッドに加えて、外部と電気的に接続されない電極パッドを付加的に形成し、この電極パッド上に突起状部材を形成して、半導体チップとモールド樹脂との密着性を向上させることが開示されている。
特開平６−３７２３０号 特開平９−２４６４３１号 特開２００５−３１７８６０号 Furthermore, in JP-A-2005-317860, in addition to electrode pads that are electrically connected to the outside, electrode pads that are not electrically connected to the outside are additionally formed, and protrusion-like members are formed on the electrode pads. It is disclosed to improve the adhesion between the semiconductor chip and the mold resin by forming.
JP-A-6-37230 Japanese Patent Laid-Open No. 9-246431 JP 2005-317860 A

しかしながら、上述したような方法では、特に複数の半導体チップを積層して半導体装置を製造したような場合には、各半導体チップとモールド樹脂との密着性を向上させることができず、さらに上述したように、特に下段に位置する半導体チップ上にはモールド樹脂が厚く存在することになるので、前記半導体チップとモールド樹脂との密着性を十分に採ることができないという問題を解消することができないでいた。   However, in the above-described method, particularly when a semiconductor device is manufactured by stacking a plurality of semiconductor chips, the adhesion between each semiconductor chip and the mold resin cannot be improved. In particular, since the mold resin exists thickly on the semiconductor chip located at the lower stage, the problem that the adhesion between the semiconductor chip and the mold resin cannot be taken sufficiently cannot be solved. It was.

したがって、積層型の半導体装置における各半導体チップとモールド樹脂との密着性を向上できるような技術は未だ存在しておらず、上述した半導体チップとモールド樹脂との密着性劣化による剥離に起因した、半導体製品の特性劣化などの問題を未だ解消することができないでいた。   Therefore, there is not yet a technology that can improve the adhesion between each semiconductor chip and the mold resin in the stacked semiconductor device, which is caused by the peeling due to the adhesion deterioration between the semiconductor chip and the mold resin described above. Problems such as deterioration of characteristics of semiconductor products have not been solved yet.

本発明は、複数の半導体チップを積層してなる積層型の半導体装置において、各半導体チップとモールド樹脂との密着性を向上させ、前記半導体装置を用いた半導体製品における特性劣化を解消することを目的とする。   The present invention relates to a stacked semiconductor device in which a plurality of semiconductor chips are stacked, to improve the adhesion between each semiconductor chip and a mold resin, and to eliminate characteristic deterioration in a semiconductor product using the semiconductor device. Objective.

上記目的を達成すべく、本発明の一態様は、
複数の半導体チップそれぞれのエッジ部において、外部と電気的に接続するための第1の電極パッドと、
前記複数の半導体チップの内、少なくとも２つ半導体チップのエッジ部において、外部と電気的に接続されない第２の電極パッドとを具え、
前記複数の半導体チップは互いに積層されるとともに、前記第２の電極パッドが形成された前記少なくとも２つの半導体チップが前記第２の電極パッドを介して互いにワイヤボンディングされ、積層された前記複数の半導体チップ及びボンディングワイヤを覆うようにして所定の樹脂部材で封止したことを特徴とする、半導体装置に関する。 In order to achieve the above object, one embodiment of the present invention provides:
In each edge portion of the plurality of semiconductor chips, a first electrode pad for electrical connection with the outside,
A second electrode pad that is not electrically connected to the outside at an edge portion of at least two of the plurality of semiconductor chips;
The plurality of semiconductor chips are stacked on each other, and the at least two semiconductor chips on which the second electrode pads are formed are wire-bonded to each other via the second electrode pads and stacked. The present invention relates to a semiconductor device characterized by being sealed with a predetermined resin member so as to cover a chip and a bonding wire.

以上、本発明の一態様によれば、複数の半導体チップを積層してなる積層型の半導体装置において、各半導体チップとモールド樹脂との密着性を向上させ、前記半導体装置を用いた半導体製品における特性劣化などの諸問題を解消することができる。   As described above, according to one embodiment of the present invention, in a stacked semiconductor device in which a plurality of semiconductor chips are stacked, in a semiconductor product using the semiconductor device, the adhesion between each semiconductor chip and a mold resin is improved. Various problems such as characteristic deterioration can be solved.

以下、本発明のその他の特徴及び利点について、発明を実施するための最良の形態に基づいて説明する。   Hereinafter, other features and advantages of the present invention will be described based on the best mode for carrying out the invention.

図１は、本発明の一例における半導体装置を概略的に示す平面図であり、図２及び図３は、それぞれ図１に示す半導体装置のＡ−Ａ線に沿って切った場合及びＢ−Ｂ線に沿って切った場合の断面図である。   1 is a plan view schematically showing a semiconductor device according to an example of the present invention. FIGS. 2 and 3 are cross-sectional views taken along the line AA of the semiconductor device shown in FIG. It is sectional drawing at the time of cutting along a line.

なお、これらの図においては、本発明の特徴を明確化すべく、実際の半導体装置とは異なるようにして描いている。例えば、以下に示すリードフレームなどは積層された半導体チップに対して互いに略平行となるようにして矩形状に描かれているが、実際のリードフレームは例えば前記半導体チップを中心として放射状に配列されている。また、リードフレームの数及びパッド数についても、実際の数とは異なる（少ない）ようにして記載している。   In these drawings, in order to clarify the features of the present invention, they are drawn differently from actual semiconductor devices. For example, the lead frames shown below are drawn in a rectangular shape so as to be substantially parallel to the stacked semiconductor chips, but the actual lead frames are arranged radially, for example, centering on the semiconductor chips. ing. Further, the number of lead frames and the number of pads are also described so as to be different (less) from the actual numbers.

図１の半導体装置１０は外部接続端子であるリードフレームを介して外部と電気的に接続されるリードフレーム型半導体装置である。この半導体装置１０は、例えば金属製の支持基板１７Ｃ上にそれぞれ矩形状の第１の半導体チップ１１、第２の半導体チップ１２、第３の半導体チップ１３及び第４の半導体チップ１４が、それぞれ絶縁層１１Ａ、１２Ａ、１３Ａ及び１４Ａを介して互いにエッジ部分（矩形における一辺）を露出するように横方向にずれた状態で互いに積層されている。   A semiconductor device 10 in FIG. 1 is a lead frame type semiconductor device electrically connected to the outside through a lead frame which is an external connection terminal. In this semiconductor device 10, for example, a rectangular first semiconductor chip 11, a second semiconductor chip 12, a third semiconductor chip 13, and a fourth semiconductor chip 14 are respectively insulated on a metal support substrate 17C. The layers 11 </ b> A, 12 </ b> A, 13 </ b> A, and 14 </ b> A are stacked on each other while being shifted in the lateral direction so as to expose edge portions (one side in the rectangle).

なお、本例においては、各半導体チップは、右方向にずれた状態で積層されているが、左方向にずれた状態で積層しても良い。また、上方向及び／又は下方向にずれるようにして積層しても良い。すなわち、各半導体チップのエッジ部分が露出し、かかる部分にワイヤボンディングを行うためのパッドを形成することができるとともに、得られる半導体装置を実装する半導体製品の要求を満足するものであれば特に限定されるものではない。   In this example, the semiconductor chips are stacked in a state shifted in the right direction, but may be stacked in a state shifted in the left direction. Moreover, you may laminate | stack so that it may shift | deviate to an upward direction and / or a downward direction. That is, the edge portion of each semiconductor chip is exposed, and a pad for performing wire bonding can be formed on such a portion, and is particularly limited as long as it satisfies the requirements of a semiconductor product for mounting the obtained semiconductor device. Is not to be done.

また、第１の半導体チップ１１のエッジ部には複数のボンディングパッド１１１Ａ、ボンディングパッド１１１Ｂが形成されている。さらに、第２の半導体チップ１２のエッジ部には複数のボンディングパッド１２１Ａ、ボンディングパッド１２１Ｂが第１の半導体チップ１１のボンディングパッド１１１Ａ、１１１Ｂに対応して形成されている。同様に、第３の半導体チップ１３のエッジ部及び第４の半導体チップ１４のエッジ部には、それぞれ複数のボンディングパッド１３１Ａ、１３１Ｂ及び１４１Ａ、１４１Ｂが第１の半導体チップ１１のボンディングパッド１１１Ａ、１１１Ｂに対応して形成されている。   A plurality of bonding pads 111 </ b> A and bonding pads 111 </ b> B are formed on the edge portion of the first semiconductor chip 11. Further, a plurality of bonding pads 121 A and bonding pads 121 B are formed on the edge portion of the second semiconductor chip 12 corresponding to the bonding pads 111 A and 111 B of the first semiconductor chip 11. Similarly, on the edge portion of the third semiconductor chip 13 and the edge portion of the fourth semiconductor chip 14, a plurality of bonding pads 131 A, 131 B and 141 A, 141 B are respectively bonded to the bonding pads 111 A, 111 B of the first semiconductor chip 11. It is formed corresponding to.

なお、各ボンディングパッドにおいて、参照符号“Ａ”が付されているものは、以下に説明するように外部との電気的接続を採るために使用されるものを表しており、参照符号“Ｂ”が付されているものは、以下に説明するように外部との電気的接続を採るためのものではなく、密着性向上のためのワイヤボンディングを行うために使用されるものであることを意味している。   Note that, in each bonding pad, the reference symbol “A” is used to represent an electrical connection with the outside as described below, and the reference symbol “B”. This means that it is not used for electrical connection with the outside as described below, but used for wire bonding to improve adhesion. ing.

また、第１の半導体チップ１１のエッジ部の近傍には、複数のリードフレーム１７が第１の半導体チップ１１のボンディングパッド１１１Ａ、１１１Ｂに対応して設けられている。   A plurality of lead frames 17 are provided in the vicinity of the edge portion of the first semiconductor chip 11 so as to correspond to the bonding pads 111 A and 111 B of the first semiconductor chip 11.

図から明らかなように、半導体チップ１１のエッジ部の中央部に設けられたボンディングパッド１１１Ａは、それぞれ対応する半導体チップ１２、１３、１４のボンディングパッド１２１Ａ、１３１Ａ、１４１Ａおよび対応するリードフレーム１７にボンディングワイヤ１５で電気的に接続され、例えば外部駆動回路（図示せず）などに電気的に接続されている。一方、半導体チップ１１のエッジ部の端部にそれぞれ２個ずつ設けられたボンディングパッド１１１Ｂは、それぞれ対応する半導体チップ１２、１３、１４のボンディングパッド１２１Ｂ、１３１Ｂ、１４１Ｂにボンディングワイヤ１６で接続されるものの、対応するリードフレーム１７には接続されない。   As is apparent from the figure, the bonding pad 111A provided at the center of the edge portion of the semiconductor chip 11 is connected to the bonding pads 121A, 131A, 141A of the corresponding semiconductor chips 12, 13, 14 and the corresponding lead frame 17, respectively. It is electrically connected by a bonding wire 15 and is electrically connected to, for example, an external drive circuit (not shown). On the other hand, two bonding pads 111B provided at each end of the edge portion of the semiconductor chip 11 are connected to bonding pads 121B, 131B, 141B of the corresponding semiconductor chips 12, 13, 14 by bonding wires 16, respectively. However, it is not connected to the corresponding lead frame 17.

さらに、積層された半導体チップ１１〜１４及びボンディングワイヤ１５，１６、並びにリードフレーム１７の端部はモールド樹脂１９で被覆され、封止される。なお、このようなモールド樹脂１９によって、半導体チップ１１〜１４に対してリードフレーム１７が固定配置されることになる。   Further, the end portions of the laminated semiconductor chips 11 to 14 and bonding wires 15 and 16 and the lead frame 17 are covered with a mold resin 19 and sealed. Note that the lead frame 17 is fixedly disposed to the semiconductor chips 11 to 14 by such a mold resin 19.

また、本例では、モールド樹脂１９の、リードフレーム１７の下側に位置する部分の厚さが、上側に位置する部分の厚さよりも大きくなっているが、これは半導体チップの積層数などに依存するものであって、リードフレーム１７の上側及び下側の樹脂厚さを適宜調節し、逆転するようにすることもできる。   In this example, the thickness of the portion of the mold resin 19 located on the lower side of the lead frame 17 is larger than the thickness of the portion located on the upper side. The upper and lower resin thicknesses of the lead frame 17 can be adjusted as appropriate, and can be reversed.

半導体チップ１１〜１４は、前記外部駆動回路などからのリードフレーム１７およびボンディングワイヤ１５を介した電気的信号によって互いに相関関係を保ちながら駆動されるようになる。一方、ボンディングワイヤ１６はリードフレーム１７に接続されていないことからも明らかなように、半導体チップ相互間の電気的接続を行うためのものではなく、例えば半導体チップ表面から発生した水分などを吸収したり、モールド樹脂１９に対してアンカー効果を発揮したりすることにより、半導体チップ１１〜１４のそれぞれと、モールド樹脂１９との密着性を高める作用効果を奏する。   The semiconductor chips 11 to 14 are driven while maintaining a correlation with each other by electrical signals from the external drive circuit and the like via the lead frame 17 and the bonding wires 15. On the other hand, as is apparent from the fact that the bonding wire 16 is not connected to the lead frame 17, it is not for electrical connection between the semiconductor chips, but for example absorbs moisture generated from the surface of the semiconductor chip. In addition, by exhibiting an anchor effect on the mold resin 19, there is an effect of increasing the adhesion between each of the semiconductor chips 11 to 14 and the mold resin 19.

すなわち、本例では、通常の電気的接続を行うボンディングパッド１１１Ａ〜１４１Ａに加えて、このような電気的接続を行わないダミーのボンディングパッド１１１Ｂ〜１４１Ｂを別途設け、これらのダミーのボンディングパッド１１１Ｂ〜１４１Ｂ同士をボンディングワイヤ１６で接続することによって、各半導体チップ１１〜１４とモールド樹脂１９との密着性の向上を図っている。   That is, in this example, in addition to the bonding pads 111A to 141A that perform normal electrical connection, dummy bonding pads 111B to 141B that do not perform such electrical connection are provided separately, and these dummy bonding pads 111B to 111B 141B is connected by the bonding wire 16, and the adhesiveness of each semiconductor chip 11-14 and the mold resin 19 is improved.

したがって、半導体装置１０を例えばマザーボードなどに実装する際に熱が付加されても、半導体チップ１１〜１４とモールド樹脂１９との密着性が十分高く保持されるので、これらの界面、特に下方に位置する半導体チップ１１や１２の界面での剥離が生じなくなる。その結果、実装して得られた半導体製品の特性劣化を抑制することができるようになる。   Accordingly, even when heat is applied when the semiconductor device 10 is mounted on, for example, a mother board, the adhesion between the semiconductor chips 11 to 14 and the mold resin 19 is kept sufficiently high. The peeling at the interface between the semiconductor chips 11 and 12 does not occur. As a result, it is possible to suppress deterioration of characteristics of the semiconductor product obtained by mounting.

なお、半導体装置１０における半導体チップ１１〜１４が上述したように追加的に形成したダミーのボンディングパッドの他に、使用しないボンディングパッドを有するような場合は、これら不使用のボンディングパッド間をボンディングワイヤ１６でワイヤボンディングすることにより、かかる領域での半導体チップとモールド樹脂との密着性を増大させることができ、半導体装置１０に対し、半導体チップ及びモールド樹脂間の付加的な密着性増大の効果を付与することができる。   When the semiconductor chips 11 to 14 in the semiconductor device 10 have bonding pads that are not used in addition to the dummy bonding pads additionally formed as described above, a bonding wire is used between these unused bonding pads. 16, the adhesion between the semiconductor chip and the mold resin in the region can be increased, and the effect of increasing the additional adhesion between the semiconductor chip and the mold resin can be obtained with respect to the semiconductor device 10. Can be granted.

また、前記不使用のボンディングパッドがＶＳＳ（ＧＮＤに相当）の機能を奏する場合、上述したワイヤボンディングを行うことにより、ＶＳＳ機能を有するボンディングパッドの実質的な体積を増大することができるため、半導体装置１０の電気的ノイズ低減という付加的な効果も得ることができる。   Further, when the unused bonding pad has a function of VSS (corresponding to GND), a substantial volume of the bonding pad having the VSS function can be increased by performing the wire bonding described above. An additional effect of reducing electrical noise of the device 10 can also be obtained.

なお、本例においては、ダミーのボンディングパッド１１１Ｂ〜１４１Ｂを特に半導体チップ１１〜１４のエッジ部の隅部に形成し、かかる位置においてワイヤボンディングを実施している。本発明者らの検討によれば、本例のような積層型の半導体装置においては、特に半導体チップの隅部においてモールド樹脂との密着性が低下し、この隅部において剥離が生じる割合が顕著になることを確認している。したがって、本例のように、半導体チップ１１〜１４のエッジ部の隅部でダミーボンディングパッド１１１Ｂ〜１４１Ｂを介してワイヤボンディングを行うことにより、半導体チップ１１~１４隅部におけるモールド樹脂１９との剥離を効果的に抑制することができるようになる。   In this example, dummy bonding pads 111B to 141B are formed particularly at the corners of the edge portions of the semiconductor chips 11 to 14, and wire bonding is performed at these positions. According to the study by the present inventors, in the stacked semiconductor device as in this example, the adhesiveness to the mold resin is lowered particularly at the corner of the semiconductor chip, and the rate at which peeling occurs at this corner is remarkable. I have confirmed that it will be. Therefore, as in this example, by performing wire bonding at the corners of the edge portions of the semiconductor chips 11 to 14 via the dummy bonding pads 111B to 141B, peeling from the mold resin 19 at the corner portions of the semiconductor chips 11 to 14 is performed. Can be effectively suppressed.

但し、ダミーのボンディングパッド１１１Ｂ〜１４１Ｂは必ずしも半導体チップ１１〜１４のエッジ部の隅部に形成することを必須の要件とするものではなく、任意の位置に形成し、かかる位置での半導体チップとモールド樹脂との密着性を向上させるようにすることができる。例えば、半導体チップの中央部に形成した電気的接続を行うボンディングパッドの一部をダミーボンディングパッドとすることができる。   However, the dummy bonding pads 111B to 141B are not necessarily required to be formed at the corners of the edge portions of the semiconductor chips 11 to 14, but are formed at arbitrary positions. Adhesion with the mold resin can be improved. For example, a part of the bonding pad for electrical connection formed in the central portion of the semiconductor chip can be used as a dummy bonding pad.

また、本例のように半導体チップ１１〜１４の隅部にダミーのボンディングパッド１１１Ｂ〜１４１Ｂを設ける場合、その個数や位置については、半導体チップの大きさや積層数、あるいはその後に受ける熱処理条件などによって適宜に設定することができる。一例として挙げれば、半導体チップ１１〜１４の隅部から１５００μｍの範囲に数個のダミーボンディングパッド１１１Ｂ〜１４１Ｂが存在することが好ましく、特に８００μｍ〜１ｍｍの間に１個程度のダミーボンディングパッド１１１Ｂ〜１４１Ｂが存在することが好ましい。   Further, when the dummy bonding pads 111B to 141B are provided at the corners of the semiconductor chips 11 to 14 as in this example, the number and position thereof depend on the size of the semiconductor chips, the number of stacked layers, or the heat treatment conditions received thereafter. It can be set appropriately. As an example, it is preferable that several dummy bonding pads 111B to 141B exist in the range of 1500 μm from the corners of the semiconductor chips 11 to 14, and in particular, about one dummy bonding pad 111B to about 800 μm to 1 mm. 141B is preferably present.

さらに、本例では、４つの半導体チップ１１〜１４を積層するようにして半導体装置１０を構成しているが、半導体チップの数については、２〜３個あるいは５個以上とすることもできる。   Furthermore, in this example, the semiconductor device 10 is configured by stacking four semiconductor chips 11 to 14. However, the number of semiconductor chips may be two or three or five or more.

また、本例では、４つの半導体チップ１１〜１４の総てにおいてダミーのボンディングパッド１１１Ｂ〜１４１Ｂを形成し、これらを順次にワイヤボンディングしているが、２以上を適宜に選択してワイヤボンディングを行うようにすることもできる。例えば、第１の半導体チップ１１と第２の半導体チップ１２、第２の半導体チップ１２と第３の半導体チップ１３、又は第１の半導体チップ１１と第３の半導体チップ１３などとをワイヤボンディングすることもできる。さらには、第１の半導体チップ１１、第２の半導体チップ１２の２つのみをワイヤボンディングすることもできる。このような場合は、ワイヤボンディングした領域においてのみ、半導体チップとモールド樹脂との密着性を向上させることができる。   Further, in this example, dummy bonding pads 111B to 141B are formed in all of the four semiconductor chips 11 to 14, and these are sequentially wire-bonded. However, two or more are appropriately selected for wire bonding. You can also do it. For example, the first semiconductor chip 11 and the second semiconductor chip 12, the second semiconductor chip 12 and the third semiconductor chip 13, or the first semiconductor chip 11 and the third semiconductor chip 13 are wire-bonded. You can also. Furthermore, only two of the first semiconductor chip 11 and the second semiconductor chip 12 can be wire-bonded. In such a case, the adhesion between the semiconductor chip and the mold resin can be improved only in the wire-bonded region.

図４は、本発明の他の例における半導体装置を概略的に示す平面図であり、図５及び図６は、それぞれ図４に示す半導体装置のＣ−Ｃ線に沿って切った場合及びＤ−Ｄ線に沿って切った場合の断面図である。   FIG. 4 is a plan view schematically showing a semiconductor device according to another example of the present invention. FIGS. 5 and 6 are a cross-sectional view taken along line CC of the semiconductor device shown in FIG. It is sectional drawing at the time of cutting along the -D line.

なお、これらの図においても、本発明の特徴を明確化すべく、実際の半導体装置とは異なるようにして描いている。例えば、支持基板及び／又は半導体チップ上に形成されたパッド数についても、実際の数とは異なる（少ない）ようにして記載している。さらに、支持基板上に形成されたボンディングパッドも、互いに略平行な状態で矩形状に描かれているが、実際には前記半導体チップを中心として放射状に配列されている。   These drawings are also drawn differently from actual semiconductor devices in order to clarify the features of the present invention. For example, the number of pads formed on the support substrate and / or the semiconductor chip is also described so as to be different (less) from the actual number. Further, the bonding pads formed on the support substrate are also drawn in a rectangular shape in a substantially parallel state to each other, but are actually arranged radially with the semiconductor chip as the center.

本例に示す半導体装置２０はＢＧＡ（ball grid array）型半導体装置である。この半導体装置２０は、支持基板２７上に第１の半導体チップ２１が、この第１の半導体チップ２１の上に第２の半導体チップ２２が、それぞれ絶縁層２１Ａ、２２Ａを介して互いにエッジ部分を露出するように横方向に僅かにずれた状態で互いに積層されている。   The semiconductor device 20 shown in this example is a BGA (ball grid array) type semiconductor device. In this semiconductor device 20, the first semiconductor chip 21 is formed on the support substrate 27, and the second semiconductor chip 22 is formed on the first semiconductor chip 21 through the insulating layers 21 </ b> A and 22 </ b> A. The layers are stacked so as to be exposed with a slight shift in the lateral direction.

なお、本例においても、各半導体チップは、右方向にずれた状態で積層されているが、左方向にずれた状態で積層しても良い。また、上方向及び／又は下方向にずれるようにして積層しても良い。すなわち、各半導体チップのエッジ部分が露出し、かかる部分にワイヤボンディングを行うためのパッドを形成することができるとともに、得られる半導体装置を実装する半導体製品の要求を満足するものであれば特に限定されるものではない。   Also in this example, the semiconductor chips are stacked in a state shifted in the right direction, but may be stacked in a state shifted in the left direction. Moreover, you may laminate | stack so that it may shift | deviate to an upward direction and / or a downward direction. That is, the edge portion of each semiconductor chip is exposed, and a pad for performing wire bonding can be formed on such a portion, and is particularly limited as long as it satisfies the requirements of a semiconductor product for mounting the obtained semiconductor device. Is not to be done.

また、第１の半導体チップ２１のエッジ部には、中央部においてボンディングパッド２１１Ａが形成され、隅部においてボンディングパッド２１１Ｂが形成されている。さらに、第２の半導体チップ２２のエッジ部には、中央部においてボンディングパッド２２１Ａが第１の半導体チップ２１のボンディングパッド２１１Ａに対応して形成され、隅部においてボンディングパッド２２１Ｂが第１の半導体チップ２１のボンディングパッド２１１Ｂに対応して形成されている。   Further, at the edge portion of the first semiconductor chip 21, a bonding pad 211A is formed at the center portion, and a bonding pad 211B is formed at the corner portion. Further, at the edge portion of the second semiconductor chip 22, a bonding pad 221A is formed in the central portion corresponding to the bonding pad 211A of the first semiconductor chip 21, and the bonding pad 221B is formed at the corner portion of the first semiconductor chip. 21 bonding pads 211B.

なお、各ボンディングパッドにおいて、参照符号“Ａ”が付されているものは、上記例同様に、外部との電気的接続を採るために使用されるものを表しており、参照符号“Ｂ”が付されているものは、上記例同様に、外部との電気的接続を採るためのものではなく、密着性向上のためのワイヤボンディングを行うために使用されるものであることを意味している。   In each bonding pad, the reference symbol “A” is the same as that used in the above example to indicate an electrical connection with the outside, and the reference symbol “B” As in the above example, what is attached is not used for electrical connection with the outside, but is used for wire bonding for improving adhesion. .

また、支持基板２７には、半導体チップ２１の近傍には、ボンディングパッド２７１が半導体チップ２１のボンディングパッド２１１Ａ、２１１Ｂに対応して形成されている。支持基板の半導体チップ２１、２２が搭載された面とは反対側の面には外部接続端子２７３がボンディングパッド２７１に対応して複数形成されており、外部接続端子２７３とボンディングパッド２１１Ａ、２１１Ｂはそれぞれスルーホール２７２を介して電気的に接続されている。なお、外部接続端子２７３が形成された面上にはダミー端子２７４も形成されている。   Further, bonding pads 271 are formed on the support substrate 27 in the vicinity of the semiconductor chip 21 so as to correspond to the bonding pads 211A and 211B of the semiconductor chip 21. A plurality of external connection terminals 273 corresponding to the bonding pads 271 are formed on the surface of the support substrate opposite to the surface on which the semiconductor chips 21 and 22 are mounted. The external connection terminals 273 and the bonding pads 211A and 211B are Each is electrically connected through a through hole 272. A dummy terminal 274 is also formed on the surface on which the external connection terminal 273 is formed.

図から明らかなように、半導体チップ２１の、エッジ部の中央部に設けられたボンディングパッド２１１Ａは、対応する半導体チップ２２のボンディングパッド２２１Ａおよび対応する支持基板２７上のボンディングパッド２７１Ａにボンディングワイヤ２５で電気的に接続され、例えば外部駆動回路（図示せず）などに電気的に接続されている。一方、半導体チップ２１のエッジ部の隅部に設けられたボンディングパッド２１１Ｂは、対応する半導体チップ２２のボンディングパッド２２１Ｂにボンディングワイヤ２６で接続されるものの、支持基板２７の対応するボンディングパッド２７１Ｂには接続されない。   As is apparent from the figure, the bonding pad 211A provided at the center of the edge portion of the semiconductor chip 21 is bonded to the bonding pad 221A of the corresponding semiconductor chip 22 and the bonding pad 271A on the corresponding support substrate 27. For example, an external drive circuit (not shown). On the other hand, the bonding pad 211B provided at the corner of the edge portion of the semiconductor chip 21 is connected to the bonding pad 221B of the corresponding semiconductor chip 22 by the bonding wire 26, but the corresponding bonding pad 271B of the support substrate 27 has Not connected.

さらに、積層された半導体チップ２１、２２及びボンディングワイヤ２５、２６、並びに支持基板２７はモールド樹脂２９で被覆され、封止される。   Further, the stacked semiconductor chips 21 and 22, bonding wires 25 and 26, and support substrate 27 are covered with a mold resin 29 and sealed.

半導体チップ２１、２２は、外部駆動回路などからのボンディングワイヤ２５を介した電気的信号によって互いに相関関係を保ちながら駆動される。一方、ボンディングワイヤ２６はプリント基板１７のボンディングパッド２７１Ｂに接続されていないことからも明らかなように、半導体チップ相互間の電気的接続を行うためのものではなく、例えば半導体チップ表面から発生した水分などを吸収したり、モールド樹脂２９に対してアンカー効果を発揮したりすることにより、半導体チップ２１、２２のそれぞれと、モールド樹脂２９との密着性を高める作用効果を奏する。   The semiconductor chips 21 and 22 are driven while maintaining a correlation with each other by an electrical signal via a bonding wire 25 from an external drive circuit or the like. On the other hand, as is apparent from the fact that the bonding wire 26 is not connected to the bonding pad 271B of the printed circuit board 17, it is not for electrical connection between the semiconductor chips, for example, moisture generated from the surface of the semiconductor chip. By absorbing etc. or exhibiting an anchor effect on the mold resin 29, there is an effect of improving the adhesion between each of the semiconductor chips 21 and 22 and the mold resin 29.

すなわち、本例でも、通常の電気的接続を行うボンディングパッド２１１Ａ、２２１Ａに加えて、このような電気的接続を行わないダミーのボンディングパッド２１１Ｂ、２２１Ｂを別途設け、これらのダミーのボンディングパッド２１１Ｂ、２２１Ｂ同士をボンディングワイヤで接続することによって、各半導体チップ２１、２２とモールド樹脂２９との密着性の向上を図っている。   That is, also in this example, in addition to the bonding pads 211A and 221A that perform normal electrical connection, dummy bonding pads 211B and 221B that do not perform such electrical connection are separately provided, and these dummy bonding pads 211B, The adhesiveness between each of the semiconductor chips 21 and 22 and the mold resin 29 is improved by connecting 221B to each other with a bonding wire.

したがって、半導体装置２０を所定の部材などに取り付ける際の、例えば半田工程などにおいて熱が付加された場合においても、半導体チップ２１、２２とモールド樹脂２９との密着性が十分高く保持されるので、これらの界面、特に下方に位置する半導体チップ２１の界面での剥離が生じなくなる。その結果、実装して得られた半導体製品の特性劣化を抑制することができる。   Therefore, even when the semiconductor device 20 is attached to a predetermined member or the like, for example, when heat is applied in a soldering process or the like, the adhesion between the semiconductor chips 21 and 22 and the mold resin 29 is kept sufficiently high. No peeling occurs at these interfaces, particularly at the interface of the semiconductor chip 21 located below. As a result, it is possible to suppress the deterioration of characteristics of the semiconductor product obtained by mounting.

なお、半導体装置２０における半導体チップ２１、２２が上述したように追加的に形成したダミーのボンディングパッドの他に、使用しないボンディングパッドを有するような場合は、これら不使用のボンディングパッド間をワイヤボンディングすることにより、かかる領域での半導体チップとモールド樹脂との密着性を増大させることができ、半導体装置２０に対し、半導体チップ及びモールド樹脂間の付加的な密着性増大の効果を付与することができる。   In addition, when the semiconductor chips 21 and 22 in the semiconductor device 20 have bonding pads that are not used in addition to the dummy bonding pads additionally formed as described above, wire bonding between these unused bonding pads is performed. By doing so, the adhesion between the semiconductor chip and the mold resin in such a region can be increased, and an effect of increasing the additional adhesion between the semiconductor chip and the mold resin can be imparted to the semiconductor device 20. it can.

また、前記不使用のボンディングパッドがＶＳＳ（ＧＮＤに相当）の機能を奏する場合、上述したワイヤボンディングを行うことにより、ＶＳＳ機能を有するボンディングパッドの実質的な体積を増大することができるため、半導体装置２０の電気的ノイズ低減という付加的な効果も得ることができる。   Further, when the unused bonding pad has a function of VSS (corresponding to GND), a substantial volume of the bonding pad having the VSS function can be increased by performing the wire bonding described above. An additional effect of reducing electrical noise of the device 20 can also be obtained.

なお、本例においても、ダミーのボンディングパッド２１１Ｂ、２２１Ｂを特に半導体チップ２１、２２のエッジ部の隅部に形成し、かかる位置においてワイヤボンディングを実施している。したがって、顕著な割合で発生する、半導体チップ２１、２２の隅部におけるモールド樹脂２９との剥離を効果的に抑制することができるようになる。   Also in this example, dummy bonding pads 211B and 221B are formed especially at the corners of the edge portions of the semiconductor chips 21 and 22, and wire bonding is performed at these positions. Therefore, peeling from the mold resin 29 at the corners of the semiconductor chips 21 and 22 that occurs at a remarkable rate can be effectively suppressed.

但し、ダミーのボンディングパッド２１１Ｂ、２２１Ｂは必ずしも半導体チップ２１〜２４のエッジ部の端部に形成することを必須の要件とするものではなく、任意の位置に形成し、かかる位置での半導体チップとモールド樹脂との密着性を向上させるようにすることができる。例えば、半導体チップの中央部に形成した電気的接続を行うボンディングパッドの一部をダミーボンディングパッドとすることができる。   However, the dummy bonding pads 211B and 221B are not necessarily required to be formed at the end portions of the edge portions of the semiconductor chips 21 to 24. The dummy bonding pads 211B and 221B are formed at arbitrary positions, Adhesion with the mold resin can be improved. For example, a part of the bonding pad for electrical connection formed in the central portion of the semiconductor chip can be used as a dummy bonding pad.

また、本例のように半導体チップ２１〜２４の端部にダミーのボンディングパッド２１１Ｂ〜２４１Ｂを設ける場合にも、その個数や位置については、半導体チップの大きさや積層数、あるいはその後に受ける熱処理条件などによって適宜に設定することができる。一例として挙げれば、上記例同様に、半導体チップ２１〜２４の端部から１５００μｍの範囲に数個のダミーボンディングパッド２１１Ｂ〜２４１Ｂが存在することが好ましく、特に８００μｍ〜１ｍｍの間に１個程度のダミーボンディングパッド２１１Ｂ〜２４１Ｂが存在することが好ましい。   In addition, when dummy bonding pads 211B to 241B are provided at the ends of the semiconductor chips 21 to 24 as in this example, the number and position of the semiconductor chips 21 to 24 are determined according to the size of the semiconductor chips, the number of stacked layers, or the heat treatment conditions received thereafter. It can be set appropriately according to the above. As an example, like the above example, it is preferable that several dummy bonding pads 211B to 241B exist in the range of 1500 μm from the end portions of the semiconductor chips 21 to 24, and especially about one between 800 μm and 1 mm. It is preferable that dummy bonding pads 211B to 241B exist.

さらに、本例では、２つの半導体チップ２１、２２を積層するようにして半導体装置２０を構成しているが、半導体チップの数については、３個以上とすることもできる。   Furthermore, in this example, the semiconductor device 20 is configured by laminating two semiconductor chips 21 and 22, but the number of semiconductor chips may be three or more.

また、本例でも、３つ以上の半導体チップで半導体装置を構成した場合、総ての半導体チップにおいてダミーのボンディングパッドを形成し、これらを順次にワイヤボンディングしてもよいが、２以上を適宜に選択してワイヤボンディングを行うようにすることもできる。例えば、第１の半導体チップと第２の半導体チップ、第２の半導体チップと第３の半導体チップ、又は第１の半導体チップと第３の半導体チップなどとをワイヤボンディングすることもできる。   Also in this example, when a semiconductor device is constituted by three or more semiconductor chips, dummy bonding pads may be formed in all the semiconductor chips, and these may be sequentially wire-bonded. Alternatively, wire bonding can be performed. For example, the first semiconductor chip and the second semiconductor chip, the second semiconductor chip and the third semiconductor chip, or the first semiconductor chip and the third semiconductor chip can be wire-bonded.

図７は、本発明の他の例における半導体装置を概略的に示す平面図である。なお、これらの図においても、本発明の特徴を明確化すべく、実際の半導体装置とは異なるようにして描いている。例えば、支持基板及び／又は半導体チップ上に形成されたパッド数についても、実際の数とは異なる（少ない）ようにして記載している。さらに、プリント基板上に形成されたボンディングパッドも、互いに略平行な状態で矩形状に描かれているが、実際には前記半導体チップを中心として放射状に配列されている。   FIG. 7 is a plan view schematically showing a semiconductor device according to another example of the present invention. Note that these drawings are also drawn differently from actual semiconductor devices in order to clarify the features of the present invention. For example, the number of pads formed on the support substrate and / or the semiconductor chip is also described so as to be different (less) from the actual number. Further, the bonding pads formed on the printed circuit board are also drawn in a rectangular shape in a state of being substantially parallel to each other, but are actually arranged radially around the semiconductor chip.

図７の半導体装置３０は、図１と同様にリードフレームを介して外部と電気的に接続されるリードフレーム型半導体装置である。この半導体装置３０は、一対の金属製の支持基板３１上に絶縁層（図示せず）を介して第１の半導体チップ３２が載置されている。この第１の半導体チップ３２上に第２の半導体チップ３３が、絶縁層（図示せず）を介してエッジ部分（矩形における一辺）を露出するように横方向にずれた状態で積層されている。   The semiconductor device 30 in FIG. 7 is a lead frame type semiconductor device that is electrically connected to the outside via a lead frame, as in FIG. In the semiconductor device 30, a first semiconductor chip 32 is placed on a pair of metal support substrates 31 via an insulating layer (not shown). A second semiconductor chip 33 is stacked on the first semiconductor chip 32 in a laterally shifted state so as to expose an edge portion (one side in a rectangle) through an insulating layer (not shown). .

なお、本例においても、図１に関する例と同様に、各半導体チップは、右方向にずれた状態で積層されているが、左方向にずれた状態で積層しても良い。また、上方向及び／又は下方向にずれるようにして積層しても良い。すなわち、各半導体チップのエッジ部分が露出し、かかる部分にワイヤボンディングを行うためのパッドを形成することができるとともに、得られる半導体装置を実装する半導体製品の要求を満足するものであれば特に限定されるものではない。   Also in this example, as in the example relating to FIG. 1, the semiconductor chips are stacked in a state shifted in the right direction, but may be stacked in a state shifted in the left direction. Moreover, you may laminate | stack so that it may shift | deviate to an upward direction and / or a downward direction. That is, the edge portion of each semiconductor chip is exposed, and a pad for performing wire bonding can be formed on such a portion, and is particularly limited as long as it satisfies the requirements of a semiconductor product for mounting the obtained semiconductor device. Is not to be done.

第１の半導体チップ３２のエッジ部には複数のボンディングパッド３２１Ａ、３２１Ａ’、３２１Ｂが形成されている。第２の半導体チップ３３のエッジ部には複数のボンディングパッド３３１Ａ、３３１Ａ’、３３１Ｂが、第１の半導体チップ３２のボンディングパッド３２１Ａ、３２１Ａ’３２１Ｂに対応して形成されている。   A plurality of bonding pads 321 </ b> A, 321 </ b> A ′, 321 </ b> B are formed on the edge portion of the first semiconductor chip 32. A plurality of bonding pads 331 </ b> A, 331 </ b> A ′, and 331 </ b> B are formed on the edge portion of the second semiconductor chip 33 corresponding to the bonding pads 321 </ b> A and 321 </ b> A ′ 321 </ b> B of the first semiconductor chip 32.

なお、本例においても、各ボンディングパッドにおいて、参照符号“Ａ”が付されているものは、以下に説明するように外部との電気的接続を採るために使用されるものを表しており、参照符号“Ｂ”が付されているものは、以下に説明するように外部との電気的接続を採るためのものではなく、密着性向上のためのワイヤボンディングを行うために使用されるものであることを意味している。   Also in this example, in each bonding pad, the reference symbol “A” is used to represent an electrical connection with the outside as described below, Those with the reference sign “B” are not used for electrical connection with the outside as described below, but are used for wire bonding to improve adhesion. It means that there is.

また、半導体チップ３２のエッジ部の近傍には、複数のリードフレーム３４１Ａ、３４１Ａ’、３４１Ｂ、３４１Ｃが設けられている。リードフレーム３４１Ａは第１の半導体チップ３２のボンディングパッド３２１Ａに対応して設けられており、半導体装置３０のエッジ部側の辺で外部に露出している。リードフレーム３４１Ａ’は第１の半導体チップ３２のボンディングパッド３２１Ａ’に対応して設けられており、半導体装置３０におけるエッジ部側から第１の半導体チップ３２の下方を通ってエッジ部側とは反対側に延出し、リードフレーム３４１Ａとは反対側の辺にて外部に露出している。なお、リードフレーム３４１Ａ’は半導体装置３０におけるエッジ部側では外部に露出しておらず、エッジ部側とは反対側の辺においてのみ外部に露出している。   A plurality of lead frames 341A, 341A ′, 341B, and 341C are provided in the vicinity of the edge portion of the semiconductor chip 32. The lead frame 341 </ b> A is provided corresponding to the bonding pad 321 </ b> A of the first semiconductor chip 32, and is exposed to the outside on the edge portion side of the semiconductor device 30. The lead frame 341A ′ is provided corresponding to the bonding pad 321A ′ of the first semiconductor chip 32, and is opposite to the edge portion side from the edge portion side of the semiconductor device 30 through the lower portion of the first semiconductor chip 32. And is exposed to the outside on the side opposite to the lead frame 341A. The lead frame 341 </ b> A ′ is not exposed to the outside on the edge portion side in the semiconductor device 30, and is exposed to the outside only on the side opposite to the edge portion side.

リードフレーム３４１Ｂは第１の半導体チップ３２のボンディングパッド３２１Ｂに対応して設けられており、外部に露出することなく、支持基板３１に接続されている。このリードフレーム３４１Ｂはダミー端子として用いられる。リードフレーム３４１Ｃは半導体チップ３２、３３とは接続されていないダミーのリードフレームであり、半導体装置３０のエッジ部側の辺でリードフレーム３４１Ａに併設して、またエッジ部側とは反対側の辺でリードフレーム３４１Ａ’に併設されている。   The lead frame 341B is provided corresponding to the bonding pad 321B of the first semiconductor chip 32, and is connected to the support substrate 31 without being exposed to the outside. The lead frame 341B is used as a dummy terminal. The lead frame 341C is a dummy lead frame that is not connected to the semiconductor chips 32 and 33. The lead frame 341C is provided adjacent to the lead frame 341A on the edge portion side of the semiconductor device 30, and the side opposite to the edge portion side In the lead frame 341A ′.

半導体チップ３３のエッジ部の中央部に設けられたボンディングパッド３３１Ａ、３３１Ａ’は、それぞれ対応する半導体チップ３２のボンディングパッド３２１Ａ、３２１Ａ’および対応するリードフレーム３４１Ａ、３４１Ａ’にボンディングワイヤ３５で電気的に接続され、例えば外部駆動回路（図示せず）などに電気的に接続されている。半導体チップ３２のエッジ部の端部に設けられたボンディングパッド３２１Ｂは、対応する半導体チップ３３のボンディングパッド３３１Ｂにボンディングワイヤ３６で接続されるものの、外部に露出したリードフレームには接続されず、ダミー端子であるリードフレーム３４１Ｂに接続されている。   The bonding pads 331A and 331A ′ provided at the center of the edge portion of the semiconductor chip 33 are electrically connected to the bonding pads 321A and 321A ′ of the corresponding semiconductor chip 32 and the corresponding lead frames 341A and 341A ′ by bonding wires 35, respectively. For example, it is electrically connected to an external drive circuit (not shown). A bonding pad 321B provided at the end of the edge portion of the semiconductor chip 32 is connected to the bonding pad 331B of the corresponding semiconductor chip 33 by a bonding wire 36, but is not connected to the lead frame exposed to the outside, and is a dummy. It is connected to a lead frame 341B which is a terminal.

積層された半導体チップ３２、３３、ボンディングワイヤ３５、３６、支持基板３１、リードフレーム３４１Ａ、３４１Ａ’、３４１Ｂ、３４１Ｃは、モールド樹脂１９で被覆され、封止されている。   The stacked semiconductor chips 32 and 33, bonding wires 35 and 36, support substrate 31, lead frames 341A, 341A ', 341B, and 341C are covered with a mold resin 19 and sealed.

半導体チップ３２、３３は、リードフレーム３４１Ａ、３４１Ａ’およびボンディングワイヤ３５を介した前記外部駆動回路などからの電気的信号によって互いに相関関係を保ちながら駆動されるようになる。一方、ボンディングワイヤ３６は外部に接続されるリードフレームには接続されていないことから、半導体チップ相互間の電気的接続を行うためのものではなく、例えば半導体チップ表面から発生した水分などを吸収したり、モールド樹脂３７に対してアンカー効果を発揮したりすることにより、半導体チップ３２、３３のそれぞれと、モールド樹脂３７との密着性を高める作用効果を奏する。   The semiconductor chips 32 and 33 are driven while maintaining a correlation with each other by an electrical signal from the external driving circuit or the like via the lead frames 341A and 341A 'and the bonding wire 35. On the other hand, since the bonding wire 36 is not connected to the lead frame connected to the outside, the bonding wire 36 is not for electrical connection between the semiconductor chips, but absorbs moisture generated from the surface of the semiconductor chips, for example. In addition, by exhibiting an anchor effect on the mold resin 37, there is an effect of improving the adhesion between each of the semiconductor chips 32 and 33 and the mold resin 37.

すなわち、本例では、通常の電気的接続を行うボンディングパッドに加えて、電気的接続を行わないダミーのボンディングパッド３２１Ｂ、３３１Ｂを別途設け、これらのダミーのボンディングパッド同士をボンディングワイヤ３６で接続することによって、各半導体チップ３２、３３とモールド樹脂３７との密着性の向上を図っている。   That is, in this example, in addition to the bonding pads that perform normal electrical connection, dummy bonding pads 321B and 331B that do not perform electrical connection are provided separately, and these dummy bonding pads are connected by the bonding wire 36. As a result, the adhesion between the semiconductor chips 32 and 33 and the mold resin 37 is improved.

したがって、半導体装置３０を例えばマザーボードなどに実装する際に熱が付加されても、半導体チップとモールド樹脂との密着性が十分高く保持されるので、これらの界面、特に下方に位置する半導体チップの界面での剥離が生じなくなる。その結果、実装して得られた半導体製品の特性劣化を抑制することができるようになる。   Therefore, even when heat is applied when the semiconductor device 30 is mounted on, for example, a mother board or the like, the adhesion between the semiconductor chip and the mold resin is maintained sufficiently high. No peeling at the interface. As a result, it is possible to suppress deterioration of characteristics of the semiconductor product obtained by mounting.

なお、半導体装置３０における半導体チップが上述したように追加的に形成したダミーのボンディングパッドの他に、使用しないボンディングパッドを有するような場合は、これら不使用のボンディングパッド間をボンディングワイヤ３６でワイヤボンディングすることにより、かかる領域での半導体チップとモールド樹脂との密着性を増大させることができ、半導体装置に対し、半導体チップ及びモールド樹脂間の付加的な密着性増大の効果を付与することができる。   If the semiconductor chip in the semiconductor device 30 has a bonding pad that is not used in addition to the dummy bonding pad additionally formed as described above, the bonding wire 36 is used to connect the unused bonding pads. Bonding can increase the adhesion between the semiconductor chip and the mold resin in such a region, and can give the semiconductor device an additional adhesion increase effect between the semiconductor chip and the mold resin. it can.

また、前記不使用のボンディングパッドがＶＳＳ（ＧＮＤに相当）の機能を奏する場合、上述したワイヤボンディングを行うことにより、ＶＳＳ機能を有するボンディングパッドの実質的な体積を増大することができるため、半導体装置の電気的ノイズ低減という付加的な効果も得ることができる。   Further, when the unused bonding pad has a function of VSS (corresponding to GND), a substantial volume of the bonding pad having the VSS function can be increased by performing the wire bonding described above. An additional effect of reducing the electrical noise of the device can also be obtained.

なお、本例においては、ダミーのボンディングパッド３２１Ｂ、３３１Ｂを特に半導体チップのエッジ部の隅部に形成し、かかる位置においてワイヤボンディングを実施していることから、特に半導体チップの隅部において生じやすいモールド樹脂との密着性が低下を効果的に抑制することができるようになる。   In this example, dummy bonding pads 321B and 331B are formed particularly at the corners of the edge portion of the semiconductor chip, and wire bonding is performed at such positions, so that they are particularly likely to occur at the corner of the semiconductor chip. The adhesiveness with the mold resin can effectively suppress the decrease.

以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。   While the present invention has been described in detail based on the above specific examples, the present invention is not limited to the above specific examples, and various modifications and changes can be made without departing from the scope of the present invention.

例えば、上記例では単独の半導体装置のみに着目し、その構成要素である複数の半導体チップにダミーのボンディングパッドを設け、ワイヤボンディングを行って、半導体チップとモールド樹脂との密着性を向上させるようにしている。しかしながら、複数の半導体装置が、例えばプリント基板上で並列に配置されているような場合、隣接した半導体装置の、構成半導体チップ同士をダミーのボンディングパッドを介してワイヤボンディングすることによっても上述したような作用効果、すなわち半導体チップとモールド樹脂との密着性を向上させることができる。   For example, in the above example, attention is paid only to a single semiconductor device, and dummy bonding pads are provided on a plurality of semiconductor chips that are constituent elements thereof, and wire bonding is performed to improve the adhesion between the semiconductor chip and the mold resin. I have to. However, when a plurality of semiconductor devices are arranged in parallel on a printed circuit board, for example, as described above, the constituent semiconductor chips of adjacent semiconductor devices are wire-bonded via dummy bonding pads. It is possible to improve the advantageous effects, that is, the adhesion between the semiconductor chip and the mold resin.

但し、本発明の作用効果は、上述した積層型の半導体装置において顕著に発現されることになる。   However, the effect of the present invention is remarkably exhibited in the above-described stacked semiconductor device.

本発明の一例における半導体装置の構成を概略的に示す平面図である。It is a top view which shows roughly the structure of the semiconductor device in an example of this invention. 図１に示す半導体装置の、Ａ−Ａ線に沿って切った場合の断面図である。It is sectional drawing at the time of cutting along the AA line of the semiconductor device shown in FIG. 図１に示す半導体装置の、Ｂ−Ｂ線に沿って切った場合の断面図である。It is sectional drawing at the time of cutting along the BB line of the semiconductor device shown in FIG. 本発明の他の例における半導体装置の構成を概略的に示す平面図である。It is a top view which shows roughly the structure of the semiconductor device in the other example of this invention. 図４に示す半導体装置の、Ｃ−Ｃ線に沿って切った場合の断面図である。It is sectional drawing at the time of cutting along the CC line of the semiconductor device shown in FIG. 図４に示す半導体装置の、Ｄ−Ｄ線に沿って切った場合の断面図である。FIG. 5 is a cross-sectional view of the semiconductor device shown in FIG. 4 when cut along a line DD. 本発明のその他の例における半導体装置の構成を概略的に示す平面図である。It is a top view which shows roughly the structure of the semiconductor device in the other example of this invention.

符号の説明Explanation of symbols

１０，２０，３０ 半導体装置
１１，２１，３２ 第１の半導体チップ
１２，２２，３３ 第２の半導体チップ
１３ 第３の半導体チップ
１４ 第４の半導体チップ
１５，１６，２５，２６，３５，３６ ボンディングワイヤ
１７，３４１Ａ、３４１Ａ’、３４１Ｂ、３４１Ｃ リードフレーム
１７Ｃ，２７，３１ 支持基板
１８ 絶縁層
１９、２９ モールド樹脂
１１１Ａ，１２１Ａ，１３１Ａ，１４１Ａ、２１１Ａ，２２１Ａ，３２１Ａ，３２１Ａ’，３３１Ａ’ボンディングパッド
１１１Ｂ，１２１Ｂ，１３１Ｂ，１４１Ｂ、２１１Ｂ，２２１Ｂ，３２１Ｂ，３３１Ｂ （ダミーの）ボンディングパッド
２７１ （支持基板の）ボンディングパッド
２７２ スルーホール
２７３ 外部接続端子
２７４ ダミー端子 10, 20, 30 Semiconductor device 11, 21, 32 First semiconductor chip 12, 22, 33 Second semiconductor chip 13 Third semiconductor chip 14 Fourth semiconductor chip 15, 16, 25, 26, 35, 36 Bonding wire 17,341A, 341A ', 341B, 341C Lead frame 17C, 27, 31 Support substrate 18 Insulating layer 19, 29 Mold resin 111A, 121A, 131A, 141A, 211A, 221A, 321A, 321A', 331A 'Bonding pad 111B, 121B, 131B, 141B, 211B, 221B, 321B, 331B (dummy) bonding pad 271 (supporting substrate) bonding pad 272 Through hole 273 External connection terminal 274 Dummy terminal

Claims (5)

複数の半導体チップそれぞれのエッジ部において、外部と電気的に接続するための第1の電極パッドと、
前記複数の半導体チップの内、少なくとも２つ半導体チップのエッジ部において、外部と電気的に接続されない第２の電極パッドとを具備し、
前記複数の半導体チップは互いに積層されるとともに、前記第２の電極パッドが形成された前記少なくとも２つの半導体チップが前記第２の電極パッドを介して互いにワイヤボンディングされ、積層された前記複数の半導体チップ及びボンディングワイヤを覆うようにして所定の樹脂部材で封止したことを特徴とする半導体装置。 In each edge portion of the plurality of semiconductor chips, a first electrode pad for electrical connection with the outside,
A second electrode pad not electrically connected to the outside at an edge portion of at least two of the plurality of semiconductor chips;
The plurality of semiconductor chips are stacked on each other, and the at least two semiconductor chips on which the second electrode pads are formed are wire-bonded to each other via the second electrode pads and stacked. A semiconductor device characterized in that it is sealed with a predetermined resin member so as to cover a chip and a bonding wire. 前記第２の電極パッドは、前記複数の半導体チップそれぞれのエッジ部の、隅部に設けられたことを特徴とする請求項１に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the second electrode pad is provided at a corner portion of an edge portion of each of the plurality of semiconductor chips. 支持基板と、
前記支持基板上に設けられた第１の半導体チップであって、外部と電気的に接続するための第1の電極パッドが中央部にかつ外部と電気的に接続されない第２の電極パッドが隅部に形成されたエッジ部を有する第１の半導体チップと、
前記第１の半導体チップのエッジ部が露出するよう前記第１の半導体チップ上に積層された第２の半導体チップと、
前記第１の電極パッドに対応して設けられた外部接続端子と、
前記第２の電極パッドに対応して設けられたダミー端子と、
前記外部接続端子と前記第１の電極パッドとを電気的に接続する第１のボンディングワイヤと、
前記ダミー端子と前記第２の電極パッドとを接続する第２のボンディングワイヤと
を具備したことを特徴とする半導体装置。 A support substrate;
A first semiconductor chip provided on the support substrate, wherein a first electrode pad for electrical connection to the outside is provided at the center and a second electrode pad that is not electrically connected to the outside is provided at a corner. A first semiconductor chip having an edge portion formed in the portion;
A second semiconductor chip stacked on the first semiconductor chip such that an edge portion of the first semiconductor chip is exposed;
An external connection terminal provided corresponding to the first electrode pad;
Dummy terminals provided corresponding to the second electrode pads;
A first bonding wire for electrically connecting the external connection terminal and the first electrode pad;
A semiconductor device comprising: a second bonding wire that connects the dummy terminal and the second electrode pad. 支持基板と、
前記支持基板上に設けられた第１の半導体チップであって、外部と電気的に接続するための第1の電極パッドが中央部にかつ外部と電気的に接続されない第２の電極パッドが隅部に形成された第１のエッジ部を有する第１の半導体チップと、
前記第１の半導体チップのエッジ部が露出するよう前記第１の半導体チップ上に積層された第２の半導体チップであって、外部と電気的に接続するための第３の電極パッドが中央部にかつ外部と電気的に接続されない第４の電極パッドが隅部に形成された第２のエッジ部を有する第２の半導体チップと、
前記第１の電極パッドに対応して設けられた外部接続端子と、
前記第２の電極パッドに対応して設けられたダミー端子と、
前記外部接続端子および前記第１の電極パッドならびに前記第３の電極パッドを電気的に接続する第１のボンディングワイヤと、
前記ダミー端子および前記第２の電極パッドならびに前記第４の電極パッドを接続する第２のボンディングワイヤと
を具備したことを特徴とする半導体装置。 A support substrate;
A first semiconductor chip provided on the support substrate, wherein a first electrode pad for electrical connection to the outside is provided at the center and a second electrode pad that is not electrically connected to the outside is provided at a corner. A first semiconductor chip having a first edge portion formed in the portion;
A second semiconductor chip stacked on the first semiconductor chip so that an edge portion of the first semiconductor chip is exposed, and a third electrode pad for electrically connecting to the outside is a central portion And a second semiconductor chip having a second edge portion formed at the corner with a fourth electrode pad that is not electrically connected to the outside,
An external connection terminal provided corresponding to the first electrode pad;
Dummy terminals provided corresponding to the second electrode pads;
A first bonding wire that electrically connects the external connection terminal, the first electrode pad, and the third electrode pad;
A semiconductor device, comprising: the dummy terminal, the second electrode pad, and a second bonding wire that connects the fourth electrode pad. 前記外部接続端子および前記ダミー端子は外部に露出しないリードフレームであり、このリードフレームは前記支持基板に接続されていることを特徴とする請求項３および４に記載の半導体装置。   5. The semiconductor device according to claim 3, wherein the external connection terminal and the dummy terminal are lead frames that are not exposed to the outside, and the lead frames are connected to the support substrate.
JP2006262374A 2006-09-27 2006-09-27 Semiconductor device Withdrawn JP2008085032A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006262374A JP2008085032A (en) 2006-09-27 2006-09-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006262374A JP2008085032A (en) 2006-09-27 2006-09-27 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2008085032A true JP2008085032A (en) 2008-04-10

Family

ID=39355583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006262374A Withdrawn JP2008085032A (en) 2006-09-27 2006-09-27 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2008085032A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182873A (en) * 2009-02-05 2010-08-19 Toshiba Corp Semiconductor device
US8368197B2 (en) 2009-09-24 2013-02-05 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the semiconductor package
CN110444528A (en) * 2018-05-04 2019-11-12 晟碟信息科技（上海）有限公司 Semiconductor device comprising illusory pull-down wire bonding
CN111081648A (en) * 2018-10-18 2020-04-28 爱思开海力士有限公司 Semiconductor package including support block supporting upper chip laminate

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182873A (en) * 2009-02-05 2010-08-19 Toshiba Corp Semiconductor device
US8912636B2 (en) 2009-02-05 2014-12-16 Kabushiki Kaisha Toshiba Semiconductor device
US8368197B2 (en) 2009-09-24 2013-02-05 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the semiconductor package
CN110444528A (en) * 2018-05-04 2019-11-12 晟碟信息科技（上海）有限公司 Semiconductor device comprising illusory pull-down wire bonding
CN110444528B (en) * 2018-05-04 2021-04-20 晟碟信息科技（上海）有限公司 Semiconductor device including dummy pull-down wire bond
US11031372B2 (en) 2018-05-04 2021-06-08 Western Digital Technologies, Inc. Semiconductor device including dummy pull-down wire bonds
CN111081648A (en) * 2018-10-18 2020-04-28 爱思开海力士有限公司 Semiconductor package including support block supporting upper chip laminate
CN111081648B (en) * 2018-10-18 2023-08-22 爱思开海力士有限公司 Semiconductor package including support block supporting chip stack

Similar Documents

Publication Publication Date Title
KR101397203B1 (en) Semiconductor device
JP2004172157A (en) Semiconductor package and package stack semiconductor device
KR20090104478A (en) Complex semiconductor package and method of fabricating the same
KR20090050810A (en) Package on package with improved joint reliability
TWI430425B (en) Integrated circuit package system employing bump technology
JP2006196709A (en) Semiconductor device and manufacturing method thereof
JP2009099697A (en) Semiconductor apparatus and method of manufacturing the same
JP2007088453A (en) Method of manufacturing stack die package
KR100744146B1 (en) Semiconductor package for connecting wiring substrate and chip using flexible connection plate
JP5358089B2 (en) Semiconductor device
JP2008085032A (en) Semiconductor device
KR101352814B1 (en) Multi chip stacked package
JP5972539B2 (en) Semiconductor device
JP5181626B2 (en) Multilayer printed circuit board and inverter device
JP2010087403A (en) Semiconductor device
JP2010073771A (en) Mounting structure for semiconductor device
JP2007116030A (en) Semiconductor device and semiconductor package using it
JP2005150771A (en) Wiring board, semiconductor device, and package stacks semiconductor device
JP4652428B2 (en) Semiconductor device and manufacturing method thereof
JP2005209899A (en) Relay member and multichip package using relay member
KR100907730B1 (en) Semiconductor package and manufacturing method thereof
JP5149694B2 (en) Semiconductor device and manufacturing method thereof
KR20080016124A (en) Semiconductor package and method for fabricating the same
KR20110056769A (en) Interposer for stack package and stack package using the interposer
JP2005303185A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091201