JP2008078812A - 画像読取信号処理ｉｃおよび画像読取装置と画像形成装置 - Google Patents

Abstract

【課題】ＣＰＵによるソフトウエア処理によらず、画像読取信号処理ＩＣ内で可変ゲインアンプのゲイン調整（ＡＧＣ）や、基準白板の読取異常を検出できるようにする。
【解決手段】基準白板を読み取って電気信号に変換したアナログ画像信号が入力されたときに、Ａ／Ｄ変換回路１５が出力するデジタル画像データの１ライン分の信号レベルを検出し、その値が基準レベルの目標値に近づくように、可変ゲインアンプ１４のゲインを制御するＡＧＣ回路１７を内蔵する。ＡＧＣ回路１７は、自動ゲイン調整時以外にも１ライン毎の画像データの最大値を検出し、内蔵する異常検出回路１９が、その１ライン毎の画像データの最大値を予め設定された異常検出レベルと比較し、その最大値が異常検出レベルより小さかった場合に、基準白板の読取異常を検出する。
【選択図】 図１

Description

この発明は、画像情報を光学的に読み取って電気信号に変換したアナログ画像信号を入力して、増幅した後デジタル画像データに変換して出力する画像読取信号処理ＩＣ、およびそれを使用するイメージスキャナ等の画像読取装置、さらにその画像読取装置を画像読取部として備えたデジタル複写機、ファクシミリ装置、あるいはこれらの機能を複合した複合機等の画像形成装置に関する。

従来から原稿等の画像情報を主走査方向にライン走査し、その画像情報を読取手段としてのリニアイメージセンサであるＣＣＤのセンサ面上に結像させ、そのＣＣＤから得られる出力信号を利用して、該原稿等の画像情報を読み取るようにした画像読取装置が種々と提案されている。

図１７は、従来の画像読取装置における二種類の原稿読取機能を有する走査光学系部分の概略図である。この画像読取装置は、原稿載置用コンタクトガラス１上に原稿２が搭載された場合には、光源であるランプ７を点灯し、第１キャリッジ３および第２キャリッジ４を図示しないスキャナモータにより右方向に移動走査して原稿２の画像情報を読み取る読取方式を実行する。
また、ランプ７を点灯し、第１キャリッジ３および第２キャリッジ４をシートスルー用コンタクトガラス９の下方に停止させた状態で、簡略化して示す原稿搬送装置２４によって原稿２′をシートスルー用コンタクトガラス９上を通して搬送し、その搬送される原稿２′の画像情報を読み取る読取方式を選択することも可能である。

どちらの読み取り方式においても、原稿面照明用の光源であるランプ７によって照明されたコンタクトガラス１又は９上の原稿２又は２′からの画像情報に応じた反射光を、走査用の第１，第２，第３のミラー３ａ，４ａ，４ｂによって順次偏向させ、結像レンズ５によってＣＣＤ６のセンサ面上に結像させ、その画像情報を光電変換して電気信号に変換し、アナログ画像信号を出力する。その信号をＡ／Ｄ変換器によってデジタル画像データに変換することによって、原稿の画像情報をデジタル的に読み取る。
そのデジタル画像データは、画像処理回路等を経てプリンタ等の出力装置に送られ、用紙にプリント出力されたり、あるいは記憶装置に送られて画像情報が記憶される場合等種々の利用形態があり、それぞれ画像読取装置の情報として使用される。

図１７において、キャリッジが移動走査して原稿画像を読み取る場合、原稿２の画像情報を副走査方向に走査する方法としては、例えば走査用の第１、第２キャリッジ３，４を図中の矢印Ｘ方向（副走査方向）に一定の関係を維持しつつ移動させて行っている。このときの走査用の各キャリッジの走査速度は、一般に第１キャリッジ３の速度をＶとしたとき、第２キャリッジ４の走査速度がＶ／２となるように設計されている。

このように原稿を走査して画像データを読み取る場合、原稿の読み取りに先立って、図１７に示すシートスルー用コンタクトガラス９と原稿載置用コンタクトガラス１との間にあるシェーディング補正用基準白板８を走査し、シェーディング補正用データを生成してメモリに記憶しておく。そして、原稿２又は２′の画像情報を読み取る際に、その読み取った画像データを記憶したシェーディング補正用データで正規化することによって、この画像読取装置における光量分布ムラやＣＣＤ６の感度ムラなどによる出力変動を補正し、原稿の画像情報を精度よく読み取れるようにする（例えば、特許文献１及び特許文献２参照）。

特許第３２６２６０９号公報 特開２０００−１２２１８８号公報

このシェーデイング補正を正確に行うためには、基準白板８の濃度が原稿読取濃度範囲に対して正規化されていなければならない。この基準白板の濃度にばらつきがある場合には、その影響でシェーディング補正後の画像データの濃度もばらついてしまう。このような不具合を解決するために、基準白板の領域と原稿読取領域とで画像データをＡ／Ｄ変換するＡ／Ｄ変換器の基準リファレンス電圧を可変することによって、基準白板の濃度のばらつきを正規化する方法や、基準白板と読取濃度範囲に応じた基準原稿の読取データを同一のＡ／Ｄ変換器の基準リファレンス電圧にてＡ／Ｄ変換し、その変換データの比を基準白板読取データに乗算することによって基準白板の濃度のばらつきを正規化する方法などがとられている。

また、このような画像読取装置においては、基準白板はその画像読取装置の白レベルの基準であり、基準白板を読み取った場合の出力レベルがあらかじめ決められたレベル（以後「白レベル目標値」と称する）になるように調整される。
一般的には、基準白板の読み取りレベルが白レベル目標値になるように、後述する可変ゲインアンプ（ＶＧＡ）のゲインを調整することによって白レベル調整が行われる。これは、画像読取信号処理ＩＣ内部のＡ／Ｄ変換器のダイナミックレンジを極力広い範囲で使用することを可能にするためである。

そのため、従来の画像読取装置では、ＣＣＤからのアナログ画像信号をそれぞれ可変ゲインアンプで増幅するようにし、そのゲインを画像読取装置全体を制御するマイクロコンピュータ（以下「ＣＰＵ」という）によるソフトウエア処理によって制御するようにしている。
そのゲイン制御は、基準白板を読み取ったときの１ライン分の画像データ（Ａ／Ｄ変換したデータ）のピーク値を検出し、それが予め設定した所定値（目標値)と比較してその差が公差内に入るように、ピーク値が大き過ぎる場合はゲインを下げ、小さ過ぎる場合はゲインを上げるように、各可変ゲインアンプのゲインを制御する。

図１８に、このようなゲイン調整機能を有する従来の画象読取装置の一例を示す。
この画象読取装置は、画像読取信号として赤（Ｒ），緑（Ｇ），青（Ｂ）の３原色に対応するアナログ画像信号ＲＯ，ＧＯ，ＢＯを出力するカラーリニア・イメージセンサであるＣＣＤ６０と、その各出力を入力して信号処理をする回路をＩＣ（半導体集積回路）化した画像読取信号処理ＩＣ１００と、その画像読取信号処理ＩＣ１００が出力する３色のデジタル画像データＤＲＯ，ＤＧＯ，ＤＢＯを入力する画像処理部１０１とからなる。

ＣＣＤ６０が出力する３原色に対応するアナログ画像信号ＲＯ，ＧＯ，ＢＯは、それぞれコンデンサＣｒ，Ｃｇ，Ｃｂを介して画像読取信号処理ＩＣ１００の各入力端子１１Ｒ，１１Ｇ，１１Ｂに入力する。
画像読取信号処理ＩＣ１００は、その各入力信号ＲＩＮ，ＧＩＮ，ＢＩＮに対して、コンデンサＣｒ，Ｃｇ，Ｃｂによる交流結合後の入力端子電位を規定するためのクランプ（ＣＬＭＰ）回路１２Ｒ，１２Ｇ，１２Ｂと、ＣＣＤ６０からの画像読取信号成分のみを取り出すためのサンプルホールド（ＳＨ）回路１３Ｒ，１３Ｇ，１３Ｂと、その各サンプルホールド後の信号を設定した増幅率で増幅する可変ゲインアンプ（ＶＧＡ）１４Ｒ，１４Ｇ，１４Ｂと、それらによって増幅したアナログ信号をそれぞれデジタル信号に変換するＡ／Ｄ変換回路（ＡＤＣ）１５Ｒ，１５Ｇ，１５Ｂとを、各色ごとに１系統ずつ有している。

そして、その各Ａ／Ｄ変換回路１５Ｒ，１５Ｇ，１５Ｂによってデジタル信号に変換された各色毎のデジタル画像データＤＲＯ，ＤＧＯ，ＤＢＯを、出力端子１６Ｒ，１６Ｇ，１６Ｂから出力して、前述したシェーディング補正機能やゲイン調整機能も有するＣＰＵ基板である画像処理部１０１へ入力させる。
この画像読取信号処理ＩＣ１００はさらに、内部の各回路の動作タイミングをとるためのタイミングジェネレータ及びインタフェース（ＴＧ＆Ｉ／Ｆ）回路１８０を備えている。

ＴＧ＆Ｉ／Ｆ回路１８０への入力信号ＣＬＭＰＩＮはクランプ（ＣＬＭＰ）回路１２Ｒ，１２Ｇ，１２Ｂを制御するためのゲート信号、ＳＨはサンプルホールド（ＳＨ）回路１３Ｒ，１３Ｇ，１３Ｂに画像信号の信号領域をサンプルさせるためのサンプルクロック、ＭＣＬＫはＡ／Ｄ変換回路（ＡＤＣ）１５Ｒ，１５Ｇ，１５Ｂを制御するための基準クロックである。これらの信号は図示しない専用のタイミング発生ＡＳＩＣから入力される。また、信号ＳＣＬＫ，ＳＤＩ，ＳＤＯ，ＣＳは画像処理部１０１の後述するＣＰＵ１０５からそれぞれＴＧ＆Ｉ／Ｆ回路１８０に入力される。
なお、各可変ゲインアンプ１４Ｒ，１４Ｇ，１４Ｂは、ＣＰＵ１０５のデータ・アドレスバスを通して設定されたゲイン設定値を保持するレジスタを持っている。

画像処理部１０１は、各色毎のデジタル画像データＤＲＯ，ＤＧＯ，ＤＢＯを入力して、変倍処理、γ変換処理、色変換処理等の画像処理を行う画像処理回路１０２と、前述したシェーディング補正などを行うために、各可変ゲインアンプ１４Ｒ，１４Ｇ，１４Ｂのゲインを調整するゲイン設定値を算出するピーク検出部１１０とＣＰＵ１０５を備えている。ピーク検出部１１０は、平均化回路１０３とピーク検出回路１０４からなる。ＣＰＵ１０５は、この画像読取装置全体を制御するＣＰＵが兼ねている。

この画像読取装置におけるシェーディング補正時の白レベル調整動作は、次のように行われる。
前述した基準白板を読取った時に、画像読取信号処理ＩＣ１００から出力される画像データＤＲＯ，ＤＧＯ，ＤＢＯは、後段の画像処理部１０１の画像処理回路１０２に入力されるが、同時にピーク検出部１１０にも入力され、平均化回路１０３でノイズ除去のために平均化処理がなされた後、ピーク検出回路１０４で１ライン中の有効画像領域内でのピークレベルが検出される。

そして、その検出されたピークレベルが白レベル目標値±公差の範囲に入っているどうかをＣＰＵ１０５が判断し、白レベル目標値±公差の範囲内に入っていない場合には、調整目標値と現在の基準白板の読取画像データレベルとの差分から次に設定するゲイン（ＶＧＡ設定値）の演算を行い、画像読取信号処理ＩＣ１００内の各可変ゲインアンプ（ＶＧＡ）１４Ｒ，１４Ｇ，１４Ｂのレジスタにゲイン設定を行う。

図１８に示す画像処理部１０１のＣＰＵ１０５と画像読取信号処理ＩＣ１００のＴＧ＆Ｉ／Ｆ回路１８０との間のシリアルインタフェース（シリアルＳＣＬＫ，シリアルデータＳＤ，チップセレクトＣＳ）により制御されるシリアル通信により、内部データバスとアドレスバスを通して上記ゲインの設定が可能な構成になっている。
基準白板読み取り時のピークレベルが白レベル目標値±公差の範囲内になるまで、上記基準白板の読取画像データの検出と可変ゲインアンプ（ＶＧＡ）へのゲイン設定値の演算及び設定を実行する。

図１９のフローチャートを使用して、このＣＰＵ１０５による自動ゲイン調整（ＡＧＣ）動作の一例を説明する。
画像読取装置の電源ＯＮ時に、ステップＳ１で各可変ゲインアンプ（ＶＧＡ）へのゲイン初期値を設定する。ゲイン初期設定値としては固定値あるいは前回の調整の最終値等が考えられる。

次に、ステップＳ２でゲイン調整期間を示すゲート信号であるＳＨＧＴが“Ｌ”になるのを待ってピーク検出動作に移行し、ステップＳ３で図１８に示したピーク検出回路１０４がピークレベルの検出を完了したときに出す信号ＩＮＴ_Ｐｅａｋが“Ｈ”になるまで待ち、“Ｈ”になったら、ステップＳ４でその時のピークレベルと白レベル目標値を比較する。その結果が公差内であれば自動ゲイン調整を終了する。

公差外であれば、ステップＳ５で信号ＳＨＧＴが“Ｌ”でない場合は自動ゲイン調整を終了し、ＳＨＧＴ＝“Ｌ”であれば、ステップＳ６で白レベル目標値とピークレベルの差分とその時点のゲイン設定値から、次回ゲイン設定値を計算する。そして、ステップＳ７でその算出したゲインを画像読取信号処理ＩＣ１００に送って対応する色の可変ゲインアンプ（ＶＧＡ）のゲイン設定レジスタに設定する。
各色ごとに、１ライン中のピークレベルが白レベル目標値の公差内になるまで上記の動作を繰り返し、全て目標値に収束すれば調整終了となる。

このような調整が終了した後、画像読取装置における原稿画像の読み取り動作が可能となる。上記調整動作は、通常、画像読取装置の電源立ち上げ時又は光源の光量が変化して基準白板の読取レベルが変化した場合に行われる。
上記調整が終了した後は、基準白板の読取レベルは一定のレベル以上の出力に保たれているはずであるが、ランプやインバータの故障などの原因により、スキャン動作を行っているときにランプが不点灯になってしまった場合など、正常な原稿画像データが読み取れくなってしまう場合がある。

このような異常を検出するために、通常の原稿画像の読取動作時において、シェーディング補正データを生成するための基準白板データを読み取った時に、基準白板の画像データレベル（ピークレベル）を検出し、ＣＰＵが予め規定されている異常検出レベル（例えば、白レべルが２００以上の場合に異常検出レベルを６４とする）と比較演算を行うことによって、基準白板の読取レベル異常（ランプ消灯等による異常）の有無を検出する。

例えば、図２０のフローチャートに示すように、スキャン処理において基準白板の読み取りと原稿の読み取りを行った後、基準白板の読取レべルを確認して、基準白板の読取レベル異常か否かを判断する。異常でなければそのまま処理を終了し、異常であれば異常処理を行った後処理を終了する。
あるいは、図２１のフローチャートに示すように、基準白板の読み取りを行った後、基準白板の読取レべルを確認して、基準白板の読取レベルが異常か否かを判断する。異常でなければ原稿の読み取りを行った後処理を終了し、異常であれば異常処理を行った後処理を終了するようにしてもよい。

しかしながら、近年は画像読取装置の立ち上げ時間の高速化が求められている。ところが、上述のような従来の画像読取装置では、ＣＰＵによるソフトウエアが介在した制御によって、シェーディング補正等のための可変ゲインアンプのゲイン調整（ＡＧＣ）や、スキャン毎に基準白板の読取レベル異常の検出を行っているので、ＣＰＵの処理負荷が大きく、そのソフトウエア設計にコストがかかるばかりか、ＣＰＵ含む周辺回路が装置の立ち上げに必要な処理を行ってレディ状態になってからでないと自動ゲイン調整や基準白板の読取レベル異常の検出を行えないため、画像読取装置の立ち上がり時間の遅延を招くという問題があった。

この発明はこのような問題を解決するためになされたものであり、上述のような画像読取信号処理ＩＣを使用した画像読取装置や画像形成装置において、ＣＰＵによるソフトウエア処理によらず、画像読取信号処理ＩＣ内でシェーディング補正等のための可変ゲインアンプのゲイン調整（ＡＧＣ）や、基準白板の読取レベル異常の検出を行えるようにして、ＣＰＵの負荷低減と装置の立ち上げ時間の高速化を図り、後段の画像処理部の構成を簡素化してコストの低減も図ることを目的とする。

この発明による画像読取信号処理ＩＣは、原稿の画像情報を光学的に読み取って電気信号に変換したアナログ画像信号を入力でき、そのアナログ画像信号の指定範囲をサンプルホールドするサンプルホールド回路と、そのサンプルホールド後の信号を増幅する可変ゲインアンプと、その増幅したアナログ画像信号をデジタル画像データに変換するＡ／Ｄ変換回路とを有する画像読取信号処理ＩＣであって、上記の目的を達成するため、次のように構成したものである。
基準白板を読み取って電気信号に変換したアナログ画像信号が入力されたときに、上記Ａ／Ｄ変換回路が出力するデジタル画像データの１ライン分の信号レベルを検出し、その値が基準レベルの目標値に近づくように、上記可変ゲインアンプのゲインを制御する自動ゲイン調整回路を内蔵する。
その自動ゲイン調整回路は、自動ゲイン調整時以外にも１ライン毎の画像データの最大値を検出する手段を有する。
さらに、その１ライン毎の画像データの最大値を予め設定された異常検出レベルと比較し、上記最大値が上記異常検出レベルより小さかった場合に、基準白板の読取異常を検出する異常検出回路を内蔵した。

この画像読取信号処理ＩＣにおいて、上記異常検出回路は、上記基準白板の読取異常を検出したときには、その異常検出結果を保持するレジスタを有するとよい。
また、上記異常検出回路は、上記基準白板の読取異常を検出したときには、その異常検出結果を単線信号として外部に出力する手段を有するようにしてもよい。
上記外部に出力する単線信号は画像読取信号処理ＩＣに内蔵したＬＶＤＳ回路のＬＶＤＳ信号を利用することもできる。

上記１ライン毎の画像データの最大値を、１ラインの中で主走査方向に複数画素のデータを平均化したデータの最大値であるようにすると、ノイズの影響を除去することができる。上記１ライン毎の画像データの最大値を検出する領域は、主走査及び副走査の任意の領域およびタイミングを指定可能にすることができる。
その場合、上記１ライン毎の画像データの最大値を検出する領域およびタイミングの指定は、画像読取信号処理ＩＣのレジスタによる設定若しくは外部からの制御信号、あるいはその両方を選択的に用いることができる。

この発明による画像読取装置は、上記いずれかの画像読取信号処理ＩＣと、原稿の画像情報を光学的に読み取ってアナログ画像信号に変換し、そのアナログ画像信号を前記画像読取信号処理ＩＣに入力させるリニアイメージセンサとを備えたものである。
この画像読取装置において、上記異常検出回路が基準白板の読取異常を検出したときには画像読取動作を停止させる手段を有するとよい。
また、上記異常検出回路が基準白板の読取異常を検出したときに、操作表示部に異常発生を表示する手段を有するようにしてもよい。
さらに、上記異常検出回路が基準白板の読取異常を検出したとき、異常発生を通信手段により外部に対して通報する手段を有するようにしてもよい。

この発明による画像形成装置は、上記画像読取装置による画像読取部と、その画像読取部が出力するデジタル画像データを記録紙に印刷する画像形成部とを備えたものである。
この画像形成装置において、上記画像読取部の異常検出回路が基準白板の読取異常を検出したときには画像形成動作を停止させる手段を有するのが望ましい。
また、上記異常検出回路が基準白板の読取異常を検出したときに、操作表示部に異常発生を表示する手段を有するとよい。
さらに、上記異常検出回路が基準白板の読取異常を検出したとき、異常発生を通信手段により外部に対して通報する手段を有するようにしてもよい。

この発明によれば、画像読取信号処理ＩＣを使用した画像読取装置や画像形成装置において、ＣＰＵによるソフトウエア処理によらず、画像読取信号処理ＩＣ内でシェーディング補正等のための可変ゲインアンプの自動ゲイン調整（ＡＧＣ）や、基準白板の読取異常の検出を行えるので、ＣＰＵの負荷低減と装置の立ち上げ時間の高速化を図り、後段の画像処理部の構成を簡素化してコストの低減も図ることができる。
これが、各請求項に係る発明に共通の効果であり、各従属項に係る特有の効果については、発明の各実施の形態の説明において述べる。

以下、この発明を実施するための最良の形態を図面に基づいて具体的に説明する。
この発明による画像読取装置も、その走査光学系部分の構成は図１７によって説明した従来例と同様なものでよい。

〔第１の実施形態：図１〜図６〕
まず、この発明による画像読取信号処理ＩＣ及び画像読取装置の第１の実施形態について、図１〜図６を参照しながら説明する。
図１は、この発明による画像読取信号処理ＩＣ及び画像読取装置の第１の実施形態の構成を示すブロック図である。図１において、図１８と同じ部分には同一の符号を付している。この図１に示す画像読取信号処理ＩＣ１０は、ＡＧＣ回路１７Ｒ，１７Ｇ，１７Ｂ及び異常検出回路１９を設けた点以外は、図１８に示した画像読取信号処理ＩＣ１００と同じ構成である。

この図１に示す画象読取装置は、画像読取信号として赤（Ｒ），緑（Ｇ），青（Ｂ）の３原色に対応するアナログ画像信号ＲＯ，ＧＯ，ＢＯを出力するカラーリニア・イメージセンサであるＣＣＤ６０と、その各出力を入力して信号処理をする回路をＩＣ（半導体集積回路）化した画像読取信号処理ＩＣ１０と、その画像読取信号処理ＩＣ１０が出力する３色のデジタル画像データＤＲＯ，ＤＧＯ，ＤＢＯを入力する画像処理部３０とからなる。
ＣＣＤ６０が出力する３原色に対応するアナログ画像信号ＲＯ，ＧＯ，ＢＯは、それぞれコンデンサＣｒ，Ｃｇ，Ｃｂを介して画像読取信号処理ＩＣ１０の各入力端子１１Ｒ，１１Ｇ，１１Ｂに入力する。

画像読取信号処理ＩＣ１０は、その各入力信号ＲＩＮ，ＧＩＮ，ＢＩＮに対して、コンデンサＣｒ，Ｃｇ，Ｃｂによる交流結合後の入力端子電位を規定するためのクランプ（ＣＬＭＰ）回路１２Ｒ，１２Ｇ，１２Ｂと、ＣＣＤ６０からの画像読取信号成分のみを取り出すためのサンプルホールド（ＳＨ）回路１３Ｒ，１３Ｇ，１３Ｂと、その各サンプルホールド後の信号を設定されたゲイン（増幅率）で増幅する可変ゲインアンプ（ＶＧＡ）１４Ｒ，１４Ｇ，１４Ｂと、それらによって増幅したアナログ信号をそれぞれデジタル信号に変換するＡ／Ｄ変換回路（ＡＤＣ）１５Ｒ，１５Ｇ，１５Ｂとを、各色ごとに１系統ずつ有している。

そして、その各Ａ／Ｄ変換回路１５Ｒ，１５Ｇ，１５Ｂによってデジタル信号に変換された各色毎のデジタル画像データＤＲＯ，ＤＧＯ，ＤＢＯを、出力端子１６Ｒ，１６Ｇ，１６Ｂから出力して、ＣＰＵ基板である画像処理部３０へ入力させる。
その画像処理部３０には、各色毎のデジタル画像データＤＲＯ，ＤＧＯ，ＤＢＯを入力して、変倍処理、γ変換処理、色変換処理等の画像処理を行う画像処理回路３２と、この画像処理回路３２を含む画像読取装置全体を制御するＣＰＵ３５を有している。

画像読取信号処理ＩＣ１０にはさらに、ＡＧＣ回路１７Ｒ，１７Ｇ，１７Ｂ及び異常検出回路１９と、内部の各回路の動作タイミングをとるためのタイミングジェネレータ及びインタフェース（ＴＧ＆Ｉ／Ｆ）回路１８を備えている。

ＴＧ＆Ｉ／Ｆ回路１８への入力信号ＣＬＭＰＩＮはクランプ（ＣＬＭＰ）回路１２Ｒ，１２Ｇ，１２Ｂを制御するためのゲート信号ＣＬＭＰＩを生成するための信号、ＳＨはサンプルホールド（ＳＨ）回路１３Ｒ，１３Ｇ，１３Ｂに画像信号の信号領域をサンプルさせるためのサンプルクロックＳＨＩを生成するためのクロック、ＭＣＬＫはＡ／Ｄ変換回路（ＡＤＣ）１５Ｒ，１５Ｇ，１５Ｂを制御するための基準クロックである。これらの信号と、ＡＧＣ回路１７Ｒ，１７Ｇ，１７Ｂで使用するゲート信号ＳＨＧＴとＬＧＴは、図示しない専用のタイミング発生ＡＳＩＣから入力される。

また、信号ＳＣＬＫ，ＳＤＩ，ＳＤＯ，ＣＳは画像処理部３０のＣＰＵ３５からそれぞれＴＧ＆Ｉ／Ｆ回路１８に入力される。
なお、各可変ゲインアンプ（ＶＧＡ）１４Ｒ，１４Ｇ，１４Ｂは、ＡＧＣ回路１７Ｒ，１７Ｇ，１７Ｂによってそれぞれ設定されるゲイン設定値を保持するレジスタを持っている。

ＡＧＣ回路１７Ｒ，１７Ｇ，１７Ｂは、基準白板の読取レベルを規定の値とするためのゲイン調整をする。すなわち、ＣＣＤ６０が基準画像である基準白板８を読み取って電気信号に変換したアナログ画像信号が画像読取信号ＲＯ，ＧＯ，ＢＯとして入力されたときに、ＴＧ＆Ｉ／Ｆ回路１８から出力されるゲート信号ＳＨＧＴが“Ｌ”の期間に、それぞれＡ／Ｄ変換回路（ＡＤＣ）１５Ｒ，１５Ｇ，１５Ｂから出力される画像データＤＲＯ，ＤＧＯ、ＤＢＯの各１ライン内のピークレベルを検出して、各可変ゲインアンプ（ＶＧＡ）１４Ｒ，１４Ｇ，１４Ｂのゲインを調整する。その詳細は後述する。

異常検出回路１９は、ゲイン調整時以外の通常スキャン動作時にも各ＡＧＣ回路１７Ｒ，１７Ｇ，１７Ｂが検出する基準白板データのピークレベルを入力して、異常レベルかどうかを判定し、異常を検出したときは、ＴＧ＆Ｉ／Ｆ回路１８に異常検知信号を出力し、ＳＤＯによってＣＰＵ３５に通知する。その詳細も後述する。

図２にそのＡＧＣ回路及び異常検出回路の構成の一例を示す。
各色用のＡＧＣ回路１７Ｒ，１７Ｇ，１７Ｂは全て同じ構成なので、図２ではＡＧＣ回路１７として説明する。
このＡＧＣ回路１７は、平均化回路１７１（省略可能）、ピーク検出回路１７２、白レベル目標値を記憶するレジスタ１７３、ゲイン演算回路１７４、減算回路１７５、およびゲインレジスタ１７６からなる。

そして、ＤＩＮとして入力されるデジタル画像データ（ＤＲＯ，ＤＧＯ、ＤＢＯのいずれか）を平均化回路１７１で前後複数の画素との平均化処理を行って、ノイズ成分を除去する。その平均化回路１７１でノイズ成分を除去したデジタル画像データをピーク検出回路１７２に入力し、１ライン中の主走査ゲート信号ＬＧＴが“Ｌ”の期間におけるピークレベルを検出する。そして、ピークレベル検出が終了するタイミングでＩＮＴ_Ｐｅａｋを“Ｈ”レベルにして検出完了をゲイン演算回路１７４に通知する。

ピーク検出回路１７２で検出したピークレベルと、レジスタ１７３に設定された白レベル目標値との差の演算を減算回路１７５で行い、ゲイン演算回路１７４は、その差が白レベル目標値の公差外の場合には次回設定のゲイン演算を行い、ＧＤＡＴＡとしてゲインレジスタ１７６に設定する。このゲインレジスタ１７６に設定したゲインはＧａｉｎとして、図１に示した可変ゲインアンプ（ＶＧＡ）１４Ｒ，１４Ｇ，１４Ｂのうちの対応する色の可変ゲインアンプ（ＶＧＡ）のゲイン設定値を保持するレジスタに設定される。

また、ゲインレジスタ１７６のゲイン設定値を外部からＣＰＵ３５がＣＰＵ_ＩＦ（ＳＣＬＫ，ＣＳ，ＳＤＩ，ＳＤＯ）のシリアル通信によって、ＴＧ＆Ｉ／Ｆ回路１８を通してリードすることも可能である。レジスタ１７３の白レベル目標値に関しても、同様に外部からＣＰＵ３５によってリード／ライトが可能になっている。
このように、ゲインレジスタ１７６に設定された値がＧａｉｎとして可変ゲインアンプ（ＶＧＡ）に反映される。ゲイン演算回路１７４は、ゲート信号であるＳＨＧＴ及びＬＧＴが“Ｌ”の期間に上述の処理を行う。

平均化回路１７１は例えば図３に示すように、４個のフリップフロップ回路（ＦＦ）１７１１〜１７１４と３個の加算回路（アダー）１７１５〜１７１７とによって構成される４画素のデータの移動平均をとる移動平均回路を用いることができる。しかし、これに限るものではなく、単純平均や加重平均をとる回路を用いてもよいし、この平均化回路１７１を省略することも可能である。
ただし、平均化回路１７１を設けることにより、画像データのノイズの影響を低減し、ピーク検出回路１７２によるピークレべルの検出精度を向上させることが可能になる。

ピーク検出回路１７２は例えば図４に示すように、加算回路（アダー）１７２１、セレクタ１７２２、フリップフロップ回路（ＦＦ）１７２３，１７２４、及び反転回路１７２５から構成される。そして、平均化回路１７１でノイズの影響を低減した画像データ（この例では移動平均データ）を入力して１ライン毎にピークレベルの検出を行う。

前述したように、この画像読取装置においては基準白板の読取レベルを規定の値とするために上述のゲイン調整が実行される。
一例としては、以下のような調整動作が行われる。原稿読取装置に電源が投入されると、図１７に示した第１、第２キャリッジ３，４のホーミング動作を行い、その位置制御が可能になる。キャリッジ駆動のイニシャライズ処理が終了後、ランプ７を点灯させ、第１キャリッジ３を基準白板８の下部に移動する。そして、基準白板８の反射光をＣＣＤ６０（図１７のＣＣＤ６に相当する）により読み取る。

そのＣＣＤ６０の出力画像データが画像読取信号処理ＩＣ１０に入力され、基準白板８の読取レベルが規定の値となるように、画像読取信号処理ＩＣ１０に内蔵されたＡＧＣ回路１７Ｒ，１７Ｇ，１７Ｂと可変ゲインアンプ（ＶＧＡ）１４Ｒ，１４Ｇ，１４Ｂによってゲインの自動調整（ＡＧＣ）が実行される。そのゲインの自動調整の動作に関しては前述の通りである。
ゲインの自動調整が終了したら、ランプ７を消灯して第１キャリッジ３を待機位置（ホームポジション）に移動させる。このような調整を実行した後、原稿読取動作が可能になる。

また、この画像読取信号処理ＩＣ１０は、ＡＧＣ回路１７のピーク検出回路１７２によって、ゲイン調整時以外の通常スキャン動作時にも基準白板のピークレベルを検出し、それを異常検出回路１９に送り、異常検出回路１９が異常レベルかどうかの判定を行う。
基準白板の読取レベルが異常であると判定した場合には、異常検出結果を特定のレジスタに保持する。

その異常検出回路１９も図２に示すように、異常検出レベルレジスタ１９１、異常検出部１９２、及び異常検出フラグレジスタ１９３からなる。
異常検出のレベルは、図１に示したＣＰＵ３５によってＣＰＵ_ＩＦ（ＣＳ、ＳＣＬＫ、ＤＩ、ＤＯ）を介して予め異常検出レベルレジスタ１９１に設定される。
異常検出部１９２は例えば図５に示すように、比較回路１９２１とフリップフロップ回路（ＦＦ）１９２２からなる。

画像読取装置に対してスキャン動作を実行する指示がなされると、ランプの点灯をおこない原稿の読取動作が開始される。ブックスキャン動作の場合、前述したように図１７おける第１キャリッジ３が基準白板８及び原稿２を移動走査しながら画像データの読み取りが行われる。
図６は、図１に示した画像読取装置による画像読取時の主走査方向の同期信号及びゲート信号とＣＣＤ出力画像データとの関係を示すタイミングチャートである。主走査同期信号ＬＳＹＮＣに同期して、ＣＣＤ６０から１ライン毎の読み取りが行われる。ＣＣＤ６０の１ラインごとの出力画像データのうち、図中の主走査ゲート信号ＬＧＴが“Ｌ”の期間が、ＣＣＤ出力として有効な画像データの期間である。

図７は、同じく副走査方向の同期信号と基準白板読取領域及び原稿読取領域との関係を示すタイミングチャートである。この図に示すように、ゲート信号ＳＨＧＴが“Ｌ”の期間が基準白板読取領域であり、副走査ゲート信号ＦＧＡＴＥが“Ｌ”の期間が原稿読取領域である。
したがって、原稿スキャン中のゲート信号ＳＨＧＴが“Ｌ”の期間に基準白板のピークレベルの検出動作が実行される。
この実施形態においては、ＡＧＣ動作が終了した後にゲート信号ＳＨＧＴがアサートされた（“Ｌ”になった)場合には、ＡＧＣ回路においては１ライン毎のピーク検出のみが実行される。

図６に示す主走査ゲートＬＧＴの各ライン毎のネゲート（立上り）タイミングで、ラッチパルスＬＩＮＰＫ_ＬＡＴが発生してピーク検出データをラッチし、ピークレべルのデータが確定する。
その確定したピークレべルのデータが、異常検出回路１９の異常検出部１９２に入力され、図５に示した比較回路１９２１によって、予め異常検出レベルレジスタに設定された異常検出レベル（ＣＰＵ_ＩＦによるレジスタ設定）と比較される。

その結果、基準白板の画像データのピークレベルが異常検出レベル（基準レベル）より小さかった（Ａ＜Ｂ）場合には、比較回路１９２１の１ビット出力が“Ｌ”になり、それがフリップフロップ回路（ＦＦ）１９２２のデータとなって、異常検出信号ＷＥＲＲとして出力される。その検出結果が図２に示した異常検出フラグレジスタ１９３に保持される。この異常検出の確定タイミングは、複数ラインの画像データが基準レベルを下まわった場合に確定するようにしてもよく、異常検出結果の確定タイミングを特に規定することはない。

上記異常検出フラグレジスタ１９３の状態を図１に示したＣＰＵ３５がリードすることによって、基準白板の読取画像データのレベル異常を検知することが可能になる。
この実施形態によれば、ＣＰＵ３５によるソフトウエア処理によらず、画像読取信号処理ＩＣ１０内の各ＡＧＣ回路１７Ｒ，１７Ｇ，１７Ｂによって、シェーディング補正等のために各色ごとの可変ゲインアンプ（ＶＧＡ）１４Ｒ，１４Ｇ，１４Ｂのゲイン調整（ＡＧＣ）を行うことができ、異常検出回路１９によって基準白板の読取レベル異常の検出を行えるので、ＣＰＵ３５の負荷低減と画像読取装置の立ち上げ時間の高速化を図り、後段の画像処理部３０の構成を簡素化してコストの低減も図ることができる。この効果は、以後に説明する各実施形態に関しても共通である。

〔第２の実施形態：図８，図９〕
次に、この発明による画像読取信号処理ＩＣ及び画像読取装置の第２の実施形態について、図８及び図９を参照して説明する。
図８はその画像読取信号処理ＩＣ及び画像読取装置の構成を示すブロック図、図９は図８におけるＡＧＣ回路と異常検出回路の構成例を示すブロック図である。これらの図において、図１及び図２と同じ部分には同一の符号を付してあり、それらの説明は省略する。
なお、図８における異常検出回路１９とＣＰＵ３５及び図９における異常検出部１９２は、図１における異常検出回路１９とＣＰＵ３５及び図２における異常検出部１９２とは若干相違しており、したがって画像読取信号処理ＩＣ１０と画像処理部３０も、図８と図１では若干相違するが、便宜上同一の符号を付している。

そこで、これらの相違点についてのみ説明する。図８における異常検出回路１９は、図９に示すように異常検出部１９２から異常検出信号ＷＥＲＲを異常検出フラグレジスタ１９３に保持するだけでなく、単線信号として出力する。その異常検出信号ＷＥＲＲを画像読取信号処理ＩＣ１０の出力端子１６Ｗから外部に出力する。

一方、画像処理部３０におけるＣＰＵ３５は割込端子ＩＮＴを有し、画像読取信号処理ＩＣ１０から出力される異常検出信号ＷＥＲＲをその割込端子ＩＮＴに入力させる。したがって、異常検出回路１９によって基準白板の読取レベル異常が検出されると、直ちにＣＰＵ３５に割り込みが発生し、その割込処理において警告表示をして原稿読取を中止するなどの異常処理を実行することができる。
このように、異常検出回路１９による異常検出結果を外部に出力するので、外部での異常検出を容易にし、異常発生時の異常処理を迅速に行うことが可能になる。

〔第３の実施形態：図１０〕
次に、この発明による画像読取信号処理ＩＣ及び画像読取装置の第３の実施形態について、図１０を参照して説明する。
図１０はその画像読取信号処理ＩＣ及び画像読取装置の構成を示すブロック図であり、図１及び図８と同じ部分には同一の符号を付してあり、それらの説明は省略する。

この第３の実施形態の画像読取信号処理ＩＣ２０は、各色毎の系統のＡ／Ｄ変換回路（ＡＤＣ）１７Ｒ，１７Ｇ，１７Ｂの出力側に共通のＬＶＤＳ（Low Voltage Differenti Signal）回路２１と１個の出力端子１６を備えており、画像処理部５０における画像処理回路３２の入力側にもＬＶＤＳ回路５１を備えている。
ＬＶＤＳ回路２１は、パラレルデータを低振幅（低電圧）差動信号レベルのシリアルデータに変換して出力する。

そして、各Ａ／Ｄ変換回路（ＡＤＣ）１５Ｒ，１５Ｇ，１５Ｂから出力されるデジタル画像データＤＲＯ，ＤＧＯ，ＤＢＯに異常検出回路１９が出力する異常検出信号ＷＥＲＲをＬＶＤＳ回路２１の入力データに加えて、低振幅差動信号レベルのシリアルデータに変換して、共通の出力端子１６から出力して画像処理部５０のＬＶＤＳ回路５１に入力させ、各色の画像データは画像処理回路３２へ、異常検出信号ＷＥＲＲはＣＰＵ３５の割込端子ＩＮＴにそれぞれ入力させる。

このように、画像読取信号処理ＩＣの画像データＩＦとしてＬＶＤＳ回路が内蔵されている場合には、そのＬＶＤＳ信号中に異常検出信号をを割り当てることによって、外部ＩＦの信号線の数を増やすことなく、異常検出信号を外部に伝送することが可能になる。

〔第４の実施形態：図１１〜図１４〕
次に、この発明による画像読取信号処理ＩＣ及び画像読取装置の第４の実施形態について、図１１〜図１４を参照して説明する。
図１１はその画像読取信号処理ＩＣ及び画像読取装置の構成を示すブロック図、図１２は図１１におけるＡＧＣ回路と異常検出回路の構成例を示すブロック図である。これらの図において、第１の実施形態の図１，図２及び第２の実施形態の図８、図９と同じ部分には同一の符号を付してあり、それらの説明は省略する。

なお、図１１に示す画像読取装置の構成は、図８に示した第２の実施形態の構成と近似しているが、ＴＧ＆Ｉ／Ｆ回路１８、ＡＧＣ回路１７Ｒ，１７Ｇ，１７Ｂ、及び異常検出回路１９が図８におけるそれらの各回路とは若干相違している。したがって画像読取信号処理ＩＣ１０も、図１１と図８では若干相違するが、便宜上同一の符号を付している。
図１２に示すＡＧＣ回路１７におけるピーク検出回路１７２と、異常検出回路１９の異常検出部１９２の機能も、図９に示したピーク検出回路１７２及び異常検出部１９２の機能と若干相違するが、便宜上同一の符号を付している。

図１１に示すＴＧ＆Ｉ／Ｆ回路１８は、外部から副走査ゲート信号ＦＧＡＴＥを入力し、それを異常検出回路１９に与える。また、主走査ゲート信号ＬＧＴの他に、ゲート信号ＬＧＴ２を生成して、主走査ゲート信号ＬＧＴと共に各ＡＧＣ回路１７Ｒ，１７Ｇ，１７Ｂに与える。その主走査ゲート信号ＬＧＴとゲート信号ＬＧＴ２は、図１２に示すＡＧＣ回路１７のピーク検出回路１７２に入力する。また、副走査ゲート信号ＦＧＡＴＥは、図１２に示す異常検出回路１９の異常検出部１９２に入力する。このピーク検出回路１７２と異常検出部１９２の動作については後述する。

図１３は、この第４の実施形態の画像読取装置における基準白板の配置を示す平面図である。この画像読取装置の走査光学系における原稿載置用コンタクトガラス１上には、図１３で左側の短辺に沿って所定幅の第１の基準白板８（図１７の基準白板８と同じ）をＣＣＤ６０による主走査方向に配設する他に、図１３で上側の長辺に沿って所定幅の第２の基準白板２２を図１７に示した第１キャリッジ３および第２キャリッジ４による副走査方向に配設している。

また、シートスルー用コンタクトガラス９上の図１３で上側の短辺に沿って、所定幅の第３の基準白板２３を原稿搬送方向である副走査方向に配設している。
これらの第２の基準白板２２及び第３の基準白板２３の配設位置は、ＣＣＤ６０による主走査方向の有効画像読取範囲内であって、原稿画像としての読取領域外である。この第２の基準白板２２と第３の基準白板２３のいずれか一方のみを設けるようにしてもよい。

図１４は、図１１に示した画像読取装置による画像読取時の主走査方向の同期信号及びゲート信号とＣＣＤ出力画像データとの関係を示すタイミングチャートである。なお、副走査方向の同期信号と基準白板読取領域及び原稿読取領域の関係は、図７に示したタイミングチャートと同じである。
ゲート信号ＬＧＴ２は、ＣＣＤ６０による１ライン毎の主走査方向の読み取り時における図１３に示した第２の基準白板２２と第３の基準白板２３の読取期間を規定する信号である。

図１２に示したピーク検出回路１７２は、副走査方向における第１の基準白板８の読取領域を規定するゲート信号ＳＨＧＴが“Ｌ”の間は、１ライン毎に図１４に示す主走査ゲート信号ＬＧＴが“Ｌ”の主走査有効領域の間中、読取画像データのピークレベルを検出し、ＬＧＴの立上り時にラッチパルスＬＩＮＰＫ_ＬＡＴによってそのピークレベルのデータを確定して異常検出部１９２へ送る。

異常検出部１９２は、図７に示したゲート信号ＳＨＧＴが“Ｌ”で副走査ゲート信号ＦＧＡＴＥが“Ｈ”(原稿読取領域外)のときにピーク検出回路１７２から送られるピークレベルのデータは、第１の基準白板８の読取画像データのピークレベルとして、設定された異常検出レベルと比較し、それより小さい場合は異常検出信号ＷＥＲＲを異常検出フラグレジスタに保持すると共に、外部に出力する。この場合の動作は第２の実施形態の場合と同じである。

一方、ゲート信号ＳＨＧＴが“Ｈ”の間は、１ライン毎に図１４に示すゲート信号ＬＧＴ２が“Ｌ”の期間（原稿画像読取領域外の所定期間）だけ、ピーク検出回路１７２が読取画像データのピークレベルを検出し、そのＬＧＴ２の立上り時にラッチパルスＬＩＮＰＫ_ＬＡＴによってピークレベルのデータを確定して異常検出部１９２へ送る。
異常検出部１９２は、ゲート信号ＳＨＧＴが“Ｈ”で副走査ゲート信号ＦＧＡＴＥが“Ｌ”(原稿読取領域)のときにピーク検出回路１７２から送られるピークレベルのデータは、第２の基準白板２２又は第３の基準白板２３の読取画像データのピークレベルとして、設定された異常検出レベルと比較し、それより小さい場合は異常検出信号ＷＥＲＲを異常検出フラグレジスタに保持すると共に、外部に出力する。この動作がこの実施形態の特徴である。

この第４の実施形態の画像読取装置によれば、ブックスキャンの場合には、通常の原稿読取時にも１ライン毎に第２の基準白板２２を読み取ってその読取画像データのピークレベルを検出し、そのレベルが異常検出レベル以下になった場合には即時に異常の検出が行われる。
また、シートスルースキャンの場合にも、原稿を副走査方向に搬送しながら読み取る時に、１ライン毎に第３の基準白板２３を読み取って読取画像データのピークレベルを検出し、そのレベルが異常検出レベル以下になった場合には即時に異常の検出が行われる。

この実施形態によれば、ゲート信号ＬＧＴ２によって主走査時における読取画像データのピークレベル検出期間を任意のタイミングに変更することが可能であり、任意の領域の白レベルデータを検出することを可能にするため、多様なシステムにおける異常検出処理に対応することが可能になる。

〔画像読取信号処理ＩＣ及び画像読取装置の変更例〕
上述した各実施形態の画像読取信号処理ＩＣにおいて、主走査及び副走査のタイミング信号を画像読取信号処理ＩＣ内で生成するために、タイミング設定用レジスタをもち、その設定によって内蔵のタイミングジェネレータ（ＴＧ）によってタイミング信号を生成することが可能になる。

上記各実施形態の画像読取信号処理ＩＣにおいて、異常検出回路１９によって異常を検出した場合に、その時点で画像読取装置の動作を停止させ、異常の発生による不具合の拡大を防止するようにすることができる。
また、異常検出回路１９によって異常を検出した場合に、オペレータが操作の指示を行う画像読取装置の操作部に異常の発生を表示するようにするとよい。
さらに、異常検出回路１９によって異常を検出した場合に、異常の発生を通信回線を通してサービスセンター等の遠隔管理装置に対して異常の発生を通報することもできる。それによって、異常処理の効率の改善を図ることが可能になる。

上述した各実施形態では、ＡＧＣ回路を各色の信号系統にそれぞれ設けたが、例えば緑のデジタル画像データＤＧＯを入力してゲインを設定する１つのＡＧＣ回路１７だけを設け、そのゲインレジスタ１７６に設定されるＧａｉｎを全ての可変ゲインアンプ（ＶＧＡ）１４Ｒ，１４Ｇ，１４Ｂのレジスタに設定するようにして、画像読取信号処理ＩＣの構成を簡略化することもできる。

その場合は、異常検出回路１９も、その１つのＡＧＣ回路１７のピーク検出回路１７２だけから検出されたピークレベルのデータだけを入力して、基準白板の読取レベルの異常を検出することになる。
また、この発明はカラー画像読取装置だけでなく、モノクロの画像読取装置にも適用できる。

〔画像形成装置の実施形態：図１５〕
次に、この発明による画像形成装置の一実施形態を図１５によって説明する。
図１５はその画像形成装置の概略構成を示すブロック図である。この画像形成装置７０は、この装置全体を制御するＣＰＵ７１と、そのＣＰＵ７１の動作プログラムを格納したＲＯＭ７２と、この装置の動作に関する各種のデータを格納するとともにＣＰＵ７１のワーキングメモリともなるＲＡＭ７３と、それらを接続するバス７９とを有し、これらによってマイクロコンピュータを構成している。

さらに、操作表示部７４、画像読取部７５、画像形成部７６、ページメモリ７７、および給紙部７８等を備えており、これらもバス７９を介してＣＰＵ７１と接続されるとともに相互に接続されている。
操作表示部７４は、この装置の動作状態等の情報を表示するＬＣＤ等のディスプレイと、オペレータが各種の入力操作を行うキーボード（タッチパネルも含む）等の入力装置を備えている。画像読取部７５が基準白板の読取異常を検出したときに、その異常をこの操作表示部７４のディスプレイに表示することができる。

画像読取部７５は、前述したこの発明による画像読取装置に相当し、前述した各実施形態のいずれかの画像読取信号処理ＩＣを備えており、原稿の画像を光学的に読み取ってデジタル画像データを出力し、それをＣＰＵ７１の制御によってページメモリ７７にページ単位で蓄積する。
画像形成部７６は、そのページメモリ７７に蓄積した画像データを記録紙に印刷するレーザプリンタやインクジェットプリンタ等のプロッタである。給紙部７８は、その画像形成部７６へ記録紙を給送するため装置であり、給紙トレイ、給紙ローラ、および搬送機構などからなる。

この画像形成装置７０は、その画像読取部７５に前述したこの発明による画像読取信号処理ＩＣを使用しているので、高速な自動ゲイン調整が可能であり、且つ画像読取部７５のＣＰＵ及び／又はＣＰＵ７１がシステムの立ち上げ動作を行っている間に、並行してＡＧＣ動作を行えるため、電源投入後使用可能な状態になるまで等の立ち上げ時間を大幅に短縮することが可能になる。また、基準白板の読取異常が発生した場合には即座に検出できるので、適切な異常処理を迅速に行うことができ、自動ゲイン調整の信頼性も向上し、常に高画質の画像を形成することができる。
この画像形成装置７０は、デジタル複写機、ファクシミリ装置、あるいはそれらの機能とプリンタ等の機能を複合化した複合機などのいずれでもよい。

〔遠隔管理システム：図１６〕
図１６は、この発明による画像形成装置（ここで「複写装置」とする）７０を用いた遠隔管理システムの一例を示す構成図である。
図では、複写装置７０を１台だけ示しているが、実際には多数の複写装置７０をデータ通信装置８１及び通信回線８２を介して集中管理センターの管理装置（ホストコンピュータ）８０に接続し、その管理装置８０は通信回線８３を介してサービス拠点の各端末装置８４に接続されている。

そして、複写装置７０の画像読取部７５(図１５)の画像読取信号処理ＩＣが異常検出回路によって基準白板の読取異常を検出すると、その異常検知信号を直ちにデータ通信装置８１及び通信回線８２を介して集中管理センターの管理装置８０に通報する。それによって、管理装置８０はその常検知信号を通報してきた、複写装置７０に最も近いサービス拠点の端末装置８４に修理を依頼する。そのため、複写装置７０の速やかな復旧が可能になる。

以上説明してきたように、この発明による画像読取信号処理ＩＣは、主として原稿のカラー画像情報を読み取るイメージスキャナ等のカラー画像読取装置、さらにその画像読取装置を画像読取部として備えたデジタル複写機、ファクシミリ装置、あるいはこれらとプリンタ等の機能を複合化した複合機等のカラー画像形成装置に利用できる。それによって、これらの装置の立ち上げ時間を大幅に短縮し、基準白板の読取異常も即座に検出できるので、信頼性も高めることができる。
しかしこの発明は、カラー画像情報を読み取って処理するものに限らず、モノクロの画像情報を読み取って処理するモノクロ用画像読取装置や画像形成装置にも利用できる。

この発明による画像読取信号処理ＩＣ及び画像読取装置の第１の実施形態の構成を示すブロック図である。 図１におけるＡＧＣ回路と異常検出回路の構成例を示すブロック図である。 図２における平均化回路の構成例を示すブロック図である。 図２におけるピーク検出回路の構成例を示すブロック図である。 図２における異常検出部の構成例を示すブロック図である。 図１に示した画像読取装置による画像読取時の主走査方向の同期信号及びゲート信号とＣＣＤ出力画像データとの関係を示すタイミングチャートである。 同じくその画像読取時の副走査方向の同期信号と基準白板読取領域及び原稿読取領域の関係を示すタイミングチャートである。

この発明による画像読取信号処理ＩＣ及び画像読取装置の第２の実施形態の構成を示すブロック図である。 図８におけるＡＧＣ回路と異常検出回路の構成例を示すブロック図である。 この発明による画像読取信号処理ＩＣ及び画像読取装置の第３の実施形態の構成を示すブロック図である。 この発明による画像読取信号処理ＩＣ及び画像読取装置の第４の実施形態の構成を示すブロック図である。 図１１におけるＡＧＣ回路と異常検出回路の構成例を示すブロック図である。

この発明による画像読取装置の第４の実施形態における基準白板の配置をを示す平面図である。 図１１に示した画像読取装置による画像読取時の主走査方向の同期信号及びゲート信号とＣＣＤ出力画像データとの関係を示すタイミングチャートである。 この発明による画像形成装置の一実施形態を示すブロック図である。 この発明による画像形成装置を用いた遠隔管理システムの構成例を示すブロック図である。

従来の画像読取装置における走査光学系部分の構成例を示す概略図である。 従来の画像読取信号処理ＩＣ及び画像読取装置の一例を示すブロック図である。 図１８に示した画像読取装置のＣＰＵ１０５による自動ゲイン調整動作を説明するためのフローチャートである。 同じくその基準白板の読取レベル異常を検出する動作の一例を説明するためのフローチャートである。 同じくその基準白板の読取レベル異常を検出する動作の他の例を説明するためのフローチャートである。

符号の説明

１：原稿載置用コンタクトガラス ２，２′：原稿 ３：第１キャリッジ
３ａ：第１ミラー ４：第２キャリッジ ４ａ：第２ミラー ４ｂ：第３ミラー
５：結像レンズ ６：ＣＣＤ（リニア・イメージセンサ） ７：ランプ
８：基準白板（第１の基準白板） ９：シートスルー用コンタクトガラス
６０：ＣＣＤ（カラーリニア・イメージセンサ）
１０，２０：画像読取信号処理ＩＣ ３０，５０：画像処理部

１１Ｒ，１１Ｇ，１１Ｂ：入力端子
１２Ｒ，１２Ｇ，１２Ｂ：クランプ（ＣＬＭＰ）回路
１３Ｒ，１３Ｇ，１３Ｂ：サンプルホールド（ＳＨ）回路
１４Ｒ，１４Ｇ，１４Ｂ：可変ゲインアンプ（ＶＧＡ）
１５Ｒ，１５Ｇ，１５Ｂ：Ａ／Ｄ変換回路（ＡＤＣ）
１６Ｒ，１６Ｇ，１６Ｂ：出力端子
１７Ｒ，１７Ｇ，１７Ｂ：ＡＧＣ回路
１８：タイミングジェネレータ兼入出力回路（ＴＧ＆Ｉ／Ｆ）
１９：異常検出回路 ２１，５１：ＬＶＤＳ回路

２２：第２の基準白板 ２３：第３の基準白板
３０：画像処理部 ３２：画像処理回路 ３５：ＣＰＵ
７０：画像形成装置 ７５：画像読取部 ７６：画像形成部
１７１：平均化回路 １７２：ピーク検出回路
１７３：レジスタ（白レベル目標値を設定） １７４：ゲイン演算回路
１７５：減算回路 １７６：ゲインレジスタ
１９１：異常検出レベルレジスタ １９２：異常検出部
１９３：異常検出フラグレジスタ

Claims (15)

1. 原稿の画像情報を光学的に読み取って電気信号に変換したアナログ画像信号を入力でき、そのアナログ画像信号の指定範囲をサンプルホールドするサンプルホールド回路と、そのサンプルホールド後の信号を増幅する可変ゲインアンプと、その増幅したアナログ画像信号をデジタル画像データに変換するＡ／Ｄ変換回路とを有する画像読取信号処理ＩＣであって、
   基準白板を読み取って電気信号に変換したアナログ画像信号が入力されたときに、前記Ａ／Ｄ変換回路が出力するデジタル画像データの１ライン分の信号レベルを検出し、その値が基準レベルの目標値に近づくように、前記可変ゲインアンプのゲインを制御する自動ゲイン調整回路を内蔵し、
   該自動ゲイン調整回路が、自動ゲイン調整時以外にも１ライン毎の画像データの最大値を検出する手段を有し、
   その１ライン毎の画像データの最大値を予め設定された異常検出レベルと比較し、前記最大値が前記異常検出レベルより小さかった場合に、基準白板の読取異常を検出する異常検出回路を内蔵したことを特徴とする画像読取信号処理ＩＣ。
2. 請求項１記載の画像読取信号処理ＩＣにおいて、前記異常検出回路は、前記基準白板の読取異常を検出したときには、その異常検出結果を保持するレジスタを有することを特徴とする画像読取信号処理ＩＣ。
3. 請求項１記載の画像読取信号処理ＩＣにおいて、前記異常検出回路は、前記基準白板の読取異常を検出したときには、その異常検出結果を単線信号として外部に出力する手段を有することを特徴とする画像読取信号処理ＩＣ。
4. 請求項３記載の画像読取信号処理ＩＣにおいて、前記外部に出力する単線信号は画像読取信号処理ＩＣに内蔵したＬＶＤＳ回路のＬＶＤＳ信号であることを特徴とする画像読取信号処理ＩＣ。
5. 請求項１から４のいずれか一項に記載の画像読取信号処理ＩＣにおいて、前記１ライン毎の画像データの最大値は、１ラインの中で主走査方向に複数画素のデータを平均化したデータの最大値であることを特徴とする画像読取信号処理ＩＣ。
6. 請求項１から５のいずれか一項に記載の画像読取信号処理ＩＣにおいて、前記１ライン毎の画像データの最大値を検出する領域は、主走査及び副走査の任意の領域およびタイミングを指定可能にしたことを特徴とする画像読取信号処理ＩＣ。
7. 請求項６記載の画像読取信号処理ＩＣにおいて、前記１ライン毎の画像データの最大値を検出する領域およびタイミングの指定は、画像読取信号処理ＩＣのレジスタによる設定若しくは外部からの制御信号、あるいはその両方を選択的に用いることを特徴とする画像読取信号処理ＩＣ。
8. 請求項１から７のいずれか一項に記載の画像読取信号処理ＩＣと、原稿の画像情報を光学的に読み取ってアナログ画像信号に変換し、そのアナログ画像信号を前記画像読取信号処理ＩＣに入力させるリニアイメージセンサとを備えたことを特徴とする画像読取装置。
9. 請求項８記載の画像読取装置において、前記異常検出回路が基準白板の読取異常を検出したときには画像読取動作を停止させる手段を有することを特徴とする画像読取装置。
10. 請求項８又は９記載の画像読取装置において、前記異常検出回路が基準白板の読取異常を検出したときに、操作表示部に異常発生を表示する手段を有することを特徴とする画像読取装置。
11. 請求項８から１０のいずれか一項に記載の画像読取装置において、前記異常検出回路が基準白板の読取異常を検出したとき、異常発生を通信手段により外部に対して通報する手段を有することを特徴とする画像読取装置。
12. 請求項８に記載の画像読取装置による画像読取部と、該画像読取部が出力するデジタル画像データを記録紙に印刷する画像形成部とを備えたことを特徴とする画像形成装置。
13. 請求項１３記載の画像形成装置において、前記画像読取部の前記異常検出回路が基準白板の読取異常を検出したときには画像形成動作を停止させる手段を有することを特徴とする画像形成装置。
14. 請求項１２又は１３記載の画像形成装置において、前記異常検出回路が基準白板の読取異常を検出したときに、操作表示部に異常発生を表示する手段を有することを特徴とする画像形成装置。
15. 請求項１２から１４のいずれか一項に記載の画像読取装置において、前記異常検出回路が基準白板の読取異常を検出したとき、異常発生を通信手段により外部に対して通報する手段を有することを特徴とする画像形成装置。
    
    

Images