JP2008078730A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2008078730A JP2008078730A JP2006252483A JP2006252483A JP2008078730A JP 2008078730 A JP2008078730 A JP 2008078730A JP 2006252483 A JP2006252483 A JP 2006252483A JP 2006252483 A JP2006252483 A JP 2006252483A JP 2008078730 A JP2008078730 A JP 2008078730A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- constant current
- transistor
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
【課題】半導体集積回路の微小定電流源を共通化し小型化、低消費電力を図る。
【解決手段】発振回路400と、発振回路400で発振CLKが正しく行われているか否かを確認する発振停止検出回路300と、電源電圧VDDから一定電圧VRLを発生して発振回路400に一定電圧VRLを供給する定電圧発生回路200と、を有する半導体集積回路1であって、定電圧発生回路200と発振停止検出回路300に微小定電流Irefを供給する共通の微小定電流源100を有する。
【選択図】図1
【解決手段】発振回路400と、発振回路400で発振CLKが正しく行われているか否かを確認する発振停止検出回路300と、電源電圧VDDから一定電圧VRLを発生して発振回路400に一定電圧VRLを供給する定電圧発生回路200と、を有する半導体集積回路1であって、定電圧発生回路200と発振停止検出回路300に微小定電流Irefを供給する共通の微小定電流源100を有する。
【選択図】図1
Description
本発明は、微小定電流源から供給される微小定電流により動作する定電圧発生回路と発振停止回路を具備した半導体集積回路に関する。
近年の集積化技術、通信技術などの進歩により、携帯電話や情報端末といった各種電子機器の携帯化が進み、これらに内蔵される半導体集積回路(Integrated Circuit:以下、ICと略す。)には一層の低消費電力化が要求されている。
例えば、ウォッチ(腕時計)の場合、環境への配慮から一次電池を使わないものが増え、自動巻き、太陽電池や熱電効果などによって自己発電した電力を二次電池に蓄えて、モータや内蔵する制御用ICの電源として用いるものがある。最近では、ゼンマイにより機械的に針を動かすとともに、同時に水晶振動子や内蔵する制御用ICのための発電を行って、水晶時計レベルの正確な時間を保証するものが実用化されつつある。この場合、内蔵される制御用ICに許容される動作電圧及び動作電流の上限は、それぞれ例えば0.5V、50nAとされる。
一般的に、上述した制御用ICは、金属酸化膜半導体(Metal-Oxide-Semiconductor:以下、MOSと略す。)トランジスタにより構成される。この制御用ICの消費電力を低減するためには、内蔵するMOSトランジスタの寄生容量の低減は言うまでもないが、消費電力が動作電圧(電源電圧)の2乗に比例するため、動作電圧を低下させることが最も効果的である。
ウォッチ用ICの場合、外付けされた水晶振動子が接続された水晶発振回路、発振出力の分周やタイミング制御を行う回路をMOS電界効果トランジスタ(Field Effect Transistor:以下、FETと略す。)により構成することによって、著しい低消費電流動作、低定電圧動作が可能となる。水晶発振回路では、発振回路による発振が行われているか否かを確認し、発振が行われていない期間は電圧供給を止めることによって更なる省電力化が図れる。
例えば、特許文献1では、発振回路で発振が正しく行われているか否かを確認する発振停止検出回路と、電源電圧から一定電圧を発生して発振回路に一定電圧を供給する定電圧発生回路と、定電圧回路を初期化するスタートアップ回路とを有するパワーオンリセット回路において、発振回路の発振状態に応じて電源をオン/オフする方法が記載されている。
また、従来は図4に示すように、微小定電流Irefを供給するための微小定電流源100は、発振停止検出回路300と定電圧発生回路200の各々が有するように構成されていた。
しかしながら、微小定電流源100は、トランジスタ幅が数μm、トランジスタ長が数千μmからなるデプレッション型のNchトランジスタ102を有し、数nA〜10nA程度まで電流調整して微小定電流を供給するように構成されているため、半導体集積回路のレイアウト面積が大きくなり、チップサイズの小型化が困難であった。また、各々に微小定電流源100を設置しているので、その分だけの電流パスが存在し、時計用のICなどのように100nA〜数百nAで駆動する製品では、低消費電流化の妨げにもなっていた。
本発明は、このような事情に鑑みてなされたものであり、発振停止検出回路と定電圧発生回路の微小定電流源を共通化することによりチップサイズの小型化と低消費電流化を実現できる半導体集積回路を提供することを目的とするものである。
上記課題を解決するために、本発明の半導体集積回路では、発振回路と、前記発振回路で発振が正しく行われているか否かを確認する発振停止検出回路と、電源電圧から一定電圧を発生して前記発振回路に前記一定電圧を供給する定電圧発生回路と、を有する半導体集積回路であって、前記定電圧発生回路と前記発振停止検出回路は、微小定電流の供給を受ける共通の微小定電流源を有することを要旨とする。
この構成によれば、半導体集積回路において従来は2つ必要だった微小定電流源を1つにすることができるのでチップサイズを小型にすることができ、さらに、電流パスが半分になるので低消費電流化ができる。
また、本発明の半導体集積回路では、前記微小定電流源は、エンハンスメント型MOSFETと、デプレッション型MOSFETと、から構成されている。
この構成によれば、デプレッション型MOSFETにより電流を数nAから10nA程度まで電流調整して微小定電流を供給することができる。
以下、本発明を具体化した実施形態について図面に従って説明する。
(第1実施形態)
(第1実施形態)
<半導体集積回路の構成>
まず、第1実施形態に係る半導体集積回路の構成について、図1を参照して説明する。図1は、本発明の第1実施形態に係る半導体集積回路の構成を示すブロック図である。図1に示すように、水晶振動子410からリアルタイムクロックを生成する半導体集積回路1は、微小定電流源100と、定電圧発生回路200と、発振停止検出回路300と、発振回路400と、制御回路500と、から概略構成されている。
まず、第1実施形態に係る半導体集積回路の構成について、図1を参照して説明する。図1は、本発明の第1実施形態に係る半導体集積回路の構成を示すブロック図である。図1に示すように、水晶振動子410からリアルタイムクロックを生成する半導体集積回路1は、微小定電流源100と、定電圧発生回路200と、発振停止検出回路300と、発振回路400と、制御回路500と、から概略構成されている。
微小定電流源100は、定電圧発生回路200と発振停止検出回路300に微小定電流Irefを供給する。定電圧発生回路200は、電源電圧VDDと微小定電流Irefに基づき発振回路400や制御回路500に対し定電圧VRLを供給する。発振停止検出回路300は、制御回路500を介し発振回路400から出力されるクロック信号CLKを入力し、発振回路400の発振が正しく行われているか否かを検出し、制御回路500に検出信号FSTOPを出力する。
次に、微小定電流源と定電圧発生回路と発振停止検出回路の構成について図2を参照して説明する。図2は、微小定電流源と定電圧発生回路と発振停止検出回路の構成を示す回路図である。
<微小定電流源の構成>
図2に示すように、微小定電流源100は、エンハンスメント型MOSFETであるPchトランジスタ101と、デプレッション型MOSFETであるNchトランジスタ102と、から構成されている。Pchトランジスタ101とNchトランジスタ102は、電源電圧VDDと接地電位の間に直列に接続され、Pchトランジスタ101のゲートとドレインが相互に接続され、Nchトランジスタ102のゲートとソースが相互に接続されている。Pchトランジスタ101とNchトランジスタ102の接続点から微小定電流Irefが出力される。Nchトランジスタ102は、トランジスタ幅が数μm、トランジスタ長が数千μmのデプレッション型MOSFETであり、半導体集積回路1のチップ面積を大きく占有している。
図2に示すように、微小定電流源100は、エンハンスメント型MOSFETであるPchトランジスタ101と、デプレッション型MOSFETであるNchトランジスタ102と、から構成されている。Pchトランジスタ101とNchトランジスタ102は、電源電圧VDDと接地電位の間に直列に接続され、Pchトランジスタ101のゲートとドレインが相互に接続され、Nchトランジスタ102のゲートとソースが相互に接続されている。Pchトランジスタ101とNchトランジスタ102の接続点から微小定電流Irefが出力される。Nchトランジスタ102は、トランジスタ幅が数μm、トランジスタ長が数千μmのデプレッション型MOSFETであり、半導体集積回路1のチップ面積を大きく占有している。
<定電圧発生回路の構成>
次に、定電圧発生回路200は、電源電圧VDDと接地電位の間に直列に接続されたPchトランジスタ201とNchトランジスタ202と、電源電圧VDDとNchトランジスタ207を介して接地電位の間に直列に接続されたPchトランジスタ203とNchトランジスタ204と、電源電圧VDDとNchトランジスタ207を介して接地電位の間に直列に接続されたPchトランジスタ205とNchトランジスタ206と、電源電圧VDDと接地電位の間に直列に接続されたPchトランジスタ208、209とNchトランジスタ210と、コンデンサ212と、から構成されている。
次に、定電圧発生回路200は、電源電圧VDDと接地電位の間に直列に接続されたPchトランジスタ201とNchトランジスタ202と、電源電圧VDDとNchトランジスタ207を介して接地電位の間に直列に接続されたPchトランジスタ203とNchトランジスタ204と、電源電圧VDDとNchトランジスタ207を介して接地電位の間に直列に接続されたPchトランジスタ205とNchトランジスタ206と、電源電圧VDDと接地電位の間に直列に接続されたPchトランジスタ208、209とNchトランジスタ210と、コンデンサ212と、から構成されている。
Pchトランジスタ201のゲートには、微小定電流Irefが入力されている。Nchトランジスタ202のゲートとドレインは、相互に接続されている。Pchトランジスタ203のゲートとPchトランジスタ205のゲートは、相互に接続され、Pchトランジスタ205のゲートとドレインが相互に接続されている。Nchトランジスタ204のゲートは、Pchトランジスタ201とNchトランジスタ202の接続点に接続されている。Nchトランジスタ207のゲートは、Nchトランジスタ202のドレインと接続されている。
コンデンサ212は、Pchトランジスタ208のゲートとドレイン間に接続されている。Pchトランジスタ208のゲートは、Pchトランジスタ203とNchトランジスタ204の接続点に接続されている。Pchトランジスタ209は、ゲートとドレインが相互に接続され、バックゲートとソースが相互に接続されている。Nchトランジスタ206のゲートは、Pchトランジスタ208、209の接続点に接続されている。Nchトランジスタ210のゲートは、Nchトランジスタ202のドレインと接続されている。Pchトランジスタ208、209の接続点から定電圧VRLが出力される。
<発振停止検出回路の構成>
次に、発振停止検出回路300は、電源電圧VDDと接地電位の間に直列に接続されたPchトランジスタ301とNchトランジスタ302と、電源電圧VDDとコンデンサ321を介して接地電位の間に直列に接続されたPchトランジスタ303、304と、Pchトランジスタ303、304の接続点と接地電位の間に接続されたコンデンサ320と、2つのインバータ310、311と、Pchトランジスタ304とコンデンサ321の接続点と接地電位の間に接続されたNchトランジスタ305と、から構成されている。
次に、発振停止検出回路300は、電源電圧VDDと接地電位の間に直列に接続されたPchトランジスタ301とNchトランジスタ302と、電源電圧VDDとコンデンサ321を介して接地電位の間に直列に接続されたPchトランジスタ303、304と、Pchトランジスタ303、304の接続点と接地電位の間に接続されたコンデンサ320と、2つのインバータ310、311と、Pchトランジスタ304とコンデンサ321の接続点と接地電位の間に接続されたNchトランジスタ305と、から構成されている。
Pchトランジスタ301のゲートには、微小定電流源100から出力された微小定電流Irefが入力されている。Nchトランジスタ302のドレインは、ゲートと相互に接続され、さらにNchトランジスタ305のゲートと接続されている。制御回路500を介して発振回路400から出力されるクロック信号CLKは、インバータ310とPchトランジスタ303のゲートに入力される。インバータ310の出力信号は、Pchトランジスタ304のゲートに入力される。インバータ311は、Pchトランジスタ304とコンデンサ321の接続点に接続され、検出信号FSTOPを出力する。
発振停止検出回路300は、発振回路400から出力されるクロック信号CLKが正常に動作している間は、Hレベルの検出信号FSTOPを制御回路500に出力し、クロック信号CLKが動作していない期間は、Lレベルの検出信号FSTOPを制御回路500に出力する。制御回路500は、Lレベルの検出信号FSTOPが入力されると、動作を停止し消費電力を抑えるように働く。
以上に述べた前記実施形態によれば、以下の効果が得られる。
本実施形態では、半導体集積回路において従来2つ必要だった微小定電流源を1つにすることができるのでチップサイズを小型にすることができ、さらに、電流パスが半分になるので低消費電流化を実現できる。
以上、本発明の実施形態を説明したが、本発明はこうした実施の形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。
(変形例1)本発明に係る半導体集積回路の第1変形例について説明する。前記第1実施形態では、微小定電流源100を定電圧発生回路200と発振停止検出回路300に対し共通にする構成を説明したが、本変形例1では、発振停止検出回路300のPchトランジスタ301とNchトランジスタ302を、定電圧発生回路200のPchトランジスタ201とNchトランジスタ202と共通にする構成を示す。
図3は、変形例1における微小定電流源と定電圧発生回路と発振停止検出回路の構成を示す回路図である。図3に示すように、定電圧発生回路200のPchトランジスタ201とNchトランジスタ202の接続点からの出力される電流Iref2を発振停止検出回路300のNchトランジスタ305のゲートに入力する。
この構成によれば、第1実施形態の構成に対して発振停止検出回路300のPchトランジスタ301とNchトランジスタ302を削減できる分、チップサイズを小型化でき、さらに電流パスを減らせるので、低消費電力化を実現できる。
1…半導体集積回路、100…微小定電流源、101…Pchトランジスタ、102…Nchトランジスタ、200…定電圧発生回路、201…Pchトランジスタ、202…Nchトランジスタ、203…Pchトランジスタ、204…Nchトランジスタ、205…Pchトランジスタ、206…Nchトランジスタ、207…Nchトランジスタ、208…Pchトランジスタ、209…Pchトランジスタ、210…Nchトランジスタ、212…コンデンサ、300…発振停止検出回路、301…Pchトランジスタ、302…Nchトランジスタ、303…Pchトランジスタ、304…Pchトランジスタ、305…Nchトランジスタ、310…インバータ、311…インバータ、320…コンデンサ、321…コンデンサ、400…発振回路、410…水晶振動子、500…制御回路。
Claims (2)
- 発振回路と、前記発振回路で発振が正しく行われているか否かを確認する発振停止検出回路と、電源電圧から一定電圧を発生して前記発振回路に前記一定電圧を供給する定電圧発生回路と、を有する半導体集積回路であって、
前記定電圧発生回路と前記発振停止検出回路は、微小定電流の供給を受ける共通の微小定電流源を有する、
ことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、前記微小定電流源は、エンハンスメント型MOSFETと、デプレッション型MOSFETと、から構成されていることを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006252483A JP2008078730A (ja) | 2006-09-19 | 2006-09-19 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006252483A JP2008078730A (ja) | 2006-09-19 | 2006-09-19 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008078730A true JP2008078730A (ja) | 2008-04-03 |
Family
ID=39350386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006252483A Withdrawn JP2008078730A (ja) | 2006-09-19 | 2006-09-19 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008078730A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102621368A (zh) * | 2011-01-28 | 2012-08-01 | 精工爱普生株式会社 | 振荡停止检测电路、半导体装置、钟表以及电子设备 |
-
2006
- 2006-09-19 JP JP2006252483A patent/JP2008078730A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102621368A (zh) * | 2011-01-28 | 2012-08-01 | 精工爱普生株式会社 | 振荡停止检测电路、半导体装置、钟表以及电子设备 |
EP2482455A3 (en) * | 2011-01-28 | 2014-07-23 | Seiko Epson Corporation | Oscillation-stop detection circuit, semiconductor device, timepiece, and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7345461B2 (en) | Semiconductor circuit device and data processing system | |
JP2001284535A (ja) | 半導体集積回路 | |
US11398813B2 (en) | Integrated oscillator | |
JP4237221B2 (ja) | 半導体装置 | |
US20030201820A1 (en) | Bias voltage generating circuit and semiconductor integrated circuit device | |
WO2017093911A1 (en) | Low-power pulsed bandgap reference | |
JP2000138348A (ja) | 半導体装置 | |
JP2008078730A (ja) | 半導体集積回路 | |
JP2008203098A (ja) | タイマー回路 | |
US8742829B2 (en) | Low leakage digital buffer using bootstrap inter-stage | |
WO2005094517A2 (en) | Leakage current reduction method | |
JP2011090364A (ja) | 定電圧発生回路及びそれを内蔵した半導体集積回路 | |
EP2482455A2 (en) | Oscillation-stop detection circuit, semiconductor device, timepiece, and electronic device | |
US10854609B2 (en) | Semiconductor device | |
JP5318592B2 (ja) | 定電流駆動発振回路 | |
JP2007311906A (ja) | クロック昇圧回路 | |
JP2016023960A (ja) | アナログ電子時計 | |
JP3365292B2 (ja) | 発振回路、電子回路、半導体装置、電子機器および時計 | |
JP2005236848A (ja) | 半導体集積回路及びその内部電源立ち下げ方法 | |
JP2010113654A (ja) | 半導体集積回路 | |
JP2011090363A (ja) | 定電圧発生回路及びそれを内蔵した半導体集積回路 | |
JP2007028758A (ja) | 半導体集積回路 | |
JP2006120869A (ja) | 半導体集積回路及び昇圧方法 | |
JPH10200335A (ja) | 発振回路 | |
Sukumar et al. | Surmounting Challenges in the Design of Low Power Real Time Clock IP for Advanced FinFET Technology Nodes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091201 |