JP2008077560A - 制御装置の試験システム - Google Patents

Abstract

【課題】模擬制御システムに信頼性評価のためのリソースを個別に組み込むことなく、演算負荷の大きな模擬制御システムであっても、容易に模擬制御システムの信頼性評価を行なうことのできる制御装置の試験システムを提供する。
【解決手段】制御装置２、３、４と制御対象を模擬する制御用シミュレーション装置２０、３０、４０とが接続され、所定の模擬制御システム８が構成されるシミュレーションシステム１に、制御用シミュレーション装置とは別体で構成され、制御装置の動作環境を模擬的に非定常状態にする試験用シミュレーション装置ＴＳを接続して、試験用シミュレーション装置ＴＳが制御用シミュレーション装置と協調して動作を行ない、模擬制御システム８の非定常動作を評価する。
【選択図】図１

Description

本発明は、制御装置と制御対象を模擬する制御用シミュレーション装置とを接続して制御装置を動作させるとともに、前記制御装置の動作環境を非定常状態にした際の前記制御装置の動作を評価する制御装置の試験システムに関する。

近年、様々な分野において、仮想空間においてシミュレーションするシステム、つまり、実際の装置やプラントにおけるメカニズムや電気的信号等の果たす役割を数式化したモデルをコンピュータに演算させることにより、現実の実証実験を行なうことなく製品特性の確認や起こり得る問題の抽出と対策を可能とするシミュレーションシステムが利用されている。前記シミュレーションシステムを利用することで製品開発に要する期間やコストを削減し、製品開発に係る安全性を向上させることができる。

例えば、特許文献１には、複数台の計算機上に構築された互いに異なるシミュレーションモデルと、上記各シミュレーションモデルの実行状態を管理するシナリオマネージャ装置と、上記各シミュレーションモデルとシナリオマネージャ装置を接続し、上記各シミュレーションモデルとのインタフェース仕様を規定し、上記シミュレーションモデル間におけるデータ送受信及びシミュレーション進行制御を行なうシミュレーションプラットフォームを備えた分散シミュレーション装置が記載されている。

特開２００１−２０２３５４号公報

このようなシミュレーションシステムとして、制御装置と制御対象を模擬するシミュレーション装置とが接続され、所定の模擬制御システムが構成される場合に、模擬される実際の装置やプラントの信頼性をさらに高めるべく、当該模擬制御システムが非定常的な環境におかれたときの動作を評価する必要性が高まっている。

例えば、製品の故障防止を目的として、設計における潜在的な故障モードを見出し、使用時に発生する問題を事前に明確にして対策を施すＦＭＥＡ（Ｆａｉｌｕｒｅ Ｍｏｄｅ ａｎｄ Ｅｆｆｅｃｔ Ａｎａｌｙｓｉｓ）と呼ばれる故障モード影響解析手法があるが、このような信頼性評価手法を具現化するためには、模擬制御システムに信頼性評価に必要な信号を印加し、そのときの模擬制御システムの制御データをサンプリングし、取得した制御データを評価する必要がある。

このような評価プログラムを模擬制御システムに組み込み、模擬制御システム自身により信頼性評価試験が実行されるように構成する場合には、制御装置やシミュレーション装置に機種変更があると、それに対応して個々にソフトウェアやハードウェア等の評価リソースを開発して移植するという煩雑な作業が強いられるという問題があるばかりでなく、システムによっては演算負荷が増大して本来の模擬制御そのものに支障をきたす虞があるという問題があった。

本発明は、模擬制御システムに信頼性評価のためのリソースを個別に組み込むことなく、演算負荷の大きな模擬制御システムであっても、容易に模擬制御システムの信頼性評価を行なうことのできる制御装置の試験システムを提供することを目的とする。

上述の目的を達成するため、本発明による制御装置の試験システムの特徴構成は、制御装置と制御対象を模擬する制御用シミュレーション装置とを接続して制御装置を動作させるとともに、前記制御装置の動作環境を非定常状態にした際の前記制御装置の動作を評価する制御装置の試験システムであって、前記制御用シミュレーション装置とは別体で構成され、前記制御装置の動作環境を模擬的に非定常状態にする試験用シミュレーション装置を備え、前記試験用シミュレーション装置は、前記制御用シミュレーション装置と協調して動作を行なう点にある。

上述の構成によれば、制御装置の試験システムを構成する個々の制御用シミュレーション装置に信頼性評価のためのリソースを組み込むような煩雑な作業を経なくとも、制御用シミュレーション装置に接続された別途の試験用シミュレーション装置により制御装置の非定常動作が評価されるのである。

以上説明した通り、本発明によれば、模擬制御システムに信頼性評価のためのリソースを個別に組み込むことなく、演算負荷の大きな模擬制御システムであっても、容易に模擬制御システムの信頼性評価を行なうことのできる制御装置の試験システムを提供することができるようになった。

以下に、車両の各部を制御する制御装置と車両の各部を模擬する被制御系としてのシミュレーション装置とが接続され、所定の模擬制御システムが構成される分散型のシミュレーションシステムを例に、本発明による制御装置の試験システムを説明する。

図１に示すように、評価対象である制御装置の一例である電子制御装置（以下、「ＥＣＵ」と記す。）２、３、４と、各ＥＣＵ２、３、４と夫々ローカル接続され、各ＥＣＵ２、３、４により制御される複数の制御用のシミュレーション装置（以下、「シミュレータ」と記す。）２０、３０、４０と、各シミュレータ２０、３０、４０を管理して各ＥＣＵ２、３、４を評価する制御用管理装置としてのホストコンピュータ（以下、「ホストＰＣ」と記す。）５０とがネットワーク（イーサネット（ゼロックス社の登録商標））６により接続されて、分散型のシミュレーションシステム１が構成されている。

ホストＰＣ５０は、シミュレータ２０、３０、４０に移植する複数のモデルプログラム（エンジンやブレーキ等の車両の機能ブロックである被制御系を数式で模擬するプログラムで、以下「モデル」とも記す。）や、シミュレーション条件を設定する制御プログラムが格納され、ＧＵＩ（グラフィカルユーザインタフェース）を介したオペレータからの設定条件に基づき、ネットワーク６を介して各シミュレータ２０、３０、４０にモデルプログラムを移植するとともに、所定のシミュレーション条件を入力してシミュレーションを実行制御する。

シミュレータ２０はエンジンシステムを模擬し、シミュレータ３０はブレーキシステムを模擬し、シミュレータ４０はトランスミッションシステムを模擬するもので、シミュレータ２０にはエンジン制御ＥＣＵ２が接続され、シミュレータ３０にはブレーキ制御ＥＣＵ３が接続され、シミュレータ４０には変速制御ＥＣＵ４が夫々接続され、夫々により模擬制御システム８が構成されている。

尚、本実施形態ではこれらを中心に説明するが、実際には、ネットワーク６には車両の他の機能ブロックを構成する複数のシミュレータが接続され、各シミュレータにはそれらを制御するＥＣＵが夫々接続されている。

また、制御用のシミュレータとＥＣＵは一対一に接続される場合に限らず、一つのシミュレータに複数のＥＣＵが接続される場合や、複数のシミュレータに一つのＥＣＵが接続される場合もある。

各シミュレータ２０、３０、４０は、各ＥＣＵ２、３、４からの制御指令に基づいて所定の模擬演算を実行し、その結果を各ＥＣＵ２、３、４に出力するように構成されている。ここで、ＥＣＵとしては、ＣＰＵボードに実装された実機搭載可能な形態に限らず、ＥＣＵの開発段階等にＥＣＵをエミュレートするＰＣとその動作プログラムや周辺機器などから構成される擬似ＥＣＵがシミュレータに接続されることも可能である。

詳述すると、各ＥＣＵ２、３、４は、図２に示すように、制御用のマイクロコンピュータＭＣと、評価対象である制御用プログラムが格納されたＲＯＭ２１と、制御データが格納されるＲＡＭ２２と、故障記録や走行情報記録のための不揮発性メモリ２３と、入出力用のインタフェース回路２４等を備えて構成されている。

夫々のモデルを演算するハードウェアの単位である各シミュレータ２０、３０、４０を「ノード」といい、各シミュレータ２０、３０、４０は相互に同期して所定の単位模擬演算処理を所定周期で繰り返すように構成され、以って、被制御系全体の動作、つまり車両の動作が模擬される。

ホストＰＣ５０は、ノード単位に各シミュレータ２０、３０、４０を認識し、その表示部に設定条件やノード構成、さらには、各シミュレータ２０、３０、４０から吸い上げた各部の計測データ、例えばエンジン回転数や油温等のデータがグラフィカルに表示されるように構成され、オペレータが表示画面を操作または確認しながら各ＥＣＵ２、３、４の評価が行えるように構成されている。

各シミュレータ２０、３０、４０は、図２に示すように、ネットワーク６と接続するためのポートをオンボードで備え、自身を統括制御するオペレーティングシステムを実行するＣＰＵボード９０と、ホストＰＣ５０から移植されたモデルプログラムを実行するＣＰＵを備えたモデル演算処理ユニット９１と、Ｉ／Ｏユニット９２と、Ｉ／Ｆユニット９３を備え、夫々がＰＣＩバス９４によりＣＰＵボード９０と接続されとともに、モデル演算処理ユニット９１とＩ／Ｏユニット９２とＩ／Ｆユニット９３が複数のローカル信号ライン９５、９６、９７で接続されている。

Ｉ／Ｏユニット９２は、モデル演算処理ユニット９１から入力された論理レベルの演算結果に基づいて物理レベルの信号に変換するとともにＥＣＵ２、３、４からの物理レベルの制御信号を論理レベルの制御信号に変換してモデル演算処理ユニット９１に出力する各種のドライバを備えた複数のＩ／Ｏボード９２０、９２１と、各シミュレータ２０、３０、４０間で演算に必要なプロセスデータ等でなる関連データを相互に遣り取りする共有メモリを備えた共有メモリボード９２２等を備えて構成される。

Ｉ／Ｏユニット９２は、モデル演算処理ユニット９１で演算されたエンジンオイルの温度、排ガス温度、排ガスの酸素濃度等のデジタル信号をアナログ信号に変換するとともにＩ／Ｆユニット９３から出力された制御用のアナログ信号をデジタル信号に変換するＩ／ＯボードとしてのＡ／Ｄ変換ボード９２０と、モデル演算処理ユニット９１で演算された各種の論理レベルのデータをパルス信号に変換するとともにＩ／Ｆユニット９３を介して入力されたパルス信号を論理レベルのデータに変換するＩ／Ｏボードとしてのパルス処理ボード９２１等を備えて構成される。

例えば、パルス処理ボード９２１では、モデル演算処理ユニット９１で演算されたエンジンの回転数をクランクパルス信号に変換し、Ｉ／Ｆユニット９３を介して入力されたＥＣＵ２、３、４からの各種の電磁バルブに対するデューティ制御信号をデジタルデータに変換する。

各シミュレータ２０、３０、４０のＩ／Ｏユニット９２に装着された共有メモリボード９２２は、図３に示すように、他のシミュレータとの間で演算に必要な関連データを遣り取りする共有メモリ９２３と、通信インタフェース９２４を備え、共有メモリ９２３に記憶されたデータをシミュレータ間で転送制御する光ファイバを用いた数十Ｇｂｐｓから数Ｇｂｐｓの通信速度を実現するスターファブリックや高速ＬＡＮ等でなる通信手段７で相互に接続されている。さらに何れかの共有メモリボード９２２には、それら通信インタフェース９２４を管理する通信制御手段９２７を備えている。

Ｉ／Ｆユニット９３は、ＥＣＵ２、３、４とＩ／Ｏユニット９２との間で信号レベルを整合させるレベル変換機能等を備えたＩ／Ｆボード９３０や、各ＥＣＵ間のデータ伝送を行なうＣＡＮバスの信号を中継するＣＡＮボード９３１等を備えて構成され、Ｉ／Ｆユニット９３に給電する外付けの電源装置６０が設けられている。

つまり、ＥＣＵ２、３、４のインタフェース回路２４とＩ／Ｆユニット９３が実際の車両で使用されるごとき信号伝達用のハーネス９８で接続され、Ｉ／Ｆユニット９３によりＩ／Ｏユニット９２との間で信号レベルが整合される。

上述のシミュレーションシステム１に、さらに各模擬制御システム８の非定常動作を評価する試験用シミュレーション装置（以下、「試験用シミュレータ」と記す。）ＴＳが接続され、制御装置の試験システムが構成される。

試験用シミュレータＴＳは、試験用シミュレータＴＳを制御する試験用管理装置としての試験用ホストＰＣ５１に接続され、模擬制御システム８に試験信号を出力するとともに、模擬制御システム８を構成する複数のシミュレータ２０、３０、４０と相互接続された通信手段７を介して試験のための設定条件を出力し、通信手段７を介して入力される制御データ等に基づいて模擬制御システム８を評価する。

試験用シミュレータＴＳを用いることで、他のシミュレータが高負荷状態で試験のための制御を組み込めない場合であっても、試験を行なうことができる。また、試験用シミュレータＴＳと他のシミュレータ２０、３０、４０を通信手段７を介して相互接続することで、互いに共有する関連データを、同期を取った後で共有化することができるので、各シミュレータ間のデータの整合性を確保することができる。

試験用シミュレータＴＳは、図２に示すように、試験用ホストＰＣ５１と接続するためのポートをオンボードで備え、自身を統括制御するオペレーティングシステムを実行するＣＰＵボード１０と、試験用ホストＰＣ５１から移植された評価プログラムを実行するＣＰＵを備えた評価ボード１１と、模擬制御システム８の制御データを読み出すＩ／Ｏユニット１２と、模擬制御システム８に試験信号を出力するＩ／Ｆユニット１３を備え、夫々がＰＣＩバス９４によりＣＰＵボード１０と接続されている。

Ｉ／Ｏユニット１２は、各ＥＣＵ２、３、４とローカルのシリアルバスで接続する通信ボード１２１と、各ＥＣＵ２、３、４のＲＡＭ２２上の所定のデータを読取るＮＢＤインタフェースボード１２２と、共有メモリ９２３と通信インタフェース９２４を備えた共有メモリボード９２２を備えて構成され、共有メモリボード９２２により上述の通信手段７を介してシミュレータ２０、３０、４０と相互に通信可能に接続されている。

Ｉ／Ｆユニット１３は、上述の各ＥＣＵ２、３、４と各シミュレータ２０、３０、４０のＩ／Ｆユニット９３とを接続する複数の信号ライン、つまり信号伝達用のハーネス９８に介装された中継装置２５に対して試験信号を出力する信号処理ボード１３１と、シミュレータ２０、３０、４０のＩ／Ｆボード９３０に給電する電源装置６０に対して所定のノイズ信号を重畳させるＥＳＤ試験ボード１３２等を備えて構成される。

中継装置２５は、図４に示すように、信号処理ボード１３１から伝送されるシリアルの試験信号を受信して、対応する信号ライン、つまりシミュレータからＥＣＵへの入力信号ラインやＥＣＵからシミュレータへの出力ラインのレベルを電源側にショートさせ、グランド側にショートさせ、或いは、断線させる複数のスイッチ群２５１と制御回路２５２で構成されている。

複数のスイッチ群２５１としては、例えば、各スイッチ（２５１１〜２５１ｚ）が少なくとも一つのトランジスタやリレー等で構成されており、これらのトランジスタやリレー等のオンオフを切り替えるといった制御を行なうことで、対応する信号ラインのレベルを電源側にショートさせ、グランド側にショートさせ、或いは、断線させるように構成されている。

試験用シミュレータＴＳから中継装置２５に出力されるシリアルの試験信号に基づいて、各ＥＣＵ２、３、４と各シミュレータ２０、３０、４０間の個別の信号ラインのレベルを強制的に変動させることにより、非定常な動作環境を作り出すのである。つまり、制御装置であるＥＣＵ２、３、４とシミュレータ２０、３０、４０とが接続される複数の信号ライン９８に中継装置２５が設けられ、中継装置２５により試験用シミュレータＴＳから出力される試験信号に基づいて信号ライン９８が制御されるように構成されている。

また、ＥＳＤ試験ボード１３２から出力される電源装置６０に対する制御信号により、サグ等のノイズ信号が重畳された電源電圧を各シミュレータ２０、３０、４０のＩ／Ｆユニット９３に印加して、非定常な動作環境を作り出すのである。

これらの非定常な動作環境の設定は、試験用ホストＰＣ５１から評価ボード１１に移植された試験プログラムの実行により実現され、そのときの模擬制御システム８、つまり、シミュレータ２０、３０、４０及び各ＥＣＵ２、３、４の動作状態を、Ｉ／Ｏユニット１２に構築された通信ボード１２１、ＮＢＤインタフェースボード１２２、または、共有メモリボード９２２を介して取得される制御データに基づいて、非定常な動作環境での性能として評価するのである。

上述した中継装置２５に対する試験信号による制御によって信号ラインを制御して試験を行なうといった処理は信頼性試験である。そして、これらの処理を試験用シミュレータＴＳに組み込むことによって、シミュレータ２０、３０、４０の機種変更等が発生しても試験用シミュレータＴＳは変わらないことから、信頼性試験の処理を試験シミュレータＴＳに改めて組み込むという煩雑は処理を回避することができる。

各ＥＣＵ２、３、４は、制御対象であるシミュレータ２０、３０、４０の動作状態やＣＡＢバスによるＥＣＵ間の通信状態を診断する自己診断手段（これはＲＯＭ２１に記憶された制御プログラムの一モジュールとして実現されるものである）を備えており、自己診断手段により上述した非定常な動作環境で信号に異常が発生したり通信が途絶える等の異常が検知されると、その状態データ、つまり故障情報を不揮発性メモリ２３に記憶するように構成されている。

ＥＣＵ２、３、４は、不揮発性メモリ２３に記憶された故障内容によっては安全のために定常動作を停止する場合もある。試験用シミュレータＴＳから出力される試験信号により各ＥＣＵ２、３、４の自己診断手段が故障を検知してこのような状態に移行すると、次の試験が適切に実行できない状態になる。

そこで、試験用シミュレータＴＳに、試験信号に基づいて模擬制御システム８で発生する異常状態をリセットする初期化手段を備え、初期化手段の作動後に次の試験信号を出力するように構成されている。

尚、初期化手段としては、各ＥＣＵ２、３、４に検出した故障状態をリセットさせるリセット命令やリセットフラグ等を共有メモリ上に書き込む等の方法により実現でき、これらが実現できるのであれば、初期化手段はソフトウェアによるものであってもハードウェアによるものであってもよい。

例えば、ソフトウェアによるものとしては、オペレータが試験用ホストＰＣ５１からキーボードやマウス等によって試験信号を出力する構成であり、ハードウェアによるものとしては、試験用ホストＰＣ５１にリセットスイッチが設けられており、オペレータが当該リセットスイッチに対して押圧等の操作を行なうことによって試験信号を出力する構成である。

上述したように、本実施形態では、試験用シミュレータＴＳと模擬制御システム８とが共有メモリ９２３を介した通信手段７により相互に接続されているのであるが、通信手段７としてはこのような形態に限るものではなく、試験用シミュレータＴＳとシミュレータ２０、３０、４０のＣＰＵボード間で通信を行なうネットワークを構築し、互いのＣＰＵボードを介して必要な制御データを送受信するように構成する等、その具体的な構成を限定するものではない。

以下、試験用シミュレータＴＳと模擬制御システム８の間でデータを遣り取りする共有メモリ９２３について詳述する。各共有メモリ９２３は、図３に示すように、シミュレータ２０、３０、４０夫々のモデル演算処理ユニット９１や接続されたＥＣＵに必要な関連データ、または試験用シミュレータＴＳの評価ボード１１に必要な関連データであって、他のシミュレータから入力される関連データを格納する受信データ領域８１と、他のシミュレータのモデル演算処理ユニット９１や他のシミュレータに接続されたＥＣＵ、または試験用シミュレータＴＳに必要な関連データであって、自装置で生成された関連データを記憶する送信データ領域８２に領域区画される。

そして、後述する所定のタイミングで通信インタフェース９２４を介して他のシミュレータの送信データ領域８２に格納された関連データが自装置の受信データ領域８１に配送され、自装置の送信データ領域８２に格納された関連データが他のシミュレータの受信データ領域８１に配送されるように構成されている。ここで、受信データ領域８１は送信元である他のシミュレータ毎に異なる領域に区分され、送信データ領域８２は送信先である他のシミュレータ毎に異なる領域に区分されている。

例えば、各シミュレータ２０、３０、４０の相互間においては、自装置に接続されたＥＣＵのＣＡＮバスの制御信号やデータは自装置のＣＡＮボード９３１を介して送信データ領域８２に格納され、通信インタフェース９２４を介して他のシミュレータの受信データ領域８１に転送された後に当該他のシミュレータのＣＡＮボード９３１を介して当該他のシミュレータに接続されたＥＣＵのハーネス９８を介してそのＥＣＵに送信される。

また、他のシミュレータに接続されたＥＣＵのＣＡＮバスの制御信号やデータは当該他のシミュレータのＣＡＮボード９３１を介して送信データ領域８２に格納され、通信インタフェース９２４を介して自装置の受信データ領域８１に転送された後に自装置のＣＡＮボード９３１を介して自装置に接続されたＥＣＵのハーネス９８を介して自装置のＥＣＵに送信される。つまり、ＣＡＮボード９３１と共有メモリボード９２２と通信インタフェース９２４により、ＣＡＮバスがエミュレートされる。

試験用シミュレータＴＳ、各シミュレータ２０、３０、４０のモデル演算処理ユニット９１またはＩ／Ｏユニット９２間で共有されるべき関連データも同様にして、他のシミュレータに配送すべき関連データが送信データ領域８２に格納され、通信インタフェース９２４を介して他のシミュレータから配送されるべき関連データが受信データ領域８１に取り込まれるのである。

シミュレーションシステム１で実行される車両動作のシミュレーションは、図５に示すように、ホストＰＣ５０が、ＧＵＩを介してオペレータから操作されたシミュレーション条件、または、予めプログラムとして準備されたシミュレーション条件で各シミュレータ２０、３０、４０を起動させるべく、ネットワーク６を介して各シミュレータ２０、３０、４０のＣＰＵボード９０にシミュレーション条件及び起動指令を出力すると（ＳＡ１）、ＣＰＵボード９０は当該シミュレーション条件をＰＣＩバス９４を介して各モデル演算処理ユニット９１、Ｉ／Ｏユニット９２に反映させ（ＳＡ２）、各シミュレータ２０、３０、４０は、与えられたシミュレーション条件に従って後述の所定の単位模擬演算処理を所定周期で繰り返す（ＳＡ３、ＳＡ４）。

例えば、ＧＵＩを介して入力された各ＥＣＵ２、３、４がバッテリに接続されたというシミュレーション条件でホストＰＣ５０から起動指令が出力されると、モデル演算処理ユニット９１からＩ／Ｏユニット９２にバッテリ電圧信号が出力され、当該バッテリ電圧信号がＩ／Ｆユニット９３によりＤＣ１４Ｖの電圧に変換されて各ＥＣＵ２、３、４にバッテリ電圧が供給される。各ＥＣＵ２、３、４はバッテリ供給電圧に基づいて作動するリセット回路によりリセット信号が入力されて夫々の制御演算を開始する。

以後、各ＥＣＵ２、３、４からの制御指令が、Ｉ／Ｆユニット９３、Ｉ／Ｏユニット９２を介してモデル演算処理ユニット９１に伝達され、モデル演算処理ユニット９１によりエンジン等の動作を模擬する模擬演算が実行されるのである。モデル演算処理ユニット９１による模擬演算結果は、Ｉ／Ｏユニット９２を介して実際の車両の各種の状態信号に変換されて各ＥＣＵ２、３、４に入力される。

この状態で、ＧＵＩを介して入力されたイグニッションスイッチ信号がオンされたというシミュレーション条件がホストＰＣ５０から出力されると、例えば、エンジンＥＵＣ２はスタータモータを起動する制御信号を出力し、モデル演算処理ユニット９１はスタータモータの模擬演算を実行し、エンジン模擬演算が起動されるのである。

また、例えば、エンジンが高速回転中の車両の挙動を解析する場合には、ホストＰＣ５０からエンジンが高速回転中の車両の状態データがシミュレーション条件としての初期データとしてＣＰＵボード９０に入力され、ＣＰＵボード９０からモデル演算処理ユニット９１等に車両の状態データが反映されて各シミュレータが起動する。

モデル演算処理ユニット９１へのＥＣＵ等からの入力データや、モデル演算処理ユニット９１による演算結果は、ＰＣＩバス９４を介してＣＰＵボード９０に吸い上げられた後にホストＰＣ５０にネットワーク６を介して出力され、ホストＰＣ５０の表示装置の画面に、例えばトレンドグラフやグラフィックデータ等の表示データに変換されて表示される。具体的には、エンジン回転数や燃費の推移を示すトレンドグラフとして表示され、運転席の表示装置を模擬した回転数表示計や速度表示計として表示される。

どのような条件でどのような模擬演算を実行するかというシミュレーション条件や、模擬演算結果をホストＰＣ５０の表示装置に表示するために各シミュレータ２０、３０、４０から吸い上げるべきデータの種類等は予めホストＰＣ５０を介して設定されるものであり、これにより各ＥＣＵ２、３、４の制御状態が評価できるように構成されている。

さらに、試験用シミュレータＴＳにより試験が行なわれる場合には、ホストＰＣ５０から各シミュレータ２０、３０、４０に試験用シミュレータＴＳから共有メモリ９２３に設定される試験条件に基づいてシミュレーションを起動するように条件設定される。

この状態で試験用シミュレータＴＳから共有メモリ９２３に試験条件データが設定されると、試験条件データに基づいて各シミュレータ２０、３０、４０及び各ＥＣＵ２、３、４が起動し、試験用シミュレータＴＳの信号処理ボード１３１から中継装置２５に試験信号が出力され、或いは、試験用シミュレータＴＳのＥＳＤ試験ボード１３２から電源装置６０にノイズが重畳した電源電圧を出力するように制御される。

試験条件データとは、例えば、エンジンをアイドリング状態に維持するアイドリング指令、定速走行状態に維持する走行指令、定速走行時にブレーキを起動させる制動指令等、評価試験のために予定された車両状態を実現するための条件である。

以下に、各シミュレータ２０、３０、４０で実行される模擬演算、及び試験用シミュレータＴＳで実行される信頼性評価について詳述する。各シミュレータ２０、３０、４０は、各ＣＰＵボード９０による管理の下で、所定の周期、例えば１ｍｓｅｃ．周期で、機能の異なる複数の演算ステップの集合で構成される単位模擬演算処理を繰り返すように制御される。

図１に示すように、各シミュレータ２０、３０、４０は、ホストＰＣ５０から起動指令が送られると、基準クロックに基づいて自装置の単位模擬演算処理を起動し、単位模擬演算処理が分割された複数ステップのうち、何れかのステップの開始前または終了後に各シミュレータ間での演算タイミングの同期をとり、全シミュレータが同期して単位模擬演算処理を実行できるように制御する。

単位模擬演算処理は、図６に示すように、初期に他のシミュレータに必要なデータ、つまり関連データを共有メモリ９２３の送信データ領域８２に格納するとともに、他のシミュレータから自装置に必要な関連データを共有メモリ９２３の受信データ領域８１に取り込む第一データ共有化処理を行なう（ＳＢ１）。

シミュレータ２０、３０、４０は、各ＥＣＵからのデータをＩ／Ｏユニット９２に取り込むデバイス入力処理を行なってから（ＳＢ２）、ステップＳＢ１において取り込まれたデータのうち、他のシミュレータのモデル演算に必要なデータ、つまり関連データを共有メモリ９２３の送信データ領域８２に格納するとともに、他のシミュレータにより取り込まれたデータのうち自装置のモデル演算に必要な関連データを共有メモリ９２３の受信データ領域８１に取り込む第二データ共有化処理を行ない（ＳＢ３）、共有化処理の終了後にモデル演算ユニット９１がＩ／Ｏユニット９２及び受信データ領域８１から必要なデータを取り込んでモデル演算を実行するモデル演算処理を行なう（ＳＢ４）。

モデル演算の終了後に演算結果のうち他のシミュレータに必要なデータ、つまり関連データを共有メモリ９２３の送信データ領域８２に格納するとともに、他のシミュレータによる演算結果のうち自装置が必要とする関連データを共有メモリ９２３の受信データ領域８１に取り込む第三データ共有化処理を行なう（ＳＢ５）。

そして、モデル演算結果をＩ／Ｏユニット９２に出力するデバイス出力処理を行ない（ＳＢ６）、モデル演算の結果やモデル演算の完了または未完了等の進捗状況をホストＰＣ５０に出力するモデル演算後処理を行なう（ＳＢ７）。

デバイス出力処理後にＩ／Ｏユニット９２からサンプリングして他のシミュレータに関連データとして出力すべきデータを共有メモリ９２３の送信データ領域８２に格納するとともに、他のシミュレータのＩ／Ｏユニット９２からサンプリングされ自装置に必要な関連データを共有メモリ９２３の受信データ領域８１に取り込む第四データ共有化処理を行なってから（ＳＢ８）、予め設定された必要なデータをＩ／Ｏユニット９２及び受信データ領域８１からサンプリングしてＣＰＵボード９０のメモリに記憶しホストＰＣ５０に出力するサンプリング処理を行ない（ＳＢ９）、各ステップの終了後に設定された演算周期に同期してステップＳＢ１に戻る（ＳＢ１０）。

一方、ステップＳＢ１において、試験用シミュレータＴＳから共有メモリ９２３に試験条件データが設定されていると（ＳＣ１）、試験用ホストＰＣ５１から評価ボード１１に移植された試験プログラムを試験条件データに基づいて実行させることで試験が開始される（ＳＣ２）。

例えば、ＦＭＥＡ試験の場合には、試験が開始されると、試験用シミュレータＴＳは、中継装置２５に対して所定の試験信号を出力することによって、各シミュレータと各ＥＣＵの間のハーネス９８の所定の入力または出力用の信号ラインを電源側にショートさせるか、グランド側にショートさせるか、又は断線制御する（ＳＣ３）。なお、所定の試験信号は、中継装置２５においてハーネス９８の少なくとも一本で構成される所定の信号ラインに上述の電源ショート等が行なわれるように出力される。

各シミュレータ２０、３０、４０は、上段で説明した信号ラインの制御状態にて、先に述べた演算や演算結果の共有化処理を行なう。一方、試験用シミュレータＴＳは、各シミュレータ２０、３０、４０より所定のタイミングで評価に必要な制御データの収集を行なう（ＳＣ４）。

ここで所定のタイミングとは、共有メモリ９２３上のデータであれば共有化処理のタイミング、その他のデータであれば単位模擬演算処理におけるデバイス出力処理（ＳＢ６）以降のタイミング、望ましくは第四データ共有化処理（ＳＢ８）の後のタイミングである。

共有化処理が行なわれるタイミングでは、各シミュレータ２０、３０、４０の共有メモリ９２３に記憶されている制御データが、試験用シミュレータＴＳの共有メモリ９２３に取り込まれ、共有化処理以外、つまりデバイス出力処理以降のタイミングでは、試験用シミュレータＴＳは別の手段にて制御データを取り込む。例えば、試験用シミュレータＴＳは、各ＥＣＵのＲＡＭ２２に記憶された評価に必要な制御データを、ＮＢＤインタフェースボード１２２を介して読取り、また、各ＥＣＵのマイクロコンピュータＭＣから通信ボード１２１を介して評価に必要なデータを収集する。

この制御データの収集は、試験条件データで設定された設定時間が経過するまで連続して行なわれる（ＳＣ５）。つまり、設定時間の経過までは、試験用シミュレータＴＳは、各シミュレータ２０、３０、４０において繰り返し実行されている単位模擬演算処理毎に制御データの収集を行なうのである。よって、設定時間の長短により、実行される単位模擬演算処理の数が異なることから、収集される制御データの数は異なることとなる。

設定時間の経過後（ＳＣ５）、試験用シミュレータＴＳは、評価ボード１１に記憶されている評価プログラムを実行することによって、ステップＳＣ４にて取り込まれた制御データの評価を行なって（ＳＣ６）、その結果を試験用ホストＰＣ５１へ出力する（ＳＣ７）。なお、試験用ホストＰＣ５１は、受け取った結果を自身が備えているモニタ（図示せず）に表示する。

その後、試験において強制的に設定された断線等で不揮発性メモリ２３等に書き込まれた不要なデータの消去等の処理を行なうために各ＥＣＵの不揮発性メモリ２３をリセットさせてから（ＳＣ８）、試験条件データに基づいた試験を終了しない場合は（ＳＣ９）、次の試験条件を設定して試験を行なうためにステップＳＣ１へ進み、試験を終了する場合は（ＳＣ９）、各ＥＣＵの模擬演算処理を停止する命令を発して処理を終了させる。

なお、上述のフローチャートではＦＭＥＡ試験の場合について説明したが、ＥＳＤ試験の場合には、ステップＳＣ３において、試験用シミュレータＴＳは、ＥＳＤ試験ボード１３２から電源装置６０にサグノイズを重畳させた電源電圧を出力する（ＳＣ３）。

各シミュレータ２０、３０、４０のうちの何れかのシミュレータは、上述のような電源電圧が印加された状態、つまり非定常な動作環境で、先に述べた演算や演算結果の共有化処理を行なう。

なお、ＥＳＤ試験では、一つの試験において、電源装置６０のうちの一台に対して、サグノイズを重畳させた電源電圧の印加が行なわれる。つまり、他の電源装置６０に対してサグノイズを重畳させた電源電圧の印加を行ないたい場合は、次の試験として行なう。

以上説明したとおり、単位模擬演算処理は、少なくとも制御系からのデータ入力ステップと、被制御系を模擬するモデル演算ステップと、モデル演算結果の制御系へのデータ出力ステップと、予め設定された必要なデータをサンプリングしてＣＰＵボード９０のメモリに記憶しホストＰＣ５０に出力するサンプリングステップを備えて構成され、データ共有手段は、データ入力ステップ、モデル演算ステップ、データ出力ステップ、サンプリングステップの各ステップの開始前に各シミュレータ間で関連データを整合させるように構成されている。

従って、データ入力ステップ、モデル演算ステップ、データ出力ステップ、サンプリングステップの各ステップでは、各シミュレータ間で整合の取れた関連データに基づいて各種の演算処理が実行されるようになる。

上述した第一から第四のデータ共有化処理について、図７、図８のフローチャート及び図３に基づいて詳述する。各シミュレータ２０、３０、４０および試験用シミュレータＴＳ（以下、各シミュレータと記す）のＣＰＵボード１０、９０には、予めホストＰＣ５０または試験用ホストＰＣ５１により、他のシミュレータと共有すべき関連データが定義されている。この定義データは、システムの初期設定時（ＳＤ１）、つまり、モデルプログラムが各ノードに移植されるとき、またはシミュレーション開始時にシミュレーション条件の一部として各ＣＰＵボード９０に入力される（ＳＤ２）。

各シミュレータのＣＰＵボード１０、９０により、他のシミュレータに送信すべき関連データが自装置の共有メモリ９２３の送信データ領域８２に夫々格納され（ＳＤ３）、送信すべき全ての関連データが格納されると（ＳＤ４）、送信準備完了フラグ８２ｆがセットされる（ＳＤ５）。送信準備完了フラグ８２ｆがセットされた各通信インタフェース９２４は、各通信インタフェース９２４を管理する通信制御手段９２７に送信要求する（ＳＤ６）。通信制御手段９２７は、全ての通信インタフェース９２４から通信要求があるまで待機する（ＳＤ７）。

ここで、送信すべき関連データが無いとき、つまり、前回送信した関連データと値が変わらないときには、単に送信準備完了フラグ８２ｆがセットされる。

通信制御手段９２７は、全ての通信インタフェース９２４から通信要求があると（ＳＤ７）、全てのシミュレータ２０、３０、４０および試験用シミュレータＴＳの送信準備完了フラグ８２ｆがセットされたと確認し（ＳＤ８）、予め設定された順に関連データの送信処理を許容する（ＳＤ９）。

具体的には、先ず、試験用シミュレータＴＳに設けられた通信インタフェース９２４は、共有メモリ９２３の送信データ領域８２ｆに格納された関連データを送信先毎に順次吸い上げて、各送信先のシミュレータ２０、３０、４０の通信インタフェース９２４に送信する。各送信先のシミュレータ２０、３０、４０の通信インタフェース９２４は、夫々の共有メモリ９２３の受信データ領域８１に格納する。このような関連データの送信処理がシミュレータ２０、３０、４０毎に繰り返される。

送信元の通信インタフェース９２４は、送信データ領域８２に格納された関連データの全ての配送処理が終了すると（ＳＤ１０）、当該送信データ領域８２にセットされている送信準備完了フラグ８２ｆをリセットして（ＳＤ１１）、当該シミュレータ（上段の具体例では試験用シミュレータＴＳ）のＣＰＵボード９０に関連データの送信処理が終了したことを通知する（ＳＤ１２）。

さらに、送信先の通信インタフェース９２４は、受信データ領域８１に他のシミュレータからの関連データを格納すると（ＳＤ１３）、送信元のシミュレータ毎に区画された受信データ領域８１に受信完了フラグ８１ｆ１、８１ｆ２、８１ｆ３をセットして（ＳＤ１４）、送信先のＣＰＵボード１０（または９０）に送信元毎に関連データの受信処理が終了したことを通知する（ＳＤ１５）。送信先のシミュレータのＣＰＵボード１０（または９０）は、受信データ領域８１の受信完了フラグ８１ｆ１、８１ｆ２、８１ｆ３がセットされたときに（ＳＤ１６）、送信元のシミュレータから関連データの受信が終了したことを確認する（ＳＤ１７）のである。

各シミュレータのＣＰＵボード１０、９０は、自装置の送信データ領域８２の送信準備完了フラグ８２ｆがリセットされ（ＳＤ１１）、且つ、受信データ領域８１の送信元毎の受信完了フラグ８１ｆ１、８１ｆ２、８１ｆ３の全てがセットされるまで待機し（ＳＤ１６）、送信準備完了フラグ８２ｆがリセットされ（ＳＤ１１）、且つ、受信データ領域８１の送信元毎の受信完了フラグ８１ｆ１、８１ｆ２、８１ｆ３の全てがセットされていると確認すると（ＳＤ１７）、データ共有化処理が終了したと判断して（ＳＤ１８）、全ての受信完了フラグ８１ｆ１、８１ｆ２、８１ｆ３をリセットして（ＳＤ１９）、次の処理を開始するように制御する（ＳＤ２０）。

以上の動作により、シミュレータ２０、３０、４０および試験用シミュレータＴＳにおいて、制御系からのデータ入力ステップ、被制御系を模擬するモデル演算ステップ、モデル演算結果の制御系へのデータ出力ステップ、モデル演算後処理ステップ、サンプリングステップの各ステップが同期して実行され、単位模擬演算処理が円滑に進められるのである。

即ち、制御装置の試験システムは、複数または単一の制御装置と制御対象を模擬する複数または単一の制御用シミュレーション装置とを接続して制御装置を動作させるとともに、前記制御装置の動作環境を非定常状態にした際の前記制御装置の動作を評価するもので、前記制御用シミュレーション装置とは別体で構成され、前記制御装置の動作環境を模擬的に非定常状態にする試験用シミュレーション装置を備え、前記試験用シミュレーション装置は、前記制御用シミュレーション装置と協調して動作を行なうように構成されている。

以下、別実施形態について説明する。

上述の実施形態では、ＦＭＥＡ試験の場合、試験用シミュレータＴＳは、中継装置２５に対して所定の試験信号を出力することによって、各シミュレータと各ＥＣＵの間のハーネス９８の所定の入力または出力用の信号ラインを電源側にショートさせる等の制御を行なう構成について説明したが、所定の入力または出力用の信号ラインは、ある中継装置２５におけるハーネス９８の少なくとも一本の信号ラインで構成されていても、複数中継装置２５における複数のハーネス９８の各々について少なくとも一本の信号ラインで構成されていてもよい。

また、ＥＳＤ試験の場合、試験用シミュレータＴＳが行なう一つの試験では、電源装置６０のうちの一台に対してサグノイズを重畳させた電源電圧の印加が行なわれる構成について説明したが、一つの試験で、ある電源装置６０に対して複数種類の電源電圧の印加が行なわれる構成であっても、複数の電源装置６０に対して一種類の電源電圧の印加が行なわれる構成であっても、複数の電源装置６０に対して複数種類の電源電圧の印加が行なわれる構成であってもよい。

ここで、一種類の電源電圧とは、上述の実施形態で説明したサグノイズを重畳させた電源電圧のことであり、複数種類の電源電圧とは、上述の実施形態で説明したサグノイズを重畳させた電源電圧以外の非定常な動作環境を実現する電源電圧のことである。複数種類の電源電圧の一例としては、サグノイズの代わりにスパイクノイズを重畳させた電源電圧がある。

上述の実施形態では、試験用シミュレータが単一のシミュレータで構成される場合について説明したが、試験負荷の増大により単一のシミュレータで処理できなくなるような場合には、制御用シミュレータと同様に複数の試験用シミュレータを備えて、複数の制御用シミュレーション装置の動作環境を非定常状態にする制御を分散して行なうように構成してもよい。

上述の実施形態では、複数のＥＣＵにより分散制御される車両の各機能ブロックを模擬する分散型のシミュレーションシステム１について説明したが、シミュレーションシステム１は車両を対象とするものに限るものではなく、航空機、空調システム、或いは化学プラントシステム等、複雑な処理系を模擬するシミュレーションシステム１に本発明を適用してもよい。

上述した実施形態は、本発明を実現する一実施例を説明するものであり、各部の具体的な構成は、本発明の作用効果を奏する限りにおいて、構築するシステムに応じて適宜変更設計することが可能である。

分散型シミュレーションシステムの構成図 シミュレーション装置（シミュレータ）のブロック構成図 共有メモリの説明図 中継装置の説明図 分散型シミュレーションシステムの行う車両の動作のシミュレーションの説明に用いるフローチャート 単位模擬演算処理を示すフローチャート シミュレータ間でのデータ共有化処理の説明に用いるフローチャート シミュレータ間でのデータ共有化処理の説明に用いるフローチャート

符号の説明

１：シミュレーションシステム
２、３、４：電子制御装置（ＥＣＵ）
７：通信手段
８：模擬制御システム
１０、９０：ＣＰＵボード
１１：評価ボード
１２、９２：
１３、９３：
２０、３０、４０：シミュレーション装置（シミュレータ）
２２：ＲＡＭ
２３：不揮発性メモリ
２５：中継装置
５０：ホストＰＣ
５１：試験用ホストＰＣ
６０：電源装置
１２１：通信ボード
１２２：ＮＢＤインタフェースボード
１３１：信号処理ボード
１３２：ＥＳＤ試験ボード
９２３：共有メモリ
９２４：通信インタフェース
９２７：通信制御手段
ＴＳ：試験用シミュレーション装置（試験用シミュレータ）

Claims (5)

1. 制御装置と制御対象を模擬する制御用シミュレーション装置とを接続して制御装置を動作させるとともに、前記制御装置の動作環境を非定常状態にした際の前記制御装置の動作を評価する制御装置の試験システムであって、
   前記制御用シミュレーション装置とは別体で構成され、前記制御装置の動作環境を模擬的に非定常状態にする試験用シミュレーション装置を備え、
   前記試験用シミュレーション装置は、前記制御用シミュレーション装置と協調して動作を行なうことを特徴とする制御装置の試験システム。
2. 複数の制御装置と制御対象を模擬する制御用シミュレーション装置とを接続して前記制御装置を動作させるとともに、前記制御装置の動作環境を非定常状態にし、非定常状態にした際の前記制御装置の動作を評価する制御装置の試験システムであって、
   前記制御用シミュレーション装置とは別体で構成され、前記制御装置の動作環境を模擬的に非定常状態にする試験用シミュレーション装置を備え、
   前記制御用シミュレーション装置は、複数の制御装置が制御する制御対象の模擬を複数のシミュレーション装置で行ない、
   試験用シミュレーション装置は、複数の制御用シミュレーション装置の動作環境を非定常状態にする制御を共通のシミュレーション装置で行なうことを特徴とする制御装置の試験システム。
3. 前記制御用シミュレーション装置を構成する複数のシミュレーション装置に対して共通の制御用管理装置が接続され、また、前記試験用シミュレーション装置を構成するシミュレーション装置に対して試験用管理装置が接続されるとともに、前記制御用シミュレーション装置を構成するシミュレーション装置と前記試験用シミュレーション装置を構成するシミュレーション装置とが接続され、
   前記制御用管理装置からの指示に基づいて、前記制御用シミュレーション装置を構成する複数のシミュレーション装置が動作するとともに、前記試験用管理装置からの指示に基づいて、前記制御用シミュレーション装置を構成する複数のシミュレーション装置と前記試験用シミュレーション装置を構成するシミュレーション装置とが協調して動作することを特徴とする請求項２記載の制御装置の試験システム。
4. 前記制御装置と前記制御用シミュレーション装置とが接続される複数の信号ラインに中継装置が設けられ、前記中継装置は前記試験用シミュレーション装置から出力される試験信号に基づいて信号ラインを制御することを特徴とする請求項１から３の何れかに記載の制御装置の試験システム。
5. 前記試験用シミュレーション装置から出力される試験信号に基づいて前記制御装置で発生する異常状態をリセットする初期化手段を備え、前記試験用シミュレーション装置は、前記初期化手段の作動後に次の試験信号を出力することを特徴とする請求項１から４の何れかに記載の制御装置の試験システム。

Images